JPH0624027A - 蓄熱補正回路 - Google Patents
蓄熱補正回路Info
- Publication number
- JPH0624027A JPH0624027A JP1285192A JP1285192A JPH0624027A JP H0624027 A JPH0624027 A JP H0624027A JP 1285192 A JP1285192 A JP 1285192A JP 1285192 A JP1285192 A JP 1285192A JP H0624027 A JPH0624027 A JP H0624027A
- Authority
- JP
- Japan
- Prior art keywords
- correction
- circuit
- recording
- pulse width
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 高速で高画質な、ビデオプリンタを提供す
る。 【構成】 ラインメモリ２９に格納された１ライン分の
画像データに係数レジスタや乗算回路により演算し、次
ラインの画像データの補正値を演算し、次ラインの画像
データである目標通電パルス幅データに加算回路２９に
よって加算され、プリントバッファに送られる。またこ
の補正された１ラインのデータの各ドット毎のデータ
に、隣接発熱素子の通電データにある係数を乗じた値を
隣接発熱素子補正値として、先の補正された１ラインの
データに加算される。
る。 【構成】 ラインメモリ２９に格納された１ライン分の
画像データに係数レジスタや乗算回路により演算し、次
ラインの画像データの補正値を演算し、次ラインの画像
データである目標通電パルス幅データに加算回路２９に
よって加算され、プリントバッファに送られる。またこ
の補正された１ラインのデータの各ドット毎のデータ
に、隣接発熱素子の通電データにある係数を乗じた値を
隣接発熱素子補正値として、先の補正された１ラインの
データに加算される。
Description
【０００１】
【産業上の利用分野】本発明はサーマルヘッドに設けた
複数の発熱素子の蓄熱を補正する回路に関する。
複数の発熱素子の蓄熱を補正する回路に関する。
【０００２】
【従来の技術】サーマルヘッドに複数の発熱素子を備え
たサーマルプリンタでは、発熱素子への通電パルス幅を
制御することにより目標濃度階調制御を行なっていた。
しかしながら、これら発熱素子の発熱により蓄熱がおこ
り目標濃度に対し、それ以上の濃度を発生する。このた
め、サーマルヘッド裏面に温度検出素子を備え、検出し
た温度により通電パルス幅の制御を行なってきた。
たサーマルプリンタでは、発熱素子への通電パルス幅を
制御することにより目標濃度階調制御を行なっていた。
しかしながら、これら発熱素子の発熱により蓄熱がおこ
り目標濃度に対し、それ以上の濃度を発生する。このた
め、サーマルヘッド裏面に温度検出素子を備え、検出し
た温度により通電パルス幅の制御を行なってきた。
【０００３】
【発明が解決しようとする課題】上述したように、従来
は発熱素子の蓄熱温度を一個〜数個の温度検出素子によ
り検出し、この温度データにより発熱素子の通電パルス
幅制御を行なっていた。このため、サーマルヘッド全体
の蓄熱を補正することは可能であったが、発熱素子個々
の蓄熱をきめ細かく制御できなかった。このため、１ラ
イン記録後、次ラインを記録開始する前に充分な冷却時
間を必要とし、高速記録に限界があり、また目標濃度制
御の精度が充分でなかった。
は発熱素子の蓄熱温度を一個〜数個の温度検出素子によ
り検出し、この温度データにより発熱素子の通電パルス
幅制御を行なっていた。このため、サーマルヘッド全体
の蓄熱を補正することは可能であったが、発熱素子個々
の蓄熱をきめ細かく制御できなかった。このため、１ラ
イン記録後、次ラインを記録開始する前に充分な冷却時
間を必要とし、高速記録に限界があり、また目標濃度制
御の精度が充分でなかった。
【０００４】本発明は、上述した発熱素子個々の蓄熱を
きめ細かく制御することにより、高速で高画質・高品質
な記録を可能とする蓄熱補正回路を提供することを目的
とする。
きめ細かく制御することにより、高速で高画質・高品質
な記録を可能とする蓄熱補正回路を提供することを目的
とする。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、上述の温度検出素子によりサーマルヘッド全体の蓄
熱補正を行なうとともに、前記録ラインの記録データに
より発熱素子個々の前記録ラインの蓄熱による熱的影響
を検出し、さらに発熱素子個々の隣接発熱素子の蓄熱に
よる熱的影響を検出し、発熱素子の記録データの蓄熱補
正を行なうこととした。
め、上述の温度検出素子によりサーマルヘッド全体の蓄
熱補正を行なうとともに、前記録ラインの記録データに
より発熱素子個々の前記録ラインの蓄熱による熱的影響
を検出し、さらに発熱素子個々の隣接発熱素子の蓄熱に
よる熱的影響を検出し、発熱素子の記録データの蓄熱補
正を行なうこととした。
【０００６】
【作用】本発明では、前記録ラインの記録データをもつ
記憶回路より、蓄熱補正を行なう発熱素子の隣接発熱素
子の前記録ラインの記録データ（通電パルス幅データ）
および蓄熱補正を行なう発熱素子の前記録ラインの記録
データを読みだし、次記録ラインの蓄熱補正を行なう発
熱素子への熱的影響を演算回路により算出し、蓄熱補正
を行なう発熱素子の目標記録濃度に対する通電パルス幅
の履歴補正を行なう。また、履歴補正を行なった記録デ
ータ（通電パルスデータ）を前記記憶回路に記憶する。
記憶回路より、蓄熱補正を行なう発熱素子の隣接発熱素
子の前記録ラインの記録データ（通電パルス幅データ）
および蓄熱補正を行なう発熱素子の前記録ラインの記録
データを読みだし、次記録ラインの蓄熱補正を行なう発
熱素子への熱的影響を演算回路により算出し、蓄熱補正
を行なう発熱素子の目標記録濃度に対する通電パルス幅
の履歴補正を行なう。また、履歴補正を行なった記録デ
ータ（通電パルスデータ）を前記記憶回路に記憶する。
【０００７】さらに、履歴補正を行なった記録データよ
り、蓄熱補正を行なう隣接発熱素子の記録データを読み
だし、蓄熱補正を行なう発熱素子への熱的影響を演算回
路により算出し、蓄熱補正を行なう発熱素子の目標濃度
に対する通電パルス幅の隣接発熱素子補正を行なう。ま
た、隣接発熱素子補正を行なった記録データ（通電パル
スデータ）を前記記憶回路に記憶する。
り、蓄熱補正を行なう隣接発熱素子の記録データを読み
だし、蓄熱補正を行なう発熱素子への熱的影響を演算回
路により算出し、蓄熱補正を行なう発熱素子の目標濃度
に対する通電パルス幅の隣接発熱素子補正を行なう。ま
た、隣接発熱素子補正を行なった記録データ（通電パル
スデータ）を前記記憶回路に記憶する。
【０００８】これにより次記録ラインの蓄熱補正を行な
うための記録データとする。本発明は、上述した発熱素
子個々の蓄熱をきめ細かく制御することにより、高速で
高画質・高品質な記録を可能とした。
うための記録データとする。本発明は、上述した発熱素
子個々の蓄熱をきめ細かく制御することにより、高速で
高画質・高品質な記録を可能とした。
【０００９】
【実施例】以下、図１ないし図４につき本発明の実施例
を説明する。
を説明する。
【００１０】先ず、図２に本発明の一実施例を適用した
サーマルプリンタの主要部の回路構成を示す。
サーマルプリンタの主要部の回路構成を示す。
【００１１】フレームメモリ１１には、テレビ受像機等
のアナログ信号をＡ／Ｄコンバータ１０により、デジタ
ル信号に変換された１画面分の画像データ、またはパソ
コン等により入力された画像及び文字データが記憶され
る。
のアナログ信号をＡ／Ｄコンバータ１０により、デジタ
ル信号に変換された１画面分の画像データ、またはパソ
コン等により入力された画像及び文字データが記憶され
る。
【００１２】このフレームメモリ１１より読みだされた
１ライン分の画像データは、色補正回路１２によりカラ
ーマスキング補正等の色補正処理ののち、パルス幅変換
回路１３により、目標濃度を発生させるために必要な通
電パルス幅データに変換される。この１ライン分の通電
パルス幅データは、次の蓄熱補正回路１４により、目標
濃度を正確に発生させるための蓄熱補正が行なわれ、最
適な通電パルス幅データに変換されプリントバッファ１
５に格納される。プリントバッファ１５に格納された最
適通電パルス幅データは、メカ制御回路１９と同期をと
りながらヘッド駆動回路１６により、サーマルヘッド１
７に供給され１ラインの記録を行なう。ＣＰＵ１８は各
部の動作タイミングの制御を行なう。
１ライン分の画像データは、色補正回路１２によりカラ
ーマスキング補正等の色補正処理ののち、パルス幅変換
回路１３により、目標濃度を発生させるために必要な通
電パルス幅データに変換される。この１ライン分の通電
パルス幅データは、次の蓄熱補正回路１４により、目標
濃度を正確に発生させるための蓄熱補正が行なわれ、最
適な通電パルス幅データに変換されプリントバッファ１
５に格納される。プリントバッファ１５に格納された最
適通電パルス幅データは、メカ制御回路１９と同期をと
りながらヘッド駆動回路１６により、サーマルヘッド１
７に供給され１ラインの記録を行なう。ＣＰＵ１８は各
部の動作タイミングの制御を行なう。
【００１３】図４のような記録データにおける蓄熱補正
方式を説明する。発熱素子Ｂ2に注目すると、前記録ラ
インのＡ2の通電パルス幅データの影響を強く受け、ま
た隣接発熱素子の前記 録ラインの通電パルス幅データ
Ａ1およびＡ3の熱的影響を受ける。この熱的影響を補正
する割合を履歴補正係数αおよびβとすると、履歴補正
通電パルス幅データＢ2'は Ｂn'＝Ｂn −（Ａn-1 ×α＋Ａn ×β＋Ａn+1 ×α）
ｎ＝２となる。
方式を説明する。発熱素子Ｂ2に注目すると、前記録ラ
インのＡ2の通電パルス幅データの影響を強く受け、ま
た隣接発熱素子の前記 録ラインの通電パルス幅データ
Ａ1およびＡ3の熱的影響を受ける。この熱的影響を補正
する割合を履歴補正係数αおよびβとすると、履歴補正
通電パルス幅データＢ2'は Ｂn'＝Ｂn −（Ａn-1 ×α＋Ａn ×β＋Ａn+1 ×α）
ｎ＝２となる。
【００１４】また、発熱素子Ｂ2に対し履歴補正を行な
った履歴補正通電パルス幅データＢ2'において、同時に
通電される隣接発熱素子の履歴補正通電パルス幅データ
Ｂ1'およびＢ3'の熱的影響を受ける。この熱的影響を補
正する割合を隣接発熱素子補正係数γとすると、隣接発
熱素子補正通電パルス幅データＢ2"は Ｂn"＝Ｂn'−
γ×（Ｂn-1'＋Ｂn+1'）となる。
った履歴補正通電パルス幅データＢ2'において、同時に
通電される隣接発熱素子の履歴補正通電パルス幅データ
Ｂ1'およびＢ3'の熱的影響を受ける。この熱的影響を補
正する割合を隣接発熱素子補正係数γとすると、隣接発
熱素子補正通電パルス幅データＢ2"は Ｂn"＝Ｂn'−
γ×（Ｂn-1'＋Ｂn+1'）となる。
【００１５】さて、上記蓄熱補正を行なう図２の蓄熱補
正回路１４内の詳細な回路構成を図１に示し、通電パル
ス幅データによる履歴補正動作タイミングを図３（ａ）
に、隣接発熱素子補正動作タイミングを（ｂ）に示す。
履歴補正動作においては、ＣＰＵ１８により係数レジス
タ１の２４に履歴補正係数αが、係数レジスタ２の２５
には履歴補正係数βか設定される。ラインメモリ２０に
格納されている前記録ラインの通電パルス幅データが順
次ラッチ回路１の２１、ラッチ回路２の２２およびラッ
チ回路３の２３に読みだされる。読みだされた前記録ラ
インの通電パルス幅データは、乗算回路１の２６、乗算
回路２の２７および乗算回路３の２８により演算され、
履歴補正量を加算回路２９に入力する。加算回路２９
は、目標通電パルス幅データおよび履歴補正量により演
算が行なわれ履歴補正通電パルス幅データが出力され、
プリントバッファ１５へ転送される。それとともに、履
歴補正通電パルス幅データはラインメモリ２０に書き込
まれる。
正回路１４内の詳細な回路構成を図１に示し、通電パル
ス幅データによる履歴補正動作タイミングを図３（ａ）
に、隣接発熱素子補正動作タイミングを（ｂ）に示す。
履歴補正動作においては、ＣＰＵ１８により係数レジス
タ１の２４に履歴補正係数αが、係数レジスタ２の２５
には履歴補正係数βか設定される。ラインメモリ２０に
格納されている前記録ラインの通電パルス幅データが順
次ラッチ回路１の２１、ラッチ回路２の２２およびラッ
チ回路３の２３に読みだされる。読みだされた前記録ラ
インの通電パルス幅データは、乗算回路１の２６、乗算
回路２の２７および乗算回路３の２８により演算され、
履歴補正量を加算回路２９に入力する。加算回路２９
は、目標通電パルス幅データおよび履歴補正量により演
算が行なわれ履歴補正通電パルス幅データが出力され、
プリントバッファ１５へ転送される。それとともに、履
歴補正通電パルス幅データはラインメモリ２０に書き込
まれる。
【００１６】図３（ａ）に、基準クロックに同期して動
作する履歴補正制御回路の動作タイミングを示す。基準
クロックの１クロック目に同期してラインメモリ２０か
ら、前記録ライン通電パルス幅データＡ1 が読みだされ
る。２クロック目のタイミングにおいてはラインメモリ
２０に、前ライン通電パルス幅データＡ2 が読みださ
れ、前記録ライン通電パルス幅データＡ1 はラッチ回路
１の２１に格納される。このタイミングにおいて、乗算
回路１の２６によりラッチ回路１の２１に格納された前
記録ラインパルス幅データＡ1 と係数レジスタ１の２４
格納された履歴補正係数αの乗算が行なわれる。３クロ
ック目のタイミングにおいては、ラインメモリ２０に前
ライン通電パルス幅データＡ3 が読みだされ、ラッチ回
路１ ２１には前ライン通電パルス幅データＡ2 が、ラ
ッチ回路２の２２には前ライン通電パルス幅データＡ1
が格納される。このタイミングにおいて、乗算回路１の
２６によりラッチ回路１の２１に格納された前記録ライ
ンパルス幅データＡ2 と係数レジスタ１の２４に納され
た履歴補正係数αの乗算が行なわれる。また、乗算回路
２の２７によりラッチ回路２の２２に格納された前記録
ラインパルス幅データＡ1 と係数レジスタ２の２５格納
された履歴補正係数βの乗算が行なわれる。さらに、目
標通電パルス幅データＢ1 と乗算回路１の２６、乗算回
路２の２７および乗算回路３の２８により、加算回路２
９で以下の演算が行なわれる。 Ｂ1'＝Ｂ1 −（０×α＋Ａ1 ×β＋Ａ2×α） この履歴補正通電パルス幅データＢ1'はラインメモリ２
０に書き込まれる。４クロック目のタイミングにおいて
は、以下の演算が行なわれ、演算結果の履歴補正通電パ
ルス幅データＢ2'がラインメモリ２０に書き込まれる。 Ｂ2'＝Ｂ2−（Ａ1×α＋Ａ2×β＋Ａ3×α） このように、順次基準クロックに同期して演算された履
歴補正通電パルス幅データがラインメモリ２０に書き込
まれる。隣接発熱素子補正動作においては、ＣＰＵ１８
により係数レジスタ１の２４に隣接発熱素子補正係数γ
が、係数レジスタ２の２５には数値１が設定される。ラ
インメモリ２０に格納されている履歴補正通電パルス幅
データが順次ラッチ回路１の２１、ラッチ回路２の２２
およびラッチ回路３の２３に読みだされる。よみだされ
た通電パルス幅データは乗算回路１〜３の２６〜２８に
より演算され、隣接発熱素子補正量が加算回路２９に入
力される。加算回路２９により隣接発熱素子補正の行な
われた通電パルス幅データが出力され、プリントバッフ
ァ１５へ転送される。また、隣接発熱素子補正通電パル
ス幅データは次記録ラインの通電パルス幅データの蓄熱
補正のため、ラインメモリ２０に記憶される。
作する履歴補正制御回路の動作タイミングを示す。基準
クロックの１クロック目に同期してラインメモリ２０か
ら、前記録ライン通電パルス幅データＡ1 が読みだされ
る。２クロック目のタイミングにおいてはラインメモリ
２０に、前ライン通電パルス幅データＡ2 が読みださ
れ、前記録ライン通電パルス幅データＡ1 はラッチ回路
１の２１に格納される。このタイミングにおいて、乗算
回路１の２６によりラッチ回路１の２１に格納された前
記録ラインパルス幅データＡ1 と係数レジスタ１の２４
格納された履歴補正係数αの乗算が行なわれる。３クロ
ック目のタイミングにおいては、ラインメモリ２０に前
ライン通電パルス幅データＡ3 が読みだされ、ラッチ回
路１ ２１には前ライン通電パルス幅データＡ2 が、ラ
ッチ回路２の２２には前ライン通電パルス幅データＡ1
が格納される。このタイミングにおいて、乗算回路１の
２６によりラッチ回路１の２１に格納された前記録ライ
ンパルス幅データＡ2 と係数レジスタ１の２４に納され
た履歴補正係数αの乗算が行なわれる。また、乗算回路
２の２７によりラッチ回路２の２２に格納された前記録
ラインパルス幅データＡ1 と係数レジスタ２の２５格納
された履歴補正係数βの乗算が行なわれる。さらに、目
標通電パルス幅データＢ1 と乗算回路１の２６、乗算回
路２の２７および乗算回路３の２８により、加算回路２
９で以下の演算が行なわれる。 Ｂ1'＝Ｂ1 −（０×α＋Ａ1 ×β＋Ａ2×α） この履歴補正通電パルス幅データＢ1'はラインメモリ２
０に書き込まれる。４クロック目のタイミングにおいて
は、以下の演算が行なわれ、演算結果の履歴補正通電パ
ルス幅データＢ2'がラインメモリ２０に書き込まれる。 Ｂ2'＝Ｂ2−（Ａ1×α＋Ａ2×β＋Ａ3×α） このように、順次基準クロックに同期して演算された履
歴補正通電パルス幅データがラインメモリ２０に書き込
まれる。隣接発熱素子補正動作においては、ＣＰＵ１８
により係数レジスタ１の２４に隣接発熱素子補正係数γ
が、係数レジスタ２の２５には数値１が設定される。ラ
インメモリ２０に格納されている履歴補正通電パルス幅
データが順次ラッチ回路１の２１、ラッチ回路２の２２
およびラッチ回路３の２３に読みだされる。よみだされ
た通電パルス幅データは乗算回路１〜３の２６〜２８に
より演算され、隣接発熱素子補正量が加算回路２９に入
力される。加算回路２９により隣接発熱素子補正の行な
われた通電パルス幅データが出力され、プリントバッフ
ァ１５へ転送される。また、隣接発熱素子補正通電パル
ス幅データは次記録ラインの通電パルス幅データの蓄熱
補正のため、ラインメモリ２０に記憶される。
【００１７】図３（ｂ）に、基準クロックに同期して動
作する隣接発熱素子補正制御回路の動作タイミングを示
す。基準クロックの１クロック目に同期してラインメモ
リ２０から、履歴補正通電パルス幅データＢ1'が読みだ
される。２クロック目のタイミングにおいてはラインメ
モリ２０に、履歴補正通電パルス幅データＢ2'が読みだ
され、履歴補正通電パルス幅データＢ1'はラッチ回路１
の２１に格納される。このタイミングにおいて、乗算回
路１の２６によりラッチ回路１の２１に格納された履歴
補正通電パルス幅データＢ1'と係数レジスタ１の２４格
納された隣接発熱素子補正係数γの乗算が行なわれる。
３クロック目のタイミングにおいては、ラインメモリ２
０に履歴補正通電パルス幅データＢ3'が読みだされ、ラ
ッチ回路１の２１には履歴補正通電パルス幅データＢ2'
が、ラッチ回路２の２２には履歴補正通電パルス幅デー
タＢ1'が格納される。このタイミングにおいて、乗算回
路１の２６によりラッチ回路１の２１に格納された履歴
補正通電パルス幅データＢ2'と係数レジスタ１の２４格
納された隣接発熱素子補正係数８の乗算が行なわれる。
また、乗算回路２の２７によりラッチ回路２の２２に格
納された履歴補正通電パルス幅データＢ1'と係数レジス
タ２の２５に格納された数値１の乗算が行なわれる。さ
らに、乗算回路１の２６、乗算回路２の２７および乗算
回路３の２８により、加算回路２９で以下の演算が行な
われる。 Ｂ1"＝Ｂ1'×１−（０×γ＋Ｂ2'×γ） この隣接発熱素子補正通電パルス幅データＢ1"はライン
メモリ２０に書き込まれると同時にプリントバッファ１
５に書き込まれる。４クロック目のタイミングにおいて
は、以下の演算が行なわれ、演算結果の隣接発熱素子補
正通電パルス幅データＢ2"がラインメモリ２０に書き込
まれる。
作する隣接発熱素子補正制御回路の動作タイミングを示
す。基準クロックの１クロック目に同期してラインメモ
リ２０から、履歴補正通電パルス幅データＢ1'が読みだ
される。２クロック目のタイミングにおいてはラインメ
モリ２０に、履歴補正通電パルス幅データＢ2'が読みだ
され、履歴補正通電パルス幅データＢ1'はラッチ回路１
の２１に格納される。このタイミングにおいて、乗算回
路１の２６によりラッチ回路１の２１に格納された履歴
補正通電パルス幅データＢ1'と係数レジスタ１の２４格
納された隣接発熱素子補正係数γの乗算が行なわれる。
３クロック目のタイミングにおいては、ラインメモリ２
０に履歴補正通電パルス幅データＢ3'が読みだされ、ラ
ッチ回路１の２１には履歴補正通電パルス幅データＢ2'
が、ラッチ回路２の２２には履歴補正通電パルス幅デー
タＢ1'が格納される。このタイミングにおいて、乗算回
路１の２６によりラッチ回路１の２１に格納された履歴
補正通電パルス幅データＢ2'と係数レジスタ１の２４格
納された隣接発熱素子補正係数８の乗算が行なわれる。
また、乗算回路２の２７によりラッチ回路２の２２に格
納された履歴補正通電パルス幅データＢ1'と係数レジス
タ２の２５に格納された数値１の乗算が行なわれる。さ
らに、乗算回路１の２６、乗算回路２の２７および乗算
回路３の２８により、加算回路２９で以下の演算が行な
われる。 Ｂ1"＝Ｂ1'×１−（０×γ＋Ｂ2'×γ） この隣接発熱素子補正通電パルス幅データＢ1"はライン
メモリ２０に書き込まれると同時にプリントバッファ１
５に書き込まれる。４クロック目のタイミングにおいて
は、以下の演算が行なわれ、演算結果の隣接発熱素子補
正通電パルス幅データＢ2"がラインメモリ２０に書き込
まれる。
【００１８】Ｂ2"＝Ｂ2'×１−（Ｂ1'×γ＋Ｂ3'×γ） このように、順次基準クロックに同期して演算された隣
接発熱素子補正通電パルス幅データがラインメモリ２０
に書き込まれる。上記のような履歴補正および隣接発熱
素子補正という２つの蓄熱補正により、常に高速で高画
質な記録を保証することが可能である。これら履歴補正
と隣接発熱素子補正を１つの回路で実現するには、蓄熱
補正回路１４とプリンタバッファ１５との間に開閉をＣ
ＰＵ１８で司るスイッチを置き、ＣＰＵ１８によって履
歴補正用の係数αとβを各々係数レジスタ１，２である
２４，３５に格納し、上記履歴補正を行い、その結果
Ｂ’をラインメモリ２０に送る。このとき先のスイッチ
はＣＰＵ１８によって開している。従って履歴補正した
だけのデータＢ’はプリントバッファ１５には送られ
ず、ラインメモリ２０にのみ送られる。ラインメモリ２
０に格納されたデータＢ’は、ＣＰＵ１８によって係数
をγと１に変更された係数レジスタ等で上記隣接発熱素
子補正を行われ、データＢ’はデータＢ”となり、ＣＰ
Ｕ１８によって閉されたスイッチを介してプリントバッ
ファ１５に送られプリントに供される。
接発熱素子補正通電パルス幅データがラインメモリ２０
に書き込まれる。上記のような履歴補正および隣接発熱
素子補正という２つの蓄熱補正により、常に高速で高画
質な記録を保証することが可能である。これら履歴補正
と隣接発熱素子補正を１つの回路で実現するには、蓄熱
補正回路１４とプリンタバッファ１５との間に開閉をＣ
ＰＵ１８で司るスイッチを置き、ＣＰＵ１８によって履
歴補正用の係数αとβを各々係数レジスタ１，２である
２４，３５に格納し、上記履歴補正を行い、その結果
Ｂ’をラインメモリ２０に送る。このとき先のスイッチ
はＣＰＵ１８によって開している。従って履歴補正した
だけのデータＢ’はプリントバッファ１５には送られ
ず、ラインメモリ２０にのみ送られる。ラインメモリ２
０に格納されたデータＢ’は、ＣＰＵ１８によって係数
をγと１に変更された係数レジスタ等で上記隣接発熱素
子補正を行われ、データＢ’はデータＢ”となり、ＣＰ
Ｕ１８によって閉されたスイッチを介してプリントバッ
ファ１５に送られプリントに供される。
【００１９】そしてデータＢ”はラインメモリ２０にも
供給され、次ラインの履歴補正に用いられる。このよう
にスイッチを用いて、このスイッチと係数をＣＰＵ１８
で制御する事によって、同一回路構成でこれら２つの補
正が可能となる。また、本発明のもうひとつの実施例に
よる蓄熱補正回路を図５に示す。
供給され、次ラインの履歴補正に用いられる。このよう
にスイッチを用いて、このスイッチと係数をＣＰＵ１８
で制御する事によって、同一回路構成でこれら２つの補
正が可能となる。また、本発明のもうひとつの実施例に
よる蓄熱補正回路を図５に示す。
【００２０】図１に示したラッチ回路３の２３および乗
算回路３の２８の変わりに、図５のように乗算回路１の
４１にて演算した結果をラッチ回路３の４７に格納し、
次の基準クロックタイミングにラッチ回路４の４８に格
納する。これにより、図３に示した乗算回路３の２８と
等しい演算結果がラッチ回路４より得られる。その後
は、図１の加算回路２９と図５の加算回路４９は同様な
動作を行ない蓄熱補正を行なう。
算回路３の２８の変わりに、図５のように乗算回路１の
４１にて演算した結果をラッチ回路３の４７に格納し、
次の基準クロックタイミングにラッチ回路４の４８に格
納する。これにより、図３に示した乗算回路３の２８と
等しい演算結果がラッチ回路４より得られる。その後
は、図１の加算回路２９と図５の加算回路４９は同様な
動作を行ない蓄熱補正を行なう。
【００２１】
【発明の効果】本発明は、上述したような構成を有する
ことにより、以下のような効果を奏する。
ことにより、以下のような効果を奏する。
【００２２】請求項１の履歴補正制御方式によれば、発
熱素子個々の前記録ラインの通電パルス幅データにより
蓄熱の影響を補正することが可能となり、高速記録によ
る高画質な記録画像が得られる。
熱素子個々の前記録ラインの通電パルス幅データにより
蓄熱の影響を補正することが可能となり、高速記録によ
る高画質な記録画像が得られる。
【００２３】請求項２の隣接発熱素子補正制御方式によ
れば、発熱素子個々の隣接発熱素子の通電による蓄熱の
影響を補正することが可能となり、さらに高速記録によ
る高画質な記録画像が得られる。
れば、発熱素子個々の隣接発熱素子の通電による蓄熱の
影響を補正することが可能となり、さらに高速記録によ
る高画質な記録画像が得られる。
【００２４】請求項３のように履歴補正制御および隣接
発熱素子補正制御の制御回路を共用することにより簡単
な回路により安価で正確な蓄熱補正回路を提供する事か
可能である。
発熱素子補正制御の制御回路を共用することにより簡単
な回路により安価で正確な蓄熱補正回路を提供する事か
可能である。
【図１】本発明の一実施例による蓄熱補正回路の構成を
示すブロック図である。
示すブロック図である。
【図２】一実施例を適用したサーマルプリンタの主要部
の回路構成を示すブロック図である。
の回路構成を示すブロック図である。
【図３】実施例の蓄熱補正回路の各部の動作タイミング
を示す図である。
を示す図である。
【図４】実施例で与えられる発熱素子の通電パルス幅デ
ータを示す図である。
ータを示す図である。
【図５】第２の変形例の回路構成を示すブロック図であ
る。
る。
１４ 演算回路（蓄熱補正回路） １７ サーマルヘッド ２０ 記憶回路（ラインメモリ）
Claims (3)
- 【請求項１】 複数の発熱素子が一列に並んだサーマル
ヘッドを用いて、記録用紙上に画像または文字を記録す
るプリンタにおいて、１ライン分の記録データを記憶す
る記憶回路と蓄熱補正を行なう演算回路を持ち、前記録
ラインの記録データをもつ前記記憶回路より、蓄熱補正
を行なう発熱素子の前記録ラインの記録データおよび、
蓄熱補正を行なう発熱素子の隣接発熱素子の前記録ライ
ンの記録データを読みだし、蓄熱補正を行なう発熱素子
に与える熱的影響を前記演算回路により算出し、発熱素
子の記録データの履歴補正を行なうとともに、補正記録
データを次の蓄熱補正を行なうため、前記記憶回路に格
納することを特徴とする蓄熱補正回路。 - 【請求項２】 前記履歴補正を行なった補正記録データ
を格納する前記記憶回路より、蓄熱補正を行なう発熱素
子の隣接発熱素子の記録データを読みだし、蓄熱補正を
行なう発熱素子に与える熱的影響を前記演算回路により
算出し、発熱素子の記録データの隣接発熱素子補正を行
なうとともに、補正記録データを次の蓄熱補正を行なう
ため、前記記憶回路に格納することを特徴とする蓄熱補
正回路。 - 【請求項３】 前記履歴補正および隣接発熱素子補正を
同一の記憶回路および、演算回路を利用すること特徴と
する蓄熱補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1285192A JPH0624027A (ja) | 1992-01-28 | 1992-01-28 | 蓄熱補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1285192A JPH0624027A (ja) | 1992-01-28 | 1992-01-28 | 蓄熱補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0624027A true JPH0624027A (ja) | 1994-02-01 |
Family
ID=11816904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1285192A Pending JPH0624027A (ja) | 1992-01-28 | 1992-01-28 | 蓄熱補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0624027A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018001653A (ja) * | 2016-07-05 | 2018-01-11 | 富士通コンポーネント株式会社 | サーマルプリンタ |
-
1992
- 1992-01-28 JP JP1285192A patent/JPH0624027A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018001653A (ja) * | 2016-07-05 | 2018-01-11 | 富士通コンポーネント株式会社 | サーマルプリンタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59127781A (ja) | サ−マルヘツド駆動回路 | |
| JPH03264A (ja) | サーマルヘッド駆動装置 | |
| JPH0952382A (ja) | 蓄熱補正方法及び装置 | |
| JP3589783B2 (ja) | 蓄熱補正方法及び装置 | |
| US5319391A (en) | Thermal printing apparatus | |
| JP3252064B2 (ja) | サーマルプリンタ | |
| JPH0624027A (ja) | 蓄熱補正回路 | |
| JPH02248264A (ja) | 温度予測定数調整機能を持つ熱記録装置 | |
| JP2575728B2 (ja) | 感熱記録制御装置 | |
| KR920007816A (ko) | 칼라프린터의 열전사헤드 발열온도 제어장치 | |
| JPS60161163A (ja) | サ−マルヘツドの蓄熱補正装置 | |
| JP2928628B2 (ja) | 感熱記録装置 | |
| JPH01200973A (ja) | サーマルプリンタの熱補正装置 | |
| JP2530170B2 (ja) | 感熱転写階調制御装置 | |
| JP2633243B2 (ja) | 熱記録装置 | |
| JPH0747318B2 (ja) | 感熱転写階調制御装置 | |
| JPH08244266A (ja) | 多階調サーマル記録装置 | |
| JP3071436B2 (ja) | サーマル印刷装置 | |
| JPH07125290A (ja) | 濃度階調制御型サーマルプリンタ | |
| JPS62271763A (ja) | 感熱転写階調制御装置 | |
| JPH10804A (ja) | サーマルプリント方法及びサーマルプリンタ | |
| JPS58205374A (ja) | 感熱記録装置 | |
| JPS6233657A (ja) | 感熱記録装置 | |
| JPS637070B2 (ja) | ||
| JPS63202471A (ja) | 熱記録プリンタ |