JPH0623998B2 - パタ−ンマスキング方法およびその装置 - Google Patents
パタ−ンマスキング方法およびその装置Info
- Publication number
- JPH0623998B2 JPH0623998B2 JP15845886A JP15845886A JPH0623998B2 JP H0623998 B2 JPH0623998 B2 JP H0623998B2 JP 15845886 A JP15845886 A JP 15845886A JP 15845886 A JP15845886 A JP 15845886A JP H0623998 B2 JPH0623998 B2 JP H0623998B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- data
- diameter
- mask
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Image Analysis (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Image Processing (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) この発明は、パターン欠陥検査に使用されるパターンマ
スキング方法およびその装置に関し、特にスルーホール
を有するプリント配線板の検査に使用されるパターンマ
スキング方法およびその装置に関する。
スキング方法およびその装置に関し、特にスルーホール
を有するプリント配線板の検査に使用されるパターンマ
スキング方法およびその装置に関する。
(従来の技術とその問題点) プリント配線板等のパターン欠陥検査に利用されるパタ
ーン欠陥検出方法は、現在ではパターンマッチング法と
特徴抽出法とが主流となっている。前者は、基準とすべ
き対象物の画像パターンと、検査物の画像パターンとを
重ね合わせて比較し、差異の部分を欠陥と判定する方法
である(例えば、特公昭59−2069号,特開昭60
−61604号など)。一方、後者は、基準画像パータ
ンに含まれる各種特徴(例えば、線幅,角度,特定パタ
ーン等)を記憶しておき、検査画像パターン内に上記各
種特徴のいずれにも属しないパターンが検出されたとき
にその部分を欠陥と判定する方法である(例えば、特開
昭57−149905号など)。
ーン欠陥検出方法は、現在ではパターンマッチング法と
特徴抽出法とが主流となっている。前者は、基準とすべ
き対象物の画像パターンと、検査物の画像パターンとを
重ね合わせて比較し、差異の部分を欠陥と判定する方法
である(例えば、特公昭59−2069号,特開昭60
−61604号など)。一方、後者は、基準画像パータ
ンに含まれる各種特徴(例えば、線幅,角度,特定パタ
ーン等)を記憶しておき、検査画像パターン内に上記各
種特徴のいずれにも属しないパターンが検出されたとき
にその部分を欠陥と判定する方法である(例えば、特開
昭57−149905号など)。
ところが、上記パターンマッチング法を用いたパターン
欠陥検出方法においては、多層構造の内層に位置するイ
ンナーレイア配線板のようにスルーホールの設けられて
いないプリント配線板を検査する場合には特に問題が生
じないが、二層構造のプリント配線板のようにスルーホ
ールの設けられている配線板を検査する場合には問題が
生じる。すなわち、プリント配線板にスルーホールが存
在する場合、通常その穴の位置は、穿孔時におけるプリ
ント配線板のセット位置の位置ずれやドリル刃先の位置
ずれ等により100μm前後変動しているのが一般的で
ある。ところで、この程度の変動の範囲内では、スルー
ホールの位置ずれが実用上問題となるようなことはな
い。にもかかわらず、上記パターンマッチング法により
基準とすべき対象物の画像パターンと検査物の画像パタ
ーンとを重ね会わせて比較すると、スルーホールの位置
でパターンが一致しなくなり、たとえランドパターンや
リード線パターンが一致していても、スルーホールの位
置で欠陥有りと判定されてしまう。そのため、従来のパ
ターンマッチング法ではスルーホールの設けられたプリ
ント配線板のパターン欠陥検出を行うことができず、ス
ルーホールを設けた後は目視により欠陥検出を行うしか
なく、欠陥検出作業が極めて繁雑となるとともに、検出
精度も検出者によってばらつきが生じるという問題を有
していた (発明の目的) この発明は、上記問題を解決するためになされたもの
で、スルーホールパターンを自動的に検出してマスキン
グし、これによりスルーホールの存在する被検査物のパ
ターンマッチング法による検査を可能とするパターンマ
スキング方法およびその装置を提供することを目的とす
る。
欠陥検出方法においては、多層構造の内層に位置するイ
ンナーレイア配線板のようにスルーホールの設けられて
いないプリント配線板を検査する場合には特に問題が生
じないが、二層構造のプリント配線板のようにスルーホ
ールの設けられている配線板を検査する場合には問題が
生じる。すなわち、プリント配線板にスルーホールが存
在する場合、通常その穴の位置は、穿孔時におけるプリ
ント配線板のセット位置の位置ずれやドリル刃先の位置
ずれ等により100μm前後変動しているのが一般的で
ある。ところで、この程度の変動の範囲内では、スルー
ホールの位置ずれが実用上問題となるようなことはな
い。にもかかわらず、上記パターンマッチング法により
基準とすべき対象物の画像パターンと検査物の画像パタ
ーンとを重ね会わせて比較すると、スルーホールの位置
でパターンが一致しなくなり、たとえランドパターンや
リード線パターンが一致していても、スルーホールの位
置で欠陥有りと判定されてしまう。そのため、従来のパ
ターンマッチング法ではスルーホールの設けられたプリ
ント配線板のパターン欠陥検出を行うことができず、ス
ルーホールを設けた後は目視により欠陥検出を行うしか
なく、欠陥検出作業が極めて繁雑となるとともに、検出
精度も検出者によってばらつきが生じるという問題を有
していた (発明の目的) この発明は、上記問題を解決するためになされたもの
で、スルーホールパターンを自動的に検出してマスキン
グし、これによりスルーホールの存在する被検査物のパ
ターンマッチング法による検査を可能とするパターンマ
スキング方法およびその装置を提供することを目的とす
る。
(目的を達成するための手段) 第1の発明であるパターンマスキング方法は、上記目的
を達成するために、まずスルーホールを有する被検査物
の2値化画像データを主走査方向に沿って時系列的に入
力して、副走査方向に配置される複数画素分の2値化画
像データ群を順次作成し(画像データ作成工程)、作成
された前記2値化画像データ群の中央画素位置から副走
査方向に連続するスルーホールデータに基づいてスルー
ホール径を測定する(径測定工程)。こうして測定した
スルーホール径を主走査方向順に順次累積加算してスル
ーホール面積を算出し、算出したスルーホール面積を最
大許容面積値および最小許容面積値と比較して許容範囲
に含まれるか判定する(面積判定工程)。そして、算出
したスルーホール面積が許容範囲にあると判定されたと
きに、実測スルーホール径を主走査方向順に最大許容径
および最小許容径と順次比較して許容範囲に含まれるか
判定し(径判定工程)、許容範囲にあると判定されたす
べてのスルーホール径に対応したスルーホール径マスク
データを主走査方向順に順次作成する(マスクデータ作
成工程)。こうして作成したスルーホール径マスクデー
タに基づき、上記被検査物の副走査方向に配置される2
値化画像データ群に対し順次マスク処理する(マスク処
理工程)。
を達成するために、まずスルーホールを有する被検査物
の2値化画像データを主走査方向に沿って時系列的に入
力して、副走査方向に配置される複数画素分の2値化画
像データ群を順次作成し(画像データ作成工程)、作成
された前記2値化画像データ群の中央画素位置から副走
査方向に連続するスルーホールデータに基づいてスルー
ホール径を測定する(径測定工程)。こうして測定した
スルーホール径を主走査方向順に順次累積加算してスル
ーホール面積を算出し、算出したスルーホール面積を最
大許容面積値および最小許容面積値と比較して許容範囲
に含まれるか判定する(面積判定工程)。そして、算出
したスルーホール面積が許容範囲にあると判定されたと
きに、実測スルーホール径を主走査方向順に最大許容径
および最小許容径と順次比較して許容範囲に含まれるか
判定し(径判定工程)、許容範囲にあると判定されたす
べてのスルーホール径に対応したスルーホール径マスク
データを主走査方向順に順次作成する(マスクデータ作
成工程)。こうして作成したスルーホール径マスクデー
タに基づき、上記被検査物の副走査方向に配置される2
値化画像データ群に対し順次マスク処理する(マスク処
理工程)。
そして、上記の面積判定工程は、一主走査区間の両端に
前縁処理区間と後縁処理区間を想定し、前縁処理区間に
おいては、主走査ライン上のスルーホール終了位置を検
出してその位置に対応する最大許容面積値および最小許
容面積値との比較を行うとともに、後縁処理区間におい
ては、主走査ライン上のスルーホール開始位置を検出し
てその位置に対応する最大許容面積値および最小許容面
積値との比較を行う工程を含んでいる。
前縁処理区間と後縁処理区間を想定し、前縁処理区間に
おいては、主走査ライン上のスルーホール終了位置を検
出してその位置に対応する最大許容面積値および最小許
容面積値との比較を行うとともに、後縁処理区間におい
ては、主走査ライン上のスルーホール開始位置を検出し
てその位置に対応する最大許容面積値および最小許容面
積値との比較を行う工程を含んでいる。
第2の発明であるパターンマスキング装置は、上記パタ
ーンマスキング方法を実現するための装置であって、上
記パターンマスキング方法の各工程(すなわち画像デー
タ作成工程,径測定工程,面積判定工程,径測定工程,
マスクデータ作成工程およびマスク処理工程)に対応す
る各手段(すなわち画像データ作成手段,径測定手段,
面積判定手段,径判定手段,マスクデータ作成手段およ
びマスク処理手段)を備える。
ーンマスキング方法を実現するための装置であって、上
記パターンマスキング方法の各工程(すなわち画像デー
タ作成工程,径測定工程,面積判定工程,径測定工程,
マスクデータ作成工程およびマスク処理工程)に対応す
る各手段(すなわち画像データ作成手段,径測定手段,
面積判定手段,径判定手段,マスクデータ作成手段およ
びマスク処理手段)を備える。
(実施例) A.パターンマスキング原理 この発明の理解を容易にするために、具体的実施例を説
明するに先立ち、スルーホールパターンのマスキング原
理についてまず説明する。第1図はマスキング原理を概
念的に示した図、第2図はマスキング手順を示したタイ
ムチャート、第3図はマスキング装置の一例を示したブ
ロック図である。ただし、第3図のマスキング装置は後
述する具体的実施例と対応させており、同装置について
はここでは原理説明に必要な範囲内で簡単に述べること
とし、詳細については具体的実施例の欄で説明すること
とする。
明するに先立ち、スルーホールパターンのマスキング原
理についてまず説明する。第1図はマスキング原理を概
念的に示した図、第2図はマスキング手順を示したタイ
ムチャート、第3図はマスキング装置の一例を示したブ
ロック図である。ただし、第3図のマスキング装置は後
述する具体的実施例と対応させており、同装置について
はここでは原理説明に必要な範囲内で簡単に述べること
とし、詳細については具体的実施例の欄で説明すること
とする。
1.画像データの入力 第1図に示すように、スルーホール1を有するプリント
配線板2等の被検査物の画像データの入力は、CCDラ
イセンサ3(この実施例では2592素子のライセン
サ)をX方向(主走査方向)に走査しながら、プリント
配線板2をY方向(副走査方向)へ一定速度で移動させ
ることによって行なわれる。こうして得られたアナログ
画像データは2値化処理回路4によりディジタル画像デ
ータに2値化処理された後、パターンマスキング装置A
の画像データ作成回路5(第3図参照)に時系列的に入
力される。
配線板2等の被検査物の画像データの入力は、CCDラ
イセンサ3(この実施例では2592素子のライセン
サ)をX方向(主走査方向)に走査しながら、プリント
配線板2をY方向(副走査方向)へ一定速度で移動させ
ることによって行なわれる。こうして得られたアナログ
画像データは2値化処理回路4によりディジタル画像デ
ータに2値化処理された後、パターンマスキング装置A
の画像データ作成回路5(第3図参照)に時系列的に入
力される。
2.副走査方向に配置される2値化画像データ群の作成 画像データ作成回路5においては、入力された2値化画
像データに対して、1走査ライン(2592素子+ダミ
ー素子(ブランキング画素数))分の遅延処理が63ラ
イン分だけ順次行なわれ、こうして遅延処理前の1画素
分の2値化画像データと合せて、副走査方向に配置され
る合計64画素分の2値化画像データ群が作成される。
この2値化画像データ群は、新たな2値化画像データが
画像データ作成回路5に入力される毎に順次作成されて
次回路へ出力される。こうして画像データ作成回路5に
より、被検査物の2値イメージが時系列上で2次元イメ
ージに展開されることとなる。
像データに対して、1走査ライン(2592素子+ダミ
ー素子(ブランキング画素数))分の遅延処理が63ラ
イン分だけ順次行なわれ、こうして遅延処理前の1画素
分の2値化画像データと合せて、副走査方向に配置され
る合計64画素分の2値化画像データ群が作成される。
この2値化画像データ群は、新たな2値化画像データが
画像データ作成回路5に入力される毎に順次作成されて
次回路へ出力される。こうして画像データ作成回路5に
より、被検査物の2値イメージが時系列上で2次元イメ
ージに展開されることとなる。
第2図(B)は、上記方法により得られた被検査物パタ
ーンの2次元イメージを模式的に示した図である。同図
において、左右方向が主走査方向に対応し、上下方向が
副走査方向に対応する。同図中の円領域はスルーホール
パターンを示しており、ここではスルーホール画像デー
タが「L」信号で与えられているものとする。また矩形
領域はランドパターン又は配線パターンを示しており、
画像データは「H」信号で与えられているものとする。
それ以外の領域は、ランドパターンや配線パターンが設
けられていないプリント基板表面の領域に相当し、画像
データはスルーホールパターンと同様、「L」信号で与
えられているものとする。もっとも、各信号の極性は
「H」「L」入れ換えても問題はない。
ーンの2次元イメージを模式的に示した図である。同図
において、左右方向が主走査方向に対応し、上下方向が
副走査方向に対応する。同図中の円領域はスルーホール
パターンを示しており、ここではスルーホール画像デー
タが「L」信号で与えられているものとする。また矩形
領域はランドパターン又は配線パターンを示しており、
画像データは「H」信号で与えられているものとする。
それ以外の領域は、ランドパターンや配線パターンが設
けられていないプリント基板表面の領域に相当し、画像
データはスルーホールパターンと同様、「L」信号で与
えられているものとする。もっとも、各信号の極性は
「H」「L」入れ換えても問題はない。
なお、第2図(A)はCCDライセンサ3の有効走査信
号aを表わしており、「H」領域は1主走査(2592
素子)有効区間に対応し、「L」領域はブランキング区
間に対応する。
号aを表わしており、「H」領域は1主走査(2592
素子)有効区間に対応し、「L」領域はブランキング区
間に対応する。
3.スルーホール径の計測 上記のようにして、画像データ作成回路5(第1図)に
より作成された副走査方向に配置される64画素分の2
値化画像データ群は、第1画素目の画像データ(遅延処
理されていない画像データ)については直接エンコーダ
6(スルーホール径測定手段)に入力され、第2〜第6
4画素目の画像データ群については、論理和回路群で構
成されるマスク処理回路7を経てエンコーダ6に入力さ
れる。マスク処理回路7の作用については後述すること
とし、ここではマスク処理回路7でのマスク処理がなさ
れず、すなわち各論理和回路の上記画像データが入力さ
れる入力端子とは反対側の入力端子に全て「L」の信号
が与えられて、副走査方向に配置される64画素分の2
値化画像データがそのままエンコーダ6に入力されるも
のとして話を進める。
より作成された副走査方向に配置される64画素分の2
値化画像データ群は、第1画素目の画像データ(遅延処
理されていない画像データ)については直接エンコーダ
6(スルーホール径測定手段)に入力され、第2〜第6
4画素目の画像データ群については、論理和回路群で構
成されるマスク処理回路7を経てエンコーダ6に入力さ
れる。マスク処理回路7の作用については後述すること
とし、ここではマスク処理回路7でのマスク処理がなさ
れず、すなわち各論理和回路の上記画像データが入力さ
れる入力端子とは反対側の入力端子に全て「L」の信号
が与えられて、副走査方向に配置される64画素分の2
値化画像データがそのままエンコーダ6に入力されるも
のとして話を進める。
エンコーダ6は、スルーホールイメージの副走査方向の
寸法(以下この明細書ではスルーホール径という)を上
半領域と下半領域で別々に検出しうるように、上部エン
コーダ(32画素)と下部エンコーダ(32画素)とで
構成される。このエンコーダ6は、中心画素位置(この
実施例では下部エンコーダの最上部画素位置)から副走
査方向に連続する「L」信号の数、すなわちスルーホー
ル径に相当する画素数を上部・下部エンコーダで分担し
て検出し、各々検出した画素数に対応する符号化を行っ
て実測スルーホール径データbとして出力する。
寸法(以下この明細書ではスルーホール径という)を上
半領域と下半領域で別々に検出しうるように、上部エン
コーダ(32画素)と下部エンコーダ(32画素)とで
構成される。このエンコーダ6は、中心画素位置(この
実施例では下部エンコーダの最上部画素位置)から副走
査方向に連続する「L」信号の数、すなわちスルーホー
ル径に相当する画素数を上部・下部エンコーダで分担し
て検出し、各々検出した画素数に対応する符号化を行っ
て実測スルーホール径データbとして出力する。
一方、エンコーダ6の中心画素位置に入力される信号
は、マスク処理回路7の中央に位置する出力端子から別
途取出されてスルーホール検出信号cとして利用され
る。第2図(C)は、第2図(B)の2次元イメージに
対応したスルーホール検出信号cを示している。同図か
らも分るようにランドパターン領域や配線パターン領域
及びブランキング期間では「H」信号となり、それ以外
のスルーホールパターン領域や基板表面領域では「L」
信号となっている。
は、マスク処理回路7の中央に位置する出力端子から別
途取出されてスルーホール検出信号cとして利用され
る。第2図(C)は、第2図(B)の2次元イメージに
対応したスルーホール検出信号cを示している。同図か
らも分るようにランドパターン領域や配線パターン領域
及びブランキング期間では「H」信号となり、それ以外
のスルーホールパターン領域や基板表面領域では「L」
信号となっている。
4.スルーホール面積値の算出 上記スルーホール径の計測データが得られれば、その計
測データに基づいてスルーホール面積の算出がなされ
る。このスルーホール面積の算出は、第3図に示す面積
判定回路8においてなされる。すなわち、スルーホール
検出信号c(第2図(C)参照)の立下りによりスルー
ホールの始端が検知されると、エンコーダ6に計測され
た実測スルーホール径データbが面積判定回路8に読み
込まれ、スルーホール検出信号cが「L」の期間中、つ
まりスルーホールイメージデータがエンコーダ6に送り
込まれている期間中、エンコーダ6により計測された実
測スルーホール径データbが面積判定回路8に順次読み
込まれて、その値が順次累積加算される。こうしてスル
ーホール検出信号cの立上りによりスルーホールの終端
が検知されると、累積加算された最終の値としてスルー
ホール面積に相当する画素数が得られることとなる。
測データに基づいてスルーホール面積の算出がなされ
る。このスルーホール面積の算出は、第3図に示す面積
判定回路8においてなされる。すなわち、スルーホール
検出信号c(第2図(C)参照)の立下りによりスルー
ホールの始端が検知されると、エンコーダ6に計測され
た実測スルーホール径データbが面積判定回路8に読み
込まれ、スルーホール検出信号cが「L」の期間中、つ
まりスルーホールイメージデータがエンコーダ6に送り
込まれている期間中、エンコーダ6により計測された実
測スルーホール径データbが面積判定回路8に順次読み
込まれて、その値が順次累積加算される。こうしてスル
ーホール検出信号cの立上りによりスルーホールの終端
が検知されると、累積加算された最終の値としてスルー
ホール面積に相当する画素数が得られることとなる。
第1図の下部に示す図は、実測スルーホール径を主走査
方向順に順次累積加算していってスルーホール面積が得
られる原理を模式的に示した図である。この場合、実測
スルーホール径は画素数で与えられているので、スルー
ホール面積も画素数で得られる。また、第2図(D)に
示す矢印区間は、スルーホール径の累積加算処理区間、
すなわちスルーホール面積算出区間を示している。
方向順に順次累積加算していってスルーホール面積が得
られる原理を模式的に示した図である。この場合、実測
スルーホール径は画素数で与えられているので、スルー
ホール面積も画素数で得られる。また、第2図(D)に
示す矢印区間は、スルーホール径の累積加算処理区間、
すなわちスルーホール面積算出区間を示している。
5.スルーホール面積の判定 スルーホール面積が算出されると、次に、算出したスル
ーホール面積を、基準スルーホールに対する最大許容面
積値および最小許容面積値と比較して所定サイズのスル
ーホールであるか判定される。この場合、基準スルーホ
ールの面積値データは、第3図に示すプレジャッジメモ
リ9にストアされており、これらの面積値データdを、
タイミングアドレスコントローラ10,11やセレクタ
12で構成される第1のデータ読出手段により、面積判
定回路8に順次読み出す。そして面積判定回路8におい
て、既に算出されたスルーホール面積を、プレジャッジ
メモリ9から読み出された面積値データd(最大許容面
積値データおよび最小許容面積値データ)と順次大小比
較して、所定サイズのスルーホールであるか判定する。
ーホール面積を、基準スルーホールに対する最大許容面
積値および最小許容面積値と比較して所定サイズのスル
ーホールであるか判定される。この場合、基準スルーホ
ールの面積値データは、第3図に示すプレジャッジメモ
リ9にストアされており、これらの面積値データdを、
タイミングアドレスコントローラ10,11やセレクタ
12で構成される第1のデータ読出手段により、面積判
定回路8に順次読み出す。そして面積判定回路8におい
て、既に算出されたスルーホール面積を、プレジャッジ
メモリ9から読み出された面積値データd(最大許容面
積値データおよび最小許容面積値データ)と順次大小比
較して、所定サイズのスルーホールであるか判定する。
この判定結果は、タイミングアドレスデータeとして、
セレクタ12を介してプレジャッジメモリ9に与えられ
る。プレジャッジメモリ9には、上記の面積値データが
ストアされている他に、タイプアドレスに対応ずけて飛
び先アドレスデータがストアされている。したがって、
上記タイプアドレスデータeがプレジャッジメモリ9に
与えられると、そのタイプアドレスに対応ずけられた飛
び先アドレスデータrが読み出されて、次段のFIF0
13に書き込まれる。この飛び先アドレスデータは、以
後のスルーホール径比較処理やスルーホール径マスクデ
ータ作成処理を行う際に必要なデータであり、さらに述
べれば、後述するパターンデータメモリ16やマスクデ
ータメモリ20のデータ読出し開始アドレスに相当する
データであって、その詳細については後述することとす
る。
セレクタ12を介してプレジャッジメモリ9に与えられ
る。プレジャッジメモリ9には、上記の面積値データが
ストアされている他に、タイプアドレスに対応ずけて飛
び先アドレスデータがストアされている。したがって、
上記タイプアドレスデータeがプレジャッジメモリ9に
与えられると、そのタイプアドレスに対応ずけられた飛
び先アドレスデータrが読み出されて、次段のFIF0
13に書き込まれる。この飛び先アドレスデータは、以
後のスルーホール径比較処理やスルーホール径マスクデ
ータ作成処理を行う際に必要なデータであり、さらに述
べれば、後述するパターンデータメモリ16やマスクデ
ータメモリ20のデータ読出し開始アドレスに相当する
データであって、その詳細については後述することとす
る。
この面積判定処理は、第2図(D)に示す斜線領域期間
で行なわれ、つまり面積算出処理が終了する毎にその直
後に行なわれる。こうして求められた飛び先アドレスデ
ータは、FIF013(第3図)に順次ストアされてい
く。
で行なわれ、つまり面積算出処理が終了する毎にその直
後に行なわれる。こうして求められた飛び先アドレスデ
ータは、FIF013(第3図)に順次ストアされてい
く。
なお、第3図に示す面積判定回路8,プレジャッジメモ
リ9,タイミングアドレスコントローラ10,11,セ
レクタ12で面積判定手段Kが構成される。
リ9,タイミングアドレスコントローラ10,11,セ
レクタ12で面積判定手段Kが構成される。
6.スルーホール径の判定 スルーホール面積の判定(飛び先アドレスの決定)がな
されると、スルーホールイメージの主走査方向順に計測
された各実測スルーホール径が、それぞれの位置に対応
するスルーホール最大許容径およびスルーホール最小許
容径と順次比較されて、許容範囲に含まれるか判定され
る。このスルーホール径判定処理は、第3図に示す第1
の遅延回路14,径判定回路15,パターンデータメモ
リ16,カウンタ17,FIF013およびタイミング
アドレスコントローラ11で構成される径判定手段Lに
より行われる。
されると、スルーホールイメージの主走査方向順に計測
された各実測スルーホール径が、それぞれの位置に対応
するスルーホール最大許容径およびスルーホール最小許
容径と順次比較されて、許容範囲に含まれるか判定され
る。このスルーホール径判定処理は、第3図に示す第1
の遅延回路14,径判定回路15,パターンデータメモ
リ16,カウンタ17,FIF013およびタイミング
アドレスコントローラ11で構成される径判定手段Lに
より行われる。
詳説すると、エンコーダ6により計測された実測スルー
ホール径データbが、第1の遅延回路14により所定画
素(この実施例では256画素)分だけ遅延されて順次
径判定回路15に送られる(第3図において信号fで示
す)。第2図(E)は、第2図(B)の入力イメージが
256画素分遅延された遅延イメージを示している。
ホール径データbが、第1の遅延回路14により所定画
素(この実施例では256画素)分だけ遅延されて順次
径判定回路15に送られる(第3図において信号fで示
す)。第2図(E)は、第2図(B)の入力イメージが
256画素分遅延された遅延イメージを示している。
一方、パターンデータメモリ16には、基準スルーホー
ルの主走査ラインに沿う各位置に対応ずけられたスルー
ホール径データ(スルーホール最大許容径データおよび
スルーホール最小許容径データ)が、前述の飛び先アド
レスを先頭アドレスとしてアドレス順にストアされてお
り、これらのスルーホール径データgが、タイミングア
ドレスコントローラ11,FIF013,カウンタ17
で構成される第2のデータ読出手段により、第1の遅延
回路14の遅延分に同期させて径判定回路15に順次読
み出される。
ルの主走査ラインに沿う各位置に対応ずけられたスルー
ホール径データ(スルーホール最大許容径データおよび
スルーホール最小許容径データ)が、前述の飛び先アド
レスを先頭アドレスとしてアドレス順にストアされてお
り、これらのスルーホール径データgが、タイミングア
ドレスコントローラ11,FIF013,カウンタ17
で構成される第2のデータ読出手段により、第1の遅延
回路14の遅延分に同期させて径判定回路15に順次読
み出される。
そして、径判定回路15においては、主走査方向順に順
次送り込まれる上記実測スルーホール径データfと、パ
ターンデータメモリ9の飛び先アドレスからアドレス順
に読み出される上記スルーホール径データg(スルーホ
ール最大許容径データおよびスルーホール最小許容径デ
ータ)とが順次大小比較され、全ての実測スルーホール
径に対して許容範囲に含まれるか順次判定される。
次送り込まれる上記実測スルーホール径データfと、パ
ターンデータメモリ9の飛び先アドレスからアドレス順
に読み出される上記スルーホール径データg(スルーホ
ール最大許容径データおよびスルーホール最小許容径デ
ータ)とが順次大小比較され、全ての実測スルーホール
径に対して許容範囲に含まれるか順次判定される。
こうして、全ての実測スルーホール径が許容範囲内にあ
ると判定されると、そのスルーホールはマスク対象とな
る所定サイズのスルーホールに該当することになるの
で、径判定回路15からパターン一致信号hが出力され
る。第2図(F)は、第2図(C)のスルーホール検出
信号cが256画素分だけ遅延された信号を表わしてお
り、同信号の「L」区間に径判定処理がなされる。ま
た、第2図(G)はパターン一致信号hを示しており、
上記径判定処理によりパターン一致が確認されたときに
「H」信号が出力される。
ると判定されると、そのスルーホールはマスク対象とな
る所定サイズのスルーホールに該当することになるの
で、径判定回路15からパターン一致信号hが出力され
る。第2図(F)は、第2図(C)のスルーホール検出
信号cが256画素分だけ遅延された信号を表わしてお
り、同信号の「L」区間に径判定処理がなされる。ま
た、第2図(G)はパターン一致信号hを示しており、
上記径判定処理によりパターン一致が確認されたときに
「H」信号が出力される。
なお、上記の場合と異なり、径判定処理の途中において
実測スルーホール径が許容範囲から外れると、検査イメ
ージがスルーホールでないか又は欠陥の有るスルーホー
ルであるためマスク処理の対象とはなり得ず、このとき
には径判定回路15からパターン一致信号hは出力され
ない。このことを第2図を用いてさらに説明すると、例
えば検査イメージがランドパターンや配線パターンの設
けられていない基板表面を対象とする場合は、スルーホ
ールの場合と同様、同図(D)の面積判定処理がなされ
るが、仮にその判定結果が基準スルーホールに対し設定
された許容面積範囲内にあって次の径判定処理がなされ
たとしても、その径判定処理の途中でスルーホール径が
必ず許容範囲を外れることとなるため、パターン一致信
号hが出力されることはない。また、スルーホールイメ
ージに対する径判定処理がなされている場合でも、スル
ーホールの一部に欠陥があると、その欠陥箇所でスルー
ホール径が許容範囲を外れることとなるため、この場合
もパターン一致信号hが出力されることはない。
実測スルーホール径が許容範囲から外れると、検査イメ
ージがスルーホールでないか又は欠陥の有るスルーホー
ルであるためマスク処理の対象とはなり得ず、このとき
には径判定回路15からパターン一致信号hは出力され
ない。このことを第2図を用いてさらに説明すると、例
えば検査イメージがランドパターンや配線パターンの設
けられていない基板表面を対象とする場合は、スルーホ
ールの場合と同様、同図(D)の面積判定処理がなされ
るが、仮にその判定結果が基準スルーホールに対し設定
された許容面積範囲内にあって次の径判定処理がなされ
たとしても、その径判定処理の途中でスルーホール径が
必ず許容範囲を外れることとなるため、パターン一致信
号hが出力されることはない。また、スルーホールイメ
ージに対する径判定処理がなされている場合でも、スル
ーホールの一部に欠陥があると、その欠陥箇所でスルー
ホール径が許容範囲を外れることとなるため、この場合
もパターン一致信号hが出力されることはない。
なお、上記説明では、パターンデータメモリ16にスル
ーホール径データ(基準スルーホールの副走査方向の全
長データ)がストアされているものとして話を進めてい
るが、実際には基準スルーホールは円形で上下対称であ
るため、基準スルーホールの上部領域分の径データ、つ
まりスルーホール半径データがストアされている。そし
て、径判定回路15の比較においては、第1図の原理図
の略中央位置(径判定処理)に示すように、エンコーダ
6の実測スルーホール径データを上部領域分と下部領域
分で別々に分けて、それぞれ上記スルーホール半径デー
タとの比較を行い、こうしてスルーホール径の判定処理
を行うようにしている。
ーホール径データ(基準スルーホールの副走査方向の全
長データ)がストアされているものとして話を進めてい
るが、実際には基準スルーホールは円形で上下対称であ
るため、基準スルーホールの上部領域分の径データ、つ
まりスルーホール半径データがストアされている。そし
て、径判定回路15の比較においては、第1図の原理図
の略中央位置(径判定処理)に示すように、エンコーダ
6の実測スルーホール径データを上部領域分と下部領域
分で別々に分けて、それぞれ上記スルーホール半径デー
タとの比較を行い、こうしてスルーホール径の判定処理
を行うようにしている。
7.スルーホール径マスクデータの作成 これまでの処理により、被検査イメージが目的のスルー
ホールであると判断されると、このスルーホールイメー
ジをマスクするためのスルーホール径マスクデータが主
走査方向順に順次作成される。このマスクデータの作成
処理は、第3図に示す第2の遅延回路18,マスクデー
タ作成回路19,マスクデータメモリ20,カウンタ2
1,FIF022,D−FF23およびタイミングアド
レスコントローラ11で構成されるマスクデータ作成手
段Mにより行なわれる。
ホールであると判断されると、このスルーホールイメー
ジをマスクするためのスルーホール径マスクデータが主
走査方向順に順次作成される。このマスクデータの作成
処理は、第3図に示す第2の遅延回路18,マスクデー
タ作成回路19,マスクデータメモリ20,カウンタ2
1,FIF022,D−FF23およびタイミングアド
レスコントローラ11で構成されるマスクデータ作成手
段Mにより行なわれる。
詳説すると、エンコーダ6により計測された実測スルー
ホール径データbが、第1の遅延回路14により256
画素分遅延された後、さらに第2の遅延回路18により
所定画素分だけ遅延され、こうして合計1主走査ライン
(2592画素)相当分だけ遅延されて、順次マスクデ
ータ作成回路19に送られる(第3図において信号iで
示す)。
ホール径データbが、第1の遅延回路14により256
画素分遅延された後、さらに第2の遅延回路18により
所定画素分だけ遅延され、こうして合計1主走査ライン
(2592画素)相当分だけ遅延されて、順次マスクデ
ータ作成回路19に送られる(第3図において信号iで
示す)。
一方、マスクデータメモリ20には、スルーホール径マ
スクデータの作成に必要なデータ(その詳細は後述す
る)が前述の飛び先アドレスを先頭アドレスとしてアド
レス順にストアされており、これらのマスク処理データ
が、タイミングアドレスコントローラ11,FIF02
2,カウンタ21で構成される第2のデータ読出手段に
より、第2の遅延回路18の遅延分に同期させてマスク
データ作成回路19に読み出される。
スクデータの作成に必要なデータ(その詳細は後述す
る)が前述の飛び先アドレスを先頭アドレスとしてアド
レス順にストアされており、これらのマスク処理データ
が、タイミングアドレスコントローラ11,FIF02
2,カウンタ21で構成される第2のデータ読出手段に
より、第2の遅延回路18の遅延分に同期させてマスク
データ作成回路19に読み出される。
マスクデータ作成回路19においては、一主走査ライン
(2592画素)相当分遅延されて順次送り込まれる上
記スルーホール径データiと、マスクデータメモリ20
の飛び先アドレスからアドレス順に順次読み出されるマ
スク機能データα,マスクデータθとを用いて、パター
ン一致信号hが出力された被検査イメージに対するもの
についてだけ、スルーホール径マスクデータ(第3図に
おいて信号jで示す)が順次作成される。この場合、ス
ルーホール径マスクデータjは、実測スルーホール径と
同一若しくは若干大きな径に相当する画素数を符号化し
たものとして得られる。
(2592画素)相当分遅延されて順次送り込まれる上
記スルーホール径データiと、マスクデータメモリ20
の飛び先アドレスからアドレス順に順次読み出されるマ
スク機能データα,マスクデータθとを用いて、パター
ン一致信号hが出力された被検査イメージに対するもの
についてだけ、スルーホール径マスクデータ(第3図に
おいて信号jで示す)が順次作成される。この場合、ス
ルーホール径マスクデータjは、実測スルーホール径と
同一若しくは若干大きな径に相当する画素数を符号化し
たものとして得られる。
8.マスク処理 このようにして得られたスルーホール径マスクデータj
はデコーダ24に入力され、ここでエンコーダ6の符号
化に対応した復号化処理がなされる。第1図の右側領域
には、スルーホール径マスクデータjに基づきデコーダ
24により復号化処理がなされた64画素分の2値化マ
スクデータ群が示されている。ただし、2値化マスクデ
ータ群は、マスク処理を必要とする領域が「H」信号で
与えられ、その他の領域が「L」信号で与えられてい
る。また、2値化マスクデータ群の中心画素位置は、遅
延回路14,18による1走査ライン相当分の遅延処理
により、エンコーダ6の中心画素位置に比べて、副走査
方向に一画素分だけずれたものとなっている。
はデコーダ24に入力され、ここでエンコーダ6の符号
化に対応した復号化処理がなされる。第1図の右側領域
には、スルーホール径マスクデータjに基づきデコーダ
24により復号化処理がなされた64画素分の2値化マ
スクデータ群が示されている。ただし、2値化マスクデ
ータ群は、マスク処理を必要とする領域が「H」信号で
与えられ、その他の領域が「L」信号で与えられてい
る。また、2値化マスクデータ群の中心画素位置は、遅
延回路14,18による1走査ライン相当分の遅延処理
により、エンコーダ6の中心画素位置に比べて、副走査
方向に一画素分だけずれたものとなっている。
この2値化マスクデータ群は、第1図に示すマスク処理
回路7の各論理和回路の他方側の入力端子にそれぞれ入
力される。マスク処理回路7の各論理和回路の一方側の
入力端子には、既述したように画像データ作成回路5に
より一走査ライン分ずつ遅延された2値化画像データ群
がそれぞれ入力されるため、2値化画像データ群に含ま
れる「L」信号の各スルーホールデータは、2値化マス
クデータ群に含まれる「H」信号の各マスクデータとの
論理和回路により「H」信号に変換される。
回路7の各論理和回路の他方側の入力端子にそれぞれ入
力される。マスク処理回路7の各論理和回路の一方側の
入力端子には、既述したように画像データ作成回路5に
より一走査ライン分ずつ遅延された2値化画像データ群
がそれぞれ入力されるため、2値化画像データ群に含ま
れる「L」信号の各スルーホールデータは、2値化マス
クデータ群に含まれる「H」信号の各マスクデータとの
論理和回路により「H」信号に変換される。
こうして、スルーホールパターンがマスク処理された2
値化画像データ(マスク処理済データ)は、マスク処理
回路7の最終段の論理和回路から時系列的に出力され
て、次段のパターン欠陥検出回路(図示省略)へ順次送
り込まれパターン欠陥検出処理がなされる。
値化画像データ(マスク処理済データ)は、マスク処理
回路7の最終段の論理和回路から時系列的に出力され
て、次段のパターン欠陥検出回路(図示省略)へ順次送
り込まれパターン欠陥検出処理がなされる。
第2図の上段右側領域には、1走査ライン分だけ遅延し
て行なわれるスルーホールイメージのマスク処理が概念
的に示されている。
て行なわれるスルーホールイメージのマスク処理が概念
的に示されている。
B.パターンマスキングの応用例 以上は、基本的なパターンマスク処理について説明した
が、この実施例においては以下に述べるような機能がさ
らに付加されている。
が、この実施例においては以下に述べるような機能がさ
らに付加されている。
1.スルーホールの種類に応じたマスキング処理 上述の説明では、1種類のスルーホールをマスク処理す
ることを想定して話を進めているが、この実施例では複
数種類(実施例は8種類)のスルーホールをマスク処理
しうるように構成されている。
ることを想定して話を進めているが、この実施例では複
数種類(実施例は8種類)のスルーホールをマスク処理
しうるように構成されている。
その説明の前に、今まで特に定義することなく使用して
おり、以下でも使用する下記の各用語の意義を明確にし
ておく。
おり、以下でも使用する下記の各用語の意義を明確にし
ておく。
プレジャッジメモリ9: この実施例装置では径判定の前に面積判定を行うが、こ
のように、径判定の「前段階における面積判定(前判定
=プレジャッジ)」において使用されるデータをストア
しておくメモリである。
のように、径判定の「前段階における面積判定(前判定
=プレジャッジ)」において使用されるデータをストア
しておくメモリである。
プレジャッジアドレス: プレジャッジメモリ9におけるデータ記憶アドレスであ
る。
る。
タイプアドレス: 後述するように、ここで利用されるプレジャッジメモリ
9には複数の基準スルーホールに対応して最大許容面積
値データや最小許容面積値データの複数の組がストアさ
れている。すなわち、スルーホールの複数の基準タイプ
のそれぞれについて所定のデータがストアされており、
それぞれのタイプごとのデータの格納アドレスをタイプ
アドレスと呼ぶ。
9には複数の基準スルーホールに対応して最大許容面積
値データや最小許容面積値データの複数の組がストアさ
れている。すなわち、スルーホールの複数の基準タイプ
のそれぞれについて所定のデータがストアされており、
それぞれのタイプごとのデータの格納アドレスをタイプ
アドレスと呼ぶ。
飛び先アドレス: 後述するように、パターンデータメモリ16やマスクデ
ータメモリ20には、基準スルーホールのタイプに応じ
て径判定のためのデータやマスク作成のためのデータが
ストアされているが、面積判定結果に応じてそれらから
選択的にデータが読出される。この読み出しに際しては
スルーホールのタイプに応じて対応するアドレスに飛
び、そのアドレスからそれらのデータを読出すのである
が、その読出し開始アドレスが「飛び先アドレス」であ
る。
ータメモリ20には、基準スルーホールのタイプに応じ
て径判定のためのデータやマスク作成のためのデータが
ストアされているが、面積判定結果に応じてそれらから
選択的にデータが読出される。この読み出しに際しては
スルーホールのタイプに応じて対応するアドレスに飛
び、そのアドレスからそれらのデータを読出すのである
が、その読出し開始アドレスが「飛び先アドレス」であ
る。
以上の準備の下で、この実施例における詳細を具体的に
説明すると、プレジャッジメモリ9には、8種類の基準
スルーホールに対応してそれぞれの最大許容面積値デー
タと最大許容面積値データがストアされており、これら
の面積値データが順次面積判定回路8に読み出されて、
累積加算された算出スルーホール面積値と大小比較され
る。この比較によりスルーホールのタイプ分けがなさ
れ、その結果はタイプアドレスデータeとしてセレクタ
12を介しプレジャッジメモリ9に与えられる。プレジ
ャッジメモリ9には、8種類の基準スルーホールに対応
する8種類のタイプアドレスがそれぞれ設けられて、各
タイプアドレスに対応ずけてパターンデータメモリ16
およびマスクデータメモリ20の飛び先アドレスデータ
が予めストアされている。したがって、上記タイプアド
レスデータeがプレジャッジメモリ9に与えられること
により、スルーホールのタイプ分け結果に応じた飛び先
アドレスデータがプレジャッジメモリ9から読み出され
て、FIF013に書き込まれることとなる。
説明すると、プレジャッジメモリ9には、8種類の基準
スルーホールに対応してそれぞれの最大許容面積値デー
タと最大許容面積値データがストアされており、これら
の面積値データが順次面積判定回路8に読み出されて、
累積加算された算出スルーホール面積値と大小比較され
る。この比較によりスルーホールのタイプ分けがなさ
れ、その結果はタイプアドレスデータeとしてセレクタ
12を介しプレジャッジメモリ9に与えられる。プレジ
ャッジメモリ9には、8種類の基準スルーホールに対応
する8種類のタイプアドレスがそれぞれ設けられて、各
タイプアドレスに対応ずけてパターンデータメモリ16
およびマスクデータメモリ20の飛び先アドレスデータ
が予めストアされている。したがって、上記タイプアド
レスデータeがプレジャッジメモリ9に与えられること
により、スルーホールのタイプ分け結果に応じた飛び先
アドレスデータがプレジャッジメモリ9から読み出され
て、FIF013に書き込まれることとなる。
一方、パターンデータメモリ16およびマスクデータメ
モリ20には、8種類のスルーホールに対する径判定に
必要なデータとマスク処理に必要なデータがそれぞれ所
定領域に分けてストアされており、各領域の先頭アドレ
スが上記飛び先アドレスに一致されている。したがっ
て、径判定処理およびマスクデータ作成処理の際には、
パターンデータメモリ16およびマスクデータメモリ2
0から、スルーホールの種類に対応したデータが読み出
されて、スルーホールの種類に対応した所要の径判定処
理およびマスクデータ作成処理がなされることとなる。
モリ20には、8種類のスルーホールに対する径判定に
必要なデータとマスク処理に必要なデータがそれぞれ所
定領域に分けてストアされており、各領域の先頭アドレ
スが上記飛び先アドレスに一致されている。したがっ
て、径判定処理およびマスクデータ作成処理の際には、
パターンデータメモリ16およびマスクデータメモリ2
0から、スルーホールの種類に対応したデータが読み出
されて、スルーホールの種類に対応した所要の径判定処
理およびマスクデータ作成処理がなされることとなる。
2.スルーホールの種類に応じたマスクデータの作成 この実施例においては、スルーホールの種類に応じて3
種類のスルーホール径マスクデータが作成されるように
構成されている。
種類のスルーホール径マスクデータが作成されるように
構成されている。
すなわち、第1のマスクデータは、実測スルーホール径
と同一径のスルーホール径マスクデータであり、第2の
マスクデータは実測スルーホール径の周辺に所要寸法
(ランド残り幅)だけ加算されたスルーホール径マスク
データであり、第3のマスクデータは実測スルーホール
径よりも大きな所定径のスルーホール径マスクデータで
ある。
と同一径のスルーホール径マスクデータであり、第2の
マスクデータは実測スルーホール径の周辺に所要寸法
(ランド残り幅)だけ加算されたスルーホール径マスク
データであり、第3のマスクデータは実測スルーホール
径よりも大きな所定径のスルーホール径マスクデータで
ある。
第1のマスクデータは、マスクデータ作成回路19にお
いて、第2の遅延回路18より入力される実測スルーホ
ール径データiを、そのまま出力することにより得られ
る。この処理は、実イメージと同一サイズのスルーホー
ルマスクイメージを作成することを目的としている。
いて、第2の遅延回路18より入力される実測スルーホ
ール径データiを、そのまま出力することにより得られ
る。この処理は、実イメージと同一サイズのスルーホー
ルマスクイメージを作成することを目的としている。
第2のマスクデータの作成は、実測スルーホール径の周
辺に加算される加算データ(このデータは画素数に換算
されている)を予めマスクデータメモリ20にストアし
ておき、マスクデータ作成回路19において、第2の遅
延回路18より入力される実測スルーホール径データ
と、マスクデータメモリ20から読み出される加算デー
タとを順次加算することにより得られる。この処理は、
実イメージの周辺部に所定幅(ランド残り幅)だけ加算
されたスルーホールマスクイメージを作成することを目
的とする。
辺に加算される加算データ(このデータは画素数に換算
されている)を予めマスクデータメモリ20にストアし
ておき、マスクデータ作成回路19において、第2の遅
延回路18より入力される実測スルーホール径データ
と、マスクデータメモリ20から読み出される加算デー
タとを順次加算することにより得られる。この処理は、
実イメージの周辺部に所定幅(ランド残り幅)だけ加算
されたスルーホールマスクイメージを作成することを目
的とする。
第3のマスクデータの作成は、基準スルーホールよりも
少し径の大きなマスク用スルーホールに対応したスルー
ホール径マスクデータを予めマスクデータメモリ20に
ストアしておき、マスクデータ作成回路19において、
第2の遅延回路18より入力される実測スルーホール径
データに代えて、マスクデータメモリ20から読み出さ
れるスルーホール径マスクデータを順次出力することに
より得られる。この処理は、実イメージよりも少し大き
な円形のスルーホールマスクイメージを作成することを
目的とする。
少し径の大きなマスク用スルーホールに対応したスルー
ホール径マスクデータを予めマスクデータメモリ20に
ストアしておき、マスクデータ作成回路19において、
第2の遅延回路18より入力される実測スルーホール径
データに代えて、マスクデータメモリ20から読み出さ
れるスルーホール径マスクデータを順次出力することに
より得られる。この処理は、実イメージよりも少し大き
な円形のスルーホールマスクイメージを作成することを
目的とする。
これらマスク機能の選択は、マスクデータメモリ20か
ら、読み出されるマスク機能データα(その詳細は後述
する)に基づいて行なわれ、この実施例では、スルーホ
ールの種類に応じて予めマスク機能が決定されている。
ら、読み出されるマスク機能データα(その詳細は後述
する)に基づいて行なわれ、この実施例では、スルーホ
ールの種類に応じて予めマスク機能が決定されている。
なお、マスク処理を不要とするときは、マスクデータ作
成回路19において、マスクデータメモリ20から与え
られるマスク機能データαに基づいて「0」の信号が出
力される。
成回路19において、マスクデータメモリ20から与え
られるマスク機能データαに基づいて「0」の信号が出
力される。
3.一走査ラインの前縁区間および後縁区間のマスク処
理 以上は、スルーホールイメージが円形パターンで入力さ
れる通常の場合を想定して話を進めた。しかしながら、
実際にマスク処理を行う場合には、第4図に示すよう
に、一主走査ラインの両端位置で、スルーホールイメー
ジの一部に欠けを生じて入力されることがある。このよ
うな場合、面積判定処理においては欠けたスルーホール
イメージに対応する面積値との比較を行う必要があり、
また径判定処理およびスルーホール径マスクデータ作成
処理においても、欠け位置を考慮して各メモリ16,2
0の適切なアドレスからデータの読み出しを開始してそ
れぞれの処理を行う必要がある。
理 以上は、スルーホールイメージが円形パターンで入力さ
れる通常の場合を想定して話を進めた。しかしながら、
実際にマスク処理を行う場合には、第4図に示すよう
に、一主走査ラインの両端位置で、スルーホールイメー
ジの一部に欠けを生じて入力されることがある。このよ
うな場合、面積判定処理においては欠けたスルーホール
イメージに対応する面積値との比較を行う必要があり、
また径判定処理およびスルーホール径マスクデータ作成
処理においても、欠け位置を考慮して各メモリ16,2
0の適切なアドレスからデータの読み出しを開始してそ
れぞれの処理を行う必要がある。
そのために、この実施例では、第4図に示すように、C
CDライセンサ3の一主走査区間(2592素子)の両
端に128画素の前縁処理区間と後縁処理区間を設け
て、それらの中間区間を通常処理区間とし、それぞれの
画素位置に第4図に示すようなプレジャッジアドレスを
対応ずけている。すなわち、前縁処理区間においては、
主走査方向に沿って「127」〜「0」までのアドレス
を対応ずけ、通常処理区間においては全て「0」のアド
レスを対応ずけ、また後縁処理区間においては、「25
5」〜「128」のアドレスを対応ずけている。もっと
も、前縁処理区間および後縁処理区間の画素数は、スル
ーホールのサイズに応じて適宜変更可能である。そし
て、各スルーホールイメージのプレジャッジアドレスの
決定は、前縁処理区間および通常処理区間においてはス
ルーホールイメージの終端位置に対応するアドレスによ
り決定し、後縁処理区間においてはスルーホールイメー
ジの前端位置に対応するアドレスにより決定する。プレ
ジャッジアドレスを上記のように決定すれば、スルーホ
ールの種類に応じて各プレジャッジアドレスに対応する
面積値データ(最大許容面積値データおよび最小許容面
積値データ)が定まるため、これらの面積値データを予
め計算機等により算出して、プレジャッジメモリ9内
へ、それぞれのプレジャッジアドレスに対応ずけてスト
アさせておく。
CDライセンサ3の一主走査区間(2592素子)の両
端に128画素の前縁処理区間と後縁処理区間を設け
て、それらの中間区間を通常処理区間とし、それぞれの
画素位置に第4図に示すようなプレジャッジアドレスを
対応ずけている。すなわち、前縁処理区間においては、
主走査方向に沿って「127」〜「0」までのアドレス
を対応ずけ、通常処理区間においては全て「0」のアド
レスを対応ずけ、また後縁処理区間においては、「25
5」〜「128」のアドレスを対応ずけている。もっと
も、前縁処理区間および後縁処理区間の画素数は、スル
ーホールのサイズに応じて適宜変更可能である。そし
て、各スルーホールイメージのプレジャッジアドレスの
決定は、前縁処理区間および通常処理区間においてはス
ルーホールイメージの終端位置に対応するアドレスによ
り決定し、後縁処理区間においてはスルーホールイメー
ジの前端位置に対応するアドレスにより決定する。プレ
ジャッジアドレスを上記のように決定すれば、スルーホ
ールの種類に応じて各プレジャッジアドレスに対応する
面積値データ(最大許容面積値データおよび最小許容面
積値データ)が定まるため、これらの面積値データを予
め計算機等により算出して、プレジャッジメモリ9内
へ、それぞれのプレジャッジアドレスに対応ずけてスト
アさせておく。
このプレジャッジアドレスは、第3図のタイミングコン
トローラ10において作成して、プレジャッジメモリ9
に与える。プレジャッジメモリ9は、与えられたプレジ
ャッジアドレスに対応する面積値データを面積判定回路
8に読み出し、面積判定回路8において算出スルーホー
ル面積値と比較する。この比較によりスルーホールのタ
イプ分けを行い、比較結果に応じたタイプアドレスデー
タをセレクト12を介してプレジャッジアドレス9に与
える。
トローラ10において作成して、プレジャッジメモリ9
に与える。プレジャッジメモリ9は、与えられたプレジ
ャッジアドレスに対応する面積値データを面積判定回路
8に読み出し、面積判定回路8において算出スルーホー
ル面積値と比較する。この比較によりスルーホールのタ
イプ分けを行い、比較結果に応じたタイプアドレスデー
タをセレクト12を介してプレジャッジアドレス9に与
える。
一方、プレジャッジメモリ9内には、タイプアドレスと
プレジャッジアドレスに対応づけて飛び先アドレスデー
タを予めストアしておく。この飛び先アドレスデータ
は、パターンデータメモリ16およびマスクデータメモ
リ20の読み出し開始アドレスを指定するためのデータ
であるため、これらメモリ16,20からのスルーホー
ル径データやマスク処理データの読み出しが、スルーホ
ールイメージの種類や欠けに応じて適切なアドレスから
開始されるように、それぞれの飛び先アドレスデータを
定めておく。このように構成しておけば、タイプ分けに
よりタイプアドレスデータeがプレジャッジメモリ9に
与えられると、そのタイプアドレスと、既に与えられて
いるプレジャッジアドレスとにより関係づけられる飛び
先アドレスデータが、プレジャッジメモリ9から読み出
されて、FIF013に書き込まれることとなる。
プレジャッジアドレスに対応づけて飛び先アドレスデー
タを予めストアしておく。この飛び先アドレスデータ
は、パターンデータメモリ16およびマスクデータメモ
リ20の読み出し開始アドレスを指定するためのデータ
であるため、これらメモリ16,20からのスルーホー
ル径データやマスク処理データの読み出しが、スルーホ
ールイメージの種類や欠けに応じて適切なアドレスから
開始されるように、それぞれの飛び先アドレスデータを
定めておく。このように構成しておけば、タイプ分けに
よりタイプアドレスデータeがプレジャッジメモリ9に
与えられると、そのタイプアドレスと、既に与えられて
いるプレジャッジアドレスとにより関係づけられる飛び
先アドレスデータが、プレジャッジメモリ9から読み出
されて、FIF013に書き込まれることとなる。
したがって、この後に行なわれる径判定処理およびマス
クデータ作成処理においては、上記飛び先アドレスデー
タで特定されるアドレスを先頭アドレスとしてスルーホ
ール径データやマスク処理データがメモリ16,20か
らアドレス順に読み出され、上記各処理がスルーホール
イメージの種類や欠けに応じて適切に実行されることと
なる。
クデータ作成処理においては、上記飛び先アドレスデー
タで特定されるアドレスを先頭アドレスとしてスルーホ
ール径データやマスク処理データがメモリ16,20か
らアドレス順に読み出され、上記各処理がスルーホール
イメージの種類や欠けに応じて適切に実行されることと
なる。
C.具体的実施例 つぎに、具体的実施例について説明する。第3図は、パ
ターンマスキング装置のブロック図を示す。同図におい
て、画像データ作成回路5,マスク処理回路7,エンコ
ーダ6およびデコーダ24については、上記パターンマ
スキング原理の項で既略説明したので、ここでは面積判
定手段K,径判定手段Lおよびマスクデータ作成手段M
について詳説することとする。
ターンマスキング装置のブロック図を示す。同図におい
て、画像データ作成回路5,マスク処理回路7,エンコ
ーダ6およびデコーダ24については、上記パターンマ
スキング原理の項で既略説明したので、ここでは面積判
定手段K,径判定手段Lおよびマスクデータ作成手段M
について詳説することとする。
1.面積判定手段K (1)プレジャッジメモリ9 まず、プレジャッジメモリ9のメモリ内容について説明
する。第5図に概略的なメモリ内容を示す。プレジャッ
ジメモリ9には、12ビット目のD−Cフラグ、8〜1
1ビット目のマイクロアドレス,0〜7ビット目のプレ
ジャッジアドレスにより対応ずけられる面積値データ
と、12ビット目のD−Cフラグ,8〜11ビット目の
タイプアドレス,0〜7ビット目のプレジャッジアドレ
スにより対応づけられる飛び先アドレスデータとがスト
アされている。
する。第5図に概略的なメモリ内容を示す。プレジャッ
ジメモリ9には、12ビット目のD−Cフラグ、8〜1
1ビット目のマイクロアドレス,0〜7ビット目のプレ
ジャッジアドレスにより対応ずけられる面積値データ
と、12ビット目のD−Cフラグ,8〜11ビット目の
タイプアドレス,0〜7ビット目のプレジャッジアドレ
スにより対応づけられる飛び先アドレスデータとがスト
アされている。
マイクロアドレスは、タイプ分類するためのデータ(各
タイプ毎の最大面積と最小面積)がストアされているア
ドレスで、0〜FHeXまで使用される。したがって8種
類のスルーホールの処理が可能となっている。この実施
例では8種類のスルーホールの面積値データ(最小値,
最大値)が、スルーホールのサイズに従ってアドレス順
にストアされている。
タイプ毎の最大面積と最小面積)がストアされているア
ドレスで、0〜FHeXまで使用される。したがって8種
類のスルーホールの処理が可能となっている。この実施
例では8種類のスルーホールの面積値データ(最小値,
最大値)が、スルーホールのサイズに従ってアドレス順
にストアされている。
プレジャッジアドレスは、前縁,後縁処理のためのアド
レスで、0〜7FHeXまで使用される。
レスで、0〜7FHeXまで使用される。
D−Cフラグは、その内容が「0」であれば面積値デー
タを指定し、逆に「1」であれば飛び先アドレスデータ
を指定する。
タを指定し、逆に「1」であれば飛び先アドレスデータ
を指定する。
タイプアドレスは、7〜FHeXまで使用され、「8」〜
「F」は8種類のスルーホールのそれぞれのタイプに対
応し、「7」はいずれにも該当しないパターンに対応す
る。
「F」は8種類のスルーホールのそれぞれのタイプに対
応し、「7」はいずれにも該当しないパターンに対応す
る。
第6図はプレジャッジメモリ9の面積値データの一部詳
細を示す。同図において、D1maxは、最小サイズスルー
ホールの最大許容直径画素数を表し、D1minは最小サイ
ズスルーホールの最小許容直径画素数を表す。また、第
7図はプレジャッジメモリ9の飛び先アドレスデータの
一部詳細を示す。同図において、Dnは第n番目(nは
1〜8の整数)のスルーホールの標準直径画素数を表
す。
細を示す。同図において、D1maxは、最小サイズスルー
ホールの最大許容直径画素数を表し、D1minは最小サイ
ズスルーホールの最小許容直径画素数を表す。また、第
7図はプレジャッジメモリ9の飛び先アドレスデータの
一部詳細を示す。同図において、Dnは第n番目(nは
1〜8の整数)のスルーホールの標準直径画素数を表
す。
(2)タイミングアドレスコントローラ10 タイミングアドレスコントローラ10は、プレジャッジ
メモリ9のアクセスデータであるマイクロアドレスデー
タk、プレジャッジアドレスデータlおよびD−Cフラ
グmを作成するための回路である。第8図はタイミング
アドレスコントローラ10の詳細回路図を示し、同回路
の動作を次に説明する。
メモリ9のアクセスデータであるマイクロアドレスデー
タk、プレジャッジアドレスデータlおよびD−Cフラ
グmを作成するための回路である。第8図はタイミング
アドレスコントローラ10の詳細回路図を示し、同回路
の動作を次に説明する。
プレジャッジアドレスカウンタの動作 CCDライセンサ3の走査位置が、第4図に示す前縁処
理区間の開始点にさしかかると、第2図(A)に示す有
効走査信号aが、「L」から「H」に立上る。この有効
走査信号aは、第8図に示す256歩進ダウンカウンタ
であるプレジャッジアドレスカウンタ32のロード端子
に入力され、カウンタ32がカウント値「127」にプ
リセットされる。この後、カウンタ32は、ピクセルク
ロック信号に従って(すなわち主走査が進むに従って)
ダウンカウントされていく。そして、走査位置が通常処
理区間(第4図)の開始位置に達すると、カウンタ32
のカウント値が「0」になり、カウンタ32からボロー
信号がカウンタ制御回路33に出力され、制御回路33
の端子から「L」信号がカウンタ32のクリア端子に
与えられて、カウンタ32の動作が停止する。このカウ
ンタ32の動作停止状態は、第4図に示す通常処理期間
を経過するまで続く、CCDライセンサ3の走査位置
が、第4図に示す後縁処理区間の開始点に達すると、第
8図に示すカウンタ制御回路33のクリア端子に後縁処
理開始位置信号n(この信号はタイミングアドレスコン
トローラ11で作成され、その詳細は後述する)が与え
られ、制御回路33の端子から「H」信号がカウンタ
32のクリア端子に与えられて、カウンタ32が再び動
作を開始する。これによりカウンタ32はカウント値
「255」から順次ダウンカウントされていく。こうし
て、CCDライセンサ3の走査位置が、第4図に示す後
縁処理区間を通過すると(このときカウンタ32のカウ
ント値は「128」となっている)、第2図(A)に示
す有効走査信号aが「H」から「L」に立下り、同信号
aが「L」信号となってカウンタ32のロード端子に入
力され、カウンタ動作が終了する。このようにして、主
走査がなされるたびに、上記動作が繰り返される。
理区間の開始点にさしかかると、第2図(A)に示す有
効走査信号aが、「L」から「H」に立上る。この有効
走査信号aは、第8図に示す256歩進ダウンカウンタ
であるプレジャッジアドレスカウンタ32のロード端子
に入力され、カウンタ32がカウント値「127」にプ
リセットされる。この後、カウンタ32は、ピクセルク
ロック信号に従って(すなわち主走査が進むに従って)
ダウンカウントされていく。そして、走査位置が通常処
理区間(第4図)の開始位置に達すると、カウンタ32
のカウント値が「0」になり、カウンタ32からボロー
信号がカウンタ制御回路33に出力され、制御回路33
の端子から「L」信号がカウンタ32のクリア端子に
与えられて、カウンタ32の動作が停止する。このカウ
ンタ32の動作停止状態は、第4図に示す通常処理期間
を経過するまで続く、CCDライセンサ3の走査位置
が、第4図に示す後縁処理区間の開始点に達すると、第
8図に示すカウンタ制御回路33のクリア端子に後縁処
理開始位置信号n(この信号はタイミングアドレスコン
トローラ11で作成され、その詳細は後述する)が与え
られ、制御回路33の端子から「H」信号がカウンタ
32のクリア端子に与えられて、カウンタ32が再び動
作を開始する。これによりカウンタ32はカウント値
「255」から順次ダウンカウントされていく。こうし
て、CCDライセンサ3の走査位置が、第4図に示す後
縁処理区間を通過すると(このときカウンタ32のカウ
ント値は「128」となっている)、第2図(A)に示
す有効走査信号aが「H」から「L」に立下り、同信号
aが「L」信号となってカウンタ32のロード端子に入
力され、カウンタ動作が終了する。このようにして、主
走査がなされるたびに、上記動作が繰り返される。
プレジャッジアドレスデータlの作成 上記カウンタ32のカウント値は、前縁および通常処理
区間用のプレジャッジアドレスラッチ回路34と、後縁
処理区間用のプレジャッジアドレスラッチ回路35の各
D端子に入力される。
区間用のプレジャッジアドレスラッチ回路34と、後縁
処理区間用のプレジャッジアドレスラッチ回路35の各
D端子に入力される。
一方、両ラッチ回路34,35のクロック端子には、ス
ルーホール検出信号c(第2図(C)参照)が直接に、
又はインバータ36により反転されて入力される。した
がって、スルーホールイメージの穴終了位置に相当する
スルーホール検出信号cの「L」から「H」への立ち上
りでラッチ回路34が作動され、そのときのカウント値
が前縁または通常処理区間用のプレジャッジアドレスと
してラッチ回路34にラッチされる。また、穴開始位置
に相当するスルーホール検出信号cの「H」から「L」
への立下りでラッチ回路35が作動され、そのときのカ
ウント値が後縁処理区間用のプレジャッジアドレスとし
てラッチ回路35にラッチされる。
ルーホール検出信号c(第2図(C)参照)が直接に、
又はインバータ36により反転されて入力される。した
がって、スルーホールイメージの穴終了位置に相当する
スルーホール検出信号cの「L」から「H」への立ち上
りでラッチ回路34が作動され、そのときのカウント値
が前縁または通常処理区間用のプレジャッジアドレスと
してラッチ回路34にラッチされる。また、穴開始位置
に相当するスルーホール検出信号cの「H」から「L」
への立下りでラッチ回路35が作動され、そのときのカ
ウント値が後縁処理区間用のプレジャッジアドレスとし
てラッチ回路35にラッチされる。
ラッチ回路34,35にラッチされたプレジャッジアド
レスデータの読み出しは、切換回路37により制御され
る。すなわち、前縁処理区間の開始時に、切換回路37
のクリア端子に入力される有効走査信号a(第2図
(A)参照)により切換回路37のQ端子から「L」信
号が出力されてラッチ回路34側が能動化され、一方後
縁処理区間の開始時に、切換回路37のプリセット端子
に入力される後縁処理開始信号で、切換回路37のQ端
子から「H」信号が出力されてラッチ回路35側が能動
化される。これにより、プレジャッジアドレスデータl
は、前縁および通常処理区間においてはラッチ回路34
にラッチされている穴終了位置に対応するアドレスデー
タlが読み出されることとなり、また後縁処理区間にお
いてはラッチ回路35にラッチされている穴開始位置に
対応するアドレスデータlが読み出されることとなる。
レスデータの読み出しは、切換回路37により制御され
る。すなわち、前縁処理区間の開始時に、切換回路37
のクリア端子に入力される有効走査信号a(第2図
(A)参照)により切換回路37のQ端子から「L」信
号が出力されてラッチ回路34側が能動化され、一方後
縁処理区間の開始時に、切換回路37のプリセット端子
に入力される後縁処理開始信号で、切換回路37のQ端
子から「H」信号が出力されてラッチ回路35側が能動
化される。これにより、プレジャッジアドレスデータl
は、前縁および通常処理区間においてはラッチ回路34
にラッチされている穴終了位置に対応するアドレスデー
タlが読み出されることとなり、また後縁処理区間にお
いてはラッチ回路35にラッチされている穴開始位置に
対応するアドレスデータlが読み出されることとなる。
マイクロアドレスデータkの作成 スルーホール検出信号c(第2図(C)参照)が「L」
から「H」に立上ると(穴終了位置)、同信号cが第8
図に示すカウンタ制御回路38のクロック端子に入力さ
れてそのQ端子から「H」信号が出力され、さらにその
「H」信号が16歩進アップカウンタであるマイクロア
ドレス用カウンタ39のクリア端子に入力されてカウン
タクリア指令が解除され、カウンタ動作が開始される。
すなわち、カウンタ39にカウント値「0」がプリセッ
トされた後、以後はクロックパルスに従ってカウントア
ップされる。このカウンタ39のQ端子からの出力デー
タすなわちカウント値がマイクロアドレスデータkとな
る。
から「H」に立上ると(穴終了位置)、同信号cが第8
図に示すカウンタ制御回路38のクロック端子に入力さ
れてそのQ端子から「H」信号が出力され、さらにその
「H」信号が16歩進アップカウンタであるマイクロア
ドレス用カウンタ39のクリア端子に入力されてカウン
タクリア指令が解除され、カウンタ動作が開始される。
すなわち、カウンタ39にカウント値「0」がプリセッ
トされた後、以後はクロックパルスに従ってカウントア
ップされる。このカウンタ39のQ端子からの出力デー
タすなわちカウント値がマイクロアドレスデータkとな
る。
D−Cフラグmの作成 マイクロアドレス用カウンタ39の歩進が進み、そのカ
ウント値が「15」を越えると、カウンタ39のキャリ
ー端子からキャリー信号が出力され、D−FF40にラ
ッチされる。D−FF40にラッチされたデータは、次
のピクセルクロックで読み出されてD−Cフラグmが作
成される。
ウント値が「15」を越えると、カウンタ39のキャリ
ー端子からキャリー信号が出力され、D−FF40にラ
ッチされる。D−FF40にラッチされたデータは、次
のピクセルクロックで読み出されてD−Cフラグmが作
成される。
(3)面積判定回路8 面積判定回路8は、実測スルーホール径データbに基づ
いてスルーホールイメージの面積値を算出し、この面積
値をプレジャッジメモリ9から読み出される各種スルー
ホールの面積値データと比較して、スルーホールのタイ
プ分けを行う回路である。第9図は面積判定回路8の詳
細回路図を示し、同回路の動作を次に説明する。
いてスルーホールイメージの面積値を算出し、この面積
値をプレジャッジメモリ9から読み出される各種スルー
ホールの面積値データと比較して、スルーホールのタイ
プ分けを行う回路である。第9図は面積判定回路8の詳
細回路図を示し、同回路の動作を次に説明する。
面積値算出 エンコーダ6(第3図)により実測スルーホール径が計
測されると、その上部半径データと下部半径データ(実
測スルーホール径データb)が第9図に示す加算回路4
1に入力されて実測スルーホール径が算出され、算出さ
れたデータが累積加算回路42に送られる。累積加算回
路42では、スルーホール検出信号c(第2図(C)参
照)に基づいて、スルーホールイメージの穴開始位置
(つまり信号cの「H」から「L」への立ち下り)で能
動化され、スルーホールイメージの期間中(つまり信号
cが「L」の期間中)、順次送られてくる実測スルーホ
ール径データを累積加算する。そしてスルーホールイメ
ージの穴終了位置までくると、信号cが「L」から
「H」に切換わって、累積加算されたデータすなわちス
ルーホール面積データが次段のラッチ回路43にラッチ
され、同時に累積加算回路42が不能動化されて累積加
算回路42のデータがクリアされる。
測されると、その上部半径データと下部半径データ(実
測スルーホール径データb)が第9図に示す加算回路4
1に入力されて実測スルーホール径が算出され、算出さ
れたデータが累積加算回路42に送られる。累積加算回
路42では、スルーホール検出信号c(第2図(C)参
照)に基づいて、スルーホールイメージの穴開始位置
(つまり信号cの「H」から「L」への立ち下り)で能
動化され、スルーホールイメージの期間中(つまり信号
cが「L」の期間中)、順次送られてくる実測スルーホ
ール径データを累積加算する。そしてスルーホールイメ
ージの穴終了位置までくると、信号cが「L」から
「H」に切換わって、累積加算されたデータすなわちス
ルーホール面積データが次段のラッチ回路43にラッチ
され、同時に累積加算回路42が不能動化されて累積加
算回路42のデータがクリアされる。
面積比較 こうして求められたスルーホール面積データは、次段の
比較回路44に送られ、比較回路44においてプレジャ
ッジメモリ9から送られてくる8種類のスルーホールの
面積値データd(最大許容面積および最小許容面積)と
順次大小比較される。
比較回路44に送られ、比較回路44においてプレジャ
ッジメモリ9から送られてくる8種類のスルーホールの
面積値データd(最大許容面積および最小許容面積)と
順次大小比較される。
この場合、プレジャッジメモリ9の面積値データは次の
ようにして読み出される。すなわち、スルーホール検出
信号cが「L」から「H」に立上って、上記面積値算出
処理が終了すると、つづいて第3図に示すタイミングア
ドレスコントローラ10から「0」〜「15」のマイク
ロアドレスデータkが順次読み出され(この動作につい
ては、タイミングアドレスコントローラ10の欄で既に
説明済み)、セレクタ12を介してプレジャッジメモリ
9に与えられる。この間、D−Cフラグmとして「0」
のデータがプレジャッジアドレス9に与えられており、
またこのデータは同時にセレクタ12にも与えられて、
セレクタ12はタイミングアドレスコントローラ10側
のマイクロアドレスデータkをプレジャッジメモリ9に
与えるように切換えられている。さらにまた、タイミン
グアドレスコントローラ10から、プレジャッジアドレ
スデータlがプレジャッジメモリ9に与えられている
(この動作についても、タイミングアドレスコントロー
ラ10の欄で既に説明済み)。したがって、プレジャッ
ジメモリ9からは上記D−Cフラグm,マイクロアドレ
スkおよびプレジャッジアドレスlで特定される面積値
データ(第5図,第6図参照)、すなわち8種類のスル
ーホールに対応した面積値データ(最大許容面積および
最小許容面積)が順次読み出されて、面積判定回路8に
与えられる。
ようにして読み出される。すなわち、スルーホール検出
信号cが「L」から「H」に立上って、上記面積値算出
処理が終了すると、つづいて第3図に示すタイミングア
ドレスコントローラ10から「0」〜「15」のマイク
ロアドレスデータkが順次読み出され(この動作につい
ては、タイミングアドレスコントローラ10の欄で既に
説明済み)、セレクタ12を介してプレジャッジメモリ
9に与えられる。この間、D−Cフラグmとして「0」
のデータがプレジャッジアドレス9に与えられており、
またこのデータは同時にセレクタ12にも与えられて、
セレクタ12はタイミングアドレスコントローラ10側
のマイクロアドレスデータkをプレジャッジメモリ9に
与えるように切換えられている。さらにまた、タイミン
グアドレスコントローラ10から、プレジャッジアドレ
スデータlがプレジャッジメモリ9に与えられている
(この動作についても、タイミングアドレスコントロー
ラ10の欄で既に説明済み)。したがって、プレジャッ
ジメモリ9からは上記D−Cフラグm,マイクロアドレ
スkおよびプレジャッジアドレスlで特定される面積値
データ(第5図,第6図参照)、すなわち8種類のスル
ーホールに対応した面積値データ(最大許容面積および
最小許容面積)が順次読み出されて、面積判定回路8に
与えられる。
こうして、第9図に示す比較回路44において、累積加
算回路42で算出されたスルーホール面積と、プレジャ
ッジメモリ9から読み出されてくるそれぞれのスルーホ
ールイメージに対する面積値データとが順次大小比較さ
れる。この比較結果は、例えば算出スルーホール面積が
比較面積値データよりも大きければ「1」、逆に小さけ
れば「0」の信号として出力される。こうして求められ
た比較データは、16段シフトレジスタ45の最上段レ
ジスタに送られる。最上段レジスタに送られた比較デー
タは、次の比較データが最上段レジスタに送られてくる
と第2段レジスタにシフトされる。そして、この第2段
レジスタの比較データと最上段レジスタの比較データの
排他的論理和がNORゲート46により求められて、そ
の結果が第3段目のレジスタシフトされる。以下、順次
比較データが最上段レジスタに送られてくる毎に、最上
段レジスタの比較データと第2段レジスタの比較データ
の排他的論理和が求められて第3段レジスタに送られ、
こうして3段目以降の各段レジスタのデータが下段側の
レジスタに順次シフトされてれいく。8種類のスルーホ
ールに対する最大許容面積および最小許容面積との比較
処理を全て終了すると、16段シフトレジスタ45の偶
数段にはスルーホールの種類に対応した比較結果が得ら
れることとなる。これら比較結果のデータは、まとめて
取出されてエンコーダ47に送られ、ここでスルーホー
ルの種類に応じた符号化がなされて、タイプアドレスデ
ータeとして出力される。
算回路42で算出されたスルーホール面積と、プレジャ
ッジメモリ9から読み出されてくるそれぞれのスルーホ
ールイメージに対する面積値データとが順次大小比較さ
れる。この比較結果は、例えば算出スルーホール面積が
比較面積値データよりも大きければ「1」、逆に小さけ
れば「0」の信号として出力される。こうして求められ
た比較データは、16段シフトレジスタ45の最上段レ
ジスタに送られる。最上段レジスタに送られた比較デー
タは、次の比較データが最上段レジスタに送られてくる
と第2段レジスタにシフトされる。そして、この第2段
レジスタの比較データと最上段レジスタの比較データの
排他的論理和がNORゲート46により求められて、そ
の結果が第3段目のレジスタシフトされる。以下、順次
比較データが最上段レジスタに送られてくる毎に、最上
段レジスタの比較データと第2段レジスタの比較データ
の排他的論理和が求められて第3段レジスタに送られ、
こうして3段目以降の各段レジスタのデータが下段側の
レジスタに順次シフトされてれいく。8種類のスルーホ
ールに対する最大許容面積および最小許容面積との比較
処理を全て終了すると、16段シフトレジスタ45の偶
数段にはスルーホールの種類に対応した比較結果が得ら
れることとなる。これら比較結果のデータは、まとめて
取出されてエンコーダ47に送られ、ここでスルーホー
ルの種類に応じた符号化がなされて、タイプアドレスデ
ータeとして出力される。
面積比較処理が終了すると、第3図に示すタイミングア
ドレスコントローラ10からD−Cフラグmとして
「1」の信号が出力され(この動作については、タイミ
ングアドレスコントローラ10の欄で既に説明済み)、
プレジャッジメモリ9に与えられる。また、D−Cフラ
グmのデータは同時にセレクタ12に与えられ、これに
よりセレクタ12は面積判定回路8側に切換えられて、
面積判定回路8から出力される上記タイプアドレスデー
タeがセレクタ12を介しプレジャッジメモリ9に与え
られる。これにより、プレジャッジメモリ9から、上記
タイプアドレスデータeおよびプレジャッジアドレスデ
ータlに対応した飛び先アドレスデータr(第5図,第
7図参照)が読み出され、FIF013に書き込まれ
る。
ドレスコントローラ10からD−Cフラグmとして
「1」の信号が出力され(この動作については、タイミ
ングアドレスコントローラ10の欄で既に説明済み)、
プレジャッジメモリ9に与えられる。また、D−Cフラ
グmのデータは同時にセレクタ12に与えられ、これに
よりセレクタ12は面積判定回路8側に切換えられて、
面積判定回路8から出力される上記タイプアドレスデー
タeがセレクタ12を介しプレジャッジメモリ9に与え
られる。これにより、プレジャッジメモリ9から、上記
タイプアドレスデータeおよびプレジャッジアドレスデ
ータlに対応した飛び先アドレスデータr(第5図,第
7図参照)が読み出され、FIF013に書き込まれ
る。
(4)タイミングアドレスコントローラ11 タイミングアドレスコントローラ11は、後縁処理開始
信号nと、径判定処理開始信号oと、マスクデータ作成
処理開始信号pを作成するための回路である。第10図
にタイミングアドレスコントローラ11の詳細回路図を
示し、同回路の動作を次に説明する。
信号nと、径判定処理開始信号oと、マスクデータ作成
処理開始信号pを作成するための回路である。第10図
にタイミングアドレスコントローラ11の詳細回路図を
示し、同回路の動作を次に説明する。
後縁処理開始信号nの作成 CCDライセンサ3の走査位置が、前縁処理区間の開始
点に差しかかると、第2図(A)に示す有効走査信号a
が「L」から「H」に立上り、同信号aが、第10図に
示す2592歩進アッパカウンタである絶対アドレスカ
ウンタ48のクリア端子へ入力されて、カウンタ48の
カウント値「0」からのカウント動作が開始される。こ
のカウント値は比較回路49のA端子に順次送られる。
比較回路49においては、A端子に順次入力されてくる
カウント値と、B端子に与えられる後縁処理開始位置に
相当するカウント値「2464」とが比較され、両者が
一致したときに「L」の後縁処理開始信号nを出力す
る。
点に差しかかると、第2図(A)に示す有効走査信号a
が「L」から「H」に立上り、同信号aが、第10図に
示す2592歩進アッパカウンタである絶対アドレスカ
ウンタ48のクリア端子へ入力されて、カウンタ48の
カウント値「0」からのカウント動作が開始される。こ
のカウント値は比較回路49のA端子に順次送られる。
比較回路49においては、A端子に順次入力されてくる
カウント値と、B端子に与えられる後縁処理開始位置に
相当するカウント値「2464」とが比較され、両者が
一致したときに「L」の後縁処理開始信号nを出力す
る。
径判定処理開始信号oの作成 絶対アドレスカウンタ48のカウント値は、上記比較回
路49以外に、ラッチ回路50にも入力される。このラ
ッチ回路50のクロック端子には、インバータ51を介
してスルーホール検出信号cが入力される。したがっ
て、同信号cが「H」から「L」に立下がったとき(穴
始端位置)に、その時点での絶対アドレスカウンタ48
のカウント値がスルーホール始端位置の絶対アドレスデ
ータとしてラッチされる。このスルーホール始端位置の
絶対アドレスデータは、D−Cフラグmとして「1」の
データがFIF052のシフトイン端子に入力されたと
き(すなわち飛び先アドレスが決定されたとき)、FI
F052に読み込まれる。
路49以外に、ラッチ回路50にも入力される。このラ
ッチ回路50のクロック端子には、インバータ51を介
してスルーホール検出信号cが入力される。したがっ
て、同信号cが「H」から「L」に立下がったとき(穴
始端位置)に、その時点での絶対アドレスカウンタ48
のカウント値がスルーホール始端位置の絶対アドレスデ
ータとしてラッチされる。このスルーホール始端位置の
絶対アドレスデータは、D−Cフラグmとして「1」の
データがFIF052のシフトイン端子に入力されたと
き(すなわち飛び先アドレスが決定されたとき)、FI
F052に読み込まれる。
一方、絶対アドレスカウンタ48のカウント値は、さら
に他の比較回路53にも入力されている。この比較回路
53においては、順次入力されるカウント値が、プリセ
ット値である「256」と比較され、両者が一致したと
き、2592歩進アップカウンタである径判定処理用カ
ウンタ54にクリア解除指令が与えられて、カウント値
「0」からカウント動作が開始される。すなわち、この
径判定処理用カウンタ54は、絶対アドレス用カウンタ
48に比べて、カウント値に「256」だけ遅れてカウ
ント動作が進むこととなる。このカウンタ54のカウン
ト値は、比較回路55のB端子に入力される。これに対
し比較回路55のA端子には、既述したFIF052の
出力データ、すなわちスルーホール始端位置の絶対アド
レスデータが入力される。比較回路55では両データを
比較し、両者が一致したとき一致信号「H」を出力す
る。この一致信号はインバータ56で反転されて、
「L」信号の径判定処理開始信号oが作成される。な
お、径判定処理開始信号oは、FIF052のシフトア
ウト端子にも入力され、これにより同信号oが出力され
ると同時に、FIF052から次のスルーホール始端位
置絶対アドレスデータが読み出されて、比較回路55に
入力される。
に他の比較回路53にも入力されている。この比較回路
53においては、順次入力されるカウント値が、プリセ
ット値である「256」と比較され、両者が一致したと
き、2592歩進アップカウンタである径判定処理用カ
ウンタ54にクリア解除指令が与えられて、カウント値
「0」からカウント動作が開始される。すなわち、この
径判定処理用カウンタ54は、絶対アドレス用カウンタ
48に比べて、カウント値に「256」だけ遅れてカウ
ント動作が進むこととなる。このカウンタ54のカウン
ト値は、比較回路55のB端子に入力される。これに対
し比較回路55のA端子には、既述したFIF052の
出力データ、すなわちスルーホール始端位置の絶対アド
レスデータが入力される。比較回路55では両データを
比較し、両者が一致したとき一致信号「H」を出力す
る。この一致信号はインバータ56で反転されて、
「L」信号の径判定処理開始信号oが作成される。な
お、径判定処理開始信号oは、FIF052のシフトア
ウト端子にも入力され、これにより同信号oが出力され
ると同時に、FIF052から次のスルーホール始端位
置絶対アドレスデータが読み出されて、比較回路55に
入力される。
マスクデータ作成開始信号pの作成 比較回路55のY端子の出力信号はラッチ回路57のク
ロック端子にも入力されており、したがって上記の径判
定処理開始信号oの出力時(スルーホール始端開始位置
の絶対アドレスから「256」歩進したときに出力され
る)に、FIF052のスルーホール始端位置絶対アド
レスデータがラッチ回路57にラッチされる。このスル
ーホール始端位置絶対アドレスデータは、次段の減算回
路58に送られ、減算回路58において、パータンデー
タメモリ16(第3図)から送られてくるシフトデータ
q(その詳細は後述する)分だけ減算処理される。そし
て、径判定回路15(第3図)からパターン一致信号h
(その詳細は後述する)が出力されると、この信号hに
よりFIF059に上記減算処理後のアドレスデータが
送り込まれる。
ロック端子にも入力されており、したがって上記の径判
定処理開始信号oの出力時(スルーホール始端開始位置
の絶対アドレスから「256」歩進したときに出力され
る)に、FIF052のスルーホール始端位置絶対アド
レスデータがラッチ回路57にラッチされる。このスル
ーホール始端位置絶対アドレスデータは、次段の減算回
路58に送られ、減算回路58において、パータンデー
タメモリ16(第3図)から送られてくるシフトデータ
q(その詳細は後述する)分だけ減算処理される。そし
て、径判定回路15(第3図)からパターン一致信号h
(その詳細は後述する)が出力されると、この信号hに
よりFIF059に上記減算処理後のアドレスデータが
送り込まれる。
FIF059の次段に位置する比較回路60のA端子に
は、FIF059のアドレスデータが入力される。これ
に対し、比較回路60のB端子には絶対アドレスカウン
タ48のカウント値が入力される。比較回路60では、
両データを比較し、両者が一致したとき一致信号「H」
を出力する。この一致信号はインバータ61で反転され
て、「L」信号のマスクデータ作成処理開始信号pが作
成される。この信号pは、スルーホール始端位置絶対ア
ドレス値から約1走査ライン分だけカウント歩進したと
きに出力される。なお、上記信号pは、FIF059の
シフトアウト端子にも入力され、これにより同信号pが
出力されると同時に、FIF059から次のアドレスデ
ータが読み出されて、比較回路60に入力される。
は、FIF059のアドレスデータが入力される。これ
に対し、比較回路60のB端子には絶対アドレスカウン
タ48のカウント値が入力される。比較回路60では、
両データを比較し、両者が一致したとき一致信号「H」
を出力する。この一致信号はインバータ61で反転され
て、「L」信号のマスクデータ作成処理開始信号pが作
成される。この信号pは、スルーホール始端位置絶対ア
ドレス値から約1走査ライン分だけカウント歩進したと
きに出力される。なお、上記信号pは、FIF059の
シフトアウト端子にも入力され、これにより同信号pが
出力されると同時に、FIF059から次のアドレスデ
ータが読み出されて、比較回路60に入力される。
2.径判定手段 (1)パターンデータメモリ16 まず、パターンデータメモリ16のメモリ内容について
説明する。このメモリ16には径比較処理のためのデー
タがストアされている。第11図はパターンデータメモ
リ16のデータ構成を示している。
説明する。このメモリ16には径比較処理のためのデー
タがストアされている。第11図はパターンデータメモ
リ16のデータ構成を示している。
第15ビット目のエンドゾーンデータは、径比較処理終
了判断用のフラグであり、第11図に示すエンドゾーン
(詳細は後述する)の領域で値を「1」とし、それ以外
の領域で値を「0」とする。第14〜第10ビット目の
シフトデータは、次段のスルーホール径マスクデータ作
成処理時におけるタイミング調整のために必要なデータ
である(その詳細は後述する)。
了判断用のフラグであり、第11図に示すエンドゾーン
(詳細は後述する)の領域で値を「1」とし、それ以外
の領域で値を「0」とする。第14〜第10ビット目の
シフトデータは、次段のスルーホール径マスクデータ作
成処理時におけるタイミング調整のために必要なデータ
である(その詳細は後述する)。
第9〜第5ビット目の最大許容半径データおよび第4〜
第0ビット目の最小許容半径データは、径比較対象とな
るデータである。
第0ビット目の最小許容半径データは、径比較対象とな
るデータである。
第12図はパターンデータメモリ16のメモリ内容を模
式的に示した図である。同図において、X方向は主走査
方向に対応し、Y方向は副走査方向に対応する。図中点
線で示した半円のY軸方向長が標準スルーホール半径Y
iを意味し、その外側の実線で示した半円のY軸方向長
が最大許容スルーホール半径Yimaxを意味し、内側の実
線で示す半円のY軸方向長が最小許容スルーホール半径
Yiminを意味する。これらのX方向(主走査方向)に沿
って配列されるスルーホール半径YimaxおよびYiminが
パターンデータメモリ9内にアドレス順にストアされ、
その先頭アドレスが既述の飛び先アドレスに対応づけら
れている。なお、第12図において、Diminはi(iは
0〜8の整数)種目のスルーホールの最小許容直径画素
数、Diはi種目のスルーホールの標準直径画素数、D
imaxはi種目のスルーホールの最大許容直径画素数を示
す。第13図にパターンデータメモリ16内にストアさ
れているデータの一部詳細を示しておく。
式的に示した図である。同図において、X方向は主走査
方向に対応し、Y方向は副走査方向に対応する。図中点
線で示した半円のY軸方向長が標準スルーホール半径Y
iを意味し、その外側の実線で示した半円のY軸方向長
が最大許容スルーホール半径Yimaxを意味し、内側の実
線で示す半円のY軸方向長が最小許容スルーホール半径
Yiminを意味する。これらのX方向(主走査方向)に沿
って配列されるスルーホール半径YimaxおよびYiminが
パターンデータメモリ9内にアドレス順にストアされ、
その先頭アドレスが既述の飛び先アドレスに対応づけら
れている。なお、第12図において、Diminはi(iは
0〜8の整数)種目のスルーホールの最小許容直径画素
数、Diはi種目のスルーホールの標準直径画素数、D
imaxはi種目のスルーホールの最大許容直径画素数を示
す。第13図にパターンデータメモリ16内にストアさ
れているデータの一部詳細を示しておく。
(2)径判定処理 第14図は、径判定手段Lの主要部、すなわち径判定回
路15とその周辺部の回路詳細図を示す。同図と第3図
を用いて、次に径判定処理の動作を説明する。
路15とその周辺部の回路詳細図を示す。同図と第3図
を用いて、次に径判定処理の動作を説明する。
第3図に示す第1の遅延回路14により、スルーホール
イメージ始端位置の実測スルーホール径データfが径判
定回路15に入力されると、その実測スルーホール径デ
ータfは、第14図に示すように上部半径データf1と
下部半径データf2に分れて比較回路62,63および
64,65の一方の入力端子にそれぞれ入力される。
イメージ始端位置の実測スルーホール径データfが径判
定回路15に入力されると、その実測スルーホール径デ
ータfは、第14図に示すように上部半径データf1と
下部半径データf2に分れて比較回路62,63および
64,65の一方の入力端子にそれぞれ入力される。
一方、上記タイミングに合せて、タイミングアドレスコ
ントローラ11(第3図)から径判定処理開始信号oが
FIF013のシフトアウト端子(読み出し端子)に入
力されて、FIF013にラッチされていた飛び先アド
レスデータがラッチ回路23にラッチされる。これと同
時に、径判定処理開始信号oはカウンタ17のロード端
子にも入力され、これにより、FIF013にラッチさ
れていた飛び先アドレスデータがカウンタ17にプリセ
ットされ、そのプリセットデータS(飛び先アドレスデ
ータ)がパターンデータメモリ16(第3図)に与えら
れて、飛び先アドレスに対応づけられた径判定データg
(最小許容半径データg1および最大許容半径データg
2)が、パターンデータメモリ16から読み出されて第
14図に示す上記比較回路62,63および64,65
の他方の入力端子にそれぞれ入力される。
ントローラ11(第3図)から径判定処理開始信号oが
FIF013のシフトアウト端子(読み出し端子)に入
力されて、FIF013にラッチされていた飛び先アド
レスデータがラッチ回路23にラッチされる。これと同
時に、径判定処理開始信号oはカウンタ17のロード端
子にも入力され、これにより、FIF013にラッチさ
れていた飛び先アドレスデータがカウンタ17にプリセ
ットされ、そのプリセットデータS(飛び先アドレスデ
ータ)がパターンデータメモリ16(第3図)に与えら
れて、飛び先アドレスに対応づけられた径判定データg
(最小許容半径データg1および最大許容半径データg
2)が、パターンデータメモリ16から読み出されて第
14図に示す上記比較回路62,63および64,65
の他方の入力端子にそれぞれ入力される。
比較回路62ではスルーホール上部半径(f1)と最小
許容半径(g1)とが比較されて、スルーホール上部半
径(f1)が最小許容半径(g1)よりも大きいときに
成立信号「H」が出力される。また、比較回路63では
スルーホール下部半径(f2)と最小許容半径が
(g1)比較されて、スルーホール下部半径(f2)が
最小許容半径(g1)よりも大きいときに成立信号
「H」が出力される。同様に、比較回路64ではスルー
ホール上部半径(f1)と最大許容半径(g2)が比較
されて、スルーホール上部半径(f1)が最大許容半径
(g2)よりも小さいときに成立信号「H」が出力され
る。また、比較回路65ではスルーホール下部半径(f
2)と最大許容半径(g2)が比較されて、スルーホー
ル下部半径(f2)が最大許容半径(g2)よりも小さ
いときに成立信号「H」が出力される。
許容半径(g1)とが比較されて、スルーホール上部半
径(f1)が最小許容半径(g1)よりも大きいときに
成立信号「H」が出力される。また、比較回路63では
スルーホール下部半径(f2)と最小許容半径が
(g1)比較されて、スルーホール下部半径(f2)が
最小許容半径(g1)よりも大きいときに成立信号
「H」が出力される。同様に、比較回路64ではスルー
ホール上部半径(f1)と最大許容半径(g2)が比較
されて、スルーホール上部半径(f1)が最大許容半径
(g2)よりも小さいときに成立信号「H」が出力され
る。また、比較回路65ではスルーホール下部半径(f
2)と最大許容半径(g2)が比較されて、スルーホー
ル下部半径(f2)が最大許容半径(g2)よりも小さ
いときに成立信号「H」が出力される。
各比較回路62〜65の出力信号は、それぞれ次段のア
ンドゲート66に送られ、各比較回路62〜65から全
て成立信号「H」が出力されているときには「H」信号
(カウンタクリア解除指令信号)が、また1つでも不成
立信号(「L」信号)が出力されているときには「L」
信号(カウンタクリア指令信号)が、アップカウンタ1
7のクリア端子に与えられる。
ンドゲート66に送られ、各比較回路62〜65から全
て成立信号「H」が出力されているときには「H」信号
(カウンタクリア解除指令信号)が、また1つでも不成
立信号(「L」信号)が出力されているときには「L」
信号(カウンタクリア指令信号)が、アップカウンタ1
7のクリア端子に与えられる。
したがって、各比較回路62〜65での比較結果が全て
成立しているとき、すなわち実測スルーホール径が許容
範囲にあるときには、カウンタ17は次のピクセルクロ
ッツクで「1」だけカウントアップされ、これにより飛
び先アドレスの次の番地に対応づけられた径判定データ
gが各比較回路62〜65の他方の入力端子にそれぞれ
入力される。このとき、各比較回路62〜65の一方の
入力端子には、次の実測スルーホール径データfが入力
されてくるため、これらのデータを用いて各比較回路6
2〜65において上記と同様の比較判定処理がなされ
る。
成立しているとき、すなわち実測スルーホール径が許容
範囲にあるときには、カウンタ17は次のピクセルクロ
ッツクで「1」だけカウントアップされ、これにより飛
び先アドレスの次の番地に対応づけられた径判定データ
gが各比較回路62〜65の他方の入力端子にそれぞれ
入力される。このとき、各比較回路62〜65の一方の
入力端子には、次の実測スルーホール径データfが入力
されてくるため、これらのデータを用いて各比較回路6
2〜65において上記と同様の比較判定処理がなされ
る。
こうして、比較回路62〜65による全ての比較結果が
成立を続ける限り、カウンタ17は歩進を続けてパター
ンデータメモリ16から新たな径比較データgが比較回
路62〜65に順次送り込まれ、これらの径比較データ
と順次送られてくる実測スルーホール径データとの比較
処理が続けられる。
成立を続ける限り、カウンタ17は歩進を続けてパター
ンデータメモリ16から新たな径比較データgが比較回
路62〜65に順次送り込まれ、これらの径比較データ
と順次送られてくる実測スルーホール径データとの比較
処理が続けられる。
実測スルーホール径が許容範囲内にあって、径比較処理
が第12図に示すエンドゾーンまで進むと、パターンデ
ータメモリ9から読み出される第15ビット図のエンド
ゾーンデータ(第11図,第13図参照)が「0」から
「1」に切り変わり、エンドゾーンデータtとして
「H」信号が第14図に示すアンドゲート67の一方の
入力端子に与えられる。そして、このエンドゾーンの範
囲内においてスルーホールイメージが終端位置に達する
と(この場合は、スルーホールイメージがマスキング対
象のスルーホールに該当している)、アンドゲート67
の他方の入力端子に与えられているスルーホール検出信
号u(スルーホール検出信号cを第1の遅延回路14に
より256画素分遅延させた信号)が「L」から「H」
に立上り、これによりアンドゲート67から「H」信号
が出力されて、ナンドゲート69の一方の入力端子に入
力されるとともに、ラッチ回路68にラッチされる。同
時に、ラッチ回路68にラッチされていた1つ前のデー
タ「L」に基づき、ラッチ回路68の端子から「H」
信号がナンドゲート69の他方の入力端子に与えられ、
これによりナンドゲート69の出力信号は「H」から
「L」に切換わる。次のピクセルクロックでは、ラッチ
回路68にラッチされている「H」のデータに基づき
端子から「L」信号がナンドゲート69に与えられるた
め、ナンドゲート69の出力信号は再び「H」に戻る。
こうして、全ての実測スルーホール径が許容範囲内にあ
れば、そのスルーホールイメージに対する全ての径比較
処理が終了したときに、1パルス幅のパターン一致信号
hが径判定回路15から出力されることとなる。
が第12図に示すエンドゾーンまで進むと、パターンデ
ータメモリ9から読み出される第15ビット図のエンド
ゾーンデータ(第11図,第13図参照)が「0」から
「1」に切り変わり、エンドゾーンデータtとして
「H」信号が第14図に示すアンドゲート67の一方の
入力端子に与えられる。そして、このエンドゾーンの範
囲内においてスルーホールイメージが終端位置に達する
と(この場合は、スルーホールイメージがマスキング対
象のスルーホールに該当している)、アンドゲート67
の他方の入力端子に与えられているスルーホール検出信
号u(スルーホール検出信号cを第1の遅延回路14に
より256画素分遅延させた信号)が「L」から「H」
に立上り、これによりアンドゲート67から「H」信号
が出力されて、ナンドゲート69の一方の入力端子に入
力されるとともに、ラッチ回路68にラッチされる。同
時に、ラッチ回路68にラッチされていた1つ前のデー
タ「L」に基づき、ラッチ回路68の端子から「H」
信号がナンドゲート69の他方の入力端子に与えられ、
これによりナンドゲート69の出力信号は「H」から
「L」に切換わる。次のピクセルクロックでは、ラッチ
回路68にラッチされている「H」のデータに基づき
端子から「L」信号がナンドゲート69に与えられるた
め、ナンドゲート69の出力信号は再び「H」に戻る。
こうして、全ての実測スルーホール径が許容範囲内にあ
れば、そのスルーホールイメージに対する全ての径比較
処理が終了したときに、1パルス幅のパターン一致信号
hが径判定回路15から出力されることとなる。
これに対し、径比較処理の途中で比較回路62〜65の
比較結果に一部でも不成立の比較結果が生じると(この
場合は、スルーホールイメージでないか、又は欠陥のあ
るスルーホール)、アンドゲート66から「L」信号
(カウンタクリア指令信号)が出力されて、カウンタ1
7のカウント値が「0」にクリアされる。これにより、
次のピクセルクロックでパターンデータメモリ16から
径比較データとしてアドレス「0」に対応づけられたデ
ータ、すなわちこの実施例では第13図に示すように
「0」のデータが比較回路62〜65に読み出され、比
較回路62〜65による比較結果は引き続き不成立とな
る。こうして、カウンタ17はスルーホールイメージに
対する全ての径比較処理が終了するまでクリア状態に保
たれ、したがってその間エンドゾーン信号は「0」(第
13図のアドレス「0」に対応づけられた径比較データ
を参照)に保たれて、径判定回路15からパターン一致
信号hが出力されることはない。
比較結果に一部でも不成立の比較結果が生じると(この
場合は、スルーホールイメージでないか、又は欠陥のあ
るスルーホール)、アンドゲート66から「L」信号
(カウンタクリア指令信号)が出力されて、カウンタ1
7のカウント値が「0」にクリアされる。これにより、
次のピクセルクロックでパターンデータメモリ16から
径比較データとしてアドレス「0」に対応づけられたデ
ータ、すなわちこの実施例では第13図に示すように
「0」のデータが比較回路62〜65に読み出され、比
較回路62〜65による比較結果は引き続き不成立とな
る。こうして、カウンタ17はスルーホールイメージに
対する全ての径比較処理が終了するまでクリア状態に保
たれ、したがってその間エンドゾーン信号は「0」(第
13図のアドレス「0」に対応づけられた径比較データ
を参照)に保たれて、径判定回路15からパターン一致
信号hが出力されることはない。
3.マスクデータ作成手段M (1)マスクデータメモリ20 まず、マスクデータメモリ20のメモリ内容について説
明する。このメモリ20にはマスクデータ作成のために
必要なデータがストアされている。第15図はマスクデ
ータメモリ20のデータ構成を示している。
明する。このメモリ20にはマスクデータ作成のために
必要なデータがストアされている。第15図はマスクデ
ータメモリ20のデータ構成を示している。
第7ビット目のマスク終了フラグβは、マスク処理の終
了を示すためのフラグであり、マスク処理期間には
「1」のデータが対応づけられ、非マスク処理期間には
「0」のデータが対応づけられている。
了を示すためのフラグであり、マスク処理期間には
「1」のデータが対応づけられ、非マスク処理期間には
「0」のデータが対応づけられている。
第6および第5ビット目のマスク機能データαは、マス
ク非処理指令と、3種類のマスク処理指令を与えるため
のデータである。第1表にマスク機能データαとマスク
機能との関係を示す。
ク非処理指令と、3種類のマスク処理指令を与えるため
のデータである。第1表にマスク機能データαとマスク
機能との関係を示す。
ここで上記マスク機能の目的を概念的に説明すると、処
理Iの反転マスク指令は、実イメージと同一サイズのス
ルーホールマスクイメージを作成することを目的とす
る。また、処理IIの所定径マスク指令は、実イメージよ
りも少し大きな円形のスルーホールマスクイメージを作
成することを目的とする。さらに処理IIIのランド残り
幅加算マスク指令は、実イメージの周辺部に所定幅(ラ
ンド残り幅)だけ加算されたスルーホールマスクイメー
ジを作成することを目的とする。そして、処理IVのマス
ク非処理指令は、スルーホールマスクイメージが作成さ
れないようにすることを目的とする。
理Iの反転マスク指令は、実イメージと同一サイズのス
ルーホールマスクイメージを作成することを目的とす
る。また、処理IIの所定径マスク指令は、実イメージよ
りも少し大きな円形のスルーホールマスクイメージを作
成することを目的とする。さらに処理IIIのランド残り
幅加算マスク指令は、実イメージの周辺部に所定幅(ラ
ンド残り幅)だけ加算されたスルーホールマスクイメー
ジを作成することを目的とする。そして、処理IVのマス
ク非処理指令は、スルーホールマスクイメージが作成さ
れないようにすることを目的とする。
第15図に示す第4から第0ビット目のマスクデータθ
は、上記マスク機能(各処理I〜IV)によってデータ内
容が異なる。第2表に各処理I〜IVとデータ内容との関
係を示す。
は、上記マスク機能(各処理I〜IV)によってデータ内
容が異なる。第2表に各処理I〜IVとデータ内容との関
係を示す。
第16図は、処理II(所定径マスク指令)に対応するマ
スクデータθのメモリ内容を模式的に示した図である。
同図において、X方向は主走査方向に対応し、Y方向は
副走査方向に対応する。図中Yiがマスクデータθを表
しており、このマスクデータYiは、最大許容直径にラ
ンド残り幅を加えた直径の円イメージのY軸方向上の半
径寸法値(画素数に換算された寸法値)に相当する。こ
れらのX方向(主走査方向)に沿って配列されるマスク
データYiが、マスクデータθとしてマスクデータメモ
リ20内に順次アドレス順にストアされ、この先頭アド
レスが既述のスルーホールの種類に応じた飛び先アドレ
スに対応づけられている。
スクデータθのメモリ内容を模式的に示した図である。
同図において、X方向は主走査方向に対応し、Y方向は
副走査方向に対応する。図中Yiがマスクデータθを表
しており、このマスクデータYiは、最大許容直径にラ
ンド残り幅を加えた直径の円イメージのY軸方向上の半
径寸法値(画素数に換算された寸法値)に相当する。こ
れらのX方向(主走査方向)に沿って配列されるマスク
データYiが、マスクデータθとしてマスクデータメモ
リ20内に順次アドレス順にストアされ、この先頭アド
レスが既述のスルーホールの種類に応じた飛び先アドレ
スに対応づけられている。
第17図は。処理III(ランド残り幅加算マスク指令)
に対応するマスクデータθのメモリ内容を模式的に示し
た図である。X軸,Y軸は第16図の場合と同様に定義
される。同図(a)において、Yiがマスクデータθを表
している。このマスクデータYiは、同図(b)に示す基
準スルーホールの半円イメージBと、そのイメージBに
ランド残り幅を加えた直径の半円イメージCとを想定し
て、Y軸方向上の半円イメージCの寸法値から、同じく
Y軸方向上の半円イメージBの寸法値を差し引いた値
(画素数に換算された値)に相当する。これらのY方向
(主走査方向)に沿って配列されたマスクデータY
iが、マスクデータθとしてマスクデータメモリ20内
に順次アドレス順にストアされ、その先頭アドレスが既
述のスルーホールの種類に応じた飛び先アドレスに対応
づけられている。
に対応するマスクデータθのメモリ内容を模式的に示し
た図である。X軸,Y軸は第16図の場合と同様に定義
される。同図(a)において、Yiがマスクデータθを表
している。このマスクデータYiは、同図(b)に示す基
準スルーホールの半円イメージBと、そのイメージBに
ランド残り幅を加えた直径の半円イメージCとを想定し
て、Y軸方向上の半円イメージCの寸法値から、同じく
Y軸方向上の半円イメージBの寸法値を差し引いた値
(画素数に換算された値)に相当する。これらのY方向
(主走査方向)に沿って配列されたマスクデータY
iが、マスクデータθとしてマスクデータメモリ20内
に順次アドレス順にストアされ、その先頭アドレスが既
述のスルーホールの種類に応じた飛び先アドレスに対応
づけられている。
第18図にマスクデータメモリ20内にストアされてい
るデータの一部詳細を示しておく。同図からも分るよう
に、各処理I〜IVの先頭アドレスは、パターンデータメ
モリ16の飛び先アドレスと同じアドレスとなってい
る。すなわちこの実施例では、スルーホールの種類に応
じてマスク機能つまりマスク処理(I〜III)が予め決
められている。なお、第7ビット図のマスク終了フラグ
βは、処理Iの場合には全てのアドレスに「1」がスト
アされ、処理II,IIIの場合にはマスクデータの値が存
在する(「0」でない)アドレスに「1」のデータが、
他のアドレスに「0」のデータがそれぞれストアされて
いる。
るデータの一部詳細を示しておく。同図からも分るよう
に、各処理I〜IVの先頭アドレスは、パターンデータメ
モリ16の飛び先アドレスと同じアドレスとなってい
る。すなわちこの実施例では、スルーホールの種類に応
じてマスク機能つまりマスク処理(I〜III)が予め決
められている。なお、第7ビット図のマスク終了フラグ
βは、処理Iの場合には全てのアドレスに「1」がスト
アされ、処理II,IIIの場合にはマスクデータの値が存
在する(「0」でない)アドレスに「1」のデータが、
他のアドレスに「0」のデータがそれぞれストアされて
いる。
(2)マスクデータ作成処理 第19図は、マスクデータ作成手段Mの主要部、すなわ
ちマスクデータ作成回路19とその周辺部の回路詳細図
を示す。同図と第3図を用いて、次にマスクデータ作成
処理の動作を説明する。この場合、マスク機能に応じて
動作が異なるため、各場合に分けて動作説明を行う。
ちマスクデータ作成回路19とその周辺部の回路詳細図
を示す。同図と第3図を用いて、次にマスクデータ作成
処理の動作を説明する。この場合、マスク機能に応じて
動作が異なるため、各場合に分けて動作説明を行う。
処理I(反転マスク指令)の場合 前述のラッチ回路23(第3図)にラッチされた飛び先
アドレスデータは、径判定回路15(第3図)からパタ
ーン一致信号hが出力されると、その信号hがFIF0
22のシフトイン端子(書き込み端子)に入力されるこ
とにより、FIF022に読み込まれる。
アドレスデータは、径判定回路15(第3図)からパタ
ーン一致信号hが出力されると、その信号hがFIF0
22のシフトイン端子(書き込み端子)に入力されるこ
とにより、FIF022に読み込まれる。
この後、第3図に示す第2の遅延回路18により、スル
ーホールイメージ始端位置の実測スルーホール径データ
iが、マスクデータ作成回路19に入力されると、その
実測スルーホール径データiは、第19図に示すように
上部半径データi1と下部データi2に分かれて、加算
回路70,71のA端子にそれぞれ入力される。
ーホールイメージ始端位置の実測スルーホール径データ
iが、マスクデータ作成回路19に入力されると、その
実測スルーホール径データiは、第19図に示すように
上部半径データi1と下部データi2に分かれて、加算
回路70,71のA端子にそれぞれ入力される。
一方、上記タイミングに会わせて、タイミングアドレス
コントローラ11(第3図)からマスクデータ作成処理
開始信号pがFIF022のシフトアウト端子(読み出
し端子)に入力されるとともに、アップカウンタ21の
ロード端子に入力される。これによりFIF022にラ
ッチされていた飛び先アドレスデータがカウンタ21に
プリセットされ、そのプリセットデータw(飛び先アド
レスデータ)がマスクデータメモリ20(第3図)に与
えられて、飛び先アドレスデータに対応づけられたマス
ク処理データα,β,θがマスクデータメモリ20から
読み出されることとなる。
コントローラ11(第3図)からマスクデータ作成処理
開始信号pがFIF022のシフトアウト端子(読み出
し端子)に入力されるとともに、アップカウンタ21の
ロード端子に入力される。これによりFIF022にラ
ッチされていた飛び先アドレスデータがカウンタ21に
プリセットされ、そのプリセットデータw(飛び先アド
レスデータ)がマスクデータメモリ20(第3図)に与
えられて、飛び先アドレスデータに対応づけられたマス
ク処理データα,β,θがマスクデータメモリ20から
読み出されることとなる。
ここでは、処理I(反転マスク指令)の場合を想定して
いるので、マスク機能データαとして「1」「1」のデ
ータが(第1表,第18図参照)第19図に示す加算回
路70,71の機能選択端子に入力される。加算回路7
0,71は、その機能選択端子に「1」「1」のデータ
が入力されたときは、A端子の入力端子のみを出力する
ように構成されており、したがって実測スルーホール径
データi1,i2がそのまま次段のラッチ回路72送ら
れる。一方、マスク機能データαは回路73を経てラッ
チ回路72のクリア端子にも送られる。いま、マスク機
能データαは「1」「1」が与えられているため、ラッ
チ回路72のクリア端子には「H」信号(クリア解除信
号)が入力される。したがって、ラッチ回路72に送ら
れた実測スルーホール径データiは、次のクロックパル
スでそのまま次段のデコーダ24(第3図)に送られる
こととなる。
いるので、マスク機能データαとして「1」「1」のデ
ータが(第1表,第18図参照)第19図に示す加算回
路70,71の機能選択端子に入力される。加算回路7
0,71は、その機能選択端子に「1」「1」のデータ
が入力されたときは、A端子の入力端子のみを出力する
ように構成されており、したがって実測スルーホール径
データi1,i2がそのまま次段のラッチ回路72送ら
れる。一方、マスク機能データαは回路73を経てラッ
チ回路72のクリア端子にも送られる。いま、マスク機
能データαは「1」「1」が与えられているため、ラッ
チ回路72のクリア端子には「H」信号(クリア解除信
号)が入力される。したがって、ラッチ回路72に送ら
れた実測スルーホール径データiは、次のクロックパル
スでそのまま次段のデコーダ24(第3図)に送られる
こととなる。
ところで、第6および第5ビット目のマスク機能データ
αが上記のようにマスクデータ作成回路19に入力され
る一方で、第7ビット目のマスク終了フラグβがカウン
タ21のクリア端子に同時に入力される。ここではマス
ク終了フラグβとして「1」(第18図の処理Iの欄参
照)が与えられているので、次のピクセルクロックでカ
ウンタ21は「1」だけカウントアップされる。
αが上記のようにマスクデータ作成回路19に入力され
る一方で、第7ビット目のマスク終了フラグβがカウン
タ21のクリア端子に同時に入力される。ここではマス
ク終了フラグβとして「1」(第18図の処理Iの欄参
照)が与えられているので、次のピクセルクロックでカ
ウンタ21は「1」だけカウントアップされる。
このカウントアップにより、飛び先アドレスの次の番地
のデータがパターンマスクメモリ20から読み出され、
このデータは前回のデータと同じであるので(第18図
の処理Iの欄参照)前回と同様のマスクデータ作成処理
が行なわれる。すなわち、実測スルーホール径データi
がそのままスルーホール径マスクデータjとしてデコー
ダ24に出力される。以下同様にして、実測スルーホー
ル径データiがマスクデータ作成回路19に入力される
毎に同一サイズのスルーホール径マスクデータが順次作
成されてデコーダ24へ出力されていく。このようにし
て、実イメージと同一サイズのスルーホールマスクイメ
ージが作成されることとなる。
のデータがパターンマスクメモリ20から読み出され、
このデータは前回のデータと同じであるので(第18図
の処理Iの欄参照)前回と同様のマスクデータ作成処理
が行なわれる。すなわち、実測スルーホール径データi
がそのままスルーホール径マスクデータjとしてデコー
ダ24に出力される。以下同様にして、実測スルーホー
ル径データiがマスクデータ作成回路19に入力される
毎に同一サイズのスルーホール径マスクデータが順次作
成されてデコーダ24へ出力されていく。このようにし
て、実イメージと同一サイズのスルーホールマスクイメ
ージが作成されることとなる。
処理II(所定径マスク指令)の場合 処理IIの処理Iに対する相違点として、第6および第5
ビット目のマスク機能データαが「1」「1」ではなく
「1」「0」となっている点が掲げられる(第18図の
処理IIの欄参照)。このマスク機能データαとして
「1」「0」が第19図に示す加算回路70,71の機
能選択端子に入力されると、加算回路70,71はA端
子ではなくB端子に入力された信号をラッチ回路72へ
出力するように切換えられる。ところで、ラッチ回路7
0,71のB端子には、マスクデータメモリ20にスト
アされている第4〜第0ビット目のマスクデータθが入
力されるため、マスクデータ作成回路19により作成さ
れるスルーホールマスクイメージは、マスクデータメモ
リ20から順次読み出されるマスクデータθにより特定
される円イメージ、すなわち実測スルーホールイメージ
よりは少し径の大きな所定径の円イメージとなる。
ビット目のマスク機能データαが「1」「1」ではなく
「1」「0」となっている点が掲げられる(第18図の
処理IIの欄参照)。このマスク機能データαとして
「1」「0」が第19図に示す加算回路70,71の機
能選択端子に入力されると、加算回路70,71はA端
子ではなくB端子に入力された信号をラッチ回路72へ
出力するように切換えられる。ところで、ラッチ回路7
0,71のB端子には、マスクデータメモリ20にスト
アされている第4〜第0ビット目のマスクデータθが入
力されるため、マスクデータ作成回路19により作成さ
れるスルーホールマスクイメージは、マスクデータメモ
リ20から順次読み出されるマスクデータθにより特定
される円イメージ、すなわち実測スルーホールイメージ
よりは少し径の大きな所定径の円イメージとなる。
なお、実イメージとのタイミングを合わせるために、マ
スクデータメモリ20からのデータ読み出しを、処理I
の場合よりもランド残り幅だけ早くする必要がある。そ
のため、この実施例では、そのランド残り幅に相当する
データをシフトデータとしてパターンデータメモリ16
の対応するエリアにストアしておき(第13図における
第14〜第10ビットのデータLn参照)、径比較処理
の際に対応するシフトデータLnをアドレスコントロー
ラ11に送って、処理Iの場合よりもランド残り幅だけ
早いタイミングでマスクデータ作成信号pを出力させて
いる(詳細は既述のアドレスコントローラ11の説明の
欄を参照)。その他の動作は処理Iと同様である。
スクデータメモリ20からのデータ読み出しを、処理I
の場合よりもランド残り幅だけ早くする必要がある。そ
のため、この実施例では、そのランド残り幅に相当する
データをシフトデータとしてパターンデータメモリ16
の対応するエリアにストアしておき(第13図における
第14〜第10ビットのデータLn参照)、径比較処理
の際に対応するシフトデータLnをアドレスコントロー
ラ11に送って、処理Iの場合よりもランド残り幅だけ
早いタイミングでマスクデータ作成信号pを出力させて
いる(詳細は既述のアドレスコントローラ11の説明の
欄を参照)。その他の動作は処理Iと同様である。
処理III(ランド残り幅加算マスク指令)の場合、 処理IIIの処理IIに対する相違点として、第6および第
5ビット目のマスク機能データαが「1」「0」ではな
く「0」「1」となっている点が掲げられる(第18図
の処理IIIの欄参照)。このマスク機能データαとして
「0」「1」が第19図に示す加算回路70,71の機
能選択端子に入力されると、加算回路70,71はA端
子に入力される実測スルーホール径データi1,i
2と、マスクパターンメモリ20から読み出されるマス
クデータθとを加算して、その加算したデータをラッチ
回路72に出力するように切換えられる。ここで、マス
クパターンメモリ20から順次読み出されるマスクデー
タθは、ランド残り幅として加算すべきデータであるた
め、マスクデータ作成回路19により作成されるスルー
ホールマスクイメージは、実イメージの周辺部にランド
残り幅を加算したスルーホールマスクイメージとなる。
その他の動作は処理IIの場合と同様である。
5ビット目のマスク機能データαが「1」「0」ではな
く「0」「1」となっている点が掲げられる(第18図
の処理IIIの欄参照)。このマスク機能データαとして
「0」「1」が第19図に示す加算回路70,71の機
能選択端子に入力されると、加算回路70,71はA端
子に入力される実測スルーホール径データi1,i
2と、マスクパターンメモリ20から読み出されるマス
クデータθとを加算して、その加算したデータをラッチ
回路72に出力するように切換えられる。ここで、マス
クパターンメモリ20から順次読み出されるマスクデー
タθは、ランド残り幅として加算すべきデータであるた
め、マスクデータ作成回路19により作成されるスルー
ホールマスクイメージは、実イメージの周辺部にランド
残り幅を加算したスルーホールマスクイメージとなる。
その他の動作は処理IIの場合と同様である。
処理IV(非処理マスク指令)の場合 径判定回路15(第3図)からパターン一致信号hが出
力されなかったときは、カウンタ21のカウント値は
「0」となっており、マスクパターンメモリ20からは
マスク機能データαとして「0」「0」のデータがマス
クデータ作成回路19に与えられる(第18図の処理IV
の欄参照)。この「0」「0」のマスク機能データα
は、第19図に示すアンドゲート73に与えられて、デ
ータクリア指令(「L」信号)がラッチ回路72のクリ
ア端子に入力され、これによりラッチ回路72からは
「0」のデータが出力されることとなる。すなわち、処
理IVの場合には、スルーホールマスクイメージの作成が
なされることはない。
力されなかったときは、カウンタ21のカウント値は
「0」となっており、マスクパターンメモリ20からは
マスク機能データαとして「0」「0」のデータがマス
クデータ作成回路19に与えられる(第18図の処理IV
の欄参照)。この「0」「0」のマスク機能データα
は、第19図に示すアンドゲート73に与えられて、デ
ータクリア指令(「L」信号)がラッチ回路72のクリ
ア端子に入力され、これによりラッチ回路72からは
「0」のデータが出力されることとなる。すなわち、処
理IVの場合には、スルーホールマスクイメージの作成が
なされることはない。
なお、マスクデータ作成処理後に行なわれるマスク処理
については、マスキング原理の欄で既に説明したので、
ここではその説明を省略することとする。
については、マスキング原理の欄で既に説明したので、
ここではその説明を省略することとする。
D.実施例の効果 以上のように、この実施例では、スルーホールパターン
を自動的に検出してマスキングすることができるため、
スルーホールの存在する被検査物のパターンマッチング
法による欠陥検査が可能となる。この場合、面積判定回
路8においてスルーホールのタイプ分けを行うため、複
数種類のスルーホールに対するマスク処理が可能とな
る。また、マスクデータ作成回路19においては、マス
クデータメモリ20から与えられるマスク処理データに
基づいて、スルーホールの種類に応じた3種類のマスク
処理を行なえる。しかも、プレジャッジアドレスにより
対応づけられる前縁処理区間と後縁処理区間を設けてメ
モリ16,20の飛び先アドレスを決定するようにした
ため、上記区間におけるスルーホールの欠けたイメージ
に対してもマスク処理を行なえる。
を自動的に検出してマスキングすることができるため、
スルーホールの存在する被検査物のパターンマッチング
法による欠陥検査が可能となる。この場合、面積判定回
路8においてスルーホールのタイプ分けを行うため、複
数種類のスルーホールに対するマスク処理が可能とな
る。また、マスクデータ作成回路19においては、マス
クデータメモリ20から与えられるマスク処理データに
基づいて、スルーホールの種類に応じた3種類のマスク
処理を行なえる。しかも、プレジャッジアドレスにより
対応づけられる前縁処理区間と後縁処理区間を設けてメ
モリ16,20の飛び先アドレスを決定するようにした
ため、上記区間におけるスルーホールの欠けたイメージ
に対してもマスク処理を行なえる。
(発明の効果) 以上のように、この発明のパータンマスキング方法およ
びその装置によれば、スルーホールパターンを自動的に
検出してマスキングすることができるため、スルーホー
ルの存在する被検査物のパターンマッチング法による検
査が可能となる。
びその装置によれば、スルーホールパターンを自動的に
検出してマスキングすることができるため、スルーホー
ルの存在する被検査物のパターンマッチング法による検
査が可能となる。
また、この発明では、一主走査区間の両端に想定された
前縁処理区間および後縁処理区間においては、それぞれ
主走査ライン上のスルーホール終了位置および開始位置
に応じて、スルーホール面積を最大許容面積値および最
小許容面積値と比較する。
前縁処理区間および後縁処理区間においては、それぞれ
主走査ライン上のスルーホール終了位置および開始位置
に応じて、スルーホール面積を最大許容面積値および最
小許容面積値と比較する。
このため、一走査ラインの両端位置においてスルーホー
ルの画像の一部に欠けが生じても、その画像がスルーホ
ールであると判定可能であり、パターンマスクを正確に
作成することができる。
ルの画像の一部に欠けが生じても、その画像がスルーホ
ールであると判定可能であり、パターンマスクを正確に
作成することができる。
第1図はこの発明のマスキング原理を概念的に示した
図、第2図はそのマスキング手順を示したタイムチャー
ト、第3図はマスキング装置の一例を示したブロック
図、第4図はCCD走査幅に対するプレジャッジアドレ
スの対応づけを説明するための図、第5図はプレジャッ
ジメモリの概略的なメモリ内容を示した図、第6図はプ
レジャッジメモリの面積値データの一部詳細を示した
図、第7図はプレジャッジメモリの飛び先アドレスデー
タの一部詳細を示した図、第8図はタイミングアドレス
コントローラの詳細回路図、第9図は面積判定回路の詳
細回路図、第10図はタイミングアドレスコントローラ
の詳細回路図、第11図はパターンデータメモリのデー
タ構成を示す図、第12図はパターンデータメモリのメ
モリ内容説明図、第13図はパターンデータメモリの詳
細説明図、第14図は径判定手段の主要部を示す詳細回
路図、第15図はマスクデータメモリのデータ構成を示
す図、第16図はマスク処理IIに対応するマスクデータ
のメモリ内容説明図、第17図はマスク処理IIIに対応
するマスクデータのメモリ内容説明図、第18図はマス
クデータメモリの詳細説明図、第19図はマスクデータ
作成手段の主要部の回路詳細図である。 5…画像データ作成回路、 6…エンコーダ(径測定手段)、 7…マスク処理回路、8……面積判定回路、 9…プレジャッジメモリ、 10,11…タイミングアドレスコントローラ、 14…第1の遅延回路、15…径判定回路、 16…パターンデータメモリ、 18…第2の遅延回路、 19…マスクデータ作成回路、 20…マスクデータメモリ、 K…面積判定手段、L…径判定手段、 M…マスクデータ作成手段
図、第2図はそのマスキング手順を示したタイムチャー
ト、第3図はマスキング装置の一例を示したブロック
図、第4図はCCD走査幅に対するプレジャッジアドレ
スの対応づけを説明するための図、第5図はプレジャッ
ジメモリの概略的なメモリ内容を示した図、第6図はプ
レジャッジメモリの面積値データの一部詳細を示した
図、第7図はプレジャッジメモリの飛び先アドレスデー
タの一部詳細を示した図、第8図はタイミングアドレス
コントローラの詳細回路図、第9図は面積判定回路の詳
細回路図、第10図はタイミングアドレスコントローラ
の詳細回路図、第11図はパターンデータメモリのデー
タ構成を示す図、第12図はパターンデータメモリのメ
モリ内容説明図、第13図はパターンデータメモリの詳
細説明図、第14図は径判定手段の主要部を示す詳細回
路図、第15図はマスクデータメモリのデータ構成を示
す図、第16図はマスク処理IIに対応するマスクデータ
のメモリ内容説明図、第17図はマスク処理IIIに対応
するマスクデータのメモリ内容説明図、第18図はマス
クデータメモリの詳細説明図、第19図はマスクデータ
作成手段の主要部の回路詳細図である。 5…画像データ作成回路、 6…エンコーダ(径測定手段)、 7…マスク処理回路、8……面積判定回路、 9…プレジャッジメモリ、 10,11…タイミングアドレスコントローラ、 14…第1の遅延回路、15…径判定回路、 16…パターンデータメモリ、 18…第2の遅延回路、 19…マスクデータ作成回路、 20…マスクデータメモリ、 K…面積判定手段、L…径判定手段、 M…マスクデータ作成手段
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H05K 3/00 Q 6921−4E (72)発明者 堀田 十三二 京都府京都市山科区御陵別所町111−1 (72)発明者 矢野 裕宜 京都府京都市西京区大原野東境谷町1丁目 1番10−601 (56)参考文献 特開 昭56−71178(JP,A) 特開 昭50−103941(JP,A)
Claims (8)
- 【請求項1】スルーホールを有する被検査物の2値化画
像データを主走査方向に沿って時系列的に入力して、副
走査方向に配置される複数画素分の2値化画像データ群
を順次作成する画像データ作成工程と、 作成された前記2値化画像データ群の中央画素位置から
副走査方向に連続するスルーホールデータに基づいてス
ルーホール径を測定する径測定工程と、 測定したスルーホール径を主走査方向順に順次累積加算
してスルーホール面積を算出し、算出したスルーホール
面積を最大許容面積値および最小許容面積値と比較して
許容範囲に含まれるか判定する面積判定工程と、 算出したスルーホール面積が許容範囲にあると判定され
たときに、実測スルーホール径を主走査方向順に最大許
容径および最小許容径と順次比較して許容範囲に含まれ
るか判定する径判定工程と、 許容範囲にあると判定されたすべてのスルーホール径に
対応したスルーホール径マスクデータを主走査方向順に
順次作成するマスクデータ作成工程と、 前記スルーホール径マスクデータに基づき、前記被検査
物の副走査方向に配置される2値化画像データ群に対し
順次マスク処理するマスク処理工程とを含み、 前記面積判定工程が、 一主走査区間の両端に前縁処理区間と後縁処理区間を想
定し、前縁処理区間においては、主走査ライン上のスル
ーホール終了位置を検出してその位置に対応する最大許
容面積値および最小許容面積値との比較を行うととも
に、後縁処理区間においては、主走査ライン上のスルー
ホール開始位置を検出してその位置に対応する最大許容
面積値および最小許容面積値との比較を行う工程 を含むことを特徴とするパターンマスキング方法。 - 【請求項2】面積判定工程は、算出したスルーホール面
積を、径の異なる複数種類のスルーホールに対応した最
大許容面積値および最小許容面積値と順次比較して、そ
の比較結果からスルーホールの種類を特定する工程を含
む特許請求の範囲第1項記載のパターンマスキング方
法。 - 【請求項3】マスクデータ作成工程は、実測スルーホー
ル径と同一径のスルーホール径マスクデータを作成する
工程を含む特許請求の範囲第1項または第2項に記載の
パターンマスキング方法。 - 【請求項4】マスクデータ作成工程は、実測スルーホー
ル径の周辺に所要寸法だけ加算されたスルーホール径マ
スクデータを作成する工程を含む特許請求の範囲第1項
または第2項に記載のパターンマスキング方法。 - 【請求項5】マスクデータ作成工程は、実測スルーホー
ル径よりも大きな所定径のスルーホール径マスクデータ
を作成する工程を含む特許請求の範囲第1項または第2
項に記載のパターンマスキング方法。 - 【請求項6】スルーホールを有する被検査物の2値化画
像データを主走査方向に沿って時系列的に入力して、副
走査方向に配置される複数画素分の2値化画像データ群
を順次作成する画像データ作成手段と、 作成された前記2値化画像データ群の中央画素位置から
副走査方向に連続するスルーホールデータに基づいてス
ルーホール径を測定する径測定手段と、 測定したスルーホール径を主走査方向順に順次累積加算
してスルーホール面積を算出し、算出したスルーホール
面積を最大許容面積値および最小許容面積値と比較して
許容範囲に含まれるか判定する面積判定手段と、 算出したスルーホール面積が許容範囲にあると判定され
たときに、実測スルーホール径を主走査方向順に最大許
容径および最小許容径と順次比較して許容範囲に含まれ
るか判定する径判定手段と、 許容範囲にあると判定されたすべてのスルーホール径に
対応したスルーホール径マスクデータを主走査方向順に
順次作成するマスクデータ作成手段と、 前記スルーホール径マスクデータに基づき、前記被検査
物の副走査方向に配置される2値化画像データ群に対し
順次マスク処理するマスク処理手段とを備え、 前記面積判定手段が、 一主走査区間の両端に前縁処理区間と後縁処理区間を想
定し、前縁処理区間においては、主走査ライン上のスル
ーホール終了位置を検出してその位置に対応する最大許
容面積値および最小許容面積値との比較を行うととも
に、後縁処理区間においては、主走査ライン上のスルー
ホール開始位置を検出してその位置に対応する最大許容
面積値および最小許容面積値との比較を行う手段 を含むことを特徴とするパターンマスキング装置。 - 【請求項7】面積判定手段は、 算出したスルーホール面積を、径の異なる複数種類のス
ルーホールに対応した最大許容面積値および最小許容面
積値と順次比較して、その比較結果からスルーホールの
種類を特定する手段 を含む特許請求の範囲第6項記載のパターンマスキング
装置。 - 【請求項8】径判定手段は、 算出したスルーホール径を、径の異なる複数種類のスル
ーホールのうち、面積判定手段によって特定されたスル
ーホールに対応する最大許容径および最小許容径と比較
する手段 を含む特許請求の範囲第7項記載のパターンマスキング
装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15845886A JPH0623998B2 (ja) | 1986-07-05 | 1986-07-05 | パタ−ンマスキング方法およびその装置 |
KR1019860007457A KR900007548B1 (ko) | 1985-10-04 | 1986-09-06 | 패턴 마스킹 방법 및 그 장치 |
US06/914,863 US4797939A (en) | 1985-10-04 | 1986-10-02 | Pattern masking method and an apparatus therefor |
DE8686113698T DE3686386T2 (de) | 1985-10-04 | 1986-10-03 | Verfahren und vorrichtung zur mustermaskierung. |
EP86113698A EP0217414B1 (en) | 1985-10-04 | 1986-10-03 | Pattern masking method and an apparatus therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15845886A JPH0623998B2 (ja) | 1986-07-05 | 1986-07-05 | パタ−ンマスキング方法およびその装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6315374A JPS6315374A (ja) | 1988-01-22 |
JPH0623998B2 true JPH0623998B2 (ja) | 1994-03-30 |
Family
ID=15672182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15845886A Expired - Lifetime JPH0623998B2 (ja) | 1985-10-04 | 1986-07-05 | パタ−ンマスキング方法およびその装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0623998B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50103941A (ja) * | 1974-01-16 | 1975-08-16 | ||
JPS5671178A (en) * | 1979-11-14 | 1981-06-13 | Hitachi Ltd | Pattern check method of print substrate |
JPS6186639A (ja) * | 1984-10-05 | 1986-05-02 | Hitachi Ltd | パターン検査装置 |
-
1986
- 1986-07-05 JP JP15845886A patent/JPH0623998B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6315374A (ja) | 1988-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4797939A (en) | Pattern masking method and an apparatus therefor | |
JPS58215541A (ja) | 自動的光学検査方法 | |
JPH04115144A (ja) | 画像処理装置とそれを用いた自動光学検査装置 | |
JPS61292542A (ja) | プリント回路板検査のための粗大傷検出器 | |
JPH0623998B2 (ja) | パタ−ンマスキング方法およびその装置 | |
JPS63196980A (ja) | プリント基板の半田付外観検査装置 | |
JPS62119442A (ja) | パタ−ン検査装置 | |
JPS59165183A (ja) | パタ−ン認識装置 | |
JP2004061118A (ja) | パターン検査装置及びパターン検査方法 | |
JP3189488B2 (ja) | プリント配線基板の検査装置 | |
JPS61278706A (ja) | パタ−ン外観検査装置のマスキング機構 | |
JPS62103550A (ja) | プリント基板のパタ−ン検査方法 | |
JP2576768B2 (ja) | プリント基板パターン検査装置 | |
JPH02146682A (ja) | パターン欠陥検査方法及び装置 | |
JPS61239147A (ja) | 画像処理による欠け検査方法 | |
JPH07107711A (ja) | 鉄心コイルのずれ検出方法 | |
JPH01269035A (ja) | プリント回路基板の検査装置 | |
Ando et al. | Automated optical pattern inspection for high-density printed wiring boards | |
JP2998518B2 (ja) | パターン検査装置 | |
JPH0325357A (ja) | 画像欠陥検出方法 | |
JPH01219547A (ja) | 基板検査装置 | |
JPH0334343A (ja) | 画像欠陥検出方法 | |
JPS638982A (ja) | プリント基板検査方式 | |
JPH03233349A (ja) | パターン検査方法及び装置 | |
JPS6265181A (ja) | 画像処理による欠け検査方法 |