JPH0623998B2 - パタ−ンマスキング方法およびその装置 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、パターン欠陥検査に使用されるパターンマ
スキング方法およびその装置に関し、特にスルーホール
を有するプリント配線板の検査に使用されるパターンマ
スキング方法およびその装置に関する。

（従来の技術とその問題点） プリント配線板等のパターン欠陥検査に利用されるパタ
ーン欠陥検出方法は、現在ではパターンマッチング法と
特徴抽出法とが主流となっている。前者は、基準とすべ
き対象物の画像パターンと、検査物の画像パターンとを
重ね合わせて比較し、差異の部分を欠陥と判定する方法
である（例えば、特公昭５９−２０６９号，特開昭６０
−６１６０４号など）。一方、後者は、基準画像パータ
ンに含まれる各種特徴（例えば、線幅，角度，特定パタ
ーン等）を記憶しておき、検査画像パターン内に上記各
種特徴のいずれにも属しないパターンが検出されたとき
にその部分を欠陥と判定する方法である（例えば、特開
昭５７−１４９９０５号など）。

ところが、上記パターンマッチング法を用いたパターン
欠陥検出方法においては、多層構造の内層に位置するイ
ンナーレイア配線板のようにスルーホールの設けられて
いないプリント配線板を検査する場合には特に問題が生
じないが、二層構造のプリント配線板のようにスルーホ
ールの設けられている配線板を検査する場合には問題が
生じる。すなわち、プリント配線板にスルーホールが存
在する場合、通常その穴の位置は、穿孔時におけるプリ
ント配線板のセット位置の位置ずれやドリル刃先の位置
ずれ等により１００μｍ前後変動しているのが一般的で
ある。ところで、この程度の変動の範囲内では、スルー
ホールの位置ずれが実用上問題となるようなことはな
い。にもかかわらず、上記パターンマッチング法により
基準とすべき対象物の画像パターンと検査物の画像パタ
ーンとを重ね会わせて比較すると、スルーホールの位置
でパターンが一致しなくなり、たとえランドパターンや
リード線パターンが一致していても、スルーホールの位
置で欠陥有りと判定されてしまう。そのため、従来のパ
ターンマッチング法ではスルーホールの設けられたプリ
ント配線板のパターン欠陥検出を行うことができず、ス
ルーホールを設けた後は目視により欠陥検出を行うしか
なく、欠陥検出作業が極めて繁雑となるとともに、検出
精度も検出者によってばらつきが生じるという問題を有
していた （発明の目的） この発明は、上記問題を解決するためになされたもの
で、スルーホールパターンを自動的に検出してマスキン
グし、これによりスルーホールの存在する被検査物のパ
ターンマッチング法による検査を可能とするパターンマ
スキング方法およびその装置を提供することを目的とす
る。

（目的を達成するための手段） 第１の発明であるパターンマスキング方法は、上記目的
を達成するために、まずスルーホールを有する被検査物
の２値化画像データを主走査方向に沿って時系列的に入
力して、副走査方向に配置される複数画素分の２値化画
像データ群を順次作成し（画像データ作成工程）、作成
された前記２値化画像データ群の中央画素位置から副走
査方向に連続するスルーホールデータに基づいてスルー
ホール径を測定する（径測定工程）。こうして測定した
スルーホール径を主走査方向順に順次累積加算してスル
ーホール面積を算出し、算出したスルーホール面積を最
大許容面積値および最小許容面積値と比較して許容範囲
に含まれるか判定する（面積判定工程）。そして、算出
したスルーホール面積が許容範囲にあると判定されたと
きに、実測スルーホール径を主走査方向順に最大許容径
および最小許容径と順次比較して許容範囲に含まれるか
判定し（径判定工程）、許容範囲にあると判定されたす
べてのスルーホール径に対応したスルーホール径マスク
データを主走査方向順に順次作成する（マスクデータ作
成工程）。こうして作成したスルーホール径マスクデー
タに基づき、上記被検査物の副走査方向に配置される２
値化画像データ群に対し順次マスク処理する（マスク処
理工程）。

そして、上記の面積判定工程は、一主走査区間の両端に
前縁処理区間と後縁処理区間を想定し、前縁処理区間に
おいては、主走査ライン上のスルーホール終了位置を検
出してその位置に対応する最大許容面積値および最小許
容面積値との比較を行うとともに、後縁処理区間におい
ては、主走査ライン上のスルーホール開始位置を検出し
てその位置に対応する最大許容面積値および最小許容面
積値との比較を行う工程を含んでいる。

第２の発明であるパターンマスキング装置は、上記パタ
ーンマスキング方法を実現するための装置であって、上
記パターンマスキング方法の各工程（すなわち画像デー
タ作成工程，径測定工程，面積判定工程，径測定工程，
マスクデータ作成工程およびマスク処理工程）に対応す
る各手段（すなわち画像データ作成手段，径測定手段，
面積判定手段，径判定手段，マスクデータ作成手段およ
びマスク処理手段）を備える。

（実施例） Ａ．パターンマスキング原理 この発明の理解を容易にするために、具体的実施例を説
明するに先立ち、スルーホールパターンのマスキング原
理についてまず説明する。第１図はマスキング原理を概
念的に示した図、第２図はマスキング手順を示したタイ
ムチャート、第３図はマスキング装置の一例を示したブ
ロック図である。ただし、第３図のマスキング装置は後
述する具体的実施例と対応させており、同装置について
はここでは原理説明に必要な範囲内で簡単に述べること
とし、詳細については具体的実施例の欄で説明すること
とする。

１．画像データの入力 第１図に示すように、スルーホール１を有するプリント
配線板２等の被検査物の画像データの入力は、ＣＣＤラ
イセンサ３（この実施例では２５９２素子のライセン
サ）をＸ方向（主走査方向）に走査しながら、プリント
配線板２をＹ方向（副走査方向）へ一定速度で移動させ
ることによって行なわれる。こうして得られたアナログ
画像データは２値化処理回路４によりディジタル画像デ
ータに２値化処理された後、パターンマスキング装置Ａ
の画像データ作成回路５（第３図参照）に時系列的に入
力される。

２．副走査方向に配置される２値化画像データ群の作成 画像データ作成回路５においては、入力された２値化画
像データに対して、１走査ライン（２５９２素子＋ダミ
ー素子（ブランキング画素数））分の遅延処理が６３ラ
イン分だけ順次行なわれ、こうして遅延処理前の１画素
分の２値化画像データと合せて、副走査方向に配置され
る合計６４画素分の２値化画像データ群が作成される。
この２値化画像データ群は、新たな２値化画像データが
画像データ作成回路５に入力される毎に順次作成されて
次回路へ出力される。こうして画像データ作成回路５に
より、被検査物の２値イメージが時系列上で２次元イメ
ージに展開されることとなる。

第２図（Ｂ）は、上記方法により得られた被検査物パタ
ーンの２次元イメージを模式的に示した図である。同図
において、左右方向が主走査方向に対応し、上下方向が
副走査方向に対応する。同図中の円領域はスルーホール
パターンを示しており、ここではスルーホール画像デー
タが「Ｌ」信号で与えられているものとする。また矩形
領域はランドパターン又は配線パターンを示しており、
画像データは「Ｈ」信号で与えられているものとする。
それ以外の領域は、ランドパターンや配線パターンが設
けられていないプリント基板表面の領域に相当し、画像
データはスルーホールパターンと同様、「Ｌ」信号で与
えられているものとする。もっとも、各信号の極性は
「Ｈ」「Ｌ」入れ換えても問題はない。

なお、第２図（Ａ）はＣＣＤライセンサ３の有効走査信
号ａを表わしており、「Ｈ」領域は１主走査（２５９２
素子）有効区間に対応し、「Ｌ」領域はブランキング区
間に対応する。

３．スルーホール径の計測 上記のようにして、画像データ作成回路５（第１図）に
より作成された副走査方向に配置される６４画素分の２
値化画像データ群は、第１画素目の画像データ（遅延処
理されていない画像データ）については直接エンコーダ
６（スルーホール径測定手段）に入力され、第２〜第６
４画素目の画像データ群については、論理和回路群で構
成されるマスク処理回路７を経てエンコーダ６に入力さ
れる。マスク処理回路７の作用については後述すること
とし、ここではマスク処理回路７でのマスク処理がなさ
れず、すなわち各論理和回路の上記画像データが入力さ
れる入力端子とは反対側の入力端子に全て「Ｌ」の信号
が与えられて、副走査方向に配置される６４画素分の２
値化画像データがそのままエンコーダ６に入力されるも
のとして話を進める。

エンコーダ６は、スルーホールイメージの副走査方向の
寸法（以下この明細書ではスルーホール径という）を上
半領域と下半領域で別々に検出しうるように、上部エン
コーダ（３２画素）と下部エンコーダ（３２画素）とで
構成される。このエンコーダ６は、中心画素位置（この
実施例では下部エンコーダの最上部画素位置）から副走
査方向に連続する「Ｌ」信号の数、すなわちスルーホー
ル径に相当する画素数を上部・下部エンコーダで分担し
て検出し、各々検出した画素数に対応する符号化を行っ
て実測スルーホール径データｂとして出力する。

一方、エンコーダ６の中心画素位置に入力される信号
は、マスク処理回路７の中央に位置する出力端子から別
途取出されてスルーホール検出信号ｃとして利用され
る。第２図（Ｃ）は、第２図（Ｂ）の２次元イメージに
対応したスルーホール検出信号ｃを示している。同図か
らも分るようにランドパターン領域や配線パターン領域
及びブランキング期間では「Ｈ」信号となり、それ以外
のスルーホールパターン領域や基板表面領域では「Ｌ」
信号となっている。

４．スルーホール面積値の算出 上記スルーホール径の計測データが得られれば、その計
測データに基づいてスルーホール面積の算出がなされ
る。このスルーホール面積の算出は、第３図に示す面積
判定回路８においてなされる。すなわち、スルーホール
検出信号ｃ（第２図（Ｃ）参照）の立下りによりスルー
ホールの始端が検知されると、エンコーダ６に計測され
た実測スルーホール径データｂが面積判定回路８に読み
込まれ、スルーホール検出信号ｃが「Ｌ」の期間中、つ
まりスルーホールイメージデータがエンコーダ６に送り
込まれている期間中、エンコーダ６により計測された実
測スルーホール径データｂが面積判定回路８に順次読み
込まれて、その値が順次累積加算される。こうしてスル
ーホール検出信号ｃの立上りによりスルーホールの終端
が検知されると、累積加算された最終の値としてスルー
ホール面積に相当する画素数が得られることとなる。

第１図の下部に示す図は、実測スルーホール径を主走査
方向順に順次累積加算していってスルーホール面積が得
られる原理を模式的に示した図である。この場合、実測
スルーホール径は画素数で与えられているので、スルー
ホール面積も画素数で得られる。また、第２図（Ｄ）に
示す矢印区間は、スルーホール径の累積加算処理区間、
すなわちスルーホール面積算出区間を示している。

５．スルーホール面積の判定 スルーホール面積が算出されると、次に、算出したスル
ーホール面積を、基準スルーホールに対する最大許容面
積値および最小許容面積値と比較して所定サイズのスル
ーホールであるか判定される。この場合、基準スルーホ
ールの面積値データは、第３図に示すプレジャッジメモ
リ９にストアされており、これらの面積値データｄを、
タイミングアドレスコントローラ１０，１１やセレクタ
１２で構成される第１のデータ読出手段により、面積判
定回路８に順次読み出す。そして面積判定回路８におい
て、既に算出されたスルーホール面積を、プレジャッジ
メモリ９から読み出された面積値データｄ（最大許容面
積値データおよび最小許容面積値データ）と順次大小比
較して、所定サイズのスルーホールであるか判定する。

この判定結果は、タイミングアドレスデータｅとして、
セレクタ１２を介してプレジャッジメモリ９に与えられ
る。プレジャッジメモリ９には、上記の面積値データが
ストアされている他に、タイプアドレスに対応ずけて飛
び先アドレスデータがストアされている。したがって、
上記タイプアドレスデータｅがプレジャッジメモリ９に
与えられると、そのタイプアドレスに対応ずけられた飛
び先アドレスデータｒが読み出されて、次段のＦＩＦ０
１３に書き込まれる。この飛び先アドレスデータは、以
後のスルーホール径比較処理やスルーホール径マスクデ
ータ作成処理を行う際に必要なデータであり、さらに述
べれば、後述するパターンデータメモリ１６やマスクデ
ータメモリ２０のデータ読出し開始アドレスに相当する
データであって、その詳細については後述することとす
る。

この面積判定処理は、第２図（Ｄ）に示す斜線領域期間
で行なわれ、つまり面積算出処理が終了する毎にその直
後に行なわれる。こうして求められた飛び先アドレスデ
ータは、ＦＩＦ０１３（第３図）に順次ストアされてい
く。

なお、第３図に示す面積判定回路８，プレジャッジメモ
リ９，タイミングアドレスコントローラ１０，１１，セ
レクタ１２で面積判定手段Ｋが構成される。

６．スルーホール径の判定 スルーホール面積の判定（飛び先アドレスの決定）がな
されると、スルーホールイメージの主走査方向順に計測
された各実測スルーホール径が、それぞれの位置に対応
するスルーホール最大許容径およびスルーホール最小許
容径と順次比較されて、許容範囲に含まれるか判定され
る。このスルーホール径判定処理は、第３図に示す第１
の遅延回路１４，径判定回路１５，パターンデータメモ
リ１６，カウンタ１７，ＦＩＦ０１３およびタイミング
アドレスコントローラ１１で構成される径判定手段Ｌに
より行われる。

詳説すると、エンコーダ６により計測された実測スルー
ホール径データｂが、第１の遅延回路１４により所定画
素（この実施例では２５６画素）分だけ遅延されて順次
径判定回路１５に送られる（第３図において信号ｆで示
す）。第２図（Ｅ）は、第２図（Ｂ）の入力イメージが
２５６画素分遅延された遅延イメージを示している。

一方、パターンデータメモリ１６には、基準スルーホー
ルの主走査ラインに沿う各位置に対応ずけられたスルー
ホール径データ（スルーホール最大許容径データおよび
スルーホール最小許容径データ）が、前述の飛び先アド
レスを先頭アドレスとしてアドレス順にストアされてお
り、これらのスルーホール径データｇが、タイミングア
ドレスコントローラ１１，ＦＩＦ０１３，カウンタ１７
で構成される第２のデータ読出手段により、第１の遅延
回路１４の遅延分に同期させて径判定回路１５に順次読
み出される。

そして、径判定回路１５においては、主走査方向順に順
次送り込まれる上記実測スルーホール径データｆと、パ
ターンデータメモリ９の飛び先アドレスからアドレス順
に読み出される上記スルーホール径データｇ（スルーホ
ール最大許容径データおよびスルーホール最小許容径デ
ータ）とが順次大小比較され、全ての実測スルーホール
径に対して許容範囲に含まれるか順次判定される。

こうして、全ての実測スルーホール径が許容範囲内にあ
ると判定されると、そのスルーホールはマスク対象とな
る所定サイズのスルーホールに該当することになるの
で、径判定回路１５からパターン一致信号ｈが出力され
る。第２図（Ｆ）は、第２図（Ｃ）のスルーホール検出
信号ｃが２５６画素分だけ遅延された信号を表わしてお
り、同信号の「Ｌ」区間に径判定処理がなされる。ま
た、第２図（Ｇ）はパターン一致信号ｈを示しており、
上記径判定処理によりパターン一致が確認されたときに
「Ｈ」信号が出力される。

なお、上記の場合と異なり、径判定処理の途中において
実測スルーホール径が許容範囲から外れると、検査イメ
ージがスルーホールでないか又は欠陥の有るスルーホー
ルであるためマスク処理の対象とはなり得ず、このとき
には径判定回路１５からパターン一致信号ｈは出力され
ない。このことを第２図を用いてさらに説明すると、例
えば検査イメージがランドパターンや配線パターンの設
けられていない基板表面を対象とする場合は、スルーホ
ールの場合と同様、同図（Ｄ）の面積判定処理がなされ
るが、仮にその判定結果が基準スルーホールに対し設定
された許容面積範囲内にあって次の径判定処理がなされ
たとしても、その径判定処理の途中でスルーホール径が
必ず許容範囲を外れることとなるため、パターン一致信
号ｈが出力されることはない。また、スルーホールイメ
ージに対する径判定処理がなされている場合でも、スル
ーホールの一部に欠陥があると、その欠陥箇所でスルー
ホール径が許容範囲を外れることとなるため、この場合
もパターン一致信号ｈが出力されることはない。

なお、上記説明では、パターンデータメモリ１６にスル
ーホール径データ（基準スルーホールの副走査方向の全
長データ）がストアされているものとして話を進めてい
るが、実際には基準スルーホールは円形で上下対称であ
るため、基準スルーホールの上部領域分の径データ、つ
まりスルーホール半径データがストアされている。そし
て、径判定回路１５の比較においては、第１図の原理図
の略中央位置（径判定処理）に示すように、エンコーダ
６の実測スルーホール径データを上部領域分と下部領域
分で別々に分けて、それぞれ上記スルーホール半径デー
タとの比較を行い、こうしてスルーホール径の判定処理
を行うようにしている。

７．スルーホール径マスクデータの作成 これまでの処理により、被検査イメージが目的のスルー
ホールであると判断されると、このスルーホールイメー
ジをマスクするためのスルーホール径マスクデータが主
走査方向順に順次作成される。このマスクデータの作成
処理は、第３図に示す第２の遅延回路１８，マスクデー
タ作成回路１９，マスクデータメモリ２０，カウンタ２
１，ＦＩＦ０２２，Ｄ−ＦＦ２３およびタイミングアド
レスコントローラ１１で構成されるマスクデータ作成手
段Ｍにより行なわれる。

詳説すると、エンコーダ６により計測された実測スルー
ホール径データｂが、第１の遅延回路１４により２５６
画素分遅延された後、さらに第２の遅延回路１８により
所定画素分だけ遅延され、こうして合計１主走査ライン
（２５９２画素）相当分だけ遅延されて、順次マスクデ
ータ作成回路１９に送られる（第３図において信号ｉで
示す）。

一方、マスクデータメモリ２０には、スルーホール径マ
スクデータの作成に必要なデータ（その詳細は後述す
る）が前述の飛び先アドレスを先頭アドレスとしてアド
レス順にストアされており、これらのマスク処理データ
が、タイミングアドレスコントローラ１１，ＦＩＦ０２
２，カウンタ２１で構成される第２のデータ読出手段に
より、第２の遅延回路１８の遅延分に同期させてマスク
データ作成回路１９に読み出される。

マスクデータ作成回路１９においては、一主走査ライン
（２５９２画素）相当分遅延されて順次送り込まれる上
記スルーホール径データｉと、マスクデータメモリ２０
の飛び先アドレスからアドレス順に順次読み出されるマ
スク機能データα，マスクデータθとを用いて、パター
ン一致信号ｈが出力された被検査イメージに対するもの
についてだけ、スルーホール径マスクデータ（第３図に
おいて信号ｊで示す）が順次作成される。この場合、ス
ルーホール径マスクデータｊは、実測スルーホール径と
同一若しくは若干大きな径に相当する画素数を符号化し
たものとして得られる。

８．マスク処理 このようにして得られたスルーホール径マスクデータｊ
はデコーダ２４に入力され、ここでエンコーダ６の符号
化に対応した復号化処理がなされる。第１図の右側領域
には、スルーホール径マスクデータｊに基づきデコーダ
２４により復号化処理がなされた６４画素分の２値化マ
スクデータ群が示されている。ただし、２値化マスクデ
ータ群は、マスク処理を必要とする領域が「Ｈ」信号で
与えられ、その他の領域が「Ｌ」信号で与えられてい
る。また、２値化マスクデータ群の中心画素位置は、遅
延回路１４，１８による１走査ライン相当分の遅延処理
により、エンコーダ６の中心画素位置に比べて、副走査
方向に一画素分だけずれたものとなっている。

この２値化マスクデータ群は、第１図に示すマスク処理
回路７の各論理和回路の他方側の入力端子にそれぞれ入
力される。マスク処理回路７の各論理和回路の一方側の
入力端子には、既述したように画像データ作成回路５に
より一走査ライン分ずつ遅延された２値化画像データ群
がそれぞれ入力されるため、２値化画像データ群に含ま
れる「Ｌ」信号の各スルーホールデータは、２値化マス
クデータ群に含まれる「Ｈ」信号の各マスクデータとの
論理和回路により「Ｈ」信号に変換される。

こうして、スルーホールパターンがマスク処理された２
値化画像データ（マスク処理済データ）は、マスク処理
回路７の最終段の論理和回路から時系列的に出力され
て、次段のパターン欠陥検出回路（図示省略）へ順次送
り込まれパターン欠陥検出処理がなされる。

第２図の上段右側領域には、１走査ライン分だけ遅延し
て行なわれるスルーホールイメージのマスク処理が概念
的に示されている。

Ｂ．パターンマスキングの応用例 以上は、基本的なパターンマスク処理について説明した
が、この実施例においては以下に述べるような機能がさ
らに付加されている。

１．スルーホールの種類に応じたマスキング処理 上述の説明では、１種類のスルーホールをマスク処理す
ることを想定して話を進めているが、この実施例では複
数種類（実施例は８種類）のスルーホールをマスク処理
しうるように構成されている。

その説明の前に、今まで特に定義することなく使用して
おり、以下でも使用する下記の各用語の意義を明確にし
ておく。

プレジャッジメモリ９： この実施例装置では径判定の前に面積判定を行うが、こ
のように、径判定の「前段階における面積判定（前判定
＝プレジャッジ）」において使用されるデータをストア
しておくメモリである。

プレジャッジアドレス： プレジャッジメモリ９におけるデータ記憶アドレスであ
る。

タイプアドレス： 後述するように、ここで利用されるプレジャッジメモリ
９には複数の基準スルーホールに対応して最大許容面積
値データや最小許容面積値データの複数の組がストアさ
れている。すなわち、スルーホールの複数の基準タイプ
のそれぞれについて所定のデータがストアされており、
それぞれのタイプごとのデータの格納アドレスをタイプ
アドレスと呼ぶ。

飛び先アドレス： 後述するように、パターンデータメモリ１６やマスクデ
ータメモリ２０には、基準スルーホールのタイプに応じ
て径判定のためのデータやマスク作成のためのデータが
ストアされているが、面積判定結果に応じてそれらから
選択的にデータが読出される。この読み出しに際しては
スルーホールのタイプに応じて対応するアドレスに飛
び、そのアドレスからそれらのデータを読出すのである
が、その読出し開始アドレスが「飛び先アドレス」であ
る。

以上の準備の下で、この実施例における詳細を具体的に
説明すると、プレジャッジメモリ９には、８種類の基準
スルーホールに対応してそれぞれの最大許容面積値デー
タと最大許容面積値データがストアされており、これら
の面積値データが順次面積判定回路８に読み出されて、
累積加算された算出スルーホール面積値と大小比較され
る。この比較によりスルーホールのタイプ分けがなさ
れ、その結果はタイプアドレスデータｅとしてセレクタ
１２を介しプレジャッジメモリ９に与えられる。プレジ
ャッジメモリ９には、８種類の基準スルーホールに対応
する８種類のタイプアドレスがそれぞれ設けられて、各
タイプアドレスに対応ずけてパターンデータメモリ１６
およびマスクデータメモリ２０の飛び先アドレスデータ
が予めストアされている。したがって、上記タイプアド
レスデータｅがプレジャッジメモリ９に与えられること
により、スルーホールのタイプ分け結果に応じた飛び先
アドレスデータがプレジャッジメモリ９から読み出され
て、ＦＩＦ０１３に書き込まれることとなる。

一方、パターンデータメモリ１６およびマスクデータメ
モリ２０には、８種類のスルーホールに対する径判定に
必要なデータとマスク処理に必要なデータがそれぞれ所
定領域に分けてストアされており、各領域の先頭アドレ
スが上記飛び先アドレスに一致されている。したがっ
て、径判定処理およびマスクデータ作成処理の際には、
パターンデータメモリ１６およびマスクデータメモリ２
０から、スルーホールの種類に対応したデータが読み出
されて、スルーホールの種類に対応した所要の径判定処
理およびマスクデータ作成処理がなされることとなる。

２．スルーホールの種類に応じたマスクデータの作成 この実施例においては、スルーホールの種類に応じて３
種類のスルーホール径マスクデータが作成されるように
構成されている。

すなわち、第１のマスクデータは、実測スルーホール径
と同一径のスルーホール径マスクデータであり、第２の
マスクデータは実測スルーホール径の周辺に所要寸法
（ランド残り幅）だけ加算されたスルーホール径マスク
データであり、第３のマスクデータは実測スルーホール
径よりも大きな所定径のスルーホール径マスクデータで
ある。

第１のマスクデータは、マスクデータ作成回路１９にお
いて、第２の遅延回路１８より入力される実測スルーホ
ール径データｉを、そのまま出力することにより得られ
る。この処理は、実イメージと同一サイズのスルーホー
ルマスクイメージを作成することを目的としている。

第２のマスクデータの作成は、実測スルーホール径の周
辺に加算される加算データ（このデータは画素数に換算
されている）を予めマスクデータメモリ２０にストアし
ておき、マスクデータ作成回路１９において、第２の遅
延回路１８より入力される実測スルーホール径データ
と、マスクデータメモリ２０から読み出される加算デー
タとを順次加算することにより得られる。この処理は、
実イメージの周辺部に所定幅（ランド残り幅）だけ加算
されたスルーホールマスクイメージを作成することを目
的とする。

第３のマスクデータの作成は、基準スルーホールよりも
少し径の大きなマスク用スルーホールに対応したスルー
ホール径マスクデータを予めマスクデータメモリ２０に
ストアしておき、マスクデータ作成回路１９において、
第２の遅延回路１８より入力される実測スルーホール径
データに代えて、マスクデータメモリ２０から読み出さ
れるスルーホール径マスクデータを順次出力することに
より得られる。この処理は、実イメージよりも少し大き
な円形のスルーホールマスクイメージを作成することを
目的とする。

これらマスク機能の選択は、マスクデータメモリ２０か
ら、読み出されるマスク機能データα（その詳細は後述
する）に基づいて行なわれ、この実施例では、スルーホ
ールの種類に応じて予めマスク機能が決定されている。

なお、マスク処理を不要とするときは、マスクデータ作
成回路１９において、マスクデータメモリ２０から与え
られるマスク機能データαに基づいて「０」の信号が出
力される。

３．一走査ラインの前縁区間および後縁区間のマスク処
理 以上は、スルーホールイメージが円形パターンで入力さ
れる通常の場合を想定して話を進めた。しかしながら、
実際にマスク処理を行う場合には、第４図に示すよう
に、一主走査ラインの両端位置で、スルーホールイメー
ジの一部に欠けを生じて入力されることがある。このよ
うな場合、面積判定処理においては欠けたスルーホール
イメージに対応する面積値との比較を行う必要があり、
また径判定処理およびスルーホール径マスクデータ作成
処理においても、欠け位置を考慮して各メモリ１６，２
０の適切なアドレスからデータの読み出しを開始してそ
れぞれの処理を行う必要がある。

そのために、この実施例では、第４図に示すように、Ｃ
ＣＤライセンサ３の一主走査区間（２５９２素子）の両
端に１２８画素の前縁処理区間と後縁処理区間を設け
て、それらの中間区間を通常処理区間とし、それぞれの
画素位置に第４図に示すようなプレジャッジアドレスを
対応ずけている。すなわち、前縁処理区間においては、
主走査方向に沿って「１２７」〜「０」までのアドレス
を対応ずけ、通常処理区間においては全て「０」のアド
レスを対応ずけ、また後縁処理区間においては、「２５
５」〜「１２８」のアドレスを対応ずけている。もっと
も、前縁処理区間および後縁処理区間の画素数は、スル
ーホールのサイズに応じて適宜変更可能である。そし
て、各スルーホールイメージのプレジャッジアドレスの
決定は、前縁処理区間および通常処理区間においてはス
ルーホールイメージの終端位置に対応するアドレスによ
り決定し、後縁処理区間においてはスルーホールイメー
ジの前端位置に対応するアドレスにより決定する。プレ
ジャッジアドレスを上記のように決定すれば、スルーホ
ールの種類に応じて各プレジャッジアドレスに対応する
面積値データ（最大許容面積値データおよび最小許容面
積値データ）が定まるため、これらの面積値データを予
め計算機等により算出して、プレジャッジメモリ９内
へ、それぞれのプレジャッジアドレスに対応ずけてスト
アさせておく。

このプレジャッジアドレスは、第３図のタイミングコン
トローラ１０において作成して、プレジャッジメモリ９
に与える。プレジャッジメモリ９は、与えられたプレジ
ャッジアドレスに対応する面積値データを面積判定回路
８に読み出し、面積判定回路８において算出スルーホー
ル面積値と比較する。この比較によりスルーホールのタ
イプ分けを行い、比較結果に応じたタイプアドレスデー
タをセレクト１２を介してプレジャッジアドレス９に与
える。

一方、プレジャッジメモリ９内には、タイプアドレスと
プレジャッジアドレスに対応づけて飛び先アドレスデー
タを予めストアしておく。この飛び先アドレスデータ
は、パターンデータメモリ１６およびマスクデータメモ
リ２０の読み出し開始アドレスを指定するためのデータ
であるため、これらメモリ１６，２０からのスルーホー
ル径データやマスク処理データの読み出しが、スルーホ
ールイメージの種類や欠けに応じて適切なアドレスから
開始されるように、それぞれの飛び先アドレスデータを
定めておく。このように構成しておけば、タイプ分けに
よりタイプアドレスデータｅがプレジャッジメモリ９に
与えられると、そのタイプアドレスと、既に与えられて
いるプレジャッジアドレスとにより関係づけられる飛び
先アドレスデータが、プレジャッジメモリ９から読み出
されて、ＦＩＦ０１３に書き込まれることとなる。

したがって、この後に行なわれる径判定処理およびマス
クデータ作成処理においては、上記飛び先アドレスデー
タで特定されるアドレスを先頭アドレスとしてスルーホ
ール径データやマスク処理データがメモリ１６，２０か
らアドレス順に読み出され、上記各処理がスルーホール
イメージの種類や欠けに応じて適切に実行されることと
なる。

Ｃ．具体的実施例 つぎに、具体的実施例について説明する。第３図は、パ
ターンマスキング装置のブロック図を示す。同図におい
て、画像データ作成回路５，マスク処理回路７，エンコ
ーダ６およびデコーダ２４については、上記パターンマ
スキング原理の項で既略説明したので、ここでは面積判
定手段Ｋ，径判定手段Ｌおよびマスクデータ作成手段Ｍ
について詳説することとする。

１．面積判定手段Ｋ (1)プレジャッジメモリ９ まず、プレジャッジメモリ９のメモリ内容について説明
する。第５図に概略的なメモリ内容を示す。プレジャッ
ジメモリ９には、１２ビット目のＤ−Ｃフラグ、８〜１
１ビット目のマイクロアドレス，０〜７ビット目のプレ
ジャッジアドレスにより対応ずけられる面積値データ
と、１２ビット目のＤ−Ｃフラグ，８〜１１ビット目の
タイプアドレス，０〜７ビット目のプレジャッジアドレ
スにより対応づけられる飛び先アドレスデータとがスト
アされている。

マイクロアドレスは、タイプ分類するためのデータ（各
タイプ毎の最大面積と最小面積）がストアされているア
ドレスで、０〜Ｆ_HeXまで使用される。したがって８種
類のスルーホールの処理が可能となっている。この実施
例では８種類のスルーホールの面積値データ（最小値，
最大値）が、スルーホールのサイズに従ってアドレス順
にストアされている。

プレジャッジアドレスは、前縁，後縁処理のためのアド
レスで、０〜７Ｆ_HeXまで使用される。

Ｄ−Ｃフラグは、その内容が「０」であれば面積値デー
タを指定し、逆に「１」であれば飛び先アドレスデータ
を指定する。

タイプアドレスは、７〜Ｆ_HeXまで使用され、「８」〜
「Ｆ」は８種類のスルーホールのそれぞれのタイプに対
応し、「７」はいずれにも該当しないパターンに対応す
る。

第６図はプレジャッジメモリ９の面積値データの一部詳
細を示す。同図において、Ｄ_1maxは、最小サイズスルー
ホールの最大許容直径画素数を表し、Ｄ_1minは最小サイ
ズスルーホールの最小許容直径画素数を表す。また、第
７図はプレジャッジメモリ９の飛び先アドレスデータの
一部詳細を示す。同図において、Ｄ_ｎは第ｎ番目（ｎは
１〜８の整数）のスルーホールの標準直径画素数を表
す。

(2)タイミングアドレスコントローラ１０ タイミングアドレスコントローラ１０は、プレジャッジ
メモリ９のアクセスデータであるマイクロアドレスデー
タｋ、プレジャッジアドレスデータｌおよびＤ−Ｃフラ
グｍを作成するための回路である。第８図はタイミング
アドレスコントローラ１０の詳細回路図を示し、同回路
の動作を次に説明する。

プレジャッジアドレスカウンタの動作 ＣＣＤライセンサ３の走査位置が、第４図に示す前縁処
理区間の開始点にさしかかると、第２図（Ａ）に示す有
効走査信号ａが、「Ｌ」から「Ｈ」に立上る。この有効
走査信号ａは、第８図に示す２５６歩進ダウンカウンタ
であるプレジャッジアドレスカウンタ３２のロード端子
に入力され、カウンタ３２がカウント値「１２７」にプ
リセットされる。この後、カウンタ３２は、ピクセルク
ロック信号に従って（すなわち主走査が進むに従って）
ダウンカウントされていく。そして、走査位置が通常処
理区間（第４図）の開始位置に達すると、カウンタ３２
のカウント値が「０」になり、カウンタ３２からボロー
信号がカウンタ制御回路３３に出力され、制御回路３３
の端子から「Ｌ」信号がカウンタ３２のクリア端子に
与えられて、カウンタ３２の動作が停止する。このカウ
ンタ３２の動作停止状態は、第４図に示す通常処理期間
を経過するまで続く、ＣＣＤライセンサ３の走査位置
が、第４図に示す後縁処理区間の開始点に達すると、第
８図に示すカウンタ制御回路３３のクリア端子に後縁処
理開始位置信号ｎ（この信号はタイミングアドレスコン
トローラ１１で作成され、その詳細は後述する）が与え
られ、制御回路３３の端子から「Ｈ」信号がカウンタ
３２のクリア端子に与えられて、カウンタ３２が再び動
作を開始する。これによりカウンタ３２はカウント値
「２５５」から順次ダウンカウントされていく。こうし
て、ＣＣＤライセンサ３の走査位置が、第４図に示す後
縁処理区間を通過すると（このときカウンタ３２のカウ
ント値は「１２８」となっている）、第２図（Ａ）に示
す有効走査信号ａが「Ｈ」から「Ｌ」に立下り、同信号
ａが「Ｌ」信号となってカウンタ３２のロード端子に入
力され、カウンタ動作が終了する。このようにして、主
走査がなされるたびに、上記動作が繰り返される。

プレジャッジアドレスデータｌの作成 上記カウンタ３２のカウント値は、前縁および通常処理
区間用のプレジャッジアドレスラッチ回路３４と、後縁
処理区間用のプレジャッジアドレスラッチ回路３５の各
Ｄ端子に入力される。

一方、両ラッチ回路３４，３５のクロック端子には、ス
ルーホール検出信号ｃ（第２図（Ｃ）参照）が直接に、
又はインバータ３６により反転されて入力される。した
がって、スルーホールイメージの穴終了位置に相当する
スルーホール検出信号ｃの「Ｌ」から「Ｈ」への立ち上
りでラッチ回路３４が作動され、そのときのカウント値
が前縁または通常処理区間用のプレジャッジアドレスと
してラッチ回路３４にラッチされる。また、穴開始位置
に相当するスルーホール検出信号ｃの「Ｈ」から「Ｌ」
への立下りでラッチ回路３５が作動され、そのときのカ
ウント値が後縁処理区間用のプレジャッジアドレスとし
てラッチ回路３５にラッチされる。

ラッチ回路３４，３５にラッチされたプレジャッジアド
レスデータの読み出しは、切換回路３７により制御され
る。すなわち、前縁処理区間の開始時に、切換回路３７
のクリア端子に入力される有効走査信号ａ（第２図
（Ａ）参照）により切換回路３７のＱ端子から「Ｌ」信
号が出力されてラッチ回路３４側が能動化され、一方後
縁処理区間の開始時に、切換回路３７のプリセット端子
に入力される後縁処理開始信号で、切換回路３７のＱ端
子から「Ｈ」信号が出力されてラッチ回路３５側が能動
化される。これにより、プレジャッジアドレスデータｌ
は、前縁および通常処理区間においてはラッチ回路３４
にラッチされている穴終了位置に対応するアドレスデー
タｌが読み出されることとなり、また後縁処理区間にお
いてはラッチ回路３５にラッチされている穴開始位置に
対応するアドレスデータｌが読み出されることとなる。

マイクロアドレスデータｋの作成 スルーホール検出信号ｃ（第２図（Ｃ）参照）が「Ｌ」
から「Ｈ」に立上ると（穴終了位置）、同信号ｃが第８
図に示すカウンタ制御回路３８のクロック端子に入力さ
れてそのＱ端子から「Ｈ」信号が出力され、さらにその
「Ｈ」信号が１６歩進アップカウンタであるマイクロア
ドレス用カウンタ３９のクリア端子に入力されてカウン
タクリア指令が解除され、カウンタ動作が開始される。
すなわち、カウンタ３９にカウント値「０」がプリセッ
トされた後、以後はクロックパルスに従ってカウントア
ップされる。このカウンタ３９のＱ端子からの出力デー
タすなわちカウント値がマイクロアドレスデータｋとな
る。

Ｄ−Ｃフラグｍの作成 マイクロアドレス用カウンタ３９の歩進が進み、そのカ
ウント値が「１５」を越えると、カウンタ３９のキャリ
ー端子からキャリー信号が出力され、Ｄ−ＦＦ４０にラ
ッチされる。Ｄ−ＦＦ４０にラッチされたデータは、次
のピクセルクロックで読み出されてＤ−Ｃフラグｍが作
成される。

(3)面積判定回路８ 面積判定回路８は、実測スルーホール径データｂに基づ
いてスルーホールイメージの面積値を算出し、この面積
値をプレジャッジメモリ９から読み出される各種スルー
ホールの面積値データと比較して、スルーホールのタイ
プ分けを行う回路である。第９図は面積判定回路８の詳
細回路図を示し、同回路の動作を次に説明する。

面積値算出 エンコーダ６（第３図）により実測スルーホール径が計
測されると、その上部半径データと下部半径データ（実
測スルーホール径データｂ）が第９図に示す加算回路４
１に入力されて実測スルーホール径が算出され、算出さ
れたデータが累積加算回路４２に送られる。累積加算回
路４２では、スルーホール検出信号ｃ（第２図（Ｃ）参
照）に基づいて、スルーホールイメージの穴開始位置
（つまり信号ｃの「Ｈ」から「Ｌ」への立ち下り）で能
動化され、スルーホールイメージの期間中（つまり信号
ｃが「Ｌ」の期間中）、順次送られてくる実測スルーホ
ール径データを累積加算する。そしてスルーホールイメ
ージの穴終了位置までくると、信号ｃが「Ｌ」から
「Ｈ」に切換わって、累積加算されたデータすなわちス
ルーホール面積データが次段のラッチ回路４３にラッチ
され、同時に累積加算回路４２が不能動化されて累積加
算回路４２のデータがクリアされる。

面積比較 こうして求められたスルーホール面積データは、次段の
比較回路４４に送られ、比較回路４４においてプレジャ
ッジメモリ９から送られてくる８種類のスルーホールの
面積値データｄ（最大許容面積および最小許容面積）と
順次大小比較される。

この場合、プレジャッジメモリ９の面積値データは次の
ようにして読み出される。すなわち、スルーホール検出
信号ｃが「Ｌ」から「Ｈ」に立上って、上記面積値算出
処理が終了すると、つづいて第３図に示すタイミングア
ドレスコントローラ１０から「０」〜「１５」のマイク
ロアドレスデータｋが順次読み出され（この動作につい
ては、タイミングアドレスコントローラ１０の欄で既に
説明済み）、セレクタ１２を介してプレジャッジメモリ
９に与えられる。この間、Ｄ−Ｃフラグｍとして「０」
のデータがプレジャッジアドレス９に与えられており、
またこのデータは同時にセレクタ１２にも与えられて、
セレクタ１２はタイミングアドレスコントローラ１０側
のマイクロアドレスデータｋをプレジャッジメモリ９に
与えるように切換えられている。さらにまた、タイミン
グアドレスコントローラ１０から、プレジャッジアドレ
スデータｌがプレジャッジメモリ９に与えられている
（この動作についても、タイミングアドレスコントロー
ラ１０の欄で既に説明済み）。したがって、プレジャッ
ジメモリ９からは上記Ｄ−Ｃフラグｍ，マイクロアドレ
スｋおよびプレジャッジアドレスｌで特定される面積値
データ（第５図，第６図参照）、すなわち８種類のスル
ーホールに対応した面積値データ（最大許容面積および
最小許容面積）が順次読み出されて、面積判定回路８に
与えられる。

こうして、第９図に示す比較回路４４において、累積加
算回路４２で算出されたスルーホール面積と、プレジャ
ッジメモリ９から読み出されてくるそれぞれのスルーホ
ールイメージに対する面積値データとが順次大小比較さ
れる。この比較結果は、例えば算出スルーホール面積が
比較面積値データよりも大きければ「１」、逆に小さけ
れば「０」の信号として出力される。こうして求められ
た比較データは、１６段シフトレジスタ４５の最上段レ
ジスタに送られる。最上段レジスタに送られた比較デー
タは、次の比較データが最上段レジスタに送られてくる
と第２段レジスタにシフトされる。そして、この第２段
レジスタの比較データと最上段レジスタの比較データの
排他的論理和がＮＯＲゲート４６により求められて、そ
の結果が第３段目のレジスタシフトされる。以下、順次
比較データが最上段レジスタに送られてくる毎に、最上
段レジスタの比較データと第２段レジスタの比較データ
の排他的論理和が求められて第３段レジスタに送られ、
こうして３段目以降の各段レジスタのデータが下段側の
レジスタに順次シフトされてれいく。８種類のスルーホ
ールに対する最大許容面積および最小許容面積との比較
処理を全て終了すると、１６段シフトレジスタ４５の偶
数段にはスルーホールの種類に対応した比較結果が得ら
れることとなる。これら比較結果のデータは、まとめて
取出されてエンコーダ４７に送られ、ここでスルーホー
ルの種類に応じた符号化がなされて、タイプアドレスデ
ータｅとして出力される。

面積比較処理が終了すると、第３図に示すタイミングア
ドレスコントローラ１０からＤ−Ｃフラグｍとして
「１」の信号が出力され（この動作については、タイミ
ングアドレスコントローラ１０の欄で既に説明済み）、
プレジャッジメモリ９に与えられる。また、Ｄ−Ｃフラ
グｍのデータは同時にセレクタ１２に与えられ、これに
よりセレクタ１２は面積判定回路８側に切換えられて、
面積判定回路８から出力される上記タイプアドレスデー
タｅがセレクタ１２を介しプレジャッジメモリ９に与え
られる。これにより、プレジャッジメモリ９から、上記
タイプアドレスデータｅおよびプレジャッジアドレスデ
ータｌに対応した飛び先アドレスデータｒ（第５図，第
７図参照）が読み出され、ＦＩＦ０１３に書き込まれ
る。

(4)タイミングアドレスコントローラ１１ タイミングアドレスコントローラ１１は、後縁処理開始
信号ｎと、径判定処理開始信号ｏと、マスクデータ作成
処理開始信号ｐを作成するための回路である。第１０図
にタイミングアドレスコントローラ１１の詳細回路図を
示し、同回路の動作を次に説明する。

後縁処理開始信号ｎの作成 ＣＣＤライセンサ３の走査位置が、前縁処理区間の開始
点に差しかかると、第２図（Ａ）に示す有効走査信号ａ
が「Ｌ」から「Ｈ」に立上り、同信号ａが、第１０図に
示す２５９２歩進アッパカウンタである絶対アドレスカ
ウンタ４８のクリア端子へ入力されて、カウンタ４８の
カウント値「０」からのカウント動作が開始される。こ
のカウント値は比較回路４９のＡ端子に順次送られる。
比較回路４９においては、Ａ端子に順次入力されてくる
カウント値と、Ｂ端子に与えられる後縁処理開始位置に
相当するカウント値「２４６４」とが比較され、両者が
一致したときに「Ｌ」の後縁処理開始信号ｎを出力す
る。

径判定処理開始信号ｏの作成 絶対アドレスカウンタ４８のカウント値は、上記比較回
路４９以外に、ラッチ回路５０にも入力される。このラ
ッチ回路５０のクロック端子には、インバータ５１を介
してスルーホール検出信号ｃが入力される。したがっ
て、同信号ｃが「Ｈ」から「Ｌ」に立下がったとき（穴
始端位置）に、その時点での絶対アドレスカウンタ４８
のカウント値がスルーホール始端位置の絶対アドレスデ
ータとしてラッチされる。このスルーホール始端位置の
絶対アドレスデータは、Ｄ−Ｃフラグｍとして「１」の
データがＦＩＦ０５２のシフトイン端子に入力されたと
き（すなわち飛び先アドレスが決定されたとき）、ＦＩ
Ｆ０５２に読み込まれる。

一方、絶対アドレスカウンタ４８のカウント値は、さら
に他の比較回路５３にも入力されている。この比較回路
５３においては、順次入力されるカウント値が、プリセ
ット値である「２５６」と比較され、両者が一致したと
き、２５９２歩進アップカウンタである径判定処理用カ
ウンタ５４にクリア解除指令が与えられて、カウント値
「０」からカウント動作が開始される。すなわち、この
径判定処理用カウンタ５４は、絶対アドレス用カウンタ
４８に比べて、カウント値に「２５６」だけ遅れてカウ
ント動作が進むこととなる。このカウンタ５４のカウン
ト値は、比較回路５５のＢ端子に入力される。これに対
し比較回路５５のＡ端子には、既述したＦＩＦ０５２の
出力データ、すなわちスルーホール始端位置の絶対アド
レスデータが入力される。比較回路５５では両データを
比較し、両者が一致したとき一致信号「Ｈ」を出力す
る。この一致信号はインバータ５６で反転されて、
「Ｌ」信号の径判定処理開始信号ｏが作成される。な
お、径判定処理開始信号ｏは、ＦＩＦ０５２のシフトア
ウト端子にも入力され、これにより同信号ｏが出力され
ると同時に、ＦＩＦ０５２から次のスルーホール始端位
置絶対アドレスデータが読み出されて、比較回路５５に
入力される。

マスクデータ作成開始信号ｐの作成 比較回路５５のＹ端子の出力信号はラッチ回路５７のク
ロック端子にも入力されており、したがって上記の径判
定処理開始信号ｏの出力時（スルーホール始端開始位置
の絶対アドレスから「２５６」歩進したときに出力され
る）に、ＦＩＦ０５２のスルーホール始端位置絶対アド
レスデータがラッチ回路５７にラッチされる。このスル
ーホール始端位置絶対アドレスデータは、次段の減算回
路５８に送られ、減算回路５８において、パータンデー
タメモリ１６（第３図）から送られてくるシフトデータ
ｑ（その詳細は後述する）分だけ減算処理される。そし
て、径判定回路１５（第３図）からパターン一致信号ｈ
（その詳細は後述する）が出力されると、この信号ｈに
よりＦＩＦ０５９に上記減算処理後のアドレスデータが
送り込まれる。

ＦＩＦ０５９の次段に位置する比較回路６０のＡ端子に
は、ＦＩＦ０５９のアドレスデータが入力される。これ
に対し、比較回路６０のＢ端子には絶対アドレスカウン
タ４８のカウント値が入力される。比較回路６０では、
両データを比較し、両者が一致したとき一致信号「Ｈ」
を出力する。この一致信号はインバータ６１で反転され
て、「Ｌ」信号のマスクデータ作成処理開始信号ｐが作
成される。この信号ｐは、スルーホール始端位置絶対ア
ドレス値から約１走査ライン分だけカウント歩進したと
きに出力される。なお、上記信号ｐは、ＦＩＦ０５９の
シフトアウト端子にも入力され、これにより同信号ｐが
出力されると同時に、ＦＩＦ０５９から次のアドレスデ
ータが読み出されて、比較回路６０に入力される。

２．径判定手段 (1)パターンデータメモリ１６ まず、パターンデータメモリ１６のメモリ内容について
説明する。このメモリ１６には径比較処理のためのデー
タがストアされている。第１１図はパターンデータメモ
リ１６のデータ構成を示している。

第１５ビット目のエンドゾーンデータは、径比較処理終
了判断用のフラグであり、第１１図に示すエンドゾーン
（詳細は後述する）の領域で値を「１」とし、それ以外
の領域で値を「０」とする。第１４〜第１０ビット目の
シフトデータは、次段のスルーホール径マスクデータ作
成処理時におけるタイミング調整のために必要なデータ
である（その詳細は後述する）。

第９〜第５ビット目の最大許容半径データおよび第４〜
第０ビット目の最小許容半径データは、径比較対象とな
るデータである。

第１２図はパターンデータメモリ１６のメモリ内容を模
式的に示した図である。同図において、Ｘ方向は主走査
方向に対応し、Ｙ方向は副走査方向に対応する。図中点
線で示した半円のＹ軸方向長が標準スルーホール半径Ｙ
_ｉを意味し、その外側の実線で示した半円のＹ軸方向長
が最大許容スルーホール半径Ｙ_imaxを意味し、内側の実
線で示す半円のＹ軸方向長が最小許容スルーホール半径
Ｙ_iminを意味する。これらのＸ方向（主走査方向）に沿
って配列されるスルーホール半径Ｙ_imaxおよびＹ_iminが
パターンデータメモリ９内にアドレス順にストアされ、
その先頭アドレスが既述の飛び先アドレスに対応づけら
れている。なお、第１２図において、Ｄ_iminはｉ（ｉは
０〜８の整数）種目のスルーホールの最小許容直径画素
数、Ｄ_ｉはｉ種目のスルーホールの標準直径画素数、Ｄ
_imaxはｉ種目のスルーホールの最大許容直径画素数を示
す。第１３図にパターンデータメモリ１６内にストアさ
れているデータの一部詳細を示しておく。

(2)径判定処理 第１４図は、径判定手段Ｌの主要部、すなわち径判定回
路１５とその周辺部の回路詳細図を示す。同図と第３図
を用いて、次に径判定処理の動作を説明する。

第３図に示す第１の遅延回路１４により、スルーホール
イメージ始端位置の実測スルーホール径データｆが径判
定回路１５に入力されると、その実測スルーホール径デ
ータｆは、第１４図に示すように上部半径データｆ_１と
下部半径データｆ_２に分れて比較回路６２，６３および
６４，６５の一方の入力端子にそれぞれ入力される。

一方、上記タイミングに合せて、タイミングアドレスコ
ントローラ１１（第３図）から径判定処理開始信号ｏが
ＦＩＦ０１３のシフトアウト端子（読み出し端子）に入
力されて、ＦＩＦ０１３にラッチされていた飛び先アド
レスデータがラッチ回路２３にラッチされる。これと同
時に、径判定処理開始信号ｏはカウンタ１７のロード端
子にも入力され、これにより、ＦＩＦ０１３にラッチさ
れていた飛び先アドレスデータがカウンタ１７にプリセ
ットされ、そのプリセットデータＳ（飛び先アドレスデ
ータ）がパターンデータメモリ１６（第３図）に与えら
れて、飛び先アドレスに対応づけられた径判定データｇ
（最小許容半径データｇ_１および最大許容半径データｇ
_２）が、パターンデータメモリ１６から読み出されて第
１４図に示す上記比較回路６２，６３および６４，６５
の他方の入力端子にそれぞれ入力される。

比較回路６２ではスルーホール上部半径（ｆ_１）と最小
許容半径（ｇ_１）とが比較されて、スルーホール上部半
径（ｆ_１）が最小許容半径（ｇ_１）よりも大きいときに
成立信号「Ｈ」が出力される。また、比較回路６３では
スルーホール下部半径（ｆ_２）と最小許容半径が
（ｇ_１）比較されて、スルーホール下部半径（ｆ_２）が
最小許容半径（ｇ_１）よりも大きいときに成立信号
「Ｈ」が出力される。同様に、比較回路６４ではスルー
ホール上部半径（ｆ_１）と最大許容半径（ｇ_２）が比較
されて、スルーホール上部半径（ｆ_１）が最大許容半径
（ｇ_２）よりも小さいときに成立信号「Ｈ」が出力され
る。また、比較回路６５ではスルーホール下部半径（ｆ
_２）と最大許容半径（ｇ_２）が比較されて、スルーホー
ル下部半径（ｆ_２）が最大許容半径（ｇ_２）よりも小さ
いときに成立信号「Ｈ」が出力される。

各比較回路６２〜６５の出力信号は、それぞれ次段のア
ンドゲート６６に送られ、各比較回路６２〜６５から全
て成立信号「Ｈ」が出力されているときには「Ｈ」信号
（カウンタクリア解除指令信号）が、また１つでも不成
立信号（「Ｌ」信号）が出力されているときには「Ｌ」
信号（カウンタクリア指令信号）が、アップカウンタ１
７のクリア端子に与えられる。

したがって、各比較回路６２〜６５での比較結果が全て
成立しているとき、すなわち実測スルーホール径が許容
範囲にあるときには、カウンタ１７は次のピクセルクロ
ッツクで「１」だけカウントアップされ、これにより飛
び先アドレスの次の番地に対応づけられた径判定データ
ｇが各比較回路６２〜６５の他方の入力端子にそれぞれ
入力される。このとき、各比較回路６２〜６５の一方の
入力端子には、次の実測スルーホール径データｆが入力
されてくるため、これらのデータを用いて各比較回路６
２〜６５において上記と同様の比較判定処理がなされ
る。

こうして、比較回路６２〜６５による全ての比較結果が
成立を続ける限り、カウンタ１７は歩進を続けてパター
ンデータメモリ１６から新たな径比較データｇが比較回
路６２〜６５に順次送り込まれ、これらの径比較データ
と順次送られてくる実測スルーホール径データとの比較
処理が続けられる。

実測スルーホール径が許容範囲内にあって、径比較処理
が第１２図に示すエンドゾーンまで進むと、パターンデ
ータメモリ９から読み出される第１５ビット図のエンド
ゾーンデータ（第１１図，第１３図参照）が「０」から
「１」に切り変わり、エンドゾーンデータｔとして
「Ｈ」信号が第１４図に示すアンドゲート６７の一方の
入力端子に与えられる。そして、このエンドゾーンの範
囲内においてスルーホールイメージが終端位置に達する
と（この場合は、スルーホールイメージがマスキング対
象のスルーホールに該当している）、アンドゲート６７
の他方の入力端子に与えられているスルーホール検出信
号ｕ（スルーホール検出信号ｃを第１の遅延回路１４に
より２５６画素分遅延させた信号）が「Ｌ」から「Ｈ」
に立上り、これによりアンドゲート６７から「Ｈ」信号
が出力されて、ナンドゲート６９の一方の入力端子に入
力されるとともに、ラッチ回路６８にラッチされる。同
時に、ラッチ回路６８にラッチされていた１つ前のデー
タ「Ｌ」に基づき、ラッチ回路６８の端子から「Ｈ」
信号がナンドゲート６９の他方の入力端子に与えられ、
これによりナンドゲート６９の出力信号は「Ｈ」から
「Ｌ」に切換わる。次のピクセルクロックでは、ラッチ
回路６８にラッチされている「Ｈ」のデータに基づき
端子から「Ｌ」信号がナンドゲート６９に与えられるた
め、ナンドゲート６９の出力信号は再び「Ｈ」に戻る。
こうして、全ての実測スルーホール径が許容範囲内にあ
れば、そのスルーホールイメージに対する全ての径比較
処理が終了したときに、１パルス幅のパターン一致信号
ｈが径判定回路１５から出力されることとなる。

これに対し、径比較処理の途中で比較回路６２〜６５の
比較結果に一部でも不成立の比較結果が生じると（この
場合は、スルーホールイメージでないか、又は欠陥のあ
るスルーホール）、アンドゲート６６から「Ｌ」信号
（カウンタクリア指令信号）が出力されて、カウンタ１
７のカウント値が「０」にクリアされる。これにより、
次のピクセルクロックでパターンデータメモリ１６から
径比較データとしてアドレス「０」に対応づけられたデ
ータ、すなわちこの実施例では第１３図に示すように
「０」のデータが比較回路６２〜６５に読み出され、比
較回路６２〜６５による比較結果は引き続き不成立とな
る。こうして、カウンタ１７はスルーホールイメージに
対する全ての径比較処理が終了するまでクリア状態に保
たれ、したがってその間エンドゾーン信号は「０」（第
１３図のアドレス「０」に対応づけられた径比較データ
を参照）に保たれて、径判定回路１５からパターン一致
信号ｈが出力されることはない。

３．マスクデータ作成手段Ｍ (1)マスクデータメモリ２０ まず、マスクデータメモリ２０のメモリ内容について説
明する。このメモリ２０にはマスクデータ作成のために
必要なデータがストアされている。第１５図はマスクデ
ータメモリ２０のデータ構成を示している。

第７ビット目のマスク終了フラグβは、マスク処理の終
了を示すためのフラグであり、マスク処理期間には
「１」のデータが対応づけられ、非マスク処理期間には
「０」のデータが対応づけられている。

第６および第５ビット目のマスク機能データαは、マス
ク非処理指令と、３種類のマスク処理指令を与えるため
のデータである。第１表にマスク機能データαとマスク
機能との関係を示す。

ここで上記マスク機能の目的を概念的に説明すると、処
理Ｉの反転マスク指令は、実イメージと同一サイズのス
ルーホールマスクイメージを作成することを目的とす
る。また、処理IIの所定径マスク指令は、実イメージよ
りも少し大きな円形のスルーホールマスクイメージを作
成することを目的とする。さらに処理IIIのランド残り
幅加算マスク指令は、実イメージの周辺部に所定幅（ラ
ンド残り幅）だけ加算されたスルーホールマスクイメー
ジを作成することを目的とする。そして、処理IVのマス
ク非処理指令は、スルーホールマスクイメージが作成さ
れないようにすることを目的とする。

第１５図に示す第４から第０ビット目のマスクデータθ
は、上記マスク機能（各処理Ｉ〜IV）によってデータ内
容が異なる。第２表に各処理Ｉ〜IVとデータ内容との関
係を示す。

第１６図は、処理II（所定径マスク指令）に対応するマ
スクデータθのメモリ内容を模式的に示した図である。
同図において、Ｘ方向は主走査方向に対応し、Ｙ方向は
副走査方向に対応する。図中Ｙ_ｉがマスクデータθを表
しており、このマスクデータＹ_ｉは、最大許容直径にラ
ンド残り幅を加えた直径の円イメージのＹ軸方向上の半
径寸法値（画素数に換算された寸法値）に相当する。こ
れらのＸ方向（主走査方向）に沿って配列されるマスク
データＹ_ｉが、マスクデータθとしてマスクデータメモ
リ２０内に順次アドレス順にストアされ、この先頭アド
レスが既述のスルーホールの種類に応じた飛び先アドレ
スに対応づけられている。

第１７図は。処理III（ランド残り幅加算マスク指令）
に対応するマスクデータθのメモリ内容を模式的に示し
た図である。Ｘ軸，Ｙ軸は第１６図の場合と同様に定義
される。同図(a)において、Ｙ_ｉがマスクデータθを表
している。このマスクデータＹ_ｉは、同図(b)に示す基
準スルーホールの半円イメージＢと、そのイメージＢに
ランド残り幅を加えた直径の半円イメージＣとを想定し
て、Ｙ軸方向上の半円イメージＣの寸法値から、同じく
Ｙ軸方向上の半円イメージＢの寸法値を差し引いた値
（画素数に換算された値）に相当する。これらのＹ方向
（主走査方向）に沿って配列されたマスクデータＹ
_ｉが、マスクデータθとしてマスクデータメモリ２０内
に順次アドレス順にストアされ、その先頭アドレスが既
述のスルーホールの種類に応じた飛び先アドレスに対応
づけられている。

第１８図にマスクデータメモリ２０内にストアされてい
るデータの一部詳細を示しておく。同図からも分るよう
に、各処理Ｉ〜IVの先頭アドレスは、パターンデータメ
モリ１６の飛び先アドレスと同じアドレスとなってい
る。すなわちこの実施例では、スルーホールの種類に応
じてマスク機能つまりマスク処理（Ｉ〜III）が予め決
められている。なお、第７ビット図のマスク終了フラグ
βは、処理Ｉの場合には全てのアドレスに「１」がスト
アされ、処理II，IIIの場合にはマスクデータの値が存
在する（「０」でない）アドレスに「１」のデータが、
他のアドレスに「０」のデータがそれぞれストアされて
いる。

(2)マスクデータ作成処理 第１９図は、マスクデータ作成手段Ｍの主要部、すなわ
ちマスクデータ作成回路１９とその周辺部の回路詳細図
を示す。同図と第３図を用いて、次にマスクデータ作成
処理の動作を説明する。この場合、マスク機能に応じて
動作が異なるため、各場合に分けて動作説明を行う。

処理Ｉ（反転マスク指令）の場合 前述のラッチ回路２３（第３図）にラッチされた飛び先
アドレスデータは、径判定回路１５（第３図）からパタ
ーン一致信号ｈが出力されると、その信号ｈがＦＩＦ０
２２のシフトイン端子（書き込み端子）に入力されるこ
とにより、ＦＩＦ０２２に読み込まれる。

この後、第３図に示す第２の遅延回路１８により、スル
ーホールイメージ始端位置の実測スルーホール径データ
ｉが、マスクデータ作成回路１９に入力されると、その
実測スルーホール径データｉは、第１９図に示すように
上部半径データｉ_１と下部データｉ_２に分かれて、加算
回路７０，７１のＡ端子にそれぞれ入力される。

一方、上記タイミングに会わせて、タイミングアドレス
コントローラ１１（第３図）からマスクデータ作成処理
開始信号ｐがＦＩＦ０２２のシフトアウト端子（読み出
し端子）に入力されるとともに、アップカウンタ２１の
ロード端子に入力される。これによりＦＩＦ０２２にラ
ッチされていた飛び先アドレスデータがカウンタ２１に
プリセットされ、そのプリセットデータｗ（飛び先アド
レスデータ）がマスクデータメモリ２０（第３図）に与
えられて、飛び先アドレスデータに対応づけられたマス
ク処理データα，β，θがマスクデータメモリ２０から
読み出されることとなる。

ここでは、処理Ｉ（反転マスク指令）の場合を想定して
いるので、マスク機能データαとして「１」「１」のデ
ータが（第１表，第１８図参照）第１９図に示す加算回
路７０，７１の機能選択端子に入力される。加算回路７
０，７１は、その機能選択端子に「１」「１」のデータ
が入力されたときは、Ａ端子の入力端子のみを出力する
ように構成されており、したがって実測スルーホール径
データｉ_１，ｉ_２がそのまま次段のラッチ回路７２送ら
れる。一方、マスク機能データαは回路７３を経てラッ
チ回路７２のクリア端子にも送られる。いま、マスク機
能データαは「１」「１」が与えられているため、ラッ
チ回路７２のクリア端子には「Ｈ」信号（クリア解除信
号）が入力される。したがって、ラッチ回路７２に送ら
れた実測スルーホール径データｉは、次のクロックパル
スでそのまま次段のデコーダ２４（第３図）に送られる
こととなる。

ところで、第６および第５ビット目のマスク機能データ
αが上記のようにマスクデータ作成回路１９に入力され
る一方で、第７ビット目のマスク終了フラグβがカウン
タ２１のクリア端子に同時に入力される。ここではマス
ク終了フラグβとして「１」（第１８図の処理Ｉの欄参
照）が与えられているので、次のピクセルクロックでカ
ウンタ２１は「１」だけカウントアップされる。

このカウントアップにより、飛び先アドレスの次の番地
のデータがパターンマスクメモリ２０から読み出され、
このデータは前回のデータと同じであるので（第１８図
の処理Ｉの欄参照）前回と同様のマスクデータ作成処理
が行なわれる。すなわち、実測スルーホール径データｉ
がそのままスルーホール径マスクデータｊとしてデコー
ダ２４に出力される。以下同様にして、実測スルーホー
ル径データｉがマスクデータ作成回路１９に入力される
毎に同一サイズのスルーホール径マスクデータが順次作
成されてデコーダ２４へ出力されていく。このようにし
て、実イメージと同一サイズのスルーホールマスクイメ
ージが作成されることとなる。

処理II（所定径マスク指令）の場合 処理IIの処理Ｉに対する相違点として、第６および第５
ビット目のマスク機能データαが「１」「１」ではなく
「１」「０」となっている点が掲げられる（第１８図の
処理IIの欄参照）。このマスク機能データαとして
「１」「０」が第１９図に示す加算回路７０，７１の機
能選択端子に入力されると、加算回路７０，７１はＡ端
子ではなくＢ端子に入力された信号をラッチ回路７２へ
出力するように切換えられる。ところで、ラッチ回路７
０，７１のＢ端子には、マスクデータメモリ２０にスト
アされている第４〜第０ビット目のマスクデータθが入
力されるため、マスクデータ作成回路１９により作成さ
れるスルーホールマスクイメージは、マスクデータメモ
リ２０から順次読み出されるマスクデータθにより特定
される円イメージ、すなわち実測スルーホールイメージ
よりは少し径の大きな所定径の円イメージとなる。

なお、実イメージとのタイミングを合わせるために、マ
スクデータメモリ２０からのデータ読み出しを、処理Ｉ
の場合よりもランド残り幅だけ早くする必要がある。そ
のため、この実施例では、そのランド残り幅に相当する
データをシフトデータとしてパターンデータメモリ１６
の対応するエリアにストアしておき（第１３図における
第１４〜第１０ビットのデータＬ_ｎ参照）、径比較処理
の際に対応するシフトデータＬ_ｎをアドレスコントロー
ラ１１に送って、処理Ｉの場合よりもランド残り幅だけ
早いタイミングでマスクデータ作成信号ｐを出力させて
いる（詳細は既述のアドレスコントローラ１１の説明の
欄を参照）。その他の動作は処理Ｉと同様である。

処理III（ランド残り幅加算マスク指令）の場合、 処理IIIの処理IIに対する相違点として、第６および第
５ビット目のマスク機能データαが「１」「０」ではな
く「０」「１」となっている点が掲げられる（第１８図
の処理IIIの欄参照）。このマスク機能データαとして
「０」「１」が第１９図に示す加算回路７０，７１の機
能選択端子に入力されると、加算回路７０，７１はＡ端
子に入力される実測スルーホール径データｉ_１，ｉ
_２と、マスクパターンメモリ２０から読み出されるマス
クデータθとを加算して、その加算したデータをラッチ
回路７２に出力するように切換えられる。ここで、マス
クパターンメモリ２０から順次読み出されるマスクデー
タθは、ランド残り幅として加算すべきデータであるた
め、マスクデータ作成回路１９により作成されるスルー
ホールマスクイメージは、実イメージの周辺部にランド
残り幅を加算したスルーホールマスクイメージとなる。
その他の動作は処理IIの場合と同様である。

処理IV（非処理マスク指令）の場合 径判定回路１５（第３図）からパターン一致信号ｈが出
力されなかったときは、カウンタ２１のカウント値は
「０」となっており、マスクパターンメモリ２０からは
マスク機能データαとして「０」「０」のデータがマス
クデータ作成回路１９に与えられる（第１８図の処理IV
の欄参照）。この「０」「０」のマスク機能データα
は、第１９図に示すアンドゲート７３に与えられて、デ
ータクリア指令（「Ｌ」信号）がラッチ回路７２のクリ
ア端子に入力され、これによりラッチ回路７２からは
「０」のデータが出力されることとなる。すなわち、処
理IVの場合には、スルーホールマスクイメージの作成が
なされることはない。

なお、マスクデータ作成処理後に行なわれるマスク処理
については、マスキング原理の欄で既に説明したので、
ここではその説明を省略することとする。

Ｄ．実施例の効果 以上のように、この実施例では、スルーホールパターン
を自動的に検出してマスキングすることができるため、
スルーホールの存在する被検査物のパターンマッチング
法による欠陥検査が可能となる。この場合、面積判定回
路８においてスルーホールのタイプ分けを行うため、複
数種類のスルーホールに対するマスク処理が可能とな
る。また、マスクデータ作成回路１９においては、マス
クデータメモリ２０から与えられるマスク処理データに
基づいて、スルーホールの種類に応じた３種類のマスク
処理を行なえる。しかも、プレジャッジアドレスにより
対応づけられる前縁処理区間と後縁処理区間を設けてメ
モリ１６，２０の飛び先アドレスを決定するようにした
ため、上記区間におけるスルーホールの欠けたイメージ
に対してもマスク処理を行なえる。

（発明の効果） 以上のように、この発明のパータンマスキング方法およ
びその装置によれば、スルーホールパターンを自動的に
検出してマスキングすることができるため、スルーホー
ルの存在する被検査物のパターンマッチング法による検
査が可能となる。

また、この発明では、一主走査区間の両端に想定された
前縁処理区間および後縁処理区間においては、それぞれ
主走査ライン上のスルーホール終了位置および開始位置
に応じて、スルーホール面積を最大許容面積値および最
小許容面積値と比較する。

このため、一走査ラインの両端位置においてスルーホー
ルの画像の一部に欠けが生じても、その画像がスルーホ
ールであると判定可能であり、パターンマスクを正確に
作成することができる。

【図面の簡単な説明】

第１図はこの発明のマスキング原理を概念的に示した
図、第２図はそのマスキング手順を示したタイムチャー
ト、第３図はマスキング装置の一例を示したブロック
図、第４図はＣＣＤ走査幅に対するプレジャッジアドレ
スの対応づけを説明するための図、第５図はプレジャッ
ジメモリの概略的なメモリ内容を示した図、第６図はプ
レジャッジメモリの面積値データの一部詳細を示した
図、第７図はプレジャッジメモリの飛び先アドレスデー
タの一部詳細を示した図、第８図はタイミングアドレス
コントローラの詳細回路図、第９図は面積判定回路の詳
細回路図、第１０図はタイミングアドレスコントローラ
の詳細回路図、第１１図はパターンデータメモリのデー
タ構成を示す図、第１２図はパターンデータメモリのメ
モリ内容説明図、第１３図はパターンデータメモリの詳
細説明図、第１４図は径判定手段の主要部を示す詳細回
路図、第１５図はマスクデータメモリのデータ構成を示
す図、第１６図はマスク処理IIに対応するマスクデータ
のメモリ内容説明図、第１７図はマスク処理IIIに対応
するマスクデータのメモリ内容説明図、第１８図はマス
クデータメモリの詳細説明図、第１９図はマスクデータ
作成手段の主要部の回路詳細図である。 ５…画像データ作成回路、 ６…エンコーダ（径測定手段）、 ７…マスク処理回路、８……面積判定回路、 ９…プレジャッジメモリ、 １０，１１…タイミングアドレスコントローラ、 １４…第１の遅延回路、１５…径判定回路、 １６…パターンデータメモリ、 １８…第２の遅延回路、 １９…マスクデータ作成回路、 ２０…マスクデータメモリ、 Ｋ…面積判定手段、Ｌ…径判定手段、 Ｍ…マスクデータ作成手段

フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/00 Ｑ 6921−4Ｅ (72)発明者 堀田 十三二 京都府京都市山科区御陵別所町111−１ (72)発明者 矢野 裕宜 京都府京都市西京区大原野東境谷町１丁目 １番10−601 (56)参考文献 特開 昭56−71178（ＪＰ，Ａ) 特開 昭50−103941（ＪＰ，Ａ)

Claims (8)

【特許請求の範囲】
1. 【請求項１】スルーホールを有する被検査物の２値化画
   像データを主走査方向に沿って時系列的に入力して、副
   走査方向に配置される複数画素分の２値化画像データ群
   を順次作成する画像データ作成工程と、 作成された前記２値化画像データ群の中央画素位置から
   副走査方向に連続するスルーホールデータに基づいてス
   ルーホール径を測定する径測定工程と、 測定したスルーホール径を主走査方向順に順次累積加算
   してスルーホール面積を算出し、算出したスルーホール
   面積を最大許容面積値および最小許容面積値と比較して
   許容範囲に含まれるか判定する面積判定工程と、 算出したスルーホール面積が許容範囲にあると判定され
   たときに、実測スルーホール径を主走査方向順に最大許
   容径および最小許容径と順次比較して許容範囲に含まれ
   るか判定する径判定工程と、 許容範囲にあると判定されたすべてのスルーホール径に
   対応したスルーホール径マスクデータを主走査方向順に
   順次作成するマスクデータ作成工程と、 前記スルーホール径マスクデータに基づき、前記被検査
   物の副走査方向に配置される２値化画像データ群に対し
   順次マスク処理するマスク処理工程とを含み、 前記面積判定工程が、 一主走査区間の両端に前縁処理区間と後縁処理区間を想
   定し、前縁処理区間においては、主走査ライン上のスル
   ーホール終了位置を検出してその位置に対応する最大許
   容面積値および最小許容面積値との比較を行うととも
   に、後縁処理区間においては、主走査ライン上のスルー
   ホール開始位置を検出してその位置に対応する最大許容
   面積値および最小許容面積値との比較を行う工程 を含むことを特徴とするパターンマスキング方法。
2. 【請求項２】面積判定工程は、算出したスルーホール面
   積を、径の異なる複数種類のスルーホールに対応した最
   大許容面積値および最小許容面積値と順次比較して、そ
   の比較結果からスルーホールの種類を特定する工程を含
   む特許請求の範囲第１項記載のパターンマスキング方
   法。
3. 【請求項３】マスクデータ作成工程は、実測スルーホー
   ル径と同一径のスルーホール径マスクデータを作成する
   工程を含む特許請求の範囲第１項または第２項に記載の
   パターンマスキング方法。
4. 【請求項４】マスクデータ作成工程は、実測スルーホー
   ル径の周辺に所要寸法だけ加算されたスルーホール径マ
   スクデータを作成する工程を含む特許請求の範囲第１項
   または第２項に記載のパターンマスキング方法。
5. 【請求項５】マスクデータ作成工程は、実測スルーホー
   ル径よりも大きな所定径のスルーホール径マスクデータ
   を作成する工程を含む特許請求の範囲第１項または第２
   項に記載のパターンマスキング方法。
6. 【請求項６】スルーホールを有する被検査物の２値化画
   像データを主走査方向に沿って時系列的に入力して、副
   走査方向に配置される複数画素分の２値化画像データ群
   を順次作成する画像データ作成手段と、 作成された前記２値化画像データ群の中央画素位置から
   副走査方向に連続するスルーホールデータに基づいてス
   ルーホール径を測定する径測定手段と、 測定したスルーホール径を主走査方向順に順次累積加算
   してスルーホール面積を算出し、算出したスルーホール
   面積を最大許容面積値および最小許容面積値と比較して
   許容範囲に含まれるか判定する面積判定手段と、 算出したスルーホール面積が許容範囲にあると判定され
   たときに、実測スルーホール径を主走査方向順に最大許
   容径および最小許容径と順次比較して許容範囲に含まれ
   るか判定する径判定手段と、 許容範囲にあると判定されたすべてのスルーホール径に
   対応したスルーホール径マスクデータを主走査方向順に
   順次作成するマスクデータ作成手段と、 前記スルーホール径マスクデータに基づき、前記被検査
   物の副走査方向に配置される２値化画像データ群に対し
   順次マスク処理するマスク処理手段とを備え、 前記面積判定手段が、 一主走査区間の両端に前縁処理区間と後縁処理区間を想
   定し、前縁処理区間においては、主走査ライン上のスル
   ーホール終了位置を検出してその位置に対応する最大許
   容面積値および最小許容面積値との比較を行うととも
   に、後縁処理区間においては、主走査ライン上のスルー
   ホール開始位置を検出してその位置に対応する最大許容
   面積値および最小許容面積値との比較を行う手段 を含むことを特徴とするパターンマスキング装置。
7. 【請求項７】面積判定手段は、 算出したスルーホール面積を、径の異なる複数種類のス
   ルーホールに対応した最大許容面積値および最小許容面
   積値と順次比較して、その比較結果からスルーホールの
   種類を特定する手段 を含む特許請求の範囲第６項記載のパターンマスキング
   装置。
8. 【請求項８】径判定手段は、 算出したスルーホール径を、径の異なる複数種類のスル
   ーホールのうち、面積判定手段によって特定されたスル
   ーホールに対応する最大許容径および最小許容径と比較
   する手段 を含む特許請求の範囲第７項記載のパターンマスキング
   装置。