JPS61278706A - パタ−ン外観検査装置のマスキング機構 - Google Patents
パタ−ン外観検査装置のマスキング機構Info
- Publication number
- JPS61278706A JPS61278706A JP11886585A JP11886585A JPS61278706A JP S61278706 A JPS61278706 A JP S61278706A JP 11886585 A JP11886585 A JP 11886585A JP 11886585 A JP11886585 A JP 11886585A JP S61278706 A JPS61278706 A JP S61278706A
- Authority
- JP
- Japan
- Prior art keywords
- defective
- masking
- defect
- stored
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は印刷基板のパターン外観検査に際し、例えばス
ルーホールなど、パターン欠陥と判定すべからざる部分
（以後、不要欠陥とよぶ）を、欠陥と判定してしまうの
を防止するパターン外観検査装置のマスキング機構に関
スル。
ルーホールなど、パターン欠陥と判定すべからざる部分
（以後、不要欠陥とよぶ）を、欠陥と判定してしまうの
を防止するパターン外観検査装置のマスキング機構に関
スル。
従来は、スルーホール認識用アルゴリズムパターンを設
け、特定のスルーホール径のみをマスクする（外観不良
と判定しない）ようにしていた。
け、特定のスルーホール径のみをマスクする（外観不良
と判定しない）ようにしていた。
このため、一枚の基板の中に直径の異なる多種類のスル
ーホールが混在する場合などには対応できなかった。す
なわち、不良判定がら除外すべきスルーホールの径が限
定されており、がっ−走査画像の両端部に発生したスル
ーホールは部分的な画像となるためスルーホール認識が
できないなどの問題があった。
ーホールが混在する場合などには対応できなかった。す
なわち、不良判定がら除外すべきスルーホールの径が限
定されており、がっ−走査画像の両端部に発生したスル
ーホールは部分的な画像となるためスルーホール認識が
できないなどの問題があった。
本発明では、上記従来のパターン外観検査装置の問題点
を解消し、印刷基板のパターンに、任意に多数種類の直
径のスルーホールが混在する場合でも、スルーホール画
像が部分的な画像となった場合でも、又は、スルーホー
ル以外の任意形状の不要欠陥に対しても、リアルタイム
でマスキング可能な、パターン外観検査装置のマスキン
グ機構を提供することを目的とする。
を解消し、印刷基板のパターンに、任意に多数種類の直
径のスルーホールが混在する場合でも、スルーホール画
像が部分的な画像となった場合でも、又は、スルーホー
ル以外の任意形状の不要欠陥に対しても、リアルタイム
でマスキング可能な、パターン外観検査装置のマスキン
グ機構を提供することを目的とする。
Ｃ問題点を解決するための手段〕
上記目的を達成するために本発明においては、検査対°
象である特定品種印刷基板の不要欠陥部分を、あらかじ
めマスキング・データ記憶部に記憶させておいて、実際
の検査時に通常の手段で欠陥と判定された部分が生じた
場合には、その部分に関するマスキング・データの有無
をマスキング・データ記憶部にリアルタイムで照合し、
その部分に関するマスキング・データが記憶されていた
場合には、該欠陥判定は不要欠陥に関するものとして取
り消すこととした。
象である特定品種印刷基板の不要欠陥部分を、あらかじ
めマスキング・データ記憶部に記憶させておいて、実際
の検査時に通常の手段で欠陥と判定された部分が生じた
場合には、その部分に関するマスキング・データの有無
をマスキング・データ記憶部にリアルタイムで照合し、
その部分に関するマスキング・データが記憶されていた
場合には、該欠陥判定は不要欠陥に関するものとして取
り消すこととした。
第１図（ａ）は本発明一実施例のブロック図（但し本発
明で付加した部分を破線で囲んで示す）、第１図（ｂ）
はマスキング・データ記憶部に記憶されたマスキング部
レベルと銅べた部のレベルを比較して示す。なお、この
印刷基板のパターン外観検査は、任意にＡ、 Ｂの２チ
ヤンネルに分けた２枚の印刷基板のパターン外観を相互
に比較し、相違が発見されなければ２枚とも良品とみな
す方式によっている。第１図（ａ）で、１はＡチャンネ
ル印刷基板の比較対象部分をビデオ・カメラで撮像して
得た高解像度の２値化画像信号、２はＢチャンネルの対
応部分の高解像度の２値化画像信号、３はマスキング・
データ記憶部、４はマスキング・データ記憶部に対する
制御部、５．６は、それぞれ、Ａ、Ｂチャンネル用特徴
抽出部（例えば走査中にレベルが急変する所をパターン
の輪郭とみなすなど）、７は通常の手段（Ａ、Ｂチャン
ネルの２値化画像を比較して、画像位置を多少ずらした
りしても、どうしても相違ビット数が所定値以下になら
なければ相違あり、欠陥ありと判定する）による欠陥判
定部、８は欠陥照合判定部、９は欠陥（ありと判定した
）出力である。
明で付加した部分を破線で囲んで示す）、第１図（ｂ）
はマスキング・データ記憶部に記憶されたマスキング部
レベルと銅べた部のレベルを比較して示す。なお、この
印刷基板のパターン外観検査は、任意にＡ、 Ｂの２チ
ヤンネルに分けた２枚の印刷基板のパターン外観を相互
に比較し、相違が発見されなければ２枚とも良品とみな
す方式によっている。第１図（ａ）で、１はＡチャンネ
ル印刷基板の比較対象部分をビデオ・カメラで撮像して
得た高解像度の２値化画像信号、２はＢチャンネルの対
応部分の高解像度の２値化画像信号、３はマスキング・
データ記憶部、４はマスキング・データ記憶部に対する
制御部、５．６は、それぞれ、Ａ、Ｂチャンネル用特徴
抽出部（例えば走査中にレベルが急変する所をパターン
の輪郭とみなすなど）、７は通常の手段（Ａ、Ｂチャン
ネルの２値化画像を比較して、画像位置を多少ずらした
りしても、どうしても相違ビット数が所定値以下になら
なければ相違あり、欠陥ありと判定する）による欠陥判
定部、８は欠陥照合判定部、９は欠陥（ありと判定した
）出力である。
本発明では、第１段階として、マスキング・データ記憶
部に記憶させるためのマスキング・データを作成しなけ
ればならないが、■銅べた基板にマスク対象とするスル
ーホールだけを穿設した基板（実検査する基板の製造工
程中途にあるものを用いればよい）を撮像して其の画像
を使用する、■不要欠陥部のみを形成したホトマスクを
マスキング・データ用として特別に作成して使用するな
どする。第２段階として、上記のようにして作成したマ
スキング・データ用の基板またはホトマスクを、通常の
パターン外観検査時のようにＡチャンネルで撮像して（
但し第１図（ａ）中、Ａチャンネル画像信号入り口にあ
るスイッチは図示の如く接続）、第１段階で作成したマ
スキング・データの画像信号のみをマスキング・データ
記憶部に記憶させる。（以後、実際のパターン外観検査
を行う場合は、上記スイッチは図示の場合と反対に下方
に接続しておく。） 以上の如く準備した後、Ａ、８両チャンネルの印刷基板
のパターン外観検査を実行し、両チャンネルの印刷基板
のパターン外観の間に相違が認められて欠陥判定が下さ
れた場合（この比較方式検査法の場合、相違ありと判定
されると両チャンネルの基板とも欠陥ありと判定される
）、その相違が発見された個所のデータがマスキング・
データ記憶部に記憶されていないかリアルタイムで照合
し、記憶されていれば欠陥判定が取り消される。
部に記憶させるためのマスキング・データを作成しなけ
ればならないが、■銅べた基板にマスク対象とするスル
ーホールだけを穿設した基板（実検査する基板の製造工
程中途にあるものを用いればよい）を撮像して其の画像
を使用する、■不要欠陥部のみを形成したホトマスクを
マスキング・データ用として特別に作成して使用するな
どする。第２段階として、上記のようにして作成したマ
スキング・データ用の基板またはホトマスクを、通常の
パターン外観検査時のようにＡチャンネルで撮像して（
但し第１図（ａ）中、Ａチャンネル画像信号入り口にあ
るスイッチは図示の如く接続）、第１段階で作成したマ
スキング・データの画像信号のみをマスキング・データ
記憶部に記憶させる。（以後、実際のパターン外観検査
を行う場合は、上記スイッチは図示の場合と反対に下方
に接続しておく。） 以上の如く準備した後、Ａ、８両チャンネルの印刷基板
のパターン外観検査を実行し、両チャンネルの印刷基板
のパターン外観の間に相違が認められて欠陥判定が下さ
れた場合（この比較方式検査法の場合、相違ありと判定
されると両チャンネルの基板とも欠陥ありと判定される
）、その相違が発見された個所のデータがマスキング・
データ記憶部に記憶されていないかリアルタイムで照合
し、記憶されていれば欠陥判定が取り消される。
実際には、印刷基板上の銅箔配線パターンに対し工、ス
ルーホールが中心位置から多少ずれて穿設されている（
但し実用上差支えない程度に）場合などに欠陥判定を下
されることが多い。
ルーホールが中心位置から多少ずれて穿設されている（
但し実用上差支えない程度に）場合などに欠陥判定を下
されることが多い。
以上説明したように本発明によれば、検査不要部分を任
意にマスクすることが出来、検査結果の検討（欠陥判定
が出た２枚の基板に対して、目視等によりどちらのチ中
ンネルの基板が実際に不良かを調べるなどしなければな
らない）時間が短縮され、また、種々の径のスルーホー
ルが混在している基板の場合、従来の如く特定径スルー
ホール以外はマスク出来ないなどという不都合も生じな
い。
意にマスクすることが出来、検査結果の検討（欠陥判定
が出た２枚の基板に対して、目視等によりどちらのチ中
ンネルの基板が実際に不良かを調べるなどしなければな
らない）時間が短縮され、また、種々の径のスルーホー
ルが混在している基板の場合、従来の如く特定径スルー
ホール以外はマスク出来ないなどという不都合も生じな
い。
第１図（ａ）は本発明一実施例のブロック図、第１図（
ｂ）はマスキング・データ記憶部に記憶させるデータの
レベルを示す図である。 １−Ａチャンネルの２値化画像信号、 ２−・Ｂチ中
ンネルの２値化画像信号、 ３・−マスキング・データ
記憶部、 ４・−・其の制御部、 ５．６−特徴抽出
部、 ７・・−欠陥判定部、 ８・−欠陥照合判定部、
９−・−欠陥出力。
ｂ）はマスキング・データ記憶部に記憶させるデータの
レベルを示す図である。 １−Ａチャンネルの２値化画像信号、 ２−・Ｂチ中
ンネルの２値化画像信号、 ３・−マスキング・データ
記憶部、 ４・−・其の制御部、 ５．６−特徴抽出
部、 ７・・−欠陥判定部、 ８・−欠陥照合判定部、
９−・−欠陥出力。
Claims (1)
- 印刷基板のパターン外観検査に際し、特定部分に外観
異常相当事象が存在しても不良とは判定しないようにす
るパターン外観検査装置のマスキング機構において、検
査対象品種印刷基板の上記特定部分を、あらかじめマス
キング・データ記憶部に記憶させておいて、通常の手段
でパターン外観に欠陥ありと判定された部分につき、マ
スキング・データ記憶部に記憶されている上記特定部分
に関するデータ内容と照合し、マスキング・データ記憶
部に当該部分に関するデータが記憶されていた場合には
、欠陥判定を取り消すようにしたことを特徴とするパタ
ーン外観検査装置のマスキング機構。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11886585A JPS61278706A (ja) | 1985-06-03 | 1985-06-03 | パタ−ン外観検査装置のマスキング機構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11886585A JPS61278706A (ja) | 1985-06-03 | 1985-06-03 | パタ−ン外観検査装置のマスキング機構 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61278706A true JPS61278706A (ja) | 1986-12-09 |
Family
ID=14747039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11886585A Pending JPS61278706A (ja) | 1985-06-03 | 1985-06-03 | パタ−ン外観検査装置のマスキング機構 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61278706A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63124939A (ja) * | 1986-11-14 | 1988-05-28 | Hitachi Ltd | パターン検査方法およびその装置 |
| US7133550B2 (en) | 2000-11-09 | 2006-11-07 | Hitachi, Ltd. | Pattern inspection method and apparatus |
| US7269280B2 (en) | 2001-07-09 | 2007-09-11 | Hitachi, Ltd. | Method and its apparatus for inspecting a pattern |
-
1985
- 1985-06-03 JP JP11886585A patent/JPS61278706A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63124939A (ja) * | 1986-11-14 | 1988-05-28 | Hitachi Ltd | パターン検査方法およびその装置 |
| US7957579B2 (en) | 1998-11-30 | 2011-06-07 | Hitachi, Ltd. | Pattern inspection method and apparatus |
| US7133550B2 (en) | 2000-11-09 | 2006-11-07 | Hitachi, Ltd. | Pattern inspection method and apparatus |
| US7266235B2 (en) | 2000-11-09 | 2007-09-04 | Hitachi, Ltd. | Pattern inspection method and apparatus |
| US7457453B2 (en) | 2000-11-09 | 2008-11-25 | Hitachi, Ltd. | Pattern inspection method and apparatus |
| US7894658B2 (en) | 2000-11-09 | 2011-02-22 | Hitachi, Ltd. | Pattern inspection method and apparatus |
| US7269280B2 (en) | 2001-07-09 | 2007-09-11 | Hitachi, Ltd. | Method and its apparatus for inspecting a pattern |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0769155B2 (ja) | プリント基板のパターン検査方法 | |
| JPH0723847B2 (ja) | プリント基板のパターン検査方法 | |
| JP4454428B2 (ja) | 部品エッジ検出方法、部品エッジ検出プログラム及び検査装置 | |
| JPS61278706A (ja) | パタ−ン外観検査装置のマスキング機構 | |
| KR20080011235A (ko) | 기판 검사 장치 | |
| WO2000006997A1 (fr) | Processeur d'image | |
| JPH1086322A (ja) | クリームハンダ印刷検査方法およびその装置 | |
| JPS63196980A (ja) | プリント基板の半田付外観検査装置 | |
| JP2906454B2 (ja) | 物体位置検出方法 | |
| JPH0763816A (ja) | プリント板検査方法と装置およびプリント板集中検査システム | |
| Foster et al. | Automated visual inspection of bare printed circuit boards using parallel processor hardware | |
| JPS62119442A (ja) | パタ−ン検査装置 | |
| JPH07218343A (ja) | プリント基板外観検査装置 | |
| JP2005156381A (ja) | 電子機器用検査装置 | |
| JP3132857B2 (ja) | クリーム半田印刷検査装置およびクリーム半田印刷検査方法 | |
| JPS58101489A (ja) | プリント配線基板の検査方法および同装置 | |
| JPH058762B2 (ja) | ||
| JPH1051199A (ja) | 電子部品の取付方向検査方法 | |
| JPH0772094A (ja) | ハンダ付け検査装置 | |
| JPH04161842A (ja) | 光学式プリント基板検査装置 | |
| KR20230173029A (ko) | 검사 장치, 검사 방법 및 기록 매체에 기록된 프로그램 | |
| JP2002372502A (ja) | プリント回路板の検査方法 | |
| JPH0618237A (ja) | クリーム半田印刷検査装置 | |
| Ando et al. | Automated optical pattern inspection for high-density printed wiring boards | |
| JPH08110216A (ja) | 外観検査装置の対象面認識処理装置 |