JPS58215541A - 自動的光学検査方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の分野〕 本発明は自動的光学検査方法に関する。

〔背景技術〕

多くの技術分野、特に製造技術の分野では、視覚による
物品の検査を自動化的な工程で置き換える事によって、
より速くよ゛り正確でより信頼性のある評価を可能にす
る事が長い間試みられてきた。

そのような自動装置の潜在的な適用業務は（例えばロボ
ットを使用した）部品の取扱、パターン認識あるいは品
質検査等である。

特に緊急の問題は、プリント回路板又はフォトリングラ
フィ・マスクに見られるような、複雑な略２次元のパタ
ーンの視覚検査である。そのような製品の欠陥は１００
係検出されなければならない。さもなければ後続する製
造工程において欠陥が生じ、非常に高いコストを招くで
あろう、小さな寸法のパターン素子及び高密度のパター
ンは検査に高い分解能を要する。従ってそのような検査
工程には長い時間が必要である、 プリント回路板（のコンダクタンス）を検査するために
しばしば用いられている電気的方法は全ての潜在的欠陥
を見つけ出す事ができない。例えば導体断面積の減少は
電気的検査の際に気付かれる事なく合格する可能性があ
るが、そのような領域の高い電流密度は導体の変形を招
き、後日プリント回路板の使用中に断線を生じる事もあ
り得る。

また、非常に高密度の導体・くターンの電気的接触は非
常に困難である。これらの理由により視覚検査は欠く事
ができないが、禁止的な程の人件費を要し且つ完全に信
頼のおけるものでもない。

これまでに知られる様になった自動的光学的品質管理の
提案がＴ、Ｈ，Ｒｉｃｋｅｒ及びＪ、　Ｓｃｈｕｅｒｍ
ａｎｎ　。

”Ｍａｓｋ　ａｎｄ　Ｐａｔｔ’ｅｒｎ　Ｉｎ５ｐｅｃ
ｔｉｏｎ　Ｓｙｓｔｅｍｓ”、ＮＴＧ　Ｆａｃｈｂｅｒ
ｉｃｈｔｅ　Ｖｏｌ、６０（１９７７）、ｐ、２２９に
記載されている。彼らは下記の方式の何れか１つを用い
ている。即ち、空間フィルタリングによす非欠陥パター
７素子をサンプル・アワトする光学系；被検査パターン
を各点毎に非欠陥マスターと比較する光学装置；又はデ
ィジタル画像処理である。前２者の方式は比較的高価な
光学装置及び非常に精確な調整を必要とし、且つそれ程
柔軟でもない。ディジタル画像処理の方法では、画像走
査が大量のデータを発生するが、これは処理に時間を要
しまた高価な回路全必要とする。

上記のような自動化された視覚検査（ある（・はより一
般的に言えばディジタル画像処理）のためのシステムは
例えばＴＶ左カメラの光電変換装置、画素のグレー値に
対応する２進数値を供給するアナログ−ディジタル変換
器及び画像記憶装置より成る。

各々数百側の画素を含む数百本の走食線が存在するので
、記憶装置は数百キロバイト程度の容量を持たなければ
ならない。記憶された２進数画像は汎用計算機に於て実
行されるプログラム或いは画像処理用の専用の回路によ
って処理され、結果は記憶装置に書き戻される。そして
ディジタル−アナログ変換により、処理済の画像がモニ
タに表示されるっドイツ連邦共和国特許公告公報第２７
２６７４７号は、物体の表面パターンの欠陥横歪装置に
ついて記載している。この装置は物体から得られた２進
数画像を、電気的に記憶している非欠陥パターンと比較
するが、その大容量のパターン記憶装置は非常に高価で
ある。ｔｉ回路板のための光学的品質倒査装置が欧州特
許出願第２３５７４号に記載されている。この方法は、
導体の幅及び導体相互間の間隔等の所定の基本的特性が
観察されるか否かを決定するためにパターンの小部分だ
けを検査するが、パターンの全部が欠如しているか否か
は判定できない。

これまでに知られているディジタル検査システム全ての
重大な欠点は、例え必要な回路装置が経済的に許される
としても、例えばマイクロプロセッサが画像解析に使え
るとしても、ノ＜ターン又はパターン部分の検査に不当
に長い処理時間がかかる事である。例えばプリント回路
板を大量生産する場合、被検査パターンが走査される速
度に処理速度を適合させるために、ＴＶ左カメラよって
画像記憶装置に入力されるパターン部分は例えば数百ミ
’Ｊ秒で検査されなければならない。走査は高倍率で行
なわれるので、数μｍの直径の画素を検出する事も可能
である。高い分解能において、現在２進数画像処理に用
いられているシステムは、グレー値の画像を２進数画像
に移す時に、明領域から暗領域への遷移領域にある画素
にお（・てディジタル化誤差が発生するという欠点を有
する。

〔発明の開示〕

従って本発明の目的は、妥当な規模り７回路を用いて、
２次元パターン特にプリント回路板を高速且つ洲分解能
で検査する事を可能にし、異なったマスターに適合でき
る自動的光学的検査のための方法を提供する事である。

本発明はサンプルから導き出された、ディジタル化され
記憶された画像を２段階で検査する方法を提案する。第
１のディジタル処理工程はパターンのへりを含む画像記
憶装置の領域全、てを検査しマーク付けるために使われ
る。次に第２の工程は画像記憶装置の非マーク領域全て
を高速で、許容し得るグレー・レベルか否か検査するた
めに用いられる。この方法を実施するための装置は画像
及び１ビツトのディジタル・ワードを記憶するためのデ
ィジタル記憶装置を用いる。前者は関連する画素のグレ
ー値を示し、後者はこの画素に関して以前に行なわれた
検査におけるマーカー・ピッｉとして使われる○ 〔発明を実施するための最良の形態〕 本発明は多くの型の画像妊関して情報内容が少数の画素
によって決定されるという事実に基づいている。例えば
この事はプリント回路板及びフォトリソグラフィ・マス
クにあてはまり、それらにおいては明領域（例えば導体
）と暗領域（例えば絶縁材料の基板）とのへりに主な興
味がある。欠陥のない回路板構造体において、へりは特
定の方向にのみ伸びなければならず、それらは連続的で
あって、互いに特定の最小又は最大距離（導体幅及び２
つの導体間の最小距離）を持たなければならない。さら
にパターン中の幾何学的部分図形の数は多くの場合にお
いて制限される。

第１図は典型的なパターン素子を有する回路板の拡大部
分１を示す。点々を付けて示した導体は公称幅Ｗ及び最
小距離ｄを有し、導線６．４のように直線状に伸びるか
、導線２．５のように４５゜又は９０’で折れ曲がるが
、突然に終端する事はなく、各々異なった形のはんだパ
ッド７ａ〜７Ｃによって終端する。欠陥領域１０ａ〜１
０ｃが絶縁基板上“に、又はヘリに沿って、又は導体内
に見られる。このような回路板部分は下記の事を判定す
るように検査される。

一導体の公称幅Ｗ及び最小距離ｄが局所的に観測される
か。

一絶縁基板領域又は導体中に欠陥領域が存在するか。

一導体又はパターンが存在し、且つ各々の設計仕様に従
って互いに配置されているが、。

最後の検査の場合、設計データが適当に編集され記憶さ
れ実際のパターンを表現する値と比較されなければなら
ない。他の２つのパラメータは設計データを参照しない
でも、パターン中の任意の場所で検査できる。

システムの各構造に依存して、本発明により提案された
方法は局所的な検査を、設計データを参照する事なく又
は参照しながら行なう事を可能にする。前者の場合、被
検査パターン部分（第１図）のディジタル画像の記憶さ
れたものはへりが検出されるまでサーチ・モードで対称
的にサーチされる。後者の場合、ヘリの開始点のグレー
値が記憶されている記憶位＃をアドレスするために設計
データが用いられる。両方の場合、このようにして検出
されたへりの点は、その線上の画素に対応する記憶装置
アドレスを計算する事によって、へりを曲折走査する（
線８）ための開始点として使われる１）、この走査トラ
ックに浴った画素の記憶装置アドレスを高速で決定する
ための回路構成は後に第７図を用いて説明する。

導体２のへりに全く欠陥がなく、全てのへりが許される
方向の１つ（例えば水平、垂直、４５゜又は他の任意の
角度）を向いていれば、へり走査の間に最終的位置に到
達し、走査トラックは別の導体のへりに移動できる。

ヘリ２１に清った走査トラック２２の経路の詳細が第２
図に示されている。以下説明するアルゴリズムはへりに
適用されるが、同様に線ちるいは細い導体にも適用され
る。その場合導体の幅全体が曲折走査される。（画像の
最小の局所的分解能に対応する）各画素は第２図に矩形
２０ａ、２０ｂ・・・・・・２１ａ、２１ｂ　・・・ニ
ーで表わされている。

走査トラック２２はへりの方向に垂直に走り、６つの画
素２０ｂ〜２０ｄがら成っており、その６つの画素のグ
レー値が画像記憶装置から読み取られ和Σ全形成するの
に便われる。走査トランクがへり方向に進行するにつれ
て、２つの連続した和の値の差が形成される（例えばΔ
１−Σ２−Σ１）。。

もしへり２１が走査トラックに正確に垂直になっていて
何の局所的歪みもなければ、差Δは常に。

である＠　１画素よりも小さくても良いが、へりに局所
的変化（例えば凹部２ろ）があれば差Δは〇でない値に
変化し、従って欠陥の存在が示される。

また例えば角度αの曲がり２４の場合のようにへりの方
向に完全な変化が生じると、へりの方向の変化の関数で
ある差Δが生じる。

ヘリの方向に垂直に存在しグレー１直の和に寄与する画
素の数はパターン中の各ヘリ曲線に応じて選択されなけ
ればならない。走査トラック２２の反転位置（画素２０
ａ、２１ａ１・・・・・及び２゜ｅ、２１ｅ　　・　・
）はへり領域の外側でなければならない。

第５図は４５°のへりに関するグレー値の和を求める場
合に使われる画素を示している。この方法で任意のへり
を追跡する場合、最も適切な基本方向（水平、垂直、４
５°　）が選択され、定数を付加する事によってグレー
値の和が補正される。

上述のへり欠陥（その大きさは１画素以下程度のもので
あり、高周波数欠陥と呼ばれる）の検出に加えて、へり
曲線の低周波数欠陥の検出も可能である。これは、隣接
するへりの点の間の代りに、ずっと離れたへりの点から
グレー値の和の差を求めるならば可能である。

上述の走査方法によるへりの追跡は、第１内の欠陥ＬＯ
ｂのような、へりの走査トランクの領域内にある全ての
欠陥を検出する。これらの欠陥のアドレスは、後に評価
するために欠陥リストに入れられる。

へりの追跡の間に通過し画像記憶装置に記憶されたグレ
ー値の全ての点は、その画素に関する１ビツトのディジ
タル・ワードにｆ直１を割当てる事ニヨってマーク付け
られる３３画素のグレー値レベルを表示するディジタル
散瞳の最下位ビットをマーカー・ビットとして用いる事
が好ましい。通常１バイト（８ビツト）が記憶装置の各
画素に割り当てられているので、マーカー・ビットを設
ける事によって、表現可能なグレー・レベルは２５６か
ら１２８に減少する。従って正確な画＠を作るに充分な
グレー値がまだ存在する。第５図はマーカー・ピッｌ−
Ｍ及びパリティ・ビットＰを有するそのようなワードの
形式を示している１、最初の７ビツトは画像のためのも
のである。

この検査方法の第１の処理工程において、画像部分１の
全てのへりが上述の方法で走査される′、。

従ってマークの付けられなかった領域は明領域（導体）
又は暗領域（絶縁板）に対応するグレー値レベルしか含
まないであろう３．また、この走査は曲折形の走査トラ
ンクを用いて狭い導体に拡張する事もできる。

この検査方法の第２の処理工程は、第１の工程でマーク
を付けられなかった画像記憶装置領域が明敏又は暗値以
外の値を持つかどうかを判定するために順次に非常に高
速に検査する事である。（この検査の間、例えば記憶装
置は順次にアドレスされる。）もしもそのような値を持
てば、各画素は回路板の欠陥スポット（例えば欠陥１０
ａ又は１１ｃ）である。例え複雑なパターンであっても
へり領域又は線領域の部分は比較的小さいので、第１の
工程でへり領域又は線領域をフィルタリングする事によ
って第２の工程で得られるスピードの利点が完全に利用
できる。従って画像又はその一部分の検査は、全ての画
素をラスク走査する方法（その之めに各画素はへり又は
線があるかどうかを判定するように検査されなければな
らない）よりもはるかに短い時間しか必要としない。

２工程比較方式によって与えられる高い処理速度は、こ
の方法の要求に特に適合したディジタル処理システムを
用いる事によってさらに増加させる事ができる。この方
法を実施するための装置の１つの非常に重要な特徴は、
高速の読み取り及び書込みを可能にする記憶装置である
。

第４図は、被検査回路板４０１が搭載されたＸ〜Ｙテー
ブル４’００ｉ有するその様な装置のブロック図である
。光学系４０２によって、この回路板４０１は全体又は
部分がＴＶカメラ４０３に投影される。好ましくはＴＶ
測定カメラを用いて、精度を増加させる為に、そこから
画像領域の中央にある非常に歪みの少ない正方形の５１
２Ｘ５１２の画素が抽出される。ＴＶカメラ４０３の出
力信号は画像解析の為に装置４０５に送られる。この装
置に於て、アナログーティジタル変換器４０６によりデ
ィジタル画像が形成され、その各画素は１２８のグレー
値の１つを付与される。このディジタル画像はバス４０
８を経て画像記憶装置４０７に記憶さ扛る。画像記憶装
置４０７は、更にバス・システム４０９　ａ、４０９ｂ
を経てマイクロプロセッサ４１０及び画像情報を高速処
理する為の回路から成る処理ユニット４１１に接続さす
る。マイクロプロセッサ４１０は処理ユニット４１１及
びアナログ−ディジタル変換器４０６の為の制御線４１
２．４１３を有し、さらに信号線４１４によって計算機
４１５と結合されて（・る。計算機４１５は端末装置４
１６から受は取ったオペレータの指令に応答してシステ
ム全体を制御する。モニタ４０４はディジタル−アナロ
グ変換器４０６に接続され、記憶装置４０７に含まれて
も・る処理済の画像を表示する事ができる。

記憶装置４０７は３つの記憶ブロック４２０　ａ。

４２０ｂ及び４２０ｃを有し、その各々は５１２×５１
２画素の完全にディジタル化された画像を収納でき、例
えば２５６キロノくイトの記憶容量を有する。例えば記
憶ブロック４２０ａは８ビツトのバス４０Ｂを経てＡ／
Ｄ及びＤ／Ａ変換器４０６に接続され、受は取った画像
又はモニタ４０４に表示すべき画像を含んでいる。記憶
ブロック４２０ａ〜４２０Ｃの各々はスイッチ４２１の
１つを付勢する事によって３つの８ビツト・）くス４０
９ａ〜４０９Ｃの任意の１つに選択的に接続できる。ス
イッチ４２１は、バス４０９ａ〜４０９ｃの各々に永久
的に接続され、各ノ（スのデータ線及び制御線を記憶ブ
ロックに選択的に接続するマルチプレックス回路より成
る。スイッチ４２１はマイクロプロセッサ４１０によっ
て制御される。切換可能バス４０９ａ〜４０９ｃは記憶
ブロックの各々とマイクロプロセッサ４１０又は処理ユ
ニット４１１との間で独立な記憶装置動作が行なわれる
事を可能にする。例えば２つの記憶ブロックから処理の
ための画像データを供給しく２つの画像の加算又は減算
のために）、その処理工程の結果を第３の記憶ブロック
に書き込む事ができる。各画素の処理中、画像データは
読み取られそして書き戻されなければならないので−３
つの記憶ブロックの同時動作によって処理速度はかなり
増加する。

第６図は処理ユニット４１１と画像記憶装置４０７との
間に接続された装置のブロック図である。

この装置によって、第２工程におけるマーカー・【 ピントの処理が加速される。第２工程でバス４０９の１
つを経由して読み出された各画素はラッチ６１にバッフ
ァされる。この画素のマーカー・ビットＭがセットされ
ていると処理ユニット４１１が判定すれば、書込信号Ｗ
ＲＴが与えられる。この命令はマーカー・ビットの反転
信号と共にＡＮＤゲート６８に人力され、ドライ／く６
２に関する禁止信号を発生する。ドライ・（６２はさも
なけれハ処理ユニット４１１から記憶装置４０７ヘデー
タを転送するであろう。その代りに書込信号ＷＲＴはマ
ーカー・ビット信号Ｍと共にＡＮＤゲート６５に入力さ
れ、ドライノく６６（ろ状態ドライノ（）を付勢する。

それによってラッチ６１に記憶されていたデータは８ビ
ツト・バス６４ａ及び６４ｂを経て画像記憶装置４０７
に直接戻される。従って既に処理された画素は・くツフ
ァに入力され処理ユニット４１１から読み取られる必要
がな（・のでさもなければ必要であったいくつかの命令
がそれらの画素については実行されな（・。マーカー・
ビットはＯＲゲート６６のマーカー信号Ｍによって最初
にセットされる。

第７図は、例えば第２図で説明したへり追跡のための、
高速アドレス発生用の回路を示す。そのために、追跡が
水平、垂直又は対角線方向に行なわれるのであれば、選
択された画素の近傍にある画素のアドレスを高速で決定
する事が絶対必要である。例えば２５６キロバイトの大
容量画像記憶装置では１８ビツトのアドレスが必要なの
で、隣の画素のアドレスでさえもアドレスの多くのピン
ト位置が変化しなければならず、従って比較的、１、さ
な数の（例えば８本の）アドレス線を有するマイクロプ
ロセッサは隣接画素のアドレスを形成するのに何サイク
ルも必要とする。このアドレス計算を加速するため、画
素ｎ−１の近傍の画素ｎのアドレスＡ　は次のように表
わされる。

Ａｎ＝Ａｎ　、＋Ｘ−Ｙ ただしＸ及びＹは２つのプログラマブル読取専用記憶装
置（Ｆ）ＲＯＭ）７０１．７０２の出力信号であり、こ
れらのＰＲＯＭは処理ユニット４１１又はマイクロプロ
セッサ４１０から３芯の制御線７０ろを経て、８つの隣
接画素の１つを符号化形式で指定する入力信号を受は取
る。ＰＲＯＭ出力信号Ｘ信号Ｙはその後５１２Ｘ５１２
の画像記憶装置に記憶され唇。例えば： Ｘ　　　　Ｙ　　　　　Ｘ−Ｙ　　　要求されたアドレ
ス方向１　　　１　　　　　　１　　　　０’１　　−
１　　　　　−１　　１８０゜１６　３２　　　　５１
２　　　９’０８−１．６　　３２　　−５１２　　１
８０’７　　７５　　　　５１１　　１３５゜−７７３
−５１１５１５” ９５７５１３　　　４５゜ −９５７−５１６２２５゜ ＰＲＯＭ出力信号は乗算器７０７で乗算され、加算器７
０８で画素ｎ−１のアドレス八　　　に加−１ 算される。アドレスＡ　　　はアキュムレータ・ｎ−ル ジスタ７０５に記１憶されている。算術ユニット７０７
．７０８及びアキュムレータ７０５は例えば集積回路７
０４として芙施される。ＰＲＯＭ７０１．７０２と乗算
器７０７との間の相互接続線は８芯であり、アキュムレ
ータ７０５に接続されるアドレス線７０６．７１］９は
１８芯である。

第８Ａ図及び第８Ｂ図は２つの部分から成る処理ユニッ
ト４１１の構造の図である。

２つの部分とは、第８Ａ図に示す制御回路（７−ケンサ
）及び制御回路にプラグ・インできる、処理ユニットに
よって実行される谷機能に適合した回路カードである。

第８Ｂ図はそのようなプラグ・カードに関するブロック
図の例である。

第８Ａ図のンーケンサは、接続されたプラグカードの機
能を制御し、それ自身マイクロプロセッサによって制御
される。これは多数のし、ジスタ８０６．８０８．８１
０．８１１を備え、それらのレジスタは（アドレス・バ
ス８０２’ｉ経て）マイクロプロセッサによって直接ア
ドレスでき、バス（例えばバス８ｏ１）からのデータを
収納し、又マイクロプロセッサ及び他の部品に接続され
たバス（例えばバス８２０）にデータを与える。レジス
タ制御論理８０７はこれらのレジスタとマイクロプロセ
ッサとの間のデータ・トラヒックを制御するのに役立つ
。これらのいわゆるマイクロプロセッサの外部レジスタ
はマイクロプロセッサの命令によって直接的にアドレス
できる。１つのレジスタ８１０は読取／書込記憶装置８
１３に関するアドレス・レジスタとして機能し、いくつ
かの記憶装置アドレスを自動的に順次にアドレスするよ
うにカウンタとして設計される。特定の機能全実行する
ためにプラグ・カードの制御入力に加えられなければな
らない制御情報は記憶装置８１６に記憶される。もしカ
ウンタ８１０の内容がマイクロプロセッサによって増加
され、これもマイクロプロセッサによってロードされる
レジスタ８１１の内容によって時間制御装置８０５が作
動されるならば、特定の機能シーケンスが呼び起こされ
る。

記憶装置８１３の出力信号は出力制御論理８１４を経て
出力される。そしてプラグ・カードに関する制御信号は
バス８１６に現われる。一方記憶装置４０７に関する制
御信号はバス８１５上に現われ、診断信号はバス８１７
上に現われる。カウンタ・レジスタ８１０の内容によっ
て開始された工程シーケンスは、最後の制御情報が記憶
装置８１ろから読み取られた時に終了する。この制御情
報において、特定の制御ビット（例えばビットｏ）が信
号線８０９を介して時間制御装置８０５を停止させ、時
間制御装置はカウンタ・レジスタ８１０の増計数を中止
する。時間制御装置８０５はマイクロプロセッサのマン
ノ・タロツクＴＯ−Ｔ６と同期して動作し、もし例えば
「しきい値超過」等のエラーが画像データの処理中に発
生すれば、信号線８．００上の外部割り込み信号によっ
て停止させられる。

マイクロプロセッサから外部レジスタ８０６に供給され
た制御情報はバス８１８を経てプラグ皺カードに移され
る。プラグ・カードから制御ユニットにバス８０４を経
て戻される結果は外部レジスタ８０８及びバス８２０を
経てマイクロプロセッサに到達する。記憶装置の動作の
ための同期信号はバス８０３’ｉ経て出力制御論理８１
４に供給される。バス８１９はさらにマイクロプロセッ
サの外部レジスタに接続される。

接続されたプラグ・カードにおける複雑な処理／−ケノ
スを制御する事もできる任意の工程７−ケノスが、記憶
装置８１ろを適切にプログラムし外部し／スタに適当な
数値を書込む事によって、第８Ａ図の制御ユニットによ
り定義され得る。

ｉｓＢ図はプラグ・カートの例を示す。これによって、
ディジタル画像のグレー値が所定のしきい［直向にある
か否かを判定するために検査か行なわれる。又このカー
ドはディジタル画像における線幅を精確に決定するため
にも使われる。）第８Ｂ図で、プラグ・カード全制御ユ
ニットに接続するための同じバスは第８Ａ図と同じ参照
番号？有する。

第８１３図に図示されているプラグ・カートはバス８３
０によって記憶装置４０７に接続されている。

このバス８３０を経てそれは処理すべき画素清報を受は
取り、第１の算術ユニット８６７に、又はマルチプレク
サ８６８を経て第２の算術ユニット８３９にオペランド
とし７て同じものを送る。制御ユニットから来る制御デ
ータ・バス８１８はいくつかの外部レジスタ８６２〜８
ろ５に接続され、そのうちレジスタ８３２及び８′５４
は各々算術ユニット８ろ７及び８３９に結合されている
。レジスタ８ろろは制御線を経て算術ユニット８３７及
び８ろ９並びにマルチプレクサ８６８に接続される１、
レジスタ８ろ５は、受は取った２つの数値（Ｘ、Ｙ）を
乗算し、得られた結果を加算する回路（乗算器／加算器
ＭＡＣ）８４２に接続される例えばこの回路８４２は集
積回路として利用可能であって、第８Ｂ図の回路カード
では第２の人力がマルチプレクサ８４０に接続され、こ
れはさらに算術ユニット８６９の出力及び第１のマルチ
プレクサ８３８の出力に接続ぜれる。マルチプレクサ８
４０もし／メタ８３４に接続される。

算術ユニット８６７及び８ろ９は割り込み制御論理８４
ろに計算結果に関するステータス情報を供給し、それに
よって割り込み信号線８００が付勢される。診断バス８
１０も割り込み制御論理８４３に接続される。時間制御
論理８３６は・・ス８１６から制御ユニットの制御信号
を受は取り、バス８６１全経て記憶装置データｆｃｏ−
ドできる一１乗算器／加算器８４２の結果はシ・ス８０
４を制御ユニットに供給される。マルチプレクサ８３８
．８４０のための選択信号は各々レジスタ８６６及びＭ
ＰＸ制御装置８４１によって供給される。

記憶装置４０７から読み取られたディジタル画像１直が
所定のしきい値限界内にあるか否かを判定するために、
下側しきい値ＴＨがレジスタ　ｌ　ｎ ８５２に読み取られ、上側しきい１ｉＴＨが　ａ　Ｘ レジスタ８ろ４に読み取られる。次に算術ユニット８３
７及び８３９がバネ８ろＯｋ経て読み取られ之２進数ワ
ードの値全比較し、もししきい値を越えていれば割り込
み制御論理８４ろに制御信号を加える。

第８Ｂ図の回路カードの第２の動作モードにおいて、許
されるグレー値に適合する画素は乗算器／加算３８４２
においてレジスタ８ろ５に記憶されている規格化定数が
掛けられる。導体が走査される時に起きる全ての画素の
処理は、第９図に説明するように正確な導体幅の測定を
もたらす。

第９Ａ図は導体のプロツーイル９１を示す。これはヘシ
９３ａ及び９３ｂを有する導体路９２を光検出器が横切
った時に受は取られる。ディジタル化の後、プロフィル
はステップ曲線９４のようになる。谷ステップの幅Ｗは
画素の横方向の拡がり（幅）に相当し、へり（例えばＸ
　）の正確な泣置が決定できる不確定性を表わす。へり
の立置は例えばプロフィルの強度が基本信号Ｉ　　　よ
り　１　ｎ 上に５０％上昇する位置Ｙとして定められる。このディ
ジタル化誤差は画像又は強度プロフィルの全ての２進数
表現において生じ、そのため画素はそれらのグレー値を
固定されたしきい値ＴＨと比較する事によって黒又は白
制御される。

測定分解能が画素の幅よりも小さくなるように分解能全
増加させるために、プロフィル９１に沿った全てのグレ
ー値は最大信号Ｉ　　　に関して　ａ　Ｘ 規格化された後に積分される。雑音因子を抑圧するため
に、積分は強度が■　　　十Δ以上で１ｍ　　ｌ　　ｎ
　　　　　　　　　　　　　　　　　ｍａＸ−Δ以下の
グレー値のみを考える。ただしΔは光検出器出力信号中
の最大の雑音寄与である。積分結果は第９Ｂ図の規格化
された台形状の−・りのプロフィル９５の下の領域を示
す。台形側によって、台形と同じ表面を有する測長ｔの
長方形から正確な位置Ｘ　が計算される。

導体の幅を計算するために、レジスタ８３２及び８６４
には１直Ｉ　、　＋Δ及び■　　　−Δがｍｉｎ　　　
　　　　　　　　　　ｍａＸロードされる。規格化定数
１　　　はレジスタ８　ａ　Ｘ ろ５に逆数として記憶されており、必要であれば規格化
中に１よりも小さな１直を避けるために一定の乗数因子
と共に記憶されている。

バス８３０’＆転送される、■　　　十Δと’ｍａｘ　
１　　ｎ 一部の間のグレーｆ直は、直接乗算器／加算器８４２に
供給される。■　、　＋Δよりも小さな値は　ｌ　ｎ 抑圧され、より高い値は値エ　　　−Δに減じら　ａ　
Ｘ れる。後者の２つの機能は、信号線８００に割り込み信
号が発生すればマイクロプロセッサによって付勢される
第８Ａ図の制御ユニツＩによって実行される。

各々の画素を処理するために、処理ユニット４１１は接
続されたマイクロプロセッサからの命令によって付勢さ
れる。こうして異なった画素が異なった処理工程に付さ
れる。マイクロプロセッサのサイクル・タイム及び動作
のための処理ユニット４１１の時間要求は、それらが記
憶装置４０７のアクセス時間以下になるように選定され
るのが好ましい。その結果完全な記憶装置アクセス速度
が利用できる。画像記憶装置から処理ユニット４１１へ
の重いデータ・フローは、マイクロプロセッサによって
処理すべき条件が処理ユニットによって検出された場合
にのみ中断する。その時はそのために割り込み信号が出
される。

第８Ａ図の汎用制御ユニット及び（各々の処理問題用に
作られ、制御ユニットにプラグ・インできる）回路カー
ドは高速で複数の画像処理機能を実行する事を可能にす
る。

【図面の簡単な説明】

第１図はプリント回路板の一部を示す図１、第２図は導
体のへりの一部及び走査トランクを示す図、 第６図は導体のへりが斜めの場合の走査トランクを示す
図、 第４図は自動光学検査装置のブロック図、第５図は画素
のグレー１直に関する記憶装置内の記入項目の形式金示
す図、 第６図はマーカー・ビットｔセットするための回路の図
、 第７図は第４図の装置の記憶装置アドレスを高速で計算
するための回路の図、 第８Ａ図及び第８Ｂ図は第４図の装置の処理ユニットの
ブロック図、 第９Ａ図及び第９Ｂ図は導体のへりのプロフィルを示す
図である。 １・・・・プリント回路板の一部、２〜５・・・導体、
７ａ〜７ｃ・・・・はんだパッド、８−−−−ヘリの走
査トラック、１０ａ〜１０ｃ・・・・欠陥領域。 出願人　　インターカショナル・ビジネス・？ンーノズ
・コづｆレーンヨン８１１ ＦＩＧ、８Ｂ 第１頁の続き ＠発明　　者　ハンスーパテル・ライマンドイツ連邦共
和国７０３２ジンデル フインゲン・ヴイルヘルム・ハ スペル・シュトラーセ１６番地 ０発　明　者　ハンス・ローシュ ドイツ連邦共和国７４１ルウトリ ンゲンーゾンデルフインゲン・ ローメルスタインシュトラーセ ４番地 （Ｄ発　明　者　マルチン・シュナイダーハンドイツ連
邦共和田７０００シュトッ トガルト８０エビンガー・ベーク ２３番地

Claims (1)

【特許請求の範囲】
1. 被検査物の光学的特性に応じてディジタル化され記憶装
   置に記憶された略２次元的画像を自動的に検査する方法
   において、２つの光学的に異なった領域間の遷移領域で
   あるへりを含む領域を検査し上記記憶装置内においてマ
   ークを付ける第１の処理工程と、画像の残りの領域を画
   素毎に所定のグレー値が存在するか否か検査する第２の
   処理工程とを備える事を特徴とする自動的光学検査方法
   、