JPH06236939A - Ｉｃパッケージとその配線接続方法 - Google Patents
Ｉｃパッケージとその配線接続方法Info
- Publication number
- JPH06236939A JPH06236939A JP4468593A JP4468593A JPH06236939A JP H06236939 A JPH06236939 A JP H06236939A JP 4468593 A JP4468593 A JP 4468593A JP 4468593 A JP4468593 A JP 4468593A JP H06236939 A JPH06236939 A JP H06236939A
- Authority
- JP
- Japan
- Prior art keywords
- signal input
- package
- semiconductor element
- output
- mounting portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 パッケージのワイヤボンディングパッドから
信号入出力ピンまたは信号入出力パッドまでの配線長差
を小さくし、信号伝播遅延差を減少できるＩＣパッケー
ジと配線接続方法を提供する。 【構成】 中央に半導体素子搭載部を有し、該半導体素
子搭載部の周囲に信号入出力ピンまたは信号入出力パッ
ドが配置されているＩＣパッケージにおいて、該信号入
出力ピンまたは信号入出力パッドを、該半導体素子搭載
部に搭載する半導体素子を中心とする同心円または同心
近似円の内側に配置してなる構成よりなる。
信号入出力ピンまたは信号入出力パッドまでの配線長差
を小さくし、信号伝播遅延差を減少できるＩＣパッケー
ジと配線接続方法を提供する。 【構成】 中央に半導体素子搭載部を有し、該半導体素
子搭載部の周囲に信号入出力ピンまたは信号入出力パッ
ドが配置されているＩＣパッケージにおいて、該信号入
出力ピンまたは信号入出力パッドを、該半導体素子搭載
部に搭載する半導体素子を中心とする同心円または同心
近似円の内側に配置してなる構成よりなる。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣパッケージとその
配線接続方法に係り、より詳細には、パッケージのワイ
ヤボンディングパッドから信号入出力ピンまたは信号入
出力パッドまでの配線長差を小さくし、信号の伝播遅延
差を減少できるＩＣパッケージとその配線接続方法に関
する。
配線接続方法に係り、より詳細には、パッケージのワイ
ヤボンディングパッドから信号入出力ピンまたは信号入
出力パッドまでの配線長差を小さくし、信号の伝播遅延
差を減少できるＩＣパッケージとその配線接続方法に関
する。
【０００２】
【従来の技術】ＩＣパッケージは、通常、図９に示すよ
うに、平面視が矩形状に形成されていて、その中央に半
導体素子ａを搭載するための半導体素子搭載部ｂを有
し、半導体素子搭載部ｂの周囲に信号入出力ピンまたは
信号入出力パッドｃと、パワー、グランドピンまたはパ
ワー、グランドパッド（図示せず）が配置され、信号入
出力ピンまたは信号入出力パッドｃとワイヤボンディン
グパッドｄが導体パターンｅ，ｆで配線・接続されてい
る。従って、信号入出力ピンまたは信号入出力パッドｃ
を、半導体素子搭載部ｂに搭載される半導体素子ａより
みると、信号入出力ピンまたは信号入出力パッドｃ−パ
ッケージコーナー部ｇ間と、信号入出力ピンまたは信号
入出力パッドｃ−パッケージ辺部ｈ間とでは、その距離
が異なり、配線長の差が生じる。
うに、平面視が矩形状に形成されていて、その中央に半
導体素子ａを搭載するための半導体素子搭載部ｂを有
し、半導体素子搭載部ｂの周囲に信号入出力ピンまたは
信号入出力パッドｃと、パワー、グランドピンまたはパ
ワー、グランドパッド（図示せず）が配置され、信号入
出力ピンまたは信号入出力パッドｃとワイヤボンディン
グパッドｄが導体パターンｅ，ｆで配線・接続されてい
る。従って、信号入出力ピンまたは信号入出力パッドｃ
を、半導体素子搭載部ｂに搭載される半導体素子ａより
みると、信号入出力ピンまたは信号入出力パッドｃ−パ
ッケージコーナー部ｇ間と、信号入出力ピンまたは信号
入出力パッドｃ−パッケージ辺部ｈ間とでは、その距離
が異なり、配線長の差が生じる。
【０００３】ところで、近年、半導体素子の高速化・高
密度化により、パッケージ内の回路自体のインダクタン
ス、容量、抵抗、インピーダンス、クロストーク、信号
伝播遅延等の特性要求が厳しく、特に、該信号伝播遅延
の差が、大きな問題となっている。すなわち、図９にお
いて、信号線用の導体パターンｅと導体パターンｆの長
さに差が生じると、両導体パターンで伝達される信号の
タイミングにずれが発生して、高速での信号のＯＮ，Ｏ
ＦＦの作動に誤差が発生する。従って、信号線用の導体
パターンの配線長差は、できるだけ小さくする必要があ
る。
密度化により、パッケージ内の回路自体のインダクタン
ス、容量、抵抗、インピーダンス、クロストーク、信号
伝播遅延等の特性要求が厳しく、特に、該信号伝播遅延
の差が、大きな問題となっている。すなわち、図９にお
いて、信号線用の導体パターンｅと導体パターンｆの長
さに差が生じると、両導体パターンで伝達される信号の
タイミングにずれが発生して、高速での信号のＯＮ，Ｏ
ＦＦの作動に誤差が発生する。従って、信号線用の導体
パターンの配線長差は、できるだけ小さくする必要があ
る。
【０００４】そこで、このような該信号の伝播遅延差
は、信号入出力ピンまたは信号入出力パッドｃとワイヤ
ボンディングパッドｄを接続する導体パターンｅ，ｆの
配線長さを、一方の導体パターンｆを同一平面上で迂
回させる（図１１参照）、一方の導体パターンｆを異
層平面上で迂回させる（図１２参照）ことで、導体パタ
ーンｅと導体パターンｆの配線長を等しくするという手
法を講じることで解消している。
は、信号入出力ピンまたは信号入出力パッドｃとワイヤ
ボンディングパッドｄを接続する導体パターンｅ，ｆの
配線長さを、一方の導体パターンｆを同一平面上で迂
回させる（図１１参照）、一方の導体パターンｆを異
層平面上で迂回させる（図１２参照）ことで、導体パタ
ーンｅと導体パターンｆの配線長を等しくするという手
法を講じることで解消している。
【０００５】
【発明が解決しようとする課題】しかし、上述したよう
な手法の場合、配線長を等しくできるので、信号伝播遅
延差の問題が解消できるものの、スペースを多くとり、
特に、高密度化に対応できないことになり、またファイ
ンピッチになると、配線の引き回しを迂回させることが
難しくなる。
な手法の場合、配線長を等しくできるので、信号伝播遅
延差の問題が解消できるものの、スペースを多くとり、
特に、高密度化に対応できないことになり、またファイ
ンピッチになると、配線の引き回しを迂回させることが
難しくなる。
【０００６】本発明は、このような観点に立脚して創作
したものであって、その目的とする処は、パッケージの
ワイヤボンディングパッドから信号入出力ピンまたは信
号入出力パッドまでの配線長差を小さくし、信号伝播遅
延差を減少できるＩＣパッケージと配線接続方法を提供
することにある。
したものであって、その目的とする処は、パッケージの
ワイヤボンディングパッドから信号入出力ピンまたは信
号入出力パッドまでの配線長差を小さくし、信号伝播遅
延差を減少できるＩＣパッケージと配線接続方法を提供
することにある。
【０００７】
【課題を解決するための手段】そして、上記目的を達成
するための手段としての本発明のＩＣパッケージは、中
央に半導体素子搭載部を有し、該半導体素子搭載部の周
囲に信号入出力ピンまたは信号入出力パッドが配置され
ているＩＣパッケージにおいて、該信号入出力ピンまた
は信号入出力パッドを、上記半導体素子搭載部に搭載す
る半導体素子を中心とする同心円または同心近似円の内
側に配置した構成としている。なお、本明細書におい
て、該近似円とは、各内角が鈍角である五角形以上の多
角形をいう。
するための手段としての本発明のＩＣパッケージは、中
央に半導体素子搭載部を有し、該半導体素子搭載部の周
囲に信号入出力ピンまたは信号入出力パッドが配置され
ているＩＣパッケージにおいて、該信号入出力ピンまた
は信号入出力パッドを、上記半導体素子搭載部に搭載す
る半導体素子を中心とする同心円または同心近似円の内
側に配置した構成としている。なお、本明細書におい
て、該近似円とは、各内角が鈍角である五角形以上の多
角形をいう。
【０００８】また、本発明の他のＩＣパッケージは、前
記発明において、半導体素子搭載部を円または近似円状
に形成することで、該半導体素子搭載部のコーナー部分
を少なくした構成としている。
記発明において、半導体素子搭載部を円または近似円状
に形成することで、該半導体素子搭載部のコーナー部分
を少なくした構成としている。
【０００９】また、本発明のＩＣパッケージにおける配
線接続方法は、中央に半導体素子搭載部を有し、該半導
体素子搭載部の周囲に信号入出力ピンまたは信号入出力
パッドが配置されているＩＣパッケージにおける配線接
続方法において、信号入出力用のワイヤボンディングパ
ッドを、該半導体素子搭載部に搭載する半導体素子を中
心とする同心円または同心近似円の内側に位置する信号
入出力ピンまたは信号入出力パッドに配線・接続し、上
記ワイヤボンディングパッドと該信号入出力ピンまたは
信号入出力パッドとの配線の長さを略同一にした構成と
している。
線接続方法は、中央に半導体素子搭載部を有し、該半導
体素子搭載部の周囲に信号入出力ピンまたは信号入出力
パッドが配置されているＩＣパッケージにおける配線接
続方法において、信号入出力用のワイヤボンディングパ
ッドを、該半導体素子搭載部に搭載する半導体素子を中
心とする同心円または同心近似円の内側に位置する信号
入出力ピンまたは信号入出力パッドに配線・接続し、上
記ワイヤボンディングパッドと該信号入出力ピンまたは
信号入出力パッドとの配線の長さを略同一にした構成と
している。
【００１０】
【作用】本発明のＩＣパッケージは、パッケージに配置
されるパワー，グランドピンや信号入出力ピン等の入出
力ピンまたは入出力パッドのうちの信号入出力ピンまた
は信号入出力パッドが、該半導体素子搭載部に搭載する
半導体素子を中心とする同心円または同心近似円の内側
に配置されているので、信号入出力ピンまたは信号入出
力パッド−ワイヤボンディングパッド間の配線長をほぼ
等しくすることができ、該配線長差による信号の伝播時
間差を減少できるように作用する。また信号入出力ピン
またはパッドを、円または近似円状に形成しているの
で、該パッケージのコーナー部分に空所を形成でき、該
コーナー部分を、例えば、パワー，グランドピンまたは
パワー，グランドパッドに使用でき、あるいはチップコ
ンデンサー等の搭載部にでき、その有効利用を図ること
ができる。
されるパワー，グランドピンや信号入出力ピン等の入出
力ピンまたは入出力パッドのうちの信号入出力ピンまた
は信号入出力パッドが、該半導体素子搭載部に搭載する
半導体素子を中心とする同心円または同心近似円の内側
に配置されているので、信号入出力ピンまたは信号入出
力パッド−ワイヤボンディングパッド間の配線長をほぼ
等しくすることができ、該配線長差による信号の伝播時
間差を減少できるように作用する。また信号入出力ピン
またはパッドを、円または近似円状に形成しているの
で、該パッケージのコーナー部分に空所を形成でき、該
コーナー部分を、例えば、パワー，グランドピンまたは
パワー，グランドパッドに使用でき、あるいはチップコ
ンデンサー等の搭載部にでき、その有効利用を図ること
ができる。
【００１１】また、本発明のＩＣパッケージにおける配
線接続方法によれば、信号入出力用のワイヤボンディン
グパッドを、該半導体素子搭載部に搭載する半導体素子
を中心とする同心円または同心近似円の内側に位置する
信号入出力ピンまたは信号入出力パッドに配線・接続す
るので、信号入出力ピンまたは信号入出力パッド−ワイ
ヤボンディングパッド間の配線長をほぼ等しくすること
ができ、また従来の信号入出力ピンまたは信号入出力パ
ッド配置のパッケージをそのまま利用して、該配線長差
による信号の伝播時間差を減少できるように作用する。
線接続方法によれば、信号入出力用のワイヤボンディン
グパッドを、該半導体素子搭載部に搭載する半導体素子
を中心とする同心円または同心近似円の内側に位置する
信号入出力ピンまたは信号入出力パッドに配線・接続す
るので、信号入出力ピンまたは信号入出力パッド−ワイ
ヤボンディングパッド間の配線長をほぼ等しくすること
ができ、また従来の信号入出力ピンまたは信号入出力パ
ッド配置のパッケージをそのまま利用して、該配線長差
による信号の伝播時間差を減少できるように作用する。
【００１２】
【実施例】以下、図面を参照しながら、本発明を具体化
した実施例について説明する。ここに、図１〜図３は、
本発明の一実施例を示し、図１はＩＣパッケージの平面
図、図２は図１の部分拡大平面図、図３は配線した状態
の説明図、図４〜図７は、本発明の他の実施例の平面図
である。
した実施例について説明する。ここに、図１〜図３は、
本発明の一実施例を示し、図１はＩＣパッケージの平面
図、図２は図１の部分拡大平面図、図３は配線した状態
の説明図、図４〜図７は、本発明の他の実施例の平面図
である。
【００１３】本実施例のＩＣパッケージは、概略する
と、パッケージ本体１の中央に半導体素子２を搭載する
ための半導体素子搭載部（キャビティ部）３を有し、半
導体素子搭載部３の周囲にワイヤボンディング部４を有
し、ワイヤボンディング部４の外周方向に信号入出力ピ
ン５，５・・と、パワー，グランドピン６，６・・が配
置されたセラミック製のＩＣパッケージである。
と、パッケージ本体１の中央に半導体素子２を搭載する
ための半導体素子搭載部（キャビティ部）３を有し、半
導体素子搭載部３の周囲にワイヤボンディング部４を有
し、ワイヤボンディング部４の外周方向に信号入出力ピ
ン５，５・・と、パワー，グランドピン６，６・・が配
置されたセラミック製のＩＣパッケージである。
【００１４】パッケージ本体１は、ワイヤボンディング
部４にワイヤボンディングパッド７，７・・を有し、ワ
イヤボンディングパッド７，７・・は、半導体素子搭載
部３に搭載されている半導体素子２とワイヤボンディン
グされると共に、導体パターン８，８・・、スルーホー
ル（ビアホール）（図示せず）を介して信号入出力ピン
５，５・・に配線・接続されている。また、ワイヤボン
ディングパッド７，７・・のうちのパワー，グランドピ
ン用のパッドは、パワー，グランドピン６，６・・に接
続されている。
部４にワイヤボンディングパッド７，７・・を有し、ワ
イヤボンディングパッド７，７・・は、半導体素子搭載
部３に搭載されている半導体素子２とワイヤボンディン
グされると共に、導体パターン８，８・・、スルーホー
ル（ビアホール）（図示せず）を介して信号入出力ピン
５，５・・に配線・接続されている。また、ワイヤボン
ディングパッド７，７・・のうちのパワー，グランドピ
ン用のパッドは、パワー，グランドピン６，６・・に接
続されている。
【００１５】半導体素子搭載部３は、コーナー部が面取
りされた近似円に近い形状の四角形の搭載部として形成
されている。また、信号入出力ピン５，５・・は、半導
体素子搭載部３に搭載する半導体素子２の中心を中心点
ｘとする同心円の内側に配置された構成よりなる。すな
わち、信号入出力ピン５，５・・は、半導体素子搭載部
３側の同心円ｙ1 と、パッケージ外方向側の同心円ｙ2
との間のスペース９に、格子状（等間隔）に配置されて
いる。なお、中心点ｘは、半導体素子２の形状等によっ
て、半導体素子２の中心に位置すると限られるものでは
ない。また、パワー，グランドピン６，６・・は、パッ
ケージコーナー部１０、パッケージ内側スペース１１に
設けられている。しかし、パワー，グランドピン６，６
・・は、パッケージの任意の箇所、例えば、スペース９
やパッケージ辺部１２に配置した構成としてもよい。
りされた近似円に近い形状の四角形の搭載部として形成
されている。また、信号入出力ピン５，５・・は、半導
体素子搭載部３に搭載する半導体素子２の中心を中心点
ｘとする同心円の内側に配置された構成よりなる。すな
わち、信号入出力ピン５，５・・は、半導体素子搭載部
３側の同心円ｙ1 と、パッケージ外方向側の同心円ｙ2
との間のスペース９に、格子状（等間隔）に配置されて
いる。なお、中心点ｘは、半導体素子２の形状等によっ
て、半導体素子２の中心に位置すると限られるものでは
ない。また、パワー，グランドピン６，６・・は、パッ
ケージコーナー部１０、パッケージ内側スペース１１に
設けられている。しかし、パワー，グランドピン６，６
・・は、パッケージの任意の箇所、例えば、スペース９
やパッケージ辺部１２に配置した構成としてもよい。
【００１６】そして、本実施例のＩＣパッケージの場
合、ワイヤボンディングパッド７，７・・と信号入出力
ピン５，５・・を、導体パターン８，８・・、スルーホ
ール（ビアホール）等を介して配線・接続するようにし
ている。
合、ワイヤボンディングパッド７，７・・と信号入出力
ピン５，５・・を、導体パターン８，８・・、スルーホ
ール（ビアホール）等を介して配線・接続するようにし
ている。
【００１７】従って、従来のＩＣパッケージの場合、図
９に示すように、パッケージコーナーｇ側に配置された
信号入出力ピンｃとワンヤボンディングパッドｄ間の距
離と、パッケージ辺ｈ側に配置された信号入出力ピンｃ
とワイヤボンディングパッドｄ間の距離が相違し、それ
ぞれを接続する配線Ｌ1 と配線Ｌ2 では、その配線長の
差が大きくなるのに対して、本実施例のＩＣパッケージ
の場合は、信号入出力ピン５，５・・が、半導体素子２
の中心を中心点ｘとする同心円内に配置されているの
で、パッケージコーナー部１０側に配置された信号入出
力ピンとワンヤボンディングパッド間の距離と、パッケ
ージ辺１２側に配置された信号入出力ピンとワンヤボン
ディングパッド間の距離との差が小さいので、それぞれ
を接続する配線Ｌ3 と配線Ｌ4 の配線長差がなくなる
（図３参照）。その結果、該配線により、各信号毎のタ
イミングを合わすことが容易に行え、半導体搭載部３に
搭載する半導体素子２の駆動速度を向上させることがで
きる。
９に示すように、パッケージコーナーｇ側に配置された
信号入出力ピンｃとワンヤボンディングパッドｄ間の距
離と、パッケージ辺ｈ側に配置された信号入出力ピンｃ
とワイヤボンディングパッドｄ間の距離が相違し、それ
ぞれを接続する配線Ｌ1 と配線Ｌ2 では、その配線長の
差が大きくなるのに対して、本実施例のＩＣパッケージ
の場合は、信号入出力ピン５，５・・が、半導体素子２
の中心を中心点ｘとする同心円内に配置されているの
で、パッケージコーナー部１０側に配置された信号入出
力ピンとワンヤボンディングパッド間の距離と、パッケ
ージ辺１２側に配置された信号入出力ピンとワンヤボン
ディングパッド間の距離との差が小さいので、それぞれ
を接続する配線Ｌ3 と配線Ｌ4 の配線長差がなくなる
（図３参照）。その結果、該配線により、各信号毎のタ
イミングを合わすことが容易に行え、半導体搭載部３に
搭載する半導体素子２の駆動速度を向上させることがで
きる。
【００１８】すなわち、図９に示す従来例のＩＣパッケ
ージにおいて、配線Ｌ1 の配線長を５ｍｍ、配線Ｌ2 の
配線長を２０ｍｍとし、その信号伝播時間Ｔを計算する
と、信号伝播時間は、一般的に、式Ｔ＝３．３３×（ε
o ）1/2 ×Ｌ（ＰＳ）（εoは比誘電率）で得るので、
これより、セラミックの比誘電率を８．５とすると、配
線Ｌ1 の場合は４８ｐｓ、配線Ｌ2 の場合は１９５ｐｓ
となり、両配線間では、１４７ｐｓの信号伝播遅延差が
生じ、図１０のタイムチャートに示すように、その繰り
返し周期が、３４４サイクルタイムであるのに対し、本
実施例のＩＣパッケージの場合、信号用入出力ピン５，
５・・が、半導体素子２の中心を中心点ｘとする同心円
の内側に配置されているので、配線Ｌ3 と配線Ｌ4 との
配線長の差が小さくなり、配線Ｌ3 の配線長を９ｍｍ、
配線Ｌ4 の配線長を１３ｍｍとして、その信号伝播時間
を計算すると、配線Ｌ3 の場合が８８ｐｓ、配線Ｌ4 の
場合が１２７ｐｓとなり、両配線間での信号遅延差が３
９ｐｓまで短縮でき、図８のタイムチャートに示すよう
に、その繰り返し周期を、１２８サイクルタイムとで
き、半導体素子２の駆動速度をいっそう高速度化できる
ことが確認できた。
ージにおいて、配線Ｌ1 の配線長を５ｍｍ、配線Ｌ2 の
配線長を２０ｍｍとし、その信号伝播時間Ｔを計算する
と、信号伝播時間は、一般的に、式Ｔ＝３．３３×（ε
o ）1/2 ×Ｌ（ＰＳ）（εoは比誘電率）で得るので、
これより、セラミックの比誘電率を８．５とすると、配
線Ｌ1 の場合は４８ｐｓ、配線Ｌ2 の場合は１９５ｐｓ
となり、両配線間では、１４７ｐｓの信号伝播遅延差が
生じ、図１０のタイムチャートに示すように、その繰り
返し周期が、３４４サイクルタイムであるのに対し、本
実施例のＩＣパッケージの場合、信号用入出力ピン５，
５・・が、半導体素子２の中心を中心点ｘとする同心円
の内側に配置されているので、配線Ｌ3 と配線Ｌ4 との
配線長の差が小さくなり、配線Ｌ3 の配線長を９ｍｍ、
配線Ｌ4 の配線長を１３ｍｍとして、その信号伝播時間
を計算すると、配線Ｌ3 の場合が８８ｐｓ、配線Ｌ4 の
場合が１２７ｐｓとなり、両配線間での信号遅延差が３
９ｐｓまで短縮でき、図８のタイムチャートに示すよう
に、その繰り返し周期を、１２８サイクルタイムとで
き、半導体素子２の駆動速度をいっそう高速度化できる
ことが確認できた。
【００１９】なお、本実施例のＩＣパッケージにおい
て、パッケージコーナー部１０に、パワー，グランドピ
ン６，６・・を配置しない場合は、コーナースペースを
とることができ、該コーナースペースを、例えば、チッ
プコンデンサ等を搭載するためのチップ搭載部とするこ
とができる。
て、パッケージコーナー部１０に、パワー，グランドピ
ン６，６・・を配置しない場合は、コーナースペースを
とることができ、該コーナースペースを、例えば、チッ
プコンデンサ等を搭載するためのチップ搭載部とするこ
とができる。
【００２０】ところで、上述した実施例と同様の構成
は、次のような配線接続方法とすることで、従来のＩＣ
パッケージを用いて実施することができる。すなわち、
ＩＣパッケージにおけるワイヤボンディングパッド７
を、半導体素子搭載部１３に搭載する半導体素子２の中
心を中心点ｘとする同心円上に位置する信号入出力ピン
５に配線・接続する。そして、この配線接続方法とした
場合、上述した実施例のＩＣパッケージと同様に、ワイ
ヤボンディングパッド７と信号入出力ピン５との配線の
長さを略同一にすることができる。また、従来のＩＣパ
ッケージをそのまま使用して、各信号毎のタイミングを
合わすことが容易に行え、半導体搭載部３に搭載する半
導体素子２の駆動速度を向上させることができる。
は、次のような配線接続方法とすることで、従来のＩＣ
パッケージを用いて実施することができる。すなわち、
ＩＣパッケージにおけるワイヤボンディングパッド７
を、半導体素子搭載部１３に搭載する半導体素子２の中
心を中心点ｘとする同心円上に位置する信号入出力ピン
５に配線・接続する。そして、この配線接続方法とした
場合、上述した実施例のＩＣパッケージと同様に、ワイ
ヤボンディングパッド７と信号入出力ピン５との配線の
長さを略同一にすることができる。また、従来のＩＣパ
ッケージをそのまま使用して、各信号毎のタイミングを
合わすことが容易に行え、半導体搭載部３に搭載する半
導体素子２の駆動速度を向上させることができる。
【００２１】なお、本発明は、上述した実施例に限定さ
れるものでなく、本発明の要旨を変更しない範囲内で変
形実施できる構成を含む。因みに、上述した実施例にお
いては、パッケージの外形を矩形状のもので説明した
が、図４、５に示すように、八角形状、円形状にした構
成としてもよい。そして、この場合には、パッケージの
形状を小型化できる。また、上述した実施例において
は、信号入出力ピンをパッケージ内外の同心円がつくる
スペースに格子状配列した構成で説明したが、図６に示
すように、信号入出力ピン５の配列を、複数個の同心円
上に、円弧状に配置する構成としてもよい。
れるものでなく、本発明の要旨を変更しない範囲内で変
形実施できる構成を含む。因みに、上述した実施例にお
いては、パッケージの外形を矩形状のもので説明した
が、図４、５に示すように、八角形状、円形状にした構
成としてもよい。そして、この場合には、パッケージの
形状を小型化できる。また、上述した実施例において
は、信号入出力ピンをパッケージ内外の同心円がつくる
スペースに格子状配列した構成で説明したが、図６に示
すように、信号入出力ピン５の配列を、複数個の同心円
上に、円弧状に配置する構成としてもよい。
【００２２】また、上述した実施例においては、信号入
出力ピンを半導体素子搭載部に搭載した半導体素子を中
心とする二つの同心円が形成するスペース内に配置した
構成で説明したが、半導体素子を中心とする一つの同心
円の内側の任意の位置に配置した構成であればよい。換
言すれば、パッケージ内側スペース１１にも配置した構
成としてもよい。また図７に示すように、信号入出力ピ
ン５を同心円の代わりに近似円上に配置した構成として
もよいことは当然である。なお、該近似円の場合は、半
導体素子搭載部も、該近似円と同心の相似近似円状とす
ることが好ましい。ところで、上述した各実施例におい
ては、ワイヤボンディングパッドと信号入出力ピンとの
関係で説明したが、信号入出力パッドにおいても同様で
ある。
出力ピンを半導体素子搭載部に搭載した半導体素子を中
心とする二つの同心円が形成するスペース内に配置した
構成で説明したが、半導体素子を中心とする一つの同心
円の内側の任意の位置に配置した構成であればよい。換
言すれば、パッケージ内側スペース１１にも配置した構
成としてもよい。また図７に示すように、信号入出力ピ
ン５を同心円の代わりに近似円上に配置した構成として
もよいことは当然である。なお、該近似円の場合は、半
導体素子搭載部も、該近似円と同心の相似近似円状とす
ることが好ましい。ところで、上述した各実施例におい
ては、ワイヤボンディングパッドと信号入出力ピンとの
関係で説明したが、信号入出力パッドにおいても同様で
ある。
【００２３】
【発明の効果】以上の説明より明らかなように、本発明
のＩＣバッケージによれば、信号入出力ピンまたは信号
入出力パッドが、該半導体素子搭載部に搭載する半導体
素子の中心を中心点とする同心円または同心近似円の内
側に配置されているので、信号入出力ピンまたは信号入
出力パッド−ワイヤボンディングパッド間の配線長をほ
ぼ等しくすることができることより、該配線長差による
信号の伝播時間差を減少でき、各信号のタイミングを容
易にとることが可能となり、半導体素子の駆動速度を向
上させることができるという効果を有する。
のＩＣバッケージによれば、信号入出力ピンまたは信号
入出力パッドが、該半導体素子搭載部に搭載する半導体
素子の中心を中心点とする同心円または同心近似円の内
側に配置されているので、信号入出力ピンまたは信号入
出力パッド−ワイヤボンディングパッド間の配線長をほ
ぼ等しくすることができることより、該配線長差による
信号の伝播時間差を減少でき、各信号のタイミングを容
易にとることが可能となり、半導体素子の駆動速度を向
上させることができるという効果を有する。
【００２４】また、信号入出ピンまたはパッドを円また
は近似円状に形成しているので、パッケージのコーナー
部分に空所を形成でき、該コーナー部分を、例えば、パ
ワー，グランドピンまたはパワー，グランドパッドに使
用でき、あるいはチップコンデンサー等の搭載部にで
き、その有効利用を図ることができる。
は近似円状に形成しているので、パッケージのコーナー
部分に空所を形成でき、該コーナー部分を、例えば、パ
ワー，グランドピンまたはパワー，グランドパッドに使
用でき、あるいはチップコンデンサー等の搭載部にで
き、その有効利用を図ることができる。
【００２５】また、本発明のＩＣパッケージにおける配
線接続方法によれば、ワイヤボンディングパッドを、該
半導体素子搭載部に搭載する半導体素子の中心を中心点
とする同心円または同心近似円の内側に位置する信号入
出力ピンまたは信号入出力パッドに配線・接続するの
で、信号入出力ピンまたは信号入出力パッド−ワイヤボ
ンディングパッド間の配線長をほぼ等しくすることがで
き、また従来の信号入出力ピンまたは信号入出力パッド
配置のパッケージをそのまま利用して、該配線長差によ
る信号の伝播時間差を減少できるという効果を有する。
線接続方法によれば、ワイヤボンディングパッドを、該
半導体素子搭載部に搭載する半導体素子の中心を中心点
とする同心円または同心近似円の内側に位置する信号入
出力ピンまたは信号入出力パッドに配線・接続するの
で、信号入出力ピンまたは信号入出力パッド−ワイヤボ
ンディングパッド間の配線長をほぼ等しくすることがで
き、また従来の信号入出力ピンまたは信号入出力パッド
配置のパッケージをそのまま利用して、該配線長差によ
る信号の伝播時間差を減少できるという効果を有する。
【図１】 本発明の一実施例を示すＩＣパッケージの平
面図である。
面図である。
【図２】 図１の部分拡大平面図である。
【図３】 配線した状態の説明図である。
【図４】 本発明の他の実施例の平面図である。
【図５】 本発明の他の実施例の平面図である。
【図６】 本発明の他の実施例の平面図である。
【図７】 本発明の他の実施例の平面図である。
【図８】 図３の実施例の配線Ｌ3 と配線Ｌ4 における
信号遅延差を説明するタイムチャートである。
信号遅延差を説明するタイムチャートである。
【図９】 従来例の平面図である。
【図１０】 図９の従来例の配線Ｌ1 と配線Ｌ2 におけ
る信号遅延差を説明するタイムチャートである。
る信号遅延差を説明するタイムチャートである。
【図１１】 従来の配線長を等しくする配線の説明図で
ある。
ある。
【図１２】 従来の配線長を等しくする配線の説明図で
ある。
ある。
【符号の説明】 １・・・パッケージ本体、２・・・半導体素子、３・・
・半導体素子搭載部（キャビティ部）、４・・・ワイヤ
ボンディング部、５・・・信号入出力ピン（信号入出力
パッド）、６・・・パワー，グランドピン（パワー，グ
ランドパッド）、７・・・ワイヤボンディングパッド、
８・・・導体パターン、９・・・半導体素子搭載部側の
同心円ｙ1 と、パッケージ外方向側の同心円ｙ2 との間
のスペース、１０・・・パッケージコーナー部、１１・
・・パッケージ内側スペース、１２・・・パッケージ辺
部、Ｌ1 ，Ｌ2 ，Ｌ3 ，Ｌ4 ・・・配線（導体パター
ン）、ａ・・・半導体素子、ｂ・・・半導体素子搭載
部、ｃ・・・信号入出力ピン（信号入出力パッド）、
ｅ，ｆ・・・導体パターン、ｇ・・・パッケージコーナ
ー部、ｈ・・・パッケージ辺部
・半導体素子搭載部（キャビティ部）、４・・・ワイヤ
ボンディング部、５・・・信号入出力ピン（信号入出力
パッド）、６・・・パワー，グランドピン（パワー，グ
ランドパッド）、７・・・ワイヤボンディングパッド、
８・・・導体パターン、９・・・半導体素子搭載部側の
同心円ｙ1 と、パッケージ外方向側の同心円ｙ2 との間
のスペース、１０・・・パッケージコーナー部、１１・
・・パッケージ内側スペース、１２・・・パッケージ辺
部、Ｌ1 ，Ｌ2 ，Ｌ3 ，Ｌ4 ・・・配線（導体パター
ン）、ａ・・・半導体素子、ｂ・・・半導体素子搭載
部、ｃ・・・信号入出力ピン（信号入出力パッド）、
ｅ，ｆ・・・導体パターン、ｇ・・・パッケージコーナ
ー部、ｈ・・・パッケージ辺部
Claims (3)
- 【請求項１】 中央に半導体素子搭載部を有し、該半導
体素子搭載部の周囲に信号入出力ピンまたは信号入出力
パッドが配置されているＩＣパッケージにおいて、該信
号入出力ピンまたは信号入出力パッドを、該半導体素子
搭載部に搭載する半導体素子を中心とする同心円または
同心近似円の内側に配置してなることを特徴とするＩＣ
パッケージ。 - 【請求項２】 半導体素子搭載部が、円または近似円状
に形成されている請求項１に記載のＩＣパッケージ。 - 【請求項３】 中央に半導体素子搭載部を有し、該半導
体素子搭載部の周囲に信号入出力ピンまたは信号入出力
パッドが配置されているＩＣパッケージにおける配線接
続方法において、信号入出力用のワイヤボンディングパ
ッドを、該半導体素子搭載部に搭載する半導体素子を中
心とする同心円または同心近似円の内側に位置する信号
入出力ピンまたは信号入出力パッドに配線・接続し、上
記ワイヤボンディングパッドと該信号入出力ピンまたは
信号入出力パッドとの配線の長さを略同一にしてなるこ
とを特徴とするＩＣパッケージにおける配線接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4468593A JPH06236939A (ja) | 1993-02-08 | 1993-02-08 | Ｉｃパッケージとその配線接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4468593A JPH06236939A (ja) | 1993-02-08 | 1993-02-08 | Ｉｃパッケージとその配線接続方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06236939A true JPH06236939A (ja) | 1994-08-23 |
Family
ID=12698291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4468593A Pending JPH06236939A (ja) | 1993-02-08 | 1993-02-08 | Ｉｃパッケージとその配線接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06236939A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1167970A (ja) * | 1997-08-25 | 1999-03-09 | Fujitsu Ltd | Ｌｓｉパッケージの配線構造 |
| JP2006066937A (ja) * | 2005-11-24 | 2006-03-09 | Oki Electric Ind Co Ltd | 半導体装置 |
| JP2010238923A (ja) * | 2009-03-31 | 2010-10-21 | Tdk Corp | 電子部品内蔵モジュール |
| JP2012169345A (ja) * | 2011-02-10 | 2012-09-06 | Shinko Electric Ind Co Ltd | 多層配線基板 |
-
1993
- 1993-02-08 JP JP4468593A patent/JPH06236939A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1167970A (ja) * | 1997-08-25 | 1999-03-09 | Fujitsu Ltd | Ｌｓｉパッケージの配線構造 |
| JP2006066937A (ja) * | 2005-11-24 | 2006-03-09 | Oki Electric Ind Co Ltd | 半導体装置 |
| JP2010238923A (ja) * | 2009-03-31 | 2010-10-21 | Tdk Corp | 電子部品内蔵モジュール |
| JP2012169345A (ja) * | 2011-02-10 | 2012-09-06 | Shinko Electric Ind Co Ltd | 多層配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8803329B2 (en) | Semiconductor package and stacked semiconductor package | |
| JP3443408B2 (ja) | 配線基板及びそれを用いた半導体装置 | |
| JP2938344B2 (ja) | 半導体装置 | |
| JPH11168150A (ja) | 半導体集積回路装置 | |
| JPH06236939A (ja) | Ｉｃパッケージとその配線接続方法 | |
| JP2681427B2 (ja) | 半導体装置 | |
| JPH07202359A (ja) | 回路基板 | |
| JP2001177046A (ja) | 半導体装置およびその製造方法 | |
| JPH06310827A (ja) | 表面実装部品配置構造 | |
| JPH02186670A (ja) | 半導体集積回路 | |
| JPS63257306A (ja) | 半導体集積回路パツケ−ジ | |
| KR19980028554A (ko) | 패키지 접지단 패들의 근사적인 등가회로의 구조 | |
| JPH03225932A (ja) | Ｉｃチップ | |
| JP3692353B2 (ja) | 半導体装置のアッセンブリ方法 | |
| JP2010165991A (ja) | 半導体装置 | |
| JP2003168761A (ja) | 半導体装置 | |
| JPS629654A (ja) | 集積回路装置実装パツケ−ジ | |
| JPH0648954Y2 (ja) | 電磁フィルタ複合部品 | |
| JP4229086B2 (ja) | 半導体装置 | |
| JPS6369258A (ja) | 多層配線基板 | |
| JP2502994Y2 (ja) | 半導体集積回路装置 | |
| JPH05211188A (ja) | 半導体装置 | |
| JPH05211279A (ja) | 混成集積回路 | |
| JPH0964232A (ja) | セラミックパッケージ | |
| KR100232220B1 (ko) | 핀 배치 구조 |