JPH06224218A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06224218A JPH06224218A JP951693A JP951693A JPH06224218A JP H06224218 A JPH06224218 A JP H06224218A JP 951693 A JP951693 A JP 951693A JP 951693 A JP951693 A JP 951693A JP H06224218 A JPH06224218 A JP H06224218A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate electrode
- insulating film
- electrode
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 半導体膜／ゲート絶縁膜間が連続的に形成さ
れた逆スタガ構造の高性能半導体装置を、容易にかつ短
時間にて製造する。 【構成】 透明なガラス基板１の一方表面１ａ上に、ゲ
ート電極２、窒化シリコン膜３および多結晶シリコン膜
４を順次形成する。ホスフィンなどを含むガス中にて、
前記ガラス基板１の他方表面１ｂからＸｅＣｌエキシマ
レーザー光６を１回照射する。多結晶シリコン（ｐ−Ｓ
ｉ）膜４の活性領域７は、ゲート電極２の遮蔽効果によ
って加熱されず、ｐ−Ｓｉ膜４の他の領域８，９は、レ
ーザー光６の照射によって加熱、溶融され、不純物がｐ
−Ｓｉ膜４中にドーピングされるとともに活性化され、
ソース領域８およびドレイン領域９がゲート電極２に対
して自己整合的に形成される。さらに、ソース電極１０
およびドレイン電極１１を形成した後、絶縁膜１２を形
成して、ｎチャネル形ｐ−ＳｉＴＦＴ１３が形成され
る。
れた逆スタガ構造の高性能半導体装置を、容易にかつ短
時間にて製造する。 【構成】 透明なガラス基板１の一方表面１ａ上に、ゲ
ート電極２、窒化シリコン膜３および多結晶シリコン膜
４を順次形成する。ホスフィンなどを含むガス中にて、
前記ガラス基板１の他方表面１ｂからＸｅＣｌエキシマ
レーザー光６を１回照射する。多結晶シリコン（ｐ−Ｓ
ｉ）膜４の活性領域７は、ゲート電極２の遮蔽効果によ
って加熱されず、ｐ−Ｓｉ膜４の他の領域８，９は、レ
ーザー光６の照射によって加熱、溶融され、不純物がｐ
−Ｓｉ膜４中にドーピングされるとともに活性化され、
ソース領域８およびドレイン領域９がゲート電極２に対
して自己整合的に形成される。さらに、ソース電極１０
およびドレイン電極１１を形成した後、絶縁膜１２を形
成して、ｎチャネル形ｐ−ＳｉＴＦＴ１３が形成され
る。
Description
【０００１】
【産業上の利用分野】本発明は、画像表示装置、半導体
メモリ、三次元集積回路などに応用可能な半導体装置の
製造方法に関する。
メモリ、三次元集積回路などに応用可能な半導体装置の
製造方法に関する。
【０００２】
【従来の技術】近年、特に平面ディスプレイなどの画像
表示素子への応用を目的とした薄膜トランジスタ（ＴＦ
Ｔ）の開発が、活発に行われている。ディスプレイの大
型化、さらには周辺駆動回路を同一基板上に形成するド
ライバモノリシック化に対応するためには、ＴＦＴの動
作速度の向上が望まれる。ＴＦＴの動作速度を向上させ
るために、ゲート・ドレイン間の寄生容量を減少させる
試みが行われており、ソース・ドレイン領域をゲート電
極と自己整合的に形成する方法は極めて有効な手法であ
る。
表示素子への応用を目的とした薄膜トランジスタ（ＴＦ
Ｔ）の開発が、活発に行われている。ディスプレイの大
型化、さらには周辺駆動回路を同一基板上に形成するド
ライバモノリシック化に対応するためには、ＴＦＴの動
作速度の向上が望まれる。ＴＦＴの動作速度を向上させ
るために、ゲート・ドレイン間の寄生容量を減少させる
試みが行われており、ソース・ドレイン領域をゲート電
極と自己整合的に形成する方法は極めて有効な手法であ
る。
【０００３】イオン注入法によってゲート電極と自己整
合的にソース・ドレイン領域を形成する自己整合形ＴＦ
Ｔの製造方法を、図２に基づいて説明する。図２は、従
来のコプレーナ構造のｎチャネル形多結晶シリコン（ｐ
−Ｓｉ）ＴＦＴの製造方法を示す断面図である。
合的にソース・ドレイン領域を形成する自己整合形ＴＦ
Ｔの製造方法を、図２に基づいて説明する。図２は、従
来のコプレーナ構造のｎチャネル形多結晶シリコン（ｐ
−Ｓｉ）ＴＦＴの製造方法を示す断面図である。
【０００４】図２（ａ）に示されるように、まず絶縁性
を有する基板５１上にベースコート絶縁膜５２および非
晶質シリコン（ａ−Ｓｉ）膜を順次形成し、このａ−Ｓ
ｉ膜を所定の形状にパターニングした後、固相成長アニ
ールまたはレーザー光照射によって前記ａ−Ｓｉ膜の結
晶化を行い、多結晶シリコン（ｐ−Ｓｉ）膜５３を形成
する。
を有する基板５１上にベースコート絶縁膜５２および非
晶質シリコン（ａ−Ｓｉ）膜を順次形成し、このａ−Ｓ
ｉ膜を所定の形状にパターニングした後、固相成長アニ
ールまたはレーザー光照射によって前記ａ−Ｓｉ膜の結
晶化を行い、多結晶シリコン（ｐ−Ｓｉ）膜５３を形成
する。
【０００５】次に図２（ｂ）に示されるように、ベース
コート絶縁膜５２上にｐ−Ｓｉ膜５３を被覆するように
ゲート絶縁膜５４を形成し、さらにこのゲート絶縁膜５
４を介してｐ−Ｓｉ膜５３上にゲート電極５５を形成す
る。このゲート電極５５をマスクとして、イオン注入法
によってｐ−Ｓｉ膜５３に不純物イオン５６をドーピン
グし、ドーピングした不純物イオン５６を活性化するた
めに、熱処理を行うことによって、ソース領域５７、活
性領域５８およびドレイン領域５９を形成する。
コート絶縁膜５２上にｐ−Ｓｉ膜５３を被覆するように
ゲート絶縁膜５４を形成し、さらにこのゲート絶縁膜５
４を介してｐ−Ｓｉ膜５３上にゲート電極５５を形成す
る。このゲート電極５５をマスクとして、イオン注入法
によってｐ−Ｓｉ膜５３に不純物イオン５６をドーピン
グし、ドーピングした不純物イオン５６を活性化するた
めに、熱処理を行うことによって、ソース領域５７、活
性領域５８およびドレイン領域５９を形成する。
【０００６】さらに図２（ｃ）に示されるように、ゲー
ト電極５５を被覆するようにしてゲート絶縁膜５４上に
層間絶縁膜６０を形成し、ソース領域５７およびドレイ
ン領域５９に貫通するコンタクトホール６１，６２を層
間絶縁膜６０にそれぞれ穿孔し、層間絶縁膜６０上にソ
ース電極６３およびドレイン電極６４をそれぞれ形成す
る。その後、層間絶縁膜６０、ソース電極６３およびド
レイン電極６４を被覆するようにパッシベーション（保
護）膜６５を被着形成して、ｐ−ＳｉＴＦＴ６６が形成
される。
ト電極５５を被覆するようにしてゲート絶縁膜５４上に
層間絶縁膜６０を形成し、ソース領域５７およびドレイ
ン領域５９に貫通するコンタクトホール６１，６２を層
間絶縁膜６０にそれぞれ穿孔し、層間絶縁膜６０上にソ
ース電極６３およびドレイン電極６４をそれぞれ形成す
る。その後、層間絶縁膜６０、ソース電極６３およびド
レイン電極６４を被覆するようにパッシベーション（保
護）膜６５を被着形成して、ｐ−ＳｉＴＦＴ６６が形成
される。
【０００７】
【発明が解決しようとする課題】従来の自己整合形ＴＦ
Ｔ６６のように、半導体膜であるｐ−Ｓｉ膜５３上のゲ
ート電極５５をマスクとするイオン注入法では、ゲート
絶縁膜５４を形成する前にｐ−Ｓｉ膜５３をいわゆる島
状にパターニングする必要があり、トランジスタ動作に
とって重要な界面である半導体膜／ゲート絶縁膜間を連
続的に形成することができない。そのため、この界面を
清浄な欠陥の少ないものにすることは難しく、十分なト
ランジスタ特性および信頼性を得ることが難しいという
課題がある。
Ｔ６６のように、半導体膜であるｐ−Ｓｉ膜５３上のゲ
ート電極５５をマスクとするイオン注入法では、ゲート
絶縁膜５４を形成する前にｐ−Ｓｉ膜５３をいわゆる島
状にパターニングする必要があり、トランジスタ動作に
とって重要な界面である半導体膜／ゲート絶縁膜間を連
続的に形成することができない。そのため、この界面を
清浄な欠陥の少ないものにすることは難しく、十分なト
ランジスタ特性および信頼性を得ることが難しいという
課題がある。
【０００８】そこで上記課題を解決するために、上記の
コプレーナ構造のＴＦＴ６６とは異なるいわゆる逆スタ
ガ構造のＴＦＴが案出されている。この逆スタガ構造の
ＴＦＴは、半導体膜の下にゲート絶縁膜およびゲート電
極が順次形成されたボトムゲート形ＴＦＴであり、半導
体膜／ゲート絶縁膜間を連続的に形成することができる
という利点はあるが、その構造上のため自己整合的にソ
ース・ドレイン領域を形成することは難しい。
コプレーナ構造のＴＦＴ６６とは異なるいわゆる逆スタ
ガ構造のＴＦＴが案出されている。この逆スタガ構造の
ＴＦＴは、半導体膜の下にゲート絶縁膜およびゲート電
極が順次形成されたボトムゲート形ＴＦＴであり、半導
体膜／ゲート絶縁膜間を連続的に形成することができる
という利点はあるが、その構造上のため自己整合的にソ
ース・ドレイン領域を形成することは難しい。
【０００９】逆スタガ構造のボトムゲート形ＴＦＴにお
いて、自己整合的にソース・ドレイン領域を形成する技
術として、たとえば特公平１−３２６６１号公報に、ゲ
ート電極をマスクとした裏面露光によってフォトレジス
トの注入マスクを形成し、半導体膜にイオン注入を行う
方法が開示されている。
いて、自己整合的にソース・ドレイン領域を形成する技
術として、たとえば特公平１−３２６６１号公報に、ゲ
ート電極をマスクとした裏面露光によってフォトレジス
トの注入マスクを形成し、半導体膜にイオン注入を行う
方法が開示されている。
【００１０】しかしながらこの方法では、半導体膜上に
ネガ形のフォトレジストを塗布し、フォトレジストが塗
布された側と反対の側から基板に露光して、注入マスク
を形成しなければならず、煩雑な工程が必要であり、ま
たコストアップにつながるという課題がある。
ネガ形のフォトレジストを塗布し、フォトレジストが塗
布された側と反対の側から基板に露光して、注入マスク
を形成しなければならず、煩雑な工程が必要であり、ま
たコストアップにつながるという課題がある。
【００１１】またイオン注入法においては、イオン注入
直後の不純物は、電気的に活性ではなく、活性化には１
０００℃近い高温での熱処理を必要とするが、大面積化
が容易で安価なガラス基板を用いる場合には、基板の変
形を防止するために全工程を通じて熱処理温度を基板の
歪点温度以下に保持する必要がある。それゆえ、イオン
注入法によってガラス基板上にＴＦＴを形成する場合に
は、比較的低温（６００℃程度）でイオン注入後の活性
化アニールを行っており、熱処理に非常に長時間を要
し、スループット（一定時間内における基板の処理数）
が悪いという課題がある。
直後の不純物は、電気的に活性ではなく、活性化には１
０００℃近い高温での熱処理を必要とするが、大面積化
が容易で安価なガラス基板を用いる場合には、基板の変
形を防止するために全工程を通じて熱処理温度を基板の
歪点温度以下に保持する必要がある。それゆえ、イオン
注入法によってガラス基板上にＴＦＴを形成する場合に
は、比較的低温（６００℃程度）でイオン注入後の活性
化アニールを行っており、熱処理に非常に長時間を要
し、スループット（一定時間内における基板の処理数）
が悪いという課題がある。
【００１２】したがって、本発明の目的は、半導体膜／
ゲート絶縁膜間が連続的に形成された逆スタガ構造の半
導体装置を、容易にかつ短時間にて製造する半導体装置
の製造方法を提供することである。
ゲート絶縁膜間が連続的に形成された逆スタガ構造の半
導体装置を、容易にかつ短時間にて製造する半導体装置
の製造方法を提供することである。
【００１３】
【課題を解決するための手段】本発明は、透光性基板の
一方表面上に予め定める形状のゲート電極を形成する第
１工程と、前記透光性基板およびゲート電極上にゲート
絶縁膜を形成する第２工程と、前記ゲート絶縁膜上に半
導体膜を形成する第３工程と、前記半導体膜を構成する
半導体材料に対してｐ形またはｎ形の不純物を含むガス
中にて、前記透光性基板の他方表面から、前記ゲート電
極をマスクとして、前記半導体膜を溶融または半溶融す
るに足りる強度を有する光線を、前記透光性基板の全面
に照射する第４工程とを含むことを特徴とする半導体装
置の製造方法である。
一方表面上に予め定める形状のゲート電極を形成する第
１工程と、前記透光性基板およびゲート電極上にゲート
絶縁膜を形成する第２工程と、前記ゲート絶縁膜上に半
導体膜を形成する第３工程と、前記半導体膜を構成する
半導体材料に対してｐ形またはｎ形の不純物を含むガス
中にて、前記透光性基板の他方表面から、前記ゲート電
極をマスクとして、前記半導体膜を溶融または半溶融す
るに足りる強度を有する光線を、前記透光性基板の全面
に照射する第４工程とを含むことを特徴とする半導体装
置の製造方法である。
【００１４】
【作用】本発明に従えば、前記半導体膜を構成する半導
体材料に対してｐ形またはｎ形の不純物を含むガス中に
て、前記透光性基板の他方表面から、前記ゲート電極を
マスクとして、前記半導体膜を溶融または半溶融するに
足りる強度を有する光線（エネルギービーム）を、前記
透光性基板の全面に照射するため、半導体膜の表面に付
着していたｐ形またはｎ形の不純物またはガス中の不純
物が、半導体膜中に取り込まれるとともに活性化され、
低抵抗領域が形成される。また、ゲート電極をマスクと
してエネルギービームを照射するため、ゲート電極に対
応した領域の半導体膜は溶融されずに活性領域が形成さ
れる。
体材料に対してｐ形またはｎ形の不純物を含むガス中に
て、前記透光性基板の他方表面から、前記ゲート電極を
マスクとして、前記半導体膜を溶融または半溶融するに
足りる強度を有する光線（エネルギービーム）を、前記
透光性基板の全面に照射するため、半導体膜の表面に付
着していたｐ形またはｎ形の不純物またはガス中の不純
物が、半導体膜中に取り込まれるとともに活性化され、
低抵抗領域が形成される。また、ゲート電極をマスクと
してエネルギービームを照射するため、ゲート電極に対
応した領域の半導体膜は溶融されずに活性領域が形成さ
れる。
【００１５】
【実施例】図１は、本発明の一実施例である逆スタガ構
造のｎチャネル形多結晶シリコン（ｐ−Ｓｉ）ＴＦＴ１
３の製造方法を示す断面図である。まず、図１（ａ）に
示されるように、予め洗浄された透明なガラス基板１の
一方表面１ａ上に、たとえばスパッタ法によって、タン
タル（Ｔａ）、クロム（Ｃｒ）などの金属薄膜を２００
０Å程度形成し、エッチングによって予め定める形状の
ゲート電極２を形成する。
造のｎチャネル形多結晶シリコン（ｐ−Ｓｉ）ＴＦＴ１
３の製造方法を示す断面図である。まず、図１（ａ）に
示されるように、予め洗浄された透明なガラス基板１の
一方表面１ａ上に、たとえばスパッタ法によって、タン
タル（Ｔａ）、クロム（Ｃｒ）などの金属薄膜を２００
０Å程度形成し、エッチングによって予め定める形状の
ゲート電極２を形成する。
【００１６】次に、図１（ｂ）に示されるように、たと
えばプラズマＣＶＤ法によって、上記ゲート電極２を被
覆するように、たとえば基板温度を３５０℃として、膜
厚が３０００Å程度の窒化シリコン（ＳｉＮX ）膜３
を、ゲート絶縁膜としてガラス基板１上に形成する。真
空を保持した状態で、プラズマＣＶＤ法によって、たと
えば基板温度を３００℃として、膜厚が３００Å程度の
ａ−Ｓｉ膜を連続形成する。このａ−Ｓｉ膜をエッチン
グによって、後述のソース・活性・ドレイン領域となる
島状パターンのａ−Ｓｉ膜を形成する。
えばプラズマＣＶＤ法によって、上記ゲート電極２を被
覆するように、たとえば基板温度を３５０℃として、膜
厚が３０００Å程度の窒化シリコン（ＳｉＮX ）膜３
を、ゲート絶縁膜としてガラス基板１上に形成する。真
空を保持した状態で、プラズマＣＶＤ法によって、たと
えば基板温度を３００℃として、膜厚が３００Å程度の
ａ−Ｓｉ膜を連続形成する。このａ−Ｓｉ膜をエッチン
グによって、後述のソース・活性・ドレイン領域となる
島状パターンのａ−Ｓｉ膜を形成する。
【００１７】このａ−Ｓｉ膜に、たとえば波長３０８ｎ
ｍのＸｅＣｌエキシマレーザー光５を照射して結晶化を
行い、多結晶シリコン（ｐ−Ｓｉ）膜４とする。エキシ
マレーザーはパルスレーザーであり、照射時間が短い。
したがって、ａ−Ｓｉ膜の下層のガラス基板１、ゲート
電極２およびＳｉＮX 膜３に及ぼす熱的な影響は殆どな
い。具体的には、エキシマレーザーの出力が、たとえば
１３０ｍＪ／ｃｍ2 から多段階的に増加して、最大２０
０ｍＪ／ｃｍ2 となるように設定する。
ｍのＸｅＣｌエキシマレーザー光５を照射して結晶化を
行い、多結晶シリコン（ｐ−Ｓｉ）膜４とする。エキシ
マレーザーはパルスレーザーであり、照射時間が短い。
したがって、ａ−Ｓｉ膜の下層のガラス基板１、ゲート
電極２およびＳｉＮX 膜３に及ぼす熱的な影響は殆どな
い。具体的には、エキシマレーザーの出力が、たとえば
１３０ｍＪ／ｃｍ2 から多段階的に増加して、最大２０
０ｍＪ／ｃｍ2 となるように設定する。
【００１８】さらに、図１（ｃ）に示されるように、ホ
スフィン（ＰＨ3 ）、アルシン（ＡｓＨ3 ）などを含む
ガス中にて、前記ガラス基板１の他方表面１ｂからエネ
ルギービームであるたとえば波長３０８ｎｍのＸｅＣｌ
エキシマレーザー光６を、２２０ｍＪ／ｃｍ2 〜２４０
ｍＪ／ｃｍ2 、好ましくは２３０ｍＪ／ｃｍ2 の出力で
１回照射する。
スフィン（ＰＨ3 ）、アルシン（ＡｓＨ3 ）などを含む
ガス中にて、前記ガラス基板１の他方表面１ｂからエネ
ルギービームであるたとえば波長３０８ｎｍのＸｅＣｌ
エキシマレーザー光６を、２２０ｍＪ／ｃｍ2 〜２４０
ｍＪ／ｃｍ2 、好ましくは２３０ｍＪ／ｃｍ2 の出力で
１回照射する。
【００１９】このとき、前記ゲート電極２に対応するｐ
−Ｓｉ膜４の活性領域７は、ゲート電極２の遮蔽効果に
よって加熱されない。一方、ゲート電極２によって遮蔽
されないｐ−Ｓｉ膜４の他の領域８，９は、レーザー光
６の照射によって加熱、溶融され、ｐ−Ｓｉ膜４の表面
に付着していたリン（Ｐ）、ヒ素（Ａｓ）などの不純
物、あるいはガス中の不純物がｐ−Ｓｉ膜４中に取り込
まれるとともに活性化され、低抵抗領域が形成される。
すなわち、ｐ−Ｓｉ膜４の他の領域８，９に、不純物が
ドーピングされて、ソース領域８およびドレイン領域９
がゲート電極２に対して自己整合的に形成される。
−Ｓｉ膜４の活性領域７は、ゲート電極２の遮蔽効果に
よって加熱されない。一方、ゲート電極２によって遮蔽
されないｐ−Ｓｉ膜４の他の領域８，９は、レーザー光
６の照射によって加熱、溶融され、ｐ−Ｓｉ膜４の表面
に付着していたリン（Ｐ）、ヒ素（Ａｓ）などの不純
物、あるいはガス中の不純物がｐ−Ｓｉ膜４中に取り込
まれるとともに活性化され、低抵抗領域が形成される。
すなわち、ｐ−Ｓｉ膜４の他の領域８，９に、不純物が
ドーピングされて、ソース領域８およびドレイン領域９
がゲート電極２に対して自己整合的に形成される。
【００２０】このように、エネルギービームとしてガラ
スあるいは石英基板などに対して透過領域の波長をもつ
レーザー光６を用いることによって、ガラス基板１を透
過させてｐ−Ｓｉ膜４に照射することが可能となり、ま
た短時間でｐ−Ｓｉ膜４のみを加熱、溶融することがで
きるため、下層のガラス基板１、ゲート電極２およびＳ
ｉＮX 膜３に及ぼす熱的な影響は殆どない。
スあるいは石英基板などに対して透過領域の波長をもつ
レーザー光６を用いることによって、ガラス基板１を透
過させてｐ−Ｓｉ膜４に照射することが可能となり、ま
た短時間でｐ−Ｓｉ膜４のみを加熱、溶融することがで
きるため、下層のガラス基板１、ゲート電極２およびＳ
ｉＮX 膜３に及ぼす熱的な影響は殆どない。
【００２１】なお、エネルギービームの照射によって、
ｐ−Ｓｉ膜４は、不純物がｐ−Ｓｉ膜４中に取り込ま
れ、かつ取り込まれた不純物が活性化されるように少な
くとも半溶融状態、すなわちｐ−Ｓｉ膜４のうち少なく
とも露出表面４ａが溶融する状態となればよい。
ｐ−Ｓｉ膜４は、不純物がｐ−Ｓｉ膜４中に取り込ま
れ、かつ取り込まれた不純物が活性化されるように少な
くとも半溶融状態、すなわちｐ−Ｓｉ膜４のうち少なく
とも露出表面４ａが溶融する状態となればよい。
【００２２】次に、図１（ｄ）に示されるように、アル
ミニウム（Ａｌ）、モリブデン（Ｍｏ）などの金属薄膜
をスパッタ法にて、上記島状パターンのｐ−Ｓｉ膜４を
被覆するように被着形成し、この金属薄膜をエッチング
し、所定形状にパターニングして、ソース電極１０およ
びドレイン電極１１を形成する。なお、本ＴＦＴを液晶
表示素子用などのアクティブマトリクス基板の画素部ス
イッチング素子として用いる場合には、ドレイン電極１
１をたとえばＩＴＯ膜などの透明導電膜にて形成して画
素電極とする。
ミニウム（Ａｌ）、モリブデン（Ｍｏ）などの金属薄膜
をスパッタ法にて、上記島状パターンのｐ−Ｓｉ膜４を
被覆するように被着形成し、この金属薄膜をエッチング
し、所定形状にパターニングして、ソース電極１０およ
びドレイン電極１１を形成する。なお、本ＴＦＴを液晶
表示素子用などのアクティブマトリクス基板の画素部ス
イッチング素子として用いる場合には、ドレイン電極１
１をたとえばＩＴＯ膜などの透明導電膜にて形成して画
素電極とする。
【００２３】次に、たとえばプラズマＣＶＤ法でＳｉＮ
X 膜を被着形成し、このＳｉＮX 膜をエッチングし、所
定形状にパターニングして絶縁膜１２を形成する。この
絶縁膜１２は、外部環境からの汚染を防止するパッシベ
ーション（保護）膜である。以上の工程を経て、目的と
する逆スタガ構造のｎチャネル形多結晶シリコン薄膜ト
ランジスタ１３が完成する。
X 膜を被着形成し、このＳｉＮX 膜をエッチングし、所
定形状にパターニングして絶縁膜１２を形成する。この
絶縁膜１２は、外部環境からの汚染を防止するパッシベ
ーション（保護）膜である。以上の工程を経て、目的と
する逆スタガ構造のｎチャネル形多結晶シリコン薄膜ト
ランジスタ１３が完成する。
【００２４】なお所望により、ＴＦＴの電界効果移動度
の向上、およびしきい値電圧低減のために、ｐ−Ｓｉ膜
４中の結晶粒界に存在するダングリングボンド（格子欠
陥）を終端化する目的で、ａ−Ｓｉ膜を多結晶化してｐ
−Ｓｉ膜４とした後に、たとえば水素プラズマ処理など
を施してもよい。
の向上、およびしきい値電圧低減のために、ｐ−Ｓｉ膜
４中の結晶粒界に存在するダングリングボンド（格子欠
陥）を終端化する目的で、ａ−Ｓｉ膜を多結晶化してｐ
−Ｓｉ膜４とした後に、たとえば水素プラズマ処理など
を施してもよい。
【００２５】したがって本実施例によれば、従来のよう
にフォトレジストの注入マスクを形成する必要がなく、
レーザー光６の照射によってリンなどの不純物がｐ−Ｓ
ｉ膜４中にドーピングされるため、フォトレジストの塗
布、剥離の工程を省くことができ、コストダウンを図る
ことができる。また、従来のようにドーピングされた不
純物を活性化すべく、低温にて活性化アニールを行う必
要がなく、レーザー光６の照射によって不純物をドーピ
ングするとともに不純物の活性化を同時に行うため、製
造が容易となり、工程が簡略化される。さらに、エキシ
マレーザーはパルスレーザーであるため、照射時間は短
く、生産性が向上する。
にフォトレジストの注入マスクを形成する必要がなく、
レーザー光６の照射によってリンなどの不純物がｐ−Ｓ
ｉ膜４中にドーピングされるため、フォトレジストの塗
布、剥離の工程を省くことができ、コストダウンを図る
ことができる。また、従来のようにドーピングされた不
純物を活性化すべく、低温にて活性化アニールを行う必
要がなく、レーザー光６の照射によって不純物をドーピ
ングするとともに不純物の活性化を同時に行うため、製
造が容易となり、工程が簡略化される。さらに、エキシ
マレーザーはパルスレーザーであるため、照射時間は短
く、生産性が向上する。
【００２６】以上、本発明の一実施例である逆スタガ構
造のｎチャネル形多結晶シリコンＴＦＴの製造方法につ
いて具体的に説明したが、本発明は上述の実施例に限定
されるものでなく、本発明の技術的思想に基づく各種の
変更が可能である。
造のｎチャネル形多結晶シリコンＴＦＴの製造方法につ
いて具体的に説明したが、本発明は上述の実施例に限定
されるものでなく、本発明の技術的思想に基づく各種の
変更が可能である。
【００２７】たとえば、上記の実施例においては、リン
などの第Ｖ族の不純物をドーピングしてｎチャネル形の
ＴＦＴ１３を作製したが、第III 族の不純物であるボロ
ン（Ｂ）を構成元素として含むジボラン（Ｂ2Ｈ6）雰囲
気にてレーザー光を照射することによって、ｐチャネル
形のＴＦＴを作製することができる。また、上記の実施
例においては、半導体膜を構成する半導体材料としてシ
リコンを用いたが、ゲルマニウム（Ｇｅ）または第III
族元素と第Ｖ族元素との化合物をも半導体材料として用
いることができる。
などの第Ｖ族の不純物をドーピングしてｎチャネル形の
ＴＦＴ１３を作製したが、第III 族の不純物であるボロ
ン（Ｂ）を構成元素として含むジボラン（Ｂ2Ｈ6）雰囲
気にてレーザー光を照射することによって、ｐチャネル
形のＴＦＴを作製することができる。また、上記の実施
例においては、半導体膜を構成する半導体材料としてシ
リコンを用いたが、ゲルマニウム（Ｇｅ）または第III
族元素と第Ｖ族元素との化合物をも半導体材料として用
いることができる。
【００２８】さらに、上記の実施例においては、エネル
ギービームとしてエキシマレーザーを用いたが、その他
にＣ．Ｗ．発振のアルゴンレーザーなどの各種レーザ、
電子ビームあるいは赤外線などを用いてもよい。
ギービームとしてエキシマレーザーを用いたが、その他
にＣ．Ｗ．発振のアルゴンレーザーなどの各種レーザ、
電子ビームあるいは赤外線などを用いてもよい。
【００２９】本発明は、現在量産されている液晶表示素
子用のａ−ＳｉＴＦＴにも容易に適することができ、製
造工程を大きく変更することなく、自己整合形ＴＦＴへ
の変更が可能となる。
子用のａ−ＳｉＴＦＴにも容易に適することができ、製
造工程を大きく変更することなく、自己整合形ＴＦＴへ
の変更が可能となる。
【００３０】
【発明の効果】以上のように本発明によれば、半導体膜
／ゲート絶縁膜間を容易に連続形成することができ、良
好な界面特性が得られる。また、イオン注入マスクを形
成するなどの余分な工程を経ることなく、ソース・ドレ
イン領域を低温で自己整合的に形成できる。したがっ
て、安価なガラス基板上に動作速度の速い自己整合形Ｔ
ＦＴを短時間でかつ簡単な製造工程で製造できるため、
たとえば液晶表示用のアクティブマトリクス基板におい
て、スループットの増大化、低コスト化、大面積化、ド
ライバモノリシック化などが可能となる。さらに、半導
体膜／ゲート絶縁膜の界面を連続形成することができる
ため、ＴＦＴのしきい値電圧を低減でき、したがってそ
の駆動電圧を低減できるなど、半導体装置の高性能化に
極めて顕著な効果を奏する。
／ゲート絶縁膜間を容易に連続形成することができ、良
好な界面特性が得られる。また、イオン注入マスクを形
成するなどの余分な工程を経ることなく、ソース・ドレ
イン領域を低温で自己整合的に形成できる。したがっ
て、安価なガラス基板上に動作速度の速い自己整合形Ｔ
ＦＴを短時間でかつ簡単な製造工程で製造できるため、
たとえば液晶表示用のアクティブマトリクス基板におい
て、スループットの増大化、低コスト化、大面積化、ド
ライバモノリシック化などが可能となる。さらに、半導
体膜／ゲート絶縁膜の界面を連続形成することができる
ため、ＴＦＴのしきい値電圧を低減でき、したがってそ
の駆動電圧を低減できるなど、半導体装置の高性能化に
極めて顕著な効果を奏する。
【図１】本発明の一実施例である逆スタガ構造のｎチャ
ネル形多結晶シリコンＴＦＴ１３の製造方法を示す断面
図である。
ネル形多結晶シリコンＴＦＴ１３の製造方法を示す断面
図である。
【図２】従来のコプレーナ構造のｎチャネル形多結晶シ
リコンＴＦＴ６６の製造方法を示す断面図である。
リコンＴＦＴ６６の製造方法を示す断面図である。
１ ガラス基板 １ａ 一方表面 １ｂ 他方表面 ２ ゲート電極 ３ 窒化シリコン膜（ゲート絶縁膜） ４ 多結晶シリコン膜（半導体膜） ６ ＸｅＣｌエキシマレーザー光
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田仲 広久 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (1)
- 【請求項１】 透光性基板の一方表面上に予め定める形
状のゲート電極を形成する第１工程と、 前記透光性基板およびゲート電極上にゲート絶縁膜を形
成する第２工程と、 前記ゲート絶縁膜上に半導体膜を形成する第３工程と、 前記半導体膜を構成する半導体材料に対してｐ形または
ｎ形の不純物を含むガス中にて、前記透光性基板の他方
表面から、前記ゲート電極をマスクとして、前記半導体
膜を溶融または半溶融するに足りる強度を有する光線
を、前記透光性基板の全面に照射する第４工程とを含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP951693A JPH06224218A (ja) | 1993-01-22 | 1993-01-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP951693A JPH06224218A (ja) | 1993-01-22 | 1993-01-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06224218A true JPH06224218A (ja) | 1994-08-12 |
Family
ID=11722427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP951693A Pending JPH06224218A (ja) | 1993-01-22 | 1993-01-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06224218A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010093305A (ja) * | 1997-09-10 | 2010-04-22 | Thomson Licensing | 薄膜トランジスタ及びその形成方法 |
-
1993
- 1993-01-22 JP JP951693A patent/JPH06224218A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010093305A (ja) * | 1997-09-10 | 2010-04-22 | Thomson Licensing | 薄膜トランジスタ及びその形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3344072B2 (ja) | 薄膜トランジスタの製造方法 | |
| US7396709B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR100333153B1 (ko) | 반도체장치제작방법 | |
| US5585647A (en) | Integrated circuit device having an insulating substrate, and a liquid crystal display device having an insulating substrate | |
| US20120268681A1 (en) | Semiconductor circuit for electro-optical device and method of manufacturing the same | |
| US20010000154A1 (en) | Thin film type monolithic semiconductor device | |
| US20060027810A1 (en) | Method for doping semiconductor layer, method for manufacturing thin film semiconductor device, and thin film semiconductor device | |
| JPH10104659A (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JPH07118443B2 (ja) | 半導体装置の製法 | |
| US5183780A (en) | Method of fabricating semiconductor device | |
| EP0459836B1 (en) | Method for fabricating thin-film transistors | |
| JP3031789B2 (ja) | 薄膜状半導体装置およびその作製方法 | |
| US20040087064A1 (en) | Method of forming polysilicon thin film transistor | |
| JP3840697B2 (ja) | 半導体装置の製造方法、アクティブマトリクス基板の製造方法、および液晶表示装置の製造方法 | |
| KR100525436B1 (ko) | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 | |
| JP4514862B2 (ja) | 半導体装置の作製方法 | |
| JPH06224218A (ja) | 半導体装置の製造方法 | |
| JP3094542B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP3204489B2 (ja) | 半導体装置の製造方法 | |
| KR100425156B1 (ko) | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 | |
| JPH0411226A (ja) | 表示装置の製造方法 | |
| JP3386713B2 (ja) | アクテイブマトリクス型表示装置の作製方法 | |
| JPH11330487A (ja) | 薄膜トランジスタ、固体装置、表示装置および薄膜トランジスタの製造方法 | |
| JPH07193252A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2500484B2 (ja) | 薄膜トランジスタの製法 |