JPH06223461A - マイクロコンピュータの入力回路 - Google Patents
マイクロコンピュータの入力回路Info
- Publication number
- JPH06223461A JPH06223461A JP5009994A JP999493A JPH06223461A JP H06223461 A JPH06223461 A JP H06223461A JP 5009994 A JP5009994 A JP 5009994A JP 999493 A JP999493 A JP 999493A JP H06223461 A JPH06223461 A JP H06223461A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- input terminal
- microcomputer
- micro computer
- vtr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ＶＴＲ等のメカニズムからの状態検出信号が
入力されるメカニズム制御用マイコンの入力端子を削減
すること。 【構成】 記録媒体が記録装置の内部に装着されたか否
かの状態を検出する１本の第１信号線と、前記記録装置
の８つの状態を検出する第２、第３、第４の３本の信号
線とを用いて前記記録装置の状態をマイクロコンピュー
タにて検出するようにしたものにおいて、前記第１，
２，３信号線の出力端をＤ／Ａ変換回路を介してマイク
ロコンピュータの１つのＡ／Ｄ入力端子に接続するよう
にした。
入力されるメカニズム制御用マイコンの入力端子を削減
すること。 【構成】 記録媒体が記録装置の内部に装着されたか否
かの状態を検出する１本の第１信号線と、前記記録装置
の８つの状態を検出する第２、第３、第４の３本の信号
線とを用いて前記記録装置の状態をマイクロコンピュー
タにて検出するようにしたものにおいて、前記第１，
２，３信号線の出力端をＤ／Ａ変換回路を介してマイク
ロコンピュータの１つのＡ／Ｄ入力端子に接続するよう
にした。
Description
【０００１】
【産業上の利用分野】本発明はＶＴＲ（ビデオテープレ
コーダ）等の記録装置のメカニズムを制御するためのマ
イクロコンピュータ（マイコン）の入力回路に関するも
のである。
コーダ）等の記録装置のメカニズムを制御するためのマ
イクロコンピュータ（マイコン）の入力回路に関するも
のである。
【０００２】
【従来の技術】ＶＴＲにおいては、８つの状態をとり得
るメカニズムが、その８つの状態のうちのどの状態であ
るかを検出するための３個のスイッチＳＷ２〜ＳＷ４
（図３参照）と、記録媒体であるテープカセットがメカ
ニズム内部に挿入されたか否かを検出するフロントロー
ディングスタートスイッチＳＷ１とを備え、これらのス
イッチＳＷ１〜ＳＷ４のオンオフをマイコンで検出して
各種制御を行っている。
るメカニズムが、その８つの状態のうちのどの状態であ
るかを検出するための３個のスイッチＳＷ２〜ＳＷ４
（図３参照）と、記録媒体であるテープカセットがメカ
ニズム内部に挿入されたか否かを検出するフロントロー
ディングスタートスイッチＳＷ１とを備え、これらのス
イッチＳＷ１〜ＳＷ４のオンオフをマイコンで検出して
各種制御を行っている。
【０００３】図３はかかるスイッチからの入力をマイコ
ンに入力するための回路を示している。
ンに入力するための回路を示している。
【０００４】図３において、ＶＴＲメカニズム１に設け
られたＳＷ１〜ＳＷ４の一端は共通に接地されており、
各スイッチの他端は制御用マイコン２の各入力端子に接
続されるとともにプルアップ抵抗Ｒ１〜Ｒ４を介して電
源ＶDDに接続されている。従って、スイッチがオフのと
き前記入力端子の電位がハイレベルとなるように構成さ
れている。
られたＳＷ１〜ＳＷ４の一端は共通に接地されており、
各スイッチの他端は制御用マイコン２の各入力端子に接
続されるとともにプルアップ抵抗Ｒ１〜Ｒ４を介して電
源ＶDDに接続されている。従って、スイッチがオフのと
き前記入力端子の電位がハイレベルとなるように構成さ
れている。
【０００５】
【発明が解決しようとする課題】ところで、上記のよう
な構成ではメカニズムとマイコンとの間を４本の信号線
で接続しなければならず、配線が複雑になるばかりか、
マイコンの使用端子数も徒らに増やすことになる。
な構成ではメカニズムとマイコンとの間を４本の信号線
で接続しなければならず、配線が複雑になるばかりか、
マイコンの使用端子数も徒らに増やすことになる。
【０００６】従って、本発明はかかる問題点を解決する
ことを目的とするものである。
ことを目的とするものである。
【０００７】
【課題を解決するための手段】本発明は、記録媒体が記
録装置の内部に装着されたか否かの状態を検出する１本
の第１信号線と、前記記録装置の８つの状態を検出する
第２、第３、第４の３本の信号線とを用いて前記記録装
置の状態をマイクロコンピュータにて検出するようにし
たものにおいて、前記第１，２，３信号線の出力端をＤ
／Ａ変換回路を介してマイクロコンピュータの１つのＡ
／Ｄ入力端子に接続するようにしたことを特徴とする構
成である。
録装置の内部に装着されたか否かの状態を検出する１本
の第１信号線と、前記記録装置の８つの状態を検出する
第２、第３、第４の３本の信号線とを用いて前記記録装
置の状態をマイクロコンピュータにて検出するようにし
たものにおいて、前記第１，２，３信号線の出力端をＤ
／Ａ変換回路を介してマイクロコンピュータの１つのＡ
／Ｄ入力端子に接続するようにしたことを特徴とする構
成である。
【０００８】
【作用】上記の構成によれば、マイコンの入力端子を節
約することができる。
約することができる。
【０００９】
【実施例】以下、本発明の一実施例を図１および図２を
参照しつつ説明するが、従来と同一部分には同一符号を
付している。
参照しつつ説明するが、従来と同一部分には同一符号を
付している。
【００１０】図１において、ＶＴＲメカニズム１に設け
られた、ＳＷ１は電源ＶDDに一端が接続されたプルアッ
プ抵抗Ｒ１の他端に接続されたフロントローディングス
タートスイッチである第１スイッチであり、この第１ス
イッチＳＷ１はテープカセットがＶＴＲ本体に挿入され
たか否かを検出し、このスイッチがオフになるとフロン
トローディング動作が開始される。
られた、ＳＷ１は電源ＶDDに一端が接続されたプルアッ
プ抵抗Ｒ１の他端に接続されたフロントローディングス
タートスイッチである第１スイッチであり、この第１ス
イッチＳＷ１はテープカセットがＶＴＲ本体に挿入され
たか否かを検出し、このスイッチがオフになるとフロン
トローディング動作が開始される。
【００１１】ＳＷ２，ＳＷ３およびＳＷ４は、それぞれ
メカニズムの状態を検出する第２、第３、第４スイッチ
であって、第２スイッチＳＷ２には第２信号線で抵抗Ｒ
２が直列に接続されており、また、第３スイッチＳＷ３
には第３信号線で抵抗Ｒ３が直列に接続されており、前
記第２スイッチの直列接続と、第３スイッチの直列接続
は前記第１スイッチに並列接続されている。これらプル
アップ抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３はＤ／Ａ（デジタ
ル・アナログ）変換器３を構成しており、このＤ／Ａ変
換出力はマイコン２のＡ／Ｄ（アナログ・デジタル）入
力端子に接続される。第４スイッチＳＷ４の一端は上記
第１〜第３スイッチの一端とともに接地されるととも
に、第４スイッチの他端である第４信号線には電源ＶDD
に一端が接続されたプルアップ抵抗Ｒ４の他端に接続さ
れるとともにマイコン２の入力端子ＰＯに接続される。
メカニズムの状態を検出する第２、第３、第４スイッチ
であって、第２スイッチＳＷ２には第２信号線で抵抗Ｒ
２が直列に接続されており、また、第３スイッチＳＷ３
には第３信号線で抵抗Ｒ３が直列に接続されており、前
記第２スイッチの直列接続と、第３スイッチの直列接続
は前記第１スイッチに並列接続されている。これらプル
アップ抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３はＤ／Ａ（デジタ
ル・アナログ）変換器３を構成しており、このＤ／Ａ変
換出力はマイコン２のＡ／Ｄ（アナログ・デジタル）入
力端子に接続される。第４スイッチＳＷ４の一端は上記
第１〜第３スイッチの一端とともに接地されるととも
に、第４スイッチの他端である第４信号線には電源ＶDD
に一端が接続されたプルアップ抵抗Ｒ４の他端に接続さ
れるとともにマイコン２の入力端子ＰＯに接続される。
【００１２】図２は上記各スイッチの状態と、Ｄ／Ａ変
換出力電圧を示している。この図から分かるように、第
１スイッチＳＷ１がオン「１」のときは、テープカセッ
トが挿入されていない状態であり、テープカセットが挿
入されていなければ、マイコン２はメカニズムの状態を
知る必要がないので、Ｄ／Ａ変換出力は０Ｖとなるよう
にしている。
換出力電圧を示している。この図から分かるように、第
１スイッチＳＷ１がオン「１」のときは、テープカセッ
トが挿入されていない状態であり、テープカセットが挿
入されていなければ、マイコン２はメカニズムの状態を
知る必要がないので、Ｄ／Ａ変換出力は０Ｖとなるよう
にしている。
【００１３】ＳＷ１〜ＳＷ３がとり得る状態は４つであ
るが、この状態はＳＷ４が０または１の状態でそれぞれ
４つとなるのでカセット装着状態で８つのメカニズムの
状態を検出することになる。
るが、この状態はＳＷ４が０または１の状態でそれぞれ
４つとなるのでカセット装着状態で８つのメカニズムの
状態を検出することになる。
【００１４】図２における電圧値は、抵抗Ｒ１、Ｒ２が
１０ＫΩ、Ｒ３が２２ＫΩ、Ｒ４が１０ＫΩで、ＳＷの
オン抵抗が０Ω、マイコンの入力端子のインピーダンス
が無限大、電源ＶDDが５．００Ｖとしたときの値であ
る。Ｄ／Ａ変換出力の理論値がこの程度分散しておれ
ば、抵抗の誤差などの要因があっても、８ビット精度の
Ａ／Ｄ変換入力端子を有するマイコンで識別は十分可能
であり、前記Ｄ／Ａ変換出力を図３のフローチャートで
示すプログラムで処理が可能である。
１０ＫΩ、Ｒ３が２２ＫΩ、Ｒ４が１０ＫΩで、ＳＷの
オン抵抗が０Ω、マイコンの入力端子のインピーダンス
が無限大、電源ＶDDが５．００Ｖとしたときの値であ
る。Ｄ／Ａ変換出力の理論値がこの程度分散しておれ
ば、抵抗の誤差などの要因があっても、８ビット精度の
Ａ／Ｄ変換入力端子を有するマイコンで識別は十分可能
であり、前記Ｄ／Ａ変換出力を図３のフローチャートで
示すプログラムで処理が可能である。
【００１５】即ち、マイコンはまずＡ／Ｄ入力端子に印
加された電圧をＡレジスタ（Ａｒｅｇ）に格納し（ステ
ップ１）（Ｓ１）、次いでステップ２（Ｓ２）でＡレジ
スタの値が第１しきい値（４Ｖ）より高いかどうかの判
断を行い、高ければカセットが挿入状態にあり第２、第
３スイッチが共にオフの処理（ステップ３）（Ｓ３）を
行い、低ければ次のステップ４に移行する。
加された電圧をＡレジスタ（Ａｒｅｇ）に格納し（ステ
ップ１）（Ｓ１）、次いでステップ２（Ｓ２）でＡレジ
スタの値が第１しきい値（４Ｖ）より高いかどうかの判
断を行い、高ければカセットが挿入状態にあり第２、第
３スイッチが共にオフの処理（ステップ３）（Ｓ３）を
行い、低ければ次のステップ４に移行する。
【００１６】ステップ４（Ｓ４）ではＡレジスタの値が
第２しきい値（３Ｖ）より高いかどうかの判断を行い、
高ければカセットが挿入状態にあり第２スイッチがオ
フ、第３スイッチがオンの処理（ステップ５）（Ｓ５）
を行い、低ければ次のステップ６（Ｓ６）に移行する。
第２しきい値（３Ｖ）より高いかどうかの判断を行い、
高ければカセットが挿入状態にあり第２スイッチがオ
フ、第３スイッチがオンの処理（ステップ５）（Ｓ５）
を行い、低ければ次のステップ６（Ｓ６）に移行する。
【００１７】ステップ６ではＡレジスタの値が第３しき
い値（２．２５Ｖ）より高いかどうかの判断を行い、高
ければカセットが挿入状態にあり第２スイッチがオン、
第３スイッチがオフの処理（ステップ７）（Ｓ７）を行
い、低ければ次のステップ８（Ｓ８）に移行する。
い値（２．２５Ｖ）より高いかどうかの判断を行い、高
ければカセットが挿入状態にあり第２スイッチがオン、
第３スイッチがオフの処理（ステップ７）（Ｓ７）を行
い、低ければ次のステップ８（Ｓ８）に移行する。
【００１８】ステップ８ではＡレジスタの値が第４しき
い値（１Ｖ）より高いかどうかの判断を行い、高ければ
カセットが挿入状態にあり第２スイッチ、第３スイッチ
が共にオンの処理（ステップ９）（Ｓ９）を行い、低け
れば次のステップ１０（Ｓ１０）に移行する。ステップ
１０ではカセット排出の処理を行う。
い値（１Ｖ）より高いかどうかの判断を行い、高ければ
カセットが挿入状態にあり第２スイッチ、第３スイッチ
が共にオンの処理（ステップ９）（Ｓ９）を行い、低け
れば次のステップ１０（Ｓ１０）に移行する。ステップ
１０ではカセット排出の処理を行う。
【００１９】
【発明の効果】本発明によれば、ＶＴＲ等のメカニズム
からの状態検出信号が入力されるメカニズム制御用マイ
コンの入力端子を削減することができる。
からの状態検出信号が入力されるメカニズム制御用マイ
コンの入力端子を削減することができる。
【図１】本発明を実施したＶＴＲの要部回路を示す図で
ある。
ある。
【図２】本実施例におけるＤ／Ａ変換出力電圧を示す図
である。
である。
【図３】本発明で使用されるマイコンの動作を説明する
ためのフローチャートを示す図である。
ためのフローチャートを示す図である。
【図４】従来のＶＴＲの要部回路を示す図である。
１ ＶＴＲメカニズム ２ 制御用マイコン ３ Ｄ／Ａ変換回路 ＳＷ１ 第１スイッチ ＳＷ２ 第２スイッチ ＳＷ３ 第３スイッチ ＳＷ４ 第４スイッチ
Claims (1)
- 【請求項１】 記録媒体が記録装置の内部に装着された
か否かの状態を検出する１本の第１信号線と、 前記記録装置の８つの状態を検出する第２、第３、第４
の３本の信号線とを用いて前記記録装置の状態をマイク
ロコンピュータにて検出するようにしたものにおいて、 前記第１，２，３信号線の出力端をＤ／Ａ変換回路を介
してマイクロコンピュータの１つのＡ／Ｄ入力端子に接
続するようにしたことを特徴とするマイクロコンピュー
タの入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5009994A JPH06223461A (ja) | 1993-01-25 | 1993-01-25 | マイクロコンピュータの入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5009994A JPH06223461A (ja) | 1993-01-25 | 1993-01-25 | マイクロコンピュータの入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06223461A true JPH06223461A (ja) | 1994-08-12 |
Family
ID=11735417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5009994A Pending JPH06223461A (ja) | 1993-01-25 | 1993-01-25 | マイクロコンピュータの入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06223461A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0702199A1 (en) | 1994-09-19 | 1996-03-20 | Nippondenso Co., Ltd. | Adsorptive type refrigeration apparatus |
-
1993
- 1993-01-25 JP JP5009994A patent/JPH06223461A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0702199A1 (en) | 1994-09-19 | 1996-03-20 | Nippondenso Co., Ltd. | Adsorptive type refrigeration apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06223461A (ja) | マイクロコンピュータの入力回路 | |
| JPH06104711A (ja) | 負荷検出回路 | |
| KR0174937B1 (ko) | 디지탈 브이. 씨.알용 카세트 테이프의 메모리 내장여부 판별장치 | |
| JP3403347B2 (ja) | キースイッチ回路 | |
| KR0151474B1 (ko) | 비데오 카세트 레코더의 입력 라인 자동 선택 장치 | |
| JP3071256B2 (ja) | 増幅回路 | |
| JPH0898069A (ja) | 電子機器 | |
| JPH07221581A (ja) | バス用ターミネータ | |
| JP2627331B2 (ja) | マイクロコンピュータの入出力回路 | |
| JPH0729246A (ja) | リモートコントロール制御装置 | |
| JPH08130452A (ja) | スイッチの接続状態検出装置 | |
| KR200165036Y1 (ko) | 모터 초기구동장치 | |
| KR100498033B1 (ko) | 입력 신호의 자동 검출 장치 | |
| KR100209405B1 (ko) | 오디오 및 비디오 출력 자동 절환 장치 | |
| JP2885036B2 (ja) | 情報記録媒体識別装置 | |
| JP3173207B2 (ja) | ゲーム装置用中継制御装置 | |
| KR910003208Y1 (ko) | 캠코더의 더빙연결장치 | |
| JPS61245618A (ja) | 切り換え回路 | |
| JPS6318216Y2 (ja) | ||
| KR0176387B1 (ko) | 비디오 테이프 복사장치의 오디오 출력 선택 처리 시스템 | |
| JP2502012B2 (ja) | スイッチ状態検出装置 | |
| KR900000491Y1 (ko) | 래코딩시 테이프 잔량에 의한 자동모드 절환회로 | |
| KR910009474Y1 (ko) | Vtr의 테이프 속도 직렬변환회로 | |
| JPH064932A (ja) | 信号入力回路 | |
| JPS647364Y2 (ja) |