JP3071256B2 - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JP3071256B2 JP3071256B2 JP3237954A JP23795491A JP3071256B2 JP 3071256 B2 JP3071256 B2 JP 3071256B2 JP 3237954 A JP3237954 A JP 3237954A JP 23795491 A JP23795491 A JP 23795491A JP 3071256 B2 JP3071256 B2 JP 3071256B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- resistor
- operational amplifier
- inverting input
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ビデオテープレコーダ
のサーボモータ等をドライブするのに適した増幅回路に
関し、特に、すばやく増幅すべき信号を基準電圧を中心
として所定の倍率にする増幅回路に関する。
のサーボモータ等をドライブするのに適した増幅回路に
関し、特に、すばやく増幅すべき信号を基準電圧を中心
として所定の倍率にする増幅回路に関する。
【０００２】
【従来の技術】図３に従来の増幅回路を示す。
【０００３】増幅すべき信号ｅiは、第１コンデンサ２
及び第１抵抗４を介して演算増幅器６の反転入力に与え
られる。演算増幅器６の出力は、第２抵抗８を介して反
転入力に戻される。ここで、第１抵抗４の抵抗値を
Ｒ1、第２抵抗８の抵抗値をＲ2とすると、演算増幅器６
の増幅率ＡはＡ＝Ｒ2／Ｒ1になる。
及び第１抵抗４を介して演算増幅器６の反転入力に与え
られる。演算増幅器６の出力は、第２抵抗８を介して反
転入力に戻される。ここで、第１抵抗４の抵抗値を
Ｒ1、第２抵抗８の抵抗値をＲ2とすると、演算増幅器６
の増幅率ＡはＡ＝Ｒ2／Ｒ1になる。
【０００４】電源投入後に給電される直流の給電電圧Ｖ
Bは、第３抵抗10及び第４抵抗12で一定の割合に分圧さ
れる。そして、分圧した電圧を演算増幅器６の非反転入
力に与える。ここで、第３抵抗10の抵抗値をＲ3、第４
抵抗12の抵抗値をＲ4とすると、分圧した電圧は、｛Ｒ4
／（Ｒ3＋Ｒ4）｝×ＶBとなる。なお、給電電圧ＶBが一
定の場合、分圧した電圧も一定となる。しかし、ノイズ
の混入等のため給電電圧ＶBが変動する場合がある。給
電電圧ＶBが変動すると、分圧した電圧も変動してしま
う。このため、第４抵抗12に並列に第２コンデンサ14を
接続し、充電後には給電電圧ＶBの変動に拘らずほぼ一
定の基準電圧ＶREF（ＶREF＝｛Ｒ4／（Ｒ3＋Ｒ4）｝×
ＶB）に保持するようにしている。この増幅回路では、
第２コンデンサ14が基準電圧ＶREFに充電され、演算増
幅器６の反転入力が基準電圧ＶREFになった後には、演
算増幅器６の出力ｅoは、（ＶREF＋Ａ×ｅi）になる。
Bは、第３抵抗10及び第４抵抗12で一定の割合に分圧さ
れる。そして、分圧した電圧を演算増幅器６の非反転入
力に与える。ここで、第３抵抗10の抵抗値をＲ3、第４
抵抗12の抵抗値をＲ4とすると、分圧した電圧は、｛Ｒ4
／（Ｒ3＋Ｒ4）｝×ＶBとなる。なお、給電電圧ＶBが一
定の場合、分圧した電圧も一定となる。しかし、ノイズ
の混入等のため給電電圧ＶBが変動する場合がある。給
電電圧ＶBが変動すると、分圧した電圧も変動してしま
う。このため、第４抵抗12に並列に第２コンデンサ14を
接続し、充電後には給電電圧ＶBの変動に拘らずほぼ一
定の基準電圧ＶREF（ＶREF＝｛Ｒ4／（Ｒ3＋Ｒ4）｝×
ＶB）に保持するようにしている。この増幅回路では、
第２コンデンサ14が基準電圧ＶREFに充電され、演算増
幅器６の反転入力が基準電圧ＶREFになった後には、演
算増幅器６の出力ｅoは、（ＶREF＋Ａ×ｅi）になる。
【０００５】ところで、電源投入によって給電電圧ＶB
が供給された場合、第２コンデンサ14は、第３抵抗10を
介して充電し、基準電圧ＶREFになる（図４(1)参照）。
一方、第１コンデンサが演算増幅器６の出力から第２抵
抗８及び第１抵抗４を介して充電を開始し、演算増幅器
６の反転入力は、第２コンデンサ14にかなり遅れて基準
電圧ＶREFになる（図４(2)参照）。このため、従来の増
幅回路では、演算増幅器６の非反転入力及び反転入力間
に順方向にダイオード102を接続するようにしている。
が供給された場合、第２コンデンサ14は、第３抵抗10を
介して充電し、基準電圧ＶREFになる（図４(1)参照）。
一方、第１コンデンサが演算増幅器６の出力から第２抵
抗８及び第１抵抗４を介して充電を開始し、演算増幅器
６の反転入力は、第２コンデンサ14にかなり遅れて基準
電圧ＶREFになる（図４(2)参照）。このため、従来の増
幅回路では、演算増幅器６の非反転入力及び反転入力間
に順方向にダイオード102を接続するようにしている。
【０００６】ダイオード102を接続したときには、電源
が投入されて給電電圧ＶBが供給された場合、第１コン
デンサ２は、まず、演算増幅器６の出力から第２抵抗８
及び第１抵抗４を介して充電を開始する（図４(3)のα
参照）。次いで、演算増幅器６の非反転入力が反転入力
よりダイオード102の順方向電圧ＶF以上高くなると、ダ
イオード102が導通する。これによって、第１コンデン
サ２が第３抵抗10、ダイオード102及び第１抵抗４を介
して急速に充電し、演算増幅器６の反転入力の電圧が第
２コンデンサ14の充電に追随して急速に上昇する（図４
(3)のβ参照）。次いで、第２コンデンサ14が基準電圧
ＶREFに充電され、演算増幅器６の非反転入力の電圧が
（ＶREF−ＶF）になると、ダイオード102が遮断する。
これによって、第１コンデンサ２が演算増幅器６の出力
から第２抵抗８及び第１抵抗４を介して充電し、演算増
幅器６の反転入力が基準電圧ＶREFになる（図４(3)のγ
参照）。したがって、ダイオード102を接続することに
よって、増幅すべき信号を基準電圧を中心として所定の
倍率にすることを多少早めることができる。
が投入されて給電電圧ＶBが供給された場合、第１コン
デンサ２は、まず、演算増幅器６の出力から第２抵抗８
及び第１抵抗４を介して充電を開始する（図４(3)のα
参照）。次いで、演算増幅器６の非反転入力が反転入力
よりダイオード102の順方向電圧ＶF以上高くなると、ダ
イオード102が導通する。これによって、第１コンデン
サ２が第３抵抗10、ダイオード102及び第１抵抗４を介
して急速に充電し、演算増幅器６の反転入力の電圧が第
２コンデンサ14の充電に追随して急速に上昇する（図４
(3)のβ参照）。次いで、第２コンデンサ14が基準電圧
ＶREFに充電され、演算増幅器６の非反転入力の電圧が
（ＶREF−ＶF）になると、ダイオード102が遮断する。
これによって、第１コンデンサ２が演算増幅器６の出力
から第２抵抗８及び第１抵抗４を介して充電し、演算増
幅器６の反転入力が基準電圧ＶREFになる（図４(3)のγ
参照）。したがって、ダイオード102を接続することに
よって、増幅すべき信号を基準電圧を中心として所定の
倍率にすることを多少早めることができる。
【０００７】
【発明が解決しようとする課題】しかし、従来の増幅回
路では、第３抵抗10を介して第２コンデンサ14を充電す
るようにしているので、第２コンデンサ14が充電し、基
準電圧になるまでに時間がかかった。また、ダイオード
102の順方向電圧ＶFのため、第１コンデンサ２が基準電
圧ＶREFになる前に遮断してしまう。このため、演算増
幅器６の非反転入力が基準電圧になるのが、第２コンデ
ンサ14の充電完了からかなり遅れてしまった。したがっ
て、増幅すべき信号を基準電圧を中心として所定の倍率
にするまでに、時間がかかった。
路では、第３抵抗10を介して第２コンデンサ14を充電す
るようにしているので、第２コンデンサ14が充電し、基
準電圧になるまでに時間がかかった。また、ダイオード
102の順方向電圧ＶFのため、第１コンデンサ２が基準電
圧ＶREFになる前に遮断してしまう。このため、演算増
幅器６の非反転入力が基準電圧になるのが、第２コンデ
ンサ14の充電完了からかなり遅れてしまった。したがっ
て、増幅すべき信号を基準電圧を中心として所定の倍率
にするまでに、時間がかかった。
【０００８】ここで、増幅すべき信号を基準電圧を中心
として所定の倍率にするまでの時間を短縮するために、
次のような措置が考えられる。まず第１に、第２抵抗８
の抵抗値を小さくする。第２に、第３抵抗10及び第４抵
抗12の抵抗値を小さくする。第３に、第２コンデンサ14
の容量を小さくする。
として所定の倍率にするまでの時間を短縮するために、
次のような措置が考えられる。まず第１に、第２抵抗８
の抵抗値を小さくする。第２に、第３抵抗10及び第４抵
抗12の抵抗値を小さくする。第３に、第２コンデンサ14
の容量を小さくする。
【０００９】しかし、第１の措置の場合、増幅率Ａが低
下してしまう。第２の措置の場合には、第３抵抗10及び
第４抵抗12の消費電力が増大してしまう。第３の措置の
場合には、基準電圧ＶFの安定度が低下してしまう。し
たがって、増幅率等の特性が悪化してしまい、これらの
措置をとることができない。
下してしまう。第２の措置の場合には、第３抵抗10及び
第４抵抗12の消費電力が増大してしまう。第３の措置の
場合には、基準電圧ＶFの安定度が低下してしまう。し
たがって、増幅率等の特性が悪化してしまい、これらの
措置をとることができない。
【００１０】本発明は、上述の技術的課題を解決し、特
性を悪化させることなく、増幅すべき信号を基準電圧を
中心として所定の倍率にするまでの時間を短縮すること
ができる増幅回路を提供することを目的とする。
性を悪化させることなく、増幅すべき信号を基準電圧を
中心として所定の倍率にするまでの時間を短縮すること
ができる増幅回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】上述の技術的課題を解決
するために、本発明は、以下の構成をとる。
するために、本発明は、以下の構成をとる。
【００１２】すなわち、請求項１に係る増幅回路は、第
３抵抗に並列に接続される第１スイッチと、演算増幅器
の反転入力及び非反転入力間に接続される第２スイッチ
と、電源投入時に第１スイッチ及び第２スイッチを導通
制御するとともに、第２コンデンサの基準電圧への充電
完了時に第１スイッチ及び第２スイッチを遮断制御する
スイッチ制御手段とを備えることを特徴とする。
３抵抗に並列に接続される第１スイッチと、演算増幅器
の反転入力及び非反転入力間に接続される第２スイッチ
と、電源投入時に第１スイッチ及び第２スイッチを導通
制御するとともに、第２コンデンサの基準電圧への充電
完了時に第１スイッチ及び第２スイッチを遮断制御する
スイッチ制御手段とを備えることを特徴とする。
【００１３】
【作用】第１スイッチは、第３抵抗に並列に接続され
る。
る。
【００１４】第２スイッチは、演算増幅器の反転入力及
び非反転入力間に接続される。
び非反転入力間に接続される。
【００１５】スイッチ制御手段は、電源投入時に第１ス
イッチ及び第２スイッチを導通制御するとともに、第１
コンデンサの基準電圧への充電完了時に第１スイッチ及
び第２スイッチを遮断制御する。
イッチ及び第２スイッチを導通制御するとともに、第１
コンデンサの基準電圧への充電完了時に第１スイッチ及
び第２スイッチを遮断制御する。
【００１６】
【実施例】図１は本発明の一実施例の増幅回路の回路図
であり、図３に示した従来の増幅回路と対応する部分に
は、同一の参照符を付す。
であり、図３に示した従来の増幅回路と対応する部分に
は、同一の参照符を付す。
【００１７】増幅すべき信号ｅiは、第１コンデンサ２
及び第１抵抗４を介して演算増幅器６の反転入力に与え
られる。演算増幅器６の出力は、第２抵抗８を介して反
転入力に戻される。ここで、第１抵抗４の抵抗値を
Ｒ1、第２抵抗８の抵抗値をＲ2とすると、演算増幅器６
の増幅率ＡはＡ＝Ｒ2／Ｒ1になる。
及び第１抵抗４を介して演算増幅器６の反転入力に与え
られる。演算増幅器６の出力は、第２抵抗８を介して反
転入力に戻される。ここで、第１抵抗４の抵抗値を
Ｒ1、第２抵抗８の抵抗値をＲ2とすると、演算増幅器６
の増幅率ＡはＡ＝Ｒ2／Ｒ1になる。
【００１８】電源投入後に給電される直流の給電電圧Ｖ
Bは、第３抵抗10及び第４抵抗12で一定の割合に分圧さ
れる。そして、分圧した電圧を演算増幅器６の非反転入
力に与える。ここで、第３抵抗10の抵抗値をＲ3、第４
抵抗12の抵抗値をＲ4とすると、分圧した電圧は、｛Ｒ4
／（Ｒ3＋Ｒ4）｝×ＶBとなる。なお、給電電圧ＶBが一
定の場合、分圧した電圧も一定となる。しかし、ノイズ
の混入等のため給電電圧ＶBが変動する場合がある。給
電電圧ＶBが変動すると、分圧した電圧も変動してしま
う。このため、第４抵抗12に並列に第２コンデンサ14を
接続し、充電後には給電電圧ＶBの変動に拘らずほぼ一
定の基準電圧ＶREF（ＶREF＝｛Ｒ4／（Ｒ3＋Ｒ4）｝×
ＶB）に保持するようにしている。この増幅回路では、
第２コンデンサ14が基準電圧ＶREFに充電され、演算増
幅器６の反転入力が基準電圧ＶREFになった後には、演
算増幅器６の出力ｅoは、（ＶREF＋Ａ×ｅi）になる。
Bは、第３抵抗10及び第４抵抗12で一定の割合に分圧さ
れる。そして、分圧した電圧を演算増幅器６の非反転入
力に与える。ここで、第３抵抗10の抵抗値をＲ3、第４
抵抗12の抵抗値をＲ4とすると、分圧した電圧は、｛Ｒ4
／（Ｒ3＋Ｒ4）｝×ＶBとなる。なお、給電電圧ＶBが一
定の場合、分圧した電圧も一定となる。しかし、ノイズ
の混入等のため給電電圧ＶBが変動する場合がある。給
電電圧ＶBが変動すると、分圧した電圧も変動してしま
う。このため、第４抵抗12に並列に第２コンデンサ14を
接続し、充電後には給電電圧ＶBの変動に拘らずほぼ一
定の基準電圧ＶREF（ＶREF＝｛Ｒ4／（Ｒ3＋Ｒ4）｝×
ＶB）に保持するようにしている。この増幅回路では、
第２コンデンサ14が基準電圧ＶREFに充電され、演算増
幅器６の反転入力が基準電圧ＶREFになった後には、演
算増幅器６の出力ｅoは、（ＶREF＋Ａ×ｅi）になる。
【００１９】本発明においては、第３抵抗10に並列に第
１スイッチ22を接続する。また、演算増幅器６の反転入
力及び非反転入力間に第２スイッチ24を接続する。この
第１スイッチ22及び第２スイッチ24は、例えばアナログ
スイッチ等の電子的なスイッチからなり、スイッチ制御
手段26によって導通・遮断制御される。スイッチ制御手
段26がハイレベルの信号を出力した場合、第１スイッチ
22及び第２スイッチ24は、導通する。スイッチ制御手段
26がローレベルの信号を出力した場合、第１スイッチ22
及び第２スイッチ24は、遮断する。この増幅回路全体
は、第１コンデンサ２及び第２コンデンサ14を除き、例
えば１チップのＣ−ＭＯＳＩＣで構成され、低電力化が
図られている。
１スイッチ22を接続する。また、演算増幅器６の反転入
力及び非反転入力間に第２スイッチ24を接続する。この
第１スイッチ22及び第２スイッチ24は、例えばアナログ
スイッチ等の電子的なスイッチからなり、スイッチ制御
手段26によって導通・遮断制御される。スイッチ制御手
段26がハイレベルの信号を出力した場合、第１スイッチ
22及び第２スイッチ24は、導通する。スイッチ制御手段
26がローレベルの信号を出力した場合、第１スイッチ22
及び第２スイッチ24は、遮断する。この増幅回路全体
は、第１コンデンサ２及び第２コンデンサ14を除き、例
えば１チップのＣ−ＭＯＳＩＣで構成され、低電力化が
図られている。
【００２０】スイッチ制御手段26において、演算増幅器
32の反転入力は、第３抵抗10及び第４抵抗12の共通の接
続点50に接続される。電源投入によって給電される給電
電圧ＶBは、抵抗34，36，38によって分圧される。演算
増幅器32の非反転入力は、抵抗34及び抵抗36の共通の接
続点52に接続される。抵抗38には、スイッチ40を並列に
接続する。演算増幅器32の出力は、第１スイッチ22及び
第２スイッチ24に与えられるとともに、反転回路42を介
してスイッチ40に与えられる。スイッチ40は、第１スイ
ッチ22及び第２スイッチ24と同様に、例えばアナログス
イッチ等の電子的なスイッチからなり、ハイレベルの信
号を受けて導通し、ローレベルの信号を受けて遮断す
る。ここで、抵抗34，36，38の抵抗値をそれぞれＲ5，
Ｒ6，Ｒ7とすると、Ｒ3＝Ｒ5、Ｒ4＝Ｒ6＋Ｒ7に選ばれ
る。
32の反転入力は、第３抵抗10及び第４抵抗12の共通の接
続点50に接続される。電源投入によって給電される給電
電圧ＶBは、抵抗34，36，38によって分圧される。演算
増幅器32の非反転入力は、抵抗34及び抵抗36の共通の接
続点52に接続される。抵抗38には、スイッチ40を並列に
接続する。演算増幅器32の出力は、第１スイッチ22及び
第２スイッチ24に与えられるとともに、反転回路42を介
してスイッチ40に与えられる。スイッチ40は、第１スイ
ッチ22及び第２スイッチ24と同様に、例えばアナログス
イッチ等の電子的なスイッチからなり、ハイレベルの信
号を受けて導通し、ローレベルの信号を受けて遮断す
る。ここで、抵抗34，36，38の抵抗値をそれぞれＲ5，
Ｒ6，Ｒ7とすると、Ｒ3＝Ｒ5、Ｒ4＝Ｒ6＋Ｒ7に選ばれ
る。
【００２１】電源投入時には、第２コンデンサ14が未充
電で有るので、演算増幅器32の反転入力の電圧は、ほぼ
「０」である。一方、演算増幅器32の非反転入力の電圧
は、｛（Ｒ6＋Ｒ7）／（Ｒ5＋Ｒ6＋Ｒ7）｝×ＶB＝｛Ｒ
4／（Ｒ3＋Ｒ4）｝×ＶBになる。したがって、非反転入
力の電圧が反転入力の電圧より高いので、演算増幅器32
の出力は、ハイレベルとなる（図２(1)参照）。
電で有るので、演算増幅器32の反転入力の電圧は、ほぼ
「０」である。一方、演算増幅器32の非反転入力の電圧
は、｛（Ｒ6＋Ｒ7）／（Ｒ5＋Ｒ6＋Ｒ7）｝×ＶB＝｛Ｒ
4／（Ｒ3＋Ｒ4）｝×ＶBになる。したがって、非反転入
力の電圧が反転入力の電圧より高いので、演算増幅器32
の出力は、ハイレベルとなる（図２(1)参照）。
【００２２】スイッチ制御手段26の演算増幅器32の出力
がハイレベルになると、第１スイッチ22及び第２スイッ
チ24が導通する。したがって、第２コンデンサ14は、第
１スイッチ22を介して給電電圧ＶBで急速に充電する
（図２(2)のα参照）。また、第１コンデンサ２が第１
スイッチ22、第２スイッチ24及び第１抵抗４を介して給
電電圧ＶBで急速に充電し、演算増幅器６の反転入力の
電圧が第２コンデンサ14の充電電圧と等しく急速に高く
なる（図２(3)のα参照）。なお、演算増幅器32の出力
がハイレベルになると、反転回路42の出力がローレベル
であるので、スイッチ40が遮断状態を保持する。したが
って、演算増幅器32の非反転入力の電圧は、｛Ｒ4／
（Ｒ3＋Ｒ4）｝×ＶBのままである。
がハイレベルになると、第１スイッチ22及び第２スイッ
チ24が導通する。したがって、第２コンデンサ14は、第
１スイッチ22を介して給電電圧ＶBで急速に充電する
（図２(2)のα参照）。また、第１コンデンサ２が第１
スイッチ22、第２スイッチ24及び第１抵抗４を介して給
電電圧ＶBで急速に充電し、演算増幅器６の反転入力の
電圧が第２コンデンサ14の充電電圧と等しく急速に高く
なる（図２(3)のα参照）。なお、演算増幅器32の出力
がハイレベルになると、反転回路42の出力がローレベル
であるので、スイッチ40が遮断状態を保持する。したが
って、演算増幅器32の非反転入力の電圧は、｛Ｒ4／
（Ｒ3＋Ｒ4）｝×ＶBのままである。
【００２３】第２コンデンサ14の充電電圧が急速に上昇
し基準電圧ＶREFになると、演算増幅器32の反転入力と
非反転入力の電圧が等しくなり、演算増幅器32の出力が
ローレベルになる（図２(1)参照）。スイッチ制御手段2
6の演算増幅器32の出力がハイレベルになると、第１ス
イッチ22及び第２スイッチ24が遮断する。したがって、
第２コンデンサ14は、基準電圧ＶREFで充電を停止し、
基準電圧ＶREFを維持する（図２(2)のβ参照）。また、
演算増幅器６の反転入力の電圧が基準電圧ＶREFになる
（図２(3)のβ参照）。なお、演算増幅器32の出力がロ
ーレベルになると、反転回路42の出力がハイレベルにな
るので、スイッチ40が導通する。これによって、演算増
幅器32の非反転入力の電圧は、｛Ｒ6／（Ｒ5＋Ｒ6）｝
×ＶBに低下する。したがって、給電電圧ＶBが多少変化
しても非反転入力の電圧が基準電圧ＶREFを超えること
がなくなり、演算増幅器32の出力がローレベルにラッチ
されたままになる。これによって、この後第１スイッチ
22及び第２スイッチ24が遮断したままに保持される。
し基準電圧ＶREFになると、演算増幅器32の反転入力と
非反転入力の電圧が等しくなり、演算増幅器32の出力が
ローレベルになる（図２(1)参照）。スイッチ制御手段2
6の演算増幅器32の出力がハイレベルになると、第１ス
イッチ22及び第２スイッチ24が遮断する。したがって、
第２コンデンサ14は、基準電圧ＶREFで充電を停止し、
基準電圧ＶREFを維持する（図２(2)のβ参照）。また、
演算増幅器６の反転入力の電圧が基準電圧ＶREFになる
（図２(3)のβ参照）。なお、演算増幅器32の出力がロ
ーレベルになると、反転回路42の出力がハイレベルにな
るので、スイッチ40が導通する。これによって、演算増
幅器32の非反転入力の電圧は、｛Ｒ6／（Ｒ5＋Ｒ6）｝
×ＶBに低下する。したがって、給電電圧ＶBが多少変化
しても非反転入力の電圧が基準電圧ＶREFを超えること
がなくなり、演算増幅器32の出力がローレベルにラッチ
されたままになる。これによって、この後第１スイッチ
22及び第２スイッチ24が遮断したままに保持される。
【００２４】したがって、この増幅回路では、急速に第
２コンデンサ14を基準電圧ＶREFに充電し、演算増幅器
６の反転入力を基準電圧ＶREFにし、すばやく増幅すべ
き信号ｅiを基準電圧ＶREFを中心として増幅率Ａに増幅
することができる。また、第２抵抗８、第３抵抗10、第
４抵抗12の抵抗値を下げる必要がなく、第２コンデンサ
14の容量を小さくする必要がないので特性を悪化させる
ことがない。
２コンデンサ14を基準電圧ＶREFに充電し、演算増幅器
６の反転入力を基準電圧ＶREFにし、すばやく増幅すべ
き信号ｅiを基準電圧ＶREFを中心として増幅率Ａに増幅
することができる。また、第２抵抗８、第３抵抗10、第
４抵抗12の抵抗値を下げる必要がなく、第２コンデンサ
14の容量を小さくする必要がないので特性を悪化させる
ことがない。
【００２５】なお、上述の実施例では、増幅回路を１チ
ップのＣ−ＭＯＳＩＣで構成するようにしたが、ディス
クリート部品で構成するようにしても良い。また、本発
明の回路をＩＣ（集積回路）として形成する場合には、
コンデンサ２，14をＩＣの外（すなわち、外付け）に設
けるようにしてもよい。
ップのＣ−ＭＯＳＩＣで構成するようにしたが、ディス
クリート部品で構成するようにしても良い。また、本発
明の回路をＩＣ（集積回路）として形成する場合には、
コンデンサ２，14をＩＣの外（すなわち、外付け）に設
けるようにしてもよい。
【００２６】また、第１スイッチ22、第２スイッチ24、
スイッチ40を電子的スイッチで構成するようにしたが、
リレーのスイッチ等の機械的スイッチで構成するように
しても良い。
スイッチ40を電子的スイッチで構成するようにしたが、
リレーのスイッチ等の機械的スイッチで構成するように
しても良い。
【００２７】また、スイッチ制御手段26を演算増幅器32
等で構成するようにしたが、マイクロコンピュータ等で
構成するようにしても良い。
等で構成するようにしたが、マイクロコンピュータ等で
構成するようにしても良い。
【００２８】
【発明の効果】以上のように、本発明では、第３抵抗に
並列に接続される第１スイッチと、演算増幅器の反転入
力及び非反転入力間に接続される第２スイッチと、電源
投入時に第１スイッチ及び第２スイッチを導通制御する
とともに、第２コンデンサの基準電圧への充電完了時に
第１スイッチ及び第２スイッチを遮断制御するスイッチ
制御手段とを備えるようにしている。
並列に接続される第１スイッチと、演算増幅器の反転入
力及び非反転入力間に接続される第２スイッチと、電源
投入時に第１スイッチ及び第２スイッチを導通制御する
とともに、第２コンデンサの基準電圧への充電完了時に
第１スイッチ及び第２スイッチを遮断制御するスイッチ
制御手段とを備えるようにしている。
【００２９】したがって、急速に第２コンデンサを基準
電圧ＶREFに充電し、演算増幅器の反転入力を基準電圧
ＶREFにし、すばやく増幅すべき信号ｅiを基準電圧Ｖ
REFを中心として増幅率Ａに増幅することができる。ま
た、第２抵抗、第３抵抗、第４抵抗の抵抗値を下げる必
要がなく、第２コンデンサの容量を小さくする必要がな
いので特性を悪化させることがない。
電圧ＶREFに充電し、演算増幅器の反転入力を基準電圧
ＶREFにし、すばやく増幅すべき信号ｅiを基準電圧Ｖ
REFを中心として増幅率Ａに増幅することができる。ま
た、第２抵抗、第３抵抗、第４抵抗の抵抗値を下げる必
要がなく、第２コンデンサの容量を小さくする必要がな
いので特性を悪化させることがない。
【図１】本発明の一実施例の増幅回路の回路図である。
【図２】図１の動作を示す波形図である。
【図３】従来の増幅回路の回路図である。
【図４】図３の動作を示す波形図である。
２…第１コンデンサ ４…第１抵抗 ６…演算増幅器 ８…第２抵抗 10…第３抵抗 12…第４抵抗 14…第２コンデンサ 22…第１スイッチ 24…第２スイッチ 26…スイッチ制御手段 ｅi…増幅すべき信号 ＶB…給電電圧 ＶREF…基準電圧
Claims (1)
- 【請求項１】増幅すべき信号を第１コンデンサ及び第１
抵抗を介して演算増幅器の反転入力に与え、 演算増幅器の出力を第２抵抗を介して反転入力に戻し、 電源投入によって給電される直流の給電電圧を第３抵抗
及び第４抵抗で一定の割合に分圧して、分圧した電圧を
演算増幅器の非反転入力に与え、 第４抵抗に並列に第２コンデンサを接続し、第２コンデ
ンサの充電後、給電電圧の変動に拘らず演算増幅器の非
反転入力に与えられる分圧した電圧をほぼ一定の基準電
圧に保持し、 増幅すべき信号を基準電圧を中心として所定の倍率にす
る増幅回路において、 第３抵抗に並列に接続される第１スイッチと、 演算増幅器の反転入力及び非反転入力間に接続される第
２スイッチと、 電源投入時に第１スイッチ及び第２スイッチを導通制御
するとともに、第２コンデンサの基準電圧への充電完了
時に第１スイッチ及び第２スイッチを遮断制御するスイ
ッチ制御手段とを備えることを特徴とする増幅回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3237954A JP3071256B2 (ja) | 1991-09-18 | 1991-09-18 | 増幅回路 |
| US07/904,442 US5229719A (en) | 1991-09-18 | 1992-06-25 | Amplifier with short time lag |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3237954A JP3071256B2 (ja) | 1991-09-18 | 1991-09-18 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0575350A JPH0575350A (ja) | 1993-03-26 |
| JP3071256B2 true JP3071256B2 (ja) | 2000-07-31 |
Family
ID=17022931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3237954A Expired - Fee Related JP3071256B2 (ja) | 1991-09-18 | 1991-09-18 | 増幅回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5229719A (ja) |
| JP (1) | JP3071256B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5424678A (en) * | 1994-02-02 | 1995-06-13 | Apple Computer, Inc. | Muting of computer sound system during power cycling |
| US6172548B1 (en) * | 1994-12-30 | 2001-01-09 | Stmicroelectronics, Inc. | Input stage with reduced transient time for use in multiplexing transducers that require a switched DC bias |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4458213A (en) * | 1982-12-13 | 1984-07-03 | Sony Corporation | Constant quiescent current, class AB amplifier output stage |
| JPH02158903A (ja) * | 1988-12-09 | 1990-06-19 | Mitsubishi Electric Corp | ヘッドドライバー |
-
1991
- 1991-09-18 JP JP3237954A patent/JP3071256B2/ja not_active Expired - Fee Related
-
1992
- 1992-06-25 US US07/904,442 patent/US5229719A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5229719A (en) | 1993-07-20 |
| JPH0575350A (ja) | 1993-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2749729B2 (ja) | 磁気記録再生回路 | |
| US5258658A (en) | Gamma correction circuit | |
| JP3071256B2 (ja) | 増幅回路 | |
| US5986840A (en) | Amplifier with capacitive feedback for driving a magneto-resistive head | |
| JP3675371B2 (ja) | 電圧レギュレータ | |
| US4992757A (en) | Differential amplifying circuit | |
| US5514984A (en) | Active pull down type ECL apparatus capable of stable operation | |
| US4827158A (en) | Output circuit used in an output stage where large current and large output amplitude are required | |
| US4737696A (en) | Actuator drive circuit | |
| US5719575A (en) | D/A conversion interface for digital servo signals | |
| US4486672A (en) | Drive circuits for driving digital circuits with a clock signal | |
| JP2849966B2 (ja) | 電流スイッチ回路 | |
| JP2002344258A (ja) | レベルシフト回路 | |
| KR0153555B1 (ko) | 광디스크 구동장치의 모터 제어회로 | |
| JP3108941B2 (ja) | 演算増幅回路 | |
| JP2994000B2 (ja) | サンプル・ホールド増幅回路 | |
| JP3208915B2 (ja) | 磁気ヘッド用再生回路 | |
| JPS6025154Y2 (ja) | ミユ−テイング回路 | |
| JP2900959B2 (ja) | クランプ回路 | |
| JP3158449B2 (ja) | 電圧検出回路 | |
| JP2662397B2 (ja) | 駆動制御用ｉｃ | |
| JPS61105917A (ja) | 低電圧用バツフア回路 | |
| JPH04334106A (ja) | 集積回路化された差動信号回路 | |
| JPH0750534A (ja) | 自動利得制御増幅器用チャージポンプ回路 | |
| JPH0526810Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |