JPH06222391A

JPH06222391A - 半導体装置及び液晶表示装置

Info

Publication number: JPH06222391A
Application number: JP3116593A
Authority: JP
Inventors: Tetsuro Asaba; 哲朗浅羽
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1993-01-28
Filing date: 1993-01-28
Publication date: 1994-08-12

Abstract

(57)【要約】【目的】単結晶素子相当の性能が求められる素子と光
透過性基板に作製することが求められる素子とを、同一
基体上に簡易な工程で作製する。【構成】半導体単結晶基体の一方の主面側に形成され
た透光性膜２直下の半導体単結晶領域を他方の主面から
除去して作製された基体１と、前記透光性膜２上に形成
された非単結晶半導体素子４と、前記基体１の残された
半導体単結晶領域に形成された単結晶半導体素子３とを
備え、前記非単結晶半導体素子４と前記単結晶半導体素
子３とが電気的に接続されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置及び液晶表
示装置に係り、特に非単結晶半導体素子と、単結晶半導
体素子とを同一基体に設けた半導体装置及び液晶表示装
置に関する。

【０００２】

【従来の技術】まず、従来技術として液晶表示装置に用
いられる半導体装置について説明する。

【０００３】従来より、アクティブマトリクス素子を設
けた液晶表示装置は、フラットパネルディスプレイとし
て、或いは、プロジェクションテレビとして商品化され
てきた。

【０００４】図８に、従来用いられてきたアクティブマ
トリクス型液晶表示素子の駆動回路の概略的構成図を示
した。３０１は画素スイッチ、３０５は液晶画素、３０
６は透明基板、３０２はバッファ部、３０３は水平シフ
トレジスタ部、３０４は垂直シフトレジスタ部、であ
る。テレビの輝度信号や音声信号は、ある帯域に圧縮さ
れ、その周波数に追随できる駆動能力をもった水平シフ
トレジスタ３０３によって駆動しているバッファ部３０
２に送られる。次に、垂直シフトレジスタ３０４によっ
て画素スイッチ３０１がＯＮしている期間に液晶に信号
が転送される。

【０００５】各回路に要求される性能は、高品位テレビ
を念頭に考えるとフレーム周波数６０Ｈｚ、走査線本数
約１０００本、水平走査期間約３０μｓｅｃ（有効走査
期間２７μｓｅｃ）、水平画素数約１５００個、とする
と、テレビ信号は、約４５ＭＨｚの周波数でバッファ部
に転送されてくる。したがって、各要素回路に要求され
る性能としては、水平シフトレジスタの駆動能力は、４５ＭＨｚ以上。垂直シフトレジスタの駆動能力は、５００ｋＨｚ以
上。水平シフトレジスタで駆動され、テレビ信号をバッフ
ァ部に転送するトランスファスイッチの駆動能力は、４
５ＭＨｚ以上。画素スイッチの駆動能力は、５００ｋＨｚ以上。となる。ここで言う駆動能力とは、液晶画素にある階調
数Ｎを出そうとした場合、液晶の最大または最少の透過
率を与える電圧をＶ_m、Ｖ−Ｔ（電圧−透過率）曲線か
ら得られる液晶の閾値電圧をＶ_tとすると、上記期間内
に、Ｖ_m−（Ｖ_m−Ｖ_t）／Ｎ［Ｖ］以上の電圧が転送されることを意味する。

【０００６】これから明らかなように、画素スイッチ、
及び、垂直シフトレジスタは、比較的駆動能力が小さく
ても良いが、水平シフトレジスタ、及び、バッファ部
は、高速の駆動を必要とされる。このため、現状の液晶
表示素子では、画素スイッチや垂直シフトレジスタは、
ガラス基板上に堆積された多結晶シリコンやアモルファ
スシリコンＴＦＴで液晶とモノリシックに形成し、その
他の周辺回路は、ＩＣチップを外から実装することで対
応している。多結晶シリコンＴＦＴによって、周辺回路
までモノリシックに形成しようとする試みはなされてい
るが、個々のＴＦＴの駆動能力が小さいため、トランジ
スタサイズを大きくしたり、回路上複雑な工夫が必要で
ある。一方、液晶画像装置のＶＴＲカメラ用ビュウファ
インダーや投射型ディスプレイにとって、その可視光領
域に於て基板が光透過性であることは重要である。

【０００７】

【発明が解決しようとしている課題】上述したように、
高性能な液晶画像表示装置を実現するためには、液晶画
素の高性能な、周辺駆動回路が必要となり、それらを構
成する半導体素子が形成される半導体層は、結晶性の優
れた半導体単結晶層を用いることが望ましい。また、か
かる周辺駆動回路は遮光されている必要がある。

【０００８】一方、液晶を信号に応じて配向させる、ア
クティブマトリクス素子は、必ずしも単結晶トランジス
タで形成する必要はないが、光透過膜上にトランジスタ
を形成する必要がある。

【０００９】一例を挙げると、アクティブマトリクス素
子の全負荷を５０ｆＦ、液晶配向のための電圧スウィン
グ幅を１０Ｖとすると、５０×１０^-15×１０＝５×１０^-13 （Ｃ）の電荷を一定時間内に流してやる必要がある。これを前
述のように５００ｋＨｚで駆動することを考えると、ト
ランジスタの飽和電流は、Ｉ_sat×１／（５００×１０³）＞５×１０^-13 で、Ｉ_sat＞２．５×１０^-7 （Ａ）と、２５０ｎＡ以上であればよいことがわかる。これ
は、多結晶シリコンもしくはアモルファスシリコンの薄
膜トランジスタで容易に達成できる値である。

【００１０】周辺駆動回路素子とアクティブマトリクス
素子に要求される項目をまとめると表１のようになる。

【００１１】

【表１】なお、単結晶素子相当の電流駆動能力と基体の光透過性
との双方が素子に要求される場合は、単結晶ＳＯＩ素子
（ＳｉｌｉｃｏｎｏｎＩｎｓｕｌａｔｏｒ）を使用
する必要がある。しかし、液晶表示装置の場合、上述の
２項目の性能が両方要求される素子は無く、周辺駆動回
路素子とアクティブマトリクス素子とを別々に作り込む
構成を考えればよい。

【００１２】しかしながら、周辺駆動回路素子とアクテ
ィブマトリクス素子とを別々の基体に作り込むと、両者
をワイヤボンディング等で結線する必要性を生じ、工程
が複雑化するため、低コスト化、画素の高精細化等を図
る上で改善が望まれていた。

【００１３】本発明は、単結晶素子相当の性能が求めら
れる素子と光透過性基板に作製することが求められる素
子とを、同一基体上に簡易な工程で作製することができ
る半導体装置及び液晶表示装置を提供することを目的と
する。

【００１４】

【課題を解決するための手段】本発明の半導体装置は、
半導体単結晶基体の一方の主面側に形成された透光性膜
直下の半導体単結晶領域を他方の主面から除去して作製
された基体と、前記透光性膜上に形成された非単結晶半
導体素子と、前記基体の残された半導体単結晶領域に形
成された単結晶半導体素子とを備え、前記非単結晶半導
体素子と前記単結晶半導体素子とが電気的に接続されて
いるものである。

【００１５】本発明の液晶表示装置は上記本発明の半導
体装置を用いたものであり、半導体単結晶基体の一方の
主面側に形成された透光性膜直下の半導体単結晶領域を
他方の主面から除去して作製された基体と、前記透光性
膜上に形成されたアクティブマトリクス素子と、前記基
体の残された半導体単結晶領域に形成された駆動回路と
を備え、前記アクティブマトリクス素子と前記駆動回路
素子とが電気的に接続されているものである。

【００１６】また本発明の半導体装置は、単結晶半導体
からなる不透光性領域と透光性領域とを有する基体と、
前記透光性領域上に設けられた非単結晶半導体薄膜から
なる活性領域を有する半導体素子を具えた光学素子と、
前記単結晶半導体を用いて形成された活性領域を有する
半導体素子と、を具備していることを特徴とする。

【００１７】

【作用】本発明は、半導体単結晶基体の一方の主面側に
形成された透光性膜直下の半導体単結晶領域を他方の主
面から除去することで作製される、透光性を有する透光
性膜で構成される一部と半導体単結晶領域で構成される
その他の部分とからなる基体を用い、この基体の透光性
膜には単結晶なみの性能が要求されない半導体素子（例
えば、薄膜トランジスタ）を設け、基体の半導体単結晶
領域には単結晶半導体素子を設けることで、透光性の基
体上に形成する必要のある（単結晶なみの性能が要求さ
れない）半導体素子と、高性能が要求される半導体素子
とを同一基体に一体化して形成することを可能としたも
のである。

【００１８】本発明によれば、上記のように透光性の基
体上に形成する必要のある半導体素子と、高性能が要求
される半導体素子とを同一基体に一体化して形成できる
ので、各半導体素子どうしをそれぞれ別基板に作製しワ
イヤーボンディング等機械的接続で結線することなしに
電気的接続が可能となる（通常の蒸着技術によるＡｌ配
線等で結線が可能である）。

【００１９】また、本発明は高性能が要求される回路部
を半導体単結晶基体に設けて単結晶素子で構成できるこ
とから、かかる回路部を非単結晶で構成した場合に生ず
る素子サイズの増大、回路上の複雑な工夫（一例として
ブロック分割駆動）が必要になる等の問題は生じない。

【００２０】本発明は、アクティブマトリクス型の液晶
表示装置に好適に用いられる。即ち、アクティブマトリ
クス型の液晶表示装置は薄膜ダイオード，薄膜トランジ
スタ等のアクティブマトリクス素子を透光性の基体に設
け、シフトレジスタ等の駆動回路を単結晶素子とするこ
とが求められるが、本発明を用いれば、アクティブマト
リクス素子と駆動回路とを同一基体に一体化して形成で
きるとともに、ワイヤーボンディング等の機械的接続で
結線することなしに電気的接続が可能となる。

【００２１】

【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。

【００２２】本発明の半導体装置は光学素子としての液
晶素子を具えた液晶表示装置や、光学素子として光電変
換素子を具えた光センサ装置等に好適に用いられるもの
である。特に光学素子等に好ましく用いられる半導体素
子を形成する基体に特徴がある。

【００２３】まず本発明の理解を容易にする為に図１を
参照しながら本発明による半導体装置について説明す
る。図１は本発明の半導体装置の一例としての液晶表示
装置を示す模式的な断面図である。

【００２４】基体１００には不透光性領域１と透光性領
域２とが設けられている。そして不透光性領域１には単
結晶半導体層を活性領域として含む半導体素子３が少な
くとも１つ以上設けられており、一方透光性領域２上に
は非単結晶半導体層を活性領域として含む半導体素子４
が少なくとも１つ以上設けられている。更に液晶表示装
置とすべく、透光性領域２上に配向膜８を設け、その上
に対向基板としてのカバーガラス７を配置し中に液晶５
を充填し、まわりを封止部材６にて封止している。ここ
で本発明に用いられる半導体素子としてはバイポーラト
ランジスタ、ＭＯＳトランジスタ等の３端子素子やダイ
オード等の２端子素子が好適に用いられる。

【００２５】そして、不透光性領域１としては単結晶半
導体が好適に用いられ、その厚みを調整するか遮光層を
設ける等により容易に不透光性とすることができる。

【００２６】一方、透光性領域２としては絶縁性の薄膜
が好ましく用いられる。具体的には酸化シリコンや窒化
シリコンの単層或いは複層である。そしてその上に設け
られる半導体素子に用いられる非単結晶半導体としては
多結晶，微結晶，非晶質等の結晶構造を有するものであ
り、これらは化学気相堆積法（ＣＶＤ法）や物理気相堆
積法（ＰＶＤ法）等により容易に薄膜として形成でき
る。

【００２７】半導体素子４は、画素スイッチとして用い
ることが好ましく、一方、半導体素子３は該半導体素子
４を駆動する為の駆動回路等の周辺回路を構成する為に
用いられている。

【００２８】一方、光学素子として光電変換素子を用い
る場合には透光性領域２上に非単結晶半導体層を光電変
換部又はスイッチングトランジスタの活性領域とすれば
よい。

【００２９】本発明の基体１００としては、単結晶半導
体からなる基板上に透光性の絶縁膜を形成した後、透光
性とすべき個所の基板を選択的に除去することにより得
られる基体が好ましく用いられる。

【００３０】より好ましくは、不透光性領域に半導体素
子を形成する為の素子分離領域を形成する際に同時に透
光性領域を形成する。具体的には選択酸化法により比較
的厚い酸化膜を成長させる。

【００３１】従って不透光性領域１上と透光性領域２上
の表面のレベルがほぼ一致する為、素子間の配線が従来
の方法で簡易に行える。

【００３２】次に上記液晶表示装置の製造工程につい
て、図２〜図７を用いて説明する。

【００３３】最初に主表面に（１００）面を有するシリ
コンウエハー２０１を用意する。公知の技術である単結
晶ウエハー半導体プロセスによって、周辺駆動回路をＣ
ＭＯＳ構成で形成する。この時、液晶画素表示部分は、
フィールド酸化膜（透光性膜となる）２０２で覆ってお
く。本実施例ではフィールド酸化膜２０２の厚さを１μ
ｍに設定した。ｎ−ＭＯＳトランジスタ２０６、ｐ−Ｍ
ＯＳトランジスタ２０５ともにゲート材料は多結晶シリ
コンを用い、厚さは４０００Åに設定した。ソース及び
ドレインは、イオン・インプラ法によって自己整合的に
形成し、ｎ−ＭＯＳトランジスタ２０６、ｐ−ＭＯＳト
ランジスタ２０５にはおのおの１×１０¹⁶／ｃｍ²のＡ
ｓ、２×１０¹⁵／ｃｍ²のＢＦ₂を打ち込む。

【００３４】ソース・ドレイン部に不純物イオン打ち込
んだ後、２０００Å程度のＮＳＧ（Ｎｏｎｄｏｐｅｄ
ＳｉｌｉｃａｔｅＧｌａｓｓ）２０３を常圧ＣＶＤ
法で堆積させる。次に、多結晶シリコン２０４を減圧Ｃ
ＶＤ法によって２５００Å程度堆積させる。そして、ホ
ウ素を１×１０¹¹／ｃｍ²全面にイオン・インプラ法に
て打ち込む（以上図２に図示）。

【００３５】次に、アクティブマトリクス素子形成部分
にフォトリソグラフィー法により、レジストパターンを
島状に残し、該レジストをマスクに、等方性ドライエッ
チング法により、多結晶シリコン領域２０４を所定の位
置に形成する。この後、９５０℃のパイロジェニック酸
化により、多結晶シリコン領域２０４に５００Åの酸化
膜２０７を成長させる。これが、薄膜トランジスタのゲ
ート酸化膜になる（以上図３に図示）。

【００３６】次に、三たび多結晶シリコンを減圧ＣＶＤ
法で堆積させ、異方性エッチングによって、薄膜トラン
ジスタのゲート電極２０８を形成する。この後、周辺駆
動回路部分をレジストでマスキングし、ヒ素を５×１０
¹⁵／ｃｍ²程度イオン・インプラ法によって打ち込む。
更に窒素雰囲気中にて、９００℃，２０分間の熱処理を
施し、薄膜トランジスタを形成する（以上図４に図
示）。

【００３７】次に再び、ＮＳＧ２０９を常圧ＣＶＤ法に
よって５０００Å程度堆積させ、トランジスタのソース
及びドレイン領域とゲート電極領域にコンタクトホール
を開ける。

【００３８】この際、周辺駆動回路領域（領域Ｉ）の層
間絶縁膜（２０３＋２０９）の厚さ７０００Åと、アク
ティブマトリクス素子領域（領域II）の層間絶縁膜２０
９の厚さ５０００Åが異なるため、領域Ｉと領域IIとの
別々にコンタクトホールを開ける方が工程的には安全で
ある。但し、一括してコンタクトホールを開けても、Ｃ
ＨＦ₃−Ｃ₂Ｆ₆系のドライエッチングで全く支障はな
かった。

【００３９】その後、アルミニウム等の電極材料をスパ
ッタ法にて堆積させ、所定の配線形状にドライエッチン
グ法にて加工して配線２１０を形成する（以上図５に図
示）。

【００４０】次に、公知の技術であるＩＴＯなど透明電
極材料によりコンデンサ部分を形成し、透明絶縁膜２１
１で表面全体を覆う。その後、封止材２１２とガラスカ
バー２１４を取り付け液晶２１３を封入する（以上図６
に図示）。

【００４１】最後に、ＫＯＨもしくは、エチレンジアミ
ン等の有機アルカリによって、シリコン基体２０１の裏
面からシリコンをくり抜く。この際、該ウェットエッチ
ング溶液は、二酸化ケイ素を溶解せずフィールド酸化膜
２０２で、エッチングはストップする。この結果、アク
ティブマトリクス素子領域は透明となり、液晶画像表示
装置として機能することになる（以上図７に図示）。

【００４２】以上、本発明における一実施例を詳細に述
べたが、次のような変形例も可能である。

【００４３】即ち、前述のアクティブマトリクス素子は
ｎチャネル型ＭＯＳＦＥＴを使用したが、これはｐチャ
ネル型ＭＯＳＦＥＴを使用してもよい。

【００４４】また、周辺駆動回路はＣＭＯＳ回路で構成
したが、駆動能力の向上を考え、バイポーラトランジス
タを含む、Ｂｉ−ＣＭＯＳ回路で構成してもよい。

【００４５】また工程削減のため次のような製作方法も
可能である。

【００４６】図２に示したＮＳＧ膜２０３を省略し、あ
らかじめ、ｎＭＯＳトランジスタ２０６とｐＭＯＳトラ
ンジスタ２０５のゲート電極部を３００Å程度熱酸化し
ておく。このとき、ｎＭＯＳトランジスタ２０６、ｐＭ
ＯＳトランジスタ２０５の双方ともソース・ドレイン領
域の不純物を打ち込んでおかない。薄膜トランジスタの
ゲート電極形成後、周辺駆動回路部分と薄膜トランジス
タのソース・ドレイン領域を同時に形成する。以下の工
程は前述した製造工程と同様である。

【００４７】このように短縮された工程の可否は、第２
多結晶シリコン層２０４のドライエッチング時に、二酸
化ケイ素との選択が高くとれるかどうかにかかっている
が、ＣＦ₄を使用した現存のドライエッチング装置で十
分可能である。

【００４８】

【発明の効果】以上説明したように、本発明によれば、
半導体単結晶基体の一方の主面側に形成された透光性膜
直下の半導体単結晶領域を他方の主面から除去すること
で作製される、透光性を有する透光性膜で構成される一
部分と半導体単結晶領域で構成されるその他の部分とか
らなる基体を用い、この基体の透光性膜には単結晶なみ
の性能が要求されない半導体素子を設け、基体の半導体
単結晶領域には単結晶半導体素子を設けることで、透光
性の基体上に形成する必要のある（単結晶なみの性能が
要求されない）半導体素子と、高性能が要求される半導
体素子とを同一基体に一体化して形成することが可能と
なる。

【００４９】なお、本発明において、透光性の基体上に
形成する必要のある半導体素子と、高性能が要求される
半導体素子とを同一基体に一体化して形成できるので、
各半導体素子どうしをそれぞれ別基板に作製しワイヤー
ボンディング等機械的接続で結線することなしに電気的
接続が可能となる。

【００５０】また、本発明は高性能が要求される回路部
を半導体単結晶基体に設けて単結晶素子で構成できるこ
とから、かかる回路部を非単結晶で構成した場合に生ず
る素子サイズの増大、回路上の複雑な工夫（一例として
ブロック分割駆動）が必要になる等の問題は生じない。

【００５１】この結果、実装コストが大幅に低減し、画
素が高密度であればある程、有利な半導体装置を提供す
ることができる。

【図面の簡単な説明】

【図１】本発明の液晶表示装置の一例を示す模式的断面
図である。

【図２】本発明の液晶表示装置の一実施例の製作工程を
示す断面図である。

【図３】本発明の液晶表示装置の一実施例の製作工程を
示す断面図である。

【図４】本発明の液晶表示装置の一実施例の製作工程を
示す断面図である。

【図５】本発明の液晶表示装置の一実施例の製作工程を
示す断面図である。

【図６】本発明の液晶表示装置の一実施例の製作工程を
示す断面図である。

【図７】本発明の液晶表示装置の一実施例の製作工程を
示す断面図である。

【図８】従来用いられてきたアクティブマトリクス型液
晶表示素子の駆動回路の概略的構成図である。

【符号の説明】

１，２０１半導体単結晶基体２，２０２透光性膜３，２０５，２０６シリコン単結晶トランジスタ４薄膜トランジスタ５，２１３液晶層６，２１２封止材７，２１４カバーガラス２０３ＮＳＧ膜２０４多結晶シリコン領域２０７ゲート酸化膜２０８薄膜トランジスタのゲート電極２０９ＮＳＧ膜２１０金属配線２１１透明絶縁膜３０１画素スイッチ３０２バッファー部３０３水平シフトレジスタ部３０４垂直シフトレジスタ部３０５液晶画素３０６透明基板

Claims

【特許請求の範囲】

【請求項１】半導体単結晶基体の一方の主面側に形成
された透光性膜直下の半導体単結晶領域を他方の主面か
ら除去して作製された基体と、前記透光性膜上に形成さ
れた非単結晶半導体素子と、前記基体の残された半導体
単結晶領域に形成された単結晶半導体素子とを備え、前記非単結晶半導体素子と前記単結晶半導体素子とが電
気的に接続されている半導体装置。
【請求項２】請求項１記載の非単結晶半導体素子は、
多結晶シリコンもしくは非晶質シリコンで形成される半
導体素子である半導体装置。
【請求項３】請求項１記載の半導体単結晶基体に（１
００）面を主表面に持つシリコン単結晶基板を用いた半
導体装置。
【請求項４】半導体単結晶基体の一方の主面側に形成
された透光性膜直下の半導体単結晶領域を他方の主面か
ら除去して作製された基体と、前記透光性膜上に形成さ
れたアクティブマトリクス素子と、前記基体の残された
半導体単結晶領域に形成された駆動回路とを備え、前記アクティブマトリクス素子と前記駆動回路とが電気
的に接続されている液晶表示装置。
【請求項５】請求項４記載のアクティブマトリクス素
子は、多結晶シリコンもしくは非晶質シリコンで形成さ
れる薄膜ダイオード又は薄膜トランジスタである液晶表
示装置。
【請求項６】請求項４記載の半導体単結晶基体に（１
００）面を主表面に持つシリコン単結晶基板を用いた液
晶表示装置。
【請求項７】単結晶半導体からなる不透光性領域と透
光性領域とを有する基体と、前記透光性領域上に設けら
れた非単結晶半導体薄膜からなる活性領域を有する半導
体素子を具えた光学素子と、前記単結晶半導体を用いて
形成された活性領域を有する半導体素子と、を具備して
いることを特徴とする半導体装置。
【請求項８】前記光学素子はアクティブマトリクス型
の液晶素子であることを特徴とする請求項７に記載の半
導体装置。
【請求項９】前記光学素子は光電変換素子であること
を特徴とする請求項７に記載の半導体装置。