しかしながら、上記従来の半導体装置およびその製造方法では、高性能なデバイスである単結晶Si薄膜トランジスタを、ガラス基板上に貼り合わせるために接着剤を使用しているため、貼り付け作業が面倒で、生産性が悪い等の問題点を有している。また、完成した半導体装置についても、接着剤による接合であるため、耐熱性に問題があり、以降に高品質の無機絶縁膜やTFTの形成等は不可能であるため、アクティブマトリクス基板を製造する場合、TFTアレイを含むデバイスを形成した後で使用する基板に貼り付ける必要があり、サイズコスト、配線形成の点に大きな問題があった。
さらに、上記特許文献1では、単にガラス基板上に単結晶Si薄膜デバイスを形成することが開示されているのみであり、この構成では、近年求められている高性能・高機能な半導体装置を得ることができない。
さらに、上記非特許文献3では、赤外線によりSi基板越しに位置合わせマークを検出し位置合わせすることが開示されているが、光の波長が長く分解能があげられないため、高精度で位置合わせすることが困難であった。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、単結晶Si薄膜デバイスを、接着剤を使用することなく絶縁基板に容易に形成可能であって、非単結晶Si薄膜と単結晶Si薄膜デバイスとを形成し、高性能なシステムを集積化した半導体装置およびその製造方法、ならびに該半導体装置の単結晶Si薄膜を形成するための単結晶Si基板を提供することにある。
本発明の参考に係る単結晶Si基板は、表面に酸化膜、ゲートパターン、不純物イオン注入部が形成された後に平坦化されており、所定の深さに所定の濃度の水素イオンが注入された水素イオン注入部を備えている。
上記の構成によれば、絶縁基板等に対して、単結晶Si基板を酸化膜形成側において接合し、熱処理することにより基板間の接合が原子同士の結合に変わり強固な接合となるとともに、水素イオン注入部において熱処理により劈開剥離することで、接着剤を使用しなくても容易にMOS型の単結晶Si薄膜トランジスタを得ることができる。
すなわち、上記単結晶Si基板には、表面にMOS型の単結晶Si薄膜トランジスタの一部を形成する酸化膜、ゲートパターン、不純物イオン注入部が形成され、かつ表面から所定の深さに水素イオン注入部を有している。
これにより、絶縁基板等の上に、本発明の予めゲート電極やソース・ドレインの不純物ドーピング、あるいはベース、コレクタ、エミッタ等の不純物ドーピングを終え、所定の深さに所定の濃度の水素イオンを注入し、表面を平坦化・親水性にした単結晶Si基板を接合し、Siから水素イオンが離脱する温度以上まで加熱することにより、絶縁基板に対する接合強度を高めることができるとともに、水素イオン注入部を境に劈開剥離することで、接着剤を使用しなくても容易にMOS型の単結晶Si薄膜トランジスタを形成することができる。
よって、例えば、表面に多結晶Si薄膜等の非単結晶Si薄膜トランジスタを形成した絶縁基板上に、上記単結晶Si基板を貼り合わせ、MOS型の単結晶Si薄膜トランジスタを形成することで、非単結晶Siからなるトランジスタと単結晶Siからなるトランジスタを1つの基板上の異なる領域に形成した半導体装置を容易に得ることができる。
上記単結晶Si基板は、表面近傍に不純物イオンが注入されたpnp接合構造あるいはnpn接合構造を有する不純物イオン注入部または拡散領域と、該不純物イオン注入部または該拡散領域上に堆積された酸化膜とを有している。
上記の構成によれば、他の絶縁基板上に形成しやすい単結晶Si薄膜からなるバイポーラ型の薄膜トランジスタを得ることができる。
よって、例えば、表面に多結晶Si薄膜等の非単結晶Si薄膜トランジスタを形成した絶縁基板上に、上記単結晶Si基板を接合し、バイポーラ型の単結晶Si薄膜トランジスタを形成することで、非単結晶Siからなるトランジスタと単結晶Siからなるトランジスタを1つの基板上の異なる領域に形成した半導体装置を容易に得ることができる。
上記所定の深さに所定の濃度の水素イオンが注入された水素イオン注入部領域を備えていることがより好ましい。
これにより、絶縁基板等に対して、単結晶Si基板を酸化膜堆積側において貼り合わせ、水素イオン注入部において劈開剥離することで、接着剤を使用することなく、容易にバイポーラ型の単結晶Si薄膜トランジスタを得ることができる。
すなわち、上記単結晶Si基板には、表面にバイポーラ型単結晶Si薄膜トランジスタを形成する酸化膜、不純物イオン注入部が形成され、かつジャンクション形成側の所定の深さに水素イオン注入部を有している。
よって、絶縁基板等の上に、上記単結晶Si薄膜トランジスタを貼り合わせ、Siから水素イオンが離脱する温度以上まで加熱することにより、絶縁基板に対する接合強度を高めることができるとともに、不純物イオン注入部付近に形成された水素イオン注入部を境に劈開剥離することで、接着剤を使用しなくても容易にSOI構造のバイポーラ型の単結晶Si薄膜トランジスタを形成することができる。
そして、上記単結晶Si基板を、表面に多結晶Si薄膜等の非単結晶Si薄膜トランジスタを形成した絶縁基板上に貼り合わせ、単結晶Si薄膜トランジスタを形成することで、非単結晶Siからなる薄膜トランジスタと単結晶Siからなる薄膜トランジスタを1つの基板上の異なる領域に形成した半導体装置を容易に得ることができる。
また、上記酸化膜は、膜厚が200nm以上になるように形成されていることがより好ましい。
通常、SiO2膜等の酸化膜の膜厚は厚い程、界面電荷等の影響による特性やバラツキは減少するが、SiO2膜形成工程の効率(酸化に要する時間)や段差とのトレードオフにより、適切な値は略200nm〜400nmとなる。バラツキを重視する場合は概ね400nm以上、段差や効率を重視する場合は略200nm〜400nm、より望ましくは、250nm〜350nmが適切な値となる。これは接合した単結晶Si基板とガラス基板等の絶縁基板界面の汚染、あるいは格子の歪みや不完全性に起因する固定電荷の影響が軽減されるためである。
そこで、単結晶SiからなるMOSトランジスタでは閾値のバラツキと、単結晶Siから成るバイポーラ型TFTでは特性ばらつきが小さくオン抵抗が低く抑えられ、SiO2膜形成工程の効率や段差とのバランスに適切な単結晶Si基板を得ることができる。
本発明の参考に係る半導体装置は、絶縁基板上の異なる領域に、非単結晶Si薄膜デバイスと、単結晶Si薄膜デバイスとがそれぞれ形成され、上記単結晶Si薄膜デバイスは、上記絶縁基板に対して、SiO2膜を介して接合されている。
上記の構成によれば、例えば、タイミングコントローラ等の、より高性能な機能が要求されるデバイスには、単結晶Si薄膜トランジスタ等の単結晶Si薄膜デバイスを用い、残りのデバイスには非単結晶Si薄膜トランジスタ等の非単結晶Si薄膜デバイスを用いて、高性能・高機能な回路システムを一体集積化した半導体装置を得ることができる。
すなわち、単結晶Si薄膜デバイスにより、単結晶Siの特性を利用して、高速性、消費電力、高速のロジック、タイミングジェネレータ、あるいはバラツキが問われる高速のDAC(電流バッファ)、等を形成することができる。一方、多結晶Si等の非単結晶Si薄膜デバイスは、単結晶Si薄膜デバイスよりも、性能・機能ともに劣るものの、安価な半導体装置を大面積に形成できる。
よって、上記の構成によれば、上記両Si薄膜デバイスの長所を併せ持つ半導体装置を1枚の基板上に形成することができる。
これにより、単結晶Siによってのみ実現可能な高性能・高機能の回路システムを基板上に一体集積化できる。よって、例えば、高性能なシステムを集積化した液晶パネルあるいは有機ELパネル等の表示装置用の半導体装置を、全てのデバイスを単結晶Siにて形成する場合と比べて、非常に低コストで製造できる。
また、本発明の参考に係る半導体装置が備えている単結晶Si薄膜を形成する単結晶Si基板の形状は、LSI製造装置の一般的なウエハサイズである6、8、12インチの円板に限定される。しかし、本発明の参考に係る半導体装置の絶縁基板上には非単結晶Si薄膜デバイスと、単結晶Si薄膜デバイスとが共存しているため、例えば、大型の液晶表示パネルや有機ELパネル等に対応可能な大型の半導体装置を製造することができる。
さらに、上記単結晶Si薄膜デバイスは、上記絶縁基板に対して、SiO2膜を介して接合されている。
これにより、接着剤を使用することなく、単結晶Si薄膜トランジスタ等のデバイスを絶縁基板上に形成することができるため、単結晶Siが汚染されることを防止できる。また、接合後にメタル配線、無機絶縁膜形成、あるいはエッチング等を容易に行うことができる。さらに、メタル配線等を大型基板でのTFTプロセスとともに形成し、低コストでデバイスを形成できる。
上記非単結晶Si薄膜デバイスおよび上記単結晶Si薄膜デバイスは、ともにMOS型あるいはMIS型の単結晶Si薄膜トランジスタであることがより好ましい。
これにより、例えば、CMOS構造にした場合には、消費電力の低減および電源電圧までフル出力が可能で、低消費電力のロジックに適した半導体装置を得ることができる。
上記MOS型の単結晶Si薄膜トランジスタは、上記絶縁基板側からゲート、ゲート絶縁膜、Siの順に形成されていることがより好ましい。
これにより、単結晶SiのMOS型薄膜トランジスタは、ゲートが絶縁基板の側に配置された状態で形成され、いわゆる絶縁基板上に上下逆さまのMOS型の単結晶Si薄膜トランジスタを形成した半導体装置を得ることができる。よって、単結晶Si基板でのソース・ドレイン形成にゲートをマスクにした自己整合プロセスが適用でき、またガラス基板表面の固定電荷の影響を軽減でき、さらに、単結晶Siとガラス基板の接合界面に生じがちな固定電荷の影響をゲートの遮蔽効果により軽減でき、また、単結晶Siでゲートをマスクにソース・ドレインの不純物イオン注入を用いる確立したプロセスを適用できるため、歩留まりを高くできるというメリットがある。
上記MOS型の薄膜トランジスタの単結晶Si薄膜の膜厚は、略600nm以下であることがより好ましい。
これにより、上記の半導体装置は、単結晶Si薄膜の膜厚dが不純物濃度Niで定まる最大空乏長Wmに対しバラツキのマージンを含めた小さい値、すなわち不純物密度が実用的下限である1015センチ−3あってもdの上限である概ね600nm以下である。
ここで、Wm=〔4εskTln(Ni/ni)q2Ni〕1/2であり、niは真性キャリア密度、kはボルツマン定数、Tは絶対温度、εsはSiの誘電率、qは電子電荷、Niは不純物密度とする。
上記の構成によれば、単結晶Si薄膜の膜厚が略600nm以下であるので、半導体装置のS値(サブスレショルド係数)を小さくすることができ、またオフ電流を低下させることができる。
上記MOS型の薄膜トランジスタの単結晶Si薄膜の膜厚は、略100nm以下であることがより好ましい。
これにより、一層半導体装置のS値(サブスレショルド係数)を小さくすることができ、またオフ電流についても低下させることができる。よって、MOS型の単結晶Si薄膜トランジスタの特性を最大限に生かすことができる。
特に、ゲート長が0.1〜0.2μm以下の短チャネルのTFTにおいて生じる量子効果によるTFT特性低下抑制には、さらに薄い約20nm以下であることが望ましい。ゲート長約200nmより短チャネル側で、単結晶Siの膜厚が約20nm付近から厚くなると閾値のばらつきが大きくなり、移動度も増加したが、デバイスとしては閾値のほうがより重要であるため、概ねこの値が実用性の高い領域となる。
上記MOS型の単結晶Si薄膜トランジスタの金属配線パターンは、MOS型の単結晶Si薄膜トランジスタのゲートパターンよりも緩い配線形成ルールによって形成された部分を含むことがより好ましい。また、大型基板上のメタル配線のデザインルールと同程度、あるいはより緩い配線形成ルールにより形成されていることがより好ましい。さらに、TFTのゲートと同等のメタル配線の配線形成ルールと同程度、あるいは異なる配線層からなる大型基板上のメタル配線の配線形成ルールと同程度、あるいはより緩い配線形成ルールにより形成されていることがより好ましい。
これにより、MOS型の単結晶Si薄膜トランジスタを形成した半導体装置のメタル配線もしくはメタル配線の一部をゲートと同等の微細加工に対応できかつ大型基板上のメタル配線と同時に処理することができ、コストを押さえ処理能力を向上できる。あるいは、他の回路ブロックやTFTアレイに対する接続が容易になり、接続不良による製品歩留り低下を低減できる。
なお、配線形成ルールが緩いとは、配線を形成する際のデザインルールが厳しくなく、配線形成を行う際の許容範囲が広いという意味である。
上記非単結晶Si薄膜デバイスは、MOS型あるいはMIS型の非単結晶Si薄膜トランジスタであって、上記単結晶Si薄膜デバイスは、バイポーラ型の単結晶Si薄膜トランジスタであることがより好ましい。
これにより、MOS型あるいはMIS型の非単結晶Si薄膜トランジスタに加えて、バイポーラ型の単結晶Si薄膜トランジスタを形成しているため、より多機能な半導体装置を得ることができる。
すなわち、MOS型あるいはMIS型の薄膜トランジスタに加えて、単結晶Si薄膜からなるバイポーラ型薄膜トランジスタを形成することで、バイポーラ型薄膜トランジスタの特性である、リニア信号処理が可能、ゲートがないため構造が簡単で生産歩留りに優れている、飽和領域での線形性が優れている、アナログ系のアンプ、電流バッファや電源アンプに適する等のメリットをさらに有する半導体装置を得ることができる。
上記非単結晶Si薄膜デバイスは、MOS型あるいはMIS型の非単結晶Si薄膜トランジスタであって、上記単結晶Si薄膜デバイスは、MOS型およびバイポーラ型の何れか一方、あるいは両方の単結晶Si薄膜トランジスタを含むことがより好ましい。
これにより、MOS型あるいはMIS型の非単結晶Si薄膜トラジスタおよび単結晶Si薄膜トランジスタ、バイポーラ型の単結晶Si薄膜トランジスタという3種類の特性を有する半導体装置を1つの基板上に形成できる。
よって、さらに高性能・高機能な半導体装置を得ることができる。
上記非単結晶Si薄膜デバイスは、MOS型あるいはMIS型の非単結晶Si薄膜トランジスタであって、上記単結晶Si薄膜デバイスは、MOS型単結晶Si薄膜トランジスタとショットキー型もしくはPN接合形ダイオードを含むイメージセンサあるいはCCD形イメージセンサを備えていることがより好ましい。
これにより、個別に異なる領域に異なる設計または構造の薄膜デバイスを集積化できるため、従来の方法では、共存することが極めて困難であったイメージセンサ等のCMOSデバイスと異なる構造のデバイスを容易に集積化でき、今まで不可能であった高機能デバイスを創出できる。
上記単結晶SiからなるMOS型薄膜トランジスタの単結晶Si薄膜は、バイポーラ型薄膜トランジスタの単結晶Si薄膜よりも膜厚が小さいことがより好ましい。
通常、MOS型薄膜トランジスタは、膜厚が薄いほうが良好な特性が得られやすく、バイポーラ型薄膜トランジスタは膜厚が比較的厚い方が良好な特性(ばらつきが小さくオン抵抗の低い特性)が得られることが知られている。
そこで、MOS型とバイポーラ型とのSi薄膜の厚さを互いの比較によって特定することで、MOS型およびバイポーラ型双方の特性を有効に活用できる半導体装置を得ることができる。
上記バイポーラ型の単結晶Si薄膜トランジスタは、ベース、コレクタおよびエミッタ領域が同一平面に形成、配置された平面構造であることがより好ましい。
これにより、MOS型薄膜トランジスタのようにゲートを持たず、かつ平面構造の、いわゆるラテラル型トランジスタであるため、単に、Si表面に酸化膜を形成し、PとNとの不純物を所定のパターン(領域)に注入し、活性化アニールをするだけで、表面が完全に平坦なSi基板を形成できるため、CMPによる平坦化処理を行わなくても絶縁基板上に容易に単結晶Si基板を接合することができる。
よって、MOS型や面に垂直な方向に接合を持つ通常のバイポーラトランジスタと比較して、製造工程を簡略化できる。
上記バイポーラ型の単結晶Si薄膜トランジスタのメタル配線、コンタクトパターンは、バイポーラ型の単結晶Si薄膜トランジスタのベースパターンよりも緩い配線形成ルールによって形成された部分を含むことがより好ましい。さらに、大型基板上のメタル配線のデザインルールと同じかより緩いルールにより形成されていることがより好ましい。
これにより、メタル配線もしくはメタル配線の一部を大型基板上のメタル配線と同時に処理することができ、コストを抑え、かつ処理能力を向上させることができる。また、バイポーラ型単結晶Si薄膜トランジスタを形成した半導体装置を他の回路ブロックやTFTアレイに対するに対する接続が容易になり、接続不良による製品歩留り低下を防止できる。
上記バイポーラ型単結晶Si薄膜トランジスタの単結晶Si薄膜の膜厚は、略800nm以下であることがより好ましい。
これにより、特性ばらつきが小さくオン抵抗が低いバイポーラ型単結晶Si薄膜トランジスタを得ることができる。
上記非単結晶Si薄膜デバイスに含まれる非単結晶Si薄膜は多結晶Si薄膜もしくは連続粒界Si薄膜であって、上記非単結晶Si薄膜デバイスとしてのMOS型薄膜トランジスタは、基板側から非単結晶Si、ゲート絶縁膜、ゲートの順に形成されていることがより好ましい。
これにより、絶縁基板から見てゲートが上に形成されるようにMOS型薄膜トランジスタを構成することで、一般的なゲートをマスクとした自己整合プロセスが摘要でき、多結晶Si薄膜あるいは連続粒界Si薄膜トランジスタを製造し易くなり、生産性を向上させることができる。
上記非単結晶Si薄膜デバイスに含まれる非単結晶Si薄膜は多結晶Si薄膜もしくは連続粒界Si薄膜であって、上記非単結晶Si薄膜デバイスとしてのMOS型薄膜トランジスタは、基板側からゲート、ゲート絶縁膜、非単結晶Siの順に形成されていることがより好ましい。
これにより、MOS型の非単結晶Si薄膜トランジスタが基板から見て反対の構成となるため、ガラス基板表面付近の固定電荷の影響を避けることができ、特性の安定化が可能となる。さらに、チャネル部のドーピングプロファイルの設定自由度が高くなり、ホットエレクトロン劣化の対策が容易となる、さらに高品質で薄い熱酸化SiO2を使用することが可能となり、CVD等により低温で形成した酸化膜より高品質で薄いゲート酸化膜を得ることができ、短チャネル特性の優れたTFTが得られるというメリットがあり、上記と同様の効果を得られる構成のバリエーションを増やすことができる。
上記非単結晶Si薄膜デバイスに含まれる非単結晶Si薄膜は非晶質Si薄膜であって、上記非単結晶Si薄膜デバイスとしてのMOS型もしくはMIS型の薄膜トランジスタは、基板側からゲート、ゲート絶縁膜、非単結晶Siの順に形成されていることがより好ましい。
これにより、絶縁基板から見てゲートが下に形成される、いわゆるボトムゲート構造のMOS型あるいはMIS型薄膜トランジスタを構成することで、従来広く一般的に用いられてきたプロセスを適用でき、高歩留まりで非晶質Si薄膜を形成する工程の簡略化、低コスト化、生産性向上を図ることができる。また、アクティブマトリクスLCDにおいては、バックライトからの遮光性を高め、高輝度の表示が可能な液晶表示デバイスを形成できる。
また、非晶質Siは、低off電流特性を有しているため、低消費電力型LCD等に適応した半導体装置を得ることができる。
上記非単結晶Si薄膜デバイスに含まれる非単結晶Si薄膜は非晶質Si薄膜であって、上記非単結晶Si薄膜デバイスとしてのMOS型あるいはMIS型薄膜トランジスタは、基板側から非単結晶Si、ゲート絶縁膜、ゲートの順に形成されていることがより好ましい。
これにより、MOS型またはMIS型の非単結晶Si薄膜トランジスタが基板から見て反対の構成であっても、上記と同様の効果を得られる構成のバリエーションを増やすことができ、プロセス設計の自由度が高まる。
上記単結晶Si薄膜デバイスを構成する単結晶Siと上記絶縁基板の線膨張の差は、略室温から600℃の温度範囲において約250ppm以下であることがより好ましい。
これにより、大きな温度上昇に対する絶縁基板と単結晶Si薄膜との線膨張の差が小さくなる。従って、絶縁基板上に単結晶Si薄膜を形成するための工程において、熱膨張係数差による水素注入位置からの劈開剥離工程における破壊や接合界面剥離、あるいは結晶中の欠陥発生を確実に防止することができ、また、加熱接合強度の向上を図ることができる。
なお、ここで線膨脹とは、温度変化に起因する長さの変化として規格化されたものである。
上記絶縁基板は、少なくとも、上記単結晶Si薄膜デバイスが形成される領域の表面にSiO2膜が形成されたアルカリ土類−アルミノ硼珪酸ガラスからなる高歪点ガラスであることがより好ましい。
これにより、単結晶Si基板との接合のために使用する組成を調節した結晶化ガラスを用いる必要が無くなるので、絶縁基板がアクティブマトリクス駆動による液晶表示パネル等に一般的に使用される高歪点ガラスからなり、低コストの半導体装置を製造できる。
上記絶縁基板は、バリウム−硼珪酸ガラス、バリウム−アルミノ硼珪酸ガラス、アルカリ土類−アルミノ硼珪酸ガラス、硼珪酸ガラス、アルカリ土類−亜鉛−鉛−アルミノ硼珪酸ガラスおよびアルカリ土類−亜鉛−アルミノ硼珪酸ガラスのうち何れかのガラスから形成されていることがより好ましい。
これにより、絶縁基板がアクティブマトリクス駆動による液晶表示パネル等に一般的に使用される高歪点ガラスである上記記載のガラスからなるため、低コストにてアクティブマトリクス基板に好適な半導体装置を製造できる。
上記単結晶Siの領域内における少なくとも一部のパターンの位置合わせマージンは、マザー基板全体あるいは表示領域、もしくはデバイス全体のパターンの位置合わせマージンより小さく、高精度であることがより好ましい。
これにより、非単結晶Si領域と共通な金属配線パターン等を形成する際に、より高精度な露光システムにより、パターンの一部を単結晶Siの領域内の高精度なパターンにアライメントすることができる。
よって、高精度なパターンを持つ単結晶Si領域と精度の低いパターンを持つ非単結晶領域とを、金属配線パターン等を用いて効率的に高い歩留まりで容易に接続することができる。
上記単結晶Si領域内の位置合わせマークおよび透明基板上の位置合わせマークは、上記単結晶Si上に形成された位置合わせマークを透明基板側から可視光あるいは可視光より短波長の光で検出され、透明基板上に形成された位置合わせマークと位置合わせすることが可能な形状からなることがより好ましい。
これにより、ガラス基板越しに位置合わせマークを検出することができるため、光学的な解像度を向上させることができ、従来よりも高精度なアライメントが可能になる。
本発明の半導体装置の製造方法は、上記の課題を解決するために、絶縁基板上に、単結晶Si薄膜デバイスと非単結晶Si薄膜デバイスとが形成された半導体装置の製造方法において、表面に酸化膜、ゲートパターン、不純物イオン注入部が形成された後に平坦化されており、所定の深さに所定の濃度の水素イオンが注入された水素イオン注入部を備えた単結晶Si基板を熱処理によって絶縁基板上に接合し、さらに水素イオン注入部において熱処理により劈開剥離した後、非単結晶Si薄膜を形成することを特徴としている。
上記の製造方法によれば、単結晶Si薄膜デバイスを、平坦性が最もよい絶縁基板上に形成し、その後で非単結晶Si薄膜を形成している。よって、接合不良による欠陥が少なく、歩留りがよい半導体装置を製造することができる。
上記単結晶Si薄膜デバイス上に保護間絶縁膜、コンタクトホールおよびメタル配線を形成することがより好ましい。
これにより、非単結晶Si薄膜の形成よりも先に形成される単結晶Si薄膜デバイスがメタル配線を有しているため、微細化加工が可能になり、単結晶Si薄膜に形成する回路の集積密度の大幅アップが実現できる。さらに、単結晶Si薄膜デバイスをガラス基板上に形成した後に形成される非単結晶Si薄膜にも同じ工程でメタル配線を設けることで、ダブルメタル配線構造の半導体装置を効率良く簡略な工程で製造することができる。
上記単結晶Si薄膜デバイスを形成した後、上記非単結晶Si薄膜を形成する前に、層間絶縁膜を形成することがより好ましい。
これにより、単結晶Si薄膜デバイスと非単結晶Si薄膜との間に層間絶縁膜が形成されているため、単結晶Si薄膜の単結晶Siの汚染を確実に防止できる。
本発明の半導体装置の製造方法は、上記の課題を解決するために、絶縁基板上に、単結晶Si薄膜デバイスと非単結晶Si薄膜デバイスとが形成された半導体装置の製造方法において、上記非単結晶Si薄膜を上記絶縁基板上に形成した後、表面に酸化膜、ゲートパターン、不純物イオン注入部が形成された後に平坦化されており、所定の深さに所定の濃度の水素イオンが注入された水素イオン注入部を備えた単結晶Si基板を熱処理によって絶縁基板上に接合し、さらに水素イオン注入部において熱処理により劈開剥離することを特徴としている。
上記の製造方法によれば、非単結晶Si薄膜を単結晶Si薄膜デバイス形成前に形成するため、単結晶Si薄膜デバイスを形成した後で非単結晶Si薄膜を形成する場合と比較して、単結晶Si薄膜が汚染されたり、損傷を受けたりすることを防止できる。
また、絶縁基板上に、単結晶Si薄膜デバイスと非単結晶Si薄膜とが形成された半導体装置の製造方法においては、上記非単結晶Si薄膜を上記絶縁基板上に形成した後、上記単結晶Si薄膜デバイスを形成する場合に生じる非単結晶Siを除去した単結晶Siを接合すべき表面の荒れによりマイクロラフネスが増加して接合力が低下するという問題がある。
これに対し、本発明の半導体装置の製造方法は、少なくとも単結晶Siを接合すべき領域を予め低エネルギー(約3keV)のハロゲン化物(CF4等)のGCIB(Gas Cluster Ion Beam)により平坦化している。この上にTEOSあるいはTMCTS(Tetramethylcyclotetrasiloxane)を用いたPECVDにより、約10nmのSiO2膜を形成した場合には、さらに接合性が改善することからより望ましい。
上記単結晶Si薄膜デバイスは、MOS型の単結晶Si薄膜トランジスタであることがより好ましい。
これにより、例えば、CMOS構造にした場合には、消費電力の低減および電源電圧までフル出力が可能で、低消費電力のロジックに適した半導体装置を得ることができる等のMOS型トランジスタの特性を有する半導体装置を製造することができる。
上記単結晶Si薄膜デバイスは、バイポーラ型の単結晶Si薄膜トランジスタであることがより好ましい。
これにより、バイポーラ型トランジスタを絶縁基板上に形成することで、単結晶Si薄膜の構成をMOS型よりも簡略化でき、平坦化処理を行うことなく絶縁基板に接合することができる。
上記単結晶Si薄膜デバイスを形成するための単結晶Si基板に対して、所定の深さに所定の濃度の水素イオンを注入することがより好ましい。
これにより、接着剤を使用することなく、容易に単結晶Si薄膜デバイスを絶縁基板上に形成することができる。
すなわち、水素イオンを注入した水素イオン注入部を形成することで、絶縁基板上に単結晶Si薄膜デバイスを形成する場合には、単結晶Si薄膜デバイスを水素イオンがSiから離脱する温度まで加熱し、絶縁基板に対する接合強度を高めることができるとともに、水素イオン注入部を境に劈開剥離することで、容易にバイポーラ型の単結晶Si薄膜トランジスタを形成することができる。
なお、上記所定の深さとは、形成する単結晶Si薄膜の目標の厚さに応じて決定すればよい。
上記水素イオンの注入エネルギーは、該水素イオンの注入エネルギーから上記酸化膜の膜厚に相当する水素イオンのプロジェクションレンジに対応するエネルギーを差し引いたエネルギーが、上記酸化膜の膜厚に相当する、該酸化膜上に形成された層内に存在する材料の構成原子のプロジェクションレンジに対応するエネルギーよりも小さくなるように設定されていることがより好ましい。
これにより、例えば、MOS型の単結晶Si薄膜トランジスタにおいて、単結晶Si基板に対して照射された水素イオンが、ゲート電極材料やメタル配線材料の構成原子に衝突することにより、はじき出されたゲート電極材料の構成原子が酸化膜を通過し、単結晶Siにまで達して、単結晶Si部分が汚染されることによる特性あるいは信頼性低下を防止することができる。
上記水素イオン注入部を有する単結晶Si基板の厚みが概100ミクロン以下であることがより好ましい。
これにより、単結晶Si層を元の基板の約1/10にすることができ、Si基板の曲げ剛性が小さくなるため、ガラス基板側の表面傷やパーティクル等による細かい凹凸に対して、同じ接合エネルギーの条件であっても、追随して曲がりやすくなってそれらの影響を受けにくくすることができる。
よって、上記厚さであれば、分断した小さく薄いSi基板のハンドリング性を大きく損なうことなく、かつガラス基板側の表面傷やパーティクル等に起因する接合不良を大幅に低減できる。
なお、上記厚さは、概70ミクロン以下、さらにより望ましくは50ミクロン以下であることが望ましい。
上記非単結晶Si薄膜を上記絶縁基板上に形成した後、少なくとも上記非単結晶Siを除去して上記単結晶Si基板を接合すべき表面領域を予め約3keVのハロゲン化物のGCIB(Gas Cluster Ion Beam)により平坦化しておくことがより好ましい。
これにより、低エネルギー(約3kev)の酸素あるいはハロゲン化物のGCIBを照射すると、SiあるいはSiO2表面が軽くエッチングされ、かつ表面のマイクロラフネスが改善される。
よって、従来のSi基板の接合と比較して、接合の成功率を大幅に向上させることができる。
〔実施形態1〕
本発明の半導体装置の製造方法の一実施形態について、図1(a)〜図1(i)を用いて説明すれば以下のとおりである。
なお、本実施形態で説明する半導体装置は、MOS型の非単結晶Si薄膜トランジスタとMOS型の単結晶Si薄膜トランジスタとを絶縁基板上の異なる領域に形成した高性能・高機能化に適した半導体装置であって、TFTによるアクティブマトリクス基板に形成される。
このMOS型の薄膜トランジスタは、活性半導体層、ゲート電極、ゲート絶縁膜、ゲート両側に形成された高濃度不純物ドープ部(ソース・ドレイン電極)からなり、ゲート電極により、ゲート下の半導体層のキャリア濃度が変調され、ソース−ドレイン間を流れる電流が制御される一般的なトランジスタである。
MOS型トランジスタの特性としては、COMS(Complementary MOS)構造にすると、消費電力が少なく、電源電圧に応じて出力をフルに振ることができることから、低消費電力型のロジックに適している。
本実施形態の半導体装置20は、図1(i)に示すように、絶縁基板2上に、SiO2(酸化Si)膜(酸化膜)3、多結晶Siからなる非単結晶Si薄膜5’を含むMOS型の非単結晶Si薄膜トランジスタ1a、単結晶Si薄膜14aを備えたMOS型の単結晶Si薄膜トランジスタ(単結晶Si薄膜デバイス)16a、金属配線22を備えている。
絶縁基板2は、高歪点ガラスであるコーニング社のcode1737(アルカリ土類−アルミノ硼珪酸ガラス)が用いられている。
SiO2膜3は、絶縁基板2の表面全体に、膜厚約50nmで形成されている。
非単結晶Si薄膜5’を含むMOS型の非単結晶Si薄膜トランジスタ1aは、層間絶縁膜としてのSiO2膜4上に、非単結晶Si薄膜5’、ゲート絶縁膜としてのSiO2膜7、ゲート電極6を備えている。
ゲート電極6は、多結晶SiとWシリサイドとから形成されているが、多結晶Si、他のシリサイドあるいはポリサイド等から形成されていてもよい。
一方、単結晶Si薄膜14aを含むMOS型の単結晶Si薄膜トランジスタ16aは、ゲート電極12を有する平坦化層、ゲート絶縁膜としてのSiO2膜13、単結晶Si薄膜14aとを備えている。
ゲート電極12の材料は、ヘビードープの多結晶Si膜とWシリサイドを用いているが、材料は多結晶Si単独であっても、また他の高融点金属やシリサイドであってもよく、必要な抵抗や耐熱性を考慮して選択される。
また、この単結晶Si薄膜トランジスタ16aは、絶縁基板2に接合される前に単結晶Si基板上で形成され、ゲート電極12となる部分は、ゲート絶縁膜13、単結晶Si薄膜14aを含んだ状態で、絶縁基板2上に接合される。よって、単結晶Si基板10a上でゲート電極形成やソース・ドレインの不純物イオン注入を行う方が、絶縁基板2上に形成した単結晶Si薄膜を形成後、薄膜トランジスタを形成するよりも、単結晶Si薄膜への微細加工を容易に行うことができる。
本実施形態の半導体装置20は、以上のように、1枚の絶縁基板2上に、MOS型の非単結晶Si薄膜トランジスタ1aと、MOS型の単結晶Si薄膜トランジスタ16aとを共存させることで、特性が異なる複数の回路を集積化した高性能・高機能な半導体装置を得ることができる。また、1枚の絶縁基板2上に、全て単結晶Si薄膜からなるトランジスタを形成するよりも、安価に高性能・高機能な半導体装置を得ることができる。
なお、非単結晶Si薄膜5’の領域と単結晶Si薄膜14aの領域とは、少なくとも0.3μm以上、好ましくは0.5μm以上離れている。これにより、単結晶Si薄膜14aに、Ni、Pt、Sn、Pd等の金属原子が拡散するのを防止することができ、単結晶Si薄膜トランジスタ16aの特性を安定化させることができる。
さらに、本実施形態の半導体装置20には、非単結晶Si薄膜トランジスタ1aと単結晶Si薄膜トランジスタ16aとの間の層間絶縁膜として、SiO2膜4が形成されている。これにより、単結晶Si薄膜14aが汚染されることを防止できる。
例えば、本発明の半導体装置20を含む液晶表示装置のアクティブマトリクス基板の場合には、さらに、液晶表示用に、SiNx(窒化Si)、樹脂平坦化膜、ビアホール、透明電極が形成される。そして、非単結晶Si薄膜5’の領域には、ドライバおよび表示部用のTFTが形成され、より高性能が要求されるデバイスに適応可能な単結晶Si薄膜14aの領域には、タイミングコントローラが形成される。なお、ドライバ部は、単結晶Siであってもよく、コストと性能とを考慮して決定されればよい。
このように、単結晶Si薄膜14a、非単結晶Si薄膜5’からなる薄膜トランジスタのそれぞれの特性に応じて、各薄膜トランジスタの機能・用途を決定することで、高性能・高機能な薄膜トランジスタを得ることができる。
なお、従来の非単結晶Si薄膜5’の領域に形成したNチャネルTFTは、約100cm2/V・secの移動度であったのに対し、本実施形態の半導体装置を形成した液晶表示用アクティブマトリクス基板においては、単結晶Si薄膜14aの領域に形成したNチャネルTFTが約550cm2/V・secの移動度であった。このように、本実施形態の半導体装置20の構成によれば、従来に比べて高速動作が可能なTFTを得ることができる。
また、この液晶表示用のアクティブマトリクス基板において、ドライバはもとより非単結晶Si薄膜5’の領域に形成されているデバイスが7〜8Vの信号と電源電圧を要するのに対し、単結晶Si薄膜14aの領域に形成されているデバイスであるタイミングコントローラは2.7Vにて安定に動作した。
また、半導体装置20においては、集積回路が非単結晶Si薄膜5’の領域と単結晶Si薄膜14aの領域とに形成されることにより、必要とする構成および特性に合わせて画素アレイを含む集積回路を適した領域に形成することができる。そして、それぞれの領域に形成された集積回路において、動作速度や動作電源電圧等が異なる性能の集積回路を作ることができる。例えば、ゲート長、ゲート絶縁膜の膜厚、電源電圧、ロジックレベルのうち少なくとも1つが領域毎に異なる設計とすることができる。
これにより、領域ごとに異なる特性を有するデバイスを形成でき、より多様な機能を備えた半導体装置を得ることができる。
さらに、半導体装置20においては、集積回路が非単結晶Si薄膜5’の領域と単結晶Si薄膜14aの領域とに形成されるため、それぞれの領域に形成された集積回路は、領域毎に異なる加工ルールを適用することができる。例えば、短チャネル長の場合、単結晶Si薄膜領域には結晶粒界がないため、TFT特性のバラツキが殆ど増加しないのに対し、多結晶Si薄膜領域では、結晶粒界の影響でバラツキが急速に増加するため、加工ルールを各々の部分で変える必要があるからである。よって、加工ルールに合わせて集積回路を適した領域に形成することができる。
また、本実施形態の半導体装置20では、MOS型の単結晶Si薄膜トランジスタ16aにおいて、その金属配線パターンは、ゲートパターンよりも緩いデザインルールによって形成することが可能である。
これにより、MOS型の単結晶Si薄膜トランジスタ16aを形成した半導体装置のメタル配線もしくはメタル配線の一部を大型基板上のメタル配線と同時に処理することができ、コストを抑え、かつ処理能力を向上させることができる。さらに、外部配線や他の回路ブロックやTFTアレイに対する接続が容易になり、外部装置等に対する接続不良による製品歩留りを低減できる。
なお、半導体装置20上に形成される単結晶Si薄膜14aのサイズは、LSI製造装置のウエハサイズによって決まることになる。しかし、単結晶Si薄膜14aを必要とする高速性、消費電力、高速のロジック、タイミングジェネレータ、バラツキが問われる高速のDAC(電流バッファ)、あるいはプロセッサ等を形成するためには、一般的なLSI製造装置のウエハサイズで十分である。
ここで、半導体装置20の製造方法について、図1(a)〜図1(i)を用いて説明すれば以下のとおりである。
先ず、絶縁基板2の表面全体にTEOSとO2との混合ガスを用いて、プラズマCVDによって、膜厚約50nmのSiO2膜3を堆積する。
本実施形態の半導体装置20の製造方法では、ここで、薄膜化すれば単結晶Si薄膜トランジスタ16aとなる部分を別途作り込んだ単結晶Si基板10aを形成し、この単結晶Si基板10aを絶縁基板2上に形成している。
具体的には、予め一般的なIC製造ラインでCMOS工程の一部、つまりゲート電極12、ゲート絶縁膜13、ソース・ドレイン不純物イオン注入(BF3+、P+)、保護絶縁膜、平坦化膜(BPSG)を形成後、CMP(Chemical-mechanical Polishing)によって平坦化処理を行う。続いて、膜厚約10nmのSiO2膜を形成し、5×1016/cm2のドーズ量の水素イオンを所定のエネルギーにて注入した水素イオン注入部15を有する単結晶Si基板10aを作成する。そして、これを絶縁基板2上の形成領域に適合した所定のサイズに切断する。
そして、図1(b)に示すように、透明絶縁基板2および切断した単結晶Si基板10aの両基板をSC−1洗浄し活性化した後、単結晶Si基板10aの水素イオン注入部15側を所定の位置にアライメントし、室温で密着させて接合する。
アライメントは、図9に示すように、透明基板2、ここでは、コーニング社1737ガラスを通して、透明基板2側から可視光で単結晶Si上の位置合わせマーク94と透明基板2側の位置合わせマーク93とを検出して行う。図9に示す例では、落射照明で顕微鏡にセットした位置合わせ用CCDカメラ90を用いて、位置合わせステージ91上の単結晶Si上の位置合わせマーク94を検知し、最終的にこれを電気信号に変換して処理している。
従来の赤外線を照射してSi基板を通して位置合わせを行っていた方式では、IC等が可視光やUV光に対して不透明で、吸着防止のため鏡面でない光を散乱する表面を持つSiウエハ越しにアライメントマークを検知し、アライメントを行っていたため、精度が悪くなるという問題を有していた。
そこで、本実施形態の半導体装置では、例えば、より短波長の可視光やUV光に対して透明で、かつ表面が光を散乱しないガラス越しに位置合わせマーク93・94を検出するため、従来の方式と比較して、高精度な位置合わせを行うことが可能になる。
また、単結晶Siとガラス製の透明基板2とは、Van der Waals力で接合されている。その後、400℃〜600℃、ここでは、約550℃の温度での処理で、Si-OH + -Si-OH → Si-O-Si + H2Oの反応を起こさせて、原子同士の強固な結合に変化させる。そしてさらに、図1(c)に示すように、水素イオン注入部15の温度を単結晶Siから水素が離脱する温度以上まで昇温することにより、水素イオン注入部15を境に劈開剥離することができる。
ここで、単結晶Si薄膜トランジスタ16aは、絶縁基板2に対して、無機系の絶縁膜である前記SiO2膜3を介して接合される。よって、従来の接着剤を用いて接合する場合と比較して、単結晶Si薄膜14aが汚染されることを確実に防止できる。
続いて、剥離されて絶縁基板2上に残った単結晶Si薄膜14aの不要部分をエッチング除去し、単結晶Siを島状に加工した後、表面の損傷層を、等方性プラズマエッチングまたはウエットエッチング、ここでは、バッファフッ酸によるウエットエッチングにて約10nmライトエッチすることにより除去する。これにより、図1(i)に示すように、絶縁基板2上に膜厚約50nmの単結晶Si薄膜14aにMOSTFTの一部が形成される。
その後、図1(d)に示すように、絶縁基板2の全面にSiH4とN2Oとの混合ガスを用いたプラズマCVDによって、膜厚約200nmの第2のSiO2膜4を堆積する。さらに、その全面にSiH4ガスを用いてプラズマCVDにより、膜厚約50nmの非晶質Si膜5を堆積する。
非晶質Si膜5にエキシマレーザを照射して、加熱、結晶化し、多結晶Si層を成長させて非単結晶Si薄膜5’を形成するとともに、単結晶Si薄膜14aと絶縁膜3との接合強度向上を図る。
次に、図1(f)に示すように、デバイスの活性領域となる部分を残すために、不要な多結晶Si膜5’をエッチングにより除去し、島状のパターンを得る。
次に、TEOSと酸素との混合ガスを用いて、プラズマCVDにより膜厚約350nmのSiO2膜を堆積し、これを異方性エッチングであるRIEにて約400nmエッチバックする。その後、非単結晶Si薄膜トランジスタ1aのゲート絶縁膜としてSiH4とN2Oとの混合ガスを用いたプラズマCVDにより、膜厚約60nmのSiO2膜7を形成する。このとき、上記単結晶Si薄膜14aのパターンおよび非単結晶Si薄膜5’のパターンの端部にサイドウオールが形成される。
次に、図1(g)に示すように、TEOSとO2(酸素)の混合ガスを用いP−CVDにより、層間平坦化絶縁膜として、膜厚約350nmのSiO2膜8を堆積する。
そして、図1(h)に示すように、コンタクトホール21を開口し、図1(i)に示すように、コンタクトホール21に金属(AlSi)配線22を形成する。
本実施形態の半導体装置の製造方法では、以上のように、単結晶Si薄膜トランジスタ16aを、非単結晶Si薄膜(多結晶Si薄膜)5’を形成する前に形成している。これにより、絶縁基板2の平坦性が保たれた状態で単結晶Si基板を接合することができるため、接合不良等の問題の発生を防止できる。
なお、本実施形態において、水素イオンの注入エネルギーを大きくして水素原子のピーク位置を表面から深い位置になるようにし、単結晶Si薄膜14aの膜厚を厚くすると50nm〜100nmでは大きな変化はない。しかし、300nm〜600nmまで大きくなると次第にTFTのS値が大きくなり、オフ電流の増加が著しくなった。よって、単結晶Si薄膜14aの膜厚は、不純物のドーピング密度にも依存するが、概ね600nm以下、望ましくは約500nm以下、より望ましくは100nm以下であることが好ましい。
また、絶縁基板2として、コーニング社のcode1737(アルカリ土類−アルミノ硼珪酸ガラス)の替わりにコーニング社のcode7059(バリウム−硼珪酸ガラス)を用いた場合、同様に接合はできるものの、劈開剥離の成功率は悪化した。
これは、図8に示すように、code1737は略室温付近から600℃まで昇温した場合のSiとの線膨張の差が約250ppmであるのに対し、code7059はSiとの線膨張の差が約800ppmと大きくなるためである。
従って、劈開剥離の成功率を向上させる観点から、室温から600℃までの絶縁基板とSiとの線膨張の差は、約250ppm以下であることが望ましい。
なお、この単結晶Si薄膜トランジスタ16aは、本実施形態で示した構成に限定されるものではない。例えば、ゲートボトム構造のMOS型薄膜トランジスタであっても、上記と同様の効果を得ることができる。
〔実施形態2〕
本発明の半導体装置の製造方法に関する他の実施形態について、図2(a)〜図2(i)に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、実施形態1の半導体装置20で説明した部材と同じ機能を有する部材については、その説明を省略する。
本実施形態の半導体装置30は、上述した実施形態1の半導体装置20と同様に、MOS型の単結晶Si薄膜トランジスタ16aと非単結晶Si薄膜トランジスタ1aとを絶縁基板2上の異なる領域に形成している。よって、本実施形態の半導体装置30についても、実施形態1の半導体装置20と同様に、高性能・高機能な半導体装置を得ることができる。
一方、半導体装置30は、単結晶Si薄膜トランジスタ16aを、非単結晶Si薄膜トランジスタ1aの形成後に形成する点で、実施形態1の半導体装置20と異なっている。
本実施形態の半導体装置30は、絶縁基板2上に、SiO2膜3、非単結晶Si薄膜トランジスタ1a、単結晶Si薄膜トランジスタ16a、金属配線22等を備えている。
非単結晶Si薄膜トランジスタ1aは、非単結晶Si薄膜5’、ゲート絶縁膜としてのSiO2膜7およびゲート電極6を備えている。単結晶Si薄膜トランジスタ16aは、上述したように、非単結晶Si薄膜トランジスタ1aが形成された絶縁基板2上に、層間絶縁膜7を介して形成されている。
また、単結晶Si薄膜トランジスタ16aを作成するための単結晶Si基板10aは、絶縁基板2上に形成される前において、MOS型の単結晶Si薄膜トランジスタを作成するための処理が施されている。具体的には、ゲート電極、ゲート絶縁膜を形成し、ソース・ドレインの不純物イオンを注入し、P型とN型各々のチャネル部分へチャネル注入を行い、ここではP型Si基板を用いる事により、N型TFTのチャネル注入を省いた。ゲート電極上に層間平坦化膜、ここでは、CVDによるSiO2とデポ後のBPSGをメルトしてさらにCMPで平坦化したものとを所定の形状に切断する工程を行う。そして、表面にMOS型の単結晶Si薄膜14aを形成した単結晶Si基板10aをSC1洗浄液で洗浄し、パーティクル除去と表面の活性化とを行い、室温下でガラス基板を通してガラス基板側から可視光で単結晶Si上の位置合わせマークと透明基板側の位置合わせマークと検出して位置合わせを行ってから絶縁基板2上に接合した。ここでは、ゲート長が0.35μmになるように加工を行い、コンタクトおよびメタル配線部分の加工ルールは、大型ガラス基板でのフォトリソグラフィーの精度、および接合時のアライメント精度に対応するため、線幅およびスペースについて2ミクロンとした。
本実施形態の半導体装置30においては、MOS型トランジスタが非単結晶Si薄膜5’の領域と単結晶Si薄膜14aの領域とに形成されている。そして、各領域に形成された同一導電型のトランジスタにおいて、移動度、サブスレショルド係数、閾値のうち少なくとも1つが領域毎に異なっている。よって、所望の特性に応じて、対応する単結晶Siあるいは非単結晶Si薄膜領域にトランジスタを形成することができる。
ここで、上記半導体装置30の製造方法について、図2(a)〜図2(i)に基づいて説明すれば以下のとおりである。
先ず、絶縁基板2としては、高歪点ガラスであるコーニング社のcode1737(アルカリ土類−アルミノ硼珪酸ガラス)を用いる。そして、図2(a)に示すように、その表面にTEOS(Tetra Ethoxy Silane、すなわちSi(OC2H5)4)とO2(酸素)との混合ガスを用いプラズマCVDにより、プラズマ化学気相成長(Plasma Chemical Vapor Deposition、以下、P−CVDと記す。)により、膜厚約100nmのSiO2膜3を堆積する。
さらに、その表面にSiH4ガスを用いプラズマCVDにより、膜厚約50nmの非晶質Si膜5堆積する。
続いて、図2(b)に示すように、非晶質Si膜5にエキシマレーザを照射して、加熱、結晶化し、多結晶Si層を成長させ、非単結晶Si薄膜5’を形成する。なお、非晶質Si膜5への加熱は、エキシマレーザによる照射加熱に限らず、例えば、他のレーザによる照射加熱、あるいは炉を用いる加熱であってもよい。また、結晶の成長を促進させるために、非晶質Si膜5’に、Ni、Pt、Sn、Pdのうち、少なくとも1つを添加してもよい。
そして、非単結晶Si薄膜5’の所定の領域を、図2(c)に示すように、エッチング除去する。
次に、図2(c)に示すように、非単結晶Si(ここでは多結晶Siまたは連続粒界Si)のTFT用にSiH4とN2Oガスを用いたプラズマCVDにより、80〜100nmのゲート絶縁膜として、SiO2膜7を堆積した後、ゲート電極6を形成する。
次に、図2(d)に示すように、ソース・ドレインの不純物イオンを注入し、その表面にTEOS(Tetra Ethoxy Silane、すなわちSi(OC2H5)4)とO2(酸素)との混合ガスを用いたプラズマCVDにより、層間絶縁膜として、膜厚約250nmのSiO2膜4を堆積する。
ここで、本実施形態の半導体装置30では、上記実施形態1の半導体装置20と同様に、水素イオンを注入する等して、MOS型の単結晶Si薄膜トランジスタ16aとなるトランジスタの工程の一部が完了した単結晶Si基板10aを作成する。
そして、この単結晶Si基板10aを、非単結晶Si薄膜5’をエッチングにより除去した所定の領域と比較して、若干小さい形状にダイシング、あるいはKOH等による異方性エッチングなどによって切断する。
結晶Siを接合するため非単結晶Si薄膜を除去した部分は予め低エネルギー(約3keV)のハロゲン化物を含むガスのGCIB(Gas Cluster Ion Beam)により平坦化しておく。この上にTEOSあるいはTMCTS(Tetramethylcyclotetrasiloxane)を用いたPECVDにより約10nmのSiO2膜を形成しておくとさらに接合性が改善する。
非単結晶Si薄膜5’が形成された絶縁基板2と単結晶Si基板10aとを、パーティクル除去と表面の活性化のためSC−1で洗浄した後、図2(e)に示すように、単結晶Si基板10aの水素イオン注入部15側を、上記エッチング除去した領域に室温で実施形態1と同様の方法によりアライメントし、密着させて接合する。ここで、SC−1洗浄とは、一般にRCA洗浄と呼ばれる洗浄法の一つであって、アンモニアと過酸化水素と純水からなる洗浄液を用いる。
なお、単結晶Si基板10aの絶縁基板2上への形成は、ゲート絶縁膜としてSiO2膜7の形成後、層間絶縁膜としてのSiO2膜4の堆積前であってもよい。
その後、300℃〜600℃、ここでは約550℃の温度で熱処理し、単結晶Si基板10aの水素イオン注入部15の温度を単結晶Siから水素が離脱する温度以上まで昇温する。これにより、単結晶Si基板10aを、水素イオン注入部15を境に劈開剥離することができる。なお、この熱処理は、レーザ照射または約700℃以上のピーク温度を含むランプアニールによって、単結晶Si基板10aの水素イオン注入部15を昇温してもよい。
次に、剥離されて絶縁基板2上に残った単結晶Si基板10aの表面の損傷層を、等方性プラズマエッチングまたはウエットエッチング、ここではバッファフッ酸による等方性プラズマエッチングにて約20nmライトエッチすることにより除去する。これにより、図2(f)に示すように、1枚の絶縁基板2上に、それぞれ膜厚約50nmの非単結晶Si薄膜5’と単結晶Si薄膜14aとを得ることができる。なお、単結晶Si基板10aを絶縁基板2上に室温にて接合後、300〜350℃で約30分熱処理した後、約550℃にて熱処理し、劈開剥離することで劈開剥離に伴う剥がれが減少した。
この時点では、すでに十分なSiと基板との接合強度が得られているが、さらに接合強度を向上させるために、その後、約800℃にて1分間ランプアニール処理を行う。なお、この処理は、ソース・ドレインの注入不純物の活性化と兼ねて行ってもよい。
そして、図2(g)に示すように、層間平坦化絶縁膜としてSiO2膜8を堆積し、図2(h)に示すように、コンタクトホール21を開口し、図2(i)に示すように、金属配線22を形成する工程については、実施形態1と同様である。
本実施形態の半導体装置の製造方法では、以上のように、先に非単結晶Si薄膜トランジスタ1aを形成した後で、単結晶Si薄膜トランジスタ16aを形成することで、先に単結晶Si薄膜トランジスタを形成する実施形態1の半導体装置20と比較して、製造工程を簡略化できるとともに、単結晶Si薄膜が汚染されることを防止できる。
〔実施形態3〕
本発明の半導体装置の製造方法に関するさらに他の実施形態について、図3(a)〜図3(f)および図4に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、実施形態1・2において説明した部材と同様の機能を有する部材については、その説明を省略する。
本実施形態の半導体装置40は、図3(f)に示すように、実施形態1と同様に、1枚の絶縁基板2上に、非単結晶Si薄膜トランジスタと単結晶Si薄膜トランジスタとを形成した半導体装置であって、非単結晶Si薄膜の形成前に単結晶Si薄膜トランジスタを形成する点で共通する。一方、単結晶Si薄膜トランジスタとして形成するトランジスタが、MOS型ではなくバイポーラ型の単結晶Si薄膜トランジスタである点で異なっている。
このように、非単結晶Si薄膜トランジスタとしてMOS型、単結晶Si薄膜トランジスタとしてバイポーラ型のトランジスタを形成することで、実施形態1・2で説明した半導体装置20・30とは異なる特性を有する半導体装置40を得ることができる。
ここで、バイポーラ型薄膜トランジスタは、第1の導電型の半導体コレクタとエミッタとの電流パスの中間に、狭い逆導電型層(ベース)を設け、エミッタとベース間のバイアスを順〜逆にすることで、エミッタからベースに流れ込む少数キャリアの数を制御し、ベースを拡散してコレクタに流れ込む少数キャリアによる電流を制御するトランジスタである。
このバイポーラ型薄膜トランジスタは、MOS型のようにゲート電極が形成されないため、構造を簡素化できるとともに、製造歩留りの向上が図れる。また、飽和領域における線形性に優れ、反応速度が速いという利点を有し、リニア信号処理が可能であるため、アナログ系のアンプや電流バッファ、電源IC等に用いられる。
なお、バイポーラ型の単結晶Si薄膜トランジスタにおいて、そのコンタクトパターンは、ベースパターンよりも緩いデザインルールによって形成されている。
これにより、バイポーラ型単結晶Si薄膜トランジスタを形成した半導体装置のメタル配線もしくはメタル配線の一部を大型基板上のメタル配線と同時に処理することができ、コストを押さえ処理能力を向上できる。あるいは他の回路ブロックやTFTアレイに対する接続が容易になり、外部装置等に対する接続不良による製品歩留り低下を低減できる。
半導体装置40は、図3(f)に示すように、絶縁基板2上に、SiO2膜3、多結晶Siからなる非単結晶Si薄膜5’を含む非単結晶Si薄膜トランジスタ1a、単結晶Si薄膜14bを含むバイポーラ型の単結晶Si薄膜トランジスタ16bおよび金属配線22により構成されている。
このように、1枚の絶縁基板2上に、MOS型の非単結晶Si薄膜トランジスタ1aと、バイポーラ型の単結晶Si薄膜トランジスタ16bとが形成されているため、MOS型、バイポーラ型あるいは非単結晶Si薄膜、単結晶Si薄膜それぞれの特性を活かして、より多くの用途に対応可能な備えた半導体装置40を得ることができる。
ここで、上記半導体装置40の製造方法について、図3(a)〜図3(f)を用いて説明すれば、以下のとおりである。
絶縁基板2には、コーニング社のcode1737(アルカリ土類−アルミノ硼珪酸ガラス)を用い、図3(a)に示すように、その表面にTEOSおよびO2の混合ガスを用いて、プラズマCVDにより膜厚約20nmのSiO2膜3を堆積する。
ここで、本実施形態の半導体装置40では、実施形態1・2の半導体装置20・30と同様に、絶縁基板2上に単結晶Si薄膜トランジスタ16bを形成する前に、予め単結晶Si基板10bに水素イオン注入部から劈開分離するとバイポーラ型の単結晶Si薄膜トランジスタ16bとなる構造を作り込んでおき、この状態で絶縁基板2上に接合する。
具体的には、先ず、バイポーラ型薄膜トランジスタのPNP接合あるいはNPN接合のジャンクション部分を形成する。次に、表面を酸化あるいは酸化膜を堆積することにより、膜厚約200nmのSiO2膜11を形成する。そして、5×1016/cm2のドーズ量の水素イオンを所定のエネルギーにて所定の深さに注入した水素イオン注入部15を有するバイポーラ型の単結晶Si薄膜トランジスタを形成する。
このように、バイポーラ型の単結晶Si薄膜トランジスタ16bについても、MOS型と同様に、所定の深さに所定の濃度の水素イオンが注入された水素イオン注入部が形成されている。
続いて、単結晶Si基板10bを、予め適切な形状に切断し、絶縁基板2に形成する。
絶縁基板2および切断した単結晶Si基板10bをSC−1洗浄し活性化した後、図3(b)に示すように、単結晶Si薄膜トランジスタ16bの水素イオン注入部15側を、絶縁基板2上のエッチング除去した領域に室温で実施形態1と同様の方法で位置合わせを行い、密着させ接合する。
なお、本実施形態の半導体装置40では、図4に示すように、P、N、各々の領域に不純物イオンを注入し、コレクタ25、ベース26、エミッタ27が平面的に配置された平面(Lateral)構造のバイポーラ型の薄膜トランジスタを示したが、従来のバイポーラ型の薄膜トランジスタのように縦型構造であってもよい。また、不純物を拡散してジャンクションを形成してもよい。また、SIT(Static Induction Transistor)やダイオードも同様に適用できる。
ただし、本実施形態のように、平面型のバイポーラ型薄膜トランジスタを形成することで、形成前に平面化処理を施す必要がないため、製造工程をより簡略化し、生産効率を向上させることができる。
その後、400℃〜600℃、ここでは約550℃の温度で熱処理し、単結晶Si基板10bの水素イオン注入部15の温度をSiから水素が離脱する温度まで昇温することで、水素イオン注入部15を境に単結晶Si基板10bの不要部分11を劈開剥離し、バイポーラ型の単結晶Si薄膜トランジスタ16bを絶縁基板2上に作製することができる。
次に、絶縁基板2上に残った単結晶Si基板10bの表面の損傷層を、等方性プラズマエッチングまたはウエットエッチング、ここではバッファフッ酸によるウエットエッチングにて約20nmライトエッチすることにより除去する。これにより、図3(c)に示すように、絶縁基板2上に膜厚約80nmのバイポーラ型の単結晶Si薄膜トランジスタ16bを形成することができる。
その後、図3(d)に示すように、絶縁基板2の全面にSiH4とN2Oとの混合ガスを用いたプラズマCVDにより、層間絶縁膜として膜厚約200nmのSiO2膜4を堆積する。さらに、図3(d)に示すように、その表面上にSiH4ガスを用いてプラズマCVDにより、膜厚約50nmの非晶質Si膜5を堆積する。
次に、図3(e)に示すように、非晶質Si膜5にエキシマレーザを照射加熱して結晶化し、多結晶Si層を成長させて非単結晶Si薄膜5’を形成する。このとき、バイポーラ型の単結晶Si薄膜トランジスタ16bの絶縁基板2に対する接合強度を向上させることができる。
次に、図3(f)に示すように、非単結晶Si薄膜5’のデバイスの活性領域となる部分を残し、不要なSi膜をエッチングにより除去し、島状のパターンを得る。そして、TEOSと酸素との混合ガスを用いたプラズマCVDにより、ゲート絶縁膜として膜厚約350nmのSiO2膜7を堆積し、さらに約350nmのフォトレジストを樹脂平坦化膜として全面に塗布後、酸素とCF4を含むガスにより異方性エッチングであるRIE(リアクティブイオンエッチング)により上記樹脂平坦化膜の全部とSiO2膜4の一部をエッチングバックし(図示せず)、平坦化後、ゲート絶縁膜としてSiH4とN2Oとの混合ガスを用いてプラズマCVDにより、膜厚約60nmのSiO2膜7を形成しする。
そして、SiO2膜7上にゲート電極6を形成し、ゲート電極6、ゲート絶縁膜としてのSiO2膜7および非単結晶Si薄膜5’からなる非単結晶Si薄膜トランジスタ1aを得ることができる。
これ以降の、層間平坦化絶縁膜としてのSiO2膜8の形成、コンタクトホール21の開口および金属配線22の工程については、上記実施形態1・2と同様であるので説明を省略する。
以上のように、本実施形態の半導体装置40の製造方法は、バイポーラ型の単結晶Si薄膜トランジスタ16bを形成後、多結晶Si薄膜からなる非単結晶Si薄膜トランジスタ1aを形成するため、平坦な絶縁基板2にそのまま接合できるため、接合工程を容易化でき、バイポーラ型の単結晶Si薄膜トランジスタ16bの絶縁基板2に対する接着強度を向上することができる。
また、形成する単結晶Si薄膜トランジスタがバイポーラ型であるため、平坦化処理が不要であり、製造コストを削減できる。また、MOS型の場合と同様に、予めメタル配線の一部を形成しておき平坦化を行ってもよく、これにより集積密度を上げることができる。
なお、本実施形態の半導体装置40では、図3(f)に示すように、トランジスタ群を素子分離していないが、リーク電流が問題となる場合、あるいは素子間のクロストークが問題となる場合には、当然素子分離を行えばよい。
〔実施形態4〕
本発明の半導体装置の製造方法に関するさらに他の実施形態について、図5(a)〜図5(f)に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、実施形態1〜3において説明した部材と同様の機能を有する部材については、その説明を省略する。
本実施形態の半導体装置50は、1枚の絶縁基板2上に、MOS型の単結晶Si薄膜トランジスタと、MOS型の非単結晶Si薄膜トランジスタとを形成している点で、実施形態1の半導体装置20と共通する。一方、非単結晶Si薄膜として、連続結晶粒界Si(Continuous Grain Silicon)を用いている点で、上記実施形態1の半導体装置20と異なっている。
このように、非単結晶Si薄膜として連続粒界Siを用いることで、多結晶Siからなる非単結晶Si薄膜トランジスタよりも特性が高い非単結晶Si薄膜トランジスタ1bを得ることができる。
本実施形態の半導体装置50は、絶縁基板2上に、SiO2膜3、MOS型の非単結晶Si薄膜トランジスタ1b、MOS型の単結晶Si薄膜トランジスタ16aとを備えている。
特に、非単結晶Si薄膜トランジスタ1bは、非単結晶Si薄膜として、結晶成長方向の揃った多結晶Si、いわゆる連続結晶粒界Si(Continuous Grain Silicon)を用いて形成されている。
なお、従来の連続結晶粒界Si領域に形成したNチャネルTFTは、移動度が約200cm2/V・secであったのに対し、本実施形態の半導体装置50を形成した液晶表示用アクティブマトリクス基板における、単結晶Si薄膜14aの領域に形成したNチャネルTFTは、約550cm2/V・secの移動度が得られた。よって、従来より高速応答が可能なアクティブマトリクス基板を得ることができる。
この液晶表示用のアクティブマトリクス基板によれば、ドライバはもとより非単結晶Si薄膜の領域に形成されているデバイスが7〜8Vの信号と電源電圧を要するのに対し、単結晶Si薄膜14aの領域に形成されているデバイスであるタイミングコントローラは2.7Vの信号と電源電圧とで安定して動作した。
ここで、上記半導体装置50の製造工程について、図5(a)〜図5(f)を用いて説明すれば以下のとおりである。
本実施形態では、上記実施形態1と同様に、先ず、絶縁基板2としてコーニング社のcode1737(アルカリ土類−アルミノ硼珪酸ガラス)を用い、図5(a)に示すように、その表面全体にTEOSとO2混合ガスを用いたプラズマCVDにより、約100nmのSiO2膜3を堆積する。
さらに、図5(b)に示すように、SiO2膜3の表面全体にSiH4ガスを用いてプラズマCVDにより、約50nmの非晶質Si薄膜51を堆積する。さらに、その表面上全面にSiH4とN2O混合ガスを用いてプラズマCVDにより約200nmのSiO2膜52を堆積する。
SiO2膜52における所定の領域にエッチングにより開口部を形成した後、上記開口部における非晶質Si薄膜51の表面の親水性をコントロールするために、非晶質Si薄膜51の表面を薄く酸化して酸化膜(SiO2膜)を形成し、その上に酢酸Ni水溶液をスピンコートする。
次に、580℃の温度にて約8時間固相成長を行い、結晶成長方向の揃った結晶成長を促進させた多結晶Si、いわゆる連続結晶粒界Si(Continuous Grain Silicon)を成長させて連続結晶粒界Si薄膜51’を形成させる。
さらに、図5(c)に示すように、連続結晶粒界Si薄膜51’上のSiO2膜52を除去する。その後、連続結晶粒界Si薄膜51’の所定の領域をエッチングして除去する。
ここで、実施形態2の場合と同様に低エネルギー(約3keV)のハロゲン化物のガスのGCIBにより表面を平坦化することにより接合性が改善した。本実施形態の半導体装置50においても、上記実施形態1と同様に劈開・薄膜化によりMOS型の単結晶Si薄膜トランジスタとなる構造を作り込み、所定の濃度、所定のエネルギーで水素イオンを注入した単結晶Si基板10aを用意する。
そして、図5(d)に示すように,連続結晶粒界Si薄膜51’が形成された絶縁基板2および単結晶Si基板10aをSC−1洗浄して活性化した後、単結晶Si基板10aの水素イオン注入部15側を上記エッチング除去した領域に室温で実施形態1と同様の方法で位置合わせを行い、密着させて接合する。
この時、連続結晶粒界Si薄膜51’と単結晶Si基板10aとの間は少なくとも0.3ミクロン、好ましくは0.5ミクロン以上離れている。これにより、後述する製造工程において用いられるNi、Pt、Sn、Pd等の金属原子が、単結晶Si薄膜14aの領域に拡散することを防止し、単結晶Si薄膜トランジスタの特性を安定化させることができる。
その後、レーザ照射または約700℃以上のピーク温度を含むランプアニールによって、単結晶Si基板10aの水素イオン注入部15の温度を、単結晶Siから水素が離脱する温度以上に昇温することにより、図5(e)に示すように、単結晶Si基板10aの不要部分11を、水素イオン注入部15を境に劈開剥離する。
次に、絶縁基板2上に残った単結晶Si薄膜10aの損傷層を、等方性プラズマエッチングまたはウエットエッチング、ここではバッファフッ酸によるウエットエッチングにて約10nmライトエッチすることにより除去する。
これにより、絶縁基板2上に、それぞれ約50nmの膜厚の連続結晶粒界Si薄膜51’と単結晶Si薄膜14aとを形成することができる。
次に、連続結晶粒界Si薄膜51’上の不要部分をエッチング除去する。
次に、デバイスの活性領域近傍のSiO2膜に開口部を形成し、SiO2膜をマスクに結晶成長を促進するために添加したNiをゲッタリングするため、高濃度のP+イオンを注入し(15keV,5×1015/cm2)、RTAにて約800℃の温度にて1分間の熱処理を行う。
なお、単結晶Si薄膜14a中にNi原子が拡散しないように物理的にスペースをとってはいるが、ごく微量のNi原子が、プロセス中に混入する可能性がある。そこで、単結晶Si薄膜14aの活性領域もゲッタリングを行うのが望ましいが、スペースを優先する場合は、設計上の選択肢としてゲッタリングを省略してもよい。
次に、デバイスの活性領域となる部分を残し、不要な連続結晶粒界Si薄膜51’の不要部分と単結晶Si薄膜14aとをエッチングして除去し、島状のパターンを得る。
次に、TEOSと酸素との混合ガスを用いてP−CVDにより膜厚約350nmのSiO2膜を堆積し、これを異方性エッチングであるRIEで約400nmエッチバックした後、SiH4とN2Oとの混合ガスを用いてプラズマCVDにより、ゲート絶縁膜としての膜厚約60nmのSiO2膜7を形成する。
このとき、連続結晶粒界Si薄膜51’のパターンおよび単結晶Si薄膜14aのパターンの端部には、サイドウオールが形成される。
これ以降の、層間平坦化絶縁膜としてのSiO2膜8の形成、コンタクトホール21の開口および金属配線22の工程については、上記実施形態1・2と同様であるので説明を省略する。
以上のように、本実施形態の半導体装置50の製造方法は、非単結晶Si薄膜として多結晶Siを形成後、単結晶Si薄膜トランジスタ16aを形成し、その後、非単結晶Si薄膜トランジスタ1bのゲート絶縁膜としてのSiO2膜7を形成しているため、SiO2膜の数を減らして工程を簡略化できる。
〔実施形態5〕
本発明の半導体装置の製造方法に関するさらに他の実施形態について、図6(a)〜図6(h)に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、実施形態1〜4において説明した部材と同様の機能を有する部材については、その説明を省略する。
本実施形態の半導体装置60は、1枚の絶縁基板2上に、バイポーラ型の単結晶Si薄膜トランジスタと、MOS型の非単結晶Si薄膜トランジスタとを形成している点で、実施形態3の半導体装置40と共通する。
一方、非単結晶Si薄膜トランジスタとして、ボトムゲート構造のトランジスタを形成している点で、上記実施形態3の半導体装置40とは異なっている。
本実施形態の半導体装置60は、図2(c)に示す単結晶Si基板の接合、劈開分離までの工程については、実施形態2の半導体装置30と同様の製造工程によるものであり、製作される半導体装置についても半導体装置30と同じ構造である。
それ以降の工程については、図6(h)に示すように、単結晶デバイス部分の素子分離後、層間絶縁膜が全体に形成され、その上に非晶質SiのTFTおよび回路を構成するためのゲート電極6が形成されており、その上にゲート絶縁膜62、ノンドープの非晶質Si63が島状に形成され、さらにN+非晶質Si薄膜64とソース・ドレインの配線のための金属配線65が形成される。
なお、図示していないが、液晶表示等のためには、さらにその上に保護絶縁膜、平坦化膜、表示のための透明導電膜が形成される。
ここで、上記半導体装置60の製造方法について、図6(a)〜図6(h)に基づいて説明すれば、以下のとおりである。
先ず、図6(a)に示すように、絶縁基板2としてコーニング社のcode1737(アルカリ土類−アルミノ硼珪酸ガラス)を用い、その表面全体にTEOSとO2との混合ガスを用いたプラズマCVDにより、膜厚約50nmのSiO2膜3を堆積する。
ここで、上記実施形態3の半導体装置40と同様に、予め劈開薄膜化後バイポーラ型の単結晶Si薄膜トランジスタとなる構造16bを作り込んだ単結晶Si基板10bを用意し、所定の濃度、所定のエネルギーで水素イオンを注入した後これを所定のサイズに切断する。
絶縁基板2と切断した単結晶Si基板10bとを、SC−1洗浄して活性化した後、図6(b)に示すように、単結晶Si基板10bの水素イオン注入部15側を所定の位置に実施形態1と同様の方法でアライメントし、室温で密着させ接合する。図には示していないが単結晶Si基板には予めメタル配線を形成しておいてもよく、この場合微細化による高集積化が可能となるメリットがある。
その後、400℃〜600℃、ここでは約550℃の温度で熱処理し、単結晶Si基板10bの水素イオン注入部15の温度を単結晶Siから水素が離脱する温度まで昇温することにより、図6(c)に示すように、単結晶Si基板10bを、水素イオン注入部15を境に劈開剥離する。予めメタル配線を形成しておいた場合もこの温度範囲であればメタルがAl系の合金であっても融点以下であり、使用可能である。
次に、絶縁基板2上に残った単結晶Si薄膜14bの一部をエッチング除去し、単結晶Si薄膜14bを島状に加工した後、表面の損傷層を、等方性プラズマエッチングまたはウエットエッチング、ここではバッファフッ酸によるウエットエッチングにて約10nmライトエッチすることにより除去する。
これにより、絶縁基板2上に、膜厚約50nmの単結晶Si薄膜14bから成るMOS型薄膜トランジスタの一部が形成される。
その後、図6(d)に示すように、絶縁基板2の全面に、SiH4とN2Oとの混合ガスを用いてプラズマCVDにより、膜厚約200nmのSiO2膜61を堆積する。
さらに、その表面全体にスパッタによりTaN薄膜を堆積して、所定のパターンに加工し、ゲート電極6およびゲートバスライン等のゲート層の配線を形成する。
なお、ゲート層の配線の材料は本材料に限られるものではなく、抵抗、耐熱性、後の製造プロセスとの適合性等に応じて、AlやAl合金等の種々の金属材料を選択できる。
続いて、図6(e)に示すように、SiH4ガスとNH3ガスを用いたプラズマCVDにより、ゲート絶縁膜として約200nmの窒化珪素膜62を形成する。そして、その上にSiH4ガスを用いたプラズマCVDにより、膜厚約50nmの非晶質Si膜63、さらにその上にSiH4ガスとPH3混合ガスによりPをドープした膜厚約30nmのN+非晶質Si膜64を順次連続して堆積する。
次に、図6(f)に示すように、ノンドープとPをドープした非晶質Si膜をトランジスタとなる部分を残し島状にエッチングし、さらに、図6(g)に示すように、その上にソースバス配線のための金属膜65として、スパッタによりTi薄膜を堆積し、所定のパターンに加工する。
なお、ソースバス配線のための金属膜65についても、Tiに限定されるものではなく、抵抗、耐熱性、後のプロセスとの適合性等に応じて、AlやAl合金等の種々の金属材料を選択することができる。
次に、図6(h)に示すように、非晶質Si63の島状パターンの所定(ソース〜ドレイン間のチャネルとなる部分)の領域のN+層を(ノンドープ層の一部も合わせてエッチングされる)エッチング除去し非晶質SiTFTを形成する。
その後、保護絶縁膜としてSiH4ガスとNH3ガスを用いたプラズマCVDにより、約200nmの窒化珪素膜を堆積する。
以降、通常の非晶質Siを用いたアクティブマトリクス基板の製造工程と同様に、例えば、樹脂層間膜の形成、表示用透明電極の形成により、液晶表示に用いられるアクティブマトリクス基板が完成する。
本実施形態の半導体装置60は、以上のように、非単結晶Si薄膜トランジスタ1cとして、非晶質Siを用いているため、非単結晶Si薄膜の製造工程を簡略化し、半導体装置60の低コスト化を図れる。また、非晶質Siの特徴である低off電流特性により、半導体装置60を低消費電力型のLCD等に適用できる。
さらに、非単結晶Si薄膜トランジスタ1cの構造が絶縁基板2側にゲート電極6が配置される、いわゆるボトムゲート構造であるため、非晶質Siの形成が容易となり、工程の簡略化から生産性を向上させることができ、半導体装置の低コスト化が可能になる。
なお、上記実施形態1〜5で説明した各半導体装置は、図7に示すように、表示部72を有するアクティブマトリクス基板70に高機能回路部(高速DAC、高速のタイミングコントローラ、画像処理回路等)71として形成することができる。
なお、上記実施形態1〜5の単結晶Si薄膜トランジスタ16a・16bについては、さらにゲート層の上層に高融点金属による配線層が形成されてもよい。ここでは、TiW合金を用いて微細加工の必要な回路部分の配線を形成し、さらにTEOSあるいはSiH4とN2Oガス等によるCVD、PECVDで層間絶縁膜を形成後、CMP等により平坦化して、そこに水素イオンを所定のエネルギー、所定の濃度で注入してもよい。
このように、予めメタル配線が形成された単結晶Si薄膜トランジスタを絶縁基板上に形成し、酸化膜を形成後さらにメタル配線を形成することにより、ダブルメタル配線構造の半導体装置を得ることができ、さらに集積密度の高い機能回路を形成することができる。
ここで、高融点金属による配線層には、単結晶Si基板の劈開剥離時の熱処理温度に対する耐熱性があればよく、多結晶Si、各種金属のシリサイド、Ti、W、Mo、TiW、TaN、Ta等の材料を用いることができる。さらに、単結晶Si基板の劈開剥離をレーザで行う場合には、耐熱性が低くてもよい。
また、本発明は上記実施形態で説明した内容に限定されるものではなく、例えば、非単結晶Si形成法、層間絶縁膜の材料、膜厚等についても、当業者が知り得る他の手段によって実現することができる。
また、単結晶Siで形成する半導体デバイスも、MOS型トランジスタ、バイポーラ型トランジスタに限定されるものではなく、例えば、SIT、ダイオード等であってもよい。
そして、本発明の半導体装置は、このような特性が異なる複数種類の半導体デバイスを同一ガラス基板の上に一体集積化できることが、本発明の重要なメリットである。
また、上記実施形態1〜5では、2種類の異なる特性を有する薄膜Siトランジスタが形成されている例を挙げて説明したが、本発明はこれに限定されるものではなく、3種類以上の特性の異なるデバイスを1枚の基板上に形成した半導体装置であってもよい。
例えば、単結晶Si薄膜トランジスタとして、MOS型トランジスタおよびバイポーラ型トランジスタを形成し、非単結晶Si薄膜トランジスタとして、MOS型トランジスタを形成した半導体装置を構成した場合には、3種類の特性を有する半導体装置を1つの基板上に形成でき、さらに高性能・高機能な半導体装置を得ることができる。
また、このような半導体装置では、単結晶SiからなるMOS型薄膜トランジスタの単結晶Si薄膜が、バイポーラ型薄膜トランジスタの単結晶Si薄膜よりも膜厚が小さいことがより好ましい。
これは、通常、MOS型薄膜トランジスタは膜厚が薄いほうが良好な特性が得られやすく、バイポーラ型薄膜トランジスタは膜厚が比較的厚い方が良好な特性が得られることが知られているためである。
なお、単結晶Si薄膜からなるMOS型薄膜トランジスタについて、そのゲート線幅は、1μm以下であることがより好ましい。また、単結晶Si薄膜からなるバイポーラ型薄膜トランジスタについても、そのベース幅が概2.5μm以下であることが好ましい。
さらに、ベース幅が1μm以下であることがより好ましい。これはベース幅が狭いほど少数キャリアが拡散し通過する効率が良く時間が短くなるからである。
これにより、トランジスタのスイッチング速度を速くできる。
〔実施形態6〕
本発明の半導体装置の製造方法に関するさらに他の実施形態について説明すれば、以下のとおりである。なお、説明の便宜上、実施形態1〜5において説明した部材と同様の機能を有する部材については、その説明を省略する。
本発明の実施形態では、実施形態1〜5の半導体装置において、単結晶Si基板の接合前の厚さを約70μmとした。ここで、単結晶Si基板の接合前の厚さ以外はすべて同じ材料、方法を用いたがガラス基板とSi基板の接合性はいずれの場合も優れており、特に、基板の四隅の接合不良を大幅に低減できた。
なお、本実施形態では、ICカードで使われる研磨法で水素イオン注入後に厚さを減じた。なお、単結晶Siの厚さは接合性の観点からは薄ければ薄いほどよいが、取り扱いの容易性とのトレードオフとなり50〜100μm程度がよい。
上記実施形態1〜6においては、MOS型のトランジスタについて説明したが、本発明はMOS型のトランジスタに限定されるものではない。例えば、MIS型のトランジスタであっても、MOS型トランジスタを用いた場合と同様の効果を得ることができる。
ここで、MIS型のトランジスタとは、ゲート絶縁膜として窒化Si膜等が使用されているため、誘電率の高いゲート絶縁膜により同じ膜厚であっても電界効果が強くなり、ゲートの漏れ電流が増加するが低電圧で動作させることができる等の特性を有するトランジスタをいう。
なお、本発明による半導体装置の製造方法は、用途が液晶表示装置に限られるものでは無く、有機ELを始めとする他のデバイスにも有効であることは言うまでもない。さらに、表示デバイスのみならず高性能集積回路として一般に使用してもよい。
なお、本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術範囲に含まれる。
〔発明の効果〕
本発明の参考に係る単結晶Si基板は、以上のように、表面に酸化膜、ゲートパターン、不純物イオン注入部が形成された後に平坦化されており、所定の深さに所定の濃度の水素イオンが注入された水素イオン注入部を備えている構成である。
それゆえ、絶縁基板等に対して、単結晶Si基板を酸化膜形成側において接合し、熱処理することにより基板間の接合が原子同士の結合に変わり強固な接合となるとともに、水素イオン注入部において熱処理により劈開剥離することで、接着剤を使用しなくても容易にMOS型の単結晶Si薄膜トランジスタを得ることができるという効果を奏する。
また、例えば、表面に多結晶Si薄膜等の非単結晶Si薄膜トランジスタを形成した絶縁基板上に、本発明の単結晶Si基板を接合し、MOS型の単結晶Si薄膜トランジスタを形成することで、非単結晶Siからなるトランジスタと単結晶Siからなるトランジスタを1つの基板上の異なる領域に形成した半導体装置を容易に得ることができる。
上記単結晶Si基板は、以上のように、表面近傍に不純物イオンが注入されたpnp接合構造あるいはnpn接合構造を有する不純物イオン注入部または拡散領域と、該不純物イオン注入部または拡散領域上に堆積された酸化膜とを有している構成である。
それゆえ、他の絶縁基板上に形成しやすい単結晶Si薄膜からなるバイポーラ型の薄膜トランジスタを得ることができるという効果を奏する。
上記所定の深さに所定の濃度の水素イオンが注入された水素イオン注入部を備えているので、絶縁基板等に対して、単結晶Si基板を酸化膜堆積側において接合し、水素イオン注入側において劈開剥離することで、接着剤を使用することなく、容易にバイポーラ型の単結晶Si薄膜トランジスタを得ることができるという効果を奏する。
また、上記酸化膜は、膜厚が200nm以上になるように形成されていることがより好ましい。
それゆえ、単結晶SiからなるMOSトランジスタでは、閾値のバラツキと、単結晶Siから成るバイポーラ型TFTでは特性ばらつきが小さくオン抵抗が低く抑えられ、SiO2膜形成工程の効率や段差とのバランスに適切な単結晶Si基板を得ることができるという効果を奏する。
本発明の参考に係る半導体装置は、以上のように、絶縁基板上の異なる領域に、非単結晶Si薄膜デバイスと、単結晶Si薄膜デバイスとがそれぞれ形成され、上記単結晶Si薄膜デバイスは、上記絶縁基板に対して、SiO2膜を介して接合されている構成である。
それゆえ、例えば、タイミングコントローラ等の、より高性能な機能が要求されるデバイスには、単結晶Si薄膜トランジスタ等の単結晶Si薄膜デバイスを用い、残りのデバイスには非単結晶Si薄膜トランジスタ等の非単結晶Si薄膜デバイスを用いて、低コストで高性能・高機能な回路システムを一体集積化した半導体装置を得ることができるという効果を奏する。また、例えば、大型の液晶表示パネルや有機ELパネル等に対応可能な大型の半導体装置を製造することができる。
さらに、上記単結晶Si薄膜デバイスは、上記絶縁基板に対して、SiO2膜を介して接合されている。
それゆえ、接着剤を使用することなく、単結晶Si薄膜トランジスタ等のデバイスを絶縁基板上に形成することができるため、単結晶Siが汚染されることを防止できるという効果を奏する。また、接合後にメタル配線、無機絶縁膜形成、あるいはエッチング等を容易に行うことができる。さらに、メタル配線等を大型基板でのTFTプロセスと共通に形成し低コストでデバイスを形成できるという効果を奏する。
上記非単結晶Si薄膜デバイスおよび上記単結晶Si薄膜デバイスは、ともにMOS型あるいはMIS型の単結晶Si薄膜トランジスタであることがより好ましい。
それゆえ、例えば、CMOS構造にした場合には、消費電力の低減および電源電圧までフル出力が可能で、低消費電力のロジックに適した半導体装置を得ることができるという効果を奏する。
上記MOS型の単結晶Si薄膜トランジスタは、上記絶縁基板側からゲート、ゲート絶縁膜、Siの順に形成されていることがより好ましい。
それゆえ、MOS型薄膜トランジスタは、ゲートが絶縁基板の側に配置された状態で形成され、いわゆる絶縁基板上に上下逆さまのMOS型の単結晶Si薄膜トランジスタを形成した半導体装置を得ることができるので、単結晶Si基板でのソース・ドレイン形成にゲートをマスクにした自己整合プロセスが適用でき、またガラス基板表面の固定電荷の影響を軽減できるという効果を奏する。さらに、単結晶Siとガラス基板の接合界面に生じがちな固定電荷の影響をゲートの遮蔽効果により軽減でき、また、単結晶Siでゲートをマスクにソース・ドレインの不純物イオン注入を用いる確立したプロセスを適用できるため、歩留まりを高くできるというメリットがある。
上記MOS型の薄膜トランジスタの単結晶Si薄膜の膜厚は、略600nm以下であることがより好ましい。
それゆえ、半導体装置のS値(サブスレショルド係数)を小さくすることができ、またオフ電流を低下させることができるという効果を奏する。
上記MOS型の薄膜トランジスタの単結晶Si薄膜の膜厚は、略100nm以下であることがより好ましい。
それゆえ、一層半導体装置のS値(サブスレショルド係数)を小さくすることができ、またオフ電流についても低下させることができる。よって、MOS型の単結晶Si薄膜トランジスタの特性を最大限に生かすことができるという効果を奏する。
上記MOS型の単結晶Si薄膜トランジスタの金属配線パターンは、MOS型の単結晶Si薄膜トランジスタのゲートパターンよりも緩い配線形成ルールによって形成された部分を含むことがより好ましい。
それゆえ、MOS型の単結晶Si薄膜トランジスタを形成した半導体装置のメタル配線もしくはメタル配線の少なくとも一部を大型基板上のメタル配線と同時に処理することができ、コストを抑えて処理能力を向上できる。または、外部装置あるいは外部配線や他の回路ブロックやTFTアレイに対する接続が容易になり、外部装置等に対する接続不良による製品歩留りを低減できるという効果を奏する。
上記非単結晶Si薄膜デバイスは、MOS型あるいはMIS型の非単結晶Si薄膜トランジスタであって、上記単結晶Si薄膜デバイスは、バイポーラ型の単結晶Si薄膜トランジスタであることがより好ましい。
それゆえ、MOS型あるいはMIS型の非単結晶Si薄膜トランジスタに加えて、バイポーラ型の単結晶Si薄膜トランジスタを形成しているため、より多機能な半導体装置を得ることができるという効果を奏する。
上記非単結晶Si薄膜デバイスは、MOS型あるいはMIS型の非単結晶Si薄膜トランジスタであって、上記単結晶Si薄膜デバイスは、MOS型およびバイポーラ型の何れか一方、あるいは両方の単結晶Si薄膜トランジスタおよびバイポーラ型の単結晶Si薄膜トランジスタを含むであることがより好ましい。
それゆえ、MOS型あるいはMIS型の非単結晶Si薄膜トラジスタおよび単結晶Si薄膜トランジスタ、バイポーラ型の単結晶Si薄膜トランジスタという3種類の特性を有する半導体装置を1つの基板上に形成できるという効果を奏する。よって、さらに高性能・高機能な半導体装置を得ることができる。
上記非単結晶Si薄膜デバイスは、MOS型あるいはMIS型の非単結晶Si薄膜トランジスタであって、上記単結晶Si薄膜デバイスは、MOS型単結晶Si薄膜トランジスタとショットキー型もしくはPN接合形ダイオードを含むイメージセンサあるいはCCD形イメージセンサを備えていることがより好ましい。
それゆえ、個別に異なる領域に異なる設計または構造の薄膜デバイスを集積化できるため、従来の方法では、共存することが極めて困難であったイメージセンサ等のCMOSデバイスと異なる構造のデバイスを容易に集積化でき、今まで不可能であった高機能デバイスを創出できるという効果を奏する。
上記単結晶SiからなるMOS型薄膜トランジスタの単結晶Si薄膜は、バイポーラ型薄膜トランジスタの単結晶Si薄膜よりも膜厚が小さいことがより好ましい。
それゆえ、MOS型とバイポーラ型とのSi薄膜の厚さを互いの比較によって特定することで、MOS型およびバイポーラ型双方の特性を有効に活用できる半導体装置を得ることができるという効果を奏する。
上記バイポーラ型の単結晶Si薄膜トランジスタは、ベース、コレクタおよびエミッタ領域が同一平面に形成、配置された平面構造であることがより好ましい。
それゆえ、MOS型薄膜トランジスタのようにゲートを持たず、かつ平面構造の、いわゆるラテラル型トランジスタであるため、単に、Si表面に酸化膜を形成し、PとNとの不純物を所定のパターン(領域)に注入し、活性化アニールをするだけで、表面が完全に平坦なSi基板を形成できるため、CMPによる平坦化処理を行わなくても絶縁基板上に容易に単結晶Si基板を接合することができるという効果を奏する。
上記バイポーラ型の単結晶Si薄膜トランジスタのコンタクトパターンは、バイポーラ型の単結晶Si薄膜トランジスタのベースパターンよりも緩いデザインルールによって形成されていることがより好ましい。
半導体装置外部装置あるいは外部配線や他の回路ブロックやTFTアレイに対する接続が容易になり、外部装置等に対する接続不良による製品歩留りを低減できるという効果を奏する。
それゆえ、バイポーラ型単結晶Si薄膜トランジスタを形成した半導体装置のメタル配線もしくはメタル配線の一部を大型基板上のメタル配線と同時に処理することができ、コストを抑えて処理能力を向上できる。または、外部装置あるいは外部配線に対する接続が容易になり、外部装置等に対する接続不良による製品歩留りを低減できるという効果を奏する。
上記バイポーラ型単結晶Si薄膜トランジスタの単結晶Si薄膜の膜厚は、略800nm以下であることがより好ましい。
それゆえ、バイポーラ型単結晶Si薄膜トランジスタの単結晶Si薄膜の特性ばらつきに対する厚さの限界である約800nm以下に膜厚を設定することで、特性を悪化させることなく特性ばらつきを小さく抑えられたバイポーラ型単結晶Si薄膜トランジスタを得ることができるという効果を奏する。
上記非単結晶Si薄膜は、多結晶Si薄膜もしくは連続粒界Si薄膜であって、上記非単結晶Si薄膜からなるMOS型薄膜トランジスタは、基板側から非単結晶Si、ゲート絶縁膜、ゲートの順に形成されていることがより好ましい。
それゆえ、絶縁基板から見てゲートが上に形成されるようにMOS型薄膜トランジスタを構成することで、一般的なゲートをマスクとした自己整合プロセスが摘要でき、多結晶Si薄膜あるいは連続粒界Si薄膜トランジスタを製造し易くなり、生産性を向上させることができるという効果を奏する。
上記非単結晶Si薄膜は多結晶Si薄膜もしくは連続粒界Si薄膜であって、上記非単結晶Si薄膜からなるMOS型薄膜トランジスタは、基板側からゲート、ゲート絶縁膜、非単結晶Siの順に形成されていることがより好ましい。
それゆえ、MOS型の非単結晶Si薄膜トランジスタが基板から見て反対の構成となるため、ガラス基板表面付近の固定電荷の影響を避けることができ、特性の安定化が可能となる。さらに、チャネル部のドーピングプロファイルの設定自由度が高くなり、ホットエレクトロン劣化の対策が容易となり、上記と同様の効果を得られる構成のバリエーションを増やすことができるという効果を奏する。
上記非単結晶Si薄膜は非晶質Si薄膜であって、上記非単結晶Si薄膜からなるMOS型もしくはMIS型の薄膜トランジスタは、基板側からゲート、ゲート絶縁膜、非単結晶Siの順に形成されていることがより好ましい。
それゆえ、絶縁基板から見てゲートが下に形成される、いわゆるボトムゲート構造のMOS型あるいはMIS型薄膜トランジスタを構成することで、従来広く一般的に用いられてきたプロセスを適用でき、高歩留まりで非晶質Si薄膜を形成する工程の簡略化、低コスト化、生産性向上を図ることができるという効果を奏する。また、非晶質Siは、低off電流特性を有しているため、低消費電力型LCD等に適応した半導体装置を得ることができる。
上記非単結晶Si薄膜は非晶質Si薄膜であって、上記非単結晶Si薄膜からなるMOS型薄膜トランジスタは、基板側から非単結晶Si、ゲート絶縁膜、ゲートの順に形成されていることがより好ましい。
それゆえ、MOS型の非単結晶Si薄膜トランジスタが基板から見て反対の構成であっても、上記と同様の効果を得られる構成のバリエーションを増やすことができ、プロセス設計の自由度が高まるという効果を奏する。
上記単結晶Si薄膜デバイスを構成する単結晶Siと上記絶縁基板の線膨張の差は、略室温から600℃の温度範囲において約250ppm以下であることがより好ましい。
それゆえ、大きな温度上昇に対する絶縁基板と単結晶Si薄膜との線膨張の差が小さくなる。従って、絶縁基板上に単結晶Si薄膜を形成するための工程において、熱膨張の差による水素注入位置からの劈開剥離工程における破壊や接合界面剥離、あるいは結晶中の欠陥発生を確実に防止することができ、また、加熱接合強度の向上を図ることができるという効果を奏する。
上記絶縁基板は、少なくとも、上記単結晶Si薄膜デバイスが形成される領域の表面にSiO2膜が形成されたアルカリ土類−アルミノ硼珪酸ガラスからなる高歪点ガラスであることがより好ましい。
それゆえ、単結晶Si基板との接合のために使用する組成を調節した結晶化ガラスを用いる必要が無くなるので、絶縁基板がアクティブマトリクス駆動による液晶表示パネル等に一般的に使用される高歪点ガラスからなり、低コストの半導体装置を製造できるという効果を奏する。
上記絶縁基板は、バリウム−硼珪酸ガラス、バリウム−アルミノ硼珪酸ガラス、アルカリ土類−アルミノ硼珪酸ガラス、硼珪酸ガラス、アルカリ土類−亜鉛−鉛−アルミノ硼珪酸ガラスおよびアルカリ土類−亜鉛−アルミノ硼珪酸ガラスのうち何れかのガラスから形成されていることがより好ましい。
それゆえ、絶縁基板がアクティブマトリクス駆動による液晶表示パネル等に一般的に使用される高歪点ガラスである上記記載のガラスからなるため、低コストにてアクティブマトリクス基板に好適な半導体装置を製造できるという効果を奏する。
上記単結晶Siの領域内における少なくとも一部のパターンの位置合わせマージンは、マザー基板全体あるいは表示領域、もしくはデバイス全体のパターンの位置合わせマージンより小さく、高精度であることがより好ましい。
それゆえ、非単結晶Si領域と共通な金属配線パターン等を形成する際に、より高精度な露光システムにより、パターンの一部を単結晶Siの領域内の高精度なパターンにアライメントすることができるという効果を奏する。よって、高精度なパターンを持つ単結晶Si領域と精度の低いパターンを持つ非単結晶領域とを、金属配線パターン等を用いて効率的に高い歩留まりで容易に接続することができる。
上記単結晶Si領域内の位置合わせマークおよび透明基板上の位置合わせマークは、上記単結晶Si上に形成された位置合わせマークを透明基板側から可視光あるいは可視光より短波長の光で検出され、透明基板上に形成された位置合わせマークと位置合わせすることが可能な形状からなることがより好ましい。
それゆえ、ガラス基板越しに位置合わせマークを検出することができるため、光学的な解像度を向上させることができ、従来よりも高精度なアライメントが可能になるという効果を奏する。
本発明の半導体装置の製造方法は、以上のように、絶縁基板上に、単結晶Si薄膜デバイスと非単結晶Si薄膜デバイスとが形成された半導体装置の製造方法において、表面に酸化膜、ゲートパターン、不純物イオン注入部が形成された後に平坦化されており、所定の深さに所定の濃度の水素イオンが注入された水素イオン注入部を備えた単結晶Si基板を熱処理によって絶縁基板上に接合し、さらに水素イオン注入部において熱処理により劈開剥離した後、非単結晶Si薄膜を形成する方法である。
それゆえ、単結晶Si薄膜デバイスを、平坦性が最もよい絶縁基板上に形成し、その後で非単結晶Si薄膜を形成している。よって、接合不良による欠陥が少なく、歩留りがよい半導体装置を製造することができるという効果を奏する。
上記単結晶Si薄膜デバイス上に保護間絶縁膜、コンタクトホールおよびメタル配線を形成することがより好ましい。
それゆえ、非単結晶Si薄膜の形成よりも先に形成される単結晶Si薄膜デバイスがメタル配線を有しているため、微細化加工が可能になり、単結晶Si薄膜に形成する回路の集積密度の大幅アップが実現できる。さらに、単結晶Si薄膜デバイスをガラス基板上に形成した後に形成される非単結晶Si薄膜にも同じ工程でメタル配線を設けることで、ダブルメタル配線構造の半導体装置を効率良く簡略な工程で製造することができるという効果を奏する。
上記単結晶Si薄膜デバイスを形成した後、上記非単結晶Si薄膜を形成する前に、層間絶縁膜を形成することがより好ましい。
それゆえ、単結晶Si薄膜デバイスと非単結晶Si薄膜との間に層間絶縁膜が形成されているため、単結晶Si薄膜の単結晶Siの汚染を確実に防止できるという効果を奏する。
本発明の半導体装置の製造方法は、以上のように、非単結晶Si薄膜を上記絶縁基板上に形成した後、表面に酸化膜、ゲートパターン、不純物イオン注入部が形成された後に平坦化されており、所定の深さに所定の濃度の水素イオンが注入された水素イオン注入部を備えた単結晶Si基板を熱処理によって絶縁基板上に接合し、さらに水素イオン注入部において熱処理により劈開剥離する方法である。
それゆえ、非単結晶Si薄膜を単結晶Si薄膜デバイス形成前に形成するため、単結晶Si薄膜デバイスを形成した後で非単結晶Si薄膜を形成する場合と比較して、単結晶Si薄膜が汚染されたり、損傷を受けたりすることを防止できるという効果を奏する。
上記単結晶Si薄膜デバイスは、MOS型の単結晶Si薄膜トランジスタであることがより好ましい。
それゆえ、例えば、CMOS構造にした場合には、消費電力の低減および電源電圧までフル出力が可能で、低消費電力のロジックに適した半導体装置を得ることができる等のMOS型トランジスタの特性を有する半導体装置を製造することができるという効果を奏する。
上記単結晶Si薄膜デバイスは、バイポーラ型の単結晶Si薄膜トランジスタであることがより好ましい。
それゆえ、バイポーラ型トランジスタを絶縁基板上に形成することで、単結晶Si薄膜の構成をMOS型よりも簡略化でき、平坦化処理を行うことなく絶縁基板に接合することができるという効果を奏する。
上記単結晶Si薄膜デバイスを形成するための単結晶Si基板に対して、所定の深さに所定の濃度の水素イオンを注入することがより好ましい。
それゆえ、接着剤を使用することなく、容易に単結晶Si薄膜デバイスを絶縁基板上に形成することができるという効果を奏する。
上記水素イオンの注入エネルギーは、該水素イオンの注入エネルギーから上記酸化膜の膜厚に相当する水素イオンのプロジェクションレンジに対応するエネルギーを差し引いたエネルギーが、上記酸化膜の膜厚に相当する、該酸化膜上に形成された層内に存在する材料の構成原子のプロジェクションレンジに対応するエネルギーよりも小さくなるように設定されていることがより好ましい。
それゆえ、例えば、MOS型の単結晶Si薄膜トランジスタにおいて、単結晶Si基板に対して照射された水素イオンが、ゲート電極材料やメタル配線材料の構成原子に衝突して、弾性散乱によりはじき出されたゲート電極材料の構成原子が酸化膜を通過し、単結晶Siにまで達して、単結晶Si部分が汚染されることによる特性あるいは信頼性低下を防止することができるという効果を奏する。
上記水素イオン注入部を有する単結晶Si基板の厚みが概100ミクロン以下であることがより好ましい。
それゆえ、単結晶Si層を元の基板の約1/10にすることができ、Si基板の曲げ剛性が小さくなるため、ガラス基板側の表面傷やパーティクル等による細かい凹凸に対して、同じ接合エネルギーの条件であっても、追随して曲がりやすくなってそれらの影響を受けにくくすることができるという効果を奏する。
よって、上記厚さであれば、分断した小さく薄いSi基板のハンドリング性を大きく損なうことなく、かつガラス基板側の表面傷やパーティクル等に起因する接合不良を大幅に低減できる。
上記非単結晶Si薄膜を上記絶縁基板上に形成した後、少なくとも上記非単結晶Siを除去した単結晶Siを接合すべき表面領域を予め約3keVのハロゲン化物のGCIB(Gas Cluster Ion Beam)により平坦化しておくことがより好ましい。
それゆえ、低エネルギー(約3kev)の酸素あるいはハロゲン化物のGCIBを照射すると、SiあるいはSiO2表面が軽くエッチングされ、かつ表面のマイクロラフネスが改善される。よって、従来のSi基板の接合と比較して、接合の成功率を大幅に向上させることができるという効果を奏する。