JPH0621178A - 半導体パッケージの自動検査方法 - Google Patents

半導体パッケージの自動検査方法

Info

Publication number
JPH0621178A
JPH0621178A JP3159479A JP15947991A JPH0621178A JP H0621178 A JPH0621178 A JP H0621178A JP 3159479 A JP3159479 A JP 3159479A JP 15947991 A JP15947991 A JP 15947991A JP H0621178 A JPH0621178 A JP H0621178A
Authority
JP
Japan
Prior art keywords
image
lead
sample
frame
finger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3159479A
Other languages
English (en)
Other versions
JP3252857B2 (ja
Inventor
Christopher J Lebeau
クリストファー・ジェイ・ルボー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH0621178A publication Critical patent/JPH0621178A/ja
Application granted granted Critical
Publication of JP3252857B2 publication Critical patent/JP3252857B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20036—Morphological image processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Quality & Reliability (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Processing (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Character Discrimination (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Image Analysis (AREA)

Abstract

(57)【要約】 【目的】 視覚的手段で半導体装置のリードを検査する
方法を提供する。 【構成】 半導体リードの検査方法は、半導体パッケー
ジのイメージを得る段階、パッケージの一部であるリー
ドフィンガー（１２）のイメージを強調する段階を含
む。イメージ強調の第１の実施例においては形態上の展
開が行なわれる。また別の実施例においては方向エッジ
強調が行なわれる。さらに強調されたリードフィンガー
（１２）のイメージとリードフィンガー（１２）のイメ
ージ上におかれるフレームのイメージ（１４）とは論理
積演算され、パッケージ（１１）上のリードフィンガー
（１２）の全てのリード数、整合性、位置を表わす数百
バイトのデータセットにまで圧縮される。データセット
は保存された別のデータセットと比較されて、半導体パ
ッケージの受け入れ可能性を決定する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般に半導体パッケージ
を自動的に検査する方法に関し、さらに詳細にはリード
数の多い半導体パッケージを自動的に検査する方法に関
する。
【０００２】
【従来の技術および解決すべき課題】半導体を構成する
部品の組立工程において、パッケージの様々な部分の位
置、整合、および状態を検査することが必要である。こ
のことは特に自動化、または半自動化された組立工程に
おいて特に重要である。半導体装置の製造工程において
も出荷前に半導体パッケージを検査して、パッケージの
リードが正しい整合を保っているか、組立工程において
ダメージを受けていないかを確認しなければいけない。
近年半導体パッケージを映像によってモニターするのに
固体素子を用いたテレビカメラが用いられている。カメ
ラから得られたデータはデジタル処理され、半導体のパ
ッケージおよびリードの座標位置を決定する。しかしな
がらそのデータを処理する方法によってモニターシステ
ムの処理速度、正確さ、耐久性が決定されてしまう。
【０００３】工業用カメラから得られたデジタルイメー
ジは画素またはピクセルに展開される。グレー階調イメ
ージが用いられる場合でも、それぞれの画素（ピクセ
ル）はその強度を表すために１バイトのデジタルデータ
を必要とする。一般に処理前のデジタルイメージは２５
万６千バイト程度のデータを必要とする。自動検査のた
めのビジュアルイメージのデジタル処理方法はパッケー
ジの重要な特徴に関する情報を維持しつつ、この大きな
イメージデータを最小限の大きさのデータセットへと圧
縮・削減する方法を内包している。ここで注目すべき重
要な特徴とはリードフィンガーの形状・寸法とそれらの
間隔であり、これらは所定の規格に適合していなければ
ならない。被検査中の半導体パッケージの受け入れ可能
性を決定するために、前記データセットは何らかの標準
または規格と比較されなければならない。イメージ解析
に伴う一般的な問題としては、得られる結果が背景の照
明、反射率および検査中のイメージの倍率に対して非常
に敏感であることということである。これらの状況は製
造現場においては多種多様であるために、イメージ比較
およびイメージ相関技術は製造検査方法として用いるこ
とは難しく、そのために人的な検査の介在を非常に多く
必要とする。そこで様々な照明の具合による影響に対し
て高い免疫性を持ち、リードフレームの一般的な受け入
れ可能なばらつきには寛容でありながら、一方受け入れ
可能でないばらつきに関しては非常に敏感である自動検
査の方法が必要とされている。
【０００４】さらに詳細には、リード数の多い半導体パ
ッケージにおいてはデータの圧縮とデータ解析と両方の
困難な問題を抱えている。検査対象である数多くのリー
ドのために、最小限のデータセットへのデータ圧縮は素
早い処理および解析のために必要である。一方では、こ
のデータ圧縮によって、受け入れ可能でないパッケージ
の欠陥を検出するためのシステムの能力を損なうように
なってはならない。一番重要な特徴はリードフィンガー
の数、リードの整合性およびリードの間隔である。
【０００５】
【課題を解決するための手段】本発明の特徴は、半導体
パッケージのイメージを得る段階およびパッケージの一
部であるリードフィンガーのイメージを強調する段階を
含むリードフィンガーの視覚的検査方法によって達成さ
れる。第１実施例において、イメージ強調の手段は、形
態上の展開（Ｍｏｒｐｈｏｌｏｇｉｃａｌ ｏｐｅｎｉ
ｎｇ）方法からなる。また他の実施例においては方向エ
ッジ強調（Ｄｉｒｅｃｔｉｏｎ ｅｄｇｅ ｅｎｈａｎ
ｃｅｍｅｎｔ）からなる。
【０００６】強調されたリードフィンガーイメージとリ
ードフィンガーイメージを横断するように置かれたフレ
ームイメージとの「論理積」を取る操作が行なわれ、結
果としてパッケージ上の全てのリードフィンガーの位
置、整合性およびリード数を表す数百バイト程度の少な
い量のデータセットにまで圧縮される。前記データセッ
トは好適には保存された別のデータセットと比較され、
半導体パッケージが受け入れ可能であるかどうかを決定
する。
【０００７】
【実施例】図１Ａはパッケージ体１１から突起する複数
のリード１２を有する半導体パッケージのイメージを図
示したものである。半導体デバイスはパッケージ体１１
の内部にマウントされ、リード１２に電気的に接続され
る。フレームイメージ１４（ウィンドウ）は本発明のパ
ッケージ検査方法において用いられるが、それ自体は半
導体パッケージの一部ではない。フレームイメージ１４
は検査対象であるリード１２の一部分を横断するように
配置される。フレームイメージ１４の用途および機能は
他の図面を参照して以下で説明される。
【０００８】図１Ｂには本発明の方法を用いて検査可能
なリードフレームを示したものである。リードフレーム
１６は複数のリード１２を含んでいる。集積回路はリー
ドフレーム１６の中心部分１３にマウントされ、リード
１２の内側、ダイマウント部分１３に最も近い部分に結
合される。本発明の方法はリード１２のどんな部分の検
査にも使用することが可能であるが、特にここで興味が
あるのはダイマウント領域１３から離れた所にある外側
部分およびダイマウント領域１３に最も近接した内部部
分の検査である。フレームイメージ１４は図１Ｂに図示
されるようにリード１２を横断するように投影される。
ここでフレームイメージ１４はどのような大きさにもす
ることができ、さらに検査対象となるべきリード１２の
どの部分にも投影することが可能なことが理解されよ
う。さらにリード１２の複数の部分を検査するために、
同時にいくつか複数のフレームイメージ１４を投影する
ことが可能である。図１Ａの場合と同様に、フレームイ
メージ１４はリード１６の構成部品ではなく、本発明の
検査方法を実施する目的のためだけにリードフレーム１
６上に投影される。
【０００９】本発明の方法は学習モードと実行モードと
を持っている。学習モードにおいては図１Ａまたは図１
Ｂに示すようなサンプル用半導体パッケージが工業用テ
レビカメラの前に置かれて、パッケージまたはリードフ
レームのイメージが得られる。学習モードにおいてはオ
ペレータが手動でフレームイメージ１４をリード１２を
横断するように位置合わせする。フレーム１４は所定の
規格に沿うために検査されるリード１２の一部を決定す
るために用いられる。サンプル用パッケージは欠陥が全
くないものでなければならず、正確な数のリード１２、
よく整合されたリード１２を有している必要がある。図
１Ｂに示されているリードフレーム１６は図１Ａに図示
される完成されたパッケージ１１の構成部品であるため
に、完成されたパッケージのリード１２と組立前のリー
ドフレーム１６のリード１２とを比較することが望まし
い。後述される様に、本発明の方法はそのような検査方
法に有用なものである。
【００１０】リードフレーム１６またはパッケージ１１
のイメージが得られた後、リード１２のサブイメージは
必要なデータの数を減らし、検査方法の信頼性（Ｒｏｂ
ｕｓｔｎｅｓｓ）を改良するために強調される。第１の
実施例においてはリードフィンガーのイメージ強調はリ
ードフィンガーイメージの形態上の展開から行なわれ
る。図２はリードフィンガーイメージの形態上の展開プ
ロセスにおける第１の段階を図示したものである。図２
はリードフィンガー１２およびダイマウント部分１３を
３次元のグレー階調イメージで図示したものである。図
２にはまたフレームイメージ１４がリードフィンガー１
２を突き抜けたかたちで図示されている。
【００１１】図２に示されている３次元のイメージは工
業用テレビカメラによって得られた２次元のグレー階調
イメージから作成されたものである。３番目の次元はパ
ッケージ体１１およびリード１２から反射してくる光の
強さを表している。この３次元のイメージは底面からプ
ローブ１７を用いて走査される。プローブ１７は球体ま
たは直方体のような３次元の適切な形状のものならばな
んでもよく、これが図２に示されるイメージ全体を走査
する。プルーブ１７は被検査物、例えばリードフィンガ
ー１２のようなものよりも大きくなければならない。
【００１２】図３は図２に示された３次元イメージにお
いてプローブ１７によって走査可能な部分を示したもの
である。リードフィンガー１２はプローブ１７には小さ
すぎて走査することができない。
【００１３】形態上の展開操作の最後のプロセスは図２
に示されるイメージから図３に示されるイメージを「引
く」ことである、その結果図４に示されるようなリード
フィンガー１２だけを含む３次元のイメージを得ること
ができる。フレームイメージ１４はリードイメージ１２
を貫くようにして図４においても示されている。ここで
フレームイメージ１４とリードフィンガーイメージ１２
との間で「論理積」を取る操作が行なわれ、領域１８で
図示されるデータセットが得られる。領域１８はフレー
ム１４と同じだけの幅を持ち、リード１２の幅と同じだ
けの長さを持つ。領域１８はリード１２の幅、リード１
２の間隔、リード１２の整合性に関する全ての情報を有
している。
【００１４】ここで領域１８を表すデータセットの大き
さは、図１Ａおよび図１Ｂに表されるパッケージ体１１
またはリードフレーム１６のイメージ全体を表すのに必
要なデータよりも劇的に減少していることが明らかであ
ろう。図５は不整合のリード１２および１つのリード欠
損１２を持つ、あるリードフレームの形態学的展開を図
示したものである。ここで「論理積」の演算が１回行な
われると、領域１８が正確にリード１２の欠陥を反映す
るのが理解されるだろう。
【００１５】本発明の方法において、サンプル用パッケ
ージは前述のように形態上の展開および「論理積」演算
を行なうことによって検査される。
【００１６】図６は上の処理の結果得られたマスクまた
はテンプレート１９を図示しており、これらは領域１８
を含んでいる。サンプル用パッケージは完全ものである
べきであり、図６に示されるようなリード１２の正確な
整合性を持たなくてはならない。
【００１７】データポイント１８からなるマスク１９
は、図１Ａに示されるような完成した半導体パッケージ
が用いられている場合でも、図１Ｂに示されるような半
導体リードフレームが用いられている場合でも類似のも
のである。
【００１８】このやり方では、完成したパッケージを組
立処理前のリードフレーム１６に対して比較することが
可能である。このことは処理前のリードフレーム１６は
組み立てプロセスの間に発生する可能性のある欠陥がな
い、ことから比較して欠陥が少ないという点で特長とす
べき点である。
【００１９】図７はリード欠損２１、不整合リード２
２、接触リード２３等の欠陥を持つ被検査パッケージの
マスク２０を図示している。これらの欠陥２１乃至２３
のそれぞれは図７に示されるテンプレート２０と図６に
示されるサンプル用テンプレート１９とを比較すること
によって容易に決定される。データセットの大きさが大
幅に削減された結果、この比較は素速く能率的に、生産
ライン上における検査工程として実行可能である。
【００２０】図８は本発明の第２実施例を図示したもの
で、この実施例においてリード１２の強調は方向エッジ
強調法によって実行される。方向エッジ強調を行なう
と、元のイメージにあるような形状を形成するような連
続した縁部から成るイメージを得る。しかしながら方向
エッジ強調されたイメージはイメージの強度に関するデ
ータをイメージ全体を通して全く保持しない。しかしな
がらそのかわりに縁部の情報またはそれぞれの形状の輪
郭に関する情報のみを含んでいる。リード１２上にスー
パーインポーズされたフレームイメージ１４はしたがっ
て個々のリード１２について２ケ所で交わっている。
【００２１】図９は図８に示された方向エッジ強調され
たイメージがフレームイメージ１４に対して論理積演算
されたときに得られる交点２４を図示したものである。
交点組２４は、リード１２の大きさ、位置、整合の全て
の情報を含むデータセット２６（図示せず）によって一
般に表される。それぞれのリードはたった２つのデータ
ポイント２４によって表され、従ってデータセット２６
の大きさはイメージ全体の元のデータに比較して大幅に
削減される。
【００２２】形態上の展開の処理においては、サンプル
用データセット２６はサンプル用パーツから生成され、
実際の検査データセット２６は被検査パッケージから生
成される。検査データセット２６はサンプル用データセ
ット２６と、生産ライン上のリアルタイムの検査工程中
において比較される。ここで注意しなければならない点
は形態上の展開法においても、方向エッジ強調法におい
てもサンプル用パッケージは学習モードにおいて１回だ
け検査されれば浴、他の何千という被検査パッケージは
実行モードにおいてサンプル用パッケージと比較するこ
とができるということである。システムの信頼性の改良
は、方向エッジ強調されたイメージまたは形態上の展開
によるイメージの形態上の操作、つまり形態拡大法（Mo
rphlogical dilation）および形態削減法（Morphologic
al skeletomization）等を用いることによって実現され
る。
【００２３】例えば、サンプル用パッケージの強調され
たイメージ（形態上の展開法によるイメージも、方向エ
ッジ強調によるイメージも）は好適には論理積演算の前
に拡大される。この拡大のプロセスにおいてはリードフ
ィンガー１２の強調されたイメージを１ピクセルだけ同
時に任意の方向へ拡大させる。拡大されたイメージは元
のイメージの全ての情報を保っているが、幾分大きくな
っている。この拡大されたイメージは受け入れ可能な、
ある範囲のリード１２の不整合を許容するために用いら
れる。
【００２４】拡大プロセスに加えて、またはその代わり
に、被検査パッケージの強調されたイメージは削減プロ
セスが実行される。このプロセスはイメージをふくらま
せる反対に痩せさせるのであり、イメージは全体的に同
時に１ピクセル分だけやせさせられ、結果として元のイ
メージの前情報を保っているが、いくぶん小さなイメー
ジをもたらす。
【００２５】この方法を用いると、被検査パッケージ体
がサンプル用イメージの内側にはまるかどうかを判定す
るため被検査パッケージのイメージをサンプル用イメー
ジと比較することができる。
【００２６】これらの方法はイメージ処理システムの信
頼性を大幅に増加させるとともに、変動性、倍率および
整合性という典型的な検査システムにおける問題をも考
慮している。
【００２７】このようにシステムの信頼性が高まること
によって検査システムの正確さを保ちながらオペレータ
の介在の必要性をかなりの割合で減らすことができる。
【００２８】本発明の方法を実施した装置の概略が図１
０に図示されている。半導体パッケージ１１およびリー
ド１２は光源３４によって照らされている。工業用ビデ
オカメラ３８が半導体パッケージ１１からのイメージを
捕え、イメージ情報を高速イメージ処理コンピュータ３
５へと供給する。
【００２９】高速イメージ処理コンピュータ３５は特に
バイナリデータとグレー階層のイメージを処理するため
に採用されており、方向エッジ強調、形態拡大、および
形態削減等の処理を実行する。
【００３０】この処理されたイメージはモニタ３６へと
送られ、ここでオペレータは検査プロセスを視覚的に観
察することができる。高速イメージ処理コンピュータ３
５はまたシステムコンピュータ３７へ接続されており、
システムコンピュータ３７はリード１２の位置、大きさ
および様々な外見上の形状および欠陥を決定する機能を
はたす。
【００３１】図１１は本発明の方法を流れ図で示したも
のである。ブロック４１に示されるようにサンプル用パ
ッケージがセットされる。次にブロック４２に示される
ようにサンプルパッケージのリードフィンガーのイメー
ジが得られる。この段階でブロック４３に示されるよう
にフレーム（ウィンドウ）がサンプル用リードフィンガ
ーイメージのまわりに位置合わせされ、ブロック４４に
示されるようにサンプル用リード（リードフィンガー）
のマスクイメージが作成される。ブロック４３および４
４に示されるプロセス段階は時系列的に順番にも、また
同時にも実行可能である。次にフレーム（ウィンドウ）
１４はブロック４５に示されるようにマスクイメージと
論理積演算される。次に被検査パッケージのリード（リ
ードフィンガー）のイメージが得られ、そのイメージは
ブロック４６および４７に示されるように数学的に強調
される。強調されたイメージは拡大され、ブロック４
８、４９に示されるようにマスクイメージは拡大された
イメージに位置合わせされる。マスクイメージが位置合
わせされると、マスクイメージはブロック５０に示され
るように拡大されたイメージと比較され、被検査半導体
パッケージ１１の受け入れ可能性を決定する。
【００３２】ここでリード数の多い半導体パッケージお
よびリードフレームのためのリアルタイムビジュアル自
動検査システムが提供されたことは明らかであろう。
【００３３】リードフレームのイメージがとらえられ、
リードフィンガーのイメージは形態上の展開法または方
向エッジ強調法を用いて強調される。学習モードにおい
て、サンプル用パッケージの強調されたイメージはその
元のイメージよりも少しだけ大きくするために拡大され
る。実行モードにおいて、被検査パッケージの強調され
たイメージは好適にはいくぶんイメージ自体を小さくす
るために削減される。変更を加えられた強調されたイメ
ージはリードイメージを横断するように投影されるフレ
ームイメージ１４と論理積演算される。論理積演算処理
の結果、リードに関する全ての情報、整合性、間隔およ
び大きさを含み、同時にリアルタイムの自動検査システ
ムにおいても素速く処理できるほどに十分に小さい圧縮
されたデータセットが得られる。
【００３４】本明細書を通してリードとリードフィンガ
ーとは同じ意味で用いられ、両方とも半導体リードおよ
び半導体リードフレームのリード部１２を表わすものと
する。またフレームイメージ１４とウィンドウとは同じ
意味で用いられている。
【図面の簡単な説明】
【図１Ａ】図１Ａは本発明によって自動的に検査するこ
とのできる半導体パッケージの完成品を表したものであ
る。
【図１Ｂ】図１Ｂは本発明によって自動的に検査するこ
とのできる半導体リードを表したものである。
【図２】図２は図１Ａおよび図１Ｂに図示されたリード
フィンガーのイメージを強調するのに用いられる形態上
の展開のプロセスの１段階を示したものである。
【図３】図３は図１Ａおよび図１Ｂに図示されたリード
フィンガーのイメージを強調するのに用いられる形態上
の展開のプロセスの１段階を示したものである。
【図４】図４は図１Ａおよび図１Ｂに図示されたリード
フィンガーのイメージを強調するのに用いられる形態上
の展開のプロセスの１段階を示したものである。
【図５】図５は図１Ａおよび図１Ｂに図示されたリード
フィンガーのイメージを強調するのに用いられる形態上
の展開のプロセスの１段階を示したものである。
【図６】図６は本発明の方法によって生成された圧縮さ
れたデータをグラフィックとして図示したものである。
【図７】図７は本発明の方法によって生成された圧縮さ
れたデータをグラフィックとして図示したものである。
【図８】図８は本発明の方法による方向エッジ強調技術
の利用方法を図示したものである。
【図９】図９は本発明の方法による方向エッジ強調技術
の利用方法を図示したものである。
【図１０】図１０は本発明の方法を用いる装置を簡略化
した図である。
【図１１】図１１は本発明の方法を流れ図で示したもの
である。
【符号の説明】
１１ 半導体パッケージ １２ リードフィンガー １４ フレームイメージ（ウインドウ） １６ リードフレーム

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体パッケージ（１１）のリードフィ
    ンガー（１２）を自動的に検査する方法であって：サン
    プル用パッケージを用意する段階；前記サンプル用パッ
    ケージのリードフィンガー（１２）のイメージを得る段
    階；前記リードフィンガーのイメージの周囲にフレーム
    イメージ（１４）を位置合わせする段階；前記リードフ
    ィンガーのイメージからサンプル用マスクイメージを作
    成する段階；前記フレームイメージ（１４）と前記サン
    プル用マスクイメージとを論理積演算する段階；検査対
    象となるリードフィンガー（１２）のイメージを得る段
    階；前記検査対象となるイメージを数学的に強調する段
    階；前記強調されたイメージを拡大する段階；前記拡大
    されたイメージに前記マスクイメージを位置合わせする
    段階；および前記マスクイメージと前記拡大されたイメ
    ージとを比較して前記リードフィンガーの受け入れ可能
    性を決定する段階；を含むことを特徴とする方法。
  2. 【請求項２】 半導体リードフレーム（１６）のリード
    フィンガー（１２）を自動的に検査する方法であって：
    リードフレームの一部であるリードフィンガーのイメー
    ジを含むリードフレームのイメージを得る段階；前記リ
    ードフィンガーのイメージを強調する段階；前記強調さ
    れたリードフィンガーのイメージを横断するようにフレ
    ームイメージ（１４）を配置する段階；前記強調された
    リードフィンガー（１２）のイメージとフレームイメー
    ジ（１４）とを論理積演算してリードフィンガー（１
    ２）の情報を表わすデータセットをもたらす段階；前記
    データセットと所定の標準規格とを比較してリードフィ
    ンガー（１２）の受け入れ可能性を決定する段階；を含
    むことを特徴とする方法。
  3. 【請求項３】 請求項２記載の方法であって、前記イメ
    ージを強調する段階は前記リードフィンガーイメージを
    方向エッジ強調することからなる、ところの方法。
  4. 【請求項４】 請求項２記載の方法であって、前記所定
    の標準規格はサンプル用リードフレームのイメージから
    生成された別のデータセットからなり、前記別のデータ
    セットは；前記サンプル用リードフレームのイメージを
    得る段階；前記サンプル用リードフレームのイメージの
    一部であるサンプル用リードフィンガーのイメージを強
    調する段階；前記強調されたサンプル用リードフィンガ
    ーのイメージを横断するように前記フレームイメージを
    配置する段階；前記フレームイメージと前記強調された
    サンプル用リードフィンガーのイメージとを論理積演算
    処理する段階；から生成される、ことを特徴とする方
    法。
  5. 【請求項５】 半導体パッケージのリードフィンガー
    （１２）を検査する方法であって：検査システムを学習
    モードにする段階；サンプル用リードフィンガー（１
    ２）を持つサンプル用パッケージ（１１）を用意する段
    階；前記サンプル用リードフィンガー（１２）のイメー
    ジを得る段階；前記サンプル用リードフィンガー（１
    ２）のイメージを強調する段階；前記サンプル用リード
    フィンガー（１２）のイメージを横断するようにフレー
    ムイメージ（１４）を配置する段階；前記サンプル用リ
    ードフィンガー（１２）の強調されたイメージと前記フ
    レームイメージ（１４）とを論理積演算処理してサンプ
    ル用データセットを作成する段階；検査システムを実行
    モードにする段階；検査対象となるパッケージ（１１）
    を用意する段階；前記検査対象となるパッケージのリー
    ドフィンガー（１２）のイメージを得る段階；前記リー
    ドフィンガー（１２）のイメージを強調する段階；前記
    リードフィンガー（１２）のイメージを横断するように
    前記フレームイメージ（１４）を配置する段階；前記強
    調されたリードフィンガー（１２）のイメージと前記フ
    レームイメージ（１４）とを論理積演算し検査対象のデ
    ータセットを生成する段階；および前記検査対象のデー
    タセットと前記サンプル用データセットとを比較して前
    記検査対象のパッケージの受け入れ可能性を決定する段
    階；を含むことを特徴とする方法。
JP15947991A 1990-06-04 1991-06-04 半導体パッケージの自動検査方法 Expired - Lifetime JP3252857B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/532,779 US5115475A (en) 1990-06-04 1990-06-04 Automatic semiconductor package inspection method
US532779 1990-06-04

Publications (2)

Publication Number Publication Date
JPH0621178A true JPH0621178A (ja) 1994-01-28
JP3252857B2 JP3252857B2 (ja) 2002-02-04

Family

ID=24123133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15947991A Expired - Lifetime JP3252857B2 (ja) 1990-06-04 1991-06-04 半導体パッケージの自動検査方法

Country Status (4)

Country Link
US (1) US5115475A (ja)
JP (1) JP3252857B2 (ja)
KR (1) KR100201510B1 (ja)
MY (1) MY105463A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7004775B1 (en) 2004-08-19 2006-02-28 Fujitsu Component Limited Contact member for flat wiring member and connector having the same

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459795A (en) * 1991-02-26 1995-10-17 Matsushita Electric Industrial Co., Ltd. Wiring pattern inspection apparatus for printed circuit board
AU671984B2 (en) * 1992-02-18 1996-09-19 Neopath, Inc. Method for identifying objects using data processing techniques
US5321767A (en) * 1992-08-28 1994-06-14 Kabushiki Kaisha Komatsu Seisakusho Method of forming a mask in image processing operation
JP3442466B2 (ja) * 1993-04-12 2003-09-02 株式会社リコー 画像処理装置および画像処理方法
US5452368A (en) * 1993-08-02 1995-09-19 Motorola, Inc. Method of detecting defects in semiconductor package leads
US5519496A (en) * 1994-01-07 1996-05-21 Applied Intelligent Systems, Inc. Illumination system and method for generating an image of an object
JP3547025B2 (ja) * 1994-08-23 2004-07-28 株式会社リコー 情報抽出方法
KR970053283A (ko) * 1995-12-26 1997-07-31 윌리엄 이. 힐러 반도체 패키지 윤곽 측정용 측정 유니트
US5963662A (en) 1996-08-07 1999-10-05 Georgia Tech Research Corporation Inspection system and method for bond detection and validation of surface mount devices
US5926557A (en) * 1997-02-26 1999-07-20 Acuity Imaging, Llc Inspection method
US6292173B1 (en) * 1998-09-11 2001-09-18 Stmicroelectronics S.R.L. Touchpad computer input system and method
US6738504B1 (en) * 1999-08-27 2004-05-18 Shinko Electric Industries Co., Ltd Inspection apparatus for semiconductor device and parts mounter using same
CA2296143A1 (fr) 2000-01-18 2001-07-18 9071 9410 Quebec Inc. Systeme d'inspection optique
JP4085584B2 (ja) * 2001-02-28 2008-05-14 コニカミノルタビジネステクノロジーズ株式会社 画像処理装置および画像形成装置
US10762618B1 (en) * 2019-02-14 2020-09-01 United Microelectronics Corp. Mask weak pattern recognition apparatus and mask weak pattern recognition method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3814845A (en) * 1973-03-01 1974-06-04 Bell Telephone Labor Inc Object positioning
US4509075A (en) * 1981-06-15 1985-04-02 Oxbridge, Inc. Automatic optical inspection apparatus
US4696047A (en) * 1985-02-28 1987-09-22 Texas Instruments Incorporated Apparatus for automatically inspecting electrical connecting pins
US4688939A (en) * 1985-12-27 1987-08-25 At&T Technologies, Inc. Method and apparatus for inspecting articles
US4969199A (en) * 1986-02-28 1990-11-06 Kabushiki Kaisha Toshiba Apparatus for inspecting the molded case of an IC device
JPS62288553A (ja) * 1986-06-06 1987-12-15 Sumitomo Special Metals Co Ltd 表面欠陥検出方法
US4851902A (en) * 1986-10-29 1989-07-25 Electroplating Engineers Of Japan, Limited Auatomatic inspection system for IC lead frames and visual inspection method thereof
JP2597370B2 (ja) * 1987-10-14 1997-04-02 株式会社ヒューテック シート状被検材の有意差検出方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7004775B1 (en) 2004-08-19 2006-02-28 Fujitsu Component Limited Contact member for flat wiring member and connector having the same

Also Published As

Publication number Publication date
KR100201510B1 (ko) 1999-06-15
US5115475A (en) 1992-05-19
MY105463A (en) 1994-10-31
JP3252857B2 (ja) 2002-02-04

Similar Documents

Publication Publication Date Title
JP3252857B2 (ja) 半導体パッケージの自動検査方法
KR100954703B1 (ko) 결함을 검출하는 방법 및 시스템
KR100532635B1 (ko) 외형 검사를 위한 이미지 프로세싱 방법
TWI412739B (zh) 缺陷檢測方法及缺陷檢測裝置
US20040120571A1 (en) Apparatus and methods for the inspection of objects
JPH0160767B2 (ja)
JPH07260701A (ja) 検査範囲認識方法
JP2006284471A (ja) パターン検査方法及びパターン検査装置並びにパターン検査用プログラム
JP2000163579A (ja) 外観検査方法およびその装置
JPH04169803A (ja) 検査方法及びその装置
JP4104213B2 (ja) 欠陥検出方法
JPH06258047A (ja) バンプ検査用データの教示方法
JPH1038542A (ja) 物体認識方法及び装置並びに記録媒体
JP2006145228A (ja) ムラ欠陥検出方法及び装置
JP2711649B2 (ja) 検査対象物の表面傷検出方法
JPH05203584A (ja) ワーク表面特徴量検出装置
JPH10141925A (ja) 外観検査装置
JP2563865B2 (ja) 画像認識装置及び方法
JPH0723845B2 (ja) 欠陥検出方法
JPS6385432A (ja) 線状欠陥の検査方法
JP3487963B2 (ja) 透明物体の検査方法
JP2000294612A (ja) チップレイアウト生成方法およびその装置
JP2003065970A (ja) 異物検査方法およびその装置
JP3171949B2 (ja) ワイヤボンディング検査方法
JP2001343338A (ja) プリント配線基板の検査方法及び検査装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071122

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 10