JPH06208798A - 低電圧電源で動作する電荷ポンプ - Google Patents
低電圧電源で動作する電荷ポンプInfo
- Publication number
- JPH06208798A JPH06208798A JP24767693A JP24767693A JPH06208798A JP H06208798 A JPH06208798 A JP H06208798A JP 24767693 A JP24767693 A JP 24767693A JP 24767693 A JP24767693 A JP 24767693A JP H06208798 A JPH06208798 A JP H06208798A
- Authority
- JP
- Japan
- Prior art keywords
- amplitude
- pump
- charge pump
- diode
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
- H02M3/076—Charge pumps of the Schenkel-type the clock signals being boosted to a value being higher than the input voltage value
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Read Only Memory (AREA)
- Dram (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【構成】 電源電圧信号(Vcc)の振幅を増大させるため
の電荷ポンプ(40)が開示される。電荷ポンプは補助ポン
プ(42)と、バッファ段(44)と、主ポンプ(46)とを含む。
補助ポンプは一対の相補的クロック信号(φ1,φ2)に応
じ、幾つかの中間電圧信号を生成する。中間電圧信号の
各々は異なる振幅を有し、それらは電源電圧信号の振幅
よりも大きい。バッファ段は、補助ポンプにより生成さ
れた幾つかの中間電圧信号に応じ、一対の相補的クロッ
ク信号の振幅を増大させる。主ポンプは、バッファ段に
より生成された一対の、振幅の増大された相補的クロッ
ク信号(φ1 +,φ2 +)に応じ、電源電圧信号の振幅を増大
させる。 【効果】 不当に抵抗性でなく、電力消費性でなく、ま
た物理的に大きくない、不揮発性メモリに必要な高電圧
を低電圧電源から効率的に生成する電荷ポンプが提供さ
れる。
の電荷ポンプ(40)が開示される。電荷ポンプは補助ポン
プ(42)と、バッファ段(44)と、主ポンプ(46)とを含む。
補助ポンプは一対の相補的クロック信号(φ1,φ2)に応
じ、幾つかの中間電圧信号を生成する。中間電圧信号の
各々は異なる振幅を有し、それらは電源電圧信号の振幅
よりも大きい。バッファ段は、補助ポンプにより生成さ
れた幾つかの中間電圧信号に応じ、一対の相補的クロッ
ク信号の振幅を増大させる。主ポンプは、バッファ段に
より生成された一対の、振幅の増大された相補的クロッ
ク信号(φ1 +,φ2 +)に応じ、電源電圧信号の振幅を増大
させる。 【効果】 不当に抵抗性でなく、電力消費性でなく、ま
た物理的に大きくない、不揮発性メモリに必要な高電圧
を低電圧電源から効率的に生成する電荷ポンプが提供さ
れる。
Description
【０００１】
【産業上の利用分野】本発明はデジタルメモリに対して
高電圧をもたらすために用いられる電荷ポンプに関し、
より詳しくは、低電圧電源で動作する電荷ポンプに関す
るものである。
高電圧をもたらすために用いられる電荷ポンプに関し、
より詳しくは、低電圧電源で動作する電荷ポンプに関す
るものである。
【０００２】
【従来の技術】ＥＥＰＲＯＭ、ＥＰＲＯＭ、及びＦＬＡ
ＳＨメモリのような、多くの不揮発性デジタルメモリ
は、情報の書き込み又は消去を行うために、比較的高い
電圧電位を必要とする。典型的には、必要とされる電圧
は大体、12−20ボルトである。殆どのデジタルシステム
の電源が供給する電圧は、例えば２−５ボルトといった
ずっと低い電圧であるから、供給電圧を不揮発性メモリ
が必要とする電位まで「押し上げる（pump up）」ため
に、高電圧生成のための種々の方法が用いられてきてい
る。
ＳＨメモリのような、多くの不揮発性デジタルメモリ
は、情報の書き込み又は消去を行うために、比較的高い
電圧電位を必要とする。典型的には、必要とされる電圧
は大体、12−20ボルトである。殆どのデジタルシステム
の電源が供給する電圧は、例えば２−５ボルトといった
ずっと低い電圧であるから、供給電圧を不揮発性メモリ
が必要とする電位まで「押し上げる（pump up）」ため
に、高電圧生成のための種々の方法が用いられてきてい
る。
【０００３】図１は従来の電荷ポンプ20を示すが、これ
は技術的に周知の、高電圧生成のために用いられるデバ
イスである。電圧乗算器とも呼ばれるこの電荷ポンプ20
は、電源電圧信号Vccの振幅を、不揮発性メモリが必要
とするプログラミング／消去電圧Vppまで増大（即ち
「押し上げ」）させる。
は技術的に周知の、高電圧生成のために用いられるデバ
イスである。電圧乗算器とも呼ばれるこの電荷ポンプ20
は、電源電圧信号Vccの振幅を、不揮発性メモリが必要
とするプログラミング／消去電圧Vppまで増大（即ち
「押し上げ」）させる。
【０００４】電荷ポンプ20は、幾つかの直列に接続され
たポンプ段22, 24, 26及び28から作成されている。ポン
プ段28は、ｎ番目のポンプ段を示している。ポンプ段2
2, 24, 26及び28の各々はそれぞれ、ダイオードD2, D3,
D4及びDnのそれぞれのアノードに接続されたコンデン
サC2, C3, C4及びCnからなる。電源電圧信号Vccは、ダ
イオードD1を介して、ポンプ段22のダイオードD2のアノ
ードに結合されている。押し上げられた電圧信号Vpp
は、ポンプ段28のダイオードDnのカソードから受け取ら
れる。ポンプ段22, 24, 26及び28の各々は、コンデンサ
C2, C3, C4及びCnのそれぞれを介して、一対の相補的な
クロック信号φ1及びφ2の一方に結合される。
たポンプ段22, 24, 26及び28から作成されている。ポン
プ段28は、ｎ番目のポンプ段を示している。ポンプ段2
2, 24, 26及び28の各々はそれぞれ、ダイオードD2, D3,
D4及びDnのそれぞれのアノードに接続されたコンデン
サC2, C3, C4及びCnからなる。電源電圧信号Vccは、ダ
イオードD1を介して、ポンプ段22のダイオードD2のアノ
ードに結合されている。押し上げられた電圧信号Vpp
は、ポンプ段28のダイオードDnのカソードから受け取ら
れる。ポンプ段22, 24, 26及び28の各々は、コンデンサ
C2, C3, C4及びCnのそれぞれを介して、一対の相補的な
クロック信号φ1及びφ2の一方に結合される。
【０００５】動作に際しては、コンデンサC2, C3, C4及
びCnは、クロック信号の各々の半分の間に、順次充電及
び放電される。詳しく言えば、コンデンサC2はクロック
信号φ1が低レベルとなるに際して、ダイオードD1を介
して充電される。同時にコンデンサC4は、コンデンサC
3、ダイオードD3及び正に進むクロックφ2を通る経路を
介して充電される。クロックが極性は反転した場合に、
電荷はコンデンサC2からコンデンサC3へとダイオードD2
を介して転送される。電荷の転送はダイオードによっ
て、左から右となるように制約されている。
びCnは、クロック信号の各々の半分の間に、順次充電及
び放電される。詳しく言えば、コンデンサC2はクロック
信号φ1が低レベルとなるに際して、ダイオードD1を介
して充電される。同時にコンデンサC4は、コンデンサC
3、ダイオードD3及び正に進むクロックφ2を通る経路を
介して充電される。クロックが極性は反転した場合に、
電荷はコンデンサC2からコンデンサC3へとダイオードD2
を介して転送される。電荷の転送はダイオードによっ
て、左から右となるように制約されている。
【０００６】コンデンサC2, C3, C4及びCnが順次充電及
び放電されるにつれて、電荷のパケットがダイオードの
連鎖D2, D3, D4及びDnに沿って「給送」される。ダイオ
ードD2, D3, D4及びDnのカソードにおける平均電圧電位
は、ダイオード連鎖の入力から出力へと、段々と増大す
る。かくして、ダイオードDnのカソードにおいて生成さ
れる電圧信号は、電源電圧信号Vccよりも大きな振幅を
有することになる。
び放電されるにつれて、電荷のパケットがダイオードの
連鎖D2, D3, D4及びDnに沿って「給送」される。ダイオ
ードD2, D3, D4及びDnのカソードにおける平均電圧電位
は、ダイオード連鎖の入力から出力へと、段々と増大す
る。かくして、ダイオードDnのカソードにおいて生成さ
れる電圧信号は、電源電圧信号Vccよりも大きな振幅を
有することになる。
【０００７】電源電圧信号が５ボルトの場合、電荷ポン
プ20は、不揮発性メモリによって必要とされる高電圧を
生成するのに十分なものである。この筋書きにおいて
は、大体10個のポンプ段が用いられる。さらにまた、ダ
イオードD2, D3, D4及びDn並びにコンデンサC2, C3, C4
及びCnを、ダイオード接続された及びコンデンサ接続さ
れたＭＯＳトランジスタで実現することが一般的であ
る。
プ20は、不揮発性メモリによって必要とされる高電圧を
生成するのに十分なものである。この筋書きにおいて
は、大体10個のポンプ段が用いられる。さらにまた、ダ
イオードD2, D3, D4及びDn並びにコンデンサC2, C3, C4
及びCnを、ダイオード接続された及びコンデンサ接続さ
れたＭＯＳトランジスタで実現することが一般的であ
る。
【０００８】
【発明が解決しようとする課題】しかしながら、ポータ
ブルコンピュータのような多くの今日のデジタルシステ
ムは、５ボルトよりも少ない電圧を供給する電源を有し
ている。５ボルトの電源用に設計されている電荷ポンプ
は、２つの理由から、低電圧電源には不適当である。第
１に、ポンプ段当たりで漸増する電圧の増大が小さいこ
とから、付加的なポンプ段が必要となる。ポンプ段の数
が増大すると、電荷ポンプの実効抵抗が増大し、これに
より不揮発性メモリに供給され得る電流の量が制限され
ることになる。第２に、「人体効果」（又は「Ｍ因
子」）として知られる現象により、後の方のポンプ段に
おけるコンデンサ接続トランジスタの実効しきい値電圧
が増大される。クロック信号の振幅は小さいから、人体
効果はトランジスタのコンダクタンスの減少を引き起こ
す。トランジスタの伝導が減少すると、後の方のポンプ
段は非常に抵抗性のものとなり、これが電流を厳しく制
限することになる。
ブルコンピュータのような多くの今日のデジタルシステ
ムは、５ボルトよりも少ない電圧を供給する電源を有し
ている。５ボルトの電源用に設計されている電荷ポンプ
は、２つの理由から、低電圧電源には不適当である。第
１に、ポンプ段当たりで漸増する電圧の増大が小さいこ
とから、付加的なポンプ段が必要となる。ポンプ段の数
が増大すると、電荷ポンプの実効抵抗が増大し、これに
より不揮発性メモリに供給され得る電流の量が制限され
ることになる。第２に、「人体効果」（又は「Ｍ因
子」）として知られる現象により、後の方のポンプ段に
おけるコンデンサ接続トランジスタの実効しきい値電圧
が増大される。クロック信号の振幅は小さいから、人体
効果はトランジスタのコンダクタンスの減少を引き起こ
す。トランジスタの伝導が減少すると、後の方のポンプ
段は非常に抵抗性のものとなり、これが電流を厳しく制
限することになる。
【０００９】図２は、低電圧電源について使用された場
合の、従来の電荷ポンプの不適切さを解消するための、
従来技術による試みを例示している。電荷ポンプ20と同
じ全体的な設計を有する第１段の電荷ポンプ30は、２ボ
ルトの電源電圧信号Vccにより付勢されている。やはりV
ccにより付勢されている第１の発振器32が、第１段の電
荷ポンプ30により使用される一対の相補的なクロック信
号φ1及びφ2を発生する。第１段の電荷ポンプ30の出力
Voは、第２の発振器34の電圧電源信号として用いられて
いる。この第２の発振器34は、第２段の電荷ポンプ36に
より使用するための、一対の相補的なクロック信号φ1 +
及びφ2 +を発生する。第２段の電荷ポンプ36は、やはり
電荷ポンプ20と全体的に同じ設計のものであり、電源電
圧Vccにより付勢されている。
合の、従来の電荷ポンプの不適切さを解消するための、
従来技術による試みを例示している。電荷ポンプ20と同
じ全体的な設計を有する第１段の電荷ポンプ30は、２ボ
ルトの電源電圧信号Vccにより付勢されている。やはりV
ccにより付勢されている第１の発振器32が、第１段の電
荷ポンプ30により使用される一対の相補的なクロック信
号φ1及びφ2を発生する。第１段の電荷ポンプ30の出力
Voは、第２の発振器34の電圧電源信号として用いられて
いる。この第２の発振器34は、第２段の電荷ポンプ36に
より使用するための、一対の相補的なクロック信号φ1 +
及びφ2 +を発生する。第２段の電荷ポンプ36は、やはり
電荷ポンプ20と全体的に同じ設計のものであり、電源電
圧Vccにより付勢されている。
【００１０】動作に際しては、第１段の電荷ポンプ30は
電源電圧信号Vccの振幅を増大させ（「押し上げ」）、
その結果出力信号Voを生ずる。出力信号Voは第２の発振
器34の電源電圧信号として用いられるから、相補的クロ
ック信号φ1 +及びφ2 +はクロック信号φ1及びφ2よりも
大きな振幅を有することになる。第２段の電荷ポンプ36
は低電圧電源Vccにより付勢されるから、増大された振
幅を有するクロック信号φ1 +及びφ2 +は、第２段の電荷
ポンプ36が電源電圧信号Vccを通常よりも増大（「押し
上げ」）するようにさせる。かくして、12−20ボルトの
範囲にあるプログラミング／消去電圧信号Vppが生成さ
れる。
電源電圧信号Vccの振幅を増大させ（「押し上げ」）、
その結果出力信号Voを生ずる。出力信号Voは第２の発振
器34の電源電圧信号として用いられるから、相補的クロ
ック信号φ1 +及びφ2 +はクロック信号φ1及びφ2よりも
大きな振幅を有することになる。第２段の電荷ポンプ36
は低電圧電源Vccにより付勢されるから、増大された振
幅を有するクロック信号φ1 +及びφ2 +は、第２段の電荷
ポンプ36が電源電圧信号Vccを通常よりも増大（「押し
上げ」）するようにさせる。かくして、12−20ボルトの
範囲にあるプログラミング／消去電圧信号Vppが生成さ
れる。
【００１１】図２の２段階電荷ポンプは、多数の不具合
を有している。第１に、２つの発振器が必要とされるこ
とから、ポンプの物理的な寸法が大きくなり、また付加
的な電力を消費する。第２に、第２の発振器34へと十分
な電力を供給するために、第１段の電荷ポンプ30におい
て非常に多数の素子が必要とされる。このような多数の
素子は、第１の発振器32からのより多くの電力を必要と
し、これにより第１の発振器32はかなりの量の電力を消
費するようになる。低電圧電源の用途においては、エネ
ルギー効率は非常に重要である。
を有している。第１に、２つの発振器が必要とされるこ
とから、ポンプの物理的な寸法が大きくなり、また付加
的な電力を消費する。第２に、第２の発振器34へと十分
な電力を供給するために、第１段の電荷ポンプ30におい
て非常に多数の素子が必要とされる。このような多数の
素子は、第１の発振器32からのより多くの電力を必要と
し、これにより第１の発振器32はかなりの量の電力を消
費するようになる。低電圧電源の用途においては、エネ
ルギー効率は非常に重要である。
【００１２】従って、不当に抵抗性でなく、電力消費性
でなく、また物理的に大きくないようにして、低電圧電
源から不揮発性メモリに必要とされる高電圧を生成する
ことのできる電荷ポンプに対するニーズが存在してい
る。
でなく、また物理的に大きくないようにして、低電圧電
源から不揮発性メモリに必要とされる高電圧を生成する
ことのできる電荷ポンプに対するニーズが存在してい
る。
【００１３】
【課題を解決するための手段】本発明は、電圧供給信号
の振幅を増大させるための電荷ポンプを供給するもので
ある。この電荷ポンプは、補助ポンプと、バッファ段
と、主ポンプとを含む。補助ポンプは、一対の相補的ク
ロック信号に応じて、幾つかの中間電圧信号を発生す
る。各々の中間電圧信号は、電圧供給信号の振幅よりも
大きな、異なる振幅を有している。バッファ段は、補助
ポンプにより発生されたこれらの幾つかの中間電圧信号
に応答して、一対の相補的クロック信号の振幅を増大さ
せる。主ポンプは、バッファ段により発生された、この
増大した振幅の一対の相補的クロック信号に応答して、
電圧供給信号の振幅を増大させる。
の振幅を増大させるための電荷ポンプを供給するもので
ある。この電荷ポンプは、補助ポンプと、バッファ段
と、主ポンプとを含む。補助ポンプは、一対の相補的ク
ロック信号に応じて、幾つかの中間電圧信号を発生す
る。各々の中間電圧信号は、電圧供給信号の振幅よりも
大きな、異なる振幅を有している。バッファ段は、補助
ポンプにより発生されたこれらの幾つかの中間電圧信号
に応答して、一対の相補的クロック信号の振幅を増大さ
せる。主ポンプは、バッファ段により発生された、この
増大した振幅の一対の相補的クロック信号に応答して、
電圧供給信号の振幅を増大させる。
【００１４】本発明の特徴及び利点についての一層の理
解は、本発明の原理が用いられている例示的な実施例を
記述している、以下の本発明の詳細な説明及び添付図面
を参照することにより得られるものである。
解は、本発明の原理が用いられている例示的な実施例を
記述している、以下の本発明の詳細な説明及び添付図面
を参照することにより得られるものである。
【００１５】
【実施例】図３を参照すると、そこには本発明による電
荷ポンプ40の例示的な回路実施例が示されている。この
電荷ポンプ40は、低電圧電源信号Vccの振幅を増大させ
ることが可能なものである。本発明の目的に関連して、
低電圧電源信号Vccは、５ボルトよりも低い電圧信号と
なっている。結果的に得られる出力信号は、不揮発性メ
モリにより必要とされる、高電圧のプログラミング／消
去電圧信号Vppである。
荷ポンプ40の例示的な回路実施例が示されている。この
電荷ポンプ40は、低電圧電源信号Vccの振幅を増大させ
ることが可能なものである。本発明の目的に関連して、
低電圧電源信号Vccは、５ボルトよりも低い電圧信号と
なっている。結果的に得られる出力信号は、不揮発性メ
モリにより必要とされる、高電圧のプログラミング／消
去電圧信号Vppである。
【００１６】全般的に言えば、電荷ポンプ40は、補助ポ
ンプ42と、バッファ段44と、主ポンプ46とを含む。電荷
ポンプ40は、単一の発振器48しか必要としない。低電圧
電源信号Vccにより付勢されている発振器48は、一対の
相補的クロック信号φ1及びφ2を発生する。
ンプ42と、バッファ段44と、主ポンプ46とを含む。電荷
ポンプ40は、単一の発振器48しか必要としない。低電圧
電源信号Vccにより付勢されている発振器48は、一対の
相補的クロック信号φ1及びφ2を発生する。
【００１７】補助ポンプ42は、ライン62及び64を介し
て、一対の相補的クロック信号φ1及びφ2を受信する。
補助ポンプ42の機能は、一対の相補的クロック信号φ1
及びφ2と、電源電圧信号Vccとに応じて、ノード50, 52
及び54において幾つかの中間電圧信号を発生することで
ある。ノード50, 52及び54において発生される中間電圧
信号の各々は、電源電圧信号Vccの振幅よりも大きな、
異なる振幅を有する。
て、一対の相補的クロック信号φ1及びφ2を受信する。
補助ポンプ42の機能は、一対の相補的クロック信号φ1
及びφ2と、電源電圧信号Vccとに応じて、ノード50, 52
及び54において幾つかの中間電圧信号を発生することで
ある。ノード50, 52及び54において発生される中間電圧
信号の各々は、電源電圧信号Vccの振幅よりも大きな、
異なる振幅を有する。
【００１８】バッファ段44は、ノード50, 52及び54にお
いて発生された中間電圧信号を、ライン56, 58及び60の
それぞれを介して受信する。バッファ段44の機能は、ラ
イン56, 58及び60上で受信した中間電圧信号を用いて、
一対の相補的クロック信号φ1及びφ2の振幅をφ1 +及び
φ2 +へと増大させることである。バッファ段44は、ライ
ン66及び68のそれぞれを介して、相補的クロック信号φ
1及びφ2を受信する。
いて発生された中間電圧信号を、ライン56, 58及び60の
それぞれを介して受信する。バッファ段44の機能は、ラ
イン56, 58及び60上で受信した中間電圧信号を用いて、
一対の相補的クロック信号φ1及びφ2の振幅をφ1 +及び
φ2 +へと増大させることである。バッファ段44は、ライ
ン66及び68のそれぞれを介して、相補的クロック信号φ
1及びφ2を受信する。
【００１９】主ポンプ46は、ライン70及び72のそれぞれ
を介して、振幅の増大した一対の相補的クロック信号φ
1 +及びφ2 +を受信する。主ポンプ46の機能は、振幅の増
大した一対の相補的クロック信号φ1 +及びφ2 +を用い
て、電源電圧信号Vccの振幅を増大させ、プログラミン
グ／消去電圧信号Vppを得ることである。
を介して、振幅の増大した一対の相補的クロック信号φ
1 +及びφ2 +を受信する。主ポンプ46の機能は、振幅の増
大した一対の相補的クロック信号φ1 +及びφ2 +を用い
て、電源電圧信号Vccの振幅を増大させ、プログラミン
グ／消去電圧信号Vppを得ることである。
【００２０】補助ポンプ42は、幾つかの直列に接続され
た補助ポンプ段74, 76及び78からなるという点におい
て、図１の電荷ポンプ20に類似している。補助ポンプ段
78は、ｘ番目の補助ポンプ段を示している。補助ポンプ
段74, 76及び78の各々はそれぞれ、直列に接続されたダ
イオードD8, D9及びDxのそれぞれのアノードに接続され
たコンデンサC8, C9及びCxからなっている。電源電圧信
号Vccは、ダイオードＤ７を介して、補助ポンプ段７４
のダイオードD8のアノードに結合されている。補助ポン
プ段74, 76及び78の各々は、コンデンサC8, C9及びCxの
それぞれを介して、ライン62及び64により伝送される一
対の相補的クロック信号φ1及びφ2の一方に結合されて
いる。
た補助ポンプ段74, 76及び78からなるという点におい
て、図１の電荷ポンプ20に類似している。補助ポンプ段
78は、ｘ番目の補助ポンプ段を示している。補助ポンプ
段74, 76及び78の各々はそれぞれ、直列に接続されたダ
イオードD8, D9及びDxのそれぞれのアノードに接続され
たコンデンサC8, C9及びCxからなっている。電源電圧信
号Vccは、ダイオードＤ７を介して、補助ポンプ段７４
のダイオードD8のアノードに結合されている。補助ポン
プ段74, 76及び78の各々は、コンデンサC8, C9及びCxの
それぞれを介して、ライン62及び64により伝送される一
対の相補的クロック信号φ1及びφ2の一方に結合されて
いる。
【００２１】動作に際しては、コンデンサC8, C9及びCx
は順次充電及び放電され、電荷のパケットを直列に接続
されたダイオードD8, D9及びDxに沿って「給送」する。
ダイオードD7は、電荷が電源電圧Vccへと戻って給送さ
れるのを防止する。ノード50,52及び54（ダイオードD8,
D9及びDxのカソード）における平均電位は、ダイオー
ド連鎖の入力から出力へと向けて段々と増大する。即
ち、平均電位は、補助ポンプ段当たりでΔボルト増大す
る。この増大の結果、ノード50で発生される信号の振幅
はVcc＋Δに等しく、ノード52で発生される信号の振幅
はVcc＋２Δに等しく、ノード54で発生される信号の振
幅はVcc＋ｘΔに等しい。かくして、ノード50, 52及び5
4において存在する各々の中間電圧信号の振幅は、電源
電圧信号Vccの振幅よりも大きくなる。
は順次充電及び放電され、電荷のパケットを直列に接続
されたダイオードD8, D9及びDxに沿って「給送」する。
ダイオードD7は、電荷が電源電圧Vccへと戻って給送さ
れるのを防止する。ノード50,52及び54（ダイオードD8,
D9及びDxのカソード）における平均電位は、ダイオー
ド連鎖の入力から出力へと向けて段々と増大する。即
ち、平均電位は、補助ポンプ段当たりでΔボルト増大す
る。この増大の結果、ノード50で発生される信号の振幅
はVcc＋Δに等しく、ノード52で発生される信号の振幅
はVcc＋２Δに等しく、ノード54で発生される信号の振
幅はVcc＋ｘΔに等しい。かくして、ノード50, 52及び5
4において存在する各々の中間電圧信号の振幅は、電源
電圧信号Vccの振幅よりも大きくなる。
【００２２】主ポンプ46もまた、図１の電荷ポンプ20に
類似している。主ポンプ46は、幾つかの直列に接続され
た主ポンプ段80, 82及び84からなる。主ポンプ段84は、
ｙ番目の主ポンプ段を表している。各々の主ポンプ段8
0, 82及び84はそれぞれ、直列に接続されたダイオードD
12, D13及びDyのそれぞれのアノードに接続されたコン
デンサC12, C13及びCyからなっている。電源電圧信号Vc
cは、ダイオードD11を介して、主ポンプ段80のダイオー
ドD12のアノードに結合されている。増大した振幅Vppを
有する電源電圧信号は、主ポンプ段84のダイオードDyの
カソードから受け取られる。主ポンプ段80, 82及び84の
各々は、コンデンサC12, C13及びCyのそれぞれを介し
て、ライン70及び72のそれぞれにより伝送される、振幅
の増大した一対の相補的クロック信号φ1 +及びφ2 +の一
方へと結合されている。
類似している。主ポンプ46は、幾つかの直列に接続され
た主ポンプ段80, 82及び84からなる。主ポンプ段84は、
ｙ番目の主ポンプ段を表している。各々の主ポンプ段8
0, 82及び84はそれぞれ、直列に接続されたダイオードD
12, D13及びDyのそれぞれのアノードに接続されたコン
デンサC12, C13及びCyからなっている。電源電圧信号Vc
cは、ダイオードD11を介して、主ポンプ段80のダイオー
ドD12のアノードに結合されている。増大した振幅Vppを
有する電源電圧信号は、主ポンプ段84のダイオードDyの
カソードから受け取られる。主ポンプ段80, 82及び84の
各々は、コンデンサC12, C13及びCyのそれぞれを介し
て、ライン70及び72のそれぞれにより伝送される、振幅
の増大した一対の相補的クロック信号φ1 +及びφ2 +の一
方へと結合されている。
【００２３】動作に際しては、コンデンサC12, C13及び
Cyは順次充電及び放電され、電荷のパケットを直列に接
続されたダイオードD12, D13及びDyに沿って「給送」す
る。ダイオードD11は、電荷が電源電圧Vccへと戻って給
送されるのを防止する。ダイオードD12, D13及びDyのカ
ソードにおける平均電位は、ダイオード連鎖の入力から
出力へと向けて段々と増大する。かくして、ダイオード
Dyのカソードにおいて発生される電圧信号、即ちVpp
は、電源電圧信号Vccよりも大きな振幅を有する。
Cyは順次充電及び放電され、電荷のパケットを直列に接
続されたダイオードD12, D13及びDyに沿って「給送」す
る。ダイオードD11は、電荷が電源電圧Vccへと戻って給
送されるのを防止する。ダイオードD12, D13及びDyのカ
ソードにおける平均電位は、ダイオード連鎖の入力から
出力へと向けて段々と増大する。かくして、ダイオード
Dyのカソードにおいて発生される電圧信号、即ちVpp
は、電源電圧信号Vccよりも大きな振幅を有する。
【００２４】バッファ段は、一対の相補的クロック信号
φ1及びφ2の振幅を増大させるために用いられる幾つか
のバッファを含んでいる。好ましくは、インバータがバ
ッファとして用いられる。かくしてバッファ段44は、直
列に接続されたインバータIA1, IA2及びIAzの第１の組
と、直列に接続されたインバータIB1, IB2及びIBzの第
２の組からなっている。直列に接続されたインバータIA
1, IA2及びIAzの第１の組の機能は、相補的クロック信
号φ1の振幅を増大させることであり、直列に接続され
たインバータIB1, IB2及びIBzの第２の組の機能は、相
補的クロック信号φ2の振幅を増大させることである。
φ1及びφ2の振幅を増大させるために用いられる幾つか
のバッファを含んでいる。好ましくは、インバータがバ
ッファとして用いられる。かくしてバッファ段44は、直
列に接続されたインバータIA1, IA2及びIAzの第１の組
と、直列に接続されたインバータIB1, IB2及びIBzの第
２の組からなっている。直列に接続されたインバータIA
1, IA2及びIAzの第１の組の機能は、相補的クロック信
号φ1の振幅を増大させることであり、直列に接続され
たインバータIB1, IB2及びIBzの第２の組の機能は、相
補的クロック信号φ2の振幅を増大させることである。
【００２５】インバータIA1は、ライン66を介して相補
的クロック信号φ1をその入力に受け取り、インバータI
B1は、ライン68を介して相補的クロック信号φ2をその
入力に受け取る。インバータIAzはライン70を介して振
幅の増大した相補的クロック信号φ1 +を出力し、インバ
ータIBzはライン72を介して振幅の増大した相補的クロ
ック信号φ2 +を出力する。
的クロック信号φ1をその入力に受け取り、インバータI
B1は、ライン68を介して相補的クロック信号φ2をその
入力に受け取る。インバータIAzはライン70を介して振
幅の増大した相補的クロック信号φ1 +を出力し、インバ
ータIBzはライン72を介して振幅の増大した相補的クロ
ック信号φ2 +を出力する。
【００２６】直列に接続されたインバータIA1, IA2及び
IAzの第１の組にあるインバータの各々は、補助ポンプ4
2によってノード50, 52及び54において発生された異な
る中間電圧信号によって付勢される。同様に、直列に接
続されたインバータIB1, IB2及びIBzの第２の組にある
インバータの各々は、補助ポンプ42によってノード50,5
2及び54において発生された異なる中間電圧信号によっ
て付勢される。かくして、インバータIA1及びIB1はライ
ン56を介してノード50における中間電圧信号により付勢
され、インバータIA2及びIB2はライン58を介してノード
52における中間電圧信号により付勢され、インバータIA
z及びIBzはライン60を介してノード58における中間電圧
信号により付勢される。
IAzの第１の組にあるインバータの各々は、補助ポンプ4
2によってノード50, 52及び54において発生された異な
る中間電圧信号によって付勢される。同様に、直列に接
続されたインバータIB1, IB2及びIBzの第２の組にある
インバータの各々は、補助ポンプ42によってノード50,5
2及び54において発生された異なる中間電圧信号によっ
て付勢される。かくして、インバータIA1及びIB1はライ
ン56を介してノード50における中間電圧信号により付勢
され、インバータIA2及びIB2はライン58を介してノード
52における中間電圧信号により付勢され、インバータIA
z及びIBzはライン60を介してノード58における中間電圧
信号により付勢される。
【００２７】バッファ段44はまた、ライン56, 58及び60
と接地電位との間にそれぞれ接続された、フィルタコン
デンサC16, C17及びCzを含んでいる。フィルタコンデン
サC16, C17及びCzの１つの目的は、ライン56, 58及び60
により伝送される中間電圧信号におけるリプルを平らに
することである。フィルタコンデンサC16, C17及びCzの
別の目的については後述する。
と接地電位との間にそれぞれ接続された、フィルタコン
デンサC16, C17及びCzを含んでいる。フィルタコンデン
サC16, C17及びCzの１つの目的は、ライン56, 58及び60
により伝送される中間電圧信号におけるリプルを平らに
することである。フィルタコンデンサC16, C17及びCzの
別の目的については後述する。
【００２８】動作に際して、インバータIA1, IA2及びIA
zは、相補的クロック信号φ1の振幅を段々と増大させ、
インバータIB1, IB2及びIBzは、相補的クロック信号φ2
の振幅を段々と増大させる。これらの振幅が増大される
のは、連続するインバータの各々が、先行するインバー
タを付勢している電源電圧信号よりも大きな振幅を有す
る電圧供給信号により、ライン56, 58及び60を介して付
勢されているからである。
zは、相補的クロック信号φ1の振幅を段々と増大させ、
インバータIB1, IB2及びIBzは、相補的クロック信号φ2
の振幅を段々と増大させる。これらの振幅が増大される
のは、連続するインバータの各々が、先行するインバー
タを付勢している電源電圧信号よりも大きな振幅を有す
る電圧供給信号により、ライン56, 58及び60を介して付
勢されているからである。
【００２９】好ましくは、直列に接続されたインバータ
IA1, IA2, IAz, IB1, IB2及びIBzの第１及び第２の組を
実施するために、ＣＭＯＳインバータが用いられる。し
かしながら、他のタイプのインバータも、本発明のイン
バータを実現するために用いることができると考えられ
る。
IA1, IA2, IAz, IB1, IB2及びIBzの第１及び第２の組を
実施するために、ＣＭＯＳインバータが用いられる。し
かしながら、他のタイプのインバータも、本発明のイン
バータを実現するために用いることができると考えられ
る。
【００３０】図４を参照すると、そこにはインバータIA
1, IA2, IB1及びIB2のＣＭＯＳ実施形態の概略的なダイ
ヤグラムが示されている。インバータIA1は、ｐチャネ
ルＭＯＳトランジスタMP1と、ｎチャネルＭＯＳトラン
ジスタMN1とを含む。トランジスタMP1とMN1のゲートは
両方とも、相補的クロック信号φ1を伝送するライン66
に接続されている。トランジスタMP1のソースは、補助
ポンプ42のノード50において発生される中間電圧信号を
伝送するライン56に接続されている。トランジスタMP1
及びMN1のドレーンは一緒に接続され、トランジスタMN1
のソースは接地されている。
1, IA2, IB1及びIB2のＣＭＯＳ実施形態の概略的なダイ
ヤグラムが示されている。インバータIA1は、ｐチャネ
ルＭＯＳトランジスタMP1と、ｎチャネルＭＯＳトラン
ジスタMN1とを含む。トランジスタMP1とMN1のゲートは
両方とも、相補的クロック信号φ1を伝送するライン66
に接続されている。トランジスタMP1のソースは、補助
ポンプ42のノード50において発生される中間電圧信号を
伝送するライン56に接続されている。トランジスタMP1
及びMN1のドレーンは一緒に接続され、トランジスタMN1
のソースは接地されている。
【００３１】インバータIB1は、ｐチャネルＭＯＳトラ
ンジスタMP3と、ｎチャネルＭＯＳトランジスタMN3とを
含む。トランジスタMP3とMN3のゲートは両方とも、相補
的クロック信号φ2を伝送するライン68に接続されてい
る。トランジスタMP3のソースは、補助ポンプ42のノー
ド50において発生される中間電圧信号を伝送するライン
56に接続されている。トランジスタMP3及びMN3のドレー
ンは一緒に接続され、トランジスタMN3のソースは接地
されている。
ンジスタMP3と、ｎチャネルＭＯＳトランジスタMN3とを
含む。トランジスタMP3とMN3のゲートは両方とも、相補
的クロック信号φ2を伝送するライン68に接続されてい
る。トランジスタMP3のソースは、補助ポンプ42のノー
ド50において発生される中間電圧信号を伝送するライン
56に接続されている。トランジスタMP3及びMN3のドレー
ンは一緒に接続され、トランジスタMN3のソースは接地
されている。
【００３２】ｐチャネルＭＯＳトランジスタMP2と、ｎ
チャネルＭＯＳトランジスタMN2とを含むインバータIA2
は、インバータIA1の出力を受信する。即ち、トランジ
スタMP2及びMN2のゲートは両方とも、インバータIA1の
出力を伝送するライン86に接続されている。インバータ
IA1と同様に、トランジスタMP2のソースは、補助ポンプ
42のノード52において発生される中間電圧信号を伝送す
るライン58に接続されている。トランジスタMP2及びMN2
のドレーンは一緒に接続され、トランジスタMN2のソー
スは接地されている。
チャネルＭＯＳトランジスタMN2とを含むインバータIA2
は、インバータIA1の出力を受信する。即ち、トランジ
スタMP2及びMN2のゲートは両方とも、インバータIA1の
出力を伝送するライン86に接続されている。インバータ
IA1と同様に、トランジスタMP2のソースは、補助ポンプ
42のノード52において発生される中間電圧信号を伝送す
るライン58に接続されている。トランジスタMP2及びMN2
のドレーンは一緒に接続され、トランジスタMN2のソー
スは接地されている。
【００３３】ｐチャネルＭＯＳトランジスタMP4と、ｎ
チャネルＭＯＳトランジスタMN4とを含むインバータIB2
は、インバータIB1の出力を受信する。即ち、トランジ
スタMP4及びMN4のゲートは両方とも、インバータIB1の
出力を伝送するライン88に接続されている。インバータ
IB1と同様に、トランジスタMP4のソースは、補助ポンプ
42のノード52において発生される中間電圧信号を伝送す
るライン58に接続されている。トランジスタMP4及びMN4
のドレーンは一緒に接続され、トランジスタMN4のソー
スは接地されている。
チャネルＭＯＳトランジスタMN4とを含むインバータIB2
は、インバータIB1の出力を受信する。即ち、トランジ
スタMP4及びMN4のゲートは両方とも、インバータIB1の
出力を伝送するライン88に接続されている。インバータ
IB1と同様に、トランジスタMP4のソースは、補助ポンプ
42のノード52において発生される中間電圧信号を伝送す
るライン58に接続されている。トランジスタMP4及びMN4
のドレーンは一緒に接続され、トランジスタMN4のソー
スは接地されている。
【００３４】ＣＭＯＳインバータの一般的な動作は周知
である。例としてインバータIA1を用いると、ライン66
を介してトランジスタMP1及びMN1のゲートで受信される
相補的クロック信号φ1は、一度にこれらのトランジス
タの一方のみしかスイッチングしない。相補的クロック
信号φ1が高レベルの場合には、即ちVccに等しい場合に
は、トランジスタMP1はスイッチオフされ、トランジス
タMN1はスイッチオンされて、ライン86を低レベルに引
っ張る。相補的クロック信号φ2が低レベル、即ち接地
電位に等しい場合には、トランジスタMP1はスイッチオ
ンし、トランジスタMN1はスイッチオフされて、ライン8
6は高レベルに引っ張られる。
である。例としてインバータIA1を用いると、ライン66
を介してトランジスタMP1及びMN1のゲートで受信される
相補的クロック信号φ1は、一度にこれらのトランジス
タの一方のみしかスイッチングしない。相補的クロック
信号φ1が高レベルの場合には、即ちVccに等しい場合に
は、トランジスタMP1はスイッチオフされ、トランジス
タMN1はスイッチオンされて、ライン86を低レベルに引
っ張る。相補的クロック信号φ2が低レベル、即ち接地
電位に等しい場合には、トランジスタMP1はスイッチオ
ンし、トランジスタMN1はスイッチオフされて、ライン8
6は高レベルに引っ張られる。
【００３５】インバータIA1, IA2, IB1及びIB2は、従来
のＣＭＯＳインバータとは幾らか異なるように機能す
る。なぜならそれらは、ライン56及び58を介して、段々
と高くなる中間電圧信号によって付勢されているからで
ある。従って、ｐチャネルトランジスタMP1及びMP3がス
イッチオンすると、ライン86及び88はVcc＋Δへと引き
上げられ、ｐチャネルトランジスタMP2及びMP4がスイッ
チオンすると、ライン90及び92はVcc＋２Δへと引き上
げられる。連続するインバータの各々を僅かにより大き
な振幅の電圧供給信号で付勢することにより、相補的ク
ロック信号φ1及びφ2の振幅は、徐々に増大される。図
３のように、バッファ段44における第１及び第２のイン
バータの組について、ｚ個のインバータが用いられた場
合には、振幅の増大した相補的クロック信号φ1 +及びφ
2 +の振幅は、Vcc＋ｚΔとなる。
のＣＭＯＳインバータとは幾らか異なるように機能す
る。なぜならそれらは、ライン56及び58を介して、段々
と高くなる中間電圧信号によって付勢されているからで
ある。従って、ｐチャネルトランジスタMP1及びMP3がス
イッチオンすると、ライン86及び88はVcc＋Δへと引き
上げられ、ｐチャネルトランジスタMP2及びMP4がスイッ
チオンすると、ライン90及び92はVcc＋２Δへと引き上
げられる。連続するインバータの各々を僅かにより大き
な振幅の電圧供給信号で付勢することにより、相補的ク
ロック信号φ1及びφ2の振幅は、徐々に増大される。図
３のように、バッファ段44における第１及び第２のイン
バータの組について、ｚ個のインバータが用いられた場
合には、振幅の増大した相補的クロック信号φ1 +及びφ
2 +の振幅は、Vcc＋ｚΔとなる。
【００３６】初期的な分析では、相補的クロック信号φ
1及びφ2の振幅は、Vcc＋ｚΔの振幅を有する電圧供給
信号により付勢された、単一のインバータのみを用いる
ことによって、φ1 +及びφ2 +へと増大することができる
との理解もなされるかもしれない。単一のインバータの
みによって、クロック信号の振幅をそのような大きな値
だけ増大しようと試みると、ｎチャネルＭＯＳトランジ
スタがスイッチオンする場合にｐチャネルＭＯＳトラン
ジスタがカットオフしないという結果になる。両方のト
ランジスタが同時にスイッチオンすると、電流は電源か
ら、両方のトランジスタを通って接地電位へと流れる。
この「トーテムポール電流」は、電力消費を大きく増大
させ、より非効率的な電荷ポンプとなってしまう。
1及びφ2の振幅は、Vcc＋ｚΔの振幅を有する電圧供給
信号により付勢された、単一のインバータのみを用いる
ことによって、φ1 +及びφ2 +へと増大することができる
との理解もなされるかもしれない。単一のインバータの
みによって、クロック信号の振幅をそのような大きな値
だけ増大しようと試みると、ｎチャネルＭＯＳトランジ
スタがスイッチオンする場合にｐチャネルＭＯＳトラン
ジスタがカットオフしないという結果になる。両方のト
ランジスタが同時にスイッチオンすると、電流は電源か
ら、両方のトランジスタを通って接地電位へと流れる。
この「トーテムポール電流」は、電力消費を大きく増大
させ、より非効率的な電荷ポンプとなってしまう。
【００３７】インバータ中におけるトーテムポール電流
を回避するために、ΔはｐチャネルＭＯＳトランジスタ
のしきい値電圧よりも小さくなければならない。その結
果として、Δがトーテムポール電流を回避するために小
さいままでなければならないとすれば、単一のインバー
タが増大することのできるクロック信号の振幅は、小さ
な量だけであるということになる。従って、クロック信
号φ1及びφ2の振幅をφ1 +及びφ2 +へと段々と増大させ
るためには、幾つかの直列に接続されたインバータが必
要とされる。さらに、フィルタコンデンサC16及びC17は
Δの大きさを制御しており、それがｐチャネルトランジ
スタのしきい値電圧未満にとどまることを確実なものと
している。
を回避するために、ΔはｐチャネルＭＯＳトランジスタ
のしきい値電圧よりも小さくなければならない。その結
果として、Δがトーテムポール電流を回避するために小
さいままでなければならないとすれば、単一のインバー
タが増大することのできるクロック信号の振幅は、小さ
な量だけであるということになる。従って、クロック信
号φ1及びφ2の振幅をφ1 +及びφ2 +へと段々と増大させ
るためには、幾つかの直列に接続されたインバータが必
要とされる。さらに、フィルタコンデンサC16及びC17は
Δの大きさを制御しており、それがｐチャネルトランジ
スタのしきい値電圧未満にとどまることを確実なものと
している。
【００３８】補助ポンプ42のダイオードD7, D8, D9及び
Dx、並びに主ポンプ46のダイオードD11, D12, D13及びD
yは、ダイオード接続されたＭＯＳトランジスタにより
実施されるのが好ましい。さらにまた、補助ポンプ42の
コンデンサC8, C9及びCx、主ポンプ46のコンデンサC12,
C13及びCy、並びにフィルタコンデンサC16, C17及びCz
は、コンデンサ接続されたＭＯＳトランジスタで実施さ
れるのが好ましい。これらの実施形態が好ましいのは、
ＭＯＳトランジスタは、非制約形端子を有するコンデン
サ及びダイオードの場合よりも、シリコンでもってより
効率的に実現されるためである。
Dx、並びに主ポンプ46のダイオードD11, D12, D13及びD
yは、ダイオード接続されたＭＯＳトランジスタにより
実施されるのが好ましい。さらにまた、補助ポンプ42の
コンデンサC8, C9及びCx、主ポンプ46のコンデンサC12,
C13及びCy、並びにフィルタコンデンサC16, C17及びCz
は、コンデンサ接続されたＭＯＳトランジスタで実施さ
れるのが好ましい。これらの実施形態が好ましいのは、
ＭＯＳトランジスタは、非制約形端子を有するコンデン
サ及びダイオードの場合よりも、シリコンでもってより
効率的に実現されるためである。
【００３９】図５を参照すると、そこにはポンプ段94が
示されており、これは補助ポンプ段74, 76及び78の何れ
か又は全てについて、或いは主ポンプ段80, 82及び84の
何れか又は全てについて用いることのできるものであ
る。このポンプ段94は、ダイオード接続されたｎチャネ
ルＭＯＳトランジスタMN6と、コンデンサ接続されたｎ
チャネルＭＯＳトランジスタMN7とを含んでいる。トラ
ンジスタMN6は好ましくは、約0.2−0.3ボルトのしきい
値電圧を有する固有（native）トランジスタである。ト
ランジスタMN7は好ましくは、約-1.0ボルトのしきい値
電圧を有するデプレッション形トランジスタである。ト
ランジスタMN7は殆どいつも、本発明に関連する電圧レ
ベルについてはドレーンからソースへの導電チャネルを
有するものである。
示されており、これは補助ポンプ段74, 76及び78の何れ
か又は全てについて、或いは主ポンプ段80, 82及び84の
何れか又は全てについて用いることのできるものであ
る。このポンプ段94は、ダイオード接続されたｎチャネ
ルＭＯＳトランジスタMN6と、コンデンサ接続されたｎ
チャネルＭＯＳトランジスタMN7とを含んでいる。トラ
ンジスタMN6は好ましくは、約0.2−0.3ボルトのしきい
値電圧を有する固有（native）トランジスタである。ト
ランジスタMN7は好ましくは、約-1.0ボルトのしきい値
電圧を有するデプレッション形トランジスタである。ト
ランジスタMN7は殆どいつも、本発明に関連する電圧レ
ベルについてはドレーンからソースへの導電チャネルを
有するものである。
【００４０】ダイオード接続されたトランジスタMN6
は、ゲートがドレーンへと接続されており、ドレーンか
らソースへの単一方向の導電性という、ダイオードの機
能をもたらしている。コンデンサ接続されたトランジス
タMN7は、ソースがドレーンに接続されており、ゲート
とドレーン／ソースの間で電荷を蓄積するという、コン
デンサの機能をもたらしている。
は、ゲートがドレーンへと接続されており、ドレーンか
らソースへの単一方向の導電性という、ダイオードの機
能をもたらしている。コンデンサ接続されたトランジス
タMN7は、ソースがドレーンに接続されており、ゲート
とドレーン／ソースの間で電荷を蓄積するという、コン
デンサの機能をもたらしている。
【００４１】ポンプ段94は、コンデンサ接続されたトラ
ンジスタMN7のゲートを、ダイオード接続されたトラン
ジスタMN6のドレーンに接続することによって構成され
ている。この構成は、コンデンサの一方の端子をダイオ
ードのアノードに接続することと大体同じである。従っ
て、ポンプ段94は、補助ポンプ段74, 76及び78の何れ
か、並びに主ポンプ段80, 82及び84の何れかについて、
容易に置換させることができる。置換された場合、トラ
ンジスタMN7のドレーン／ソースは一対の相補的クロッ
ク信号φ1及びφ2（又は主ポンプ46について使用された
場合には、φ1 +及びφ2 +）の一方に接続され、ダイオー
ド接続されたトランジスタMN6は、他のダイオード接続
されたトランジスタと直列に接続される。
ンジスタMN7のゲートを、ダイオード接続されたトラン
ジスタMN6のドレーンに接続することによって構成され
ている。この構成は、コンデンサの一方の端子をダイオ
ードのアノードに接続することと大体同じである。従っ
て、ポンプ段94は、補助ポンプ段74, 76及び78の何れ
か、並びに主ポンプ段80, 82及び84の何れかについて、
容易に置換させることができる。置換された場合、トラ
ンジスタMN7のドレーン／ソースは一対の相補的クロッ
ク信号φ1及びφ2（又は主ポンプ46について使用された
場合には、φ1 +及びφ2 +）の一方に接続され、ダイオー
ド接続されたトランジスタMN6は、他のダイオード接続
されたトランジスタと直列に接続される。
【００４２】図６を参照すると、そこには代替的なポン
プ段96が示されている。ポンプ段96は技術的に公知のも
のであり、より平滑化されリプルが減少された出力をも
たらすことから、補助ポンプ段74, 76及び78について好
ましく用いられる。しかしながら、ポンプ段96はまた、
主ポンプ段80, 82及び84についても用いることができ
る。ポンプ段96は、ノード98からノード100への、単一
方向の導電性をもたらす。一対の相補的クロック信号φ
1及びφ2の一方のみを用いるポンプ段94とは異なり、ポ
ンプ段96は相補的クロック信号φ1及びφ2の両方を用い
る。
プ段96が示されている。ポンプ段96は技術的に公知のも
のであり、より平滑化されリプルが減少された出力をも
たらすことから、補助ポンプ段74, 76及び78について好
ましく用いられる。しかしながら、ポンプ段96はまた、
主ポンプ段80, 82及び84についても用いることができ
る。ポンプ段96は、ノード98からノード100への、単一
方向の導電性をもたらす。一対の相補的クロック信号φ
1及びφ2の一方のみを用いるポンプ段94とは異なり、ポ
ンプ段96は相補的クロック信号φ1及びφ2の両方を用い
る。
【００４３】詳しく述べると、ポンプ段96は２つのコン
デンサ接続されたｎチャネルＭＯＳトランジスタMN9及
びMN10を含み、それらのソース／ドレーンは、相補的ク
ロック信号φ1及びφ2のそれぞれに接続されている。２
つのダイオード接続されたｎチャネルＭＯＳトランジス
タMN11及びMN12は、それらのゲート／ドレーンが、トラ
ンジスタMN9及びMN10のゲートのそれぞれに接続されて
いる。トランジスタMN11及びMN12のソースは、出力ノー
ド100を形成している。そして、２つのｎチャネルＭＯ
ＳトランジスタMN13及びMN14は、それらのソースがトラ
ンジスタMN11及びMN12のドレーンのそれぞれに接続され
ており、それらのドレーンは一緒に接続されて入力ノー
ド98を形成している。トランジスタMN13のゲートはトラ
ンジスタMN12のゲートに接続され、トランジスタMN14の
ゲートはトランジスタMN11のゲートに接続されている。
デンサ接続されたｎチャネルＭＯＳトランジスタMN9及
びMN10を含み、それらのソース／ドレーンは、相補的ク
ロック信号φ1及びφ2のそれぞれに接続されている。２
つのダイオード接続されたｎチャネルＭＯＳトランジス
タMN11及びMN12は、それらのゲート／ドレーンが、トラ
ンジスタMN9及びMN10のゲートのそれぞれに接続されて
いる。トランジスタMN11及びMN12のソースは、出力ノー
ド100を形成している。そして、２つのｎチャネルＭＯ
ＳトランジスタMN13及びMN14は、それらのソースがトラ
ンジスタMN11及びMN12のドレーンのそれぞれに接続され
ており、それらのドレーンは一緒に接続されて入力ノー
ド98を形成している。トランジスタMN13のゲートはトラ
ンジスタMN12のゲートに接続され、トランジスタMN14の
ゲートはトランジスタMN11のゲートに接続されている。
【００４４】動作に際しては、トランジスタMN13及びMN
14は、オン状態とオフ状態の間を行き来する。トランジ
スタMN13がスイッチオンされると、コンデンサ接続され
たトランジスタMN9は充電される。トランジスタMN14が
スイッチオンされると、コンデンサ接続されたトランジ
スタMN10が充電される。クロック信号φ1及びφ2は相補
的であるから、コンデンサ接続されたトランジスタMN9
は、半サイクルごとに放電され、コンデンサ接続された
トランジスタMN10は他の半サイクルごとに放電される。
かくして電荷は、ポンプ段74, 76, 78, 80, 82, 84及び
94のようにクロックのちょうど半サイクルごとにではな
く、全クロックサイクルを通じてノード100から「押
し」出される。
14は、オン状態とオフ状態の間を行き来する。トランジ
スタMN13がスイッチオンされると、コンデンサ接続され
たトランジスタMN9は充電される。トランジスタMN14が
スイッチオンされると、コンデンサ接続されたトランジ
スタMN10が充電される。クロック信号φ1及びφ2は相補
的であるから、コンデンサ接続されたトランジスタMN9
は、半サイクルごとに放電され、コンデンサ接続された
トランジスタMN10は他の半サイクルごとに放電される。
かくして電荷は、ポンプ段74, 76, 78, 80, 82, 84及び
94のようにクロックのちょうど半サイクルごとにではな
く、全クロックサイクルを通じてノード100から「押
し」出される。
【００４５】全クロックサイクルを通じての、ポンプ段
96の定常的な給送は、より平滑な出力をもたらすもので
ある。このより平滑化されリプルが減少された出力は、
補助ポンプ42により生成されライン56, 58及び60によっ
て伝送される中間電圧信号における、より一定なΔをも
たらす。Δにおける不規則性がより少なければ、ＣＭＯ
ＳインバータIA1, IA2, IAz, IB1, IB2及びIBzにおける
より明瞭な出力信号がもたらされる。
96の定常的な給送は、より平滑な出力をもたらすもので
ある。このより平滑化されリプルが減少された出力は、
補助ポンプ42により生成されライン56, 58及び60によっ
て伝送される中間電圧信号における、より一定なΔをも
たらす。Δにおける不規則性がより少なければ、ＣＭＯ
ＳインバータIA1, IA2, IAz, IB1, IB2及びIBzにおける
より明瞭な出力信号がもたらされる。
【００４６】図３に戻ると、電圧供給信号Vccが２ボル
トの場合、不揮発性メモリによって必要とされる高いプ
ログラミング／消去電圧信号Vppを発生するためには、
電荷ポンプ40は十分なものである。この筋書きにおい
て、即ちVcc＝２ボルトにおいては、補助ポンプ42には
約４個の補助ポンプ段を用いることが好ましい。増分的
な電圧の増加Δは、大体0.5ボルトであると考えられ
る。このような４個の補助ポンプ段は、バッファ段44に
ある第１及び第２の直列に接続されたインバータの組の
各々にある、等しい数のインバータに対して電力を供給
する、等しい数の中間電圧信号を生成することになる。
結果として得られる振幅の増大した相補的クロック信号
φ1 +及びφ2 +は、ほぼ４ボルトの振幅を有する。主ポン
プ46は、約14個の主ポンプ段を含むのが好ましい。結果
的に得られるプログラミング／消去電圧信号Vppは、約1
5ボルトの値を有する。
トの場合、不揮発性メモリによって必要とされる高いプ
ログラミング／消去電圧信号Vppを発生するためには、
電荷ポンプ40は十分なものである。この筋書きにおい
て、即ちVcc＝２ボルトにおいては、補助ポンプ42には
約４個の補助ポンプ段を用いることが好ましい。増分的
な電圧の増加Δは、大体0.5ボルトであると考えられ
る。このような４個の補助ポンプ段は、バッファ段44に
ある第１及び第２の直列に接続されたインバータの組の
各々にある、等しい数のインバータに対して電力を供給
する、等しい数の中間電圧信号を生成することになる。
結果として得られる振幅の増大した相補的クロック信号
φ1 +及びφ2 +は、ほぼ４ボルトの振幅を有する。主ポン
プ46は、約14個の主ポンプ段を含むのが好ましい。結果
的に得られるプログラミング／消去電圧信号Vppは、約1
5ボルトの値を有する。
【００４７】電荷ポンプ40は、単にVcc＝２ボルトだけ
ではなく、広い範囲の電源電圧信号について動作するも
のと考えられる。ポンプ段の好ましい大体の数はVcc＝
２ボルトについて与えられたが、電源電圧信号Vccが変
化するにつれて、ポンプ段の数も変化しうるものである
ことが理解されねばならない。
ではなく、広い範囲の電源電圧信号について動作するも
のと考えられる。ポンプ段の好ましい大体の数はVcc＝
２ボルトについて与えられたが、電源電圧信号Vccが変
化するにつれて、ポンプ段の数も変化しうるものである
ことが理解されねばならない。
【００４８】図７を参照すると、そこには図３に示され
た主ポンプ46の代替的な実施例が示されている。代替的
な主ポンプ110は、相補的クロック信号φ1及びφ2と相
補的クロック信号φ1 +及びφ2 +の両方の対を用いる。即
ち、より低位のポンプ段112,114及び116は相補的クロッ
ク信号φ1及びφ2を用い、高位のポンプ段120, 122及び
124は、振幅の増大した相補的クロック信号φ1 +及びφ2
+を用いている。振幅の増大した相補的クロック信号φ1
+及びφ2 +に対する電流の必要性は、それらを主ポンプ1
10の高位の段についてだけ使用することによって減少さ
れる。
た主ポンプ46の代替的な実施例が示されている。代替的
な主ポンプ110は、相補的クロック信号φ1及びφ2と相
補的クロック信号φ1 +及びφ2 +の両方の対を用いる。即
ち、より低位のポンプ段112,114及び116は相補的クロッ
ク信号φ1及びφ2を用い、高位のポンプ段120, 122及び
124は、振幅の増大した相補的クロック信号φ1 +及びφ2
+を用いている。振幅の増大した相補的クロック信号φ1
+及びφ2 +に対する電流の必要性は、それらを主ポンプ1
10の高位の段についてだけ使用することによって減少さ
れる。
【００４９】
【発明の効果】本発明の実施に当たっては、本明細書に
記述した本発明の実施例に対する各種の設計変更が行わ
れ得ることが理解されねばならない。特許請求の範囲は
本発明の範囲を規定しており、その請求項の範囲内にあ
る構造及び方法、並びにそれらの均等物が、特許請求の
範囲によってカバーされることが意図されている。
記述した本発明の実施例に対する各種の設計変更が行わ
れ得ることが理解されねばならない。特許請求の範囲は
本発明の範囲を規定しており、その請求項の範囲内にあ
る構造及び方法、並びにそれらの均等物が、特許請求の
範囲によってカバーされることが意図されている。
【００５０】以上の如く本発明によれば、不当に抵抗性
でなく、電力消費性でなく、また物理的に大きくない電
荷ポンプが提供される。かくして、不揮発性メモリに必
要とされる高電圧を、低電圧電源から効率的に生成する
ことのできる電荷ポンプが提供されるものである。
でなく、電力消費性でなく、また物理的に大きくない電
荷ポンプが提供される。かくして、不揮発性メモリに必
要とされる高電圧を、低電圧電源から効率的に生成する
ことのできる電荷ポンプが提供されるものである。
【図１】従来の電荷ポンプを示す概略的なダイヤグラム
である。
である。
【図２】従来の２段階電荷ポンプを示すブロック図であ
る。
る。
【図３】本発明による電荷ポンプを示す概略的なダイヤ
グラムである。
グラムである。
【図４】図３に示したインバータを示す概略的なダイヤ
グラムである。
グラムである。
【図５】図３に示したポンプ段の１つの実施例を示す概
略的なダイヤグラムである。
略的なダイヤグラムである。
【図６】図３に示したポンプ段の別の実施例を示す概略
的なダイヤグラムである。
的なダイヤグラムである。
【図７】図３に示した主ポンプ段の代替的な実施例を示
す概略的なダイヤグラムである。
す概略的なダイヤグラムである。
４０ 電荷ポンプ ４２ 補助ポンプ ４４ バッファ段 ４６，１１０ 主ポンプ ４８ 発振器 ５０，５２，５４ ノード ７４，７６，７８ 補助ポンプ段 ８０，８２，８４ 主ポンプ段 ９４，９６ ポンプ段 ９８ 入力ノード １００ 出力ノード
Claims (20)
- 【請求項１】 電源電圧信号の振幅を増大させるための
電荷ポンプであって、 前記電源電圧信号を受信するよう接続され、複数の中間
電圧信号を発生することによって第１及び第２の相補的
クロック信号に応答し、前記中間電圧信号の各々が前記
電源電圧信号の振幅よりも大きな、異なる振幅を有す
る、補助ポンプと、 前記複数の中間電圧信号に応じて、前記第１及び第２の
相補的クロック信号の振幅を増大させるバッファ手段
と、及び前記振幅の増大された第１及び第２の相補的ク
ロック信号に応じて、前記電源電圧信号の振幅を増大さ
せる主ポンプとからなる、電荷ポンプ。 - 【請求項２】 前記バッファ手段が、 前記第１の相補的クロック信号に応答し、複数の中間電
圧信号のうち対応する１つにより各々が付勢される、複
数の直列に接続された第１のインバータと、及び前記第
２の相補的クロック信号に応答し、複数の中間電圧信号
のうち対応する１つにより各々が付勢される、複数の直
列に接続された第２のインバータとからなる、請求項１
の電荷ポンプ。 - 【請求項３】 前記バッファ手段が、 前記複数の中間電圧信号のうちの異なる１つと接地電位
との間に各々が結合されている、複数のフィルタコンデ
ンサをさらに含む、請求項２の電荷ポンプ。 - 【請求項４】 前記第１及び第２のインバータが、ＣＭ
ＯＳインバータからなる、請求項２の電荷ポンプ。 - 【請求項５】 前記補助ポンプが、 各々がアノードを有し、単一方向への導電をもたらすた
めの複数の直列に接続されたダイオード手段と、及び前
記相補的クロック信号の一方と前記ダイオード手段の１
つのアノードとの間に各々が結合されており、電荷を蓄
積するための複数のコンデンサ手段とからなる、請求項
１の電荷ポンプ。 - 【請求項６】 前記ダイオード手段の各々がダイオード
接続されたトランジスタからなり、及び前記コンデンサ
手段の各々がコンデンサ接続されたトランジスタからな
る、請求項５の電荷ポンプ。 - 【請求項７】 前記主ポンプが、 各々がアノードを有し、単一方向への導電をもたらすた
めの複数の直列に接続されたダイオード手段と、及び前
記振幅の増大した相補的クロック信号の一方と前記ダイ
オード手段の１つのアノードとの間に各々が結合されて
おり、電荷を蓄積するための複数のコンデンサ手段とか
らなる、請求項１の電荷ポンプ。 - 【請求項８】 前記ダイオード手段の各々がダイオード
接続されたトランジスタからなり、及び前記コンデンサ
手段の各々がコンデンサ接続されたトランジスタからな
る、請求項７の電荷ポンプ。 - 【請求項９】 電源電圧信号の振幅を増大させるための
電荷ポンプであって、 全てが前記電源電圧信号の振幅よりも大きな、異なる振
幅を有する複数の中間電圧信号を発生するための、各々
が一対の相補的クロック信号の少なくとも一方に応答す
る複数の補助ポンプ段と、 前記相補的クロック信号の一方の振幅を増大させるため
の、各々が前記複数の中間電圧信号の異なる１つに応答
する、複数の第１のバッファと、 前記相補的クロック信号の他方の振幅を増大させるため
の、各々が前記複数の中間電圧信号の異なる１つに応答
する、複数の第２のバッファと、及び前記電源電圧信号
の振幅を増大させるための、前記第１及び第２のバッフ
ァにより生成された前記振幅の増大された相補的クロッ
ク信号の少なくとも一方に各々が応答する、複数の主ポ
ンプ段とからなる、電荷ポンプ。 - 【請求項１０】 前記複数の中間電圧信号のうちの異な
る１つと接地電位との間に各々が結合されている、複数
のフィルタコンデンサをさらに含む、請求項９の電荷ポ
ンプ。 - 【請求項１１】 前記複数の第１のバッファが、前記複
数の中間電圧信号の異なる１つにより各々が付勢されて
いる、複数の直列に接続された第１のＣＭＯＳインバー
タからなり、及び前記複数の第２のバッファが、前記複
数の中間電圧信号の異なる１つにより各々が付勢されて
いる、複数の直列に接続された第２のＣＭＯＳインバー
タからなる、請求項９の電荷ポンプ。 - 【請求項１２】 前記補助ポンプ段の各々が、 アノード及びカソードを有し、単一方向の導電性をもた
らすためのダイオード手段と、及び前記ダイオード手段
の前記アノードと前記相補的クロック信号の一方との間
に結合された、電荷を蓄積するためのコンデンサ手段か
らなる、請求項９の電荷ポンプ。 - 【請求項１３】 前記ダイオード手段がダイオード接続
されたトランジスタを含み、及び前記コンデンサ手段が
コンデンサ接続されたトランジスタを含む、請求項１２
の電荷ポンプ。 - 【請求項１４】 前記複数の主ポンプ段の各々が、 アノード及びカソードを有し、単一方向の導電性をもた
らすためのダイオード手段と、及び前記ダイオード手段
の前記アノードと前記振幅の増大した相補的クロック信
号の一方との間に結合された、電荷を蓄積するためのコ
ンデンサ手段からなる、請求項９の電荷ポンプ。 - 【請求項１５】 前記ダイオード手段がダイオード接続
されたトランジスタを含み、及び前記コンデンサ手段が
コンデンサ接続されたトランジスタを含む、請求項１４
の電荷ポンプ。 - 【請求項１６】 電源電圧信号の振幅を増大させるため
の電荷ポンプであって、 各々が前記電源電圧信号の振幅とは異なる、より大きな
振幅を有する複数の中間電圧信号を発生するための、各
々が一対の相補的クロック信号の少なくとも一方に応答
する複数の直列に接続された補助ポンプ段を有する補助
ポンプと、 前記複数の中間電圧信号のうちの異なる１つによって各
々が付勢されており、前記相補的クロック信号の一方の
振幅を増大させるための、複数の直列に接続された第１
のインバータと、 前記複数の中間電圧信号のうちの異なる１つによって各
々が付勢されており、前記相補的クロック信号の他方の
振幅を増大させるための、複数の直列に接続された第２
のインバータと、及び前記振幅の増大された相補的クロ
ック信号の少なくとも一方に各々が応答する、前記電源
電圧信号の振幅を増大させるための複数の直列に接続さ
れた主ポンプ段を有する、主ポンプとからなる、電荷ポ
ンプ。 - 【請求項１７】 前記複数の中間電圧信号のうちの異な
る１つと接地電位との間に各々が結合されている、複数
のフィルタコンデンサをさらに含む、請求項１６の電荷
ポンプ。 - 【請求項１８】 前記第１及び第２のインバータがＣＭ
ＯＳインバータからなる、請求項１６の電荷ポンプ。 - 【請求項１９】 前記補助ポンプ段の各々が、 ダイオード接続されたトランジスタと、及び前記ダイオ
ード接続されたトランジスタのドレーンと、前記相補的
クロック信号の一方との間に結合された、コンデンサ接
続されたトランジスタとからなる、請求項１６の電荷ポ
ンプ。 - 【請求項２０】 前記主ポンプ段の各々が、 ダイオード接続されたトランジスタと、及び前記ダイオ
ード接続されたトランジスタのドレーンと、前記振幅の
増大された相補的クロック信号の一方との間に結合され
た、コンデンサ接続されたトランジスタとからなる、請
求項１６の電荷ポンプ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/955,939 US5280420A (en) | 1992-10-02 | 1992-10-02 | Charge pump which operates on a low voltage power supply |
| US955939 | 1992-10-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06208798A true JPH06208798A (ja) | 1994-07-26 |
Family
ID=25497572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24767693A Pending JPH06208798A (ja) | 1992-10-02 | 1993-10-04 | 低電圧電源で動作する電荷ポンプ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5280420A (ja) |
| EP (1) | EP0590827A3 (ja) |
| JP (1) | JPH06208798A (ja) |
| KR (1) | KR100328139B1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6198342B1 (en) | 1998-12-08 | 2001-03-06 | Sharp Kabushiki Kaisha | Charge pump circuit simple in construction and free from trouble even at low voltage |
| US6473321B2 (en) | 2000-07-03 | 2002-10-29 | Hitachi, Ltd. | Semiconductor integrated circuit and nonvolatile semiconductor memory |
| WO2005109439A1 (ja) * | 2004-05-11 | 2005-11-17 | Spansion Llc | 不揮発性半導体メモリ、半導体装置及びチャージポンプ回路 |
| JP2006252708A (ja) * | 2005-03-11 | 2006-09-21 | Elpida Memory Inc | 半導体記憶装置における電圧発生方法及び半導体記憶装置 |
| US7471553B2 (en) | 2005-09-16 | 2008-12-30 | Samsung Electronics Co., Ltd. | Phase change memory device and program method thereof |
| JP2011118967A (ja) * | 2009-12-01 | 2011-06-16 | Toshiba Corp | 半導体記憶装置および昇圧回路 |
Families Citing this family (104)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69226627T2 (de) * | 1992-05-15 | 1998-12-24 | Sgs Thomson Microelectronics | Generator für Signale mit höher Frequenz und nicht-überlappenden Phasen |
| US5526253A (en) * | 1993-09-22 | 1996-06-11 | Advanced Micro Devices, Inc. | Low power voltage boost circuit with regulated output |
| US5629843A (en) * | 1993-10-15 | 1997-05-13 | Micron Technology, Inc. | Self compensating clamp circuit and method for limiting a potential at a pump circuit node |
| US5811990A (en) | 1993-10-15 | 1998-09-22 | Micron Technology, Inc. | Voltage pump and a level translator circuit |
| US5394320A (en) * | 1993-10-15 | 1995-02-28 | Micron Semiconductor, Inc. | Low voltage charge pump circuit and method for pumping a node to an electrical potential |
| JP2679617B2 (ja) * | 1994-04-18 | 1997-11-19 | 日本電気株式会社 | チャージポンプ回路 |
| US5414614A (en) * | 1994-06-06 | 1995-05-09 | Motorola, Inc. | Dynamically configurable switched capacitor power supply and method |
| US5583384A (en) * | 1995-06-07 | 1996-12-10 | National Semiconductor Corporation | Method and apparatus for connecting and disconnecting a power field effect transistor |
| US5600551A (en) * | 1995-08-02 | 1997-02-04 | Schenck-Accurate, Inc. | Isolated power/voltage multiplier apparatus and method |
| KR0179852B1 (ko) * | 1995-10-25 | 1999-04-15 | 문정환 | 차지 펌프 회로 |
| US5793246A (en) * | 1995-11-08 | 1998-08-11 | Altera Corporation | High voltage pump scheme incorporating an overlapping clock |
| US5907484A (en) * | 1996-04-25 | 1999-05-25 | Programmable Microelectronics Corp. | Charge pump |
| US5625544A (en) * | 1996-04-25 | 1997-04-29 | Programmable Microelectronics Corp. | Charge pump |
| FR2752318B1 (fr) * | 1996-08-06 | 1998-09-04 | Inside Technologies | Circuit integre a fonctionnement sans contact, comportant une pompe de charges |
| KR100235958B1 (ko) * | 1996-08-21 | 1999-12-15 | 김영환 | 반도체 메모리 장치의 복수 레벨 전압 발생기 |
| US5801934A (en) * | 1996-12-12 | 1998-09-01 | Cypress Semiconductor Corp. | Charge pump with reduced power consumption |
| FR2762457B1 (fr) * | 1997-04-16 | 1999-05-28 | Sgs Thomson Microelectronics | Circuit generateur de tension du type pompe de charge |
| US6768165B1 (en) * | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
| DE19748577C1 (de) * | 1997-11-04 | 1999-01-21 | Bosch Gmbh Robert | Ladungspumpe |
| US5999425A (en) * | 1998-01-15 | 1999-12-07 | Cypress Semiconductor Corp. | Charge pump architecture for integrated circuit |
| US6074775A (en) * | 1998-04-02 | 2000-06-13 | The Procter & Gamble Company | Battery having a built-in controller |
| US6835491B2 (en) | 1998-04-02 | 2004-12-28 | The Board Of Trustees Of The University Of Illinois | Battery having a built-in controller |
| US6198250B1 (en) | 1998-04-02 | 2001-03-06 | The Procter & Gamble Company | Primary battery having a built-in controller to extend battery run time |
| US6118248A (en) * | 1998-04-02 | 2000-09-12 | The Procter & Gamble Company | Battery having a built-in controller to extend battery service run time |
| US6163131A (en) * | 1998-04-02 | 2000-12-19 | The Procter & Gamble Company | Battery having a built-in controller |
| KR100275743B1 (ko) * | 1998-09-08 | 2001-01-15 | 윤종용 | 승압회로 및 그의 승압방법 |
| US6160440A (en) * | 1998-09-25 | 2000-12-12 | Intel Corporation | Scaleable charge pump for use with a low voltage power supply |
| KR100290282B1 (ko) * | 1998-11-23 | 2001-05-15 | 윤종용 | 프로그램 시간을 단축할 수 있는 불 휘발성반도체메모리 장치 |
| US6201717B1 (en) * | 1999-09-04 | 2001-03-13 | Texas Instruments Incorporated | Charge-pump closely coupled to switching converter |
| US6356137B1 (en) | 2000-06-26 | 2002-03-12 | Fairchild Semiconductor Corporation | Voltage boost circuit with low power supply voltage |
| DE10032260B4 (de) * | 2000-07-03 | 2004-04-29 | Texas Instruments Deutschland Gmbh | Schaltungsanordnung zur Verdoppelung der Spannung einer Batterie |
| US6385065B1 (en) | 2000-09-14 | 2002-05-07 | Fairchild Semiconductor Corporation | Low voltage charge pump employing distributed charge boosting |
| US6356469B1 (en) * | 2000-09-14 | 2002-03-12 | Fairchild Semiconductor Corporation | Low voltage charge pump employing optimized clock amplitudes |
| US6967523B2 (en) | 2000-11-21 | 2005-11-22 | Mosaid Technologies Incorporated | Cascaded charge pump power supply with different gate oxide thickness transistors |
| JP4040467B2 (ja) * | 2001-02-01 | 2008-01-30 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | プログラマブルチャージポンプ装置 |
| US6577514B2 (en) | 2001-04-05 | 2003-06-10 | Saifun Semiconductors Ltd. | Charge pump with constant boosted output voltage |
| US6584017B2 (en) | 2001-04-05 | 2003-06-24 | Saifun Semiconductors Ltd. | Method for programming a reference cell |
| US6448750B1 (en) | 2001-04-05 | 2002-09-10 | Saifun Semiconductor Ltd. | Voltage regulator for non-volatile memory with large power supply rejection ration and minimal current drain |
| DE50113564D1 (de) * | 2001-05-28 | 2008-03-20 | Infineon Technologies Ag | Ladungspumpenschaltung und Verwendung einer Ladungspumpenschaltung |
| US6791396B2 (en) | 2001-10-24 | 2004-09-14 | Saifun Semiconductors Ltd. | Stack element circuit |
| US6720822B2 (en) * | 2001-10-31 | 2004-04-13 | Stmicroelectronics S.R.L. | Negative charge pump architecture with self-generated boosted phases |
| US7098107B2 (en) * | 2001-11-19 | 2006-08-29 | Saifun Semiconductor Ltd. | Protective layer in memory device and method therefor |
| US6700818B2 (en) * | 2002-01-31 | 2004-03-02 | Saifun Semiconductors Ltd. | Method for operating a memory device |
| US6759880B2 (en) | 2002-06-13 | 2004-07-06 | Hewlett-Packard Development Company, L.P. | Driver circuit connected to a switched capacitor and method of operating same |
| US6753708B2 (en) * | 2002-06-13 | 2004-06-22 | Hewlett-Packard Development Company, L.P. | Driver circuit connected to pulse shaping circuitry and method of operating same |
| US6917544B2 (en) * | 2002-07-10 | 2005-07-12 | Saifun Semiconductors Ltd. | Multiple use memory chip |
| US20040056704A1 (en) * | 2002-09-25 | 2004-03-25 | Aalami Dean D. | Apparatus for supplying high voltages with low power for solid state detectors and grids |
| FI114758B (fi) * | 2002-10-25 | 2004-12-15 | Nokia Oyj | Jännitekertoja |
| US7136304B2 (en) | 2002-10-29 | 2006-11-14 | Saifun Semiconductor Ltd | Method, system and circuit for programming a non-volatile memory array |
| US6842383B2 (en) | 2003-01-30 | 2005-01-11 | Saifun Semiconductors Ltd. | Method and circuit for operating a memory cell using a single charge pump |
| US20040151032A1 (en) * | 2003-01-30 | 2004-08-05 | Yan Polansky | High speed and low noise output buffer |
| US7178004B2 (en) * | 2003-01-31 | 2007-02-13 | Yan Polansky | Memory array programming circuit and a method for using the circuit |
| US6885244B2 (en) | 2003-03-24 | 2005-04-26 | Saifun Semiconductors Ltd. | Operational amplifier with fast rise time |
| US6833747B2 (en) * | 2003-03-25 | 2004-12-21 | Anthony Correale, Jr. | Level translator circuit for use between circuits having distinct power supplies |
| US7142464B2 (en) | 2003-04-29 | 2006-11-28 | Saifun Semiconductors Ltd. | Apparatus and methods for multi-level sensing in a memory array |
| US20060007718A1 (en) * | 2003-05-27 | 2006-01-12 | Zippy Technology Corp. | Power supply apparatus providing medium voltage direct current |
| US6906966B2 (en) | 2003-06-16 | 2005-06-14 | Saifun Semiconductors Ltd. | Fast discharge for program and verification |
| US7123532B2 (en) * | 2003-09-16 | 2006-10-17 | Saifun Semiconductors Ltd. | Operating array cells with matched reference cells |
| US7050319B2 (en) * | 2003-12-03 | 2006-05-23 | Micron Technology, Inc. | Memory architecture and method of manufacture and operation thereof |
| KR100558551B1 (ko) * | 2003-12-22 | 2006-03-10 | 삼성전자주식회사 | 불휘발성 메모리 소자에서의 전원 검출장치 및 그에 따른검출방법 |
| US7176728B2 (en) * | 2004-02-10 | 2007-02-13 | Saifun Semiconductors Ltd | High voltage low power driver |
| US8339102B2 (en) * | 2004-02-10 | 2012-12-25 | Spansion Israel Ltd | System and method for regulating loading on an integrated circuit power supply |
| US20050179468A1 (en) * | 2004-02-17 | 2005-08-18 | Binling Zhou | Implementation of MOS capacitor in CT scanner data acquisition system |
| US7652930B2 (en) * | 2004-04-01 | 2010-01-26 | Saifun Semiconductors Ltd. | Method, circuit and system for erasing one or more non-volatile memory cells |
| US7256438B2 (en) * | 2004-06-08 | 2007-08-14 | Saifun Semiconductors Ltd | MOS capacitor with reduced parasitic capacitance |
| US7190212B2 (en) * | 2004-06-08 | 2007-03-13 | Saifun Semiconductors Ltd | Power-up and BGREF circuitry |
| US7187595B2 (en) * | 2004-06-08 | 2007-03-06 | Saifun Semiconductors Ltd. | Replenishment for internal voltage |
| US7317633B2 (en) | 2004-07-06 | 2008-01-08 | Saifun Semiconductors Ltd | Protection of NROM devices from charge damage |
| US7095655B2 (en) | 2004-08-12 | 2006-08-22 | Saifun Semiconductors Ltd. | Dynamic matching of signal path and reference path for sensing |
| US20060068551A1 (en) * | 2004-09-27 | 2006-03-30 | Saifun Semiconductors, Ltd. | Method for embedding NROM |
| US7638850B2 (en) | 2004-10-14 | 2009-12-29 | Saifun Semiconductors Ltd. | Non-volatile memory structure and method of fabrication |
| US20060146624A1 (en) * | 2004-12-02 | 2006-07-06 | Saifun Semiconductors, Ltd. | Current folding sense amplifier |
| US7920017B2 (en) * | 2004-12-16 | 2011-04-05 | Analog Devices, Inc. | Programmable clock booster system |
| EP1686592A3 (en) | 2005-01-19 | 2007-04-25 | Saifun Semiconductors Ltd. | Partial erase verify |
| JP2006203747A (ja) * | 2005-01-24 | 2006-08-03 | Sanyo Electric Co Ltd | チャージポンプ回路 |
| US8053812B2 (en) | 2005-03-17 | 2011-11-08 | Spansion Israel Ltd | Contact in planar NROM technology |
| US20070141788A1 (en) * | 2005-05-25 | 2007-06-21 | Ilan Bloom | Method for embedding non-volatile memory with logic circuitry |
| US8400841B2 (en) * | 2005-06-15 | 2013-03-19 | Spansion Israel Ltd. | Device to program adjacent storage cells of different NROM cells |
| US7184313B2 (en) * | 2005-06-17 | 2007-02-27 | Saifun Semiconductors Ltd. | Method circuit and system for compensating for temperature induced margin loss in non-volatile memory cells |
| US7804126B2 (en) * | 2005-07-18 | 2010-09-28 | Saifun Semiconductors Ltd. | Dense non-volatile memory array and method of fabrication |
| US20070036007A1 (en) * | 2005-08-09 | 2007-02-15 | Saifun Semiconductors, Ltd. | Sticky bit buffer |
| US7668017B2 (en) | 2005-08-17 | 2010-02-23 | Saifun Semiconductors Ltd. | Method of erasing non-volatile memory cells |
| US20070096199A1 (en) * | 2005-09-08 | 2007-05-03 | Eli Lusky | Method of manufacturing symmetric arrays |
| US7221138B2 (en) | 2005-09-27 | 2007-05-22 | Saifun Semiconductors Ltd | Method and apparatus for measuring charge pump output current |
| US20070120180A1 (en) * | 2005-11-25 | 2007-05-31 | Boaz Eitan | Transition areas for dense memory arrays |
| US7352627B2 (en) * | 2006-01-03 | 2008-04-01 | Saifon Semiconductors Ltd. | Method, system, and circuit for operating a non-volatile memory array |
| US7808818B2 (en) * | 2006-01-12 | 2010-10-05 | Saifun Semiconductors Ltd. | Secondary injection for NROM |
| US20070173017A1 (en) * | 2006-01-20 | 2007-07-26 | Saifun Semiconductors, Ltd. | Advanced non-volatile memory array and method of fabrication thereof |
| US8253452B2 (en) * | 2006-02-21 | 2012-08-28 | Spansion Israel Ltd | Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same |
| US7692961B2 (en) * | 2006-02-21 | 2010-04-06 | Saifun Semiconductors Ltd. | Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection |
| US7760554B2 (en) * | 2006-02-21 | 2010-07-20 | Saifun Semiconductors Ltd. | NROM non-volatile memory and mode of operation |
| US7638835B2 (en) | 2006-02-28 | 2009-12-29 | Saifun Semiconductors Ltd. | Double density NROM with nitride strips (DDNS) |
| FR2900290B1 (fr) * | 2006-04-19 | 2008-11-21 | Atmel Corp | Procede et systeme pour fournir une pompe de charge pour les applications basse tension |
| US7701779B2 (en) * | 2006-04-27 | 2010-04-20 | Sajfun Semiconductors Ltd. | Method for programming a reference cell |
| US7605579B2 (en) * | 2006-09-18 | 2009-10-20 | Saifun Semiconductors Ltd. | Measuring and controlling current consumption and output current of charge pumps |
| US7847617B2 (en) * | 2007-12-11 | 2010-12-07 | Elite Semiconductor Memory Technology Inc. | Charge pump and method for operating the same |
| KR20110002178A (ko) | 2009-07-01 | 2011-01-07 | 삼성전자주식회사 | Ｄｒａｍ의 비트라인 프리차지 회로 |
| EP2378648A1 (en) * | 2010-04-19 | 2011-10-19 | Nxp B.V. | Charge pump circuit with current peak noise reduction |
| US8598945B2 (en) * | 2010-06-21 | 2013-12-03 | Rf Micro Devices, Inc. | High voltage charge-pump with a feedback control loop |
| US8390365B2 (en) * | 2010-10-18 | 2013-03-05 | National Tsing Hua University | Charge pump system for low-supply voltage |
| KR101305850B1 (ko) | 2011-10-19 | 2013-09-06 | 성균관대학교산학협력단 | 듀얼 전하펌프 |
| US9385600B2 (en) * | 2013-11-22 | 2016-07-05 | Texas Instruments Incorporated | Low-loss step-up and step-down voltage converter |
| US10333397B2 (en) | 2017-07-18 | 2019-06-25 | Stmicroelectronics International N.V. | Multi-stage charge pump circuit operating to simultaneously generate both a positive voltage and a negative voltage |
| US10050524B1 (en) * | 2017-11-01 | 2018-08-14 | Stmicroelectronics International N.V. | Circuit for level shifting a clock signal using a voltage multiplier |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4482985A (en) * | 1981-04-17 | 1984-11-13 | Hitachi, Ltd. | Semiconductor integrated circuit |
| JPS63290159A (ja) * | 1987-05-20 | 1988-11-28 | Matsushita Electric Ind Co Ltd | 昇圧回路 |
| JPS6445157A (en) * | 1987-08-13 | 1989-02-17 | Toshiba Corp | Semiconductor integrated circuit |
| IT1221261B (it) * | 1988-06-28 | 1990-06-27 | Sgs Thomson Microelectronics | Moltiplicatore di tensione omos |
| JP2503596B2 (ja) * | 1988-07-14 | 1996-06-05 | 日本電気株式会社 | 半導体装置 |
| DE3931596A1 (de) * | 1989-03-25 | 1990-10-04 | Eurosil Electronic Gmbh | Spannungsvervielfacherschaltung |
| US5008799A (en) * | 1990-04-05 | 1991-04-16 | Montalvo Antonio J | Back-to-back capacitor charge pumps |
| US5059815A (en) * | 1990-04-05 | 1991-10-22 | Advanced Micro Devices, Inc. | High voltage charge pumps with series capacitors |
| US5051881A (en) * | 1990-07-05 | 1991-09-24 | Motorola, Inc. | Voltage multiplier |
| JP2938958B2 (ja) * | 1990-10-31 | 1999-08-25 | 富士通株式会社 | Ｄｃ―ｄｃコンバータ |
| US5216588A (en) * | 1992-02-14 | 1993-06-01 | Catalyst Semiconductor, Inc. | Charge pump with high output current |
-
1992
- 1992-10-02 US US07/955,939 patent/US5280420A/en not_active Expired - Lifetime
-
1993
- 1993-09-14 EP EP19930307242 patent/EP0590827A3/en not_active Withdrawn
- 1993-09-28 KR KR1019930020101A patent/KR100328139B1/ko not_active IP Right Cessation
- 1993-10-04 JP JP24767693A patent/JPH06208798A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6198342B1 (en) | 1998-12-08 | 2001-03-06 | Sharp Kabushiki Kaisha | Charge pump circuit simple in construction and free from trouble even at low voltage |
| US6473321B2 (en) | 2000-07-03 | 2002-10-29 | Hitachi, Ltd. | Semiconductor integrated circuit and nonvolatile semiconductor memory |
| WO2005109439A1 (ja) * | 2004-05-11 | 2005-11-17 | Spansion Llc | 不揮発性半導体メモリ、半導体装置及びチャージポンプ回路 |
| US7113442B2 (en) | 2004-05-11 | 2006-09-26 | Spansion Llc | Non-volatile semiconductor memory, semiconductor device and charge pump circuit |
| GB2427948A (en) * | 2004-05-11 | 2007-01-10 | Spansion Llc | Nonvolatile semiconductor memory, semiconductor device and charge pump circuit |
| GB2427948B (en) * | 2004-05-11 | 2007-11-14 | Spansion Llc | Nonvolatile semiconductor memory, semiconductor device and charge pump circuit |
| JP2006252708A (ja) * | 2005-03-11 | 2006-09-21 | Elpida Memory Inc | 半導体記憶装置における電圧発生方法及び半導体記憶装置 |
| US7471553B2 (en) | 2005-09-16 | 2008-12-30 | Samsung Electronics Co., Ltd. | Phase change memory device and program method thereof |
| US7751234B2 (en) | 2005-09-16 | 2010-07-06 | Samsung Electronics Co., Ltd. | Phase change memory device and program method thereof |
| JP2011118967A (ja) * | 2009-12-01 | 2011-06-16 | Toshiba Corp | 半導体記憶装置および昇圧回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0590827A3 (en) | 1994-06-15 |
| EP0590827A2 (en) | 1994-04-06 |
| KR940010463A (ko) | 1994-05-26 |
| KR100328139B1 (ko) | 2002-08-14 |
| US5280420A (en) | 1994-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06208798A (ja) | 低電圧電源で動作する電荷ポンプ | |
| US6046626A (en) | Voltage transfer circuit and a booster circuit, and an IC card comprising the same | |
| US6154088A (en) | Clocking scheme and charge transfer switch for increasing the efficiency of a charge pump or other circuit | |
| US6501325B1 (en) | Low voltage supply higher efficiency cross-coupled high voltage charge pumps | |
| US6356469B1 (en) | Low voltage charge pump employing optimized clock amplitudes | |
| US5422590A (en) | High voltage negative charge pump with low voltage CMOS transistors | |
| US6418040B1 (en) | Bi-directional architecture for a high-voltage cross-coupled charge pump | |
| KR100696356B1 (ko) | 승압 회로 | |
| US6445243B2 (en) | Charge-pump circuit and control method thereof | |
| US5748032A (en) | Charge pumping circuit for generating a high output voltage | |
| US8351265B2 (en) | Power supplies in flash memory devices and systems | |
| US7652522B2 (en) | High efficiency low cost bi-directional charge pump circuit for very low voltage applications | |
| US6836176B2 (en) | Charge pump ripple reduction | |
| JPH09198887A (ja) | 高電圧発生回路 | |
| US6356137B1 (en) | Voltage boost circuit with low power supply voltage | |
| KR20030061406A (ko) | 전하 펌프 전원 공급 장치 | |
| US6097161A (en) | Charge pump type booster circuit | |
| US6385065B1 (en) | Low voltage charge pump employing distributed charge boosting | |
| JPH083765B2 (ja) | 基板バイアス発生回路 | |
| JPH06217527A (ja) | 高効率ｎチャネルチャージポンプ | |
| US5982224A (en) | Low-power charge pump circuit having reduced body effect | |
| JPH0793022B2 (ja) | 半導体メモリ集積回路 | |
| US6028780A (en) | Two-phase clock charge pump with power regulation | |
| US5920225A (en) | Negative voltage drive circuit | |
| US6191642B1 (en) | Charge pump circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040517 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040520 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041019 |