JPH06203427A - 磁気記録再生装置 - Google Patents
磁気記録再生装置Info
- Publication number
- JPH06203427A JPH06203427A JP5330823A JP33082393A JPH06203427A JP H06203427 A JPH06203427 A JP H06203427A JP 5330823 A JP5330823 A JP 5330823A JP 33082393 A JP33082393 A JP 33082393A JP H06203427 A JPH06203427 A JP H06203427A
- Authority
- JP
- Japan
- Prior art keywords
- time
- signal
- input
- delay time
- drum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【目的】 磁気記録再生装置のヘッド切換信号の遅延時
間の設定を安定かつすみやかに行なうこと。 【構成】 切換スイッチ３１が接続された入力ポート３
２のレベルによりヘッド切換タイミング（スイッチング
ポイント）の調整中であると判別された時は、ＰＧが入
力されるごとに、また、マイクロコンピュータのＣＰＵ
２７がリセットされた時は一度だけ、可変抵抗器２１の
抵抗値をＡ／Ｄコンバータ２２によりＡ／Ｄ変換してヘ
ッド切換信号作成のための遅延時間を設定し、スイッチ
ングポイントの調整中ではないと判別された時はＡ／Ｄ
変換を行わず、以前に設定された遅延時間を用いてヘッ
ド切換信号を作成する。
間の設定を安定かつすみやかに行なうこと。 【構成】 切換スイッチ３１が接続された入力ポート３
２のレベルによりヘッド切換タイミング（スイッチング
ポイント）の調整中であると判別された時は、ＰＧが入
力されるごとに、また、マイクロコンピュータのＣＰＵ
２７がリセットされた時は一度だけ、可変抵抗器２１の
抵抗値をＡ／Ｄコンバータ２２によりＡ／Ｄ変換してヘ
ッド切換信号作成のための遅延時間を設定し、スイッチ
ングポイントの調整中ではないと判別された時はＡ／Ｄ
変換を行わず、以前に設定された遅延時間を用いてヘッ
ド切換信号を作成する。
Description
【０００１】
【産業上の利用分野】この発明は磁気記録再生装置（以
下、ＶＴＲと記す）に関し、特に可変抵抗器の電圧値を
Ａ／Ｄ変換したデジタル量を用いてヘッド切換信号の遅
延時間を設定する方式のＶＴＲに関するものである。
下、ＶＴＲと記す）に関し、特に可変抵抗器の電圧値を
Ａ／Ｄ変換したデジタル量を用いてヘッド切換信号の遅
延時間を設定する方式のＶＴＲに関するものである。
【０００２】
【従来の技術】図４は従来のＶＴＲにおけるヘッド切換
信号作成回路およびドラム位相比較回路の概略を示すブ
ロック図である。図において、１は可変抵抗器、２はキ
ャパシタ、３はＰＧ−ＭＭ(PG Monostable Multivibrat
or) 、４はＰＧ入力端子５から入力される、ドラムの回
転位相を検出するＰＧ(Pulse Generator) の出力信号
（以下、単にＰＧと称す）とＦＧ入力端子６から入力さ
れる、ドラムの回転速度を検出するＦＧ(Frequency Gen
erator) の出力信号（以下、単にＦＧと称す）の２つの
入力信号に基づいてＰＧ−ＭＭ３に対するタイミング信
号を作成するタイミング信号作成回路、７はＰＧ−ＭＭ
３の出力とＰＧの両者に基づいてヘッド切換信号を作成
するフリップ・フロップ、８はフリップ・フロップ７で
作成されたヘッド切換信号を出力するヘッド切換信号出
力端子、９は記録時はVsync 入力端子１０から入力され
るVsync から、再生時は内部クロックから基準位相信号
を作成する基準位相信号作成回路、１１はヘッド切換信
号と基準位相信号の位相を比較する位相比較回路、１２
は位相比較回路１１の出力をパルス幅変調(Pulse Width
Moduration ；ＰＷＭ) 出力に変換するＰＷＭ作成回
路、１３はＰＷＭ出力端子である。
信号作成回路およびドラム位相比較回路の概略を示すブ
ロック図である。図において、１は可変抵抗器、２はキ
ャパシタ、３はＰＧ−ＭＭ(PG Monostable Multivibrat
or) 、４はＰＧ入力端子５から入力される、ドラムの回
転位相を検出するＰＧ(Pulse Generator) の出力信号
（以下、単にＰＧと称す）とＦＧ入力端子６から入力さ
れる、ドラムの回転速度を検出するＦＧ(Frequency Gen
erator) の出力信号（以下、単にＦＧと称す）の２つの
入力信号に基づいてＰＧ−ＭＭ３に対するタイミング信
号を作成するタイミング信号作成回路、７はＰＧ−ＭＭ
３の出力とＰＧの両者に基づいてヘッド切換信号を作成
するフリップ・フロップ、８はフリップ・フロップ７で
作成されたヘッド切換信号を出力するヘッド切換信号出
力端子、９は記録時はVsync 入力端子１０から入力され
るVsync から、再生時は内部クロックから基準位相信号
を作成する基準位相信号作成回路、１１はヘッド切換信
号と基準位相信号の位相を比較する位相比較回路、１２
は位相比較回路１１の出力をパルス幅変調(Pulse Width
Moduration ；ＰＷＭ) 出力に変換するＰＷＭ作成回
路、１３はＰＷＭ出力端子である。
【０００３】次に図５に示したタイミングチャートを用
いて動作について説明する。回転磁気ヘッドを搭載した
ドラムが回転すると１回転につき１パルスのＰＧ(a) と
１回転につき例えば１６パルスのＦＧ(b) が発生し、こ
れらのパルスがそれぞれＰＧ入力端子５，ＦＧ入力端子
６から入力され、タイミング信号作成回路４に供給され
る。タイミング信号作成回路４においては、ＰＧが入力
された後の最初のＦＧの立上りエッヂからＦＧ３パルス
の期間と、ＰＧが入力された後の９パルス目のＦＧの立
上りエッヂからＦＧ３パルスの期間「Ｈ」となり、それ
以外の期間「Ｌ」となるタイミング信号(c) が作成さ
れ、ＰＧ−ＭＭ３に供給される。ＰＧ−ＭＭ３はタイミ
ング信号(c) が「Ｌ」のときはこのＰＧ−ＭＭ３に接続
されている可変抵抗器１およびキャパシタ２との接点を
「Ｌ」に固定しておき、タイミング信号(c) が「Ｈ」に
なると前記接点の「Ｌ」への固定を解除し可変抵抗器１
を通してキャパシタ２を充電させる。この接点の電圧
(d) をＰＧ−ＭＭの入力とし、スレッショルドレベルを
越えた時点で一定パルス幅のＰＧ−ＭＭ出力(e) を出力
する。フリップフロップ７では、ＰＧ(a) でクリアさ
れ、次のＰＧ−ＭＭ出力(e) で「Ｈ」になり、その次の
ＰＧ−ＭＭ出力(e) で「Ｌ」になるヘッド切換信号(f)
を作成する。このＦＧ(b) の立上りエッヂからヘッド切
換信号(f) の立上りエッヂあるいは立下りエッヂまでの
遅延時間ｔは可変抵抗器１の抵抗値を調整することによ
り、キャパシタ２の充電電流が変化し、充電時間が変化
して調整される。ヘッド切換信号(f) は、ヘッド切換信
号出力端子８から出力され、映像信号処理系などに供給
されるとともに、位相比較回路１１に供給される。位相
比較回路１１においては、基準位相信号作成回路９で作
成された基準位相信号とヘッド切換信号(f) の位相が比
較され、位相誤差として出力され、ＰＷＭ作成回路１２
においてＰＷＭ信号に変換され、ＰＷＭ出力端子１３か
ら出力され、位相制御系が構成される。
いて動作について説明する。回転磁気ヘッドを搭載した
ドラムが回転すると１回転につき１パルスのＰＧ(a) と
１回転につき例えば１６パルスのＦＧ(b) が発生し、こ
れらのパルスがそれぞれＰＧ入力端子５，ＦＧ入力端子
６から入力され、タイミング信号作成回路４に供給され
る。タイミング信号作成回路４においては、ＰＧが入力
された後の最初のＦＧの立上りエッヂからＦＧ３パルス
の期間と、ＰＧが入力された後の９パルス目のＦＧの立
上りエッヂからＦＧ３パルスの期間「Ｈ」となり、それ
以外の期間「Ｌ」となるタイミング信号(c) が作成さ
れ、ＰＧ−ＭＭ３に供給される。ＰＧ−ＭＭ３はタイミ
ング信号(c) が「Ｌ」のときはこのＰＧ−ＭＭ３に接続
されている可変抵抗器１およびキャパシタ２との接点を
「Ｌ」に固定しておき、タイミング信号(c) が「Ｈ」に
なると前記接点の「Ｌ」への固定を解除し可変抵抗器１
を通してキャパシタ２を充電させる。この接点の電圧
(d) をＰＧ−ＭＭの入力とし、スレッショルドレベルを
越えた時点で一定パルス幅のＰＧ−ＭＭ出力(e) を出力
する。フリップフロップ７では、ＰＧ(a) でクリアさ
れ、次のＰＧ−ＭＭ出力(e) で「Ｈ」になり、その次の
ＰＧ−ＭＭ出力(e) で「Ｌ」になるヘッド切換信号(f)
を作成する。このＦＧ(b) の立上りエッヂからヘッド切
換信号(f) の立上りエッヂあるいは立下りエッヂまでの
遅延時間ｔは可変抵抗器１の抵抗値を調整することによ
り、キャパシタ２の充電電流が変化し、充電時間が変化
して調整される。ヘッド切換信号(f) は、ヘッド切換信
号出力端子８から出力され、映像信号処理系などに供給
されるとともに、位相比較回路１１に供給される。位相
比較回路１１においては、基準位相信号作成回路９で作
成された基準位相信号とヘッド切換信号(f) の位相が比
較され、位相誤差として出力され、ＰＷＭ作成回路１２
においてＰＷＭ信号に変換され、ＰＷＭ出力端子１３か
ら出力され、位相制御系が構成される。
【０００４】ドラム・サーボ系においては図示しない速
度制御系と前述の位相制御系の働きによりドラムの回転
が制御される。ＶＴＲの組立，調整の段階において、回
転磁気ヘッドが所定の位置に来た時点でヘッド切換信号
(f) が立上る，あるいは立下るように可変抵抗器１の抵
抗値が調整され、ＰＧ−ＭＭの遅延時間ｔが調整され、
ヘッド切換タイミング、すなわちスイッチングポイント
の調整がなされる。その結果、記録時にはVsync とヘッ
ド切換信号(f) が所定の位相関係になり、磁気テープ上
の所定の位置にVsync が記録３れ、再生時には回転磁気
ヘッドが所定の位置に来た時点で、再生信号が切換えら
れる。
度制御系と前述の位相制御系の働きによりドラムの回転
が制御される。ＶＴＲの組立，調整の段階において、回
転磁気ヘッドが所定の位置に来た時点でヘッド切換信号
(f) が立上る，あるいは立下るように可変抵抗器１の抵
抗値が調整され、ＰＧ−ＭＭの遅延時間ｔが調整され、
ヘッド切換タイミング、すなわちスイッチングポイント
の調整がなされる。その結果、記録時にはVsync とヘッ
ド切換信号(f) が所定の位相関係になり、磁気テープ上
の所定の位置にVsync が記録３れ、再生時には回転磁気
ヘッドが所定の位置に来た時点で、再生信号が切換えら
れる。
【０００５】一方、上述のように専用のハードウェアに
より速度検出器，位相検出器等を構成するディジタル・
サーボ方式に対し、マイクロコンピュータにより速度検
出器，位相検出器を構成するソフトウェア・サーボ方式
の概略を示すブロック図を図６に示す。図において、２
１は可変電圧を作成する可変抵抗器、２２は可変抵抗器
２１の電圧値をディジタル量に変換するＡ／Ｄコンバー
タ、２３はＰＧ入力端子、２４はＦＧ入力端子、２５は
Vsync 入力端子、２６はＰＧ，ＦＧ，Vsync その他の入
力時刻および出力信号の出力時刻を計測するフリーラン
ニングカウンタ、２７はマイクロコンピュータの中央処
理装置（ＣＰＵ）、２８はＰＷＭ作成回路、２９はＰＷ
Ｍ出力端子、３０はヘッド切換信号出力端子である。
より速度検出器，位相検出器等を構成するディジタル・
サーボ方式に対し、マイクロコンピュータにより速度検
出器，位相検出器を構成するソフトウェア・サーボ方式
の概略を示すブロック図を図６に示す。図において、２
１は可変電圧を作成する可変抵抗器、２２は可変抵抗器
２１の電圧値をディジタル量に変換するＡ／Ｄコンバー
タ、２３はＰＧ入力端子、２４はＦＧ入力端子、２５は
Vsync 入力端子、２６はＰＧ，ＦＧ，Vsync その他の入
力時刻および出力信号の出力時刻を計測するフリーラン
ニングカウンタ、２７はマイクロコンピュータの中央処
理装置（ＣＰＵ）、２８はＰＷＭ作成回路、２９はＰＷ
Ｍ出力端子、３０はヘッド切換信号出力端子である。
【０００６】次に図７に示したタイミングチャートをも
とに動作について説明する。ドラムが回転してＰＧが入
力されるごとに可変抵抗器２１の電圧値をＡ／Ｄコンバ
ータ２２でディジタル量に変換し、これをＣＰＵ２７に
伝送する。ＣＰＵ２７ではこのディジタル量をＮとする
と、Ｎに適当な係数Ｋを掛け遅延時間ｔを算出する（ｔ
＝Ｎ×Ｋ）。フリーランニングカウンタ２６ではＰＧ，
ＦＧ，Vsync が入力された時刻を計測し、ＣＰＵ２７に
伝送する。ＣＰＵ２７においては、ＰＧ(h) が入力され
た後、最初のＦＧ(i) が入力された時刻Ｔ1 に遅延時間
ｔを加えた時刻Ｔ2 （＝Ｔ1 ＋ｔ）を計算し、フリーラ
ンニングカウンタ２６がＴ2 になった時にヘッド切換信
号(j) を立上げる。次にＰＧ(h) が入力された後、９パ
ルス目のＦＧ(i) が入力されると、このＦＧ(i) の入力
時刻Ｔ3 に遅延時間ｔを加えた時刻Ｔ4 （＝Ｔ3 ＋ｔ）
を計算し、フリーランニングカウンタ２６がＴ4 になっ
たときにヘッド切換信号(j) を立ち下げる。このヘッド
切換信号(j) をヘッド切換信号出力端子３０から出力
し、映像信号処理系に供給する。またＣＰＵ２７におい
てはＦＧ(i) が入力されるごとにその入力時刻からＦＧ
(i) の周期を求め、速度誤差を算出する。記録時はVsyn
c の入力時刻から基準位相を計算し、再生時は独立して
基準位相を計算し、基準位相とヘッド切換信号(j) の位
相差を求め位相誤差を算出する。速度誤差と位相誤差を
適当な重み付けして加算し、ＰＷＭ作成回路２８でＰＷ
Ｍに変換し、ＰＷＭ出力端子２９から出力する。ディジ
タル・サーボ方式と同様にＶＴＲの組立調整の段階にお
いて、回転磁気ヘッドが所定の位置に来た時点でヘッド
切換信号(j) が立上る，あるいは立下るように可変抵抗
器２１の抵抗値が調整され、遅延時間ｔが調整されスイ
ッチングポイントの調整がなされる。その結果、記録時
にはVsync とヘッド切換信号(j) が所定の関係になり、
所定の位置にVsync が記録され、再生時には回転磁気ヘ
ッドが所定の位置に来た時点で再生信号が切り換えられ
る。
とに動作について説明する。ドラムが回転してＰＧが入
力されるごとに可変抵抗器２１の電圧値をＡ／Ｄコンバ
ータ２２でディジタル量に変換し、これをＣＰＵ２７に
伝送する。ＣＰＵ２７ではこのディジタル量をＮとする
と、Ｎに適当な係数Ｋを掛け遅延時間ｔを算出する（ｔ
＝Ｎ×Ｋ）。フリーランニングカウンタ２６ではＰＧ，
ＦＧ，Vsync が入力された時刻を計測し、ＣＰＵ２７に
伝送する。ＣＰＵ２７においては、ＰＧ(h) が入力され
た後、最初のＦＧ(i) が入力された時刻Ｔ1 に遅延時間
ｔを加えた時刻Ｔ2 （＝Ｔ1 ＋ｔ）を計算し、フリーラ
ンニングカウンタ２６がＴ2 になった時にヘッド切換信
号(j) を立上げる。次にＰＧ(h) が入力された後、９パ
ルス目のＦＧ(i) が入力されると、このＦＧ(i) の入力
時刻Ｔ3 に遅延時間ｔを加えた時刻Ｔ4 （＝Ｔ3 ＋ｔ）
を計算し、フリーランニングカウンタ２６がＴ4 になっ
たときにヘッド切換信号(j) を立ち下げる。このヘッド
切換信号(j) をヘッド切換信号出力端子３０から出力
し、映像信号処理系に供給する。またＣＰＵ２７におい
てはＦＧ(i) が入力されるごとにその入力時刻からＦＧ
(i) の周期を求め、速度誤差を算出する。記録時はVsyn
c の入力時刻から基準位相を計算し、再生時は独立して
基準位相を計算し、基準位相とヘッド切換信号(j) の位
相差を求め位相誤差を算出する。速度誤差と位相誤差を
適当な重み付けして加算し、ＰＷＭ作成回路２８でＰＷ
Ｍに変換し、ＰＷＭ出力端子２９から出力する。ディジ
タル・サーボ方式と同様にＶＴＲの組立調整の段階にお
いて、回転磁気ヘッドが所定の位置に来た時点でヘッド
切換信号(j) が立上る，あるいは立下るように可変抵抗
器２１の抵抗値が調整され、遅延時間ｔが調整されスイ
ッチングポイントの調整がなされる。その結果、記録時
にはVsync とヘッド切換信号(j) が所定の関係になり、
所定の位置にVsync が記録され、再生時には回転磁気ヘ
ッドが所定の位置に来た時点で再生信号が切り換えられ
る。
【０００７】
【発明が解決しようとする課題】従来のＶＴＲは以上の
ように構成されているので、Ａ／Ｄコンバータ２２の精
度が十分でないと可変抵抗器２１の抵抗値が一定であっ
ても、これをディジタル量に変換した値Ｎは変動するこ
とになる。この変動量をΔＮとすると、遅延時間ｔはΔ
ｔ＝ΔＮ×Ｋだけ変動することになり、ヘッド切換信号
(j) の発生タイミングがΔｔだけ変動することになる。
位相制御系においては、このヘッド切換信号(j) の変動
が位相誤差として検出されドラムの回転むらの原因とな
る。これを解消するためには、例えばマイクロコンピュ
ータがリセットされた時点で一度だけ可変抵抗器２１の
電圧値をＡ／Ｄ変換して取り込むようにすればよいが、
スイッチングポイントの調整を行う際に可変抵抗器２１
の抵抗値を変えるたびにマイクロコンピュータをリセッ
トしなければならず、スイッチングポイントの調整に非
常に手間がかかってしまうという問題点があった。
ように構成されているので、Ａ／Ｄコンバータ２２の精
度が十分でないと可変抵抗器２１の抵抗値が一定であっ
ても、これをディジタル量に変換した値Ｎは変動するこ
とになる。この変動量をΔＮとすると、遅延時間ｔはΔ
ｔ＝ΔＮ×Ｋだけ変動することになり、ヘッド切換信号
(j) の発生タイミングがΔｔだけ変動することになる。
位相制御系においては、このヘッド切換信号(j) の変動
が位相誤差として検出されドラムの回転むらの原因とな
る。これを解消するためには、例えばマイクロコンピュ
ータがリセットされた時点で一度だけ可変抵抗器２１の
電圧値をＡ／Ｄ変換して取り込むようにすればよいが、
スイッチングポイントの調整を行う際に可変抵抗器２１
の抵抗値を変えるたびにマイクロコンピュータをリセッ
トしなければならず、スイッチングポイントの調整に非
常に手間がかかってしまうという問題点があった。
【０００８】この発明は、上記のような問題点を解消す
るためになされたもので、スイッチングポイントの調整
が従来どおり手間がかからず行え、ヘッド切換信号の変
動をなくして、ヘッド切換信号の変動によるドラムの回
転むらをなくすることができるソフトウェア・サーボ方
式の磁気記録再生装置を得ることを目的とする。
るためになされたもので、スイッチングポイントの調整
が従来どおり手間がかからず行え、ヘッド切換信号の変
動をなくして、ヘッド切換信号の変動によるドラムの回
転むらをなくすることができるソフトウェア・サーボ方
式の磁気記録再生装置を得ることを目的とする。
【０００９】
【課題を解決するための手段】この発明に係る磁気記録
再生装置は、入力信号の入力時刻を計測する計測手段
と、ドラムの回転速度を検出する周波数発生器(Frequen
cy Generator：以下ＦＧと称す) の出力信号の入力時刻
からドラムの回転速度を検出し、ドラムの回転位相を検
出するパルス発生器(Pulse Generator：以下ＰＧと称
す) の出力信号あるいは前記ＦＧの出力信号の入力時刻
からドラムの回転位相を検出してドラムの回転速度およ
び回転位相を制御する制御手段と、可変電圧を作成する
電圧可変手段と、前記可変電圧をＡ／Ｄ変換するＡ／Ｄ
変換手段と、前記Ａ／Ｄ変換出力に応じて遅延時間を設
定し、この遅延時間と前記ＰＧの出力信号あるいは前記
ＦＧの出力信号の入力時刻からヘッド切換信号の発生時
刻を設定し、ヘッド切換信号を発生するヘッド切換信号
発生手段とを備え、前記制御手段は、リセット時に前記
Ａ／Ｄ変換手段に応じて前記遅延時間を設定し、前記ヘ
ッド切換信号の発生時刻を調整中である場合は、前記遅
延時間を設定可変とし、前記ヘッド切換信号の発生時刻
を調整中でない場合は、前記遅延時間を前回に設定した
遅延時間に固定するようにしたものである。また、この
発明に係る磁気記録再生装置は、制御手段が切換手段に
応じてヘッド切換信号の発生時刻を調整中であるか否か
を判別するようにしたものである。
再生装置は、入力信号の入力時刻を計測する計測手段
と、ドラムの回転速度を検出する周波数発生器(Frequen
cy Generator：以下ＦＧと称す) の出力信号の入力時刻
からドラムの回転速度を検出し、ドラムの回転位相を検
出するパルス発生器(Pulse Generator：以下ＰＧと称
す) の出力信号あるいは前記ＦＧの出力信号の入力時刻
からドラムの回転位相を検出してドラムの回転速度およ
び回転位相を制御する制御手段と、可変電圧を作成する
電圧可変手段と、前記可変電圧をＡ／Ｄ変換するＡ／Ｄ
変換手段と、前記Ａ／Ｄ変換出力に応じて遅延時間を設
定し、この遅延時間と前記ＰＧの出力信号あるいは前記
ＦＧの出力信号の入力時刻からヘッド切換信号の発生時
刻を設定し、ヘッド切換信号を発生するヘッド切換信号
発生手段とを備え、前記制御手段は、リセット時に前記
Ａ／Ｄ変換手段に応じて前記遅延時間を設定し、前記ヘ
ッド切換信号の発生時刻を調整中である場合は、前記遅
延時間を設定可変とし、前記ヘッド切換信号の発生時刻
を調整中でない場合は、前記遅延時間を前回に設定した
遅延時間に固定するようにしたものである。また、この
発明に係る磁気記録再生装置は、制御手段が切換手段に
応じてヘッド切換信号の発生時刻を調整中であるか否か
を判別するようにしたものである。
【００１０】
【作用】この発明においては、ヘッド切換タイミング、
即ち、スイッチングポイントの調整中であると判別され
た時は、ＰＧが入力されるごとに、また制御手段がリセ
ットされた時は一度だけ、電圧可変手段の電圧値をＡ／
Ｄ変換してヘッド切換信号作成のための遅延時間を設定
し、スイッチングポイントの調整中ではないと判別され
た時はＡ／Ｄ変換を行わず、以前に設定された遅延時間
を用いてヘッド切換信号を作成するようにしたので、ス
イッチングポイントの調整に手間を要さず、また、ヘッ
ド切換信号の変動もなくなる。
即ち、スイッチングポイントの調整中であると判別され
た時は、ＰＧが入力されるごとに、また制御手段がリセ
ットされた時は一度だけ、電圧可変手段の電圧値をＡ／
Ｄ変換してヘッド切換信号作成のための遅延時間を設定
し、スイッチングポイントの調整中ではないと判別され
た時はＡ／Ｄ変換を行わず、以前に設定された遅延時間
を用いてヘッド切換信号を作成するようにしたので、ス
イッチングポイントの調整に手間を要さず、また、ヘッ
ド切換信号の変動もなくなる。
【００１１】また、この発明においては、ヘッド切換信
号の発生時刻を調整中であるか否かの判別を、切換手段
の操作のみに応じて行なうので、装置のコストアップを
最小限に止めることができる。
号の発生時刻を調整中であるか否かの判別を、切換手段
の操作のみに応じて行なうので、装置のコストアップを
最小限に止めることができる。
【００１２】
実施例１．以下、この発明の一実施例を図について説明
する。図１は、この発明の一実施例による磁気記録再生
装置の構成を示すブロック図である。この図１に示した
実施例は、以下の点を除いて図６に示した従来のＶＴＲ
と同様である。すなわち３１はスイッチングポイントを
調整する時は「Ｈ」側に、調整しない時は「Ｌ」側に切
り換える切換スイッチ、３２は切換スイッチのレベルを
ＣＰＵ２７に入力するための入力ポートである。
する。図１は、この発明の一実施例による磁気記録再生
装置の構成を示すブロック図である。この図１に示した
実施例は、以下の点を除いて図６に示した従来のＶＴＲ
と同様である。すなわち３１はスイッチングポイントを
調整する時は「Ｈ」側に、調整しない時は「Ｌ」側に切
り換える切換スイッチ、３２は切換スイッチのレベルを
ＣＰＵ２７に入力するための入力ポートである。
【００１３】次に、図２に示したフローチャートを用い
て動作について説明する。なお、タイミングチャートは
図７に示した従来のものと同じである。ステップ４０で
マイクロコンピュータがリセットされると、まずステッ
プ４１において、可変抵抗器２１の電圧値をＡ／Ｄコン
バータ２２でディジタル値に変換してＮとする。
て動作について説明する。なお、タイミングチャートは
図７に示した従来のものと同じである。ステップ４０で
マイクロコンピュータがリセットされると、まずステッ
プ４１において、可変抵抗器２１の電圧値をＡ／Ｄコン
バータ２２でディジタル値に変換してＮとする。
【００１４】ステップ４２において、ＣＰＵ２７にＮを
取り込み、遅延時間ｔ＝Ｎ×Ｋを計算する。ステップ４
３において、ＦＧが入力されているかどうか判別し、Ｆ
Ｇが入力されていなければステップ４４へ移り、ステッ
プ４４において、ＰＧが入力されているかどうか判別
し、ＰＧが入力されていなければステップ４３へ戻る。
以後ＦＧあるいはＰＧが入力されるまでステップ４３，
ステップ４４の判定を繰り返す。
取り込み、遅延時間ｔ＝Ｎ×Ｋを計算する。ステップ４
３において、ＦＧが入力されているかどうか判別し、Ｆ
Ｇが入力されていなければステップ４４へ移り、ステッ
プ４４において、ＰＧが入力されているかどうか判別
し、ＰＧが入力されていなければステップ４３へ戻る。
以後ＦＧあるいはＰＧが入力されるまでステップ４３，
ステップ４４の判定を繰り返す。
【００１５】ＦＧ入力端子２４からＦＧが入力されると
ステップ４５に移り、ＦＧが入力された時刻をフリーラ
ンニングカウンタ２６で計測し、ＣＰＵ２７でひとつ前
のＦＧ入力時刻との時間差からＦＧの周期を求めて速度
誤差を計算し、位相誤差と重み付け加算を行ない、その
出力をＰＷＭ作成回路２８においてＰＷＭに変換しＰＷ
Ｍ出力端子２９から出力する。
ステップ４５に移り、ＦＧが入力された時刻をフリーラ
ンニングカウンタ２６で計測し、ＣＰＵ２７でひとつ前
のＦＧ入力時刻との時間差からＦＧの周期を求めて速度
誤差を計算し、位相誤差と重み付け加算を行ない、その
出力をＰＷＭ作成回路２８においてＰＷＭに変換しＰＷ
Ｍ出力端子２９から出力する。
【００１６】次にステップ４６において、ＦＧのパルス
数をカウントするＦＧカウンタの値を「１」増加し、ス
テップ４７においてＦＧカウンタの値が「１」かどうか
判定する。「１」であれば、すなわちその時入力された
ＦＧがＰＧ入力後初めてのＦＧであれば、ステップ４８
に移り、ＦＧ入力時刻Ｔ1 に遅延時間ｔを加算してヘッ
ド切換信号の立上り時刻Ｔ2 （＝Ｔ1 ＋ｔ）を計算す
る。ステップ４９において、Ｔ2 と基準位相の時間差か
ら位相誤差を計算した後、ステップ４３に戻る。ステッ
プ４７においてＦＧカウンタの値が「１」でなければス
テップ５０に移り、ＦＧカウンタの値が「９」かどうか
を判定する。「９」であれば、すなわちその時のＦＧが
ＰＧ入力後９パルス目のＦＧであればステップ５１に移
り、ＦＧ入力時刻Ｔ3 に遅延時間ｔを加算してヘッド切
換信号の立下り時刻Ｔ4 （＝Ｔ3 ＋ｔ）を計算した後ス
テップ４３に戻る。ステップ５０において、ＦＧカウン
タの値が「９」でなければステップ４３に戻る。図２の
フローチャートには図示していないが、フリーランニン
グカウンタ２６の時刻がＴ2 ，Ｔ4 になるとヘッド切換
信号出力端子３０から出力されるヘッド切換信号の
「Ｈ」，「Ｌ」レベルが切り換わる。
数をカウントするＦＧカウンタの値を「１」増加し、ス
テップ４７においてＦＧカウンタの値が「１」かどうか
判定する。「１」であれば、すなわちその時入力された
ＦＧがＰＧ入力後初めてのＦＧであれば、ステップ４８
に移り、ＦＧ入力時刻Ｔ1 に遅延時間ｔを加算してヘッ
ド切換信号の立上り時刻Ｔ2 （＝Ｔ1 ＋ｔ）を計算す
る。ステップ４９において、Ｔ2 と基準位相の時間差か
ら位相誤差を計算した後、ステップ４３に戻る。ステッ
プ４７においてＦＧカウンタの値が「１」でなければス
テップ５０に移り、ＦＧカウンタの値が「９」かどうか
を判定する。「９」であれば、すなわちその時のＦＧが
ＰＧ入力後９パルス目のＦＧであればステップ５１に移
り、ＦＧ入力時刻Ｔ3 に遅延時間ｔを加算してヘッド切
換信号の立下り時刻Ｔ4 （＝Ｔ3 ＋ｔ）を計算した後ス
テップ４３に戻る。ステップ５０において、ＦＧカウン
タの値が「９」でなければステップ４３に戻る。図２の
フローチャートには図示していないが、フリーランニン
グカウンタ２６の時刻がＴ2 ，Ｔ4 になるとヘッド切換
信号出力端子３０から出力されるヘッド切換信号の
「Ｈ」，「Ｌ」レベルが切り換わる。
【００１７】ここでステップ４４において、ＰＧが入力
されているとステップ５２に移りＦＧカウンタの値を
「０」にする。そしてステップ５３において、入力ポー
ト３２のレベルが「Ｈ」かどうかを判定する。ここでヘ
ッド切換タイミングであるスイッチングポイントが調整
中である時は調整者によって切換スイッチ３１が「Ｈ」
側に切り換えられ、スイッチングポイント調整中以外の
時は切換スイッチ３１は「Ｌ」側に切り換えられてい
る。入力ポート３２のレベルが「Ｌ」であれば、すなわ
ちスイッチングポイント調整中でなければ、ステップ４
３に戻り、「Ｈ」であれば、すなわちスイッチングポイ
ントの調整中であればステップ５４に移り、可変抵抗器
２１の電圧値をＡ／Ｄ変換し、ステップ５５で遅延時間
ｔ（＝Ｎ×Ｋ）した後ステップ４３に戻る。
されているとステップ５２に移りＦＧカウンタの値を
「０」にする。そしてステップ５３において、入力ポー
ト３２のレベルが「Ｈ」かどうかを判定する。ここでヘ
ッド切換タイミングであるスイッチングポイントが調整
中である時は調整者によって切換スイッチ３１が「Ｈ」
側に切り換えられ、スイッチングポイント調整中以外の
時は切換スイッチ３１は「Ｌ」側に切り換えられてい
る。入力ポート３２のレベルが「Ｌ」であれば、すなわ
ちスイッチングポイント調整中でなければ、ステップ４
３に戻り、「Ｈ」であれば、すなわちスイッチングポイ
ントの調整中であればステップ５４に移り、可変抵抗器
２１の電圧値をＡ／Ｄ変換し、ステップ５５で遅延時間
ｔ（＝Ｎ×Ｋ）した後ステップ４３に戻る。
【００１８】よって、スイッチングポイントの調整を従
来どおりに手間がかからずに行うことができるととも
に、そのスイッチングポイント調整中以外の時はスイッ
チングポイントを前回の値に固定するようにしたので、
可変抵抗器の電圧値のＡ／Ｄ変換値の変動を防止でき、
このＡ／Ｄ変換値の変動によりドラムに回転むらが生じ
るのを防止できる。
来どおりに手間がかからずに行うことができるととも
に、そのスイッチングポイント調整中以外の時はスイッ
チングポイントを前回の値に固定するようにしたので、
可変抵抗器の電圧値のＡ／Ｄ変換値の変動を防止でき、
このＡ／Ｄ変換値の変動によりドラムに回転むらが生じ
るのを防止できる。
【００１９】実施例２．なお、上記実施例では、切換ス
イッチ３１により入力ポート３２のレベルを切り換える
ようにしたものを示したが、図３に示したように入力ポ
ート３２を配線３３により電源に接続するとともに、抵
抗器３４を介してグランドに接続し、スイッチングポイ
ントの調整中の時はこの状態で入力ポート３２を「Ｈ」
レベルにしておき、スイッチングポイントの調整の完了
後は配線３３を切断して入力ポート３２を「Ｌ」レベル
に切り換えるようにしてもよい。
イッチ３１により入力ポート３２のレベルを切り換える
ようにしたものを示したが、図３に示したように入力ポ
ート３２を配線３３により電源に接続するとともに、抵
抗器３４を介してグランドに接続し、スイッチングポイ
ントの調整中の時はこの状態で入力ポート３２を「Ｈ」
レベルにしておき、スイッチングポイントの調整の完了
後は配線３３を切断して入力ポート３２を「Ｌ」レベル
に切り換えるようにしてもよい。
【００２０】また、上記実施例ではＰＧが入力されるた
びに入力ポート３２のレベルを判定するようにしたもの
を示したが、これはタイマ割り込みなど他のタイミング
で判定するようにしてもよい。また、上記実施例ではド
ラム１回転につき、１周期のヘッド切換信号を作成する
場合について示したが、ドラム1.5 回転につき１周期の
ヘッド切換信号を作成する場合や、その他の割合でヘッ
ド切換信号を作成する場合でもよく、上記実施例と同様
の効果を奏する。
びに入力ポート３２のレベルを判定するようにしたもの
を示したが、これはタイマ割り込みなど他のタイミング
で判定するようにしてもよい。また、上記実施例ではド
ラム１回転につき、１周期のヘッド切換信号を作成する
場合について示したが、ドラム1.5 回転につき１周期の
ヘッド切換信号を作成する場合や、その他の割合でヘッ
ド切換信号を作成する場合でもよく、上記実施例と同様
の効果を奏する。
【００２１】また、上記実施例ではＰＧ入力後の所定の
ＦＧの入力時刻に遅延時間を加算してヘッド切換信号の
発生時刻を設定するようにしたものを示したが、ＰＧの
入力時刻に直接遅延時間を加算してヘッド切換信号の発
生時刻を設定するようにしてもよい。
ＦＧの入力時刻に遅延時間を加算してヘッド切換信号の
発生時刻を設定するようにしたものを示したが、ＰＧの
入力時刻に直接遅延時間を加算してヘッド切換信号の発
生時刻を設定するようにしてもよい。
【００２２】
【発明の効果】以上のように、この発明に係る磁気記録
再生装置によれば、入力信号の入力時刻を計測する計測
手段と、ドラムの回転速度を検出する周波数発生器(Fre
quencyGenerator：以下ＦＧと称す) の出力信号の入力
時刻からドラムの回転速度を検出し、ドラムの回転位相
を検出するパルス発生器(Pulse Generator：以下ＰＧと
称す) の出力信号あるいは前記ＦＧの出力信号の入力時
刻からドラムの回転位相を検出してドラムの回転速度お
よび回転位相を制御する制御手段と、可変電圧を作成す
る電圧可変手段と、前記可変電圧をＡ／Ｄ変換するＡ／
Ｄ変換手段と、前記Ａ／Ｄ変換出力に応じて遅延時間を
設定し、この遅延時間と前記ＰＧの出力信号あるいは前
記ＦＧの出力信号の入力時刻からヘッド切換信号の発生
時刻を設定し、ヘッド切換信号を発生するヘッド切換信
号発生手段とを備え、前記制御手段は、リセット時に前
記Ａ／Ｄ変換手段に応じて前記遅延時間を設定し、前記
ヘッド切換信号の発生時刻を調整中である場合は、前記
遅延時間を設定可変とし、前記ヘッド切換信号の発生時
刻を調整中でない場合は、前記遅延時間を前回に設定し
た遅延時間に固定するようにしたので、スイッチングポ
イントの調整を従来どおりに行うことができるととも
に、それ以外の時は電圧可変手段の電圧値のＡ／Ｄ変換
値の変動が生じるのを防止でき、このＡ／Ｄ変換値の変
動によりドラムに回転むらが生じるのを防止できるＶＴ
Ｒを提供できるという効果がある。
再生装置によれば、入力信号の入力時刻を計測する計測
手段と、ドラムの回転速度を検出する周波数発生器(Fre
quencyGenerator：以下ＦＧと称す) の出力信号の入力
時刻からドラムの回転速度を検出し、ドラムの回転位相
を検出するパルス発生器(Pulse Generator：以下ＰＧと
称す) の出力信号あるいは前記ＦＧの出力信号の入力時
刻からドラムの回転位相を検出してドラムの回転速度お
よび回転位相を制御する制御手段と、可変電圧を作成す
る電圧可変手段と、前記可変電圧をＡ／Ｄ変換するＡ／
Ｄ変換手段と、前記Ａ／Ｄ変換出力に応じて遅延時間を
設定し、この遅延時間と前記ＰＧの出力信号あるいは前
記ＦＧの出力信号の入力時刻からヘッド切換信号の発生
時刻を設定し、ヘッド切換信号を発生するヘッド切換信
号発生手段とを備え、前記制御手段は、リセット時に前
記Ａ／Ｄ変換手段に応じて前記遅延時間を設定し、前記
ヘッド切換信号の発生時刻を調整中である場合は、前記
遅延時間を設定可変とし、前記ヘッド切換信号の発生時
刻を調整中でない場合は、前記遅延時間を前回に設定し
た遅延時間に固定するようにしたので、スイッチングポ
イントの調整を従来どおりに行うことができるととも
に、それ以外の時は電圧可変手段の電圧値のＡ／Ｄ変換
値の変動が生じるのを防止でき、このＡ／Ｄ変換値の変
動によりドラムに回転むらが生じるのを防止できるＶＴ
Ｒを提供できるという効果がある。
【００２３】また、この発明に係る磁気記録再生装置に
よれば、ヘッド切換信号の発生時刻を調整中であるか否
かの判別を、切換手段の操作のみに応じて行うようにし
たので、簡単な切換手段を設けるだけで装置が調整中か
否かを容易に判別でき、装置のコストアップを最小限に
抑えることができるという効果がある。
よれば、ヘッド切換信号の発生時刻を調整中であるか否
かの判別を、切換手段の操作のみに応じて行うようにし
たので、簡単な切換手段を設けるだけで装置が調整中か
否かを容易に判別でき、装置のコストアップを最小限に
抑えることができるという効果がある。
【図１】この発明の一実施例による磁気記録再生装置の
ソフトウェア・サーボのドラム制御部の概略を示すブロ
ック図。
ソフトウェア・サーボのドラム制御部の概略を示すブロ
ック図。
【図２】図１のソフトウェアのアルゴリズムを示すフロ
ーチャートを示す図。
ーチャートを示す図。
【図３】この発明の他の実施例による磁気記録再生装置
を示すブロック図。
を示すブロック図。
【図４】従来のディジタル・サーボのドラム制御部の概
略を示すブロック図。
略を示すブロック図。
【図５】図４に示した装置の動作を説明するためのタイ
ミングチャートを示す図。
ミングチャートを示す図。
【図６】従来のソフトウェア・サーボのドラム制御部の
概略を示すブロック図。
概略を示すブロック図。
【図７】図６に示した装置の動作を説明するためのタイ
ミングチャートを示す図。
ミングチャートを示す図。
２１ 可変抵抗器 ２２ Ａ／Ｄコンバータ ２３ ＰＧ入力端子 ２４ ＦＧ入力端子 ２５ Vsync 入力端子 ２６ フリーランニングカウンタ ２７ ＣＰＵ ２８ ＰＷＭ作成回路 ２９ ＰＷＭ出力端子 ３０ ヘッド切換信号出力端子 ３１ 切換スイッチ ３２ 入力ポート ３３ 配線 ３４ 抵抗器
Claims (2)
- 【請求項１】 入力信号の入力時刻を計測する計測手段
と、 ドラムの回転速度を検出する周波数発生器(Frequency G
enerator：以下ＦＧと称す) の出力信号の入力時刻から
ドラムの回転速度を検出し、ドラムの回転位相を検出す
るパルス発生器(Pulse Generator：以下ＰＧと称す) の
出力信号あるいは前記ＦＧの出力信号の入力時刻からド
ラムの回転位相を検出してドラムの回転速度および回転
位相を制御する制御手段と、 可変電圧を作成する電圧可変手段と、 前記可変電圧をＡ／Ｄ変換するＡ／Ｄ変換手段と、 前記Ａ／Ｄ変換出力に応じて遅延時間を設定し、この遅
延時間と前記ＰＧの出力信号あるいは前記ＦＧの出力信
号の入力時刻からヘッド切換信号の発生時刻を設定し、
ヘッド切換信号を発生するヘッド切換信号発生手段とを
備え、 前記制御手段は、リセット時に前記Ａ／Ｄ変換手段に応
じて前記遅延時間を設定し、前記ヘッド切換信号の発生
時刻を調整中である場合は、前記遅延時間を設定可変と
し、前記ヘッド切換信号の発生時刻を調整中でない場合
は、前記遅延時間を前回に設定した遅延時間に固定する
ものであることを特徴とする磁気記録再生装置。 - 【請求項２】 請求項１記載の磁気記録再生装置におい
て、 前記制御手段は、切換手段に応じて前記ヘッド切換信号
の発生時刻が調整中であるか否かを判別することを特徴
とする磁気記録再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05330823A JP3048816B2 (ja) | 1993-12-27 | 1993-12-27 | 磁気記録再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05330823A JP3048816B2 (ja) | 1993-12-27 | 1993-12-27 | 磁気記録再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06203427A true JPH06203427A (ja) | 1994-07-22 |
| JP3048816B2 JP3048816B2 (ja) | 2000-06-05 |
Family
ID=18236949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05330823A Expired - Fee Related JP3048816B2 (ja) | 1993-12-27 | 1993-12-27 | 磁気記録再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3048816B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63131358A (ja) * | 1986-11-20 | 1988-06-03 | Sanyo Electric Co Ltd | テ−プレコ−ダのヘツド切換信号調整方法 |
| JPH0461053A (ja) * | 1990-06-29 | 1992-02-27 | Sanyo Electric Co Ltd | 回転磁気ヘッド装置 |
-
1993
- 1993-12-27 JP JP05330823A patent/JP3048816B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63131358A (ja) * | 1986-11-20 | 1988-06-03 | Sanyo Electric Co Ltd | テ−プレコ−ダのヘツド切換信号調整方法 |
| JPH0461053A (ja) * | 1990-06-29 | 1992-02-27 | Sanyo Electric Co Ltd | 回転磁気ヘッド装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3048816B2 (ja) | 2000-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4109184A (en) | Method and apparatus for providing a stable, high gain servo system | |
| KR960011212B1 (ko) | 서보모터 제어장치 | |
| JPS6247854A (ja) | 磁気再生装置の自動トラッキング装置 | |
| JP3048816B2 (ja) | 磁気記録再生装置 | |
| JPH0125153B2 (ja) | ||
| KR0179527B1 (ko) | 브이씨알의 모터 제어 방법 | |
| JP2576276B2 (ja) | 磁気記録再生装置 | |
| JP2914725B2 (ja) | デジタル櫛形フィルタ | |
| JPH0311012B2 (ja) | ||
| CA1048146A (en) | Speed and phase control system | |
| JPH0648594Y2 (ja) | 回転ドラム制御装置 | |
| JP2810263B2 (ja) | 信号発生手段 | |
| JP2702849B2 (ja) | 磁気記録再生装置 | |
| JPH0648566B2 (ja) | 磁気記録再生装置 | |
| JP2772855B2 (ja) | ビデオ機器の位相パルス分離回路 | |
| JP3041973B2 (ja) | 磁気記録再生装置 | |
| JP3367137B2 (ja) | 磁気記録再生装置 | |
| JPH0626054B2 (ja) | トラッキングサーボ装置 | |
| JP3212285B2 (ja) | モータの回転制御装置 | |
| JP2788371B2 (ja) | 位相補正回路 | |
| JPH0719434B2 (ja) | 回転体駆動装置 | |
| JP2001325759A (ja) | 再生装置及び再生方法 | |
| JPH05336781A (ja) | モータ制御装置 | |
| JPS61177185A (ja) | モ−タの速度制御装置 | |
| JPH0767082B2 (ja) | 分周装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |