JPH0620315B2 - カラ−像の撮像デバイス - Google Patents

カラ−像の撮像デバイス

Info

Publication number
JPH0620315B2
JPH0620315B2 JP57053618A JP5361882A JPH0620315B2 JP H0620315 B2 JPH0620315 B2 JP H0620315B2 JP 57053618 A JP57053618 A JP 57053618A JP 5361882 A JP5361882 A JP 5361882A JP H0620315 B2 JPH0620315 B2 JP H0620315B2
Authority
JP
Japan
Prior art keywords
color
light
row
sensing elements
image pickup
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57053618A
Other languages
English (en)
Other versions
JPS57176893A (en
Inventor
ジヤン−リユツク・ベルジエ
ピエリツク・ドウキユ−ル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of JPS57176893A publication Critical patent/JPS57176893A/ja
Publication of JPH0620315B2 publication Critical patent/JPH0620315B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体内の電荷転送を使用する光像の電気解
析に係る。より詳細には本発明は、カラー像の撮像デバ
イスに係る。
［従来の技術］ 光像を解析するための固体デバイスは従来より公知であ
る。このようなデバイスは、ビデオ電気信号を送出すべ
くテレビジョンカメラで使用される。このデバイスは、
光感知ゾーンの構成と像により生成された電荷の読取り
及び送出システムの構成とに特徴を有する。
更に光感知、電荷読取り送出等の種々の機能を果すため
に電荷転送デバイスを使用することも公知である。例え
ばシークイン（ＳＥＱＵＩＮ）及びトンプセット（ＴＨ
ＯＭＰＳＥＴＴ）の著書「ヂャージ・トランスファ・デ
バイス（Ｃｈａｒｇｅ ｔｒａｎｓｆｅｒ ｄｅｖｉｃ
ｅ）」（152から169ページ）には，行及び列に配列され
た光感知素子において、電荷転送デバイスを各列に沿っ
て設け、規定のテレビジョン走査周期に同期して各電荷
転送デバイスの出力から電荷を読出す「フレームトラン
スファ」と呼ばれる撮像システムが記載されている。
また該著書には、行及び列に設けられた光感知素子の各
々に水平及び垂直走査ラインに夫々接続された１対の容
量としてのＭＯＳ電極を設け、水平及び垂直走査ライン
により選択された光感知素子に蓄積された電荷の基板へ
の注入を検出する「ＣＩＤ」を用いた撮像システムが記
載されている。
［発明が解決しようとする課題］ 前者のシステムでは多数の電荷転送を一度に行う必要が
あり、従って広い表面領域が必要とされるが、このよう
な広い表面領域を形成することは技術的に難しいという
欠点がある。後者のシステムは前者のシステムの欠点は
有していないが、半導体基板内に注入される少数キャリ
アとしての電荷を再結合が必要であり、これにより種々
の欠点が生じる。例えば、ノイズの問題及び電荷の読取
り中及び読取り後に必要な容量の維持が難しい等の問題
がある。
一般的には、光の蓄積に必要な時間と電荷転送に必要な
時間とを、テレビジョンスクリーンの走査時間、即ち62
5本の標準走査線数の場合、１線の表示に約52μｓ、帰
線に12μｓである時間に適合させなければならないとい
う問題がある。
前記の如き種々の要求に応じて提案されたのが本出願人
によるフランス特許出願第80-08112号のラインランスフ
ァの構造である。このデバイスは、主として、読取るべ
き像を受容して電荷に変換すべく１行当りＭ個の光感知
領域、即ち光感知素子、を含むＮ行Ｍ列のマトリックス
と、ラインメモリと称されており各行毎に蓄積された信
号電荷を順次受容するＭ個のポイントを有するメモリ
と、ラインメモリの内容を並列に受容し、像解析電気信
号を直列に発信するＣＣＤ（電荷結合デバイス）型のシ
フトレジスタとを含んでいる。
しかしこのライントランスファは、本明細書の第１図に
示されているように１つのラインメモリ及び１つのシフ
トレジスタが光感知ゾーンの一方の側（下部）に配置さ
れており、これにより全ての像信号を集めて送出するの
で後述するようにカラー撮像デバイスとして用いた場
合、各色信号及び輝度信号の分離のための処理が複雑に
なり、従って処理速度が遅くなるので解像度を上げるた
めに光感知素子を増加することが困難である。
本発明の目的は、上述の従来のデバイスの問題を解消
し、小型であり、各色信号及び輝度信号のための処理を
不要とし、更に生産性の著しく向上したカラー像の撮像
デバイスを提供することにある。
［課題を解決するための手段］ 本発明のカラー像の撮像デバイスは、同じ半導体基板上
にＮ行Ｍ列のマトリックスとして互いに絶縁されて配置
されておりかつ受光の度合に応じて電荷を生成すべく構
成された複数の光感知素子を含んでおり、各光感知素子
が第１の電荷収集領域を形成すると共に同じ行の当該キ
ャパシタに共通のゲートを有するＭＯＳキャパシタとこ
のＭＯＳキャパシタに電気的に結合された第２の電荷収
集領域とを備えており、所定の１色のみを感知せしめる
色フィルタが各光感知素子に与えられている光感知アセ
ンブリと、少なくとも２つの異なる行に属する少なくと
も２つの光感知素子からの電荷を順次受容すべく光感知
素子間に列として配置された複数の読取りダイオードを
有し、同じ行のＭ個の光感知素子内に生成された電荷
を、Ｎ個の行に対して順次、並列に読取るために該光感
知素子間に配置された列結線と、前記列結線及び光感知
素子の間に列として配置されておりかつ定電位に維持さ
れた複数のゲートを形成する電荷スクリーンゲートと、
マトリックスの各光感知素子が２つのラインメモリの１
つにのみ割り当てられておりラインメモリの１つが同色
の光感知素子にのみ接続されるように、前記読取りダイ
オードを介して読出される電荷を並列に受容し、各々が
同じ半導体基板内に形成されたＭ個の素子を有する２つ
のラインメモリのアセンブリと、２つのラインメモリに
より供給される電荷をそれぞれ並列に受容しかつ像解析
電気信号を直列に送出する２つのアナログ出力シフトレ
ジスタのアセンブリとを備えている。２つのラインメモ
リ及び２つのアナログ出力シフトレジスタは、１つのラ
インメモリ及び１つのアナログ出力シフトレジスタが光
感知アセンブリの２つの対向する各側にそれぞれ配置さ
れており、光感知素子にそれぞれ配置された色フィルタ
が、該各光感知素子に第１色、第２色、及び第３色のい
ずれかを感知させるように構成されており、ラインメモ
リの１つは第１色の光感知素子にのみ接続されるよう制
御されており、連続する２つの行において同じ行の光感
知素子は、第１色と第２色とを交互に有しており、次の
２行では第１色と第３色とを交互に有しており、以後同
様に配列されている。
第１色の光感知素子は１行ずつジグザグ配置されてお
り、同じ列の光感知素子はいずれも２つのスイッチング
デバイスをそれぞれ介して２つのラインメモリに接続さ
れており、奇数行の場合は奇数列が１つのラインメモリ
に指定されかつ偶数列が他のラインメモリに指定されて
おり、偶数行の場合は該指定が逆になるように構成され
ており、一方の前記ラインメモリは第１色の光感知素子
からのみ電荷を受容し、他方のラインメモリは残りの色
の１色のみを含む行を交互に受容するように構成しても
よい。
第１色の光感知素子は列として配置されており、同じ列
の光感知素子はいずれも２つのラインメモリに接続され
ており、当該ラインメモリの１つは、第１色の光感知素
子からのみ電荷を受容し、他のラインメモリは、残りの
色の１色のみを含む行を交互に受容しても良い。。
列結線が、光感知素子列間に２つに集められていてもよ
い スクリーンゲートが２列毎に１つのストリップの形状の
ゲートとして設けられており、前記読取りダイオードが
該ストリップより小さい幅のストリップの形状で半導体
基板内に形成されて各スクリーンゲート下方で２つづつ
集められており、前記光感知素子相互の絶縁部は、横方
向では前記読取りダイオードの部分を除いて連続的に２
つの前記ＭＯＳキャパシタの行ゲートの中間に形成され
ておりかつ縦方向では隣接する２つの該読取りダイオー
ド間及び隣接する２つの該光感知素子間で連続的に形成
されていることもある。
列結線が、２列の光感知素子毎に単一の結線と単一のス
トリップ形の読取りダイオードとのみを備えており、ス
クリーンゲートが、１列毎に１つのゲートを備えてお
り、同じ列結線に接続された光感知素子の逐次読取りを
実行すべく、同じ読取りダイオードに対する２つのゲー
トには、２つのスイッチングデバイスをそれぞれ介し
て、互いに逆位相の電位が与えられても良い。
各第２の電荷収集領域がフォトダイオードから形成され
ていることも有利である。
フォトダイオードが、更に各光感知素子のＭＯＳキャパ
シタの行ゲートの下方に延伸していることもある。
半導体基板を被覆する絶縁層による特厚部分を有する絶
縁部を備えていてもよい。
絶縁部が、更に、絶縁層による特厚部分の下方の半導体
基板のオーバードーピングを含んでいるかもしれない。
光像を透過させないストリップがアルミニウムから形成
されていてもよい。
第１色、第２色、及び第３色のそれぞれが緑、青、及び
赤であってもよい。
シフトレジスタがＣＣＤ型の電荷転送レジスタであって
もよい。
［実施例］ 図面を参照して本発明のカラー像の撮像デバイスを説明
する前に、従来のものを参考に説明する。
なお図中、同じ要素は同じ符号で示されている。
第１図は、前述のフランス特許出願に記載の如きライン
トランスファの構造を示す全体図である。
ライントランスファ構造は主として光感知ゾーン１とラ
インメモリ２とアナログ出力シフトレジスタ３とを含
む。
光感知ゾーン１は解析すべき光像を受容し電荷に変換す
る。本文中での光像検出は、可視光に対応する波長の検
出のみでなく、赤外光の如く可視光に隣接する波長の検
出をも含む。光感知ゾーン１は、以後光感知素子と称さ
れる複数の素領域15のマトリックスから形成されてお
り、マトリックスは、行Ｌ1、Ｌ2、…、ＬNと列Ｃ1、Ｃ
2、…、ＣMとから成るＮ行Ｍ列のマトリックスである。
同じ行の光感知素子15は互いに接続されており、行を順
次アドレスし得る制御デバイス14に接続されている。制
御デバイス14は、例えば、ＭＯＳ型のシフトレジスタか
ら形成される。同じ列の光感知素子15は、以後列結線と
称する同一の結線を介してラインメモリ２に接続されて
いる。
従ってラインメモリ２は、同一行上の各光感知素子15に
生じた電荷を並列に受容し、次にＣＣＤ型のアナログ出
力シフトレジスタ３に並列に転送する。出力シフトレジ
スタ３は並列に受容した情報を直列に送出する。前述の
情報は、光感知ゾーン１に受容した光学像の解析ビデオ
信号を形成する。
光感知ゾーン１での光学像の蓄積とラインメモリ２での
行単位転送と出力シフトレジスタ３での各行についての
信号転送とから成る種々の動作の連続に関して以下に説
明する。
先ず、制御デバイス14によりアドレスされた行を除く光
感知マトリックス１の全体において、光学像の蓄積が常
に実行されていることに注目すべきである。
帰線期間の間にラインメモリ２の内容がシフトレジスタ
３に転送される。ラインメモリ２の入力は次いで閉成さ
れる。
次の行走査期間の間に出力シフトレジスタ３の内容が直
列方向に伝送される。ラインメモリ２と出力シフトレジ
スタ３との間の接続は、その間、遮断されている。行走
査期間の第１段階では、ラインメモリ２に接続された第
１図の結線ＲＡＮを介して素領域15の読取り手段のゼロ
設定が行われる。第２段階では、ゾーン１の行Ｌのいず
れか１つからのラインメモリ２への転送が行われる。転
送すべき行の選択（又はアドレシング）は制御デバイス
14が行なう。
次の段階は帰線期間に相当し、ラインメモリ２の内容が
出力シフトレジスタ３に転送される。出力シフトレジス
タ３は前段階で完全に読取られている。
他の例によれば、行選択とラインメモリ２及び出力シフ
トレジスタ３への転送が帰線期間中に実行され、行走査
期間には、長時間で行なうのが有利な読取り手段のゼロ
レベル再設定及び出力シフトレジスタ３の内容の直列方
向のシフトのみが実行される。
第２図は撮像デバイスの参考例を示す。
第２図に於いて光感知マトリックス１は、行Ｌ（例えば
図中の６行Ｌ1からＬ6）列Ｃ（例えば７列Ｃ1からＣ7）
に配列された素領域即ち光感知素子15によって概略的に
示されている。各光感知素子15は、公知の如きカラー撮
影用の色フィルタで被覆されており、三色、例えば、
赤、緑又は青のうち一色のみを通過させる。図中、赤、
緑又は青のいずれを検出するかによって光感知素子15に
符号Ｒ、Ｖ、Ｂが与えられている。緑を検出するフィル
タは行間でジグザグ配置されており、この“緑素子”た
るＶ素子の数が最も多い。何故なら、公知の如く緑素子
は最大感度を与えるので輝度信号を得るために主として
使用されるからである。更に、公知の如きジグザグ配置
（千鳥配置）によって見掛けの解像度が増加する。この
参考例では、各行の１つ置きの光感知素子を緑素子と
し、各行間で緑素子をジグザグ配置し各行の残りの光感
知素子15に赤又は青を交互に配置する。従って、緑−赤
−緑−青の配列が繰返される。
第２図のラインメモリ２は、光感知マトリックス１の両
側にそれぞれ１つという２つのメモリ27及び29に分割さ
れている。一方のラインメモリ27は、奇数順位の列結線
（図中、Ｃ1、Ｃ3、Ｃ5、Ｃ7）に接続されており、他方
のラインメモリ29は、偶数順位の列結線（Ｃ2、Ｃ4、Ｃ
6、Ｃ8）に接続されている。奇数行（Ｌ1、Ｌ3、Ｌ5）
の光感知素子全部が左側の奇数順位の列結線に接続され
ており、偶数行（Ｌ2、Ｌ4、Ｌ6）の光感知素子全部が
右側の偶数順位の列結線に接続されており、行Ｌ1は緑
素子で始まり、列結線Ｃ1はその緑素子の左側に位置す
る。従って、緑素子全部が奇数順位の列結線に接続され
従って同じラインメモリ27に接続されており、他の光感
知素子15に関しては、偶数列結線のいずれかが赤色（列
Ｃ2、Ｃ6）、他が青色（Ｃ4、Ｃ8）となるように配置さ
れていることが理解されるであろう。
ラインメモリ27及び29に、第１図の出力レジスタ３と同
様の出力レジスタ37及び39がそれぞれ並列接続されてい
る。従って、ラインメモリ27に接続された出力レジスタ
37は、これによって輝度信号が得られる緑色のみを示す
電気信号を供給する。出力レジスタ39は青の色信号と赤
の色信号とを交互に供給する。従って２種の信号は撮像
デバイスの下流側で容易に分離され得る。
このように、緑色を示す信号と青及び赤を示す信号とが
別々の出力レジスタから出力されるので、輝度信号の生
成と色信号の分離とを容易に行なうことができる。
第３ａ図は、第２図のデバイスで使用される光感知素子
マトリックス１の構造を示す。
第３ａ図に於いて、例えば二酸化シリコンから成る絶縁
層で被覆された例えばシリコンから成る（図示しない）
半導体基板に、複数の平行な導電デポジット33が形成さ
れている。これらのデポジット33は、以後、デバイスの
種々の導電デポジットと同様に、平行電極又は行ゲート
と称される。該行ゲート33は、場合によっては半透明の
金属又は多結晶シリコンから成り、第２図のマトリック
ス１の行Ｌ1、Ｌ2を形成し、半導体基板及び絶縁層と共
に光感知ＭＯＳキャパシタを形成する。定電位に設定さ
れるスクリーンゲート34がマトリックスの列Ｃ1、Ｃ2、
Ｃ3に沿って配帯置されており、スクリーンゲート34
は、以後により詳細に説明する手順に従って電荷スクリ
ーンを形成する。デバイスは更に、各スクリーンゲート
34の下方に列結線35を有する。列結線35は、例えばドー
ピングによって半導体基板に形成されており、対応する
列に接続された種々の光感知素子の読取りダイオードを
形成する（以後、読取りダイオードと称する）。
異なる行Ｌ及び列Ｃは、図中二重線で示されたクレネル
形（鈍鋸歯状形）即ち方形凹部形の絶縁障壁31によって
互いに隔てられており、絶縁障壁31の横方向に伸びる部
分は２つのゲート33の間の間隙のほぼ中央に配置されて
おり、縦方向の端部分はスクリーンゲート34を横切るこ
となくスクリーンゲート34の左及び右に交互に配置され
ている。各絶縁障壁31は、絶縁層22を局部的に特別に厚
くさせて形成され得る。場合によっては、酸化物絶縁層
の特厚部分の下方の半導体に、半導体基板と同じ導電形
のオーバードーピング（例えばＰ基板にＰ+オーバード
ーピング）を実施してもよい。
光感知素子30は太線で示されている。光感知素子30の上
下の２辺は絶縁障壁31によって限定され、光感知素子の
右側の縦の１辺はやはり絶縁障壁31によって限定され、
縦の他辺はスクリーンゲート34によって限定されてい
る。後述する手順に従って光感知素子30は、図中矢印36
で示す如く左側の読取りダイオード35によって読取られ
る。各スクリーンゲート34は長方形ストリップでなく、
絶縁障壁31と同様であるが最大の光感知面積が得られる
ように振幅のはるかに小さい縦方向のクレネル形に形成
されている。事実、光感知素子30と読取りダイオード35
の間のスクリーンゲート34に必要最小幅を与えなければ
ならないが、この最小幅は素子の読取りが行なわれる
側、例えば図中光感知素子30の左側（矢印36側）でのみ
必要である。
従って光感知素子30は、第１の電荷収集領域を形成する
ＭＯＳキャパシタ（半導体基板、絶縁層及び行ゲート3
3）と、行ゲート33及び絶縁障壁31の間の２つの部分か
ら成る第２の電荷収集領域38とから形成されている。実
際、ＭＯＳキャパシタの電荷蓄積容量は大きく、各光感
知素子30に優れた動特性を与える。行ゲート33は小さい
波長を吸収し易いが、このことは第２の電荷収集領域38
によって克服される。変形として、例えば基板のドーピ
ングによって第２の電荷収集領域38にフォトダイオード
を形成し、光感知素子30の感度を増加してもよい。フォ
トダイオードは、行ゲート33と絶縁障壁31との間の第２
の電荷収集領域38にのみ形成されてもよく、又はＭＯＳ
キャパシタとフォトダイオードとの間の電気的結合を改
良すべく行ゲート33の下方に伸びていてもよい。このよ
うな第２の電荷収集領域38の種々の変形は、後述する光
感知マトリックスの種々の実施例にも適用され得る。
第３ｂ図は、ＭＯＳキャパシタの行ゲート33の部分での
光感知素子30の断面を示す第３ａ図のＡＡ線断面図であ
る。
第３ｂ図では、第３ａ図のデバイスの構造がより明らか
に示されている。デバイスは、絶縁層22で被覆された半
導体基板21に形成されており、絶縁層22の特厚部によっ
て２つの絶縁障壁31が形成されており、各絶縁障壁31の
右側に基板のドーピングによって読取りダイオード35が
形成されている。絶縁障壁31の縁端及びその右側の絶縁
層22にスクリーンゲート34がデポジットされている。Ｍ
ＯＳキャパシタの行ゲート33は、基板上に伸びており且
つ、符号を符していない絶縁層を介してスクリーンゲー
ト34の上方に伸びている。
デバイスは更に、各読取りダイオード35の上方で絶縁層
を介して行ゲート33にデポジットされた金属膜32を有す
る。金属膜32は第３ｂ図のみに示されている。これらの
金属膜32の目的は、読取りダイオード35内に寄生電荷を
生成し得る放射光線を透過させないスクリーンを形成す
ることである。金属膜32は例えばアルミニウムから形成
されている。
第３ｂ図の断面図の下方に示した表面電位曲線を参照す
ることにより第３ａ図のデバイスの作動がより十分に理
解されよう。
この図によれば電位は図の底部の方向に向かって次第に
増大する。これは、電極に電圧が印加されると電荷を捕
獲する電位の井戸が生成されることを示す。
１つの行が第１図に示す制御デバイス14によって選択さ
れないとき、ＭＯＳキャパシタの行ゲート33に対応する
部分の電位、図部は分23で示される値を有する。図部分
23の両側電位は小さく、片側の電位は絶縁障壁31にもと
づいた電位であって、図部分28で示されており、他方は
スクリーンゲート34に印加れる定電位ＶEであり図部分2
4で示されている。この電位ＶEの値は、ゲート33の下方
に電位の井戸を生成すべく行ゲート33に付与される電位
より小さい値に選択されており、光によって生成される
電荷は行ゲート33に蓄積され得る（図の斜線部分Δ
Ｑ）。読取りダイオード35の下方の電位は、光感知素子
30の読取り以前には第１図のレベル再設定手段によって
レベル25で示す値に維持される。この値は、行ゲート33
に対応する電位の井戸内への寄生電荷の侵入を阻止すべ
く電位ＶEより高い値でなければならない。前記の光感
知素子30が同じ行の他の光感知素子全部と同時に制御デ
バイス14によって選択されたときは、行ゲート33に与え
られた電位は、第３ｂ図に点線26で示す如く零に近い値
になる。該電位はＶE（図部分24）より小さくなり、従
って、先の段階で蓄積された電荷は、第３ｂ図に矢印で
示す如く、読取りダイオード35に放出され、次にライン
メモリ27又は29のいずれかに送出される。図示では電荷
が列結線Ｃ1を介してメモリ27に送出される。
これより本発明を詳細に説明する。
第４図は、飛越フィールド走査によって光感知ゾーンの
読取りを行なう場合に使用される本発明デバイスの一実
施例を示す。
飛越フィールド走査では、先ず奇数順位の行によって１
フィールド（奇数フィールド）を形成し、次に偶数順位
の行によって１フィールド（偶数フィールド）を形成す
る。この場合には第２図の如きデバイスの各行が２分割
されて各フィールド毎に同じ信号が得られるように構成
される。このことは、再生像の画質を良くするために必
要である。
第４図においても、６行（Ｌ）６列（Ｃ）の光感知素子
15のマトリックス１が使用されており、各光感知素子15
に１色（赤Ｒ、緑Ｖ又は青Ｂ）が指定されている。緑の
光感知素子15は前記と同様の間隔毎に配置されている。
他の色の光感知素子は、１行に２色しか存在しないよう
に配置されており、色情報は２行毎に１度ずつ変る。例
えば行Ｌ1は緑素子と青素子とを交互に含んでおり、赤
素子を含まない。行Ｌ2は赤素子と緑素子とを交互に含
んでおり、青素子を含まない。行Ｌ3も同様である。行
Ｌ4及びＬ5は再び青素子と緑素子とを含んでおり、行Ｌ
6は赤素子と緑素子とを交互に含む。行Ｌ1と列Ｃ1との
交点は例えば青素子である。
更に、各列に収集された信号は、２つのスイッチングデ
バイス47又は49を介してラインメモリ27又はラインメモ
リ29に送出される。従って、詳細に後述する如き適当な
方法でデバイス47及び49を制御すると、ラインメモリ27
内、従って対応する出力シフトレジスタ37の出力に、輝
度情報を誘導し得る緑色情報を示す信号のみが得られ、
ラインメモリ29内、従って出力シフトレジスタ39の出力
に、同じフィールド内で青色のライン信号及び赤色のラ
イン信号が順次に得られる。色分離が完全であり、赤色
のライン信号及び青色のライン信号の交互配列はＳＥＣ
ＡＭ方式に適している。
第４ａ図の本発明実施例では第２図の例と違って同じ列
の光感知素子15の全部が同じ列結線に接続されている。
更に第４ａ図の実施例では、光感知素子15の列間に列結
線が２つずつ集められており、このため、読取り面の面
積に比較して光感知面の面積が増加する。
この実施例に於いて、スイッチングデバイス47は、６つ
の列（Ｃ1からＣ6）にそれぞれ配置された６つのスイッ
チングデバイス、例えばＭＯＳトランジスタ、から形成
されている。奇数列に配置されたトランジスタ41は、そ
れぞれのゲートに付与され電位φPにより制御され、偶
数列に配置されたトランジスタ42は、やはりそれぞれの
ゲートに付与された電位φIにより制御される。同様に
スイッチングデバイス49は、６つの列Ｃ1からＣ6に挿入
された６つのＭＯＳトランジスタから形成されている。
奇数列のトランジスタ43は信号φIによって制御されて
おり、偶数列のトランジスタ44は信号φPによって制御
されている。これらのトランジスタ41、42、43、及び44
は、信号φI及びφPによって開かれたときにトライオー
ドの如くバイアスされている。
第４ｂ図では、電位φIを時間の関数として示す。電位
φIは周期Ｔの矩形波関数であり、低レベルＶBと高レベ
ルＶHとを有する。高レベル矩形波（ＶH）の持続時間
（図中、時点ｔ2とｔ3との間の時間）はＴ／２よりやや
小さい。電位φPも同様に、信号φIのレベルに等しい低
レベルＶB及び高レベルＶHを有する矩形波信号であり、
信号φPの周期は周期Ｔに等しく、高レベル矩形波
（ＶH）の持続時間（時点ｔ5とｔ6との間）はＴ／２よ
り小さい。信号φPは信号φIの反転位相信号である。し
かし、低レベル矩形波（ＶB）は時点ｔ2以前の時点ｔ0
で始まり、高レベル矩形波（ＶH）は時点ｔ3以後の時点
ｔ5で始まる。
１フレームの読取り時間はＴに等しい。奇数フィールド
（行Ｌ1、Ｌ3及びＬ5）の読取りは時点ｔ1とｔ4との間
に行なわれる。ｔ1はｔ0とｔ2との間に存在し、ｔ4はｔ
3とｔ5との間に存在する。偶数フィールド（行Ｌ2、Ｌ4
及 びＬ6）の読取りは時点ｔ4とｔ7との間に行なわれ
る。ｔ7はｔ1と同様の時点である。図中、奇数フィール
ドの持続時間はＩで示されており偶数フィールドの持続
時間はＰで示されている。
奇数フィールド（Ｉ）の期間に信号φIは高レベル
（ＶH）であり、信号φIにより制御されるトランジスタ
43は導通しており、低レベルφPにより制御されるトラ
ンジスタ41はラインメモリ27への接続を阻止する。その
結果、奇数列の青素子及び赤素子に蓄積された電荷は、
トランジスタ43を介してラインメモリ29に送出される。
同じフィールド期間に、奇数行で偶数列の緑感知素子の
電荷は、トランジスタ42を介してラインメモリ27の方向
に読取られる。このときはトランジスタ42のみが導通し
ており、トランジスタ44は導通していない。
次の偶数フィールド（Ｐ）では動作が逆転する。偶数行
で奇数列の緑感知素子の電荷はトランジスタ41を介して
ラインメモリ27の方向に読取られる。このとき、信号φ
Pが高レベルであるからトランジスタ41は導通してお
り、信号φIが低レベルであるからトランジスタ43が遮
断され、ラインメモリ29への接続が阻止される。この間
に、偶数行に赤素子と青素子とを交互に含む偶数列は導
通しているトランジスタ44を介してラインメモリ29の方
向に読取られる。トランジスタ42は遮断されておりライ
ンメモリ27への接続は阻止される。
各行が緑感知素子と別の１種の色の感知素子のみを有す
るため、ラインメモリ27に接続された出力レジスタ37は
緑に対応する信のみを受信し、ラインメモリ29、従って
出力レジスタ39は、青色のライン信号及び赤色のライン
信号を交互に供給することが明らかであろう。
図示しない変形例に於いては、第４ａ図の構造の各行を
２分割し、片方の行を奇数フィールドに所属させ、別の
行を偶数フィールドに所属させる。同じフィールド内で
あっても全部の緑素子が、ある行のときは偶数の列結線
に接続され、別の行のときは奇数の列結線に接続され
る。従って前記と同じ結果を得るために、全部の緑素子
をラインメモリ27に接続するには、信号φ1と信号φPと
の周期（Ｔ）は、フレーム周期でなくライン周期でなけ
ればならない。
この変形の利点は、２つのフィールドのカラー構造が完
全に等しいことである。更に、色フィルタの垂直解像度
が1/2になる。２行づつ同色フィルタの配列であるので
色フィルタが同時に２行にまたがって配置されてもよ
い。
図示しない別の変形例に於いては、色フィルタの配置が
第４ａ図とは異なっており、緑フィルタが一直線に配列
されている。
同じ列の光感知素子はやはり同じ列結線に接続されてお
り、飛越フィールド走査によって読取が行なわれる。そ
の結果１つの出力レジスタに緑、別の出力レジスタに青
色のライン信号及び赤色のライン信号を交互に得るため
のスイッチングデバイスは不要である。
第５ａ図及び第５ｂ図は、第４ａ図の如く列結線が集め
られた光感知素子マトリックスの平面図及び断面図であ
る。
列結線部分に第３ａ図のマトリックスとの違いが見られ
る。この変形例では行ゲート33間及び絶縁障壁51間の領
域38にフォトダイオードが形成されている。このように
形成された光感知素子の１つが第５ａ図の太線50で示さ
れている。該光感知素子は行Ｌi及び列Ｃiに属してお
り、素子の蓄積電荷は、矢印56で示す如く左方に読取ら
れる。
第５ａ図で示したように読取り列は縦方向の絶縁障壁51
を挟んで２列ずつ集められている。従って絶縁障壁51を
挟む２列の読取りダイオード35が設けられており、読取
りダイオード35は、例えば基板21内に（第５ｂ図）前記
と同様に形成されている。スクリーンゲート54は絶縁障
壁51とこの障壁51の両側に位置する２つの読取りダイオ
ード35との双方を被覆している。第５ｂ図でより明らか
なように、各ＭＯＳキャパシタの行ゲート33は絶縁層を
介して基板21及びスクリーンゲート54を被覆している。
前記と同じく不透明層32が読取ダイオード35の上方に配
置されている。この図では、同一障壁51の両側の２つの
読取ダイオードに対して一緒に１つの不透明層32がデポ
ジットされている。
第５ｂ図の例では、スクリーンゲート54及び絶縁障壁51
が占める領域外の領域38に形成されたフォトダイオード
が、各ＭＯＳキャパシタのゲート33の下方にも伸びてい
る。
最後に、横方向に伸びる絶縁障壁51は読取ダイオード35
で中断されている。
前記の光感知素子は、第３図の光感知素子と同様に作動
する。
前記の如く列結線を集めると光感知素子の有効表面が広
くなるため、感度がかなり増加する。実際不透明デポジ
ット32によって被覆されない側の、隣り合う２つの光感
知素子を隔てるのは、極めて薄い縦方向絶縁障壁51のみ
である。
第６ａ図は第４ａ図の実施例の変形例を示す。２つの列
結線に代えて１つの列結線が使用されており、光感知素
子間は独立のスクリーンゲートによって絶縁されてい
る。
第６ａ図には、例えば６行（Ｌ1からＬ6）８列（Ｃ1か
らＣ8）の光感知マトリックス１が示されている。色フ
ィルタは第４ａ図と同様に配置されており、マトリック
ス１の両側の２つのラインメモリ27及び29は２つのシフ
トレジスタ37及び39にそれぞれ接続されている。
デバイスは２つのスイッチング素子67及び69を有してお
り、スイッチング素子67及び69はラインメモリ27及び29
の手前にそれぞれ挿入されている。光感知素子の列Ｃ1
からＣ8は同じ列結線（図のＣ1からＣ4）に２列ずつ接
続されている。列結線は、第６ａ図に細線で示された読
取ダイオード35を含んでおり、読取りダイオード35は両
側の２つのスクリーンゲートで包囲されており、列Ｃ1
のスクリーンゲートは64、列Ｃ2のスクリーンゲートは7
4で示されている。奇数列（Ｃ1、Ｃ3、Ｃ5、Ｃ7）に対
応するスクリーンゲート64は電位φGに接続されてお
り、偶数列（Ｃ2、Ｃ4、Ｃ6、Ｃ8）に対応するスクリー
ンゲート74は電位φDに接続されている。読取りダイオ
ード35の両端は、電位φB、φHによりそれぞれ制御され
るトランジスタ61及び62をそれぞれ介してメモリ27及び
29にそれぞれ接続されている。これらのトランジスタ61
及び62がスイッチングデバイス67及び69をそれぞれ形成
する。
第６ｂ図は、第６ａ図のデバイスで使用される制御信号
φB、φH、φG、及びφDの形状を示す。これらの信号
は、高レベルと低レベルとの間で電圧変化を行なう。
時点ｔ8とｔ11との間の帰線期間Ｄの間で時点ｔ8とｔ9
との間でのみ信号φBが高レベルを有する。ｔ8−ｔ9は
Ｄ／２よりやや小さい。信号φHは時点ｔ10とｔ11との
間でのみ高レベルを有する。ｔ10−ｔ11はＤ／２よりや
や小さい。信号φG及びφDは、信号φB及びφHとそれぞ
れ同じ形状を有する。
デバイスは下記の如く作動する。
偶数又は奇数の１フィールドに於いて例えば信号φBが
信号φGと同時に高レベルを有すると考えた場合、φGに
よってスクリーンゲート64が導通し、φBによって制御
されるトランジスタ61が導通しているので、奇数列
（Ｃ）の光感知素子に蓄積された電荷は、ラインメモリ
27の方向に接続されるであろう。
他方、同じ期間に信号φDは低レベルであり、偶数列は
スクリーンゲート74によって読取りダイオード35から絶
縁されており、低レベル信号φHによって制御されるト
ランジスタ62の遮断によってラインメモリ29への接続は
阻止されている。時点ｔ10で信号φBとφGとが低レベル
に戻り、信号φHとφDとが高レベルになるため、前記の
動作と逆の動作が生じる。即ち、偶数列の光感知素子に
蓄積された電荷が読取りダイオード35によって読取ら
れ、導通状態のトランジスタ62を介してラインメモリ29
にのみ送られる。
第４ｂ図に関して説明した動作と同様の動作を得るため
に次のフィールドでは、信号対φB−φH又はφG−φDの
いずれかをリバースすることが必要である。例えばφB
とφHとの高レベルの位置関係を維持し、φDをφBに同
期させ、φGをφHに同期させる。
更に、第４ａ図の場合と同様に、特にフレーム毎に全く
同じカラー構造が得られるように、制御信号を利用して
マトリックス１の各行を２分割することが可能である。
第７ａ図及び第７ｂ図はそれぞれ、第６ａ図の光感知マ
トリックスの平面図及び断面図である。
第７ａ図の構造と第５ａ図の構造との唯一の違いは列結
線部分に存在する。この構造に於いても、光感知素子50
は、行ゲート33と半導体基板21と絶縁層22とから形成さ
れたＭＯＳキャパシタと、フォトダイオード形成領域38
とから成る。領域38は、第７ｂ図に示す如く、行ゲート
33の下方にも伸びており絶縁障壁51及びスクリーンゲー
ト74によって限定されている。第７ｂ図は光感知素子50
及び行ゲート33の部分での第７ａ図のデバイスのＣＣ線
断面図である。第５図の実施例と同様、偶数列光感知素
子は左側に読取られる（矢印56）。
第７図の構造では列結線がスクリーンゲート64で左側を
被覆された読取りダイオード35によって形成されてい
る。スクリーンゲート64は、読取りダイオード35の左側
で基板21の上方に伸びている。スクリーンゲート74は、
読取りダイオード35の右側を被覆し、読取りダイオード
35の右側で基板の一部上方に伸びており、更に、絶縁層
を介してスクリーンゲート64の上方にも伸びている。前
記の如く、全体が行ゲート33で被覆されており、更に読
取りダイオード35の部分では絶縁層を介して不透明層32
が配置されている。
第６図及び第７図に示した構造の利点は、２つの列結線
を一本に合体させた場合に、２つの列の間に必要であっ
た絶縁障壁が存在しないので更に感度が増加することで
ある。例えば第３図の構造に比較すると感度は３０％増
になる。従って、常用の３色即ち緑、青、赤の色フィル
タを用いて説明したが前記の３色の補色を用してもよ
く、又は、別の３色例えば緑、黄、白又は緑、黄、シア
ンの組合わせを使用してもよい。
［発明の効果］ 以上詳細に説明したように本発明によれば、２つのライ
ンメモリ及び２つのアナログ出力シフトレジスタが、１
つのラインメモリ及び１つのアナログ出力シフトレジス
タが光感知アセンブリの２つの対向する各側にそれぞれ
配置されているため、一方のラインメモリに接続される
列結線が他方のラインメモリに接続される列結線とクロ
スしないようにし得、従ってデバイスの生産性が著しく
向上し、製造コストを大幅に低減化できる。
しかも本発明によれば、ラインメモリの１つは第１色の
光感知素子にのみ接続されるように制御されており、連
続する２つの行において同じ行の光感知素子は、第１色
と第２色とを交互に有しており、次の２行では第１色と
第３色とを交互に有しており、以後同様に配列されてい
るため、一方のラインメモリへは第１色の光感知信号
を、他方のラインメモリへは連続する２つの行のどちら
か一方の行で第２色の光感知信号を、他方の行で第３色
の光感知信号をそれぞれ出力することができる。従っ
て、飛越フィールド走査を行った場合に、２つの出力レ
ジスタから第１色と他の色とを別々のラインに分離して
出力することができるため、各色の信号を極めて容易に
得ることができ、複雑な色信号処理回路が不要である。
さらに、連続する２つの行において同じ行の光感知素子
は、第１色と第２色とを交互に有しており、次の２行で
は第１色と第３色とを交互に、且つ第１色が分散されて
配置されており、以後同様に配列すれば、これはデバイ
スの解像度を大幅に向上させる。
【図面の簡単な説明】
第１図はライントランスファ構造の撮像デバイスの概略
全体図、第２図はカラー像解析装置の参考例の説明図、
第３ａ図は第２図のカラー像解析装置の光感知素子マト
リックスの平面図、第３ｂ図は第３ａ図の断面図、第４
ａ図は本発明のカラー像解析装置の一実施例の説明図、
第４ｂ図は第４ａ図に対する信号の概略図、第５ａ図は
第４ａ図のカラー像解析装置の光感知素子マトリックス
の１列の平面図、第５ｂ図は第５ａ図の断面図、第６ａ
図は第４ａ図の変形の説明図、第６ｂ図は第６ａ図に対
する信号の概略図、第７ａ図は第６ａ図のカラー像解析
装置の光感知マトリックスの１列の平面図、第７ｂ図は
第７ａ図の断面図である。 １……光感知ゾーン、２……ラインメモリ、３……出力
シフトレジスタ、14……制御デバイス、15……素領域、
22……絶縁層、27、29……ラインメモリ、30……光感知
素子、31……絶縁障壁、32……金属膜、33……行ゲート
（ＭＯＳキャパシタ）、34……スクリーンゲート、35…
…読取りダイオード、37……出力レジスタ、38……第２
の電荷収集領域、39……出力レジスタ、47、49……スイ
ッチングデバイス、51……絶縁障壁、54、64、74……ス
クリーンゲート。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−8968（ＪＰ，Ａ) 特開 昭51−38826（ＪＰ，Ａ)

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】同じ半導体基板上にＮ行Ｍ列のマトリック
    スとして互いに絶縁されて配置されておりかつ受光の度
    合に応じて電荷を生成すべく構成された複数の光感知素
    子を含んでおり、該各光感知素子が第１の電荷収集領域
    を形成すると共に同じ行の当該キャパシタに共通のゲー
    トを有するＭＯＳキャパシタと該ＭＯＳキャパシタに電
    気的に結合された第２の電荷収集領域とを備えており、
    所定の１色のみを感知せしめる色フィルタが前記各光感
    知素子に設けられている光感知アセンブリと、 少なくとも２つの異なる行に属する少なくとも２つの前
    記光感知素子からの電荷を順次受容すべく該光感知素子
    間に列として配置された複数の読取りダイオードを有
    し、同じ行のＭ個の前記光感知素子内に生成された電荷
    を、Ｎ個の行に対して順次、並列に読取るために該光感
    知素子間に配置された列結線と、 前記列結線及び前記光感知素子の間に列として配置され
    ておりかつ定電位に維持された複数のゲートを形成する
    電荷スクリーンゲートと、 前記マトリックスの各光感知素子が２つのラインメモリ
    の１つにのみ割り当てられており該ラインメモリの１つ
    が同色の光感知素子にのみ接続されるように、前記読取
    りダイオードを介して読出される電荷を並列に受容し、
    各々が同じ半導体基板内に形成されたＭ個の素子を有す
    る２つのラインメモリのアセンブリと、 前記２つのラインメモリにより供給される電荷をそれぞ
    れ並列に受容しかつ像解析電気信号を直列に送出する２
    つのアナログ出力シフトレジスタのアセンブリとを備え
    ており、 前記２つのラインメモリ及び前記２つのアナログ出力シ
    フトレジスタは、１つのラインメモリ及び１つのアナロ
    グ出力シフトレジスタが前記光感知素子アセンブリの２
    つの対向する各側にそれぞれ配置されており、前記光感
    知素子にそれぞれ配置された色フィルタが、該各光感知
    素子に第１色、第２色、及び第３色のいずれかを感知さ
    せるように構成されており、前記ラインメモリの１つは
    該第１色の光感知素子にのみ接続されるように制御され
    ており、連続する２つの行において同じ行の前記光感知
    素子は、前記第１色と前記第２色とを交互に有してお
    り、次の２行では前記第１色と前記第３色とを交互に有
    しており、以後同様に配列されており、各光感知素子の
    第２の電荷収集領域が前記スクリーンゲートと前記ＭＯ
    Ｓキャパシタの行ゲートとによって被覆されていない該
    光感知素子の位置に配置されているカラー像撮像デバイ
    ス。
  2. 【請求項２】前記第１色の光感知素子は１行ずつジグザ
    グ配置されており、同じ列の前記光感知素子はいずれも
    ２つのスイッチングデバイスをそれぞれ介して前記２つ
    のラインメモリに接続されており、奇数行の場合は奇数
    列が１つのラインメモリに指定されかつ偶数列が他のラ
    インメモリに指定されており、偶数行の場合は該指定が
    逆になるように構成されており、一方の前記ラインメモ
    リは前記第１色の光感知素子からのみ電荷を受容し、他
    方の前記ラインメモリは残りの色の１色のみを含む行を
    交互に受容する特許請求の範囲第１項に記載のカラー像
    撮像デバイス。
  3. 【請求項３】前記第１色の光感知素子は列として配置さ
    れており、同じ列の光感知素子はいずれも前記２つのラ
    インメモリに接続されており、当該ラインメモリの１つ
    は、該第１色の光感知素子からのみ電荷を受容し、該他
    のラインメモリは、残りの色の１色のみを含む行を交互
    に受容する特許請求の範囲第１項に記載のカラー像撮像
    デバイス。
  4. 【請求項４】前記列結線が、前記光感知素子列間に２つ
    づつ集められている特許請求の範囲第１項又は第２項に
    記載のカラー像撮像デバイス。
  5. 【請求項５】前記スクリーンゲートが２列毎に１つのス
    トリップの形状に設けられており設けられており、前記
    読取りダイオードが該ストリップより小さい幅のストリ
    ップの形状で半導体基板内に形成されて各スクリーンゲ
    ート下方で２つづつ集められており、前記光感知素子相
    互の絶縁部は、横方向では前記読取りダイオードの部分
    を除いて連続的に２つの前記ＭＯＳキャパシタの行ゲー
    トの中間に形成されておりかつ縦方向では隣接する２つ
    の該読取りダイオード間及び隣接する２つの該光感知素
    子間で連続的に形成されている特許請求の範囲第４項に
    記載のカラー像撮像デバイス。
  6. 【請求項６】前記列結線が、２列の前記光感知素子毎に
    単一の結線と単一のストリップ形の前記読取りダイオー
    ドとのみを備えており、前記スクリーンゲートが、１列
    毎に１つのゲートを備えており、同じ列結線に接続され
    た光感知素子の逐次読取りを実行すべく、同じ前記読取
    りダイオードに対する２つの前記ゲートには、２つのス
    イッチングデバイスをそれぞれ介して、互いに逆位相の
    電位が与えられる特許請求の範囲第２項に記載のカラー
    像撮像デバイス。
  7. 【請求項７】各前記第２の電荷収集領域がフォトダイオ
    ードから形成されている特許請求の範囲第１項に記載の
    カラー像撮像デバイス。
  8. 【請求項８】前記フォトダイオードが、更に前記各光感
    知素子の前記ＭＯＳキャパシタの行ゲートの下方に延伸
    している特許請求の範囲第７項に記載のカラー像撮像デ
    バイス。
  9. 【請求項９】前記半導体基板を被覆する絶縁層による特
    厚部分を有する絶縁部を備えている特許請求の範囲第１
    項に記載のカラー像撮像デバイス。
  10. 【請求項１０】前記絶縁部が、更に、前記絶縁層による
    特厚部分の下方の前記半導体基板のオーバードーピング
    を含む特許請求の範囲第９項に記載のカラー像撮像デバ
    イス。
  11. 【請求項１１】光像を透過させない不透明層がアルミニ
    ウムから形成されている特許請求の範囲第１項に記載の
    カラー像撮像デバイス。
  12. 【請求項１２】前記第１色、第２色、及び第３色のそれ
    ぞれが緑、青、及び赤である特許請求の範囲第１項に記
    載のカラー像撮像デバイス。
  13. 【請求項１３】出力シフトレジスタがＣＣＤ型の電荷転
    送レジスタである特許請求の範囲第１項に記載のカラー
    像撮像デバイス。
JP57053618A 1981-03-31 1982-03-31 カラ−像の撮像デバイス Expired - Lifetime JPH0620315B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8106432 1981-03-31
FR8106432A FR2503502B1 (fr) 1981-03-31 1981-03-31 Dispositif d'analyse d'images en couleur utilisant le transfert de charges electriques et camera de television comportant un tel dispositif

Publications (2)

Publication Number Publication Date
JPS57176893A JPS57176893A (en) 1982-10-30
JPH0620315B2 true JPH0620315B2 (ja) 1994-03-16

Family

ID=9256821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57053618A Expired - Lifetime JPH0620315B2 (ja) 1981-03-31 1982-03-31 カラ−像の撮像デバイス

Country Status (5)

Country Link
US (1) US4453177A (ja)
EP (1) EP0063061B1 (ja)
JP (1) JPH0620315B2 (ja)
DE (1) DE3260595D1 (ja)
FR (1) FR2503502B1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2522235B1 (fr) * 1982-02-19 1986-02-21 Thomson Brandt Camera de television en couleurs comportant un filtre matriciel trichrome
FR2533056B1 (fr) * 1982-09-14 1987-05-15 Thomson Csf Imageur a transfert de lignes et camera de television comportant un tel imageur
FR2534435B1 (fr) * 1982-10-08 1986-05-09 Thomson Csf Camera de television couleur monosenseur
US4513313A (en) * 1982-12-07 1985-04-23 Canon Kabushiki Kaisha Solid state imaging device
EP0115225B1 (fr) * 1982-12-21 1987-05-06 Thomson-Csf Procédé d'analyse d'un dispositif photosensible à transfert de ligne et dispositif de mise en oeuvre d'un tel procédé
JPS59171159A (ja) * 1983-03-18 1984-09-27 Hitachi Ltd 固体カラ−撮像装置
FR2548505B1 (fr) * 1983-06-30 1986-01-24 Thomson Csf Camera de television en couleur, a imageur solide a transfert de lignes
US4821088A (en) * 1986-11-27 1989-04-11 Fuji Photo Film Co., Ltd. Solid-state color image pickup unit with mosaic color filter and two horizontal output registers
US4840725A (en) * 1987-06-19 1989-06-20 The Standard Oil Company Conversion of high boiling liquid organic materials to lower boiling materials
JPS6454978A (en) * 1987-08-26 1989-03-02 Toshiba Corp Solid-state image pickup element
DE3837063C1 (ja) * 1988-10-31 1990-03-29 Reimar Dr. 8000 Muenchen De Lenz
US5877807A (en) * 1988-10-31 1999-03-02 Lenz; Reimar Optoelectronic colored image converter
JP2891550B2 (ja) * 1991-01-11 1999-05-17 三菱電機株式会社 イメージセンサ
DE4134666C2 (de) * 1991-10-19 2002-03-28 Zeiss Carl Verfahren und Schaltung zur Verarbeitung optischer Signale
US5614950A (en) * 1995-08-02 1997-03-25 Lg Semicon Co., Ltd. CCD image sensor and method of preventing a smear phenomenon in the sensor
JP3548410B2 (ja) * 1997-12-25 2004-07-28 キヤノン株式会社 固体撮像装置および固体撮像装置の信号読み出し方法
US7139025B1 (en) * 1998-10-29 2006-11-21 Micron Technology, Inc. Active pixel sensor with mixed analog and digital signal integration
CN1252987C (zh) * 2001-08-17 2006-04-19 微米技术有限公司 用于提高固态成像仪的读取速度的装置和方法
US7859581B2 (en) * 2003-07-15 2010-12-28 Eastman Kodak Company Image sensor with charge binning and dual channel readout
JP4385844B2 (ja) * 2004-04-23 2009-12-16 ソニー株式会社 固体撮像装置および固体撮像装置の駆動方法
JP2005333265A (ja) * 2004-05-18 2005-12-02 Olympus Corp 固体撮像素子および装置
JP4333478B2 (ja) * 2004-05-27 2009-09-16 株式会社ニコン 撮像装置および画像処理プログラム
JP4193768B2 (ja) * 2004-07-16 2008-12-10 ソニー株式会社 データ処理方法並びに物理量分布検知の半導体装置および電子機器
JP4380439B2 (ja) * 2004-07-16 2009-12-09 ソニー株式会社 データ処理方法およびデータ処理装置並びに物理量分布検知の半導体装置および電子機器
EP1971129A1 (en) * 2007-03-16 2008-09-17 STMicroelectronics (Research & Development) Limited Improvements in or relating to image sensors
JP5458690B2 (ja) * 2009-06-22 2014-04-02 ソニー株式会社 固体撮像装置およびカメラ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5138826A (en) * 1974-09-27 1976-03-31 Matsushita Electric Ind Co Ltd Karaakotaisatsuzosochi
NL180157C (nl) * 1975-06-09 1987-01-02 Philips Nv Halfgeleider beeldopneeminrichting.
US4016550A (en) * 1975-11-24 1977-04-05 Rca Corporation Charge transfer readout of charge injection device arrays
US4047203A (en) * 1976-05-12 1977-09-06 Eastman Kodak Company Color imaging array
JPS5345119A (en) * 1976-10-06 1978-04-22 Hitachi Ltd Solid state pickup element
GB1592373A (en) * 1976-12-30 1981-07-08 Ibm Photodetector
JPS5853830B2 (ja) * 1977-07-13 1983-12-01 株式会社日立製作所 カラ−固体撮像装置
DE2838098A1 (de) * 1978-08-31 1980-03-13 Siemens Ag Anordnung zur farbbildabtastung
JPS568968A (en) * 1979-07-05 1981-01-29 Matsushita Electric Ind Co Ltd Solid-state image pickup unit
FR2481553A1 (fr) * 1980-04-23 1981-10-30 Thomson Csf Dispositif photosensible lu par transfert de charges et camera de television comportant un tel dispositif

Also Published As

Publication number Publication date
DE3260595D1 (en) 1984-09-27
US4453177A (en) 1984-06-05
EP0063061B1 (fr) 1984-08-22
JPS57176893A (en) 1982-10-30
FR2503502A1 (fr) 1982-10-08
EP0063061A1 (fr) 1982-10-20
FR2503502B1 (fr) 1985-07-05

Similar Documents

Publication Publication Date Title
JPH0620315B2 (ja) カラ−像の撮像デバイス
US5051832A (en) Selective operation in interlaced and non-interlaced modes of interline transfer CCD image sensing device
US4758895A (en) Storage registers with charge packet accumulation capability, as for solid-state imagers
EP0313322B1 (en) Solid-state image sensor having a plurality of horizontal transfer portions
EP0262665A2 (en) CCD Area image sensor operable in both of line-sequential and interlace scannings and a method for operating the same
US4506299A (en) Device for scanning an image in successive lines, utilizing the electrical charge transfer, incorporating a line memory and a television camera incorporating such a device
US4803710A (en) Storage registers with charge packet accumulation capability, as for solid-state imagers
US4878121A (en) Image sensor array for still camera imaging with multiplexer for separating interlaced fields
KR890005237B1 (ko) 고체촬상소자 및 그 구동방법
JPH06505596A (ja) 電荷結合素子（ｃｃｄ）イメージセンサ
US5280186A (en) CCD image sensor with four phase clocking mechanism
US4652925A (en) Solid state imaging device
JPH0320954B2 (ja)
US4720746A (en) Frame transfer CCD area image sensor with improved horizontal resolution
JPH0259673B2 (ja)
EP0088134B1 (en) Solid state image pickup device
US4675887A (en) Solid state imaging device and method with row-by-row charge transfer
US5179428A (en) Three dimensional ccd image sensor
US5298777A (en) CCD image sensor of interlaced scanning type
US5099333A (en) Solid state image sensing device having no field isolation layer
KR0165375B1 (ko) Ccd형고체촬영소자
JPH07322143A (ja) 固体撮像装置の駆動方法
JPH0433143B2 (ja)
JPS58175372A (ja) 固体撮像素子
JP2768324B2 (ja) 固体撮像素子とその駆動方法