JPH0259673B2 - - Google Patents

Info

Publication number
JPH0259673B2
JPH0259673B2 JP57039254A JP3925482A JPH0259673B2 JP H0259673 B2 JPH0259673 B2 JP H0259673B2 JP 57039254 A JP57039254 A JP 57039254A JP 3925482 A JP3925482 A JP 3925482A JP H0259673 B2 JPH0259673 B2 JP H0259673B2
Authority
JP
Japan
Prior art keywords
photosensitive element
gate electrode
diode
strip
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57039254A
Other languages
English (en)
Other versions
JPS57168585A (en
Inventor
Beruje Jannryutsuku
Dokyuuru Pieritsuku
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of JPS57168585A publication Critical patent/JPS57168585A/ja
Publication of JPH0259673B2 publication Critical patent/JPH0259673B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H01L27/14843—Interline transfer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Description

【発明の詳細な説明】 本発明は、半導体内の電荷転送を使用する光像
の電気解析に係る。より詳細には本発明は、二次
元の光感知デバイス及び該光感知デバイスを使用
した撮像デバイスに係る。
光像を解析するためのソリツドステートデバイ
スは従来より公知である。このようなデバイス
は、電気ビデオ信号を送出すべくテレビジヨンカ
メラで使用される。該デバイスは、一方で光感知
ゾーンの構成及び他方で像により生成された電荷
の読取及び送出システムの構成に特徴を有する。
更に光感知、電荷読取送出等の種々の機能を果す
ために電荷転送デバイスを使用することも公知で
ある。例えばシークインSEQUIN及びトンプセ
ツトTHOMPSETTの著者“チヤージ・トラン
スフア・デバイスCharge transfer device”（152
乃至169ページ）によれば、 − 光線を電荷転送レジスタに受容する“ラスタ
トランスフア”又は“インターラインストラク
チユア”として公知のシステム、及び、 − “CID”と指称される電荷注入デバイスでの
使用が記載されている。前者のデバイスでは電
荷転送が広い表面領域に亘つて行なわれるた
め、このような広い表面領域を製造するにあた
り高い収率を得ることは事実上難しいという欠
点がある。後者のデバイスは前者のデバイスの
欠点は有していないが、半導体基板内への電荷
の再注入が通常必要であり、これにより種々の
欠点が生じる。例えば、ノイズの問題、及び、
電荷の読取中及び読取後に必要なキヤパシタン
スの値の維持が難しい等の問題がある。
前記の問題に加えて、光像積分に必要な時間と
電荷転送に必要な時間この場合テレビジヨンスク
リーンの走査時間とを適合させる問題が生じる。
625本の標準走査線数の場合、１線の走査に約
52μs、再生に12μsを要する。
前記の如き種々の要求に応じて提案されたのが
出願人によるフランス特許出願第8009112号の
“ライントランスフア”構造体である。該デバイ
スは、主として、 − 読取るべき像を受容して電荷に変換すべく１
行当りＭ個の光感知素領域又は素子を含むＮ行
Ｍ列のマトリツクスと、 − ラインメモリと指称されており各行毎に蓄積
された信号電荷を順次受容するＭ個のポイント
を有するメモリと、 − ラインメモリの内容を並列に受容し、像解析
電気信号を直列に発信する電荷結合デバイスの
如きレジスタと、 を含む。
本発明の目的は、特に前記の如きマトリツクス
の製造に適した二次元の光感知デバイスを提供す
ることである。
従つて、本発明のデバイスは光像を受容し前記
光像の解析電気信号を発信するために、 − 同じ半導体基板上にＮ行Ｍ列で配置されてお
り互いに絶縁されており受光に従つて電荷を生
成すべく構成された複数個の光感知素領域を含
んでおり、各素領域が、同じ行の全部のキヤパ
シタに共通の１個のゲートを含み第１の電荷収
集領域を形成するMOSキヤパシタと該MOSキ
ヤパシタに電気的に結合された第２電荷収集領
域とを含んでおり、更に、 − 同じ行のＭ個の光感知素領域内に生成された
電荷の並列な送出をＮ個の行に対して順次実行
すべく構成されており、異なる２行に属する少
なくとも２個の素領域の電荷を順次受容すべく
光感知素領域間に縦列に配置された複数個の読
取ダイオードを含む接続及び制御手段と、 − 各光感知素領域と接続手段との間に配置され
ており、読取ダイオードと光感知素領域との間
に縦列に配置され定電圧に維持された複数個の
ゲートを含む電荷スクリーン形成手段と、 を含むことを特徴とする。
本発明の別の目的は、前記の如き光感知デバイ
スを含む撮像デバイスを提供することである。
添付図面に示す非限定具体例に基いて本発明を
以下に説明する。
図中、同じ要素は同じ符号で示される。
第１図は、前出のフランス特許出願に記載の如
き行単位の転送構造体の全体図である。
該構造体は主として光感知ゾーン１１とライン
メモリ１２とCCD型のシフトレジスタ１３とを
含む。
光感知ゾーンは解析すべき光像を受容し電荷に
変換する。本文中での光像検出は、可視光に対応
する波長の検出のみでなく、赤外光の如く可視光
に隣接する波長の検出をも含む。光感知ゾーン
は、以後素子と指称される素領域１５のマスリツ
クスから形成されており、マトリツクスは、行
L1，L2…ＬＮと列C1，C2…CMとから成るＮ行Ｍ
列のマトリツクスである。同じ行の光感知素子は
互いに接続されており、行を順次アドレスし得る
制御デバイス１４に接続されている。該デバイス
は例えば、MOS型のシフトレジスタから形成さ
れる。同じ列の光感知素子１５は１個の結線を介
してラインメモリ１２に接続されている。
従つてラインメモリ１２は、同じ行の光感知素
子１５の夫々に生じた電荷を並列に受容し、次に
シフトレジスタ１３に並列に転送する。該レジス
タ１３はデータを直列に送出する。該データは、
光感知ゾーン１１に受容した光像の解析より生じ
たビデオ信号を形成する。
光感知素子１５による像の種々の積分段階とラ
インメモリでの行単位転送と各行毎のCCDレジ
スタ１３での信号転送との連続に関して以下に説
明する。
先ず、レジスタ１４によりアドレスされた行を
除く光感知ゾーン１１の全体に於いて、像積分が
常に実行されている。
行再生の間にラインメモリ１２の内容がシフト
レジスタ１３に転送される。ラインメモリの入力
は閉鎖されている。
次の行走査時間の間にレジスタ１３の内容が直
列方向に伝送される。ラインメモリ１２とレジス
タ１３との間の接続は遮断されている。第１段階
では、ラインメモリ１２に接続された第１図の結
線RANを介して素子１５の読取手段のレベル再
生設定（再生）が生じる。第２段階では、ゾーン
１１のＬ個の行のいずれか１行がラインメモリ１
２に転送される。転送すべき行の選択（又はアド
レシング）はレジスタ１４が行なう。次の段階は
行再生時間に相当し、前の段階で読取られたライ
ンメモリ１２の内容がレジスタ１３に転送され
る。
本発明の別の具体例によれば、行選択とライン
メモリ及びシフトレジスタへの転送が行再生時間
中に実行され、行走査時間には、長時間で行なう
のが有利な読取手段のレベル再設定及びシフトレ
ジスタへの直列方向の伝送のみが実行される。
第２図は本発明の光感知デバイスの第１具体例
を示す。
第２図では、絶縁層例えば酸化シリコン層で被
覆された半導体基板例えばシリコン基板上に複数
の導電デボジツトが付着されている。これらのデ
ボジツトは、本発明のデバイスの平行な行Ｌ（図
中Li-2，Li-1，Li）を形成すべく蒸着された場合
によつては半透明の金属又は多結晶シリコンから
成り、他のデボジツトと同じく本文中で以後電極
又はゲートと指称される。これらの電極は半導体
基板及び絶縁層と共に光感知MOSキヤパシタン
スを形成している。これらのゲートは、第２図に
符号１６で示す実質的に円弧状の切欠部を備えて
おり、切欠部１６は各行の両側に互い違いに設け
られている。隣り合う２個の行の切欠部は互いに
対向している。デバイスの列Ｃ（図中Ci-1，Ci，
Ci+1，Ci+2）に沿つて電極すなわちゲート４が配
置されており、ゲート４は定電圧に維持されてお
り、後述する如く電荷に対するスクリーンを形成
している。各スクリーンゲート４は、切欠部１６
と同心的に切欠部１６を被覆する実質的に円形の
拡大部１７を備えたストリツプの形状を有する。
ゲート３から形成される複数の行Ｌとゲート４
から形成される複数の列Ｃとは、第２図に複線で
示す２組の絶縁障壁１によつて互いに絶縁されて
いる。各障壁は、行及びＬに夫々平行であり、拡
大部１７の部位で中断されている。各絶縁障壁１
を形成するために、酸化物層の厚み増加、又は、
基板のオーバードーピング（例えばＰ基板にP+
オーバードーピング）、又は双方の併用（即ち酸
化物の厚みを増加し下方にオーバードープする）
が可能である。絶縁障壁１の交点により形成され
る四辺形が光感知素子を形成する。キヤパシタ
は、２個の絶縁障壁１の間の絶縁層２２及び基板
２１のゲート３の部分により形成される。一例と
して、行Liと列Ciとの交差により形成された光感
知素子が第２図に太線部分２０で示されている。
ゲート４は、円形拡大部１７の中央に開孔１８
を有しており、各開孔のドーピングにより前記光
感知素子の読取ダイオード５が形成される。第２
図の具体例では、読取ダイオード５が２個の光感
知素子に共有されており１列毎に互い違いに配置
されていることが理解されよう。
更に、各列毎に１個の電極７が第２図に点線で
示されている。電極７は実質的にストリツプの形
状で読取ダイオード５の上方に蒸着されており、
図示の如くダイオード５の中心に該ダイオードと
の接触領域６を有する。これらの電極は、同じ列
のダイオード群を電気的に接続する機能と読取ダ
イオード５の中に寄生電荷を生じ得る光を遮断す
るスクリーンたる機能とを同時に果す。
第３図は、光感知素子２０のAA線断面図を示
す。AA線は、ゲート３と、ゲート４と、ダイオ
ード５と、金属ストリツプ７と、ダイオード５と
の接触領域６と、絶縁障壁１とを同時に通る断面
である。
第３図は第２図のデバイスの構造をより明らか
に示す。２個の縦方向絶縁障壁１が本具体例では
例えばオーバードーピング（領域３１）によつて
半導体基板２１に形成されており、読取ダイオー
ド５が同じく基板のオーバードーピングによつて
光感知素子の中央に形成されている。基板は絶縁
層２２で被覆されている。第３図の中央の開孔１
６を残して絶縁障壁１を被覆するMOSキヤパシ
タのゲート３が層２２に蒸着されている。スクリ
ーンゲート４は開孔１６の周囲で絶縁層２２上に
配置されておりゲート３の上方に伸びている。ゲ
ート４は（判り易くするために図示しない）絶縁
層によつてゲート３から絶縁されている。スクリ
ーンゲート４の中央に開孔１８が設けられてお
り、該開孔は、絶縁層２２の開孔６を介して電極
７を読取ダイオード５と電気的に接触せしめる。
電極７は、絶縁層２２の一部とスクリーンゲート
４の一部との双方を被覆しており、ゲート４と電
極７との間は（第３図に図示しない）中間絶縁層
で絶縁されている。
デバイスのこの具体例は更に、ホトダイオード
８を含む。該ホトダイオードは、半導体基板のド
ーピングにより形成され、第２図の如くMOSキ
ヤパシタのゲート３の開孔１９内に配置されてい
る。前記ダイオード８は、符号２０の如き光感知
素子の夫々の絶縁障壁１にまたがつて配置されて
いる。即ち、各光感知素子は２個のハーフダイオ
ード８を有する。（図示しない）別の具体例では、
キヤパシタンス−ダイオード結合を改良するため
にホトダイオード８の領域が第２図に示した領域
に限定されずにゲート３の全領域に伸びている。
第５図に示す変形具体例では、第２図の光感知素
子から２個の光感知素子にまたがるホトダイオー
ド８のみを除いた素子が示されており、ダイオー
ド８はゲート３と絶縁障壁１との間に配置されて
いる。この場合ダイオード８は、酸化物層の厚み
増加によつて容易に形成され得る。一方で絶縁障
壁及び他方でゲート３，４に対する拡散の自動調
整が得られるからである。第５図の各光感知素子
は４個のホトダイオード８を含む。
第２図及び第３図のデバイスは下記の如く作動
する。第３図の断面図の下方に示した表面電圧曲
線の参照によりデバイスの作動がより十分に理解
されよう。
このグラフによれば電圧は図の底部の方向に次
第に増加する。これは、電極に電圧が印加される
と電荷を捕獲する電位の井戸が生成されることを
示す。
１個の行が第１図のレジスタ１４によつて選択
されないときは、その電位はMOSキヤパシタの
ゲート３に対応するグラフ部分２３で示される値
を有する。グラフ部分２３の両側は低電位であ
り、片側の電位は絶縁障壁１に対応するグラフ部
分２７で示されており、他方はスクリーンゲート
４に印加される定電圧VEである。電圧VEの値は、
ゲート３の下方に電位の井戸を生成すべくゲート
３に印加される電位より低い値に選択されてお
り、光によつて生成される電荷はゲート３に蓄積
され得る（図の斜線部分）。電極７に対応するグ
ラフ中央部分の電圧は、光感知素子の読取以前に
は第１図のレベル再設定手段によつて符号２５で
示す値に維持される。この値は、ゲート３に対応
する電位の井戸内への寄生電荷の侵入を阻止すべ
く電圧VEより高い値でなければならない。前記
の光感知素子が同じ行の他の光感知素子全部と同
時にレジスタ１４によつて選択されたときは、ゲ
ート３に与えられた電位は、第３図に点線２６で
示す如く零に近い値まで低下する。該電圧VEよ
り低くなり、従つて、先の段階で蓄積された電荷
は、第３図に矢印で示す如く、中央領域に放出さ
れ、次に結線７から放出される。
行がレジスタ１４によつて選択されていないと
きは、読取ダイオード５の電圧レベル再設定の間
に光により生成された電荷が電極３に対応する井
戸２３に蓄積することは前記より明らかである。
行が選択されると、蓄積電荷は結線７に放出さ
れ、従つてデバイスは、前記の行に受容した光に
対応する電荷を並列に送出する。
第４図は、先のAA線に平行でありホトダイオ
ード８を通るBB線に沿つた第２図のデバイスの
断面図を示す。
第４図もまた、絶縁層２２で被覆された半絶縁
基板２１を示す。層２２にゲート３が蒸着されて
おり、ゲート３は、基板２１のドーピングにより
形成されたホトダイオード８の部位に２個の開孔
１９を有する。
第４図では縦方向絶縁障壁１の別の可能な具体
例が示されている。即ち、絶縁障壁は絶縁層の肥
厚部４２から成り、この肥厚部は、絶縁層２２の
基板２１の側及び基板２１の反対側の双方に伸び
ている。酸化物層の肥厚部下方で基板４１をオー
バードープして絶縁障壁を強化してもよい。この
オーバードープは第３図のオーバードーピング３
１と同種である。ゲート３の上方にスクリーンゲ
ートと列接続用電極７とが配置されており、これ
らの電極は（図示しない）絶縁層によつて互いに
絶縁されている。
第２図の構造では、第１電荷収集領域を形成す
るMOSキヤパシタ（基板２１，絶縁層２２，電
極３）と本具体例ではホトダイオード８から成る
第２電荷収集領域とが、各光感知素子の部位で結
合している。これにより、MOSキヤパシタの電
荷蓄積容量が増加し、各光感知素子のすぐれた動
特性を得ることが可能である。第２の電荷収集領
域は、キヤパシタのゲートで生じる短い波長の吸
収を除去し得る。更に、この収集領域に形成され
たダイオード８は、デバイスの作動に不可欠では
ないが光感知領域の感度を増加せしめる。更に、
読取ダイオードの五点形配置により、縦方向の解
像度の均一性が改良される。更に、電荷を収集す
る列接続用電極７は、所定電圧に維持されたスク
リーンゲート４の上方に配置されており、寄生電
荷を完全に絶縁する。
第６図は第２図のデバイスの別の具体例を示
す。第６図のデバイスでは、電荷収集列が光感知
素子の中央でなく縁端を通る。
第６図に於いてMOSキヤパシタのゲート３は
平行ストリツプとして配置されており、ゲート３
の備える切欠部１６内で読取ダイオード５が、行
と列との間に前記の如く五点形配置されている。
スクリーンゲート４もまた前出の図と同様に配置
されている。ホトダイオード８から成る電荷収集
領域は、ゲート３の両側部に配置されている。前
出及び後出の種々の具体例に於いて、ダイオード
キヤパシタンス結合を改良すべくダイオード８は
ゲート３の下方に伸延し得る。
ゲート３は更に横方向障壁１によつて互いに絶
縁されており、光感知素子は絶縁障壁６１によつ
て縦方向で互いに絶縁されている。障壁６１は読
取ダイオード５と同一線上に配置されているが前
記ダイオードの周囲で例えば第６図の如く右方に
彎曲している。
各光感知素子領域は、ゲート３の一部分即ち連
続する２個のスクリーンゲート４と２個のダイオ
ード８とによつて限定される部分から成る。この
ような光感知素子は第６図に符号３０で示す太線
で示されている。
読取時には光感知素子３０は、第６図に矢印６
２で示す如く絶縁障壁６１によつて絶縁されてい
ない隣接読取ダイオード５に電荷を送出する。
第６図のデバイスは更に、同じ列内の電荷収集
ダイオード５を互いに電気的に接続し且つ前出の
如き不透明スクリーンを形成し得る列接続用電極
を含む。判り易くするために該電極を図示しな
い。
（図示しない）変形例に於いては、各光感知素
子のダイオード領域が、ゲート３の両側で２個の
部分に分割されずに、ゲートの中心に設けられた
開孔内に設けられ及び／又はゲート下方に伸びて
いてもよい。
第６図の構成は、本発明のデバイスをカラー像
解析に使用するときに特に有利である。この場合
には公知の如く、光感知素子上に色フイルタが存
在するためモアレ効果が生じる。従つて光感知素
子が隣接素子のフイルタに被覆されてもよいよう
に即ち寸法範囲の許容差を大きくするために、不
透明な電荷収集領域を光感知素子の縁端に配置す
るのが好ましい。
電荷収集列（ダイオード５と電極７）が光感知
素子の中央に配置されるときは“スペクトラムオ
ーバーラツプ”によつて生じる欠点は顕著に低減
する。前記の如きスペクトラムオーバーラツプは
例えば光感知デバイスの光感知素子が間隔Ｄを隔
てて周期的に配置されているときに生じる。
光感知素子の開孔をｄとすると（即ち間隔Ｄを
隔てて配置された光感知素子の軸に沿つた寸法）、
スペース周波数に従属する光信号振幅に対応する
曲線は０で最大値となり１／ｄ，２／ｄ，３／ｄ
で０になる。
更に、選択サンプリングによれば、前記のオー
バーラツプスペクトラム即ち１／Ｄで最大であり
１／Ｄ−１／ｄ，１／Ｄ−２／ｄ……で０になる
スペクトラムによつて形成される寄生周波数レス
ポンスに伴なつてスーパーインポジシヨンが生じ
る。
スペクトラムオーバーラツプによる妨害は、素
子の開孔ｄに対する２個の光感知素子間の間隔Ｄ
の割合に比例して増加する。
電荷収集列が光感知素子の１端に存在するとき
は、電極７により形成された不透明領域が存在す
るため、隣り合う２個の素子間の間隔Ｄは光感知
素子の開孔ｄより大きい。
逆に、電荷収集列が第３図の如く光感知素子の
中心に存在するときは、１個の絶縁障壁１と不透
明スクリーンとによつて各光感知領域が両隣の領
域から隔てられるため互いの領域間にオーバーラ
ツプが生じ、このため、光感知素子の開孔ｄが増
加する。
隣り合う２個の素子間の間隔Ｄに対する光感知
素子の開孔ｄの割合が増加すると、スペクトラム
オーバーラツプによる欠点が低減する。
第７図は本発明のデバイスの第２具体例を示
す。この具体例では、小型化するために幾何学的
配置が単純化されており、従つて解像度の高い光
感知ゾーンが形成され得る。
第８図に第７図のデバイスのCC線断面図を示
す。第７図のデバイスは、前出の具体例に示した
切欠部を含まない矩形導電ストリツプ３７から形
成されたMOSキヤパシタを含む。前記ストリツ
プは、絶縁層２２で被覆された半導体基板２１に
蒸着されている。これらのゲートは、絶縁層の厚
み増加によつて形成された横方向の絶縁障壁１に
よつて互いに絶縁されており、場合によつては障
壁１が前記の如きオーバードーピングによつて強
化されている。デバイスは更に、列（図のCi，
Ci+1）の境界たる縦方向の絶縁障壁１を含む。絶
縁障壁を境界とする各領域の中央に基板２１内の
拡散によつてダイオード５７が形成される。ダイ
オード５７は列の全長に亘つて伸びており、横方
向絶縁障壁１は拡散部位で中断している。前記拡
散は前記の如く絶縁層２２に蒸着されたスクリー
ンゲート４７で被覆されている。ゲート３７は第
８図の如く、スクリーンゲート４７に蒸着された
（図示しない）絶縁層に蒸着されている。前記と
同じくデバイスは、ダイオード５７の部位でゲー
ト３７に重なる金属ストリツプ７７（第８図）を
含むが、該金属ストリツプは電荷を収集せず、光
像とダイオード５７との間の不透明スクリーンを
形成するのみである。
横方向及び縦方向の連続する２個の絶縁障壁間
に含まれる領域は、第７図に太線で示された２個
の光感知素子半領域７０，７１から成り、列Ciと
行Liとに対応する光感知領域を形成している。こ
れらの２個の素子半領域７０，７１は夫々矢印７
２，７３に従つて同一読取ダイオード５７に電荷
を放出する。
第９図は、電荷収集列のキヤパシタを低減し得
る第７図のデバイスの変形例の断面図を示す。該
キヤパシタは重要なパラメータであり、この値の
低減によつて転送の速度及び効率を増加し得る。
第９図第８図との唯一の違いは、絶縁層肥厚部
７４がダイオード５７の上方に形成されているこ
とである。該肥厚部は例えば、領域５７の拡散後
該領域の直ぐ上方に公知方法により（例えば窒化
シリコンによる）局所酸化を実施して形成され得
る。次に、該肥厚部７４の上面及び側面にスクリ
ーンゲート４７を蒸着し、スクリーンゲート４７
の上方に前記の如くゲート３７を蒸着し、ゲート
３７の上方でダイオード５７の部位に金属ストリ
ツプ７７を蒸着する。この構成により、ダイオー
ド５７とゲート４７との間のキヤパシタンスをか
なり低減し得る。
第１０図は、第６図と同様に変形された第７図
のデバイスの変形例を示す。即ち、読取ダイオー
ドが光感知領域の中央でなく一端を通るように第
７図のデバイスが変形されている。
第１０図のデバイスも第７図のデバイスと同じ
く酸化物層２２で被覆された半導体基板２１を含
んでおり、肥厚部１の存在によつて横方向及び縦
方向で互いに絶縁された光感知素子例えば素子８
０が形成されている。各光感知素子は、絶縁層２
２に蒸着された電極３７と、電極３７の両側に配
置されており絶縁障壁１によつて横方向で互いに
絶縁されたホトダイオード８とを含むMOSキヤ
パシタから形成されている。
光感知素子例えば素子８０の縦の１辺は絶縁障
壁１によつて形成されており、（第１０図で右側
の）別の辺は、該素子の受光によつて蓄積された
電荷が読取ダイオード５７に排出され得るように
構成されている。このために、ダイオード５７
は、絶縁障壁１に（図の左側で）隣接する列の形
状で基板２１に形成されている。該ダイオード
は、絶縁層２２と障壁１の１部分とに蒸着された
スクリーンゲート４７で被覆されており、ゲート
３７は、光感知素子の部位では層２２に蒸着され
次にスクリーンゲート４７上の絶縁層に蒸着され
ている。金属ストリツプ７７は、第７図の具体例
と同様に絶縁層を介してゲート３７を被覆してお
りダイオード５７内で光による寄生電荷が発生す
ることを阻止する。
第７図のデバイスは第１０図のデバイスの改良
であり、前記の如きスペクトラムオーバーラツプ
による欠点を顕著に低減する。
前出の種々の具体例に於いて、ホトダイオード
８を省略し、電荷収集機能を基板自体に与えるこ
とも可能である。この場合、感度はやや低下する
が構造が簡単になる。
第１２図はホトダイオード８を省略した本発明
デバイスの具体例を示す。
第１２図のデバイスも第１０図同様、互いに平
行に配置され（図中Li-1，Li，Li+1の如き）行を
形成しておりMOSキヤパシタを構成するゲート
３７と、酸化物の厚みを増し必要な場合下面をオ
ーバードーピングにより強化して形成された縦方
向絶縁障壁１と、列（図中Ci-1，Ci）の全長に亘
り絶縁障壁１に沿つて（図中該障壁の左側で）伸
びる読取ダイオード５７と、ダイオード５７及び
障壁１の上方で基板を被覆する絶縁層の上に伸び
ているスクリーンゲート４７とを含む。
この具体例に於いて行間の絶縁は縦方向絶縁と
は異なり、基板のオーバードープ領域９によつて
行なわれる。領域９は、スクリーンゲート４７と
ダイオード５７と絶縁障壁１との部位を除いてゲ
ート３７間に連続的に伸びている。領域９は、領
域１，３７，４７に対する相対位置の自動調整に
より得られる。第１２図の光感知素子９０は太線
で示されている。太線部分で囲まれたゲート３の
部分は、横方向で絶縁障壁１と次のスクリーンゲ
ート４７とによつて限定され縦方向で該ゲート部
分の両側の絶縁層９の幅の中央に沿つて限定され
ている。
該デバイスでは、内部のオーバードープ９の下
方で電荷が光によつて生成され、MOSキヤパシ
タ３７に向つて転送され、次に読取ダイオード５
７に向つて転送される。
この具体例の主たる利点は、構造が極めて簡単
なことである。
実際には、第７，１０は１２図に記載の如き構
造では、光感知素子間の間隔を大きく減縮し得る
（例えば第１０図では縦12μm及び横24μm）。同時
に、読取に必要な不透明領域に比較して大きい光
感知領域を維持し得る（光感知領域は領域全体の
70％）。
しかし乍ら、ストリツプ状の読取ダイオードを
使用した第７図乃至第１２図に記載の構造では、
デイスクリートな読取ダイオードを使用した第２
図乃至第６図の構造に比較して電荷収集列のキヤ
パシタがはるかに大きい。
従つて、第１１図の場合には、ダイオード５７
の上方の絶縁層の厚みを増加しても、基板と基板
を被覆するスクリーンゲート４７とに対するスト
リツプ状ダイオード５７のキヤパシタンスが大き
い。しかもゲート４７にスクリーンたる機能を十
分に果させるためには、スクリーンゲート４７と
ダイオード５７との間に酸化物層を余りにも厚く
しないのが好ましい。
例えば信号読取りのときにキヤパシタ１０pF
上で電荷量0.1pCが得られる。この場合、電圧変
化は極めて小さい。
逆に、第２図及び第３図に於いては、ダイオー
ド５の面積が最小まで減縮されており従つてキヤ
パシタも減縮されている。更に、スクリーンゲー
ト４はダイオード５の上方に伸びていない。ダイ
オードを接続し光に対するスクリーンを形成する
電極７はスクリーンゲート４から離れて配置され
得る。
従つて、例えば580線のテレビジヨンで使用す
ると、列として配置されたデイスクリートなダイ
オードアセンブリのキヤパシタはストリツプダイ
オードのキヤパシタの1/5の大きさになる。読取
りがそれだけ改良される。
更に、デイスクリートなダイオードはストリツ
プダイオードより容易な技術で製造され得る。
【図面の簡単な説明】
第１図は行単位転送構造体の全体図、第２図は
本発明の光感知デバイスの第１具体例の説明図、
第３図は第２図のデバイスの第１断面図、第４図
は第２図のデバイスの第２断面図、第５図は第２
図のデバイスの変形例の説明図、第６図は第２図
のデバイスの別の変形例の説明図、第７図は本発
明の光感知デバイスの第２具体例の説明図、第８
図は第７図のデバイスの第１断面図、第９図は第
７図のデバイスの変形例の断面図、第１０図は第
７図のデバイスの変形例の説明図、第１１図は第
１０図のデバイスのＤ−Ｄ断面図、第１２図は本
発明の光感知デバイスの第３具体例の説明図であ
る。 １……絶縁障壁、３……ゲート、４……スクリ
ーンゲート、５……ダイオード、７……電極、８
……ホトダイオード、１１……光感知ゾーン、１
２……ラインメモリ、１３……シフトレジスタ、
１４……制御デバイス、１５……光感知素子、２
１……基板、２２……絶縁層。

Claims (1)

  1. 【特許請求の範囲】 １ 光像を受容し該光像の解析電気信号を発生す
    るための電荷転送光感知デバイスであつて、同一
    の半導体基板上にＮ行Ｍ列で配置され互いに絶縁
    されており受光に応じて電荷を生成すべく構成さ
    れている複数の光感知素領域を備えており、 該各光感知素領域は第１電荷収集領域を形成し
    ている１つのMOSキヤパシタと該MOSキヤパシ
    タに電気的に結合された第２電荷収集領域とを含
    んでおり、前記MOSキヤパシタが同一行の全て
    の該MOSキヤパシタに共通の１つのMOSゲート
    電極を含み、 同一行のＭ個の前記光感知素領域内に生成され
    た電荷の並列な送出をＮ個の行に対して順次実行
    すべく構成されており隣接する２行に属する２つ
    の前記光感知素領域の電荷を順次受容すべく該光
    感知素領域間に列方向に配置された複数の読取ダ
    イオードを備えた制御手段と、 同一列に属する前記読取ダイオードを互いに電
    気的に接続するように構成されている接続手段
    と、 前記読取ダイオードと前記光感知素領域との間
    に配置され列方向に延在し定電圧に維持された複
    数個のスクリーンゲート電極を与える電荷スクリ
    ーン形成手段と、 各行毎に蓄積された電荷を前記制御手段から順
    次受容するためのＭ個のメモリから形成されてい
    るラインメモリと、 該ラインメモリの内容を並列に受容し像解析信
    号を形成する電気信号を順次送出するためのシフ
    トレジスタと を備えたことを特徴とする電荷転送光感知デバイ
    ス。 ２ 前記電荷スクリーン形成手段が各列に１つの
    前記スクリーンゲート電極を備えており、該スク
    リーンゲート電極は一連の拡大部と該拡大部のほ
    ぼ中心に設けられた開孔とを有するストリツプの
    形状を有しており、該各開孔内に半導体基板に形
    成された前記読取ダイオードが配置されているこ
    とを特徴とする特許請求の範囲第１項に記載のデ
    バイス。 ３ 前記接続手段が光像に対して不透明な導電性
    のストリツプを備えており、該ストリツプは前記
    スクリーンゲート電極の上方で各列に沿つて配置
    されており前記読取ダイオードの幅と少なくとも
    等しい幅を有しており同一列の前記読取ダイオー
    ド間の電気接続を確保することを特徴とする特許
    請求の範囲第２項に記載のデバイス。 ４ 前記スクリーンゲート電極が前記各光感知素
    領域のほぼ中央部を通つていることを特徴とする
    特許請求の範囲第３項に記載のデバイス。 ５ 前記スクリーンゲート電極が前記各光感知素
    領域のほぼ中央部を通つていることを特徴とする
    特許請求の範囲第２項に記載のデバイス。 ６、前記読取ダイオードが複数行に互い違いに配
    置されていることを特徴とする特許請求の範囲第
    １項から第５項のいずれか一項に記載のデバイ
    ス。 ７ 前記スクリーンゲート電極が前記光感知素領
    域の一辺上に配置されていることを特徴とする特
    許請求の範囲第２項から第５項のいずれか一項に
    記載のデバイス。 ８ 前記スクリーンゲート電極が前記光感知素領
    域の一辺上に配置されており、前記光感知素領域
    を互いに絶縁する絶縁部が、列方向については前
    記読取ダイオードを同一側に迂回するように該読
    取ダイオードの並ぶ列に従つて連続的に配置され
    るように設けられており、行方向については２つ
    の前記MOSゲート電極の間で前記読取ダイオー
    ドの部位を除いて連続的に配置されるように設け
    られていることを特徴とする特許請求の範囲第２
    項から第５項のいずれか一項に記載のデバイス。 ９ 前記絶縁部が半導体基板を被覆する絶縁層の
    肥厚部を含んでいることを特徴とする特許請求の
    範囲第８項に記載のデバイス。 １０ 前記絶縁部が半導体基板のオーバードープ
    部を含んでいることを特徴とする特許請求の範囲
    第８項に記載のデバイス。 １１ 前記光感知素領域を互いに絶縁する絶縁部
    が、列方向については２つの前記スクリーンゲー
    ト電極の間のほぼ中央部に連続的に配置されるよ
    うに設けられており、行方向については２つの前
    記MOSゲート電極の間で前記読取ダイオードの
    部位を除いて連続的に配置されるように設けられ
    ていることを特徴とする特許請求の範囲第１項に
    記載のデバイス。 １２ 前記絶縁部が半導体基板を被覆する絶縁層
    の肥厚部を含んでいることを特徴とする特許請求
    の範囲第１１項に記載のデバイス。 １３ 前記絶縁部が半導体基板のオーバードープ
    部を含んでいることを特徴とする特許請求の範囲
    第１１項に記載のデバイス。 １４ 前記絶縁部が肥厚部下方の半導体基板のオ
    ーバードープ部を含んでいることを特徴とする特
    許請求の範囲第１２項に記載のデバイス。 １５ 前記スクリーンゲート電極が前記光感知素
    領域の一辺上に配置されていることを特徴とする
    特許請求の範囲第６項に記載のデバイス。 １６ 前記制御手段がＮ個の行の選択手段を含ん
    でおり、該選択手段はＮ個の前記MOSゲート電
    極の１つのみに電圧を印加し前記MOSキヤパシ
    タ及び前記第２電荷収集領域の電荷を前記読取ダ
    イオードに向つて転送せしめることを特徴とする
    特許請求の範囲第１項に記載のデバイス。 １７ 光像に対して不透明な前記ストリツプがア
    ルミニウムから成つていることを特徴とする特許
    請求の範囲第３項に記載のデバイス。 １８ 前記第２電荷収集領域の各々がダイオード
    により形成されていることを特徴とする特許請求
    の範囲第１項に記載のデバイス。 １９ 前記ダイオードが前記光感知素領域の各々
    の前記MOSゲート電極の下方に伸びていること
    を特徴とする特許請求の範囲第１８項に記載のデ
    バイス。 ２０ 前記各光感知素領域が２つの前記第２電荷
    収集領域を含んでおり、該第２電荷収集領域は前
    記スクリーンゲート電極によつて被覆されない前
    記MOSゲート電極内に設けられた２つの開孔内
    に存在していることを特徴とする特許請求の範囲
    第２項に記載のデバイス。 ２１ 前記各光感知素領域が前記スクリーンゲー
    ト電極及び前記MOSゲート電極によつて被覆さ
    れない部位に前記第２電荷収集領域を含んでいる
    ことを特徴とする特許請求の範囲第１項に記載の
    デバイス。 ２２ 光像を受容し該光像の解析電気信号を発生
    するための電荷転送光感知デバイスであつて、同
    一の半導体基板上にＮ行Ｍ列で配置され互いに絶
    縁されており受光に応じて電荷を生成すべく構成
    されている複数の光感知素領域を備えており、 該各光感知素領域が第１電荷収集領域を形成し
    ている１つのMOSキヤパシタと該MOSキヤパシ
    タに電気的に結合された第２電荷収集領域とを含
    んでおり、前記MOSキヤパシタが同一行の全て
    の該MOSキヤパシタに共通の１つのMOSゲート
    電極を含んでおり、 同一行のＭ個の前記光感知素領域内に生成され
    た電荷の並列な送出をＮ個の行に対して順次実行
    すべく構成されており異なるＮ行に属するＮ個の
    前記光感知素領域の電荷を順次受容すべく該光感
    知素領域間に列方向に配置されたストリツプ形の
    形状を成している複数の読取ダイオード形成スト
    リツプを備えた制御手段と、 前記読取ダイオード形成ストリツプと前記光感
    知素領域との間に配置され列方向に延在し定電圧
    に維持されストリツプ形の形状を成している複数
    個のストリツプ形のスクリーンゲート電極を与え
    ており該ストリツプ形のスクリーンゲート電極が
    前記各光感知素領域のほぼ中央部を通つており、
    前記読取ダイオード形成ストリツプが前記ストリ
    ツプ形のスクリーンゲート電極の下方で半導体基
    板内に形成され且つ前記ストリツプ形のスクリー
    ンゲート電極のストリツプより小さい幅を有して
    いる電荷スクリーン形成手段と、 各行毎に蓄積された電荷を前記制御手段から順
    次受容するためのＭ個のメモリから形成されてい
    るラインメモリと、 該ラインメモリの内容を並列に受容し像解析信
    号を形成する電気信号を順次送出するためのシフ
    トレジスタと を備えたことを特徴とする電荷転送光感知デバイ
    ス。 ２３ 前記デバイスが光像に対して不透明なスト
    リツプを備えており、該ストリツプは前記読取ダ
    イオード形成ストリツプの幅に少なくとも等しい
    幅を有しており各列毎に前記ストリツプ形のスク
    リーンゲート電極の上方に配置されていることを
    特徴とする特許請求の範囲第２２項に記載のデバ
    イス。 ２４ 前記光感知素領域を互いに絶縁する絶縁部
    が、列方向については２つの前記ストリツプ形の
    スクリーンゲート電極の間のほぼ中央部に連続的
    に配置されるように設けられており、行方向につ
    いては２つの前記MOSゲート電極の間で前記読
    取ダイオード形成ストリツプの部位を除いて連続
    的に配置されるように設けられていることを特徴
    とする特許請求の範囲第２２項に記載のデバイ
    ス。 ２５ 前記絶縁部が半導体基板を被覆する絶縁層
    の肥厚部を含んでいることを特徴とする特許請求
    の範囲第２４項に記載のデバイス。 ２６ 前記絶縁部が半導体基板のオーバードープ
    部を含んでいることを特徴とする特許請求の範囲
    第２４項に記載のデバイス。 ２７ 前記絶縁部が肥厚部下方の半導体基板のオ
    ーバードープ部を含んでいることを特徴とする特
    許請求の範囲第２５項に記載のデバイス。 ２８ 前記制御手段がＮ個の行の選択手段を含ん
    でおり、該選択手段はＮ個の前記MOSゲート電
    極の１つのみに電圧を印加し前記MOSキヤパシ
    タ及び前記第２電荷収集領域の電荷を前記読取ダ
    イオード形成ストリツプに向つて転送せしめるこ
    とを特徴とする特許請求の範囲第２２項に記載の
    デバイス。 ２９ 光像に対して不透明な前記ストリツプがア
    ルミニウムから成つていることを特徴とする特許
    請求の範囲第２３項に記載のデバイス。 ３０ 前記第２電荷収集領域の各々がダイオード
    により形成されていることを特徴とする特許請求
    の範囲第２２項に記載のデバイス。 ３１ 前記ダイオードが前記光感知素領域の各々
    の前記MOSゲート電極の下方に伸びていること
    を特徴とする特許請求の範囲第３０項に記載のデ
    バイス。 ３２ 前記各光感知素領域が２つの前記第２電荷
    収集領域を含んでおり、該第２電荷収集領域は前
    記ストリツプ形のスクリーンゲート電極によつて
    被覆されない前記MOSゲート電極内に設けられ
    た２つの開孔内に存在していることを特徴とする
    特許請求の範囲第２２項に記載のデバイス。 ３３ 前記各光感知素領域が前記ストリツプ形の
    スクリーンゲート電極及び前記MOSゲート電極
    によつて被覆されない部位に前記第２電荷収集領
    域を含んでいることを特徴とする特許請求の範囲
    第２２項に記載のデバイス。
JP57039254A 1981-03-13 1982-03-12 Secondary solid light sensint device and image pickup device using charge transfer with same device Granted JPS57168585A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8105136A FR2501943B1 (fr) 1981-03-13 1981-03-13 Dispositif photosensible solide a deux dimensions et dispositif d'analyse d'image, utilisant le transfert de charges electriques, comportant un tel dispositif

Publications (2)

Publication Number Publication Date
JPS57168585A JPS57168585A (en) 1982-10-16
JPH0259673B2 true JPH0259673B2 (ja) 1990-12-13

Family

ID=9256248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57039254A Granted JPS57168585A (en) 1981-03-13 1982-03-12 Secondary solid light sensint device and image pickup device using charge transfer with same device

Country Status (5)

Country Link
US (1) US4477835A (ja)
EP (1) EP0060752B1 (ja)
JP (1) JPS57168585A (ja)
DE (1) DE3271105D1 (ja)
FR (1) FR2501943B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04136178U (ja) * 1991-06-10 1992-12-17 正子 寺島 スプーン

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2558670B1 (fr) * 1984-01-20 1986-11-21 Thomson Csf Perfectionnement aux dispositifs photosensibles a l'etat solide
DE3412665A1 (de) * 1984-04-04 1985-10-17 Siemens AG, 1000 Berlin und 8000 München Vorrichtung zur auslese eines zweidimensionalen ladungsbildes mittels eines arrays
FR2566162B1 (fr) * 1984-06-13 1986-08-29 Thomson Csf Dispositif memoire d'image analogique utilisant le transfert de charge
FR2575602B1 (fr) * 1984-12-27 1987-01-30 Thomson Csf Dispositif photosensible de grand format, et procede d'utilisation
JPS61189065A (ja) * 1985-02-15 1986-08-22 Fuji Electric Co Ltd イメ−ジセンサ
US6977684B1 (en) 1998-04-30 2005-12-20 Canon Kabushiki Kaisha Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus
JP4011740B2 (ja) * 1998-07-01 2007-11-21 株式会社日立国際電気 光信号の受光位置判定装置及びその評価装置
FR2829289B1 (fr) * 2001-08-31 2004-11-19 Atmel Grenoble Sa Capteur d'image couleur a colorimetrie amelioree et procede de fabrication
US20050199969A1 (en) * 2002-03-29 2005-09-15 Chiaki Kobayashi Pressure sensor
JP4236864B2 (ja) * 2002-05-08 2009-03-11 Ｎｅｃエレクトロニクス株式会社 カラーイメージセンサ
GB2466213B (en) * 2008-12-12 2013-03-06 Cmosis Nv Pixel array with shared readout circuitry
US8531567B2 (en) * 2009-10-22 2013-09-10 Stmicroelectronics (Crolles 2) Sas Image sensor with vertical transfer gate

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5345119A (en) * 1976-10-06 1978-04-22 Hitachi Ltd Solid state pickup element
US4145803A (en) * 1977-07-22 1979-03-27 Texas Instruments Incorporated Lithographic offset alignment techniques for RAM fabrication
US4200892A (en) * 1978-03-27 1980-04-29 Rca Corporation Solid state image sensor
US4169273A (en) * 1978-06-26 1979-09-25 Honeywell Inc. Photodetector signal processing
US4198646A (en) * 1978-10-13 1980-04-15 Hughes Aircraft Company Monolithic imager for near-IR
US4242700A (en) * 1979-01-22 1980-12-30 Rca Corporation Line transfer CCD imagers
JPS55163951A (en) * 1979-06-08 1980-12-20 Toshiba Corp Solid-state pickup unit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04136178U (ja) * 1991-06-10 1992-12-17 正子 寺島 スプーン

Also Published As

Publication number Publication date
FR2501943B1 (fr) 1986-01-17
EP0060752A1 (fr) 1982-09-22
DE3271105D1 (en) 1986-06-19
FR2501943A1 (fr) 1982-09-17
JPS57168585A (en) 1982-10-16
EP0060752B1 (fr) 1986-05-14
US4477835A (en) 1984-10-16

Similar Documents

Publication Publication Date Title
US5235198A (en) Non-interlaced interline transfer CCD image sensing device with simplified electrode structure for each pixel
US4760273A (en) Solid-state image sensor with groove-situated transfer elements
US5070380A (en) Transfer gate for photodiode to CCD image sensor
EP0313322B1 (en) Solid-state image sensor having a plurality of horizontal transfer portions
US4724470A (en) Image sensor device having separate photosensor and charge storage
JPH0620315B2 (ja) カラ−像の撮像デバイス
US5463232A (en) Solid-state imaging device with internal smear eliminator
JPH0434310B2 (ja)
JPH0259673B2 (ja)
US4656519A (en) Back-illuminated CCD imagers of interline transfer type
US4758895A (en) Storage registers with charge packet accumulation capability, as for solid-state imagers
JPH06505596A (ja) 電荷結合素子（ｃｃｄ）イメージセンサ
US4148051A (en) Solid-state imaging device
US4652925A (en) Solid state imaging device
JPH06204450A (ja) 固体撮像装置
JPS58210663A (ja) 固体撮像装置
JP2000340784A (ja) 固体撮像素子
JPH0518465B2 (ja)
JPH07226495A (ja) 減少されたフォトダイオード間のクロストークを有するｃｃｄ画像センサー
US4340909A (en) Solid state area imaging apparatus
US4672412A (en) High fill-factor ac-coupled x-y addressable Schottky photodiode array
JPH0682693B2 (ja) 電荷転送装置
JPH0712079B2 (ja) 固体撮像素子
JP2897689B2 (ja) 固体撮像装置
US4763198A (en) Interline transfer CCD sensor with a CID readout stage