JPH06202147A - 液晶表示装置用薄膜トランジスタ及びその製造方法 - Google Patents
液晶表示装置用薄膜トランジスタ及びその製造方法Info
- Publication number
- JPH06202147A JPH06202147A JP34760192A JP34760192A JPH06202147A JP H06202147 A JPH06202147 A JP H06202147A JP 34760192 A JP34760192 A JP 34760192A JP 34760192 A JP34760192 A JP 34760192A JP H06202147 A JPH06202147 A JP H06202147A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- film transistor
- electrode
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 オーミックバリア層によるオーバハングを防
止し、表示電極との接続の信頼性を高め、しかも簡易工
程で、表示欠陥がなく歩留まりの良い液晶表示装置用薄
膜トランジスタを製造する。 【構成】 液晶表示装置用薄膜トランジスタにおいて、
低抵抗材料からなるデータ配線が主信号配線層３０の第
１層データ配線３０ｃと、電池反応防止層３１の第２層
データ配線３１ｃからなる２層構造を成し、薄膜トラン
ジスタのドレイン電極及びソース電極が、半導体層２７
ａ，２７ｂとオーミックバリヤ層２８を成すソース電極
の第１層２８ａ、ドレイン電極の第１層２８ｂと、第１
層データ配線３０ｃと同一に形成されたソース電極の第
２層３０ａ、ドレイン電極の第２層３０ｂと、第２層デ
ータ配線３１ｃと同一に形成されたソース電極の第３層
３１ａ、ドレイン電極の第３層３１ｂからなる３層構造
を形成する。
止し、表示電極との接続の信頼性を高め、しかも簡易工
程で、表示欠陥がなく歩留まりの良い液晶表示装置用薄
膜トランジスタを製造する。 【構成】 液晶表示装置用薄膜トランジスタにおいて、
低抵抗材料からなるデータ配線が主信号配線層３０の第
１層データ配線３０ｃと、電池反応防止層３１の第２層
データ配線３１ｃからなる２層構造を成し、薄膜トラン
ジスタのドレイン電極及びソース電極が、半導体層２７
ａ，２７ｂとオーミックバリヤ層２８を成すソース電極
の第１層２８ａ、ドレイン電極の第１層２８ｂと、第１
層データ配線３０ｃと同一に形成されたソース電極の第
２層３０ａ、ドレイン電極の第２層３０ｂと、第２層デ
ータ配線３１ｃと同一に形成されたソース電極の第３層
３１ａ、ドレイン電極の第３層３１ｂからなる３層構造
を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、アクティブマトリック
ス型液晶表示装置に係り、特に、その薄膜トランジスタ
及びその製造方法に関するものである。
ス型液晶表示装置に係り、特に、その薄膜トランジスタ
及びその製造方法に関するものである。
【０００２】
【従来の技術】従来、薄膜トランジスタ（以下、ＴＦＴ
と記す）と表示電極とをマトリックス状に配列した薄膜
トランジスタアレイを用いたアクティブマトリックス型
液晶表示素子（以下、ＴＦＴ−ＬＣＤと記す）が用いら
れている。通常、ＴＦＴアレイは、透明基板上に行方向
と列方向に夫々複数のアドレス配線とデータ配線とが互
いに直角に交差するように配列され、これらのアドレス
配線とデータ配線との交差部に夫々ゲート電極がアドレ
ス配線と、ドレイン電極がデータ配線に接続された薄膜
トランジスタが複数配列され、この薄膜トランジスタの
ソース電極に接続された表示電極がマトリックス状に複
数配列形成されている。
と記す）と表示電極とをマトリックス状に配列した薄膜
トランジスタアレイを用いたアクティブマトリックス型
液晶表示素子（以下、ＴＦＴ−ＬＣＤと記す）が用いら
れている。通常、ＴＦＴアレイは、透明基板上に行方向
と列方向に夫々複数のアドレス配線とデータ配線とが互
いに直角に交差するように配列され、これらのアドレス
配線とデータ配線との交差部に夫々ゲート電極がアドレ
ス配線と、ドレイン電極がデータ配線に接続された薄膜
トランジスタが複数配列され、この薄膜トランジスタの
ソース電極に接続された表示電極がマトリックス状に複
数配列形成されている。
【０００３】このような従来のＴＦＴ−ＬＣＤのＴＦＴ
としては、例えば、特開平３−９５６９号公報に記載さ
れるものが知られており、そのＴＦＴアレイについて、
図４及び図５を参照しながら説明する。なお、図４は図
５のＡ−Ａ線断面を示している。まず、ガラス基板など
の絶縁性を有する透明基板１の上に、Ａｌ、Ａｌ系合
金、Ｔａ、Ｔａ合金、Ｃｒなどからなるゲート電極２を
スパッタ及び所定の加工法で形成する。
としては、例えば、特開平３−９５６９号公報に記載さ
れるものが知られており、そのＴＦＴアレイについて、
図４及び図５を参照しながら説明する。なお、図４は図
５のＡ−Ａ線断面を示している。まず、ガラス基板など
の絶縁性を有する透明基板１の上に、Ａｌ、Ａｌ系合
金、Ｔａ、Ｔａ合金、Ｃｒなどからなるゲート電極２を
スパッタ及び所定の加工法で形成する。
【０００４】次いで、必要に応じてゲート電極の表面を
所定の形状に陽極化成することで、第１ゲート絶縁膜３
を形成する。次に、第２ゲート絶縁膜であるＳｉＮ膜
４、半導体層となる不純物がノンドープのｎ- ａ−Ｓｉ
（アモルファスシリコン）層５、不純物をドープしたｎ
+ ａ−Ｓｉ（アモルファスシリコン）層６を順次プラズ
マＣＶＤにより堆積する。
所定の形状に陽極化成することで、第１ゲート絶縁膜３
を形成する。次に、第２ゲート絶縁膜であるＳｉＮ膜
４、半導体層となる不純物がノンドープのｎ- ａ−Ｓｉ
（アモルファスシリコン）層５、不純物をドープしたｎ
+ ａ−Ｓｉ（アモルファスシリコン）層６を順次プラズ
マＣＶＤにより堆積する。
【０００５】次いで、ｎ+ ａ−Ｓｉ層６及びｎ- ａ−Ｓ
ｉ層５を所定形状に加工することで素子分離する。次
に、ＩＴＯよりなる透明膜をスパッタと加工により、所
定形状の透明な表示電極７を形成する。更に、スパッタ
により、Ｍｏ膜８とＡｌ膜９の２層構造よりなる金属を
堆積させ、所定形状に加工することで、ソース電極の第
１層８ａとソース電極の第２層９ａ及びドレイン電極の
第１層８ｂとドレイン電極の第２層９ｂ、及びデータ配
線の第１層８ｃとデータ配線の第２層９ｃとを形成す
る。ソース電極の第１層８ａはＩＴＯからなる透明な表
示電極７と接続する。
ｉ層５を所定形状に加工することで素子分離する。次
に、ＩＴＯよりなる透明膜をスパッタと加工により、所
定形状の透明な表示電極７を形成する。更に、スパッタ
により、Ｍｏ膜８とＡｌ膜９の２層構造よりなる金属を
堆積させ、所定形状に加工することで、ソース電極の第
１層８ａとソース電極の第２層９ａ及びドレイン電極の
第１層８ｂとドレイン電極の第２層９ｂ、及びデータ配
線の第１層８ｃとデータ配線の第２層９ｃとを形成す
る。ソース電極の第１層８ａはＩＴＯからなる透明な表
示電極７と接続する。
【０００６】このとき、Ａｌ膜９とＭｏ膜８のエッチン
グ加工は、同一のリン酸系エッチング液（リン酸、硝
酸、酢酸、水の混合液）でエッチングできる。また、Ｍ
ｏ膜８はｎ+ ａ−Ｓｉ層６とＡｌ膜９のオーミックバリ
ヤとしての効果があり、Ａｌ膜９は低抵抗であるため主
配線電極となる。このソース、ドレイン電極をマスクと
して、不要なｎ+ ａ−Ｓｉ層６を、ドライエッチングに
より除去することで、薄膜トランジスタのチャネル領域
を形成する。
グ加工は、同一のリン酸系エッチング液（リン酸、硝
酸、酢酸、水の混合液）でエッチングできる。また、Ｍ
ｏ膜８はｎ+ ａ−Ｓｉ層６とＡｌ膜９のオーミックバリ
ヤとしての効果があり、Ａｌ膜９は低抵抗であるため主
配線電極となる。このソース、ドレイン電極をマスクと
して、不要なｎ+ ａ−Ｓｉ層６を、ドライエッチングに
より除去することで、薄膜トランジスタのチャネル領域
を形成する。
【０００７】最後に、ＳｉＮ膜よりなる表面保護膜１０
をプラズマＣＶＤと加工により所定形状に形成すること
で、液晶ディスプレイ用薄膜トランジスタが完成する。
をプラズマＣＶＤと加工により所定形状に形成すること
で、液晶ディスプレイ用薄膜トランジスタが完成する。
【０００８】
【発明が解決しようとする課題】しかしながら、上記し
た従来の液晶表示装置用薄膜トランジスタでは、２層構
造のソース、ドレイン電極を形成しているＭｏ膜８とＡ
ｌ膜９が同一エッチング液でエッチングできるという長
所があるが、一方、以下の問題がある。 （１）オーミックバリヤである下層のＭｏ膜８のエッチ
ング速度が、Ａｌ膜９の４〜６倍と高速なため、上層の
Ａｌ膜９のエッチング時に、下層のＭｏ膜８がエッチン
グされるため、Ａｌ膜９はオーバハングとなりやすく、
Ａｌ膜９の剥離、めくれなどが発生しやすい。
た従来の液晶表示装置用薄膜トランジスタでは、２層構
造のソース、ドレイン電極を形成しているＭｏ膜８とＡ
ｌ膜９が同一エッチング液でエッチングできるという長
所があるが、一方、以下の問題がある。 （１）オーミックバリヤである下層のＭｏ膜８のエッチ
ング速度が、Ａｌ膜９の４〜６倍と高速なため、上層の
Ａｌ膜９のエッチング時に、下層のＭｏ膜８がエッチン
グされるため、Ａｌ膜９はオーバハングとなりやすく、
Ａｌ膜９の剥離、めくれなどが発生しやすい。
【０００９】これらが原因となって、後工程でソース、
ドレイン電極の断線がおこり、液晶表示装置としては線
欠陥、点欠陥となる。このオーバハングを防止するため
に、Ｍｏ膜と異種金属Ｗとの合金膜を下層膜とすること
で、エッチングレートを制御してオーバハングを防止す
ることが行われている。
ドレイン電極の断線がおこり、液晶表示装置としては線
欠陥、点欠陥となる。このオーバハングを防止するため
に、Ｍｏ膜と異種金属Ｗとの合金膜を下層膜とすること
で、エッチングレートを制御してオーバハングを防止す
ることが行われている。
【００１０】しかし、Ｍｏ膜と異種金属Ｗとの合金膜を
形成する場合には、スパッタ膜質の再現性がないため、
エッチング速度制御が不安定となり、オーバハングにな
りやすい。また、スパッタの合金ターゲット作製による
コストアップなどの問題点がある。 （２）また、スペースを縮小する必要から、ＩＴＯ膜か
らなる透明の表示電極とソース及びドレイン電極との接
続は、Ｍｏからなる第１層を介して行われるが、表示電
極とそのＭｏからなる第１層とはスペースを縮小する必
要から、小さい接触面積しかとれず、十分な電気的接続
に難があった。
形成する場合には、スパッタ膜質の再現性がないため、
エッチング速度制御が不安定となり、オーバハングにな
りやすい。また、スパッタの合金ターゲット作製による
コストアップなどの問題点がある。 （２）また、スペースを縮小する必要から、ＩＴＯ膜か
らなる透明の表示電極とソース及びドレイン電極との接
続は、Ｍｏからなる第１層を介して行われるが、表示電
極とそのＭｏからなる第１層とはスペースを縮小する必
要から、小さい接触面積しかとれず、十分な電気的接続
に難があった。
【００１１】以上述べた原因により、液晶ディスプレイ
の表示欠陥が発生し、歩留まりを低下させる、しかもコ
ストがアップするという問題があった。本発明は、上記
問題点を解決し、オーミックバリア層によるオーバハン
グを防止することで線欠陥、点欠陥を防止するととも
に、表示電極との接続の信頼性を高め、しかも簡易工程
で、表示欠陥がなく歩留まりの良い液晶表示装置用薄膜
トランジスタ及びその製造方法を提供するものである。
の表示欠陥が発生し、歩留まりを低下させる、しかもコ
ストがアップするという問題があった。本発明は、上記
問題点を解決し、オーミックバリア層によるオーバハン
グを防止することで線欠陥、点欠陥を防止するととも
に、表示電極との接続の信頼性を高め、しかも簡易工程
で、表示欠陥がなく歩留まりの良い液晶表示装置用薄膜
トランジスタ及びその製造方法を提供するものである。
【００１２】
【課題を解決するための手段】本発明は、上記目的を達
成するために、互いに交差させて配置した複数のアドレ
ス配線と複数のデータ配線の各交差部に、薄膜トランジ
スタと、該薄膜トランジスタのソース電極とドレイン電
極の何れか一方に接続された表示電極とがマトリックス
状に複数配列され、前記薄膜トランジスタのゲート電極
に前記アドレス配線が、ソース電極とドレイン電極の他
方にデータ配線が夫々接続された液晶表示装置用薄膜ト
ランジスタにおいて、前記データ配線が、低抵抗材料か
らなり、かつ主信号配線層である第１層と、電池反応防
止層である第２層からなる２層構造であり、複数の薄膜
トランジスタのドレイン電極及びソース電極が、半導体
層とのオーミックバリヤ層である第１層と、データ配線
の第１層と同一に形成される第２層と、データ配線の第
２層と同一に形成される第３層からなる３層構造である
ことを特徴とする。
成するために、互いに交差させて配置した複数のアドレ
ス配線と複数のデータ配線の各交差部に、薄膜トランジ
スタと、該薄膜トランジスタのソース電極とドレイン電
極の何れか一方に接続された表示電極とがマトリックス
状に複数配列され、前記薄膜トランジスタのゲート電極
に前記アドレス配線が、ソース電極とドレイン電極の他
方にデータ配線が夫々接続された液晶表示装置用薄膜ト
ランジスタにおいて、前記データ配線が、低抵抗材料か
らなり、かつ主信号配線層である第１層と、電池反応防
止層である第２層からなる２層構造であり、複数の薄膜
トランジスタのドレイン電極及びソース電極が、半導体
層とのオーミックバリヤ層である第１層と、データ配線
の第１層と同一に形成される第２層と、データ配線の第
２層と同一に形成される第３層からなる３層構造である
ことを特徴とする。
【００１３】また、互いに交差させて配置した複数のア
ドレス配線と複数のデータ配線の各交差部に、薄膜トラ
ンジスタと、該薄膜トランジスタのソース電極とドレイ
ン電極の何れか一方に接続された表示電極とがマトリッ
クス状に複数配列され、前記薄膜トランジスタのゲート
電極に前記アドレス配線が、ソース電極とドレイン電極
の他方にデータ配線が夫々接続された液晶表示装置用薄
膜トランジスタの製造方法において、絶縁性透明基板上
に、ゲート電極と、該ゲート電極上に絶縁膜と、該絶縁
膜の前記ゲート電極に対応する上方に不純物がノンドー
プの半導体層と、該ノンドープの半導体層上に電気的に
分離して配列され、不純物がドープされた半導体層と、
該不純物がドープされた半導体層上に前記不純物がノン
ドープの半導体層とのオーミックバリヤ層とを夫々形成
する第１の工程と、前記不純物がドープされた半導体層
とオーミックバリヤ層に接続される表示電極を形成する
第２の工程と、前記絶縁性基板上の前記オーミックバリ
ヤ層と表示電極及び前記絶縁膜を覆って主信号配線層で
ある第１層と、電池反応防止層である第２層とからなる
２層金属膜を成膜する第３の工程と、前記２層金属膜を
所定形状、所定条件で加工して、前記オーミックバリヤ
層の第１層と主信号配線層の第２層とからなる２層構造
のデータ配線層と、前記オーミックバリヤ層の第１層
と、主信号配線層である第２層と、電池反応防止層であ
る第３層からなる３層構造のソース電極、ドレイン電極
を形成する第４の工程と、前記ソース電極、ドレイン電
極及びデータ配線上に表面保護膜を形成する第５の工程
とを備えたことを特徴とする。
ドレス配線と複数のデータ配線の各交差部に、薄膜トラ
ンジスタと、該薄膜トランジスタのソース電極とドレイ
ン電極の何れか一方に接続された表示電極とがマトリッ
クス状に複数配列され、前記薄膜トランジスタのゲート
電極に前記アドレス配線が、ソース電極とドレイン電極
の他方にデータ配線が夫々接続された液晶表示装置用薄
膜トランジスタの製造方法において、絶縁性透明基板上
に、ゲート電極と、該ゲート電極上に絶縁膜と、該絶縁
膜の前記ゲート電極に対応する上方に不純物がノンドー
プの半導体層と、該ノンドープの半導体層上に電気的に
分離して配列され、不純物がドープされた半導体層と、
該不純物がドープされた半導体層上に前記不純物がノン
ドープの半導体層とのオーミックバリヤ層とを夫々形成
する第１の工程と、前記不純物がドープされた半導体層
とオーミックバリヤ層に接続される表示電極を形成する
第２の工程と、前記絶縁性基板上の前記オーミックバリ
ヤ層と表示電極及び前記絶縁膜を覆って主信号配線層で
ある第１層と、電池反応防止層である第２層とからなる
２層金属膜を成膜する第３の工程と、前記２層金属膜を
所定形状、所定条件で加工して、前記オーミックバリヤ
層の第１層と主信号配線層の第２層とからなる２層構造
のデータ配線層と、前記オーミックバリヤ層の第１層
と、主信号配線層である第２層と、電池反応防止層であ
る第３層からなる３層構造のソース電極、ドレイン電極
を形成する第４の工程と、前記ソース電極、ドレイン電
極及びデータ配線上に表面保護膜を形成する第５の工程
とを備えたことを特徴とする。
【００１４】
【作用】本発明によれば、上記したように、データ配線
を、低抵抗材料からなり、かつ主信号配線層（Ａｌ又は
Ａｌ系合金）３０である第１層データ配線３０ｃと、電
池反応防止層（Ｍｏ）３１である第２層データ配線３１
ｃとからなる２層構造となし、複数の薄膜トランジスタ
のソース電極及びドレイン電極を、不純物がドープされ
た半導体層２７とのオーミックバリヤ層（Ｃｒ）２８で
ある第１層２８ａ，２８ｂと、第１層データ配線３０ｃ
と同一の金属膜で形成される第２層３０ａ，３０ｂと、
第２層データ配線３１ｃと同一の金属膜で形成される第
３層３１ａ，３１ｂからなる３層構造とする。
を、低抵抗材料からなり、かつ主信号配線層（Ａｌ又は
Ａｌ系合金）３０である第１層データ配線３０ｃと、電
池反応防止層（Ｍｏ）３１である第２層データ配線３１
ｃとからなる２層構造となし、複数の薄膜トランジスタ
のソース電極及びドレイン電極を、不純物がドープされ
た半導体層２７とのオーミックバリヤ層（Ｃｒ）２８で
ある第１層２８ａ，２８ｂと、第１層データ配線３０ｃ
と同一の金属膜で形成される第２層３０ａ，３０ｂと、
第２層データ配線３１ｃと同一の金属膜で形成される第
３層３１ａ，３１ｂからなる３層構造とする。
【００１５】したがって、オーミックバリヤ層（Ｃｒ）
である下層と、その上層である主信号配線層（Ａｌ又は
Ａｌ系合金）のエッチング法が異なり、エッチングの選
択比が大きいため、上層の主信号配線層（Ａｌ又はＡｌ
系合金）のエッチング時に、下層のオーミックバリヤ層
（Ｃｒ）がエッチングされることはなく、第１層目のサ
イドエッチが原因となって発生する主信号配線層（Ａｌ
又はＡｌ系合金）のオーバハングは発生しない。
である下層と、その上層である主信号配線層（Ａｌ又は
Ａｌ系合金）のエッチング法が異なり、エッチングの選
択比が大きいため、上層の主信号配線層（Ａｌ又はＡｌ
系合金）のエッチング時に、下層のオーミックバリヤ層
（Ｃｒ）がエッチングされることはなく、第１層目のサ
イドエッチが原因となって発生する主信号配線層（Ａｌ
又はＡｌ系合金）のオーバハングは発生しない。
【００１６】また、オーミックバリヤ層（Ｃｒ）は合金
膜ではないため、スパッタ膜質の再現性が良好であり、
安定なエッチング速度制御を行うことができる。更に、
Ｍｏ膜とＡｌ膜は同一エッチング液で一括エッチングで
き、かつ、Ｍｏ膜がＡｌ膜よりもエッチングレートが４
〜６倍高速なことから、下層のＡｌ膜をエッチング中
に、上層のＭｏ膜がテーパ状に形成され、後工程のＳｉ
Ｎ保護膜のステップカバレージが良好になる。
膜ではないため、スパッタ膜質の再現性が良好であり、
安定なエッチング速度制御を行うことができる。更に、
Ｍｏ膜とＡｌ膜は同一エッチング液で一括エッチングで
き、かつ、Ｍｏ膜がＡｌ膜よりもエッチングレートが４
〜６倍高速なことから、下層のＡｌ膜をエッチング中
に、上層のＭｏ膜がテーパ状に形成され、後工程のＳｉ
Ｎ保護膜のステップカバレージが良好になる。
【００１７】また、ＩＴＯからなる表示電極は下層Ｃｒ
上に沿って、十分な接触面積を得ることができ、しか
も、ＩＴＯとＣｒとのオーミックコンタクト性が良く、
また上層のＡｌ膜又はＡｌ系合金膜によって挟まれてい
るので、オーミックコンタクト性が特に良好になり、接
続の信頼性を高めることができる。
上に沿って、十分な接触面積を得ることができ、しか
も、ＩＴＯとＣｒとのオーミックコンタクト性が良く、
また上層のＡｌ膜又はＡｌ系合金膜によって挟まれてい
るので、オーミックコンタクト性が特に良好になり、接
続の信頼性を高めることができる。
【００１８】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の実施例を示す液
晶表示装置用薄膜トランジスタの断面図、図２はその液
晶表示装置の部分平面図、図３はその液晶表示装置用薄
膜トランジスタの製造工程断面図である。なお、図１は
図２のＢ−Ｂ線断面を示している。
ながら詳細に説明する。図１は本発明の実施例を示す液
晶表示装置用薄膜トランジスタの断面図、図２はその液
晶表示装置の部分平面図、図３はその液晶表示装置用薄
膜トランジスタの製造工程断面図である。なお、図１は
図２のＢ−Ｂ線断面を示している。
【００１９】図１において、２１はガラス基板などの絶
縁性透明基板であり、この絶縁性透明基板２１上に、ゲ
ート電極２２が形成され、そのゲート電極２２の表面に
所定の形状に陽極化成された第１ゲート絶縁膜２３を有
し、その上に第２ゲート絶縁膜であるＳｉＮ膜２４が堆
積されている。そのＳｉＮ膜２４のゲート電極２２に対
応する上方に、不純物がノンドープの半導体層であるｎ
- ａ−Ｓｉ層２５が形成されており、その上にＳｉＮか
らなるブロッキング層２６が形成されている。更に、半
導体層であるｎ- ａ−Ｓｉ層２５及びブロッキング層２
６上に、ソース電極側の不純物がドープされたｎ+ ａ−
Ｓｉオーミック層２７ａ、ドレイン電極側の不純物がド
ープされたｎ+ ａ−Ｓｉオーミック層２７ｂ及び膜厚１
００〜５００ÅのＣｒよりなるソース電極の第１層２８
ａ、ドレイン電極の第１層２８ｂが形成されている。
縁性透明基板であり、この絶縁性透明基板２１上に、ゲ
ート電極２２が形成され、そのゲート電極２２の表面に
所定の形状に陽極化成された第１ゲート絶縁膜２３を有
し、その上に第２ゲート絶縁膜であるＳｉＮ膜２４が堆
積されている。そのＳｉＮ膜２４のゲート電極２２に対
応する上方に、不純物がノンドープの半導体層であるｎ
- ａ−Ｓｉ層２５が形成されており、その上にＳｉＮか
らなるブロッキング層２６が形成されている。更に、半
導体層であるｎ- ａ−Ｓｉ層２５及びブロッキング層２
６上に、ソース電極側の不純物がドープされたｎ+ ａ−
Ｓｉオーミック層２７ａ、ドレイン電極側の不純物がド
ープされたｎ+ ａ−Ｓｉオーミック層２７ｂ及び膜厚１
００〜５００ÅのＣｒよりなるソース電極の第１層２８
ａ、ドレイン電極の第１層２８ｂが形成されている。
【００２０】また、ＩＴＯよりなる表示電極２９がゲー
ト絶縁膜とソース電極の第１層２８ａの上に形成されて
いる。ゲート絶縁膜上の表示電極２９の間及びソース電
極部分には、主信号配線層（第１層目の金属層）３０と
して、膜厚１０００〜５０００ÅのＡｌ層、またはＴ
ｉ、Ｍｏ、Ｗ、Ｔａ、Ｃｕのうちの少なくとも１種類の
金属を含有したＡｌ系合金からなるソース電極の第２層
３０ａ、ドレイン電極の第２層３０ｂ、第１層データ配
線３０ｃがそれぞれ形成され、その上に、電池反応防止
層（第２層目の金属層）３１として、膜厚１００〜５０
０ÅのＭｏが積層されて、ソース電極の第３層３１ａ、
ドレイン電極の第３層３１ｂ、第２層データ配線３１ｃ
がそれぞれ形成されている。
ト絶縁膜とソース電極の第１層２８ａの上に形成されて
いる。ゲート絶縁膜上の表示電極２９の間及びソース電
極部分には、主信号配線層（第１層目の金属層）３０と
して、膜厚１０００〜５０００ÅのＡｌ層、またはＴ
ｉ、Ｍｏ、Ｗ、Ｔａ、Ｃｕのうちの少なくとも１種類の
金属を含有したＡｌ系合金からなるソース電極の第２層
３０ａ、ドレイン電極の第２層３０ｂ、第１層データ配
線３０ｃがそれぞれ形成され、その上に、電池反応防止
層（第２層目の金属層）３１として、膜厚１００〜５０
０ÅのＭｏが積層されて、ソース電極の第３層３１ａ、
ドレイン電極の第３層３１ｂ、第２層データ配線３１ｃ
がそれぞれ形成されている。
【００２１】つまり、３層構造よりなるソース電極（２
８ａ，３０ａ，３１ａ）とドレイン電極（２８ｂ，３０
ｂ，３１ｂ）と、２層構造よりなる第１層データ配線３
０ｃ、第２層データ配線３１ｃが形成されており、その
表面にＳｉＮ膜よりなる表面保護膜３２が形成されてい
る。このようにして形成された液晶表示装置の平面が図
２に示されている。ここでは、表面保護膜は省略された
状態で示されている。
８ａ，３０ａ，３１ａ）とドレイン電極（２８ｂ，３０
ｂ，３１ｂ）と、２層構造よりなる第１層データ配線３
０ｃ、第２層データ配線３１ｃが形成されており、その
表面にＳｉＮ膜よりなる表面保護膜３２が形成されてい
る。このようにして形成された液晶表示装置の平面が図
２に示されている。ここでは、表面保護膜は省略された
状態で示されている。
【００２２】以下、本発明の実施例を示す液晶表示装置
用薄膜トランジスタの製造方法について説明する。ま
ず、図３（Ａ）に示すように、ガラス基板などの絶縁性
を有し、かつ透明な絶縁性透明基板２１上にＡｌ、Ａｌ
系合金、Ｔａ、Ｔａ合金、Ｃｒなどからなるゲート電極
２２をスパッタ及び所定の加工法で形成する。
用薄膜トランジスタの製造方法について説明する。ま
ず、図３（Ａ）に示すように、ガラス基板などの絶縁性
を有し、かつ透明な絶縁性透明基板２１上にＡｌ、Ａｌ
系合金、Ｔａ、Ｔａ合金、Ｃｒなどからなるゲート電極
２２をスパッタ及び所定の加工法で形成する。
【００２３】次に、そのゲート電極２２上に必要に応じ
てゲート電極の表面を所定の形状に陽極化成すること
で、第１ゲート絶縁膜２３を形成する。次に、図３
（Ｂ）に示すように、第２ゲート絶縁膜であるＳｉＮ膜
２４と、不純物がノンドープの半導体層であるｎ- ａ−
Ｓｉ層２５と、ＳｉＮ膜を連続してプラズマＣＶＤによ
り成膜し、この上層のＳｉＮ膜をエッチングしてブロッ
キング層２６を形成する。
てゲート電極の表面を所定の形状に陽極化成すること
で、第１ゲート絶縁膜２３を形成する。次に、図３
（Ｂ）に示すように、第２ゲート絶縁膜であるＳｉＮ膜
２４と、不純物がノンドープの半導体層であるｎ- ａ−
Ｓｉ層２５と、ＳｉＮ膜を連続してプラズマＣＶＤによ
り成膜し、この上層のＳｉＮ膜をエッチングしてブロッ
キング層２６を形成する。
【００２４】次いで、図３（Ｃ）に示すように、プラズ
マＣＶＤにより、不純物がドープされた半導体層である
ｎ+ ａ−Ｓｉオーミック層２７を堆積させ、連続して、
スパッタ、蒸着などにより、膜厚１００〜５００ÅのＣ
ｒよりなるオーミックバリヤ層２８を堆積させる。そこ
で、フォトリソ、ウェットエッチング（硝酸第２セリウ
ムアンモン系がエッチング液）またはＣｌ2 系ガスを用
いたドライエッチングにより、図３（Ｃ）に示すよう
に、所定形状に加工形成する。つまり、ソース電極側の
ｎ+ ａ−Ｓｉオーミック層２７ａ、ドレイン電極側のｎ
+ ａ−Ｓｉオーミック層２７ｂ、各個別薄膜トランジス
タのソース電極の第１層２８ａ、ドレイン電極の第１層
２８ｂの形成及び素子分離を一括して行う。
マＣＶＤにより、不純物がドープされた半導体層である
ｎ+ ａ−Ｓｉオーミック層２７を堆積させ、連続して、
スパッタ、蒸着などにより、膜厚１００〜５００ÅのＣ
ｒよりなるオーミックバリヤ層２８を堆積させる。そこ
で、フォトリソ、ウェットエッチング（硝酸第２セリウ
ムアンモン系がエッチング液）またはＣｌ2 系ガスを用
いたドライエッチングにより、図３（Ｃ）に示すよう
に、所定形状に加工形成する。つまり、ソース電極側の
ｎ+ ａ−Ｓｉオーミック層２７ａ、ドレイン電極側のｎ
+ ａ−Ｓｉオーミック層２７ｂ、各個別薄膜トランジス
タのソース電極の第１層２８ａ、ドレイン電極の第１層
２８ｂの形成及び素子分離を一括して行う。
【００２５】次いで、図３（Ｄ）に示すように、ＩＴＯ
よりなる透明膜をスパッタと加工により、所定形状の透
明な表示電極２９を形成する。その後、スパッタ、蒸着
などにより、２層の金属層を堆積させる。すなわち、下
層から順に主信号配線層（第１層目の金属層）３０が、
膜厚１０００〜５０００ÅのＡｌ層または、Ｔｉ、
Ｍｏ、Ｗ、Ｔａ、Ｃｕのうちの少なくとも１種類の金属
とＡｌからなるＡｌ系合金からなる主信号配線（第１層
目の金属層）と、電池反応防止層（第２層目の金属層）
３１として膜厚１００〜５００ÅのＭｏとを堆積する。
よりなる透明膜をスパッタと加工により、所定形状の透
明な表示電極２９を形成する。その後、スパッタ、蒸着
などにより、２層の金属層を堆積させる。すなわち、下
層から順に主信号配線層（第１層目の金属層）３０が、
膜厚１０００〜５０００ÅのＡｌ層または、Ｔｉ、
Ｍｏ、Ｗ、Ｔａ、Ｃｕのうちの少なくとも１種類の金属
とＡｌからなるＡｌ系合金からなる主信号配線（第１層
目の金属層）と、電池反応防止層（第２層目の金属層）
３１として膜厚１００〜５００ÅのＭｏとを堆積する。
【００２６】このとき、各個別の薄膜トランジスタのソ
ース電極部分には第２層３０ａと第３層３１ａが、また
ドレイン電極部分には第２層３０ｂと第３層３１ｂそれ
ぞれ形成されることとなり、各個別の薄膜トランジスタ
のソース、ドレイン電極は合計３層構造となる。したが
って、ソース電極部分の第２層３０ａ及びドレイン電極
部分の第２層３０ｂは第１層データ配線３０ｃと、そし
て、ソース電極の第３層３１ａ及びドレイン電極の第３
層３１ｂは、第２層データ配線３１ｃとそれぞれ同一材
料で同時形成される。
ース電極部分には第２層３０ａと第３層３１ａが、また
ドレイン電極部分には第２層３０ｂと第３層３１ｂそれ
ぞれ形成されることとなり、各個別の薄膜トランジスタ
のソース、ドレイン電極は合計３層構造となる。したが
って、ソース電極部分の第２層３０ａ及びドレイン電極
部分の第２層３０ｂは第１層データ配線３０ｃと、そし
て、ソース電極の第３層３１ａ及びドレイン電極の第３
層３１ｂは、第２層データ配線３１ｃとそれぞれ同一材
料で同時形成される。
【００２７】次いで、図３（Ｅ）に示すように、所定形
状、所定条件で加工することにより、第１層２８ａ、第
２層３０ａ及び第３層３１ａからなる３層構造のソース
電極と、第１層２８ｂ、第２層３０ｂ、第３層３１ｂと
からなる３層構造のドレイン電極をそれぞれ形成する。
このとき、最上層であるＭｏ膜３１とその下層であるＡ
ｌ又はＡｌ系合金膜は、同一のリン酸系エッチング液
（リン酸、硝酸、酢酸、水の混合液）でエッチングでき
る。
状、所定条件で加工することにより、第１層２８ａ、第
２層３０ａ及び第３層３１ａからなる３層構造のソース
電極と、第１層２８ｂ、第２層３０ｂ、第３層３１ｂと
からなる３層構造のドレイン電極をそれぞれ形成する。
このとき、最上層であるＭｏ膜３１とその下層であるＡ
ｌ又はＡｌ系合金膜は、同一のリン酸系エッチング液
（リン酸、硝酸、酢酸、水の混合液）でエッチングでき
る。
【００２８】上記したように、２層構造よりなるデータ
配線としての第１層データ配線３０ｃ及び第２層データ
配線３１ｃと、３層構造よりなる各個別の薄膜トランジ
スタのソース電極（２８ａ，３０ａ，３１ａ）とドレイ
ン電極（２８ｂ，３０ｂ，３１ｂ）がそれぞれ形成され
る。最後に、ＳｉＮ膜よりなる表面保護膜３２をプラズ
マＣＶＤと加工により所定形状に形成することで、図１
に示すような液晶表示装置用薄膜トランジスタが完成す
る。
配線としての第１層データ配線３０ｃ及び第２層データ
配線３１ｃと、３層構造よりなる各個別の薄膜トランジ
スタのソース電極（２８ａ，３０ａ，３１ａ）とドレイ
ン電極（２８ｂ，３０ｂ，３１ｂ）がそれぞれ形成され
る。最後に、ＳｉＮ膜よりなる表面保護膜３２をプラズ
マＣＶＤと加工により所定形状に形成することで、図１
に示すような液晶表示装置用薄膜トランジスタが完成す
る。
【００２９】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づき種々の変形が可能で
あり、それらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づき種々の変形が可能で
あり、それらを本発明の範囲から排除するものではな
い。
【００３０】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 （１）データ配線が、低抵抗材料からなり、かつ主信号
配線層（Ａｌ又はＡｌ系合金）３０である第１層データ
配線３０ｃと、電池反応防止層（Ｍｏ）３１である第２
層データ配線３１ｃからなる２層構造であり、複数の薄
膜トランジスタのドレイン電極及びソース電極が、不純
物がドープされた半導体層とのオーミックバリヤ層（Ｃ
ｒ）２８であるソース電極の第１層２８ａ、ドレイン電
極の第１層２８ｂと、第１層データ配線３０ｃと同一に
形成されるソース電極の第２層３０ａ，ドレイン電極の
第２層３０ｂと、第２層データ配線３１ｃと同一に形成
されるソース電極の第３層３１ａ，ドレイン電極の第３
層３１ｂからなる３層構造としたことにより、オーミッ
クバリヤ層（Ｃｒ）である下層と、その上層である主信
号配線層（Ａｌ又はＡｌ系合金）３０のエッチングレー
トが異なり、エッチングの選択比が大きいため、上層の
主信号配線層（Ａｌ又はＡｌ系合金）３０のエッチング
時に、下層のオーミックバリヤ層（Ｃｒ）２８がエッチ
ングされることはない。
よれば、以下のような効果を奏することができる。 （１）データ配線が、低抵抗材料からなり、かつ主信号
配線層（Ａｌ又はＡｌ系合金）３０である第１層データ
配線３０ｃと、電池反応防止層（Ｍｏ）３１である第２
層データ配線３１ｃからなる２層構造であり、複数の薄
膜トランジスタのドレイン電極及びソース電極が、不純
物がドープされた半導体層とのオーミックバリヤ層（Ｃ
ｒ）２８であるソース電極の第１層２８ａ、ドレイン電
極の第１層２８ｂと、第１層データ配線３０ｃと同一に
形成されるソース電極の第２層３０ａ，ドレイン電極の
第２層３０ｂと、第２層データ配線３１ｃと同一に形成
されるソース電極の第３層３１ａ，ドレイン電極の第３
層３１ｂからなる３層構造としたことにより、オーミッ
クバリヤ層（Ｃｒ）である下層と、その上層である主信
号配線層（Ａｌ又はＡｌ系合金）３０のエッチングレー
トが異なり、エッチングの選択比が大きいため、上層の
主信号配線層（Ａｌ又はＡｌ系合金）３０のエッチング
時に、下層のオーミックバリヤ層（Ｃｒ）２８がエッチ
ングされることはない。
【００３１】また、オーミックバリヤ層（Ｃｒ）２８は
合金膜ではないため、スパッタ膜質の再現性が良好であ
り、エッチング速度制御が安定である。したがって、第
１層目のサイドエッチが原因となって発生する主信号配
線層（Ａｌ又はＡｌ系合金）３０のオーバハングは発生
しない。よって、主信号配線層（Ａｌ又はＡｌ系合金）
の剥離、めくれなどの問題、そして、これらが原因とな
る後工程でのソース、ドレイン電極の断線を防止するこ
とができる。
合金膜ではないため、スパッタ膜質の再現性が良好であ
り、エッチング速度制御が安定である。したがって、第
１層目のサイドエッチが原因となって発生する主信号配
線層（Ａｌ又はＡｌ系合金）３０のオーバハングは発生
しない。よって、主信号配線層（Ａｌ又はＡｌ系合金）
の剥離、めくれなどの問題、そして、これらが原因とな
る後工程でのソース、ドレイン電極の断線を防止するこ
とができる。
【００３２】（２）Ｍｏ膜とＡｌ膜は同一エッチング液
で一括エッチングでき、かつ、Ｍｏ膜がＡｌ膜よりもエ
ッチングレートが４〜６倍高速なことから、下層のＡｌ
膜をエッチング中に、上層のＭｏ膜がテーパ状に形成さ
れる。これにより、後工程のＳｉＮ保護膜のステップカ
バレージが良好になる。 （３）ＩＴＯからなる表示電極は下層のＣｒ上に沿っ
て、十分な接触面積を得ることができ、しかも、ＩＴＯ
とＣｒとのオーミックコンタクト性が良く、また上層の
Ａｌ膜又はＡｌ系合金膜によって挟まれているので、オ
ーミックコンタクト性が特に良好になり、接続の信頼性
を高めることができる。その場合、最上層には電池反応
防止層としてのＭｏ膜が形成されているので、アルカリ
現像液を用いた現像工程中による現像液の浸透は阻止さ
れ、電池反応は発生し難く、表示電極のパターン欠陥を
なくすことができる。
で一括エッチングでき、かつ、Ｍｏ膜がＡｌ膜よりもエ
ッチングレートが４〜６倍高速なことから、下層のＡｌ
膜をエッチング中に、上層のＭｏ膜がテーパ状に形成さ
れる。これにより、後工程のＳｉＮ保護膜のステップカ
バレージが良好になる。 （３）ＩＴＯからなる表示電極は下層のＣｒ上に沿っ
て、十分な接触面積を得ることができ、しかも、ＩＴＯ
とＣｒとのオーミックコンタクト性が良く、また上層の
Ａｌ膜又はＡｌ系合金膜によって挟まれているので、オ
ーミックコンタクト性が特に良好になり、接続の信頼性
を高めることができる。その場合、最上層には電池反応
防止層としてのＭｏ膜が形成されているので、アルカリ
現像液を用いた現像工程中による現像液の浸透は阻止さ
れ、電池反応は発生し難く、表示電極のパターン欠陥を
なくすことができる。
【００３３】（４）そして、アドレス配線及びデータ配
線等のバス配線形成時に、ソース電極、ドレイン電極を
同時に形成しているため、ソース電極、ドレイン電極は
成膜、加工とも２回の形成となる。 したがって、ソー
ス、ドレイン電極のオープン、ショートなどの欠陥防止
にも寄与することができる。以上、詳細に述べたよう
に、液晶表示装置としては、線欠陥、点欠陥も発生する
ことがなく、表示品質及び歩留まりの向上を図ることが
できる。
線等のバス配線形成時に、ソース電極、ドレイン電極を
同時に形成しているため、ソース電極、ドレイン電極は
成膜、加工とも２回の形成となる。 したがって、ソー
ス、ドレイン電極のオープン、ショートなどの欠陥防止
にも寄与することができる。以上、詳細に述べたよう
に、液晶表示装置としては、線欠陥、点欠陥も発生する
ことがなく、表示品質及び歩留まりの向上を図ることが
できる。
【図１】本発明の実施例を示す液晶表示装置用薄膜トラ
ンジスタの断面図である。
ンジスタの断面図である。
【図２】本発明の実施例を示す液晶表示装置の部分平面
図である。
図である。
【図３】本発明の実施例を示す液晶表示装置用薄膜トラ
ンジスタの製造工程断面図である。
ンジスタの製造工程断面図である。
【図４】従来の液晶表示装置用薄膜トランジスタの断面
図である。
図である。
【図５】従来の液晶表示装置の部分平面図である。
２１ 絶縁性透明基板 ２２ ゲート電極 ２３ 第１ゲート絶縁膜 ２４ ＳｉＮ膜 ２５ ｎ- ａ−Ｓｉ膜 ２６ ブロッキング層 ２７ ｎ+ ａ−Ｓｉオーミック層（半導体層） ２７ａ ソース電極側のｎ+ ａ−Ｓｉオーミック層 ２７ｂ ドレイン電極側のｎ+ ａ−Ｓｉオーミック層 ２８ オーミックバリヤ層（Ｃｒ） ２８ａ ソース電極の第１層 ２８ｂ ドレイン電極の第１層 ２９ 表示電極（ＩＴＯ） ３０ 主信号配線層（第１層目の金属層：Ａｌ又はＡ
ｌ系合金） ３０ａ ソース電極の第２層 ３０ｂ ドレイン電極の第２層 ３０ｃ 第１層データ配線 ３１ 電池反応防止層（第２層目の金属層：Ｍｏ） ３１ａ ソース電極の第３層 ３１ｂ ドレイン電極の第３層 ３１ｃ 第２層データ配線
ｌ系合金） ３０ａ ソース電極の第２層 ３０ｂ ドレイン電極の第２層 ３０ｃ 第１層データ配線 ３１ 電池反応防止層（第２層目の金属層：Ｍｏ） ３１ａ ソース電極の第３層 ３１ｂ ドレイン電極の第３層 ３１ｃ 第２層データ配線
Claims (7)
- 【請求項１】 互いに交差させて配置した複数のアドレ
ス配線と複数のデータ配線の各交差部に、薄膜トランジ
スタと、該薄膜トランジスタのソース電極とドレイン電
極の何れか一方に接続された表示電極とがマトリックス
状に複数配列され、前記薄膜トランジスタのゲート電極
に前記アドレス配線が、ソース電極とドレイン電極の他
方にデータ配線が夫々接続された液晶表示装置用薄膜ト
ランジスタにおいて、（ａ）前記データ配線が、低抵抗
材料からなり、かつ主信号配線層である第１層と、電池
反応防止層である第２層からなる２層構造であり、
（ｂ）複数の薄膜トランジスタのドレイン電極及びソー
ス電極が、半導体層とのオーミックバリヤ層である第１
層と、データ配線の第１層と同一に形成される第２層
と、データ配線の第２層と同一に形成される第３層から
なる３層構造であることを特徴とする液晶表示装置用薄
膜トランジスタ。 - 【請求項２】 前記半導体層がｎ+ ａ−Ｓｉであること
を特徴とする請求項１記載の液晶表示装置用薄膜トラン
ジスタ。 - 【請求項３】 前記複数の薄膜トランジスタのドレイン
電極及びソース電極の第１層がＣｒであることを特徴と
する請求項１記載の液晶表示装置用薄膜トランジスタ。 - 【請求項４】 前記データ配線の第１層と複数の薄膜ト
ランジスタのドレイン電極及びソース電極の第２層がＡ
ｌ又はＴｉ、Ｍｏ、Ｗ、Ｃｒ、Ｔａ、Ｃｕのうちの少な
くとも１種類の金属とＡｌからなるＡｌ系合金であるこ
とを特徴とする請求項１記載の液晶表示装置用薄膜トラ
ンジスタ。 - 【請求項５】 前記データ配線の第２層と複数の薄膜ト
ランジスタのドレイン電極及びソース電極の第３層がＭ
ｏであることを特徴とする請求項１記載の液晶表示装置
用薄膜トランジスタ。 - 【請求項６】 前記表示電極と薄膜トランジスタとの接
続部が、薄膜トランジスタのソース電極又はドレイン電
極を構成する下層から順に金属層からなる第１層／表示
電極／金属層からなる第２層／金属層からなる第３層と
で構成されていることを特徴とする請求項１記載の液晶
表示装置用薄膜トランジスタ。 - 【請求項７】 互いに交差させて配置した複数のアドレ
ス配線と複数のデータ配線の各交差部に、薄膜トランジ
スタと、該薄膜トランジスタのソース電極とドレイン電
極の何れか一方に接続された表示電極とがマトリックス
状に複数配列され、前記薄膜トランジスタのゲート電極
に前記アドレス配線が、ソース電極とドレイン電極の他
方にデータ配線が夫々接続された液晶表示装置用薄膜ト
ランジスタの製造方法において、（ａ）絶縁性透明基板
上に、ゲート電極と、該ゲート電極上に絶縁膜と、該絶
縁膜の前記ゲート電極に対応する上方に不純物がノンド
ープの半導体層と、該ノンドープの半導体層上に電気的
に分離して配列され、不純物がドープされた半導体層
と、該不純物がドープされた半導体層上に前記不純物が
ノンドープの半導体層とのオーミックバリヤ層とを夫々
形成する第１の工程と、（ｂ）前記不純物がドープされ
た半導体層とオーミックバリヤ層に接続される表示電極
を形成する第２の工程と、（ｃ）前記絶縁性基板上の前
記オーミックバリヤ層と表示電極及び前記絶縁膜を覆っ
て主信号配線層である第１層と、電池反応防止層である
第２層とからなる２層金属膜を成膜する第３の工程と、
（ｄ）前記２層金属膜を所定形状、所定条件で加工し
て、前記オーミックバリヤ層の第１層と主信号配線層の
第２層とからなる２層構造のデータ配線層と、前記オー
ミックバリヤ層の第１層と、主信号配線層である第２層
と、電池反応防止層である第３層からなる３層構造のソ
ース電極、ドレイン電極を形成する第４の工程と、
（ｅ）前記ソース電極、ドレイン電極及びデータ配線上
に表面保護膜を形成する第５の工程とを備えたことを特
徴とする液晶表示装置用薄膜トランジスタの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34760192A JPH06202147A (ja) | 1992-12-28 | 1992-12-28 | 液晶表示装置用薄膜トランジスタ及びその製造方法 |
| US08/168,644 US5539551A (en) | 1992-12-28 | 1993-12-16 | LCD TFT drain and source electrodes having ohmic barrier, primary conductor, and liquid impermeable layers and method of making |
| NL9302256A NL194380C (nl) | 1992-12-28 | 1993-12-24 | Dunnefilmtransistor voor vloeibaarkristalweergeefinrichting en werkwijze voor het fabriceren daarvan. |
| KR1019930030057A KR0138081B1 (ko) | 1992-12-28 | 1993-12-27 | 액정표시장치용 박막트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34760192A JPH06202147A (ja) | 1992-12-28 | 1992-12-28 | 液晶表示装置用薄膜トランジスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06202147A true JPH06202147A (ja) | 1994-07-22 |
Family
ID=18391324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34760192A Pending JPH06202147A (ja) | 1992-12-28 | 1992-12-28 | 液晶表示装置用薄膜トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06202147A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010046328A (ko) * | 1999-11-11 | 2001-06-15 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| JP2005181984A (ja) * | 2003-11-27 | 2005-07-07 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
-
1992
- 1992-12-28 JP JP34760192A patent/JPH06202147A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010046328A (ko) * | 1999-11-11 | 2001-06-15 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| JP2005181984A (ja) * | 2003-11-27 | 2005-07-07 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8173492B2 (en) | Method of manufacturing thin film transistor substrate | |
| US7276732B2 (en) | Thin film transistor array panel | |
| JP4169811B2 (ja) | 薄膜トランジスタの製造方法 | |
| US6678017B1 (en) | Display panel and method of fabricating the same | |
| US5539551A (en) | LCD TFT drain and source electrodes having ohmic barrier, primary conductor, and liquid impermeable layers and method of making | |
| US5990986A (en) | Thin film transistor substrate for a liquid crystal display having buffer layers and a manufacturing method thereof | |
| KR20020083249A (ko) | 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법 | |
| KR950008931B1 (ko) | 표시패널의 제조방법 | |
| JP3532228B2 (ja) | 液晶表示装置 | |
| JP4117369B2 (ja) | アクティブマトリクス方式液晶表示装置 | |
| JPH06202148A (ja) | 液晶表示装置用薄膜トランジスタ及びその製造方法 | |
| JPH06202147A (ja) | 液晶表示装置用薄膜トランジスタ及びその製造方法 | |
| JPH0713180A (ja) | 液晶表示装置 | |
| JPH08179362A (ja) | 薄膜トランジスタアレイ基板 | |
| JP3962800B2 (ja) | 液晶表示装置の製造方法 | |
| KR100750913B1 (ko) | 배선의 제조 방법 및 그 배선을 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP2000035592A (ja) | 液晶表示装置 | |
| JP3424618B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JP2574837B2 (ja) | 薄膜トランジスタマトリクスとその製造方法 | |
| JPH0736056A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH07254714A (ja) | 液晶表示装置 | |
| JP3200638B2 (ja) | 配線形成方法 | |
| JP3480791B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0766422A (ja) | 液晶表示装置用アレイ基板 | |
| JPH06268222A (ja) | 液晶表示装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981020 |