JPH0620174Y2 - 出力回路 - Google Patents
出力回路Info
- Publication number
- JPH0620174Y2 JPH0620174Y2 JP14674886U JP14674886U JPH0620174Y2 JP H0620174 Y2 JPH0620174 Y2 JP H0620174Y2 JP 14674886 U JP14674886 U JP 14674886U JP 14674886 U JP14674886 U JP 14674886U JP H0620174 Y2 JPH0620174 Y2 JP H0620174Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- resistor
- transistor
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【考案の詳細な説明】 （技術分野） 本考案は、広範囲の入力電源電圧について使用できる過
電流保護機能付きの出力回路に関するものである。
電流保護機能付きの出力回路に関するものである。
（背景技術） 従来、光電スイッチの出力回路として、第５図に示され
るようなオープンコレクタ出力型の出力回路が用いられ
ている。入力端子Ｉ1，Ｉ2の間に印加された電源電圧
は、安定化電源回路４にて定電圧化されて、電圧Ｖccが
得られる。第６図(a)(b)は、安定化電源回路４の回路例
を示したものである。入力端子Ｉ1，Ｉ2の間にはツェナ
ーダイオードＺＤと抵抗Ｒ12との直列回路が接続されて
いる。ツェナーダイオードＺＤのアノード電位はトラン
ジスタＱ4のベースに印加され、コンデンサＣ2の両端に
はツェナー電圧からトランジスタＱ4のベース・エミッ
タ間電圧を減じた電圧Ｖccが得られる。この電圧Ｖccは
投光回路１、受光回路２、及び、処理演算回路３の動作
電源となっている。投光回路１からは対象物に光が投射
され、その反射光が受光回路２により受光される。受光
回路２による受光出力は処理演算回路３に入力されて、
その処理演算出力が抵抗Ｒ3，Ｒ4の直列回路に印加され
る。抵抗Ｒ4の両端電圧はトランジスタＱ2のベース・エ
ミッタ間に印加され、トランジスタＱ2のコレクタ・エ
ミッタ間には入力端子Ｉ1から抵抗Ｒ1と抵抗Ｒ2との直
列回路を介して電流が流れる。抵抗Ｒ1の両端電圧はト
ランジスタＱ2のベース・エミッタ間に印加され、トラ
ンジスタＱ1のエミッタ・コレクタ間を介して入力端子
Ｉ1から出力端子Ｓに接続された負荷に出力電流が流れ
る。
るようなオープンコレクタ出力型の出力回路が用いられ
ている。入力端子Ｉ1，Ｉ2の間に印加された電源電圧
は、安定化電源回路４にて定電圧化されて、電圧Ｖccが
得られる。第６図(a)(b)は、安定化電源回路４の回路例
を示したものである。入力端子Ｉ1，Ｉ2の間にはツェナ
ーダイオードＺＤと抵抗Ｒ12との直列回路が接続されて
いる。ツェナーダイオードＺＤのアノード電位はトラン
ジスタＱ4のベースに印加され、コンデンサＣ2の両端に
はツェナー電圧からトランジスタＱ4のベース・エミッ
タ間電圧を減じた電圧Ｖccが得られる。この電圧Ｖccは
投光回路１、受光回路２、及び、処理演算回路３の動作
電源となっている。投光回路１からは対象物に光が投射
され、その反射光が受光回路２により受光される。受光
回路２による受光出力は処理演算回路３に入力されて、
その処理演算出力が抵抗Ｒ3，Ｒ4の直列回路に印加され
る。抵抗Ｒ4の両端電圧はトランジスタＱ2のベース・エ
ミッタ間に印加され、トランジスタＱ2のコレクタ・エ
ミッタ間には入力端子Ｉ1から抵抗Ｒ1と抵抗Ｒ2との直
列回路を介して電流が流れる。抵抗Ｒ1の両端電圧はト
ランジスタＱ2のベース・エミッタ間に印加され、トラ
ンジスタＱ1のエミッタ・コレクタ間を介して入力端子
Ｉ1から出力端子Ｓに接続された負荷に出力電流が流れ
る。
この構成の場合、入力電源電圧が広範囲に亘ることで、
いろいろな問題が起こってくる。第５図中、グラウンド
Ｇの電位を基準として考えた時、ブラス側の入力端子Ｉ
1とグラウンドＧとの電位差が一定でないと、トランジ
スタＱ1のベース電流が変化し、最大入力電源電圧時に
抵抗Ｒ2の発熱の問題が生じたり、最低入力電源電圧時
にトランジスタＱ1のドライブ能力不足の問題が生じた
りする。さらにまた、出力端子Ｓに接続された負荷側に
おいて短絡等が生じるトランジスタＱ1が破壊されるお
それがあった。
いろいろな問題が起こってくる。第５図中、グラウンド
Ｇの電位を基準として考えた時、ブラス側の入力端子Ｉ
1とグラウンドＧとの電位差が一定でないと、トランジ
スタＱ1のベース電流が変化し、最大入力電源電圧時に
抵抗Ｒ2の発熱の問題が生じたり、最低入力電源電圧時
にトランジスタＱ1のドライブ能力不足の問題が生じた
りする。さらにまた、出力端子Ｓに接続された負荷側に
おいて短絡等が生じるトランジスタＱ1が破壊されるお
それがあった。
第７図(a)(b)の回路は、負荷短絡時や過電流時の保護機
能を持つ出力回路である。第７図(a)における保護回路
８としては、第７図(b)に示すようなサイリスタＱを用
いることができる。トランジスタＱ1に流れる電流を抵
抗Ｒ5にて検出し、この検出電圧が所定のレベルを越え
ると、サイリスタＱが導通して、抵抗Ｒ1，Ｒ2の直列回
路を短絡する。その後は、サイリスタＱ、抵抗Ｒ6、ト
ランジスタＱ2を介して、入力端子Ｉ1からグラウンドＧ
に電流が流れる。
能を持つ出力回路である。第７図(a)における保護回路
８としては、第７図(b)に示すようなサイリスタＱを用
いることができる。トランジスタＱ1に流れる電流を抵
抗Ｒ5にて検出し、この検出電圧が所定のレベルを越え
ると、サイリスタＱが導通して、抵抗Ｒ1，Ｒ2の直列回
路を短絡する。その後は、サイリスタＱ、抵抗Ｒ6、ト
ランジスタＱ2を介して、入力端子Ｉ1からグラウンドＧ
に電流が流れる。
この回路の場合、トランジスタＱ2のベース・エミッタ
間電圧をＶBE2、処理演算回路３の出力電圧をＶ0、トラ
ンジスタＱ2のコレクタ電流値をＩcとすると、コレクタ
電流値Ｉcは次式で与えられる。
間電圧をＶBE2、処理演算回路３の出力電圧をＶ0、トラ
ンジスタＱ2のコレクタ電流値をＩcとすると、コレクタ
電流値Ｉcは次式で与えられる。
Ｉc＝hfe×［｛Ｖ0−ＶBE2）／Ｒ3｝−ＶBE2／Ｒ4］ ここで、コレクタ電流値Ｉcの周囲温度Ｔによる変動率
を求めると、次式のようになる。
を求めると、次式のようになる。
バイポーラトランジスタの使用温度条件を検討すると、
夏季と冬季では４０℃も温度が上下することがあり、特
に、直流特性は温度に非常に敏感に影響されるという問
題がある。また、季節による温度変動にみならず、入力
電源電圧が変動すると、回路の発熱量が変化するので、
バイポーラトランジスタの使用温度条件は変動し、一般
的に温度上昇に伴い電流が増える負温度特性を示すこと
になる。このため、例えば、最大入力電源電圧時におい
ては、バイポーラトランジスタＱ2に流れる電流が電力
損失による温度上昇に伴い増加し、これがさらになる温
度上昇を招くという悪循環に陥る傾向があり、熱暴走に
至る可能性がある。その場合、例えば、保護機能が働い
ているにもかかわらず、サイリスタＱと抵抗Ｒ6での無
駄な消費電流による発熱が増大するという問題があっ
た。
夏季と冬季では４０℃も温度が上下することがあり、特
に、直流特性は温度に非常に敏感に影響されるという問
題がある。また、季節による温度変動にみならず、入力
電源電圧が変動すると、回路の発熱量が変化するので、
バイポーラトランジスタの使用温度条件は変動し、一般
的に温度上昇に伴い電流が増える負温度特性を示すこと
になる。このため、例えば、最大入力電源電圧時におい
ては、バイポーラトランジスタＱ2に流れる電流が電力
損失による温度上昇に伴い増加し、これがさらになる温
度上昇を招くという悪循環に陥る傾向があり、熱暴走に
至る可能性がある。その場合、例えば、保護機能が働い
ているにもかかわらず、サイリスタＱと抵抗Ｒ6での無
駄な消費電流による発熱が増大するという問題があっ
た。
第８図(a)(b)に示す回路は、負荷短絡時や過電流時の保
護機能を持つ出力回路の他の回路例である。第８図(a)
における保護回路８としては、第８図(b)に示すような
サイリスタＱと、サイリスタＱの通電時に導通制御され
るトランジスタＱ3とを含む回路を用いることができ
る。この回路例においては、過電流検出時にサイリスタ
Ｑがオンすることにより、抵抗Ｒ7，Ｒ8の直列回路に電
流が流れ、トランジスタＱ3が導通することによりトラ
ンジスタＱ2のベース・エミッタ間が短絡されるように
なっている。これによって、トランジスタＱ1のベース
電流が遮断され、トランジスタＱ1を保護することがで
きる。この回路の場合において、保護動作時において
は、サイリスタＱ、抵抗Ｒ7、抵抗Ｒ8を介して、入力端
子Ｉ1からグラウンドＧに電流が流れ、第７図(a)の回路
と比較してみると、サイリスタＱに流れる電流はトラン
ジスタＱ2のインピーダンスには影響されないが、入力
電源電圧の変動には影響されるので、第７図(a)の回路
と同様の問題がある。
護機能を持つ出力回路の他の回路例である。第８図(a)
における保護回路８としては、第８図(b)に示すような
サイリスタＱと、サイリスタＱの通電時に導通制御され
るトランジスタＱ3とを含む回路を用いることができ
る。この回路例においては、過電流検出時にサイリスタ
Ｑがオンすることにより、抵抗Ｒ7，Ｒ8の直列回路に電
流が流れ、トランジスタＱ3が導通することによりトラ
ンジスタＱ2のベース・エミッタ間が短絡されるように
なっている。これによって、トランジスタＱ1のベース
電流が遮断され、トランジスタＱ1を保護することがで
きる。この回路の場合において、保護動作時において
は、サイリスタＱ、抵抗Ｒ7、抵抗Ｒ8を介して、入力端
子Ｉ1からグラウンドＧに電流が流れ、第７図(a)の回路
と比較してみると、サイリスタＱに流れる電流はトラン
ジスタＱ2のインピーダンスには影響されないが、入力
電源電圧の変動には影響されるので、第７図(a)の回路
と同様の問題がある。
以上のことから明らかなように、広範囲の入力電源電圧
に対して過電流保護機能を有する出力回路に要求される
ことは、出力電流に必要十分なベース電流を出力用のト
ランジスタＱ1に供給し、また、保護動作時においてサ
イリスタＱに流れる電流の一定化を実現することであ
る。
に対して過電流保護機能を有する出力回路に要求される
ことは、出力電流に必要十分なベース電流を出力用のト
ランジスタＱ1に供給し、また、保護動作時においてサ
イリスタＱに流れる電流の一定化を実現することであ
る。
（考案の目的） 本考案は上述のような点に鑑みてなされたものであり、
その目的とするところは、広範囲の入力電源電圧で動作
する出力回路において、パワーロスや発熱、保護動作の
不安定などの問題を解消し、且つ簡単な構成で安価な出
力回路を提供するにある。
その目的とするところは、広範囲の入力電源電圧で動作
する出力回路において、パワーロスや発熱、保護動作の
不安定などの問題を解消し、且つ簡単な構成で安価な出
力回路を提供するにある。
（考案の開示） 構成 本考案の出力回路は、第１図に示すように、一対の入力
端子Ｉ1，Ｉ2間に印加される広範囲の入力電源電圧を定
電圧化して出力する安定化電源回路４と、安定化電源回
路４の出力電圧にて動作する処理演算回路３と、処理演
算回路３の出力に応じて定電流を流す定電流回路と、一
方の入力端子と出力端子の間に接続されて常時は定電流
回路に流れる定電流に応じた出力電流を出力端子に接続
された負荷に通電する負荷駆動回路と、負荷駆動回路か
ら負荷に通電される出力電流を検出する出力電流検出回
路と、出力電流検出回路にて検出された出力電流が所定
のレベル以上であるときには負荷駆動回路を介して定電
流回路に流れる定電流をバイパスする保護回路とを備
え、前記定電流回路は第２図に示すように、前記処理演
算回路の出力に一端を接続された第１の抵抗と、第１の
抵抗の他端と他方の入力端子の間に接続された第２の抵
抗と、第１及び第２の抵抗の接続点にベースを接続され
たバイポーラトランジスタと、バイポーラトランジスタ
のコレクタを負荷駆動回路及び保護回路に接続する第３
の抵抗と、バイポーラトランジスタのエミッタと前記他
方の入力端子の間に接続された第４の抵抗とから構成さ
れていることを特徴とするものである。
端子Ｉ1，Ｉ2間に印加される広範囲の入力電源電圧を定
電圧化して出力する安定化電源回路４と、安定化電源回
路４の出力電圧にて動作する処理演算回路３と、処理演
算回路３の出力に応じて定電流を流す定電流回路と、一
方の入力端子と出力端子の間に接続されて常時は定電流
回路に流れる定電流に応じた出力電流を出力端子に接続
された負荷に通電する負荷駆動回路と、負荷駆動回路か
ら負荷に通電される出力電流を検出する出力電流検出回
路と、出力電流検出回路にて検出された出力電流が所定
のレベル以上であるときには負荷駆動回路を介して定電
流回路に流れる定電流をバイパスする保護回路とを備
え、前記定電流回路は第２図に示すように、前記処理演
算回路の出力に一端を接続された第１の抵抗と、第１の
抵抗の他端と他方の入力端子の間に接続された第２の抵
抗と、第１及び第２の抵抗の接続点にベースを接続され
たバイポーラトランジスタと、バイポーラトランジスタ
のコレクタを負荷駆動回路及び保護回路に接続する第３
の抵抗と、バイポーラトランジスタのエミッタと前記他
方の入力端子の間に接続された第４の抵抗とから構成さ
れていることを特徴とするものである。
作用 第１図において、点線の枠内の動作について説明する。
定電流回路５は、グラウンドＧの電位を基準とし、処理
演算回路３の出力との間の電位差に比例する一定の電流
を入力電源電圧に関係なく、吸い込む。この定電流は、
負荷駆動回路６の出力電流を得るのに必要な駆動電流と
して負荷駆動回路６を介して流れる。保護回路８は、出
力電流検出回路７からの過電流検出信号により導通状態
となり、負荷駆動回路６に代わって、定電流回路５に定
電流を流す経路を形成し、負荷駆動回路６の駆動能力を
なくさせる。このときも入力電源電圧に関係なく定電流
が保護回路８に流れるため、極めて安定な動作が保持で
きる。
定電流回路５は、グラウンドＧの電位を基準とし、処理
演算回路３の出力との間の電位差に比例する一定の電流
を入力電源電圧に関係なく、吸い込む。この定電流は、
負荷駆動回路６の出力電流を得るのに必要な駆動電流と
して負荷駆動回路６を介して流れる。保護回路８は、出
力電流検出回路７からの過電流検出信号により導通状態
となり、負荷駆動回路６に代わって、定電流回路５に定
電流を流す経路を形成し、負荷駆動回路６の駆動能力を
なくさせる。このときも入力電源電圧に関係なく定電流
が保護回路８に流れるため、極めて安定な動作が保持で
きる。
本考案において使用している定電流回路５は、例えば、
第２図に示すように、処理演算回路３の出力に一端を接
続された抵抗Ｒ3と、抵抗Ｒ3の他端と入力端子Ｉ2の間
に接続された抵抗Ｒ4と、抵抗Ｒ3，Ｒ4の接続点にベー
スを接続されたトランジスタＱ2と、トランジスタＱ2の
コレクタを負荷駆動回路６及び保護回路８に接続する抵
抗Ｒ6と、トランジスタＱ2のエミッタと前記入力端子Ｉ
2の間に接続された抵抗Ｒ9とから構成されており、トラ
ンジスタＱ2のベース・エミッタ間電圧をＶBE2、処理演
算回路３の出力電圧をＶ0、コレクタ電流値をＩcとする
と、コレクタ電流値Ｉcは次式で示される。
第２図に示すように、処理演算回路３の出力に一端を接
続された抵抗Ｒ3と、抵抗Ｒ3の他端と入力端子Ｉ2の間
に接続された抵抗Ｒ4と、抵抗Ｒ3，Ｒ4の接続点にベー
スを接続されたトランジスタＱ2と、トランジスタＱ2の
コレクタを負荷駆動回路６及び保護回路８に接続する抵
抗Ｒ6と、トランジスタＱ2のエミッタと前記入力端子Ｉ
2の間に接続された抵抗Ｒ9とから構成されており、トラ
ンジスタＱ2のベース・エミッタ間電圧をＶBE2、処理演
算回路３の出力電圧をＶ0、コレクタ電流値をＩcとする
と、コレクタ電流値Ｉcは次式で示される。
ここで、コレクタ電流値Ｉcの周囲温度Ｔによる変動率
を求めると、次式のようになる。
を求めると、次式のようになる。
したがって、トランジスタＱ2のＶBE2の温度係数に拘わ
らず、抵抗Ｒ9を適切な大きさに設定することにより、
コレクタ電流値Ｉcを実用上差し支えない程度に、定電
流化することができる。これを第７図(a)の従来例に比
べると、従来例では、上式において、分母の抵抗Ｒ9が
限りなくゼロに近い回路であるということになり、コレ
クタ電流Ｉcの温度変動率∂Ｉc／∂Ｔは顕著に大きいこ
とは明らかである。このように、本考案の定電流回路で
は、第７図(a)の従来例に比べて電流の安定性が優れて
おり、極めて安定な動作が保持できるものである。
らず、抵抗Ｒ9を適切な大きさに設定することにより、
コレクタ電流値Ｉcを実用上差し支えない程度に、定電
流化することができる。これを第７図(a)の従来例に比
べると、従来例では、上式において、分母の抵抗Ｒ9が
限りなくゼロに近い回路であるということになり、コレ
クタ電流Ｉcの温度変動率∂Ｉc／∂Ｔは顕著に大きいこ
とは明らかである。このように、本考案の定電流回路で
は、第７図(a)の従来例に比べて電流の安定性が優れて
おり、極めて安定な動作が保持できるものである。
実施例 第２図及び第３図に出力トランジスタＱ1がＰＮＰタイ
プの場合とＮＰＮタイプの場合の実施例をそれぞれ示し
た。まず、出力トランジスタＱ1がＰＮＰタイプの場合
について説明する。抵抗Ｒ3，抵抗Ｒ4，抵抗Ｒ9，トラ
ンジスタＱ2，抵抗Ｒ6で構成される部分が定電流回路５
である。抵抗Ｒ6はトランジスタＱ2のコレクタ損失を抑
える働きをする。抵抗Ｒ9は定電流を得るためのエミッ
タ抵抗である。トランジスタＱ2のベース・エミッタ間
電圧をＶBE2、処理演算回路３の出力電圧をＶ0、定電流
値をＩsとすると、定電流値Ｉsは式で示される。
プの場合とＮＰＮタイプの場合の実施例をそれぞれ示し
た。まず、出力トランジスタＱ1がＰＮＰタイプの場合
について説明する。抵抗Ｒ3，抵抗Ｒ4，抵抗Ｒ9，トラ
ンジスタＱ2，抵抗Ｒ6で構成される部分が定電流回路５
である。抵抗Ｒ6はトランジスタＱ2のコレクタ損失を抑
える働きをする。抵抗Ｒ9は定電流を得るためのエミッ
タ抵抗である。トランジスタＱ2のベース・エミッタ間
電圧をＶBE2、処理演算回路３の出力電圧をＶ0、定電流
値をＩsとすると、定電流値Ｉsは式で示される。
次に、抵抗Ｒ1，抵抗Ｒ2，トランジスタＱ1で構成され
る部分が負荷駆動回路６である。また、抵抗Ｒ5は出力
電流検出用の抵抗である。トランジスタＱ1のベース・
エミッタ間電圧をＶBE1、ベース電流をＩｂ、コレクタ
電流（出力電流）をＩ0とすると、ベース電流Ｉｂは式
で示される。
る部分が負荷駆動回路６である。また、抵抗Ｒ5は出力
電流検出用の抵抗である。トランジスタＱ1のベース・
エミッタ間電圧をＶBE1、ベース電流をＩｂ、コレクタ
電流（出力電流）をＩ0とすると、ベース電流Ｉｂは式
で示される。
また、トランジスタのhfeを考慮し、式を満たすよう
にすると、サイリスタＱよりなる保護回路８が導通する
寸前のトランジスタＱ１の出力電流値Ｉ0maxを得るのに
十分なベース電流値が決まる。
にすると、サイリスタＱよりなる保護回路８が導通する
寸前のトランジスタＱ１の出力電流値Ｉ0maxを得るのに
十分なベース電流値が決まる。
トランジスタＱ1にコレクタ電流（出力電流）が流れる
と、抵抗Ｒ5には電圧が発生し、その電圧値がＩ0max×
Ｒ5を越えると、サイリスタＱが導通し、サイリスタＱ
は自己保持状態となる。このときのサイリスタＱのアノ
ードとカソード間の電圧をＶACとし、トランジスタＱ1
のベース・エミッタ間電圧ＶBEを示すと、式のように
なる。
と、抵抗Ｒ5には電圧が発生し、その電圧値がＩ0max×
Ｒ5を越えると、サイリスタＱが導通し、サイリスタＱ
は自己保持状態となる。このときのサイリスタＱのアノ
ードとカソード間の電圧をＶACとし、トランジスタＱ1
のベース・エミッタ間電圧ＶBEを示すと、式のように
なる。
ＶBE≒Ｒ1・ＶAC／（Ｒ1＋Ｒ2）… サイリスタＱが導通状態の時に、トランジスタＱ1のベ
ース・エミッタ間電圧ＶBEはトランジスタＱ1の負荷駆
動能力がなくなるぐらいの値となるように、抵抗Ｒ1，
Ｒ2の値を決める。なお、電圧ＶACはサイリスタＱを流
れる電流の大きさに関係し、電流が増えると電流ＶACも
増大する。抵抗Ｒ11や抵抗Ｒ10はサイリスタＱが保護動
作時に自己保持できるような値に決める。そして、抵抗
Ｒ11，抵抗Ｒ10に加え、コンデンサＣ1によってサイリ
スタＱがオンする際の時定数を決めて、ノイズによるサ
イリスタＱの誤動作を防ぐ。なお、抵抗Ｒ2と抵抗Ｒ
6は、入力電源電圧が最低値のときに、トランジスタＱ2
が飽和状態にならないように決める。
ース・エミッタ間電圧ＶBEはトランジスタＱ1の負荷駆
動能力がなくなるぐらいの値となるように、抵抗Ｒ1，
Ｒ2の値を決める。なお、電圧ＶACはサイリスタＱを流
れる電流の大きさに関係し、電流が増えると電流ＶACも
増大する。抵抗Ｒ11や抵抗Ｒ10はサイリスタＱが保護動
作時に自己保持できるような値に決める。そして、抵抗
Ｒ11，抵抗Ｒ10に加え、コンデンサＣ1によってサイリ
スタＱがオンする際の時定数を決めて、ノイズによるサ
イリスタＱの誤動作を防ぐ。なお、抵抗Ｒ2と抵抗Ｒ
6は、入力電源電圧が最低値のときに、トランジスタＱ2
が飽和状態にならないように決める。
第４図はサイリスタＱの詳細な構成を示す図であり、第
４図(a)に示す回路は等価的に第４図(b)に示すように、
ＰＮＰトランジスタとＮＰＮトランジスタの組み合わせ
によって実現できる。すなわちＰＮＰトランジスタのベ
ース・コレクタ電極をＮＰＮトランジスタのコレクタ・
ベース電極にそれぞれ接続し、ＰＮＰトランジスタのエ
ミッタをアノードＡ、ＮＰＮトランジスタのエミッタを
カソードＫとしている。また、ＮＰＮトランジスタのベ
ース電極をゲートＧ1、コレクタ電極をゲートＧ2として
いる。
４図(a)に示す回路は等価的に第４図(b)に示すように、
ＰＮＰトランジスタとＮＰＮトランジスタの組み合わせ
によって実現できる。すなわちＰＮＰトランジスタのベ
ース・コレクタ電極をＮＰＮトランジスタのコレクタ・
ベース電極にそれぞれ接続し、ＰＮＰトランジスタのエ
ミッタをアノードＡ、ＮＰＮトランジスタのエミッタを
カソードＫとしている。また、ＮＰＮトランジスタのベ
ース電極をゲートＧ1、コレクタ電極をゲートＧ2として
いる。
なお、第３図に示すように、出力トランジスタＱ1がＮ
ＰＮタイプである場合においても、出力回路内の各素子
間に前述のＰＮＰタイプの場合と同様の関係が成り立
つ。第３図の回路において、抵抗Ｒ10に対応する抵抗が
ない理由は、サイリスタＱのゲートＧ2（コレクタ端
子）がゲートＧ1（ベース端子）よりも感度がにぶく、
必要でないということである。
ＰＮタイプである場合においても、出力回路内の各素子
間に前述のＰＮＰタイプの場合と同様の関係が成り立
つ。第３図の回路において、抵抗Ｒ10に対応する抵抗が
ない理由は、サイリスタＱのゲートＧ2（コレクタ端
子）がゲートＧ1（ベース端子）よりも感度がにぶく、
必要でないということである。
（考案の効果） 以上のように本考案にあっては、広範囲の入力電源電圧
について動作する過電流保護機能付きの出力回路におい
て、処理演算回路の出力に応じて定電流を入力端子から
取り込む定電流回路を設け、常時は負荷駆動回路を介し
て定電流回路に取り込まれる定電流に応じた出力電流を
出力端子に接続された負荷に通電するようにしたから、
入力電源電圧に拘わらず負荷駆動回路に必要十分な駆動
電流を供給し、パワーロスや発熱などの問題がなく、ま
た、過電流検出時には入力端子から負荷駆動回路を介し
て定電流回路に取り込まれる定電流をバイパスする保護
回路を設けたものであるから、保護動作時においても入
力電源電圧に関係なく定電流が保護回路に流れるもので
あり、特に、従来例に比べると、使用温度条件の変動に
対しても安定した定電流を保護回路に流すことができる
ため、極めて安定した動作を実現できるものであり、さ
らにまた、従来例の出力回路に簡単な改良を加えるだけ
で安価に実現できるという効果がある。
について動作する過電流保護機能付きの出力回路におい
て、処理演算回路の出力に応じて定電流を入力端子から
取り込む定電流回路を設け、常時は負荷駆動回路を介し
て定電流回路に取り込まれる定電流に応じた出力電流を
出力端子に接続された負荷に通電するようにしたから、
入力電源電圧に拘わらず負荷駆動回路に必要十分な駆動
電流を供給し、パワーロスや発熱などの問題がなく、ま
た、過電流検出時には入力端子から負荷駆動回路を介し
て定電流回路に取り込まれる定電流をバイパスする保護
回路を設けたものであるから、保護動作時においても入
力電源電圧に関係なく定電流が保護回路に流れるもので
あり、特に、従来例に比べると、使用温度条件の変動に
対しても安定した定電流を保護回路に流すことができる
ため、極めて安定した動作を実現できるものであり、さ
らにまた、従来例の出力回路に簡単な改良を加えるだけ
で安価に実現できるという効果がある。
第１図は本考案の基本構成を示すブロック図、第２図は
本考案の一実施例の回路図、第３図は本考案の他の実施
例の回路図、第４図(a)(b)は同上に用いるサイリスタの
詳細な構成を示す回路図、第５図は従来例の回路図、第
６図(a)(b)は同上に用いる安定化電源回路の回路図、第
７図(a)(b)は他の従来例の回路図、第８図(a)(b)はさら
に他の従来例の回路図である。 Ｉ1，Ｉ2はは入力端子、Ｓは出力端子、３は処理演算回
路、４は安定化電源回路、５は定電流回路、６は負荷駆
動回路、７は出力電流検出回路、８は保護回路である。
本考案の一実施例の回路図、第３図は本考案の他の実施
例の回路図、第４図(a)(b)は同上に用いるサイリスタの
詳細な構成を示す回路図、第５図は従来例の回路図、第
６図(a)(b)は同上に用いる安定化電源回路の回路図、第
７図(a)(b)は他の従来例の回路図、第８図(a)(b)はさら
に他の従来例の回路図である。 Ｉ1，Ｉ2はは入力端子、Ｓは出力端子、３は処理演算回
路、４は安定化電源回路、５は定電流回路、６は負荷駆
動回路、７は出力電流検出回路、８は保護回路である。
Claims (1)
- 【請求項１】一対の入力端子間に印加される広範囲の入
力電源電圧を定電圧化して出力する安定化電源回路と、
安定化電源回路の出力電圧にて動作する処理演算回路
と、処理演算回路の出力に応じて定電流を流す定電流回
路と、一方の入力端子と出力端子の間に接続されて常時
は定電流回路に流れる定電流に応じた出力電流を出力端
子に接続された負荷に通電する負荷駆動回路と、負荷駆
動回路から負荷に通電される出力電流を検出する出力電
流検出回路と、出力電流検出回路にて検出された出力電
流が所定のレベル以上であるときには負荷駆動回路を介
して定電流回路に流れる定電流をバイパスする保護回路
とを備え、前記定電流回路は前記処理演算回路の出力に
一端を接続された第１の抵抗と、第１の抵抗の他端と他
方の入力端子の間に接続された第２の抵抗と、第１及び
第２の抵抗の接続点にベースを接続されたバイポーラト
ランジスタと、バイポーラトランジスタのコレクタを負
荷駆動回路及び保護回路に接続する第３の抵抗と、バイ
ポーラトランジスタのエミッタと前記他方の入力端子の
間に接続された第４の抵抗とから構成されていることを
特徴とする出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14674886U JPH0620174Y2 (ja) | 1986-09-25 | 1986-09-25 | 出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14674886U JPH0620174Y2 (ja) | 1986-09-25 | 1986-09-25 | 出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6353114U JPS6353114U (ja) | 1988-04-09 |
| JPH0620174Y2 true JPH0620174Y2 (ja) | 1994-05-25 |
Family
ID=31059498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14674886U Expired - Lifetime JPH0620174Y2 (ja) | 1986-09-25 | 1986-09-25 | 出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620174Y2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012526381A (ja) * | 2009-05-08 | 2012-10-25 | クリー インコーポレイテッド | 非負の温度係数及び関連した制御回路を有するワイド・バンドギャップ・バイポーラ・ターンオフ・サイリスタ |
| US9598019B2 (en) * | 2015-03-13 | 2017-03-21 | Hyundai Motor Company | Variable deflector apparatus for side step of vehicle |
-
1986
- 1986-09-25 JP JP14674886U patent/JPH0620174Y2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012526381A (ja) * | 2009-05-08 | 2012-10-25 | クリー インコーポレイテッド | 非負の温度係数及び関連した制御回路を有するワイド・バンドギャップ・バイポーラ・ターンオフ・サイリスタ |
| US9598019B2 (en) * | 2015-03-13 | 2017-03-21 | Hyundai Motor Company | Variable deflector apparatus for side step of vehicle |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6353114U (ja) | 1988-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4574205A (en) | Temperature detecting transistor circuit | |
| JPH0683042B2 (ja) | 出力ドライバ回路 | |
| US4173739A (en) | Overload detecting circuit for a PWM amplifier | |
| JPS6243413B2 (ja) | ||
| US4870533A (en) | Transistor protection circuit | |
| US4623950A (en) | Protective device for a power element of an integrated circuit | |
| JPH0620174Y2 (ja) | 出力回路 | |
| JPH0331011B2 (ja) | ||
| JP2546051Y2 (ja) | 安定化電源回路 | |
| JPS6223131Y2 (ja) | ||
| JPH0615296Y2 (ja) | 過負荷検出回路 | |
| JPH0431613Y2 (ja) | ||
| SU1185319A1 (ru) | "ctaбилизatop пoctoяhhoгo haпpяжehия" | |
| JPH0431614Y2 (ja) | ||
| JP2518478Y2 (ja) | 安定化電源の過電流保護回路 | |
| JPS6245486Y2 (ja) | ||
| JP3091520B2 (ja) | 定電圧回路 | |
| JPH0524972Y2 (ja) | ||
| JPS5937854Y2 (ja) | 定電圧電源回路 | |
| JPH029377Y2 (ja) | ||
| JPS5932212Y2 (ja) | スイツチングレギユレ−タ | |
| JPH0338708Y2 (ja) | ||
| JPS6117461Y2 (ja) | ||
| JPS5828446Y2 (ja) | 負荷の過熱防止回路 | |
| SU905805A1 (ru) | Стабилизатор посто нного напр жени |