JPH06196477A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06196477A JPH06196477A JP34587492A JP34587492A JPH06196477A JP H06196477 A JPH06196477 A JP H06196477A JP 34587492 A JP34587492 A JP 34587492A JP 34587492 A JP34587492 A JP 34587492A JP H06196477 A JPH06196477 A JP H06196477A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- silicon oxide
- thickness
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 78
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 70
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 52
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 52
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000003990 capacitor Substances 0.000 claims abstract description 13
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 11
- 238000000137 annealing Methods 0.000 claims description 41
- 230000001681 protective effect Effects 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 15
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 230000006835 compression Effects 0.000 claims description 2
- 238000007906 compression Methods 0.000 claims description 2
- 230000006866 deterioration Effects 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000002161 passivation Methods 0.000 description 8
- 229910052681 coesite Inorganic materials 0.000 description 7
- 229910052906 cristobalite Inorganic materials 0.000 description 7
- 229910052682 stishovite Inorganic materials 0.000 description 7
- 229910052905 tridymite Inorganic materials 0.000 description 7
- 238000002474 experimental method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 239000012528 membrane Substances 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】 （修正有）
【目的】アルミニウム膜のボイド発生を抑止しつつプラ
ズマ窒化シリコン膜形成後の高温アニールが可能な半導
体装置の製造方法を提供する。 【構成】単結晶シリコン基板上に下地シリコン酸化膜を
介してアルミニウム膜、保護用シリコン酸化膜、Ｐ−Ｓ
ｉＮ膜を重ねる場合、Ｐ−ＳｉＮ膜／ＰＳＧ膜の場合と
は全く異なって、４４０〜５００℃、好ましくは４５０
〜４９０℃といった高温でアニールしても、ボイドを抑
止できることを発見した。また、アルミニウム膜直下の
下地シリコン酸化膜の厚さがアニール温度とともにボイ
ド発生に影響をもち、アニール温度を一定とした場合、
下地シリコン酸化膜の厚さを減少するほどボイドが増加
することを発見した。また、ボイドがあるアニール温度
から急激に増加することを発見した。更に、パッシベー
ション膜の残留圧縮応力が所定の圧縮応力値を超えると
急激にボイドが増加することを発見した。
ズマ窒化シリコン膜形成後の高温アニールが可能な半導
体装置の製造方法を提供する。 【構成】単結晶シリコン基板上に下地シリコン酸化膜を
介してアルミニウム膜、保護用シリコン酸化膜、Ｐ−Ｓ
ｉＮ膜を重ねる場合、Ｐ−ＳｉＮ膜／ＰＳＧ膜の場合と
は全く異なって、４４０〜５００℃、好ましくは４５０
〜４９０℃といった高温でアニールしても、ボイドを抑
止できることを発見した。また、アルミニウム膜直下の
下地シリコン酸化膜の厚さがアニール温度とともにボイ
ド発生に影響をもち、アニール温度を一定とした場合、
下地シリコン酸化膜の厚さを減少するほどボイドが増加
することを発見した。また、ボイドがあるアニール温度
から急激に増加することを発見した。更に、パッシベー
ション膜の残留圧縮応力が所定の圧縮応力値を超えると
急激にボイドが増加することを発見した。
Description
【０００１】
【産業上の利用分野】本発明は、アルミニウム膜をシリ
コン酸化膜及び窒化シリコン膜からなる２層膜でパッシ
ベーションした構造の半導体装置の製造方法に関する。
コン酸化膜及び窒化シリコン膜からなる２層膜でパッシ
ベーションした構造の半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来、大きな熱膨張係数をもつアルミニ
ウム電極とその上の硬質のプラズマ窒化シリコン膜（Ｐ
−ＳｉＮ膜）との間に、保護用下側絶縁膜を介設するこ
とが行われている。この保護用下側絶縁膜としては、ス
トレス緩和に有益な軟質のＰＳＧ膜が多用されている。
また、この保護用下側絶縁膜としてシリコン酸化膜も提
案されている。
ウム電極とその上の硬質のプラズマ窒化シリコン膜（Ｐ
−ＳｉＮ膜）との間に、保護用下側絶縁膜を介設するこ
とが行われている。この保護用下側絶縁膜としては、ス
トレス緩和に有益な軟質のＰＳＧ膜が多用されている。
また、この保護用下側絶縁膜としてシリコン酸化膜も提
案されている。
【０００３】一方、上記したプラズマ窒化シリコン膜を
ＲＦプラズマＣＶＤ法により形成する場合、シリコン基
板表面部のダメージ回復のために、後で熱アニールする
ことが必要となり、フィールド酸化膜上にアルミ配線を
形成し、その上にＰ−ＳｉＮ膜／ＰＳＧ膜からなる二層
膜を形成する場合、通常４００〜４５０℃程度の温度で
アニールを行っている。
ＲＦプラズマＣＶＤ法により形成する場合、シリコン基
板表面部のダメージ回復のために、後で熱アニールする
ことが必要となり、フィールド酸化膜上にアルミ配線を
形成し、その上にＰ−ＳｉＮ膜／ＰＳＧ膜からなる二層
膜を形成する場合、通常４００〜４５０℃程度の温度で
アニールを行っている。
【０００４】
【発明が解決しようとする課題】しかしながら、パッシ
ベーション膜として、Ｐ−ＳｉＮ膜／ＰＳＧ膜からなる
二層膜を用い、アルミニウム膜とその下のシリコン基板
とを両電極とし、その間にシリコン酸化膜を挟んでＭＯ
Ｓコンデンサを作成する場合、容量増大又は面積縮小の
ためにシリコン酸化膜を耐圧許容範囲で薄くすることが
行われる。
ベーション膜として、Ｐ−ＳｉＮ膜／ＰＳＧ膜からなる
二層膜を用い、アルミニウム膜とその下のシリコン基板
とを両電極とし、その間にシリコン酸化膜を挟んでＭＯ
Ｓコンデンサを作成する場合、容量増大又は面積縮小の
ためにシリコン酸化膜を耐圧許容範囲で薄くすることが
行われる。
【０００５】しかし、このようにアルミニウム膜直下の
シリコン酸化膜（以下、下地シリコン酸化膜という）を
薄くすると、急激にアルミニウム膜にボイドが発生する
ことがわかった（図６参照）。このボイドの発生原因と
しては、水分の存在下においてＰＳＧのリンがリン酸を
生成し、これがアルミニウム膜を腐食するのではないか
と思われる。また、ＭＯＳコンデンサの誘電体用のシリ
コン酸化膜上のアルミニウム膜においてボイドが増加す
る原因については不明であるが、本発明者らは、フィー
ルド酸化膜のような厚い酸化膜上のアルミニウム膜は、
Ｐ−ＳｉＮ膜／ＰＳＧ膜から受けるストレスをアルミニ
ウム膜の直下のシリコン酸化膜（ここでは厚いフィール
ド酸化膜）により緩和されており、そのためにアルミニ
ウム膜直下のシリコン酸化膜が薄くなると、この緩和効
果が減少するためではないかと想像している。
シリコン酸化膜（以下、下地シリコン酸化膜という）を
薄くすると、急激にアルミニウム膜にボイドが発生する
ことがわかった（図６参照）。このボイドの発生原因と
しては、水分の存在下においてＰＳＧのリンがリン酸を
生成し、これがアルミニウム膜を腐食するのではないか
と思われる。また、ＭＯＳコンデンサの誘電体用のシリ
コン酸化膜上のアルミニウム膜においてボイドが増加す
る原因については不明であるが、本発明者らは、フィー
ルド酸化膜のような厚い酸化膜上のアルミニウム膜は、
Ｐ−ＳｉＮ膜／ＰＳＧ膜から受けるストレスをアルミニ
ウム膜の直下のシリコン酸化膜（ここでは厚いフィール
ド酸化膜）により緩和されており、そのためにアルミニ
ウム膜直下のシリコン酸化膜が薄くなると、この緩和効
果が減少するためではないかと想像している。
【０００６】このようなボイドの発生を回避するには、
アニールを更に低温（４００〜４２０℃）で行えばよい
ことが知られている。しかしながらこのような低温アニ
ールでは、プラズマＣＶＤによるシリコン基板のダメー
ジ回復が充分でないことが知られており、実施が困難で
ある。一方、上記したようにアニールを更に高温（たと
えば４８０〜５００℃）で行えばプラズマＣＶＤによる
シリコン基板のダメージを一層良好に回復できることが
知られている。しかし、フィールド酸化膜のような厚い
下地シリコン酸化膜上にアルミ配線を形成し、その上に
Ｐ−ＳｉＮ膜／ＰＳＧ膜を設けた場合でも、４６０度を
超えるような温度でアニールを行うと、急激にボイドが
増加するので、その実現は困難であった。
アニールを更に低温（４００〜４２０℃）で行えばよい
ことが知られている。しかしながらこのような低温アニ
ールでは、プラズマＣＶＤによるシリコン基板のダメー
ジ回復が充分でないことが知られており、実施が困難で
ある。一方、上記したようにアニールを更に高温（たと
えば４８０〜５００℃）で行えばプラズマＣＶＤによる
シリコン基板のダメージを一層良好に回復できることが
知られている。しかし、フィールド酸化膜のような厚い
下地シリコン酸化膜上にアルミ配線を形成し、その上に
Ｐ−ＳｉＮ膜／ＰＳＧ膜を設けた場合でも、４６０度を
超えるような温度でアニールを行うと、急激にボイドが
増加するので、その実現は困難であった。
【０００７】本発明は上記問題点に鑑みなされたもので
あり、その第一の目的は、アルミニウム膜のボイド発生
を抑止しつつプラズマ窒化シリコン膜形成後の高温アニ
ールが可能な半導体装置の製造方法を提供することにあ
る。本発明の第二の目的は、アルミニウム膜をその上側
電極とするＭＯＳコンデンサを有する半導体装置におい
て、プラズマ窒化シリコン膜の高温アニールを実現する
ことにある。
あり、その第一の目的は、アルミニウム膜のボイド発生
を抑止しつつプラズマ窒化シリコン膜形成後の高温アニ
ールが可能な半導体装置の製造方法を提供することにあ
る。本発明の第二の目的は、アルミニウム膜をその上側
電極とするＭＯＳコンデンサを有する半導体装置におい
て、プラズマ窒化シリコン膜の高温アニールを実現する
ことにある。
【０００８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、単結晶シリコン基板上に下地シリコン酸化膜
を介してアルミニウム膜を形成するアルミニウム膜形成
工程と、前記アルミニウム膜上に保護用シリコン酸化膜
を形成する保護用シリコン酸化膜形成工程と、前記保護
用シリコン酸化膜上にプラズマＣＶＤ法により窒化シリ
コン膜を形成する窒化シリコン膜形成工程と、４４０〜
５００℃の範囲で５〜６０分、アニールして前記プラズ
マＣＶＤによる特性劣化を回復するアニール工程とを備
えることを特徴としている。
造方法は、単結晶シリコン基板上に下地シリコン酸化膜
を介してアルミニウム膜を形成するアルミニウム膜形成
工程と、前記アルミニウム膜上に保護用シリコン酸化膜
を形成する保護用シリコン酸化膜形成工程と、前記保護
用シリコン酸化膜上にプラズマＣＶＤ法により窒化シリ
コン膜を形成する窒化シリコン膜形成工程と、４４０〜
５００℃の範囲で５〜６０分、アニールして前記プラズ
マＣＶＤによる特性劣化を回復するアニール工程とを備
えることを特徴としている。
【０００９】アニール温度が４４０℃未満の場合にはア
ニールによりシリコン基板の特性改善が充分ではなく、
アニール温度が５００℃超過の場合にはボイドが多発す
る。好適な態様において、前記窒化シリコン膜の厚さを
０．２〜１．０μｍとし、前記保護用シリコン酸化膜の
厚さを０．２〜１．０μｍとし、室温時における前記窒
化シリコン膜及び前記保護用シリコン酸化膜の合成残留
応力を−３５０（圧縮）〜＋２００（引っ張り）メガパ
スカル（ＭＰａ）以下とし、前記アルミニウム膜の厚さ
を０．４〜１．５μｍとし、前記下地シリコン酸化膜の
厚さを０．１〜２μｍとし、４５０〜４７０℃の範囲で
５〜６０分、アニールする工程が採用される。
ニールによりシリコン基板の特性改善が充分ではなく、
アニール温度が５００℃超過の場合にはボイドが多発す
る。好適な態様において、前記窒化シリコン膜の厚さを
０．２〜１．０μｍとし、前記保護用シリコン酸化膜の
厚さを０．２〜１．０μｍとし、室温時における前記窒
化シリコン膜及び前記保護用シリコン酸化膜の合成残留
応力を−３５０（圧縮）〜＋２００（引っ張り）メガパ
スカル（ＭＰａ）以下とし、前記アルミニウム膜の厚さ
を０．４〜１．５μｍとし、前記下地シリコン酸化膜の
厚さを０．１〜２μｍとし、４５０〜４７０℃の範囲で
５〜６０分、アニールする工程が採用される。
【００１０】窒化シリコン膜の厚さが０．２μｍ未満で
は充分なパッシベーションができず、１．０μｍ超過で
は圧縮応力増大によりボイド増加という問題を生じる。
保護用シリコン酸化膜の厚さが０．２μｍ未満では充分
な応力緩和ができず、１．０μｍ超過ではクラック発生
という問題を生じる。特に、室温時における前記窒化シ
リコン膜及び前記保護用シリコン酸化膜の合成残留応力
が−３５０メガパスカル（ＭＰａ）を超過すると、ボイ
ド数が大幅に増大してしまう。一方、その引張り応力が
２５０メガパスカルを超過すると、Ｐ−ＳｉＮ膜にクラ
ックが生じたりしてそのパッシベーション性能が低下す
ることが知られている。
は充分なパッシベーションができず、１．０μｍ超過で
は圧縮応力増大によりボイド増加という問題を生じる。
保護用シリコン酸化膜の厚さが０．２μｍ未満では充分
な応力緩和ができず、１．０μｍ超過ではクラック発生
という問題を生じる。特に、室温時における前記窒化シ
リコン膜及び前記保護用シリコン酸化膜の合成残留応力
が−３５０メガパスカル（ＭＰａ）を超過すると、ボイ
ド数が大幅に増大してしまう。一方、その引張り応力が
２５０メガパスカルを超過すると、Ｐ−ＳｉＮ膜にクラ
ックが生じたりしてそのパッシベーション性能が低下す
ることが知られている。
【００１１】アルミニウム膜の厚さが０．４μｍ未満で
は配線抵抗が高いので使用に不適となり、１．５μｍ超
過では微細加工が困難となる。下地シリコン酸化膜の厚
さが０．１〜２μｍの範囲ではボイド数の発生量が実用
上充分少ないレベルであった。なお。下地シリコン酸化
膜の厚さが厚いほどボイドは減少することがわかった。
は配線抵抗が高いので使用に不適となり、１．５μｍ超
過では微細加工が困難となる。下地シリコン酸化膜の厚
さが０．１〜２μｍの範囲ではボイド数の発生量が実用
上充分少ないレベルであった。なお。下地シリコン酸化
膜の厚さが厚いほどボイドは減少することがわかった。
【００１２】アニール温度が４５０℃未満では、アニー
ルによりシリコン基板の特性回復効果が低下し、４７０
℃超過ではボイドが増加する。好適な態様において、前
記下地シリコン酸化膜は、前記アルミニウム膜を一方の
電極とするＭＯＳコンデンサの誘電体を構成する。
ルによりシリコン基板の特性回復効果が低下し、４７０
℃超過ではボイドが増加する。好適な態様において、前
記下地シリコン酸化膜は、前記アルミニウム膜を一方の
電極とするＭＯＳコンデンサの誘電体を構成する。
【００１３】
【発明の効果】以上説明したように、本発明者らは、単
結晶シリコン基板上に下地シリコン酸化膜を介してアル
ミニウム膜、保護用シリコン酸化膜、Ｐ−ＳｉＮ膜を重
ねる場合、Ｐ−ＳｉＮ膜／ＰＳＧ膜の場合とは全く異な
って、４４０〜５００℃、好ましくは４５０〜４９０℃
といった高温でアニールしても、ボイドを抑止できるこ
とを発見した。この理由について、本発明者らは、アル
ミニウム膜−シリコン酸化膜−窒化シリコン膜という三
層構造では、中間のシリコン酸化膜にリンが含まれない
ために、マイグレーションの一因としてのリン酸生成が
ないためではないかと想像している。
結晶シリコン基板上に下地シリコン酸化膜を介してアル
ミニウム膜、保護用シリコン酸化膜、Ｐ−ＳｉＮ膜を重
ねる場合、Ｐ−ＳｉＮ膜／ＰＳＧ膜の場合とは全く異な
って、４４０〜５００℃、好ましくは４５０〜４９０℃
といった高温でアニールしても、ボイドを抑止できるこ
とを発見した。この理由について、本発明者らは、アル
ミニウム膜−シリコン酸化膜−窒化シリコン膜という三
層構造では、中間のシリコン酸化膜にリンが含まれない
ために、マイグレーションの一因としてのリン酸生成が
ないためではないかと想像している。
【００１４】また、本発明者らは実験により、アルミニ
ウム膜直下の下地シリコン酸化膜の厚さがアニール温度
とともにボイド発生に影響をもち、アニール温度を一定
とした場合、下地シリコン酸化膜の厚さを減少するほど
ボイドが増加することを発見した。そして実験により、
ＭＯＳコンデンサの誘電体膜として好適な０．１μｍ以
上の下地シリコン酸化膜を用いる場合、４５０〜４７０
℃でアニールしてもボイドを抑止できることがわかっ
た。ちなみに、実際に多用されているＰ−ＳｉＮ膜／Ｐ
ＳＧ膜で被服されたアルミニウム膜直下に０．２μｍ厚
の下地シリコン酸化膜を形成すると、４２０℃以上にな
ると急激にボイドが増加することが判明した。
ウム膜直下の下地シリコン酸化膜の厚さがアニール温度
とともにボイド発生に影響をもち、アニール温度を一定
とした場合、下地シリコン酸化膜の厚さを減少するほど
ボイドが増加することを発見した。そして実験により、
ＭＯＳコンデンサの誘電体膜として好適な０．１μｍ以
上の下地シリコン酸化膜を用いる場合、４５０〜４７０
℃でアニールしてもボイドを抑止できることがわかっ
た。ちなみに、実際に多用されているＰ−ＳｉＮ膜／Ｐ
ＳＧ膜で被服されたアルミニウム膜直下に０．２μｍ厚
の下地シリコン酸化膜を形成すると、４２０℃以上にな
ると急激にボイドが増加することが判明した。
【００１５】この理由について、本発明者らは、下地シ
リコン酸化膜が厚いとＰ−ＳｉＮ膜から保護用シリコン
酸化膜を通じてアルミニウム膜に掛かる圧縮応力が下地
シリコン酸化膜により緩和され、下地シリコン酸化膜が
厚いとその効果が増大するものと想像している。また、
本発明者らは実験により、Ｐ−ＳｉＮ膜／保護用シリコ
ン酸化膜からなるパッシベーション膜の厚さや性状にか
かわらず、ボイドがあるアニール温度（クリティカルポ
イント）から急激に増加することが判明した。そして、
下地シリコン酸化膜を厚くしていくとストレス緩和の影
響からか、ボイドが発生し始める最低アニール温度（ク
リティカルポイント）が上昇することがわかった。その
理由については不明である。
リコン酸化膜が厚いとＰ−ＳｉＮ膜から保護用シリコン
酸化膜を通じてアルミニウム膜に掛かる圧縮応力が下地
シリコン酸化膜により緩和され、下地シリコン酸化膜が
厚いとその効果が増大するものと想像している。また、
本発明者らは実験により、Ｐ−ＳｉＮ膜／保護用シリコ
ン酸化膜からなるパッシベーション膜の厚さや性状にか
かわらず、ボイドがあるアニール温度（クリティカルポ
イント）から急激に増加することが判明した。そして、
下地シリコン酸化膜を厚くしていくとストレス緩和の影
響からか、ボイドが発生し始める最低アニール温度（ク
リティカルポイント）が上昇することがわかった。その
理由については不明である。
【００１６】更に、上記二層のパッシベーション膜の室
温での残留圧縮応力が所定の圧縮応力値（クリティカル
ポイント）を超えると急激にボイドが増加することが判
明した。そして、下地シリコン酸化膜を厚くしていくと
ストレス緩和の影響からか、ボイドが発生し始める最低
圧縮応力値（クリティカルポイント）が上昇することが
わかった。
温での残留圧縮応力が所定の圧縮応力値（クリティカル
ポイント）を超えると急激にボイドが増加することが判
明した。そして、下地シリコン酸化膜を厚くしていくと
ストレス緩和の影響からか、ボイドが発生し始める最低
圧縮応力値（クリティカルポイント）が上昇することが
わかった。
【００１７】
【実施例】本発明を適用したＭＯＳコンデンサを有する
半導体装置の断面構造を図１に、その平面構造を図２に
示す。この装置は、Ｐ型シリコン基板１上に形成された
フィールド酸化膜２及び誘電体用の熱酸化シリコン酸化
膜（本発明でいう下地シリコン酸化膜）３と、シリコン
酸化膜３上に形成されたアルミニウム膜４と、フィール
ド酸化膜２を開口したコンタクトホールを覆うコンタク
ト用アルミ電極５と、これらアルミニウム膜４及びアル
ミ電極５上に形成された保護用シリコン酸化膜６及びＰ
−ＳｉＮ膜７とからなる。
半導体装置の断面構造を図１に、その平面構造を図２に
示す。この装置は、Ｐ型シリコン基板１上に形成された
フィールド酸化膜２及び誘電体用の熱酸化シリコン酸化
膜（本発明でいう下地シリコン酸化膜）３と、シリコン
酸化膜３上に形成されたアルミニウム膜４と、フィール
ド酸化膜２を開口したコンタクトホールを覆うコンタク
ト用アルミ電極５と、これらアルミニウム膜４及びアル
ミ電極５上に形成された保護用シリコン酸化膜６及びＰ
−ＳｉＮ膜７とからなる。
【００１８】シリコン基板１の表面部にはＮ- エピタキ
シャル層８が形成され、その上にＮ + コンデンサ電極９
が形成されている。以下、その製造方法の一例を説明す
る。まず、Ｐ型シリコン基板１の表面に、Ｎ- エピタキ
シャル層８を形成し、その上にＮ+ コンデンサ電極９を
ドープし、それらの側面をＰ+ 拡散層（図示せず）によ
り分離する。
シャル層８が形成され、その上にＮ + コンデンサ電極９
が形成されている。以下、その製造方法の一例を説明す
る。まず、Ｐ型シリコン基板１の表面に、Ｎ- エピタキ
シャル層８を形成し、その上にＮ+ コンデンサ電極９を
ドープし、それらの側面をＰ+ 拡散層（図示せず）によ
り分離する。
【００１９】次に、ＣＶＤ法などで厚さ約１．２μｍの
シリコン酸化膜をフィールド酸化膜２として形成し、こ
のフィールド酸化膜２の所定領域を開口した後、露出し
たＮ + コンデンサ電極９の表面に厚さ０．２μｍの熱酸
化シリコン膜３を通常の熱酸化プロセスで形成する。次
に、フィールド酸化膜２を開口してコンタクトホールを
設け、その後、この熱酸化シリコン膜３上にアルミニウ
ム膜４を、コンタクトホールにアルミ電極５を設ける。
アルミニウム膜４及びアルミ電極５は真空蒸着法又はス
パッタリング法で厚さ約１．１μｍに形成され、ホトリ
ソグラィエッチングにより所定形状とされ、その後、４
５０℃で約３０分シンタリングを行う。これにより、Ｍ
ＯＳコンデンサの上側電極として機能するアルミニウム
膜４と、下側電極として機能するＮ+ コンデンサ電極９
に接続されるアルミ電極５が形成された。
シリコン酸化膜をフィールド酸化膜２として形成し、こ
のフィールド酸化膜２の所定領域を開口した後、露出し
たＮ + コンデンサ電極９の表面に厚さ０．２μｍの熱酸
化シリコン膜３を通常の熱酸化プロセスで形成する。次
に、フィールド酸化膜２を開口してコンタクトホールを
設け、その後、この熱酸化シリコン膜３上にアルミニウ
ム膜４を、コンタクトホールにアルミ電極５を設ける。
アルミニウム膜４及びアルミ電極５は真空蒸着法又はス
パッタリング法で厚さ約１．１μｍに形成され、ホトリ
ソグラィエッチングにより所定形状とされ、その後、４
５０℃で約３０分シンタリングを行う。これにより、Ｍ
ＯＳコンデンサの上側電極として機能するアルミニウム
膜４と、下側電極として機能するＮ+ コンデンサ電極９
に接続されるアルミ電極５が形成された。
【００２０】次に、その上に通常のＣＶＤ法（基板温度
４２０℃）により厚さ約０．４μｍの保護用シリコン酸
化膜６が形成され、更にその上に通常のＲＦプラズマＣ
ＶＤ法（基板温度３５０℃）により厚さ約０．５μｍの
Ｐ−ＳｉＮ膜７を形成した。なお、ＲＦプラズマＣＶＤ
のガス組成は、Ｓｉ3 Ｎ 4（１００％）が０．２７ＳＬ
Ｍ、Ｎ 2（１００％）が１．０ＳＬＭ、ＮＨ3 （１００
％）が１．７４ＳＬＭとした。また、印加電力は１３．
５６ＭＨｚ成分が３５０Ｗ、２５０Ｈｚ成分が４５０Ｗ
とした。
４２０℃）により厚さ約０．４μｍの保護用シリコン酸
化膜６が形成され、更にその上に通常のＲＦプラズマＣ
ＶＤ法（基板温度３５０℃）により厚さ約０．５μｍの
Ｐ−ＳｉＮ膜７を形成した。なお、ＲＦプラズマＣＶＤ
のガス組成は、Ｓｉ3 Ｎ 4（１００％）が０．２７ＳＬ
Ｍ、Ｎ 2（１００％）が１．０ＳＬＭ、ＮＨ3 （１００
％）が１．７４ＳＬＭとした。また、印加電力は１３．
５６ＭＨｚ成分が３５０Ｗ、２５０Ｈｚ成分が４５０Ｗ
とした。
【００２１】Ｐ−ＳｉＮ膜７の形成条件を変更すること
により、Ｐ−ＳｉＮ膜／ＳｉＯ2 膜の室温における総合
残留応力を−２４０、−６０、８０ＭＰａと変化させ
た。ただし、総合残留応力を−２４０ＭＰａとするには
プロセス条件としてのＰ−ＣＶＤ時のガス圧力をＰ＝
２．０Ｔｏｒｒとし、総合残留応力を−６０ＭＰａとす
るにはプロセス条件としてのＰ−ＣＶＤ時のガス圧力を
Ｐ＝２．５Ｔｏｒｒとし、総合残留応力を８０（引っ張
り応力）ＭＰａとするにはプロセス条件としてのＰ−Ｃ
ＶＤ時のガス圧力をＰ＝３．０Ｔｏｒｒとすればよい。
により、Ｐ−ＳｉＮ膜／ＳｉＯ2 膜の室温における総合
残留応力を−２４０、−６０、８０ＭＰａと変化させ
た。ただし、総合残留応力を−２４０ＭＰａとするには
プロセス条件としてのＰ−ＣＶＤ時のガス圧力をＰ＝
２．０Ｔｏｒｒとし、総合残留応力を−６０ＭＰａとす
るにはプロセス条件としてのＰ−ＣＶＤ時のガス圧力を
Ｐ＝２．５Ｔｏｒｒとし、総合残留応力を８０（引っ張
り応力）ＭＰａとするにはプロセス条件としてのＰ−Ｃ
ＶＤ時のガス圧力をＰ＝３．０Ｔｏｒｒとすればよい。
【００２２】また、アニール温度を種々変更して、アル
ミニウム膜４上のボイド発生を目視検査した。これらの
実験結果を図面を参照して説明する。図２は、チップサ
イズが４．５６ｍｍ×２．７８ｍｍのものにおける目視
可能なボイド数とアニール温度との関係を示す特性図で
あり、参考としてＰ−ＳｉＮ膜／ＰＳＧ膜の場合も実験
した。ただし、Ｐ−ＳｉＮ膜／ＰＳＧ膜においてＰ−Ｓ
ｉＮ膜は同厚であり、ＰＳＧ膜は保護用シリコン酸化膜
６と同厚とした。
ミニウム膜４上のボイド発生を目視検査した。これらの
実験結果を図面を参照して説明する。図２は、チップサ
イズが４．５６ｍｍ×２．７８ｍｍのものにおける目視
可能なボイド数とアニール温度との関係を示す特性図で
あり、参考としてＰ−ＳｉＮ膜／ＰＳＧ膜の場合も実験
した。ただし、Ｐ−ＳｉＮ膜／ＰＳＧ膜においてＰ−Ｓ
ｉＮ膜は同厚であり、ＰＳＧ膜は保護用シリコン酸化膜
６と同厚とした。
【００２３】図２から、アニール温度４７０℃以下では
ボイド発生を防止できることがわかった。これに比較し
てＰ−ＳｉＮ膜／ＰＳＧ膜の場合は４１０℃以上でボイ
ドが発生してしまう。 （他の実験例１）次に、下地シリコン酸化膜３の膜厚を
０．１μｍ、０．３μｍ、０．７５μｍ、１．２５μｍ
とした場合におけるアニール温度とボイド数との関係を
調べた。
ボイド発生を防止できることがわかった。これに比較し
てＰ−ＳｉＮ膜／ＰＳＧ膜の場合は４１０℃以上でボイ
ドが発生してしまう。 （他の実験例１）次に、下地シリコン酸化膜３の膜厚を
０．１μｍ、０．３μｍ、０．７５μｍ、１．２５μｍ
とした場合におけるアニール温度とボイド数との関係を
調べた。
【００２４】他のプロセス条件は上記実施例と同じであ
る。その結果を図３に示す。膜厚変更にかかわらず、
０．２μｍとほぼ同じ特性であった。また、１．２μｍ
の場合には、図３に示すように、アニール温度５００℃
までボイド発生を抑止できた。この結果、下地シリコン
酸化膜３が１．２５μｍの場合には４４０〜５００℃と
いった高温アニールが可能となることがわかった。
る。その結果を図３に示す。膜厚変更にかかわらず、
０．２μｍとほぼ同じ特性であった。また、１．２μｍ
の場合には、図３に示すように、アニール温度５００℃
までボイド発生を抑止できた。この結果、下地シリコン
酸化膜３が１．２５μｍの場合には４４０〜５００℃と
いった高温アニールが可能となることがわかった。
【００２５】更に、参考例としてＰ−ＳｉＮ膜／ＰＳＧ
膜の場合について、膜厚変更の結果を図４に示す。４３
０℃以下にクリティカルポイントがあることがわかる。 （他の実験例２）次に、上記実施例のチップ製造プロセ
スにおいて、Ｐ−ＳｉＮ膜／Ｓｉ０2 膜の残留応力（室
温）を変えた場合のボイド数の変化を調べた。ただし、
アニール温度は４５０℃とした。また、参考としてＰ−
ＳｉＮ膜／ＰＳＧ膜の場合も実験した。図５にその結果
を示す。
膜の場合について、膜厚変更の結果を図４に示す。４３
０℃以下にクリティカルポイントがあることがわかる。 （他の実験例２）次に、上記実施例のチップ製造プロセ
スにおいて、Ｐ−ＳｉＮ膜／Ｓｉ０2 膜の残留応力（室
温）を変えた場合のボイド数の変化を調べた。ただし、
アニール温度は４５０℃とした。また、参考としてＰ−
ＳｉＮ膜／ＰＳＧ膜の場合も実験した。図５にその結果
を示す。
【００２６】図５から、本実施例品は−３００ＭＰａ以
下の圧縮応力下においてボイド発生を抑止できることが
わかった。また、Ｐ−ＳｉＮ膜／Ｓｉ０2 膜の残留圧縮
応力を−３００ＭＰａとし、アニール温度４５０℃、４
６０℃、４７０℃とし、下地シリコン酸化膜３の膜厚だ
け０．１μｍ、０．３μｍ、１．２μｍと変更した場合
において、ボイド数と圧縮応力との関係を調べた。その
結果、下地シリコン酸化膜３の膜厚を０．１μｍとし、
アニール温度を４７０℃とした場合に多少ボイドが発生
するものの、他の条件ではボイドは発生しなかった。
下の圧縮応力下においてボイド発生を抑止できることが
わかった。また、Ｐ−ＳｉＮ膜／Ｓｉ０2 膜の残留圧縮
応力を−３００ＭＰａとし、アニール温度４５０℃、４
６０℃、４７０℃とし、下地シリコン酸化膜３の膜厚だ
け０．１μｍ、０．３μｍ、１．２μｍと変更した場合
において、ボイド数と圧縮応力との関係を調べた。その
結果、下地シリコン酸化膜３の膜厚を０．１μｍとし、
アニール温度を４７０℃とした場合に多少ボイドが発生
するものの、他の条件ではボイドは発生しなかった。
【００２７】以上の結果、Ｐ−ＳｉＮ膜／Ｓｉ０2 膜の
残留圧縮応力を−３００ＭＰａとし、アニール温度４７
０℃以下とし、下地シリコン酸化膜３の膜厚を０．１〜
１．２μｍとすれば、ボイド発生をほぼ回避できること
が判明した。また、下地シリコン酸化膜３の膜厚増大に
よりボイド数が減ることから、下地シリコン酸化膜３の
膜厚をこの実施例より増大させることは可能である。
残留圧縮応力を−３００ＭＰａとし、アニール温度４７
０℃以下とし、下地シリコン酸化膜３の膜厚を０．１〜
１．２μｍとすれば、ボイド発生をほぼ回避できること
が判明した。また、下地シリコン酸化膜３の膜厚増大に
よりボイド数が減ることから、下地シリコン酸化膜３の
膜厚をこの実施例より増大させることは可能である。
【００２８】上記の知見から、室温時におけるＰ−Ｓｉ
Ｎ膜／Ｓｉ０2 膜の残留圧縮応力を−３００ＭＰａ以下
とするのがよい理由について、例えば以下のことが考え
られる。アニール時にはアルミニウム膜４が大きく熱膨
張するために、アルミニウム膜４にアニール時にかかる
圧縮応力は、室温での応力が大きいほど大きくなり、こ
れがクリティカルポイントを超えるとボイド発生を生じ
る可能性が考えられる。 そのために、Ｐ−ＳｉＮ膜／
Ｓｉ０2 膜をアルミニウム膜４のパッシベーション膜と
する場合に、Ｐ−ＳｉＮ膜／Ｓｉ０2 膜の残留応力、下
地シリコン酸化膜３の膜厚、アニール温度などの一定範
囲内において、ボイド発生を抑止しつつ良好な高温アニ
ールが可能なプロセス条件範囲が存在する。そして、こ
の良好なプロセス条件範囲は上記に記載した範囲であ
る。
Ｎ膜／Ｓｉ０2 膜の残留圧縮応力を−３００ＭＰａ以下
とするのがよい理由について、例えば以下のことが考え
られる。アニール時にはアルミニウム膜４が大きく熱膨
張するために、アルミニウム膜４にアニール時にかかる
圧縮応力は、室温での応力が大きいほど大きくなり、こ
れがクリティカルポイントを超えるとボイド発生を生じ
る可能性が考えられる。 そのために、Ｐ−ＳｉＮ膜／
Ｓｉ０2 膜をアルミニウム膜４のパッシベーション膜と
する場合に、Ｐ−ＳｉＮ膜／Ｓｉ０2 膜の残留応力、下
地シリコン酸化膜３の膜厚、アニール温度などの一定範
囲内において、ボイド発生を抑止しつつ良好な高温アニ
ールが可能なプロセス条件範囲が存在する。そして、こ
の良好なプロセス条件範囲は上記に記載した範囲であ
る。
【図１】本発明装置の一実施例を示す断面図、
【図２】図１の装置の製造プロセスにおいて、パッシベ
ーション膜の残留応力とアニール温度とボイド数との関
係を示す特性図、
ーション膜の残留応力とアニール温度とボイド数との関
係を示す特性図、
【図３】図１の装置の製造プロセスにおいて、アニール
温度とボイド数と下地シリコン酸化膜の膜厚との関係を
示す特性図、
温度とボイド数と下地シリコン酸化膜の膜厚との関係を
示す特性図、
【図４】Ｐ−ＳｉＮ膜／ＰＳＧ膜を用いた従来例におけ
るアニール温度とボイド数と下地シリコン酸化膜の膜厚
との関係を示す特性図、
るアニール温度とボイド数と下地シリコン酸化膜の膜厚
との関係を示す特性図、
【図５】図１の装置の製造プロセスにおいて、パッシベ
ーション膜の残留応力とボイド数との関係を示す特性
図、
ーション膜の残留応力とボイド数との関係を示す特性
図、
【図６】従来の装置におけるボイド発生状態を示す断面
図。
図。
１はシリコン基板、３は下地シリコン酸化膜、４はアル
ミニウム膜、６は保護用シリコン酸化膜、７はＰ−Ｓｉ
Ｎ膜。
ミニウム膜、６は保護用シリコン酸化膜、７はＰ−Ｓｉ
Ｎ膜。
フロントページの続き (72)発明者 飯田 眞喜男 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内 (72)発明者 石原 治 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内
Claims (5)
- 【請求項１】 単結晶シリコン基板上に下地シリコン酸
化膜を介してアルミニウム膜を形成するアルミニウム膜
形成工程と、 前記アルミニウム膜上に保護用シリコン酸化膜を形成す
る保護用シリコン酸化膜形成工程と、 前記保護用シリコン酸化膜上にプラズマＣＶＤ法により
窒化シリコン膜を形成する窒化シリコン膜形成工程と、 ４４０〜５００℃の範囲で５〜６０分、アニールして前
記プラズマＣＶＤによる特性劣化を回復するアニール工
程とを備えることを特徴とする半導体装置の製造方法。 - 【請求項２】 前記窒化シリコン膜の厚さを０．２〜
１．０μｍとし、前記保護用シリコン酸化膜の厚さを
０．２〜１．０μｍとし、室温時における前記窒化シリ
コン膜及び前記保護用シリコン酸化膜の合成残留応力を
−３５０（圧縮）〜＋２００（引っ張り）メガパスカル
（ＭＰａ）以下とし、前記アルミニウム膜の厚さを０．
４〜１．５μｍとし、前記下地シリコン酸化膜の厚さを
０．１〜２μｍとし、４５０〜４７０℃の範囲で５〜６
０分、アニールする請求項１記載の半導体装置の製造方
法。 - 【請求項３】 前記下地シリコン酸化膜の厚さを０．１
〜１．２μｍとした請求項１記載の半導体装置の製造方
法。 - 【請求項４】 前記下地シリコン酸化膜の厚さを０．１
〜０．３μｍとした請求項１記載の半導体装置の製造方
法。 - 【請求項５】前記下地シリコン酸化膜は、前記アルミニ
ウム膜を一方の電極とするＭＯＳコンデンサの誘電体を
構成する請求項１〜４記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34587492A JPH06196477A (ja) | 1992-12-25 | 1992-12-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34587492A JPH06196477A (ja) | 1992-12-25 | 1992-12-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06196477A true JPH06196477A (ja) | 1994-07-15 |
Family
ID=18379582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34587492A Pending JPH06196477A (ja) | 1992-12-25 | 1992-12-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06196477A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19904379A1 (de) * | 1999-02-03 | 2000-08-17 | Siemens Ag | Mikroelektronische Struktur |
-
1992
- 1992-12-25 JP JP34587492A patent/JPH06196477A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19904379A1 (de) * | 1999-02-03 | 2000-08-17 | Siemens Ag | Mikroelektronische Struktur |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3098474B2 (ja) | 半導体装置の製造方法 | |
| JP2917916B2 (ja) | 強誘電体を用いた半導体集積回路とその製造方法 | |
| US6103639A (en) | Method of reducing pin holes in a nitride passivation layer | |
| JP3612144B2 (ja) | 半導体装置の製造方法 | |
| KR100658259B1 (ko) | 반도체장치 및 그 제조방법 | |
| US5943599A (en) | Method of fabricating a passivation layer for integrated circuits | |
| JPH06196477A (ja) | 半導体装置の製造方法 | |
| JP2000286383A (ja) | 半導体装置およびその製造方法 | |
| JPH06224312A (ja) | 半導体装置及びその製造方法 | |
| US20180350897A1 (en) | Method for manufacturing semiconductor device | |
| US6827835B2 (en) | Method for electroplated metal annealing process | |
| JPH0689893A (ja) | 半導体装置 | |
| JP2003203987A (ja) | 半導体装置およびその製造方法 | |
| JP3303400B2 (ja) | 半導体装置の製造方法 | |
| JPH05343613A (ja) | 集積回路装置 | |
| JP3451930B2 (ja) | 半導体素子の素子分離絶縁膜形成方法 | |
| CN110730905A (zh) | 半导体装置及其制造方法 | |
| JP3230909B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06244287A (ja) | 半導体装置の製造方法 | |
| KR900006774B1 (ko) | 금속막의 힐록 생성억제를 위한 반도체 장치의 제조방법 | |
| JP2007281046A (ja) | 薄膜コンデンサ | |
| JPH05102148A (ja) | 半導体装置 | |
| JPH05102154A (ja) | 半導体装置 | |
| JPS6223134A (ja) | 半導体集積回路装置の製造方法 | |
| JP2907765B6 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990914 |