JPH0619569A - マイクロコンピュータのクロック発生回路 - Google Patents

Abstract

(57)【要約】 【目的】 マイクロコンピュータに動作の開始を命令す
る割込み入力が与えられた時点からマイクロコンピュー
タが実際に動作を開始するまでの期間を任意に設定する
ことが可能なマイクロコンピュータのクロック発生回路
を提供する。 【構成】 マイクロコンピュータの動作開始を命令する
割込み入力INT が与えられることによりクロックの発振
を開始し、マイクロコンピュータの動作の停止を命令す
停止信号STP が与えられることによりクロックの発振を
停止する発振回路50と、発振されたクロックの供給を発
振回路50がクロックの発振を開始した時点から所定期間
にわたって禁じるためのタイマ５及びフリップフロップ
７からなる回路とを備えており、更にタイマ５には発振
回路50が発振するクロックの供給を停止する期間を任意
に設定可能なリロードレジスタ11あるいは分周回路12,
13及びスイッチ14からなるカウントソースの選択回路を
備えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマイクロコンピュータの
クロック発生回路に関し、更に詳述すれば、マイクロコ
ンピュータを動作させるクロックの発振回路の停止及び
起動の技術に関する。

【０００２】

【従来の技術】図４のブロック図に従来のマイクロコン
ピュータのクロック発生回路の一例の構成を示す。

【０００３】図４において、参照符号１は２入力のNAND
ゲートであり、その一方の入力端子はマイクロコンピュ
ータの外部端子の一つであるＸ_IN端子に、他方の入力端
子はフリップフロップ２の出力端子Ｑに、分周回路３及
びマイクロコンピュータの外部端子の他の一つである出
力端子はＸ_OUT 端子にそれぞれ接続されている。なお、
フリップフロップ２のセット端子Ｓにはこのマイクロコ
ンピュータの起動を命令する割込み入力が発生した場合
に与えられる割込み信号INT が、リセット端子Ｒにはこ
のマイクロコンピュータの動作を停止させる停止命令が
発生した場合に与えられる停止信号STP がそれぞれ入力
されている。

【０００４】Ｘ_IN端子及びＸ_OUT 端子は共にマイクロコ
ンピュータの外部端子であり、これらのＸ_IN端子及びＸ
_OUT 端子はいずれもコンデンサC1, C2を介して接地され
ている。そして、両端子間には抵抗52及び発振子51が並
列接続されている。

【０００５】なお、発振子51はセラミック発振子または
水晶発振子のいずれでもよい。これらの抵抗52, 発振子
51及びコンデンサC1, C2で構成される破線にて囲繞され
た外部回路と上述のNANDゲート１とで発振回路50が構成
されている。

【０００６】発振回路50から出力されるクロックは分周
回路３により２分周され、その波形のデューティが50％
に整えられた後、２入力の ANDゲート４の一方の入力端
子及びタイマ５に入力される。タイマ５は分周回路３か
ら出力されるクロック10をカウントし、そのカウント値
が予め定められている値に達するとオーバフロー信号６
を出力する。このオーバフロー信号６はフリップフロッ
プ７のセット端子Ｓに入力されている。また、タイマ５
は停止命令によって発せられる停止信号STP がそのリセ
ット端子Ｒに与えられることによりそのカウント値がリ
セットされて”０”になる。

【０００７】フリップフロップ７は上述のタイマ５が発
生するオーバフロー信号６がセット端子Ｓに、停止命令
によって発せられる停止信号STP がリセット端子Ｒにそ
れぞれ入力され、その出力端子Ｑは前述の ANDゲート４
の他方の入力端子に接続されている。そして、 ANDゲー
ト４の出力はマイクロコンピュータ全体を動作させる基
準クロックφとしてマイクロコンピュータ全体に供給さ
れる。

【０００８】このような従来のマイクロコンピュータの
クロック発生回路の動作は以下の如くである。

【０００９】通常の動作時には、フリップフロップ２の
出力端子Ｑからの出力信号８及びフリップフロップ７の
出力端子Ｑからの出力信号９は”Ｈ”レベルにあり、発
振回路50は通常の発振動作をする。この場合、発振回路
50から出力されるクロックを分周回路３で２分周したク
ロックがそのまま ANDゲート４から出力されて基準クロ
ックφとしてマイクロコンピュータ全体に供給され、こ
の基準クロックφに同期してマイクロコンピュータは動
作する。

【００１０】ここで、マイクロコンピュータが停止命令
を実行すると、停止信号STP がフリップフロップ２，フ
リップフロップ７及びタイマ５それぞれのリセット端子
Ｒに入力される。従って、両フリップフロップ２及び７
がリセットされ、それぞれの出力端子Ｑからの出力信号
８，９は共に”Ｌ”レベルになる。これにより、NANDゲ
ート１の出力信号は”Ｈ”に固定されて発振回路50はク
ロックの発振を停止し、また ANDゲート４の出力信号
は”Ｌ”に固定されて基準クロックφも停止するので、
マイクロコンピュータは停止状態となる。

【００１１】また、タイマ５のリセット端子Ｒにも停止
信号STP が与えられるため、停止命令の実行と同時にタ
イマ５のカウント値はリセットされて”０”になる。

【００１２】このようにしてマイクロコンピュータが停
止している状態において割込み入力が発生して外部から
割込み信号INT がフリップフロップ２のセット端子Ｓに
入力されると、フリップフロップ２はセットされてその
出力端子Ｑからの出力信号８が”Ｈ”に転じるため発振
回路50は発振動作を開始する。但し、発振回路50から出
力されるクロックの波形はその回路特性上、発振を開始
してから暫くの間、具体的には数μ秒乃至数ミリ秒は不
安定になる。このため、この発振回路50のクロックの出
力波形を分周回路３により２分周したクロック10を AND
ゲート４を介してそのまま基準クロックφとして供給し
た場合にはマイクロコンピュータが誤動作する可能性が
ある。

【００１３】このような発振回路50の発振開始直後の不
安定状態に起因するマイクロコンピュータの誤動作を回
避するためにタイマ５が備えられている。即ち、発振回
路50の出力を分周回路３で２分周したクロック10を STP
命令の実行により先にリセットされているタイマ５に入
力してカウントさせる。このタイマ５のカウント値が予
め定められている値に達してオーバフロー信号６が発生
するとこれがフリップフロップ７のセット端子Ｓに入力
されてフリップフロップ７がセットされる。フリップフ
ロップ７がセットされることによりその出力端子Ｑから
の出力信号９は”Ｈ”レベルになるので、分周回路３か
ら出力されているクロック10がこの時点で初めて ANDゲ
ート４を通過して基準クロックφとしてマイクロコンピ
ュータの各部に供給される。

【００１４】なお、タイマ５には発振回路50が発振を開
始してから暫くの間は不安定なクロック10が送られるた
めカウントミスをする可能性があるが、タイマ５がオー
バフロー信号６を発生するカウント値に若干の余裕を持
たせておくことにより、たとえタイマ５がカウントミス
してもオーバフローまでの期間が若干変化するのみで問
題は生じない。

【００１５】

【発明が解決しようとする課題】上述のような従来のマ
イクロコンピュータのクロック発生回路では、それに備
えられているカウンタはオーバフロー信号を発生するま
でのカウント値が固定された簡単な構成であるため、そ
のカウント値の設定値は発振回路を最高速で動作させた
場合にも発振が安定するまでの充分な時間がとれるよう
に定められている。このため、マイクロコンピュータを
比較的低速で動作させた場合、換言すれば基準クロック
の周波数を比較的低くした場合には、割込み入力が発生
してからマイクロコンピュータが動作を開始するまでに
不必要に長い時間を要するという問題がある。

【００１６】また、一般的なマイクロコンピュータで
は、図４に破線で囲繞されているような外部回路を使用
せず、Ｘ_IN端子に直接外部クロックを入力してマイクロ
コンピュータを動作させることも出来る。この場合、停
止命令の解除時にＸ_IN端子から安定な外部クロックが供
給されているにも拘わらずカウンタがオーバフロー信号
を発生するまでの待機時間が生じてしまうという問題が
ある。

【００１７】本発明は上述のような事情に鑑みてなされ
たものであり、第１の発明では、マイクロコンピュータ
に動作の開始を命令する割込み入力が与えられた時点か
らマイクロコンピュータが実際に動作を開始するまでの
待機時間を任意に設定することが可能なマイクロコンピ
ュータのクロック発生回路の提供を目的とする。

【００１８】また第２の発明では、マイクロコンピュー
タに外部クロックが基準クロックとして入力されている
場合には、マイクロコンピュータに動作の開始を命令す
る割込み入力が与えられた時点から直ちにマイクロコン
ピュータが動作を開始することが可能なマイクロコンピ
ュータのクロック発生回路の提供を目的とする。

【００１９】

【課題を解決するための手段】本発明に係るマイクロコ
ンピュータのクロック発生回路の第１の発明は、マイク
ロコンピュータの動作開始を命令する第１の信号である
割込み入力が与えられることによりクロックの発振を開
始し、マイクロコンピュータの動作の停止を命令する第
２の信号である停止信号が与えられることによりクロッ
クの発振を停止する発振回路と、発振回路が発振するク
ロックの供給を発振回路がクロックの発振を開始した時
点から所定期間にわたって禁じるためのタイマ及びフリ
ップフロップからなる回路とを備えており、更にタイマ
には発振回路が発振するクロックの供給を停止する期間
を任意に設定可能な待機時間設定手段を備えている。

【００２０】また本発明に係るマイクロコンピュータの
クロック発生回路の第２の発明は、タイマによる待機時
間の設定を無効にするか、有効にするかを設定するため
の１ビットのフラグを備えている。

【００２１】

【作用】本発明に係るマイクロコンピュータのクロック
発生回路の第１の発明では、発振回路がクロックの発振
を開始した場合にクロックが実際にマイクロコンピュー
タの各部に供給され始めるまでの期間が予め設定されて
いる任意の長さに設定される。

【００２２】また本発明に係るマイクロコンピュータの
クロック発生回路の第２の発明では、外部から基準クロ
ックが入力されているような場合に、動作開始が命令さ
れた場合には直ちにフラグの設定状態に応じて外部から
入力されているクロックが供給される。

【００２３】

【実施例】以下、本発明をその実施例を示す図面に基づ
いて詳述する。

【００２４】図１は本発明に係るマイクロコンピュータ
のクロック発生回路の第１の発明の第１の実施例の構成
を示すブロック図である。なお、この図１においては、
前述の従来例の説明で参照した図４と同一の参照符号は
同一又は相当部分を示している。

【００２５】図１において、参照符号１は２入力のNAND
ゲートであり、その一方の入力端子はマイクロコンピュ
ータの外部端子の一つであるＸ_IN端子に、他方の入力端
子はフリップフロップ２の出力端子Ｑに、分周回路３及
びマイクロコンピュータの外部端子の他の一つである出
力端子はＸ_OUT 端子にそれぞれ接続されている。

【００２６】なお、フリップフロップ２のセット端子Ｓ
にはこのマイクロコンピュータの起動を命令する割込み
入力が発生した場合に与えられる割込み信号INT が、リ
セット端子Ｒにはこのマイクロコンピュータの動作を停
止させる停止命令が発生した場合に与えられる停止信号
STP がそれぞれ入力されている。

【００２７】Ｘ_IN端子及びＸ_OUT 端子は共にマイクロコ
ンピュータの外部端子であり、これらのＸ_IN端子及びＸ
_OUT 端子はいずれもコンデンサC1, C2を介して接地され
ている。そして、両端子間には抵抗52及び発振子51が並
列接続されている。

【００２８】なお、発振子51はセラミック発振子または
水晶発振子のいずれでもよい。これらの抵抗52, 発振子
51及びコンデンサC1, C2で構成される破線にて囲繞され
た外部回路と上述のNANDゲート１とで発振回路50が構成
されている。

【００２９】発振回路50から出力されるクロックは分周
回路３により２分周され、その波形のデューティが50％
に整えられた後、２入力の ANDゲート４の一方の入力端
子及びタイマ５に入力される。タイマ５は分周回路３か
ら出力されるクロック10をダウンカウントするが、その
初期値は予めリロードレジスタ11からロードされる。そ
して、タイマ５はそのカウント値が”０”になると”
Ｈ”レベルのアンダフロー信号６を出力する。このアン
ダフロー信号６はフリップフロップ７のセット端子Ｓに
入力される。

【００３０】なお、リロードレジスタ11からタイマ５へ
のカウント値のロードは停止命令により発生される停止
信号STP が与えられることにより実行される。

【００３１】フリップフロップ７は上述のアンダフロー
信号６がセット端子Ｓに、停止命令によって発せられる
停止信号STP がリセット端子Ｒにそれぞれ入力され、そ
の出力端子Ｑは前述の ANDゲート４の他方の入力端子に
接続されている。そして、 ANDゲート４の出力はマイク
ロコンピュータ全体を動作させる基準クロックφとな
る。

【００３２】以上のような構成の本発明のマイクロコン
ピュータのクロック発生回路の動作は以下の如くであ
る。

【００３３】通常の動作時には、フリップフロップ２の
出力端子Ｑからの出力信号８及びフリップフロップ７の
出力端子Ｑからの出力信号９は”Ｈ”レベルにあり、発
振回路50は通常の発振動作をする。この場合、発振回路
50から出力されるクロックを分周回路３で２分周したク
ロックがそのまま ANDゲート４から出力されて基準クロ
ックφとしてマイクロコンピュータ全体に供給され、こ
の基準クロックφに同期してマイクロコンピュータは動
作する。

【００３４】ここで、マイクロコンピュータが停止命令
を実行すると、停止信号STP がフリップフロップ２及び
フリップフロップ７それぞれのリセット端子Ｒに入力さ
れる。従って、両フリップフロップ２及び７がリセット
され、それぞれの出力端子Ｑからの出力信号８，９は共
に”Ｌ”レベルになる。これにより、NANDゲート１の出
力信号は”Ｈ”に固定されて発振回路50はクロックの発
振を停止し、また ANDゲート４の出力信号は”Ｌ”に固
定されて基準クロックφも停止するので、マイクロコン
ピュータは停止状態となる。

【００３５】また、タイマ５には停止信号STP が与えら
れることにより、リロードレジスタ11に予め所定の命令
により設定されている値がタイマ５にそのダウンカウン
トの初期値として与えられる。

【００３６】マイクロコンピュータが停止している状態
において割込み入力が発生して外部から割込み信号INT
が入力されると、フリップフロップ２はセットされてそ
の出力端子Ｑからの出力信号８が”Ｈ”に転じるため発
振回路50は発振を開始する。但し、発振回路50の出力波
形はその回路の特性上、発振を開始してから暫くの間、
具体的には数μ秒乃至数ミリ秒は不安定になる。

【００３７】しかし、本発明のマイクロコンピュータの
クロック発生回路では、リロードレジスタ11には所定の
命令により任意の値がタイマ５のカウントの初期値とし
て与えられるので、このリロードレジスタ11に設定され
ている値が停止命令が実行された時点で停止信号STP に
よりタイマ５にロードされる。

【００３８】従って、割込み入力の発生により発振回路
50からクロックの発振が開始されると、タイマ５ではリ
ロードレジスタ11からロードされた値を初期値としてク
ロック10によるダウンカウントが開始され、カウント値
が”０”になるとアンダフロー信号６が発生する。この
ようにしてアンダフロー信号６が発生するとフリップフ
ロップ７がセットされ、この時点で始めてクロック10が
ANDゲート４を通過して基準クロックφとして送出され
る。

【００３９】このように、本発明のマイクロコンピュー
タのクロック発生回路の第１の発明の第１の実施例で
は、リロードレジスタ11に設定する値を変化させること
により、割込み入力が発生した時点から基準クロックφ
がマイクロコンピュータ全体に供給され始めるまでの待
機時間を任意に変化させることが出来る。

【００４０】図２は本発明に係るマイクロコンピュータ
のクロック発生回路の第１の発明の第２の実施例の構成
を示すブロック図である。

【００４１】この第１の発明の第２の実施例では、タイ
マ５は従来例と同様に、予め定められたカウント値をカ
ウントした時点でオーバフロー信号６を発生する。ここ
では、タイマ５のカウントソース、即ちカウント対象の
クロックをスイッチ14により従来の分周回路３から出力
されるクロック10, このクロック10を分周器12及び13に
より更に８分周あるいは32分周したクロックの内から一
つを選択することが出来るように構成してある。

【００４２】このような構成を採ることにより、本発明
のマイクロコンピュータのクロック発生回路の第１の発
明の第２の実施例では、タイマ５がオーバフローするま
での時間を３段階に変化させることが出来る。即ち、発
振回路50が出力したクロックを分周回路３で２分周した
クロック10, このクロック10を分周回路12で更に８分周
したクロック，クロック10を分周回路13で更に32分周し
たクロックにより、32：８：１の割合の時間に変化させ
ることが出来る。

【００４３】従って、本第１の発明の第２の実施例では
前述の第１の実施例と比較すると、待機時間の選択の自
由度は低下するが、リロードレジスタ11が不要になるの
で、ハードウェア量の追加は少なくて済む。

【００４４】なお、上記実施例では分周回路を参照符号
12及び13の２個備える構成を採っているが、１個のみで
もよく、また３個以上の分周回路を備える構成を採って
もよいことは勿論である。更に、上記実施例では分周回
路12はクロック10を８分周し、分周回路13はクロック10
を32分周するようにしているが、これに限られるもので
はない。

【００４５】図３は本発明のマイクロコンピュータのク
ロック発生回路の第２の発明の一実施例の構成を示すブ
ロック図である。

【００４６】この本発明の第２の発明では、２入力のOR
ゲート16と１ビットのフラグ15とを設け、ORゲート15の
一方の入力端子にフラグ15の内容を、他方の入力端子に
フリップフロップ７の出力端子Ｑからの出力信号をそれ
ぞれ接続してある。そして、ORゲート16の出力信号を A
NDゲート４の他方の入力端子に接続されている。

【００４７】このような本発明のマイクロコンピュータ
のクロック発生回路の第２の発明の実施例では、フラグ
15の内容が”０”にセットされている場合には、フリッ
プフロップ７の出力端子Ｑからの出力信号がそのままOR
ゲート７を通過するため従来例と全く等価になるので従
来例と同じ動作をする。

【００４８】一方、フラグ15に設定されている内容が”
１”である場合には、ORゲート16の出力は常時”１”に
なる。このため、割込み入力によってフリップフロップ
２がセットされて発振回路50の発振が開始されると、分
周回路３から出力されるクロック10はそのまま ANDゲー
ト４を通過して基準クロックφとしてマイクロコンピュ
ータ全体に供給される。

【００４９】このような構成は以下のような場合に有効
である。セラミック発振子あるいは水晶発振子を使用す
る発振回路50の場合は前述したように発振開始直後にそ
の発信動作が不安定になるという問題がある。しかし、
安定な外部クロックをＸ_IN端子から入力して基準クロッ
クφとして使用する場合には発振回路50の発信動作が安
定するまでの待機時間は不要であるので、フラグ15に”
１”を設定しておくことにより停止状態から直ちに動作
を開始することが出来る。

【００５０】なお、図１に示されている第１の発明の第
１の実施例と図３に示されている第２の発明との組合
せ、即ちタイマ５にリロードレジスタ11を接続すると共
に、フラグ15及びORゲート16を備える構成を採ること
も、また図２に示されている第１の発明の第２の実施例
と図３に示されている第２の発明との組合せ、即ちスイ
ッチ14, 分周回路12, 13を備えると共に、フラグ15及び
ORゲート16を備える構成を採ることも可能である。

【００５１】更に、図１に示されている第１の発明の第
１の実施例と図２に示されている第１の発明の第２の実
施例との組合せ、即ちタイマ５にリロードレジスタ11を
接続すると共に、スイッチ14, 分周回路12, 13を備える
構成を採ることも可能である。

【００５２】また更に、図１に示されている第１の発明
の第１の実施例と図２に示されている第１の発明の第２
の実施例と図３に示されている第２の発明との組合せ、
即ちタイマ５にリロードレジスタ11を接続すると共に、
スイッチ14, 分周回路12, 13を備え、更にフラグ15及び
ORゲート16を備える構成を採ることも可能である。

【００５３】

【発明の効果】以上に詳述したように本発明の第１の発
明によれば、ストップ命令により停止状態にあるマイク
ロコンピュータが動作開始を命令する外部からの割込み
入力により動作を開始する際に、発振回路が安定動作す
るまでの待機時間の長さを任意に設定出来るようにした
ので、マイクロコンピュータの動作周波数に合わせて無
駄のない最適な待機時間を設計することが出来る。

【００５４】また第２の発明によれば、外部から安定な
クロックが供給されている場合には、待機時間無しで高
速に動作を開始することも出来る。

【図面の簡単な説明】

【図１】本発明に係るマイクロコンピュータのクロック
発生回路の第１の発明の第１の実施例の構成を示すブロ
ック図である。

【図２】本発明に係るマイクロコンピュータのクロック
発生回路の第１の発明の第２の実施例の構成を示すブロ
ック図である。

【図３】本発明のマイクロコンピュータのクロック発生
回路の第２の発明の一実施例の構成を示すブロック図で
ある。

【図４】従来のマイクロコンピュータのクロック発生回
路の一例の構成を示すブロック図である。

【符号の説明】

５ タイマ ７ フリップフロップ 11 リロードレジスタ 12 分周回路 13 分周回路 14 スイッチ 15 フラグ 50 発振回路

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年１１月４日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００２５

【補正方法】変更

【補正内容】

【００２５】図１において、参照符号１は２入力のNAND
ゲートであり、その一方の入力端子はマイクロコンピュ
ータの外部端子の一つであるＸ_IN端子に、他方の入力端
子はフリップフロップ２の出力端子Ｑに、出力端子は分
周回路３及びマイクロコンピュータの外部端子の他の一
つであるＸ_OUT 端子にそれぞれ接続されている。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００４９

【補正方法】変更

【補正内容】

【００４９】このような構成は以下のような場合に有効
である。セラミック発振子あるいは水晶発振子を使用す
る発振回路50の場合は前述したように発振開始直後にそ
の発振動作が不安定になるという問題がある。しかし、
安定な外部クロックをＸ_IN端子から入力して基準クロッ
クφとして使用する場合には発振回路50の発振動作が安
定するまでの待機時間は不要であるので、フラグ15に”
１”を設定しておくことにより停止状態から直ちに動作
を開始することが出来る。

【手続補正３】

【補正対象書類名】図面

【補正対象項目名】図２

【補正方法】変更

【補正内容】

【図２】

Claims (4)

【特許請求の範囲】
1. 【請求項１】 第１の信号が与えられることによりクロ
   ックの発振を開始し、第２の信号が与えられることによ
   りクロックの発振を停止する発振回路と、 前記発振回路が発振するクロックの供給を前記発振回路
   がクロックの発振を開始した時点から所定期間にわたっ
   て禁じる禁止手段とを備えたマイクロコンピュータのク
   ロック発生回路において、 前記禁止手段は、前記発振回路が発振するクロックの供
   給を停止する期間を任意に設定可能な待機時間設定手段
   を備えたことを特徴とするマイクロコンピュータのクロ
   ック発生回路。
2. 【請求項２】 待機時間設定手段は、 発振回路が発振するクロックをダウンカウントするタイ
   マと、 前記発振回路が発振するクロックの供給を第２の信号が
   与えられた場合に停止し、前記タイマのカウント値が予
   め与えられている値になった場合に開始する手段と、 前記第２の信号が与えられた場合に前記タイマのカウン
   ト値として与えられるべき任意の値を外部から設定可能
   なレジスタとを備えたことを特徴とする請求項１に記載
   のマイクロコンピュータのクロック発生回路。
3. 【請求項３】 待機時間設定手段は、 カウント対象のクロックを固定値からダウンカウントす
   るタイマと、 前記発振回路が発振するクロックの供給を第２の信号が
   与えられた場合に停止し、前記タイマのカウント値が前
   記固定値になった場合に開始する手段と、 前記発振回路が発振するクロックを分周する少なくとも
   一つの分周回路と、 前記発振回路が発振するクロックと前記少なくとも一つ
   の分周回路が出力するクロックとの内から一つを選択し
   て前記タイマにカウント対象のクロックとして与えるス
   イッチ手段とを備えたことを特徴とする請求項１に記載
   のマイクロコンピュータのクロック発生回路。
4. 【請求項４】 第１の信号が与えられることによりクロ
   ックの発振を開始し、第２の信号が与えられることによ
   りクロックの発振を停止する発振回路と、 前記発振回路が発振するクロックの供給を前記発振回路
   がクロックの発振を開始した時点から所定期間にわたっ
   て禁じる禁止手段とを備えたマイクロコンピュータのク
   ロック発生回路において、 前記禁止手段の動作を禁じる手段を備えたことを特徴と
   するマイクロコンピュータのクロック発生回路。