JPH06188268A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH06188268A JPH06188268A JP4353949A JP35394992A JPH06188268A JP H06188268 A JPH06188268 A JP H06188268A JP 4353949 A JP4353949 A JP 4353949A JP 35394992 A JP35394992 A JP 35394992A JP H06188268 A JPH06188268 A JP H06188268A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- amorphous silicon
- film transistor
- excimer laser
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 移動度を大きくし、且つリーク電流を比較的
小さくする。 【構成】 絶縁基板１上に実質的に水素を含有しないア
モルファスシリコン薄膜を形成し、このアモルファスシ
リコン薄膜をエキシマレーザの照射により多結晶化して
ポリシリコン薄膜３とする。この場合の多結晶化は液相
成長であるので、ポリシリコン薄膜３の結晶構造が良
く、移動度を大きくすることができる。次に、ポリシリ
コン薄膜３のソース・ドレイン形成領域３ｂに不純物を
注入して不純物注入領域５を形成し、この不純物注入領
域５をエキシマレーザの再度の照射により活性化し、そ
の後熱処理を施す。この場合、不純物注入領域５を活性
化した後に熱処理を施すことにより、リーク電流を比較
的小さくすることができる。
小さくする。 【構成】 絶縁基板１上に実質的に水素を含有しないア
モルファスシリコン薄膜を形成し、このアモルファスシ
リコン薄膜をエキシマレーザの照射により多結晶化して
ポリシリコン薄膜３とする。この場合の多結晶化は液相
成長であるので、ポリシリコン薄膜３の結晶構造が良
く、移動度を大きくすることができる。次に、ポリシリ
コン薄膜３のソース・ドレイン形成領域３ｂに不純物を
注入して不純物注入領域５を形成し、この不純物注入領
域５をエキシマレーザの再度の照射により活性化し、そ
の後熱処理を施す。この場合、不純物注入領域５を活性
化した後に熱処理を施すことにより、リーク電流を比較
的小さくすることができる。
Description
【０００１】
【産業上の利用分野】この発明は薄膜トランジスタの製
造方法に関する。
造方法に関する。
【０００２】
【従来の技術】薄膜トランジスタの製造方法には、ガラ
ス基板等からなる絶縁基板の上面にソース・ドレイン活
性化領域を有するアモルファスシリコン薄膜を形成し、
このアモルファスシリコン薄膜をＣＷレーザまたはエキ
シマレーザの照射により多結晶化してポリシリコン薄膜
とし、以下、ゲート絶縁膜、ゲート、ソース、ドレイン
電極を形成して薄膜トランジスタを製造する方法があ
る。
ス基板等からなる絶縁基板の上面にソース・ドレイン活
性化領域を有するアモルファスシリコン薄膜を形成し、
このアモルファスシリコン薄膜をＣＷレーザまたはエキ
シマレーザの照射により多結晶化してポリシリコン薄膜
とし、以下、ゲート絶縁膜、ゲート、ソース、ドレイン
電極を形成して薄膜トランジスタを製造する方法があ
る。
【０００３】ところで、ＣＷレーザ照射による多結晶化
の場合には、低エネルギ照射であるので、ポリシリコン
薄膜の移動度が１０ｃｍ2／Ｖ・ｓｅｃ程度と比較的小
さくなってしまう。一方、エキシマレーザ照射による多
結晶化の場合には、高エネルギ照射であるので、アモル
ファスシリコン薄膜中に水素が含まれないようにする配
慮が必要とはなるが、ポリシリコン薄膜の移動度を３０
ｃｍ2／Ｖ・ｓｅｃ程度と比較的大きくすることができ
る。
の場合には、低エネルギ照射であるので、ポリシリコン
薄膜の移動度が１０ｃｍ2／Ｖ・ｓｅｃ程度と比較的小
さくなってしまう。一方、エキシマレーザ照射による多
結晶化の場合には、高エネルギ照射であるので、アモル
ファスシリコン薄膜中に水素が含まれないようにする配
慮が必要とはなるが、ポリシリコン薄膜の移動度を３０
ｃｍ2／Ｖ・ｓｅｃ程度と比較的大きくすることができ
る。
【０００４】また、ＣＷレーザ照射により多結晶化して
なるポリシリコン薄膜を活性層とする薄膜トランジスタ
の場合には、ＶG（ゲート電圧）−ＩD（ドレイン電流）
特性が例えば図１１に示すようになり、リーク電流が比
較的小さい。一方、エキシマレーザ照射により多結晶化
してなるポリシリコン薄膜を活性層とする薄膜トランジ
スタの場合には、ＶG−ＩD特性が例えば図１２に示すよ
うになり、リーク電流が大きくなってしまう。
なるポリシリコン薄膜を活性層とする薄膜トランジスタ
の場合には、ＶG（ゲート電圧）−ＩD（ドレイン電流）
特性が例えば図１１に示すようになり、リーク電流が比
較的小さい。一方、エキシマレーザ照射により多結晶化
してなるポリシリコン薄膜を活性層とする薄膜トランジ
スタの場合には、ＶG−ＩD特性が例えば図１２に示すよ
うになり、リーク電流が大きくなってしまう。
【０００５】
【発明が解決しようとする課題】このように、ＣＷレー
ザ照射により多結晶化してなるポリシリコン薄膜を活性
層とする薄膜トランジスタの場合には、リーク電流を比
較的小さくすることができるが、移動度も比較的小さく
なってしまうという問題があった。一方、エキシマレー
ザ照射により多結晶化してなるポリシリコン薄膜を活性
層とする薄膜トランジスタの場合には、移動度を大きく
することができるが、リーク電流も大きくなってしまう
という問題があった。この発明の目的は、移動度を大き
くすることができ、且つリーク電流を小さくすることの
できる薄膜トランジスタの製造方法を提供することにあ
る。
ザ照射により多結晶化してなるポリシリコン薄膜を活性
層とする薄膜トランジスタの場合には、リーク電流を比
較的小さくすることができるが、移動度も比較的小さく
なってしまうという問題があった。一方、エキシマレー
ザ照射により多結晶化してなるポリシリコン薄膜を活性
層とする薄膜トランジスタの場合には、移動度を大きく
することができるが、リーク電流も大きくなってしまう
という問題があった。この発明の目的は、移動度を大き
くすることができ、且つリーク電流を小さくすることの
できる薄膜トランジスタの製造方法を提供することにあ
る。
【０００６】
【課題を解決するための手段】請求項１記載の発明は、
不純物が注入されたソース・ドレイン領域を有し且つ水
素を含有しないアモルファスシリコン薄膜を基板上に形
成し、このアモルファスシリコン薄膜をエキシマレーザ
等の高エネルギレーザを照射して多結晶化すると共に前
記ソース・ドレイン領域に注入された不純物を活性化
し、その後熱処理を施すようにしたものである。請求項
２記載の発明は、前記熱処理を３５０〜４５０℃の温度
で行うようにしたものである。
不純物が注入されたソース・ドレイン領域を有し且つ水
素を含有しないアモルファスシリコン薄膜を基板上に形
成し、このアモルファスシリコン薄膜をエキシマレーザ
等の高エネルギレーザを照射して多結晶化すると共に前
記ソース・ドレイン領域に注入された不純物を活性化
し、その後熱処理を施すようにしたものである。請求項
２記載の発明は、前記熱処理を３５０〜４５０℃の温度
で行うようにしたものである。
【０００７】
【作用】この発明によれば、エキシマレーザ等の高エネ
ルギレーザの照射により多結晶化と不純物の活性化を行
い、この後さらに熱処理を行うため、移動度を大きくし
且つリーク電流を小さくすることができる。
ルギレーザの照射により多結晶化と不純物の活性化を行
い、この後さらに熱処理を行うため、移動度を大きくし
且つリーク電流を小さくすることができる。
【０００８】
【実施例】図１〜図８はそれぞれこの発明の一実施例に
おける薄膜トランジスタの各製造工程を示したものであ
る。そこで、これらの図を順に参照しながら、薄膜トラ
ンジスタの製造方法について説明する。
おける薄膜トランジスタの各製造工程を示したものであ
る。そこで、これらの図を順に参照しながら、薄膜トラ
ンジスタの製造方法について説明する。
【０００９】まず、図１に示すように、ガラス基板等か
らなる絶縁基板１の上面にＳｉＨ4とＨ2との混合ガスを
用いたプラズマＣＶＤにより水素化アモルファスシリコ
ン薄膜２を堆積する。この場合、絶縁基板１の温度を２
００〜３５０℃程度望ましくは２５０℃程度とし、１０
〜２０ＳＣＣＭ程度のＳｉＨ4とその１０倍程度のＨ2と
の混合ガスを用いて、水素化アモルファスシリコン薄膜
２の膜厚が４００〜１０００Å程度望ましくは５００Å
程度となるようにする。すると、水素化アモルファスシ
リコン薄膜２の水素含有量は１０〜２０ａｔｏｍｉｃ％
程度となる。次に、後の工程でエキシマレーザ照射によ
り高エネルギを与えたとき水素が突沸して欠陥が生じる
のを回避するために、脱水素処理を行う。この場合、Ｎ
2雰囲気中において４５０℃程度の温度で１時間程度の
熱処理を行い、水素含有量が３ａｔｏｍｉｃ％以下望ま
しくは１ａｔｏｍｉｃ％以下となるようにする。この脱
水素処理は、数十枚〜数百枚の絶縁基板１に対して一度
に行うことができる。
らなる絶縁基板１の上面にＳｉＨ4とＨ2との混合ガスを
用いたプラズマＣＶＤにより水素化アモルファスシリコ
ン薄膜２を堆積する。この場合、絶縁基板１の温度を２
００〜３５０℃程度望ましくは２５０℃程度とし、１０
〜２０ＳＣＣＭ程度のＳｉＨ4とその１０倍程度のＨ2と
の混合ガスを用いて、水素化アモルファスシリコン薄膜
２の膜厚が４００〜１０００Å程度望ましくは５００Å
程度となるようにする。すると、水素化アモルファスシ
リコン薄膜２の水素含有量は１０〜２０ａｔｏｍｉｃ％
程度となる。次に、後の工程でエキシマレーザ照射によ
り高エネルギを与えたとき水素が突沸して欠陥が生じる
のを回避するために、脱水素処理を行う。この場合、Ｎ
2雰囲気中において４５０℃程度の温度で１時間程度の
熱処理を行い、水素含有量が３ａｔｏｍｉｃ％以下望ま
しくは１ａｔｏｍｉｃ％以下となるようにする。この脱
水素処理は、数十枚〜数百枚の絶縁基板１に対して一度
に行うことができる。
【００１０】次に、図２に示すように、波長３０８ｎｍ
のＸｅＣｌエキシマレーザをエネルギ密度２５０〜３５
０ｍＪ／ｃｍ2程度、パルス幅５０ｎｓｅｃ程度で照射
すると、脱水素処理後のアモルファスシリコン薄膜が多
結晶化してポリシリコン薄膜３となる。この場合、エキ
シマレーザ照射による多結晶化は液相成長であるので、
ポリシリコン薄膜３の結晶構造を良くすることができ、
ひいては移動度を大きくすることができる。なお、波長
３０８ｎｍのＸｅＣｌエキシマレーザのほかに、波長２
４８ｎｍのＫｒＦ、波長１９３ｎｍのＡｒＦ、波長１７
５ｎｍのＡｒＣｌ、波長３５３ｎｍのＸｅＦ等のエキシ
マレーザを用いてもよいことはもちろんである。
のＸｅＣｌエキシマレーザをエネルギ密度２５０〜３５
０ｍＪ／ｃｍ2程度、パルス幅５０ｎｓｅｃ程度で照射
すると、脱水素処理後のアモルファスシリコン薄膜が多
結晶化してポリシリコン薄膜３となる。この場合、エキ
シマレーザ照射による多結晶化は液相成長であるので、
ポリシリコン薄膜３の結晶構造を良くすることができ、
ひいては移動度を大きくすることができる。なお、波長
３０８ｎｍのＸｅＣｌエキシマレーザのほかに、波長２
４８ｎｍのＫｒＦ、波長１９３ｎｍのＡｒＦ、波長１７
５ｎｍのＡｒＣｌ、波長３５３ｎｍのＸｅＦ等のエキシ
マレーザを用いてもよいことはもちろんである。
【００１１】次に、図３に示すように、ポリシリコン薄
膜３のソース・ドレイン形成領域３ｂ以外の領域に対応
する部分の上面にフォトレジスト膜４をパターン形成す
る。次に、このフォトレジスト膜４をマスクとしてポリ
シリコン薄膜３のソース・ドレイン形成領域３ｂにリン
イオンやボロンイオン等の不純物を注入して不純物注入
領域５を形成する。この後、フォトレジスト膜４を除去
する。次に、図４に示すように、例えば波長３０８ｎｍ
のＸｅＣｌエキシマレーザをエネルギ密度２５０〜３５
０ｍＪ／ｃｍ2程度、パルス幅５０ｎｓｅｃ程度で照射
し、不純物注入領域５を活性化する。次に、Ｎ2雰囲気
中において３５０〜４５０℃望ましくは４００℃程度の
温度で２時間程度の熱処理を行う。
膜３のソース・ドレイン形成領域３ｂ以外の領域に対応
する部分の上面にフォトレジスト膜４をパターン形成す
る。次に、このフォトレジスト膜４をマスクとしてポリ
シリコン薄膜３のソース・ドレイン形成領域３ｂにリン
イオンやボロンイオン等の不純物を注入して不純物注入
領域５を形成する。この後、フォトレジスト膜４を除去
する。次に、図４に示すように、例えば波長３０８ｎｍ
のＸｅＣｌエキシマレーザをエネルギ密度２５０〜３５
０ｍＪ／ｃｍ2程度、パルス幅５０ｎｓｅｃ程度で照射
し、不純物注入領域５を活性化する。次に、Ｎ2雰囲気
中において３５０〜４５０℃望ましくは４００℃程度の
温度で２時間程度の熱処理を行う。
【００１２】次に、図５に示すように、素子分離によ
り、不要な部分のポリシリコン薄膜３を除去する。この
状態では、ポリシリコン薄膜３の中央部はチャネル領域
３ａとされ、その両側は活性化不純物領域からなるソー
ス・ドレイン領域３ｂとされている。次に、図６に示す
ように、全表面に酸化シリコン膜と窒化シリコン膜とか
らなるゲート絶縁膜６を形成する。すなわち、まず全表
面にスパッタにより酸化シリコン膜を堆積し、次いでこ
の酸化シリコン膜の表面にＳｉＨ4とＮＨ3とＮ2とから
なる混合ガスを用いたプラズマＣＶＤにより窒化シリコ
ン膜を堆積する。プラズマＣＶＤにより窒化シリコン膜
を堆積する場合、絶縁基板１の温度を２５０℃程度と
し、ＳｉＨ4を３０ＳＣＣＭ程度とし、ＮＨ3を６０ＳＣ
ＣＭ程度とし、Ｎ2を３９０ＳＣＣＭ程度とし、出力６
００Ｗ程度、圧力０．５Ｔｏｒｒ程度で行うと、同時に
ポリシリコン薄膜３が水素化されてそのダンリングボン
ドが減少する。次に、チャネル領域３ａに対応する部分
のゲート絶縁膜６の上面にＣｒからなるゲート電極７を
パターン形成する。
り、不要な部分のポリシリコン薄膜３を除去する。この
状態では、ポリシリコン薄膜３の中央部はチャネル領域
３ａとされ、その両側は活性化不純物領域からなるソー
ス・ドレイン領域３ｂとされている。次に、図６に示す
ように、全表面に酸化シリコン膜と窒化シリコン膜とか
らなるゲート絶縁膜６を形成する。すなわち、まず全表
面にスパッタにより酸化シリコン膜を堆積し、次いでこ
の酸化シリコン膜の表面にＳｉＨ4とＮＨ3とＮ2とから
なる混合ガスを用いたプラズマＣＶＤにより窒化シリコ
ン膜を堆積する。プラズマＣＶＤにより窒化シリコン膜
を堆積する場合、絶縁基板１の温度を２５０℃程度と
し、ＳｉＨ4を３０ＳＣＣＭ程度とし、ＮＨ3を６０ＳＣ
ＣＭ程度とし、Ｎ2を３９０ＳＣＣＭ程度とし、出力６
００Ｗ程度、圧力０．５Ｔｏｒｒ程度で行うと、同時に
ポリシリコン薄膜３が水素化されてそのダンリングボン
ドが減少する。次に、チャネル領域３ａに対応する部分
のゲート絶縁膜６の上面にＣｒからなるゲート電極７を
パターン形成する。
【００１３】次に、図７に示すように、全表面に窒化シ
リコン等からなる層間絶縁膜８を形成する。次に、ソー
ス・ドレイン領域３ｂに対応する部分の層間絶縁膜８お
よびゲート絶縁膜６にコンタクトホール９を形成する。
次に、図８に示すように、コンタクトホール９を介して
ソース・ドレイン領域３ｂと接続されるＡｌからなるソ
ース・ドレイン電極１０を層間絶縁膜８の上面にパター
ン形成する。かくして、薄膜トランジスタが製造され
る。
リコン等からなる層間絶縁膜８を形成する。次に、ソー
ス・ドレイン領域３ｂに対応する部分の層間絶縁膜８お
よびゲート絶縁膜６にコンタクトホール９を形成する。
次に、図８に示すように、コンタクトホール９を介して
ソース・ドレイン領域３ｂと接続されるＡｌからなるソ
ース・ドレイン電極１０を層間絶縁膜８の上面にパター
ン形成する。かくして、薄膜トランジスタが製造され
る。
【００１４】このようにして得られた電界効果型の薄膜
トランジスタのＶG−ＩD特性を図９に示す。同図に示さ
れているのは、ゲート長６μｍ、ゲート幅６０μｍのＮ
ＭＯＳＦＥＴの場合であり、ドレイン電圧ＶD＝１Ｖを
印加した状態の特性である。ゲート電圧ＶG＝−３Ｖで
リーク電流は１ｐＡ、ＯＮ／ＯＦＦ比は８桁以上とれて
いる。このＮＭＯＳＦＥＴの電気移動度は８０ｃｍ2／
Ｖ・ｓｅｃ以上であり、従来より大幅に向上した上、再
現性も極めて良好であった。
トランジスタのＶG−ＩD特性を図９に示す。同図に示さ
れているのは、ゲート長６μｍ、ゲート幅６０μｍのＮ
ＭＯＳＦＥＴの場合であり、ドレイン電圧ＶD＝１Ｖを
印加した状態の特性である。ゲート電圧ＶG＝−３Ｖで
リーク電流は１ｐＡ、ＯＮ／ＯＦＦ比は８桁以上とれて
いる。このＮＭＯＳＦＥＴの電気移動度は８０ｃｍ2／
Ｖ・ｓｅｃ以上であり、従来より大幅に向上した上、再
現性も極めて良好であった。
【００１５】なお、上記実施例では、プラズマＣＶＤに
より水素化アモルファスシリコン薄膜２を堆積した後脱
水素処理を行っているが、これに限定されるものではな
く、例えばＬＰＣＶＤにより水素を含有しないアモルフ
ァスシリコン薄膜を堆積するようにしてもよい。この場
合、ＬＰＣＶＤにより水素を含有しないアモルファスシ
リコン薄膜を堆積する際の絶縁基板１の温度を５００〜
６００℃程度とし、多結晶化および活性化するためのエ
キシマレーザのエネルギ密度を４００ｍＪ／ｃｍ2程度
とする。したがって、この場合には脱水素処理を行う必
要はないが、絶縁基板１の温度を５００〜６００℃程度
と比較的高温とすることになるので、基板温度の昇温に
時間が余計にかかることになる。
より水素化アモルファスシリコン薄膜２を堆積した後脱
水素処理を行っているが、これに限定されるものではな
く、例えばＬＰＣＶＤにより水素を含有しないアモルフ
ァスシリコン薄膜を堆積するようにしてもよい。この場
合、ＬＰＣＶＤにより水素を含有しないアモルファスシ
リコン薄膜を堆積する際の絶縁基板１の温度を５００〜
６００℃程度とし、多結晶化および活性化するためのエ
キシマレーザのエネルギ密度を４００ｍＪ／ｃｍ2程度
とする。したがって、この場合には脱水素処理を行う必
要はないが、絶縁基板１の温度を５００〜６００℃程度
と比較的高温とすることになるので、基板温度の昇温に
時間が余計にかかることになる。
【００１６】また、上記実施例では、脱水素処理を施し
たアモルファスシリコン薄膜にエキシマレーザを照射し
てポリシリコン薄膜を得、この後、不純物を注入して、
再度エキシマレーザ照射により不純物の活性化を図るよ
うにしたが、アモルファスシリコン薄膜に不純物を注入
した上でエキシマレーザを照射するようにして、一度の
エキシマレーザ照射工程で多結晶化と不純物活性化を同
時に行うようにしてもよい。
たアモルファスシリコン薄膜にエキシマレーザを照射し
てポリシリコン薄膜を得、この後、不純物を注入して、
再度エキシマレーザ照射により不純物の活性化を図るよ
うにしたが、アモルファスシリコン薄膜に不純物を注入
した上でエキシマレーザを照射するようにして、一度の
エキシマレーザ照射工程で多結晶化と不純物活性化を同
時に行うようにしてもよい。
【００１７】また、上記実施例では、この発明を通常の
ＭＯＳ構造の薄膜トランジスタに適用した場合について
説明したが、通常のＭＯＳ構造の薄膜トランジスタと比
較して、耐圧の向上等を図って高信頼化したＬＤＤ構造
の薄膜トランジスタにも適用することができる。例え
ば、図８と同一名称部分には同一の符号を付した図１０
に示すＬＤＤ構造の薄膜トランジスタでは、ポリシリコ
ン薄膜３の中央部をチャネル領域３ａとされ、その両側
を不純物濃度の低いソース・ドレイン領域３ｂとされ、
さらにその両側を不純物濃度の高いソース・ドレイン領
域３ｃとされた構造となっている。このＬＤＤ構造の薄
膜トランジスタを製造する場合には、例えば図３に示す
ような状態において、不純物濃度の低いソース・ドレイ
ン領域３ｂおよび不純物濃度の高いソース・ドレイン領
域３ｃを形成すべき部分に低濃度の不純物を注入し、次
いでフォトレジスト膜４を除去し、次いで不純物濃度の
高いソース・ドレイン領域３ｃを形成すべき部分以外の
部分の上面に別のフォトレジスト膜を形成し、この別の
フォトレジスト膜をマスクとして不純物濃度の高いソー
ス・ドレイン領域３ｃを形成すべき部分に高濃度の不純
物を注入するようにすればよい。
ＭＯＳ構造の薄膜トランジスタに適用した場合について
説明したが、通常のＭＯＳ構造の薄膜トランジスタと比
較して、耐圧の向上等を図って高信頼化したＬＤＤ構造
の薄膜トランジスタにも適用することができる。例え
ば、図８と同一名称部分には同一の符号を付した図１０
に示すＬＤＤ構造の薄膜トランジスタでは、ポリシリコ
ン薄膜３の中央部をチャネル領域３ａとされ、その両側
を不純物濃度の低いソース・ドレイン領域３ｂとされ、
さらにその両側を不純物濃度の高いソース・ドレイン領
域３ｃとされた構造となっている。このＬＤＤ構造の薄
膜トランジスタを製造する場合には、例えば図３に示す
ような状態において、不純物濃度の低いソース・ドレイ
ン領域３ｂおよび不純物濃度の高いソース・ドレイン領
域３ｃを形成すべき部分に低濃度の不純物を注入し、次
いでフォトレジスト膜４を除去し、次いで不純物濃度の
高いソース・ドレイン領域３ｃを形成すべき部分以外の
部分の上面に別のフォトレジスト膜を形成し、この別の
フォトレジスト膜をマスクとして不純物濃度の高いソー
ス・ドレイン領域３ｃを形成すべき部分に高濃度の不純
物を注入するようにすればよい。
【００１８】さらに、上記実施例では、この発明をトッ
プゲート型のコプラナ構造の薄膜トランジスタに適用し
た場合について説明したが、スタガ構造やバックゲート
型のコプラナまたはスタガ構造の薄膜トランジスタにも
適用し得ることはもちろんである。バックゲート型の場
合、絶縁基板の上面にゲート電極およびゲート絶縁膜を
形成し、その上にアモルファスシリコン薄膜を堆積し、
このアモルファスシリコン薄膜を多結晶化してポリシリ
コン薄膜とする。また、ポリシリコン薄膜の水素化処理
は、ポリシリコン薄膜上にパッシベーション膜（絶縁
膜）をプラズマＣＶＤにより堆積する際に同時に行うこ
とができる。
プゲート型のコプラナ構造の薄膜トランジスタに適用し
た場合について説明したが、スタガ構造やバックゲート
型のコプラナまたはスタガ構造の薄膜トランジスタにも
適用し得ることはもちろんである。バックゲート型の場
合、絶縁基板の上面にゲート電極およびゲート絶縁膜を
形成し、その上にアモルファスシリコン薄膜を堆積し、
このアモルファスシリコン薄膜を多結晶化してポリシリ
コン薄膜とする。また、ポリシリコン薄膜の水素化処理
は、ポリシリコン薄膜上にパッシベーション膜（絶縁
膜）をプラズマＣＶＤにより堆積する際に同時に行うこ
とができる。
【００１９】
【発明の効果】以上説明したように、この発明によれ
ば、エキシマレーザ等の高エネルギレーザの照射により
多結晶化と不純物の活性化を行い、この後さらに熱処理
を行うため、移動度を大きくし且つリーク電流を小さく
することができる。
ば、エキシマレーザ等の高エネルギレーザの照射により
多結晶化と不純物の活性化を行い、この後さらに熱処理
を行うため、移動度を大きくし且つリーク電流を小さく
することができる。
【図１】この発明の一実施例における薄膜トランジスタ
の製造に際し、絶縁基板の上面に水素化アモルファスシ
リコン薄膜を堆積した状態の断面図。
の製造に際し、絶縁基板の上面に水素化アモルファスシ
リコン薄膜を堆積した状態の断面図。
【図２】同薄膜トランジスタの製造に際し、脱水素処理
後のアモルファスシリコン薄膜をエキシマレーザの照射
により多結晶化してポリシリコン薄膜とした状態の断面
図。
後のアモルファスシリコン薄膜をエキシマレーザの照射
により多結晶化してポリシリコン薄膜とした状態の断面
図。
【図３】同薄膜トランジスタの製造に際し、ポリシリコ
ン薄膜のソース・ドレイン形成領域に不純物を注入した
状態の断面図。
ン薄膜のソース・ドレイン形成領域に不純物を注入した
状態の断面図。
【図４】同薄膜トランジスタの製造に際し、不純物注入
領域をエキシマレーザの照射により活性化した状態の断
面図。
領域をエキシマレーザの照射により活性化した状態の断
面図。
【図５】同薄膜トランジスタの製造に際し、素子分離に
より、不要な部分のポリシリコン薄膜を除去した状態の
断面図。
より、不要な部分のポリシリコン薄膜を除去した状態の
断面図。
【図６】同薄膜トランジスタの製造に際し、ゲート絶縁
膜およびゲート電極を形成した状態の断面図。
膜およびゲート電極を形成した状態の断面図。
【図７】同薄膜トランジスタの製造に際し、層間絶縁膜
をおよびコンタクトホールを形成した状態の断面図。
をおよびコンタクトホールを形成した状態の断面図。
【図８】同薄膜トランジスタの製造に際し、ソース・ド
レイン電極を形成した状態の断面図。
レイン電極を形成した状態の断面図。
【図９】図８に示す薄膜トランジスタのＶG−ＩD特性を
示す図。
示す図。
【図１０】この発明をＬＤＤ構造の薄膜トランジスタに
適用した場合の図８同様の断面図。
適用した場合の図８同様の断面図。
【図１１】従来のＣＷレーザ照射により多結晶化してな
るポリシリコン薄膜を活性層とする薄膜トランジスタの
ＶG−ＩD特性を示す図。
るポリシリコン薄膜を活性層とする薄膜トランジスタの
ＶG−ＩD特性を示す図。
【図１２】従来のエキシマレーザ照射により多結晶化し
てなるポリシリコン薄膜を活性層とする薄膜トランジス
タのＶG−ＩD特性を示す図。
てなるポリシリコン薄膜を活性層とする薄膜トランジス
タのＶG−ＩD特性を示す図。
１ 絶縁基板 ２ 水素化アモルファスシリコン薄膜 ３ ポリシリコン薄膜 ４ フォトレジスト膜 ５ 不純物注入領域
Claims (2)
- 【請求項１】 不純物が注入されたソース・ドレイン領
域を有し且つ水素を含有しないアモルファスシリコン薄
膜を基板上に形成し、このアモルファスシリコン薄膜を
エキシマレーザ等の高エネルギレーザを照射して多結晶
化すると共に前記ソース・ドレイン領域に注入された不
純物を活性化し、その後熱処理を施すことを特徴とする
薄膜トランジスタの製造方法。 - 【請求項２】 前記熱処理は３５０〜４５０℃の温度で
行うことを特徴とする請求項１記載の薄膜トランジスタ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04353949A JP3075498B2 (ja) | 1992-12-16 | 1992-12-16 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04353949A JP3075498B2 (ja) | 1992-12-16 | 1992-12-16 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06188268A true JPH06188268A (ja) | 1994-07-08 |
| JP3075498B2 JP3075498B2 (ja) | 2000-08-14 |
Family
ID=18434302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04353949A Expired - Lifetime JP3075498B2 (ja) | 1992-12-16 | 1992-12-16 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3075498B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010109290A (ja) * | 2008-10-31 | 2010-05-13 | Dainippon Printing Co Ltd | 半導体装置の製造方法及び半導体装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61145818A (ja) * | 1984-12-20 | 1986-07-03 | Sony Corp | 半導体薄膜の熱処理方法 |
| JPS639978A (ja) * | 1986-06-30 | 1988-01-16 | Nec Corp | 薄膜トランジスタの製造方法 |
| JPH02228043A (ja) * | 1989-02-28 | 1990-09-11 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
| JPH0324717A (ja) * | 1989-06-22 | 1991-02-01 | Kyocera Corp | 単結晶薄膜の製造方法 |
-
1992
- 1992-12-16 JP JP04353949A patent/JP3075498B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61145818A (ja) * | 1984-12-20 | 1986-07-03 | Sony Corp | 半導体薄膜の熱処理方法 |
| JPS639978A (ja) * | 1986-06-30 | 1988-01-16 | Nec Corp | 薄膜トランジスタの製造方法 |
| JPH02228043A (ja) * | 1989-02-28 | 1990-09-11 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
| JPH0324717A (ja) * | 1989-06-22 | 1991-02-01 | Kyocera Corp | 単結晶薄膜の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010109290A (ja) * | 2008-10-31 | 2010-05-13 | Dainippon Printing Co Ltd | 半導体装置の製造方法及び半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3075498B2 (ja) | 2000-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5595923A (en) | Method of forming a thin film transistor | |
| US5424230A (en) | Method of manufacturing a polysilicon thin film transistor | |
| US6627487B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5646424A (en) | Transistor device employing crystallization catalyst | |
| US5977559A (en) | Thin-film transistor having a catalyst element in its active regions | |
| US6541313B2 (en) | Transistor and process for fabricating the same | |
| JP3325992B2 (ja) | 半導体装置の作製方法 | |
| JP3869189B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH07211920A (ja) | オフセット型多結晶シリコン薄膜トランジスタの製造方法 | |
| US6541323B2 (en) | Method for fabricating polysilicon thin film transistor | |
| KR980012600A (ko) | 반도체 장치 및 박막 트랜지스터의 제조 방법 | |
| JP2805590B2 (ja) | 半導体装置の作製方法 | |
| JPH0738110A (ja) | 半導体装置の製造方法 | |
| JP3374455B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3211340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2840812B2 (ja) | 半導体装置およびその作製方法 | |
| JP3075498B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3063018B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3557565B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH05235039A (ja) | 薄膜トランジスタの製造方法 | |
| JP3181901B2 (ja) | 薄膜トランジスタ | |
| JPH1065181A (ja) | 半導体装置およびその作製方法 | |
| JP2000150907A (ja) | 半導体装置の作製方法 | |
| JP3181817B2 (ja) | 薄膜トランジスタ | |
| JP2001094108A (ja) | 電界効果トランジスタ、トランジスタアレイ基板、およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080609 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 13 |