JPH0618372B2 - 多重回線処理装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データの通信制御装置における多重回線処理
装置に関する。本発明は複数の回線を収容する通信制御
装置において、マイクロプロセッサを用いたファームウ
エアによって構成される制御部の制御により、回線がそ
れぞれ接続される複数の回線対応部を制御する多重回線
処理装置に関する。

〔従来の技術〕

データ通信システムの構成を第３図に示す。このデータ
通信システムにおいて、通信制御装置10は、各々回線を
収容して通信プロトコルを終端する複数Ｎ個の回線対応
部６_１〜６_ｎと、この回線対応部を制御する制御部とし
ての多重回線処理制御回路１とを備えている。そして、
ホストコンピュータ20とはホストコンピュータインタフ
ェース回路（Ｉ／Ｆ）11を介して高速でデータの送受信
を行い、回線対応部６は、モデム12_１〜12_ｎを介して通
信網13に接続され、端末15_１〜15_ｎとの間でデータの送
受信を行う。端末15の処理速度は遅いため、通信制御装
置10に回線を収容する回線対応部６を複数個を備え、こ
の回線対応部６を多重回線処理制御回路１で制御する。

この動作を説明する。例えば通信制御装置10は、ホスト
コンピュータインタフェース回路11を介して端末15_１〜
15_ｎへのデータを高速で受信する。次に回線対応部６_１
〜６_ｎを起動して通信網13に接続されている端末15_１〜
15_ｎを呼び出し、ホストコンピュータ20から受信したデ
ータを送信する。このとき端末15_１〜15_ｎとの通信速度
およびその動作速度は遅いため、一つの回線対応部６_１
が端末15_１にデータを転送している間に多重回線処理制
御回路１は他の回線対応部６_２〜６_ｎを時分割で制御
し、みかけ上複数の回線対応部を同時に多重制御するこ
とができる。

より具体的に説明すると、回線対応部６は、多重回線処
理制御回路１の制御により、回線毎に例えば電話回線で
あれば、電話番号を回線に送出してから交換機から接続
完了の応答があるまでの発呼動作を行って回線の接続動
作をしている。このとき、多重回線処理制御回路１は回
線対応部６から入力する処理要求信号を契機として、各
回線ごとに回線対応部に発呼の指示を行ったり、回線対
応部より接続完了の通知を受信したり、受信したデータ
のＤＭＡ転送等の処理を行う。この多重回線処理制御回
路１の処理時間は、回線対応部６が上述の接続動作等を
終了するまでの時間に比べて短い時間であるため、一つ
の回線対応部６が一つの動作を行っている間に他の回線
の処理を行うことができる。多重回線処理制御回路１は
時分割に複数の回線対応部６に対する処理を行っている
が、見かけ上は複数回線の処理を同時に行っているよう
に見える。

この多重回線処理制御回路の回線対応部に対する制御に
は、回線対応部からの割り込みによって処理要求を受け
付ける方式と、多重回線処理制御回路が回線対応部の動
作状態をルックインによって監視して制御を行う方式と
がある。

ルックイン方式では、各回線の処理を平均化するために
周期的にルックインするのが一般的であり、このように
周期的にルックインするために多重回線処理制御回路の
ソフトウエアはタイマ割り込みを使用してルックイン処
理を起動する。このルックインの周期が短く、ソフトウ
エアの負荷が高くなる場合には回線対応部にポートを設
けてハードウエアで一定タイミングでこのポートを読出
し、制御回路のレジスタにラッチする方式がとられてい
る。

このようなルックイン方式の多重回線処理制御回路は、
回線対応部から転送された処理要求信号を各回線対応に
記憶するラッチ回路と、このラッチ回路に記憶される各
回線対応の処理要求信号を各回線毎に順次に選択して出
力する選択回路と、この選択回路から処理要求信号が入
力されることにより回線毎に上述の所定の処理を行う処
理制御回路とを備えている。そして、この回線対応部か
らラッチ回路へデータバスを用いて処理要求信号を転送
するために、処理要求信号転送制御回路を用いて、回線
対応部とラッチ回路との間で同期をとっており、これに
より、回線対応部から処理要求信号を転送している。

〔発明が解決しようとする問題点〕

一方、回線対応部と多重回線処理制御回路内の処理制御
回路とは処理要求信号に関して非同期である。このた
め、所定の処理が終了して回線対応部が処理要求信号の
送出を停止し、この状態がラッチ回路に新たに記憶され
る間に、、再度選択されて、多重回線処理制御回路が同
一回線の同一処理要求に対して二重処理を行うことを防
止するための方法が必要である。この方法としては、処
理制御回路からラッチ回路の各回線対応の記憶回路に対
して、Ｎ本の初期設定用制御信号をそれぞれ配して処理
要求を受け付けてから特定の処理を行う毎にその回線の
ラッチ回路を初期設定する方法、あるいはラッチ回路に
処理要求信号転送制御回路から供給されるクロックを周
期Ｔ_１、選択回路の回線番号更新期間をＴ_２としたと
き、Ｔ_２を常にＴ_１より大きくしておく方法等がある。
このうち前者はラッチ回路と処理制御回路における部品
点数が増加する欠点があり、後者は処理制御回路内ファ
ームウエアの負担増を招く欠点がある。

本発明は、上記の欠点を解決するものであり、回路部品
数の増加や処理制御回路内ファームウエアの負担増加を
招くことなく、処理要求に対しての二重処理を防止でき
る多重回線処理装置を提供することを目的とする。

〔問題点を解決するための手段〕

本発明は、全回線対応部からの処理要求信号をラッチす
るラッチ回路と、このラッチ回路から１回線のみの処理
要求信号を選択する選択回路と、一つの回線からの処理
要求が入力されたときには、処理制御回路によりラッチ
回路を初期化することにより、全回線対応部からの処理
要求を初期化することを特徴とする。このような構成を
とることにより、同一回線の同一処理要求に対しての二
重処理を簡単に防止することができ、処理制御回路の全
回線に対する処理能力を低下させないようにすることが
できる。

〔実施例〕

以下、本発明に係る実施例を図面に基づいて説明する。

第１図は本発明実施例装置のブロック構成図である。

第１図において、回線対応部６はＮ個の回線対応部６_１
〜６_ｎからなる。この回線対応部６_１〜６_ｎにはそれぞ
れ別個の回線が接続されており、この回線を介して信号
が入力されるようになっている。この入力された信号は
回線対応部６_１〜６_ｎで解析され多重回線処理制御回路
１に対する処理要求信号が作成され、それぞれデータバ
ス８を介して多重回線処理制御回路１に入力される。

多重回線処理制御回路１は、この処理要求信号を一時保
持するラッチ回路２と、ラッチ回路２の記憶内容を順次
に選択する選択回路３と、この選択回路３からの処理要
求信号が入力されることにより回線対応部６に対して発
呼指示や接続完了通知の受信等の所定の処理を行う処理
制御回路４とからなり、データバス８およびアドレスバ
ス９を介して回線対応部６と外部とに接続される。処理
制御回路４は、具体的にたとえば処理要求信号が回線か
らのデータの受信完了であった場合、回線対応部に対し
て受信したデータを処理制御回路４にＤＭＡ転送等を行
うように指示してデータを受信する。このＤＭＡ転送の
間に処理制御回路４は他の回線の処理要求信号を解析
し、要求内容に応じて当該回線の回線対応部６に指示を
与えるものである。

回線対応部６からラッチ回路２への処理要求信号の転送
は、処理要求信号転送制御回路５からの処理要求信号転
送制御信号(a)による一定周期で同期がとられて行われ
る。また処理制御回路４からラッチ回路２へは初期設定
信号(b)が送出され、選択回路３へはラッチ回路２のい
ずれの記憶内容を選択するか指示するための制御信号
(c)が送出される。

次に本実施例装置の動作を説明する。

回線を通じて信号が回線対応部６_１〜６_ｎにそれぞれ入
力されると、この入力された信号は回線対応部６_１〜６
_ｎで解析され多重回線処理制御回路１に対する処理要求
信号が作成され多重回線処理制御回路１に転送される。
この回線対応部６からの処理要求信号の転送は、処理要
求信号転送制御回路５から送出される処理要求信号転送
制御信号(a)によって周期Ｔ_１でそれぞれの回線対応部
６_１〜６_ｎからデータバス８に出力されラッチ回路２に
て各回線対応にラッチされる。

一方、処理制御回路４は選択回路３に回線番号を指示し
てこの選択回路３を通じてラッチ回路２に記憶される当
該回線の処理要求信号の有無を判断する。処理要求が出
されていなければ、次の回線番号を選択回路３に指示し
て同様の処理を順次に繰り返していく。そして、処理要
求を出している回線が見つかった時点で、処理制御回路
４は処理要求のあった当該回線の回線対応部６_ｉに対し
て、データバス８、アドレスバス９等をもって特定の処
理を行い、回線対応部６_ｉは要求した処理の完了によっ
て処理要求信号の出力を止める。さらに、処理制御回路
４は処理終了と同時に初期設定信号(b)をもってラッチ
回路２を初期設定、すなわちクリアすることにより全回
線の処理要求を初期設定し、同一の処理要求信号による
二重処理を防止する。

ここで、１回線あたりに要する処理時間をＴ_３、１回線
において処理要求が出されてから次の処理要求が出され
るまでの時間をＴ_４とすると、正常な処理が行われるた
めには多重回線処理制御回路１の処理能力の点から、Ｔ
_１＞Ｔ_３のときには、 Ｎ×Ｔ_１＜Ｔ_４ ……(1) Ｔ_１≦Ｔ_３のときには Ｎ×Ｔ_３＜Ｔ_４ ……(2) の関係式が成立していなくてはならない。Ｎ×Ｔ_１＜Ｔ
_４を満足するように処理要求信号転送制御信号(a)の周
期Ｔ_１を定めたときは(2)式のみが成立していればよい
が、これは本発明に係わらずに従来の多重処理に関して
の一般条件である。さらにＮ×Ｔ_１＜Ｔ_４を満足するよ
うにＴ_１を設定することは容易であるので、上式(1)、
(2)を満足するように本発明装置を構成することは容易
である。

ここで、具体的に４回線を収容したときの多重回線処理
制御回路１の動作を第２図にタイムチャートを示して説
明する。

第２図のＲＱ１〜ＲＱ４は、それぞれ回線１〜回線４に
対応した回線対応部６_１〜６_４の処理要求信号を示す。
ＲＱ１〜ＲＱ４の処理要求信号は各々データバス８のビ
ットＤＢ０〜ＤＢ３のバス上に載せられて、処理要求信
号転送信号(a)のタイミングでラッチ回路２に取り込ま
れる。

処理制御回路４は、選択回路３に対して選択信号(c)に
よってどの回線の処理要求信号を選択するかを指定し、
選択回路３の出力に指定した回線の処理要求信号を取り
出す。

処理制御回路４は、この取り出した処理要求信号を解析
し、要求有りの場合には当該回線の回線対応部６_１〜６
_４に対してデータバス８、アドレスバス９を介して動作
を指示し、この指示が終わると初期設定信号(b)を出力
してラッチ回路２の内容をクリアして初期化する。次い
で選択信号(c)を更新し、選択回路３に対して次の回線
の処理要求信号の取り出しを指示する。処理要求信号が
要求なしの場合には、指示を行わずに選択信号(c)を更
新して次の回線の処理要求信号を取り出す。

〔発明の効果〕

上述の説明から明らかなように、本発明によれば、処理
制御回路４からラッチ回路２へ１本の初期設定信号を配
して、前記(1)式を満たすようにＴ_１を設定しておくこ
とにより、同一回線の同一処理要求に対しての二重処理
を防止することができ、さらに全回線に対する処理能力
を低下させることなく部品点数の削減ができ、処理制御
回路４内のファームウエアの負担を軽くすることができ
る。

【図面の簡単な説明】

第１図は本発明実施例装置のブロック構成図。 第２図は実施例動作を示すタイムチャート。 第３図はデータ通信システムの構成を示す図。 １……多重回線処理制御回路、２……ラッチ回路、３…
…選択回路、４……処理制御回路、５……処理要求信号
転送制御回路、６……回線対応部、８……データバス、
９……アドレスバス、10……通信制御装置、11……ホス
トコンピュータインタフェース回路、12、14……モデ
ム、13……通信網、15……端末、20……ホストコンピュ
ータ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】通信制御装置に設けられ、外部とそれぞれ
   回線で接続されこの回線を介して送受信される信号をそ
   れぞれ処理し、処理結果によって処理要求信号を通知す
   る複数の回線対応部と、この複数の回線対応部から処理
   要求信号を受信し、処理要求信号に応じてそれぞれの回
   線対応部に所定の処理を指示する多重回線処理制御回路
   と、上記回線対応部と上記多重処理制御回路を接続し上
   記処理要求信号ならびに上記回線対応部に処理を指示す
   る制御信号を転送するバスとを備え、上記多重回線処理
   制御回路には、上記処理要求信号を各回線対応に記憶す
   るラッチ回路と、上記各回線対応部の上記処理要求信号
   を一定タイミングで上記バス上に読出し上記ラッチ回路
   に転送するための転送制御回路と、上記このラッチ回路
   に記憶される上記各回線対応部の処理要求信号を各回線
   毎に選択して送出する選択回路と、この選択回路に順次
   回線を指定し、この選択回路から処理要求信号が入力さ
   れることにより回線毎に所定の処理を行う処理制御回路
   とを備えた多重回線処理装置において、上記処理制御回
   路から複数のラッチ回路に対して共通に配線された１本
   の初期設定用信号線を備え、上記処理制御回路は上記処
   理要求信号が入力されたときには所定の処理の指示終了
   と同時に上記初期設定用信号線を介して上記ラッチ回路
   による全ての処理要求信号の記憶を初期化することを特
   徴とする多重回線処理装置。