JPH06181300A

JPH06181300A - 半導体装置及びその製造方法

Info

Publication number: JPH06181300A
Application number: JP4353058A
Authority: JP
Inventors: Kenji Kobayashi; 健二小林; Shinichiro Kurata; 愼一郎倉田; Tadashi Oohayashi; 只志大林
Original assignee: Kanegafuchi Chemical Industry Co Ltd
Current assignee: Kanegafuchi Chemical Industry Co Ltd
Priority date: 1992-12-11
Filing date: 1992-12-11
Publication date: 1994-06-28

Abstract

(57)【要約】【目的】半導体装置の製造工程における半導体層のパ
ターン化に伴って下部電極層の表面に生ずる変質層やエ
ッチング残渣などの悪影響をなくし、それによって下部
電極層に形成されるレジスト膜の欠陥を減少させるとと
もに、下部電極層によって形成された下部電極や下部配
線電極における外部配線などとの接続部において電気特
性を向上させ、収率を向上させることにある。【構成】絶縁基板１２上に第１の下部電極層２４、第
２の下部電極層２５、半導体層２６及び上部電極層２８
を積層した後、レジスト膜３０により上部電極層２８と
半導体層２６を順にエッチングし、次いでそのレジスト
膜３０により第２の下部電極層２５をエッチングして、
半導体層２６のエッチングにより露出させられた第２の
下部電極層２５の表面に生じたエッチングガスによる変
質層３２やポリマー残渣（３２）を第２の下部電極層２
５とともに除去し、その後、第１の下部電極層２４のパ
ターニングなどの後工程を行うようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置、たとえば原
稿読み取り装置とその製造方法に関する。

【０００２】

【従来の技術】半導体装置、たとえば原稿読み取り装置
はファクシミリやイメージスキャナ、電子黒板、電子複
写機などにおいて、原稿上の画像情報を読み取るための
原稿読み取り部などに使用されている。かかる原稿読み
取り装置をはじめとする半導体装置は一般に下部電極、
半導体部及び上部電極から成る半導体素子を１又は複数
個備えて構成されている。

【０００３】この原稿読み取り装置はフォトリソグラフ
ィ法を用いて、概略次のようにして製造されている。ま
ず図６(a) に示すように、絶縁基板100 の上に下部電極
層102 、半導体層104 及び上部電極層106 を順に積層す
る。次いで、同図に仮想線で示すように所定の位置にレ
ジスト膜108 を被着させて、同図(b) に示すように上部
電極層106 をウエットエッチングによってパターン化し
て上部電極110 を形成する。更に、上部電極110 と半導
体部112 のパターン形状は通常同じであることから同じ
レジスト膜108 を用いて、同図に示すように半導体層10
4 をドライエッチングによってパターン化して半導体部
112 を形成する。その後、図７(a) に示すようにレジス
ト膜108 を除去した後、所定の位置に異なるパターンの
レジスト膜109 を被着させて、同図(b) に示すように下
部電極層102 を下部電極114 や下部配線電極116 などの
所定のパターンに形成する。このようにして得られた下
部電極114 、半導体部112 及び上部電極110 から成る半
導体素子118 が１又は複数配置されて構成された原稿読
み取り装置が製造されている。

【０００４】この原稿読み取り装置の製造方法におい
て、エッチング方法は被エッチング材の材質に対応して
種々選定され、上部電極層106 の材質がＩＴＯや SnO₂
などであることから、この上部電極層106 のパターニン
グは薬液に浸液して行うウエットエッチングによって行
われている。一方、半導体層104 の材質はアモルファス
シリコンなどであることから、この半導体層104 のパタ
ーニングは四フッ化炭素CF₄を主成分とする反応性イオ
ンエッチングなどのドライエッチングによって行われて
いる。

【０００５】なお、上部電極層106 や半導体層104 のパ
ターニングにおいてエッチング残りがあると、素子間の
短絡が発生したり、素子の特性がばらついたりするた
め、エッチング残りをなくすことを目的に、一定時間、
オーバーエッチングしている。たとえば、反応性イオン
エッチングによる半導体層104 のパターニングに要する
エッチング時間は、半導体層104 の膜厚のばらつきとエ
ッチング速度のばらつきを考慮して、半導体層104 の平
均膜厚を平均エッチング速度で割って得られる平均エッ
チング時間に、さらに１０〜５０％のオーバーエッチン
グ時間を加えて設定されていて、エッチング残りが生じ
ないようにしている。

【０００６】

【発明が解決しようとする課題】かかる原稿読み取り装
置の製造方法において、半導体層104 のドライエッチン
グにより露出する下部電極層102 の表面には、フッ素系
のエッチングガスを用いているためフッ化物などが生成
し、その表面が変質してしまうという問題があった。こ
れは下部電極層102 の表面がエッチングガスに曝される
時間が長い程、すなわち半導体層104 のエッチング速度
が速い箇所で著しく変質していた。

【０００７】また、半導体層104 をドライエッチングす
る際に、かかるエッチングガスによるレジスト膜のエッ
チング速度に対する被エッチング物質である半導体層の
エッチング速度の比、すなわち選択比が小さいため、レ
ジスト膜がダメージを受け易く、レジスト膜108 の成分
やエッチングガス成分などによるポリマー残渣が下部電
極層102 の表面に残るという問題があった。

【０００８】下部電極層102 の表面に生ずるこれらの欠
陥により、下部電極層102 をパターン化する際にその表
面に被着させられるレジスト膜109 との密着性が悪化
し、また、レジストを塗布する時に、ポリマー残渣の影
響によりレジスト膜に生ずる欠陥が増加するという問題
があった。更に、下部電極層102 の表面に生ずる変質層
が原因して、下部電極層102 のエッチング速度が遅くな
り、しかも箇所によってエッチング速度が大きくばらつ
くため、下部電極層102 のエッチング残りが発生し易く
なる。その結果、原稿読み取り装置の収率が著しく低下
するという問題があった。

【０００９】更に、下部電極層102 によって形成された
下部配線電極116 と半導体素子114の上部電極110 とが
層間絶縁膜に設けられたコンタクトホールを介して上部
配線電極により接続されるが、下部配線電極116 と上部
配線電極との接続部で接続抵抗が増加し、電気特性を不
安定にするという問題もあった。

【００１０】また、他の構成に係る下部配線電極と一体
に取出し電極部が形成される形式の半導体装置において
は、前述と同様に下部電極層(102) により形成された下
部配線電極(116) の取出し電極部にもエッチング残渣が
付着しているため、その取出し電極部におけるワイヤー
ボンディング性を改善するために被着させられたアルミ
ニウムAlの薄膜が変化させられ、ワイヤーボンディング
性が低下するという問題があった。

【００１１】そこで、本発明者らはこのような問題点を
解決するため鋭意研究を重ねた結果、本発明に至ったの
である。

【００１２】

【課題を解決するための手段】本発明に係る半導体装置
の要旨とするところは、絶縁基板上に、少なくとも下部
電極と半導体部と上部電極とから成る半導体素子を１又
は複数備えて構成される半導体装置において、前記下部
電極が２層以上から成り、少なくとも半導体部側の下部
電極が該半導体部とほぼ同一のパターン形状を成すとと
もに、絶縁基板側の下部電極が前記パターン形状とは異
なるパターン形状を成すことにある。

【００１３】かかる半導体装置において、前記半導体装
置がフォトダイオード、ブロッキングダイオード、及び
層間絶縁膜により分離されたマトリックス配線を有する
原稿読み取り装置であることにある。

【００１４】次に、本発明に係る半導体装置の製造方法
の要旨とするところは、絶縁基板上に、少なくとも下部
電極と半導体部と上部電極とから成る半導体素子を１又
は複数備えて構成される半導体装置の製造方法におい
て、前記絶縁基板上に少なくとも異なる材質から成る２
層以上の下部電極層と半導体層とを順次積層し、該積層
された半導体層をパターニングして半導体部を形成した
後、同一のパターンで少なくとも最上層の下部電極層を
パターニングし、更に前記パターンとは異なるパターン
でその下層の下部電極層をパターニングすることにあ
る。

【００１５】また、本発明に係る半導体装置の製造方法
の他の要旨とするところは、絶縁基板上に、少なくとも
下部電極と半導体部と上部電極とから成る半導体素子を
１又は複数備えて構成される半導体装置の製造方法にお
いて、前記絶縁基板上に少なくとも異なる材質から成る
２層以上の下部電極層、半導体層及び上部電極層を順次
積層し、該積層された上部電極層及び半導体層をパター
ニングして上部電極及び半導体部を形成した後、同一の
パターンで少なくとも最上層の下部電極層をパターニン
グし、更に前記パターンとは異なるパターンでその下層
の下部電極層をパターニングすることにある。

【００１６】

【作用】本発明に係る半導体装置及びその製造方法は、
絶縁基板上に少なくとも異なる材質から成る２層以上の
下部電極層と半導体層と必要に応じて上部電極層を順に
積層した後、その最上層にレジスト膜を形成する。次
に、逆の順に必要な上部電極層と半導体層をそれぞれエ
ッチングして上部電極と半導体部とを形成する。この半
導体層のエッチングにおいて、露出させられた最上層の
下部電極層の表面にエッチング成分との化合物などが生
成して変質層が形成され、更にダメージを受けたレジス
ト膜やエッチングガス成分などによるポリマー残渣がそ
の最上層の下部電極層の表面に付着する。

【００１７】そこで、半導体層をドライエッチングした
後、そのレジスト膜を用いて、最上層の下部電極層をエ
ッチングして、露出させられた最上層の下部電極層とと
もに変質層やポリマー残渣を除去する。この最上層の下
部電極層のエッチングにより露出させられたその下の層
の下部電極層の表面は清浄に形成されている。その後、
所定の位置にパターン化されたレジスト膜を形成して、
下層の下部電極層をエッチングによりパターン化する。
かかる下層の下部電極層により形成された下部電極及び
下部配線電極などの表面には化合物やエッチング残渣な
どが除去されているため、層間絶縁膜に設けられたコン
タクトホールなどを介して接続された下部配線電極と上
部配線電極とは良好に密着する。また、下部配線電極な
どと一体的に取出し電極が形成される形式の半導体装置
にあっては、その取出し電極におけるワイヤーボンディ
ングも安定した性能が得られる。

【００１８】

【実施例】次に、本発明に係る半導体装置の製造方法の
実施例を図面に基づいて詳しく説明する。

【００１９】半導体装置として半導体素子であるフォト
ダイオード及びブロッキングダイオードと、マトリック
ス配線とを有する原稿読み取り装置を例にして説明す
る。図２(c) に示すように、本発明方法により製造され
る原稿読み取り装置１０は絶縁基板１２上に下部電極１
４と半導体部１６と上部電極１８とから成る１対の半導
体素子２０（フォトダイオード），２２（ブロッキング
ダイオード）が複数配列させられて構成されている。こ
のような構造の原稿読み取り装置１０は概略次のように
して製造される。

【００２０】図１(a) に示すように、先ずガラスなどか
ら成る絶縁基板１２上に第１の下部電極層２４と第２の
下部電極層２５から成る下部電極層と、半導体層２６及
び上部電極層２８をこの順にそれぞれ成膜して積層す
る。絶縁基板１２の上に直接被着させられる第１の下部
電極層２４の材質は絶縁基板１２との被着性に優れ且つ
電気的良導体であるとともに第２の下部電極層２５や上
部配線電極（一般的にクロムCr，アルミニウムAlあるい
はCr／Alなどが用いられる。）とも密着性が良好な金属
あるいは酸化物導電体が用いられる。他方、第２の下部
電極層２５はその上に半導体層２６が被着されることか
ら、その材質は第１の下部電極層２４との密着性が良
く、半導体層２６と良好な電気的接合を有し、且つその
半導体層２６に拡散し得ない金属あるいは酸化物導電体
が用いられる。また、第１の下部電極層２４の材質と第
２の下部電極層２５の材質は、第２の下部電極層２５を
パターニングするとき、第２の下部電極層２５のエッチ
ング液などによって第１の下部電極層２４がエッチング
されたり、あるいは表面が変質させられないことが好ま
しい。

【００２１】より具体的に、第１の下部電極層２４の材
質としては、クロムCr, チタンTi,ニッケルNi, モリブ
デンMo, タンタルTa, プラチナPt, パラジウムPd，ＩＴ
Ｏ，SnO₂,ZnO₂などが用いられ、その膜厚は目的とす
る原稿読み取り装置１０の性能や膜の種類によって種々
設定され、好ましくは５００〜５０００Å程度の範囲で
成膜される。他方、第２の下部電極層２５の材質として
は、その上に被着される半導体層２６がアモルファスシ
リコン系半導体層のｐ層であるときはＩＴＯ，SnO₂,Zn
O₂などが好ましく、またアモルファスシリコン系半導
体層のｎ層であるときはクロムCr, チタンTi, ニッケル
Ni, モリブデンMo, タンタルTa, プラチナPt, パラジウ
ムPdなどが好ましい。いずれの場合も第２の下部電極層
２５は第１の下部電極層２４とは異なる材質が用いら
れ、第２の下部電極層２５の膜厚は３００〜３０００Å
程度の範囲で成膜される。

【００２２】更に具体的には、原稿読み取り装置１０の
絶縁基板１２側が裏面電極、すなわち上部電極１８側が
光入射側となる場合は、絶縁基板１２としてガラス基板
が用いられ、その上に第１の下部電極層２４としてクロ
ムCr、第２の下部電極層２５としてＩＴＯ、半導体層２
６としてｐｉｎ構造のアモルファスシリコン系半導体
層、上部電極層２８としてＩＴＯが用いられるのが好ま
しい。なお、第１の下部電極層２４の材料としてクロム
Crを選定した場合を例に説明すると、スパッタリング装
置のスパッタ室内を１×１０^-3Ｐａ以下の高真空に保ち
ながら、成膜時の基板温度が室温から２５０℃になるよ
うに設定し、放電ガスとしてアルゴンガスをスパッタ室
内に導入する。そして、スパッタ圧力が０．１〜１．５
Ｐａになるように調整し、ＤＣ電源を用いて１〜１０Ｗ
／cm²の電力でスパッタして、金属膜が成膜される。

【００２３】次に、半導体層２６はたとえば水素化アモ
ルファスシリコンa-Si:Hを用いてｐｉｎ構造のフォトダ
イオードの構造に堆積されたものが用いられる。すなわ
ち、先ずホウ素Ｂあるいは周期律表第３族の元素をドー
プしたｐ形a-Si:H、ノンドープのｉ形a-Si:H、リンＰあ
るいは周期律表第５族の元素をドープしたｎ形a-Si:Hを
順に堆積して形成され、これらｐ層，ｉ層，ｎ層は真空
を保持しつつ連続して成膜するのが好ましい。なお、本
実施例ではｐｉｎ構造に限らず、逆の順に積層したｎｉ
ｐ構造であっても良い。

【００２４】更に、半導体層２６の上に成膜される上部
電極層２８はＩＴＯや SnO₂,ZnO₂あるいはこれらを積
層したものが用いられ、スパッタリング法や蒸着法によ
り成膜温度が室温〜２００℃で、膜厚が３００〜２００
０Åの範囲になるように成膜される。なお、絶縁基板１
２側が光入射側になる場合は、上部電極層２８としてク
ロムCr, チタンTi, ニッケルNi, モリブデンMo, タンタ
ルTa, プラチナPt, パラジウムPdなどが成膜される。こ
こで、上部電極層２８としてＩＴＯを成膜する場合、ス
パッタリング装置のスパッタ室内を１×１０^-3Ｐａ以下
の高真空に保ちながら、成膜時の温度が１５０℃以下に
なるように設定し、放電ガスとしてアルゴンガスと酸素
ガスの混合ガスをスパッタ室内に導入し、そして、スパ
ッタ圧力が０．２〜１Ｐａになるように調整して、ＤＣ
電源を用いて０．４〜２Ｗ／cm²の電力でスパッタし、
成膜される。放電ガス中の酸素ガスの組成は０．１〜２
mol％であり、スパッタターゲットは酸化インジウム−
酸化錫系の焼結体ターゲットを用い、その酸化錫の成分
は５〜１５ｗｔ％のものが用いられる。

【００２５】このようにして絶縁基板１２の上に第１の
下部電極層２４、第２の下部電極層２５、半導体層２６
及び上部電極層２８を順に成膜した後、この上部電極層
２８と半導体層２６をパターン化して半導体素子２０，
２２を形成するため、同図１(a) に仮想線で示すよう
に、フォトリソグラフィ法により所定の位置にレジスト
膜３０が形成される。形成されたレジスト膜３０により
所望のパターン形状の上部電極層２８が保護され、その
残余がウエットエッチングされて、同図(b) に示すよう
に上部電極１８が形成される。すなわち、エッチング液
はたとえば、ＩＴＯのウエットエッチングは一般的な塩
酸と硝酸の混合溶液が用いられ、室温〜５０℃の液温
で、レジスト膜３０が被着された絶縁基板１２をその混
合溶液に浸液して、レジスト膜３０に覆われていない上
部電極層２８の箇所がエッチングされるのである。

【００２６】次いで同図(b) に示すように、半導体部１
６のパターン形状と寸法は上部電極１８とほぼ同じであ
るため、上部電極１８をパターン化するために使用した
レジスト膜３０をそのまま使用し、ドライエッチングに
よって半導体層２６のパターニングが行われ、半導体部
１６が形成される。半導体層２６は反応性イオンエッチ
ング（Reactive Ion Etching; ＲＩＥ）によってパター
ニングされ、この半導体層２６のパターニングは四フッ
化炭素CF₄を主成分とする反応性イオンエッチングなど
のドライエッチングによって行われる。この反応性イオ
ンエッチングはより具体的には平行平板型エッチング装
置を用い、四フッ化炭素CF₄と酸素Ｏ₂との流量比を１
０対１に調整し、更にエッチング圧力を５〜１０Paに
し、周波数１３．５６ＭHzの高周波電源を用い、ＲＦパ
ワー密度を０．１〜０．７W/cm²に調整して行われる。
また、エッチングガスとしてその他、たとえば六フッ化
イオウSF₆を主成分とするガスなどが用いられる。

【００２７】ここで、半導体層２６の膜厚は大面積の絶
縁基板１２上の各場所において均一ではなく、若干のば
らつきがある。一方、反応性イオンエッチングによるエ
ッチング速度も絶縁基板１２の各場所において若干のば
らつきがある。このため、半導体層２６の膜厚が薄い箇
所などではエッチングが早く完了し、下地の下部電極層
２４が露出させられる。そして、所定の平均エッチング
時間が経過した後、予め設定されたオーバーエッチング
時間が終了して、エッチング作業が完了する。この作業
の完了に至るまで、半導体層２６の膜厚が薄い箇所やエ
ッチング速度の速い箇所から下地が露出させられ、次第
にその露出させられる下地の領域が広がり、レジスト膜
３０によって覆われていない箇所は全てエッチングされ
ることになる。

【００２８】このエッチング作用において、反応性イオ
ンエッチングのラジカルや活性イオンなどのアモルファ
スシリコンと反応する反応種は第２の下部電極層２５の
構成成分とほとんど反応しないため、エッチングされる
ことはなく、また、絶縁基板１２は下部電極層２４に覆
われているため、エッチングされることはない。

【００２９】しかし、反応性イオンエッチングに曝され
る第２の下部電極層２５の表面には四フッ化炭素CF₄な
どのフッ素成分によってフッ化物などが生成し、変質層
３２が発生する。また、第２の下部電極層２５の表面に
はレジスト膜３０が受けたダメージにより、レジストの
成分やエッチングガスの成分などによるポリマーの残渣
（３２）が付着する。

【００３０】そこで、次に同図(c) に示すように、上部
電極層２８及び半導体層２６をパターニングするために
用いたレジスト膜３０を用いて第２の下部電極層２５を
パターニングし、第２の下部電極３１が形成される。第
２の下部電極層２５がたとえばＩＴＯなどから形成され
ている場合、第１の下部電極層２４はクロムCrやモリブ
デンMoなどから形成されていて、第２の下部電極層２５
をウエットエッチングするエッチング液は前述したよう
に一般的な塩酸と硝酸の混合溶液が用いられ、室温〜５
０℃の液温でエッチングされるのである。このエッチン
グ液により第１の下部電極層２４がエッチングされるこ
とはなく、フッ化物などが生成し、またポリマーの残渣
（３２）が付着した変質層３２は第２の下部電極層２５
のエッチングにより除去され、変質層などのない清浄な
表面をした第１の下部電極層２４が露出させられる。

【００３１】次に、レジスト膜３０を除去した後、ある
いはレジスト膜３０を残してその上から、図２(a) に示
すように、そのレジスト膜３０のパターンとは異なる所
望の下部電極と必要な下部配線電極のパターン形状をし
たレジスト膜３４が所定の位置に形成される。レジスト
膜３４は清浄な表面にされた第１の下部電極層２４の上
に形成されるため、第１の下部電極層２４との密着性が
向上し、レジストを塗布する際のレジストの欠陥が減少
することになる。

【００３２】ここで、第１の下部電極層２４を溶かす所
定のエッチング液は、たとえば第１の下部電極層２４が
クロムCrから成るときは硝酸第２セリウムアンモニウム
と過塩素酸からなる薬液が用いられる。第１の下部電極
層２４はかかるエッチング液によりパターニングされ、
同図２(b) に示すように、第１の下部電極３３と下部配
線電極３６などが形成され、その後、レジスト膜３４が
除去される。なお、第１の下部電極層２４がモリブデン
Moから成るときは、エッチング液として燐酸、硝酸及び
酢酸の混合物が用いられる。上述したように、レジスト
膜３４にはほとんど欠陥がなく、しかも密着性が向上さ
せられているため、第１の下部電極層２４のエッチング
が正確になされることになる。このようにして第１の下
部電極３３と第２の下部電極３１とから成る下部電極１
４が形成されるのである。

【００３３】レジスト膜３４を除去した後は、公知の手
法により層間絶縁膜３８を被着するとともに、その層間
絶縁膜３８にコンタクトホール４０を設け、更に上部配
線電極４２などを形成してマトリックス配線を構成した
後、絶縁保護膜４４で覆って原稿読み取り装置１０が製
造されるのである。

【００３４】以上の製造方法により得られた原稿読み取
り装置１０において、半導体層２６のドライエッチング
を行った後、そのドライエッチングにより第２の下部電
極層２５の表面に生じた変質層３２や、付着したエッチ
ング残渣をその第２の下部電極層２５を半導体層２６を
エッチングするのに用いたレジスト膜３０を用いてエッ
チングして、変質層３２などを除去し、その後、レジス
ト膜３４を形成している。したがって、レジスト膜３４
と第１の下部電極層２４との密着性が向上し、また、レ
ジストの塗布時に欠陥が生ずることもなくなる。更に、
第１の下部電極層２４表面に変質層がないため、エッチ
ングのばらつきが少なくなり、またエッチング残りもな
くなり、収率が大幅に向上する。

【００３５】また、変質層３２が形成された第２の下部
電極層２５のエッチングに、上部電極層２８や半導体層
２６をエッチングするのに使用したレジスト膜３０を使
用しているため、スループットが低下することはない。
更に、層間絶縁膜３８に設けられたコンタクトホール４
０を介して接続される下部配線電極３６と上部配線電極
４２とは変質層やエッチング残渣が除去された面で接続
されるため、接続抵抗の増加がほとんどなく、電気特性
が安定する。

【００３６】以上、本発明に係る半導体装置及びその製
造方法の実施例を原稿読み取り装置を例に詳述したが、
本発明はかかる実施例に限定されるものではない。

【００３７】たとえば図３(a) に示すように、絶縁基板
１２の上に第１の下部電極層２４、第２の下部電極層２
５及び半導体層２６を形成した後、所定の位置にパター
ン化されたレジスト膜３０を形成して、同図(b) に示す
ように半導体層２６をドライエッチングし、半導体部１
６を形成する。かかるドライエッチングにより、第２の
下部電極層２５の表面がエッチングガスのフッ素系成分
により変質させられ、更にレジスト膜３０やエッチング
ガス成分のエッチング残渣（３２）が付着させられる。

【００３８】そこで、同図(c) に示すように、前述と同
様に同じレジスト膜３０を用いて第２の下部電極層２５
をエッチングし、変質層３２のフッ素化合物やエッチン
グ残渣（３２）をエッチングされる第２の下部電極層２
５とともに除去し、第２の下部電極３１を形成する。そ
の後、必要に応じてレジスト膜３０を除去した後、図４
(a) に示すように、レジスト膜３０とは異なるパターン
のレジスト膜４６を所定の位置に形成し、前述と同様に
して第１の下部電極層２４をエッチングして、同図(b)
に示すように、第１の下部電極３３と第２の下部電極３
１から成る下部電極１４と下部配線電極３６などを形成
する。次いで、レジスト膜４６を除去した後、同図(c)
に示すように、上部電極層４８が前記公知の手法により
被着させられる。この上部電極層４８の所定位置にパタ
ーン化されたレジスト膜５０を形成した後、上部電極層
４８をエッチングして図２(b) に示すように上部電極１
８が形成される。その後は前述と同様にして原稿読み取
り装置１０が製造されることになる。

【００３９】このように本発明に係る半導体装置及びそ
の製造方法は絶縁基板上に少なくとも第１の下部電極
層、第２の下部電極層及び半導体層を被着積層した後、
半導体層をフッ素系などのエッチングガスを用いてドラ
イエッチングした後、続いて同じレジスト膜を用いて第
２の下部電極層をエッチングし、第２の下部電極層の表
面に生成したフッ素化合物などによる変質層や、あるい
はダメージが与えられたレジスト膜などから生じたエッ
チング残渣を第２の下部電極層とともに除去したことに
ある。かかる製造方法において、半導体層をドライエッ
チングする際、絶縁基板の表面は第１及び第２の下部電
極層により覆われていて、絶縁基板がドライエッチング
されることはなく、したがって絶縁基板の成分が飛散さ
せられることはない。また、半導体層のドライエッチン
グに伴い、露出させられた第２の下部電極層の表面に生
じたエッチング成分による変質層や、付着したエッチン
グ残渣は第２の下部電極層のエッチングによって除去さ
れ、清浄な表面の第１の下部電極層が露出させられる。
そこで、この露出させられた第１の下部電極層について
エッチングを行い、下部電極や下部配線電極などを形成
し、続いて後工程を行うように構成しているため、後工
程でトラブルが発生することはほとんどなく、製品の収
率が大幅に向上することになる。

【００４０】以上の実施例によって製造された原稿読み
取り装置１０はいずれも図２(c) に示すように、絶縁基
板１２上に１又は複数の半導体素子２０であるフォトダ
イオードと、そのフォトダイオード（２０）に対応して
半導体素子２２であるブロッキングダイオードとが形成
され、これらフォトダイオード（２０）とブロッキング
ダイオード（２２）とが下部電極１４により逆極性に直
列接続されて構成されたものである。

【００４１】また、図５に示すように、原稿読み取り装
置５２は半導体素子５４であるフォトダイオードと半導
体素子５６であるブロッキングダイオードとが絶縁基板
１２上に設けられた層間絶縁膜５８を介して接続電極６
０によって逆極性に直列接続された形式のものであって
も良い。かかる実施例においても、半導体層を反応性イ
オンエッチングにより半導体部６２を形成した後、第２
の下部電極層をエッチングすることにより、フッ化物に
より変質させられたり、あるいはエッチング残渣が付着
させられた第２の下部電極層（６３）を除去して、表面
が清浄な第１の下部電極層（６４）が露出させられるよ
うに構成されている。かかる構成の原稿読み取り装置５
２においては、前述の効果に加えて、更に下部配線電極
６６とともに形成される取出し電極においては、その表
面に変質層やエッチング残渣がないため、安定したワイ
ヤーボンディング性が得られる。

【００４２】更に、本発明が適用される半導体装置はフ
ォトダイオードとブロッキングダイオードとから構成さ
れた原稿読み取り装置に限定されるものではなく、フォ
トダイオードのみから成る原稿読み取り装置であっても
良く、更にフォトセンサや太陽電池などの半導体装置で
あっても良い。また、半導体部はpin 型あるいはnip型
のアモルファスシリコンに限定されるものではなく、ア
モルファスシリコンa-Si、水素化アモルファスシリコン
a-Si:H、水素化アモルファスシリコンカーバイドa-SIC:
H 、アモルファスシリコンナイトライドなどの他、シリ
コンと炭素、ゲルマニウム、スズなどの他の元素との合
金からなるアモルファスシリコン系半導体の非晶質ある
いは微結晶を pin型、 nip型、ni型、pn型、 MIS型、ヘ
テロ接合型、ホモ接合型、ショットキーバリアー型ある
いはこれらを組み合わせた型などに構成したものが用い
られ、その他アモルファスシリコン系以外のたとえばGa
As系やCdS-CdSe系などの半導体であっても良いが、特に
アモルファス系半導体が好ましく、更にアモルファスシ
リコン系半導体が最も好ましい。

【００４３】また、上述の実施例では上部電極層のエッ
チング工程と半導体層のエッチング工程を同じレジスト
パターンを用いてパターニングしているが、それぞれ異
なるレジストパターンを形成して、それによってパター
ニングしても良いのは当然である。また、下部電極を形
成する下部電極層の成膜は２層が形成されれば充分であ
るが、２層に限定されるものではなく、３層以上で構成
しても良い。下部電極層を３層以上で構成する場合、少
なくとも半導体層と接する最上層の下部電極層は半導体
層をパターニングするのに使用したレジスト膜によりエ
ッチングし、その最上層の下部電極層より下の下部電極
層は異なるパターンのレジスト膜を形成してパターニン
グされる。なお、この下部電極のパターン形状はなんら
限定されるものではない。更に、半導体層及び最上層の
下部電極層をパターニングするのに使用したレジスト膜
３０は、それを除去した後、異なるパターンのレジスト
膜３４を形成しても良いが、レジスト膜３０を除去せず
にその上から異なるパターンのレジスト膜３４を形成し
ても良く、なんら限定されない。

【００４４】次に、エッチングガスとして四フッ化炭素
CF₄や六フッ化イオウSF₆などのフッ素系ガスのみを用
いても良いが、さらにこのフッ素系ガスに O₂,CHF₃,
He,N₂, CF₄などの成分を添加してエッチングガスとし
ても良い。また、絶縁基板としてガラス基板の他、特に
限定されるものではない。更に、半導体装置を構成する
のにあたり、絶縁基板上に一体的に形成されることがあ
る層間絶縁膜や絶縁保護膜はシリコン酸化物やシリコン
窒化物、シリコンオキシナライドなどが用いられ、なん
ら限定されるものではないのは当然である。その他、本
発明はその趣旨を逸脱しない範囲内で、当業者の知識に
基づき種々なる改良、修正、変形を加えた態様で実施し
得るものである。

【００４５】

【発明の効果】本発明に係る半導体装置及びその製造方
法は、半導体層のドライエッチングの際に生ずる下部電
極層の表面の変質層やエッチング残渣を、少なくとも２
層以上から構成される下部電極層の最上層をエッチング
することによって除去した後、露出させられた下層の下
部電極層をパターン化するようにしているため、その下
層の下部電極層をパターン化するとき、レジスト膜と下
層の下部電極層との密着性が向上し、また、レジストの
塗布時に欠陥が生ずることもなくなる。更に、下部電極
などにエッチングのばらつきが少なくなり、またエッチ
ング残りもなくなり、収率が大幅に向上する。また、２
層以上の下部電極層のうち少なくとも最上層の下部電極
層をエッチングするときのレジスト膜は半導体層をパタ
ーニングするためのレジスト膜と同じであるため、工程
数の増加は下部電極層のエッチング工程が増えるだけで
あり、スループットが低下することはほとんどない。

【００４６】更に、層間絶縁膜に設けられたコンタクト
ホールを介して接続される下部配線電極と上部配線電極
とは変質層やエッチング残渣が除去されているため、清
浄な面で接続されることになり、接続抵抗の増加がなく
なり、電気特性が安定する。また、下部配線電極ととも
に形成される取出し電極においても、変質層やエッチン
グ残渣が除去されているため、密着性が向上するだけで
なく、上部電極となるアルミニウムAlの膜質の低下もな
く、安定したワイヤーボンディング性が得られる。

【図面の簡単な説明】

【図１】本発明に係る半導体装置及びその製造方法の製
造工程を説明するための断面説明図であり、同図(a) は
絶縁基板に第１の下部電極層、第２の下部電極層、半導
体層及び上部電極層を形成した状態を示す図、同図(b)
は上部電極層と半導体層をパターニングした状態を示す
図、同図(c) は露出させられた第２の下部電極層の表面
に生じた変質層やポリマー残渣を第２の下部電極層をエ
ッチングして除去した状態を示す図である。

【図２】図１に示す半導体装置の製造工程の続きを説明
するための断面説明図であり、同図(a) は第１の下部電
極層をパターン化するレジスト膜を形成した状態を示す
図、同図(b) は第１の下部電極層をパターニングした状
態を示す図、同図(c) は製造された半導体装置を示す図
である。

【図３】本発明に係る半導体装置及びその製造方法の他
の実施例を説明するための断面説明図であり、同図(a)
は絶縁基板に第１の下部電極層、第２の下部電極層及び
半導体層を形成した状態を示す図、同図(b) は半導体層
をパターニングした状態を示す図、同図(c) は露出させ
られた第２の下部電極層の表面に生じた変質層やポリマ
ー残渣を第２の下部電極層をエッチングして除去した状
態を示す図である。

【図４】図３に示す半導体装置の製造工程の続きを説明
するための断面説明図であり、同図(a) は第１の下部電
極層をパターン化するレジスト膜を形成した状態を示す
図、同図(b) は第１の下部電極層をパターニングした状
態を示す図、同図(c) は上部電極層を形成した状態を示
す図である。

【図５】本発明に係る半導体装置及びその製造方法によ
り製造される他の半導体装置の実施例を示す断面説明図
である。

【図６】従来の半導体装置の製造工程を説明するための
断面説明図であり、同図(a) は絶縁基板に下部電極層、
半導体層及び上部電極層を形成した状態を示す図、同図
(b) は上部電極層と半導体層をパターニングした状態を
示す図である。

【図７】図６に示す従来の半導体装置の製造工程の続き
を説明するための断面説明図であり、同図(a) は下部電
極層をパターン化するレジスト膜を形成した状態を示す
図、同図(b) は下部電極層をパターニングした状態を示
す図である。

【符号の説明】

１０，５２；原稿読み取り装置（半導体装置）１２；絶縁基板１４；下部電極１６，６２；半導体部１８；上部電極２０，２２，５４，５６；半導体素子２４，６４；第１の下部電極層２５，６３；第２の下部電極層２６；半導体層２８，４８；上部電極層３０，３４，４６，５０；レジスト膜３１；第２の下部電極３２；変質層及びポリマー残渣３３；第１の下部電極３６，６６；下部配線電極３８，５８；層間絶縁膜４０；コンタクトホール４２；上部配線電極

Claims

【特許請求の範囲】

【請求項１】絶縁基板上に、少なくとも下部電極と半
導体部と上部電極とから成る半導体素子を１又は複数備
えて構成される半導体装置において、前記下部電極が２
層以上から成り、少なくとも半導体部側の下部電極が該
半導体部とほぼ同一のパターン形状を成すとともに、絶
縁基板側の下部電極が前記パターン形状とは異なるパタ
ーン形状を成すことを特徴とする半導体装置。
【請求項２】前記半導体装置がフォトダイオード、ブ
ロッキングダイオード、及び層間絶縁膜により分離され
たマトリックス配線を有する原稿読み取り装置であるこ
とを特徴とする請求項１に記載する半導体装置。
【請求項３】絶縁基板上に、少なくとも下部電極と半
導体部と上部電極とから成る半導体素子を１又は複数備
えて構成される半導体装置の製造方法において、前記絶
縁基板上に少なくとも異なる材質から成る２層以上の下
部電極層と半導体層とを順次積層し、該積層された半導
体層をパターニングして半導体部を形成した後、同一の
パターンで少なくとも最上層の下部電極層をパターニン
グし、更に前記パターンとは異なるパターンでその下層
の下部電極層をパターニングすることを特徴とする半導
体装置の製造方法。
【請求項４】絶縁基板上に、少なくとも下部電極と半
導体部と上部電極とから成る半導体素子を１又は複数備
えて構成される半導体装置の製造方法において、前記絶
縁基板上に少なくとも異なる材質から成る２層以上の下
部電極層、半導体層及び上部電極層を順次積層し、該積
層された上部電極層及び半導体層をパターニングして上
部電極及び半導体部を形成した後、同一のパターンで少
なくとも最上層の下部電極層をパターニングし、更に前
記パターンとは異なるパターンでその下層の下部電極層
をパターニングすることを特徴とする半導体装置の製造
方法。