JPH06163973A

JPH06163973A - 半導体装置の製造方法

Info

Publication number: JPH06163973A
Application number: JP4339807A
Authority: JP
Inventors: Kenji Kobayashi; 健二小林; Shinichiro Kurata; 愼一郎倉田; Tadashi Oohayashi; 只志大林
Original assignee: Kanegafuchi Chemical Industry Co Ltd
Current assignee: Kanegafuchi Chemical Industry Co Ltd
Priority date: 1992-11-25
Filing date: 1992-11-25
Publication date: 1994-06-10

Abstract

(57)【要約】【目的】半導体装置の製造工程における半導体層のパ
ターン化に伴って下部電極層の表面に生ずる変質層やエ
ッチング残渣などの悪影響をなくし、それによって下部
電極層に形成されるレジスト膜の欠陥を減少させるとと
もに、下部電極層によって形成された下部電極や下部配
線電極における外部配線などとの接続部において電気特
性を向上させ、収率を向上させることにある。【構成】絶縁基板１２上に下部電極層２４、半導体層
２６及び上部電極層２８を積層した後、レジスト膜３０
により上部電極層２８と半導体層２６を順にエッチング
するのに際し、半導体層２６を六フッ化イオウSF₆を主
成分とするエッチングガスによりパターニングした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置、たとえば原
稿読み取り装置などの製造方法に関する。

【０００２】

【従来の技術】半導体装置、たとえば原稿読み取り装置
はファクシミリやイメージスキャナ、電子黒板、電子複
写機などにおいて、原稿上の画像情報を読み取るための
原稿読み取り部などに使用されている。かかる原稿読み
取り装置をはじめとする半導体装置は一般に下部電極、
半導体部及び上部電極から成る半導体素子を１又は複数
個備えて構成されている。

【０００３】この原稿読み取り装置はフォトリソグラフ
ィ法を用いて、概略次のようにして製造されている。ま
ず図６(a) に示すように、絶縁基板100 の上に下部電極
層102 、半導体層104 及び上部電極層106 を順に積層す
る。次いで、同図に仮想線で示すように所定の位置にレ
ジスト膜108 を被着させて、同図(b) に示すように上部
電極層106 をウエットエッチングによってパターン化し
て上部電極110 を形成する。更に、上部電極110 と半導
体部112 のパターン形状は通常同じであることから同じ
レジスト膜108 を用いて、同図に示すように半導体層10
4 をドライエッチングによってパターン化して半導体部
112 を形成する。その後、図７(a) に示すようにレジス
ト膜108 を除去した後、所定の位置に異なるパターンの
レジスト膜109 を被着させて、同図(b) に示すように下
部電極層102 を下部電極114 や下部配線電極116 などの
所定のパターンに形成する。このようにして得られた下
部電極114 、半導体部112 及び上部電極110 から成る半
導体素子118 が１又は複数配置されて構成された原稿読
み取り装置が製造されている。

【０００４】この原稿読み取り装置の製造方法におい
て、エッチング方法は被エッチング材の材質に対応して
種々選定され、上部電極層106 の材質がＩＴＯや SnO₂
などであることから、この上部電極層106 のパターニン
グは薬液に浸液して行うウエットエッチングによって行
われている。一方、半導体層104 の材質はアモルファス
シリコンなどであることから、この半導体層104 のパタ
ーニングは四フッ化炭素CF₄を主成分とする反応性イオ
ンエッチングなどのドライエッチングによって行われて
いる。この反応性イオンエッチングはより具体的には四
フッ化炭素CF₄と酸素Ｏ₂との流量比を１０対１に調整
し、更にエッチング圧力を５〜１０Paに、ＲＦパワー密
度を０．１〜０．７W/cm²に調整して行われている。

【０００５】なお、上部電極層106 や半導体層104 のパ
ターニングにおいてエッチング残りがあると、素子間の
短絡が発生したり、素子の特性がばらついたりするた
め、エッチング残りをなくすことを目的に、一定時間、
オーバーエッチングしている。たとえば、反応性イオン
エッチングによる半導体層104 のパターニングに要する
エッチング時間は、半導体層104 の膜厚のばらつきとエ
ッチング速度のばらつきを考慮して、半導体層104 の平
均膜厚を平均エッチング速度で割って得られる平均エッ
チング時間に、さらに１０〜５０％のオーバーエッチン
グ時間を加えて設定されていて、エッチング残りが生じ
ないようにしている。

【０００６】

【発明が解決しようとする課題】かかる原稿読み取り装
置の製造方法において、半導体層104 のドライエッチン
グにより露出する下部電極層102 の表面には、四フッ化
炭素CF₄を主成分とするエッチングガスを用いているた
めフッ化物などが生成し、その表面が変質してしまうと
いう問題があった。これは下部電極層102 の表面がエッ
チングガスに曝される時間が長い程、すなわち半導体層
104 のエッチング速度が速い箇所で著しく変質してい
た。

【０００７】また、半導体層104 を四フッ化炭素CF₄を
主成分とするエッチングガスを用いてドライエッチング
する際に、かかるエッチングガスによるレジスト膜のエ
ッチング速度に対する被エッチング物質である半導体層
のエッチング速度の比、すなわち選択比が小さいため、
レジスト膜がダメージを受け易く、レジスト膜108 の成
分やエッチングガス成分などによるポリマー残渣が下部
電極層102 の表面に残るという問題があった。

【０００８】下部電極層102 の表面に生ずるこれらの欠
陥により、下部電極層102 をパターン化する際にその表
面に被着させられるレジスト膜109 との密着性が悪化
し、また、レジストを塗布する時に、ポリマー残渣の影
響によりレジスト膜に生ずる欠陥が増加するという問題
があった。また、下部電極層102 の表面に生ずる変質層
が原因して、下部電極層102 のエッチング速度が遅くな
り、しかも箇所によってエッチング速度が大きくばらつ
くため、下部電極層102 のエッチング残りが発生し易く
なる。その結果、原稿読み取り装置の収率が著しく低下
するという問題があった。

【０００９】更に、下部電極層102 によって形成された
下部配線電極116 と半導体素子114の上部電極110 とが
層間絶縁膜に設けられたコンタクトホールを介して上部
配線電極により接続されるが、下部配線電極116 と上部
配線電極との接続部で接続抵抗が増加し、電気特性を不
安定にするという問題もあった。

【００１０】また、他の構成に係る下部配線電極と一体
に取出し電極部が形成される形式の半導体装置において
は、前述と同様に下部電極層(102) により形成された下
部配線電極(116) の取出し電極部にもエッチング残渣が
付着しているため、その取出し電極部におけるワイヤー
ボンディング性を改善するために被着させられたアルミ
ニウムAlの薄膜が変化させられ、ワイヤーボンディング
性が低下するという問題があった。

【００１１】そこで、本発明者らはこのような問題点を
解決するため鋭意研究を重ねた結果、本発明に至ったの
である。

【００１２】

【課題を解決するための手段】本発明に係る半導体装置
の製造方法の要旨とするところは、絶縁基板上に、少な
くとも下部電極と半導体部と上部電極とから成る半導体
素子を１又は複数備えて構成される半導体装置の製造方
法において、前記絶縁基板上に少なくとも下部電極層と
半導体層とを順次積層し、該積層された半導体層と下部
電極層をそれぞれパターニングして半導体部を形成する
のに際し、前記半導体層を六フッ化イオウSF₆を主成分
とするエッチングガスを用いてパターニングすることに
ある。

【００１３】また、本発明に係る半導体装置の製造方法
の他の要旨とするところは、絶縁基板上に、少なくとも
下部電極と半導体部と上部電極とから成る半導体素子を
１又は複数備えて構成される半導体装置の製造方法にお
いて、前記絶縁基板上に少なくとも下部電極層、半導体
層及び上部電極層を順次積層し、該積層された上部電極
層、半導体層及び下部電極層をそれぞれパターニングし
て半導体部を形成するのに際し、前記半導体層を六フッ
化イオウSF₆を主成分とするエッチングガスを用いてパ
ターニングすることにある。

【００１４】更に、本発明に係る半導体装置の製造方法
の更に他の要旨とするところは、絶縁基板上に、少なく
とも下部電極とアモルファスシリコン系半導体から成る
半導体部と上部電極とから成る半導体素子を１又は複数
備えて構成される半導体装置の製造方法において、前記
半導体部が形成されるアモルファスシリコン系半導体層
を六フッ化イオウSF₆を主成分とするエッチングガスを
用いてパターニングすることにある。

【００１５】次に、かかる半導体装置の製造方法におい
て、前記半導体装置がフォトダイオード、ブロッキング
ダイオード、及び層間絶縁膜により分離されたマトリッ
クス配線を有する原稿読み取り装置であることにある。

【００１６】

【作用】本発明に係る半導体装置の製造方法は、絶縁基
板上に少なくとも下部電極層と半導体層と必要に応じて
上部電極層を順に積層した後、その最上層にレジスト膜
を形成する。次に、逆の順に必要な上部電極層と半導体
層をそれぞれエッチングして上部電極と半導体部とを形
成する。この半導体層のエッチングにおいて、エッチン
グガスとして六フッ化イオウSF₆を主成分とするガスを
用いることにより、露出させられた下部電極層の表面に
エッチング成分との化合物などが生成することはほとん
どなく、したがって下部電極層の表面に変質層が形成さ
れることはほとんどない。しかも、六フッ化イオウSF₆
を主成分とするガスを用いることにより、レジスト膜が
ダメージを受けることはほとんどなく、レジスト成分や
ガス成分などのポリマー残渣が発生することはほとんど
なく、したがって、エッチングに伴うポリマー残渣が下
部電極層の露出させられた表面に付着することはほとん
どない。

【００１７】そこで、半導体層をエッチングした後、直
ちにそのレジスト膜を除去し、次いで所定の位置にパタ
ーン化されたレジスト膜を形成して、下部電極層をエッ
チングによりパターン化する。かかる下部電極層により
形成された下部電極及び下部配線電極などの表面には化
合物やエッチング残渣などがほとんど付着していないた
め、層間絶縁膜に設けられたコンタクトホールなどを介
して接続された下部配線電極と上部配線電極とは良好に
密着する。また、下部配線電極などと一体的に取出し電
極が形成される形式の半導体装置にあっては、その取出
し電極におけるワイヤーボンディングも安定した性能が
得られる。

【００１８】

【実施例】次に、本発明に係る半導体装置の製造方法の
実施例を図面に基づいて詳しく説明する。

【００１９】半導体装置として半導体素子であるフォト
ダイオード及びブロッキングダイオードと、マトリック
ス配線とを有する原稿読み取り装置を例にして説明す
る。図２(b) に示すように、本発明方法により製造され
る原稿読み取り装置１０は絶縁基板１２上に下部電極１
４と半導体部１６と上部電極１８とから成る１対の半導
体素子２０（フォトダイオード），２２（ブロッキング
ダイオード）が複数配列させられて構成されている。こ
のような構造の原稿読み取り装置１０は概略次のように
して製造される。

【００２０】図１(a) に示すように、先ずガラスなどか
ら成る絶縁基板１２上に下部電極層２４、半導体層２６
及び上部電極層２８をこの順にそれぞれ成膜して積層す
る。下部電極層２４の材質は絶縁基板１２との被着性に
優れ且つ電気的良導体であるとともに半導体層２６に拡
散し得ない材質であることが必要で、クロムCr, チタン
Ti, ニッケルNi, モリブデンMo, タンタルTa, プラチナ
Pt, パラジウムPdなどが用いられ、その膜厚は目的とす
る原稿読み取り装置１０の性能や膜の種類によって種々
設定され、好ましくは５００〜５０００Å程度の範囲で
成膜される。ここで、下部電極層２４の材料としてクロ
ムCrを選定した場合、スパッタリング装置のスパッタ室
内を１×１０^-3Ｐａ以下の高真空に保ちながら、成膜時
の基板温度が室温から２５０℃になるように設定し、放
電ガスとしてアルゴンガスをスパッタ室内に導入する。
そして、スパッタ圧力が０．１〜１．５Ｐａになるよう
に調整し、ＤＣ電源を用いて１〜１０Ｗ／cm²の電力で
スパッタして、金属膜が成膜される。

【００２１】また、半導体層２６はたとえば水素化アモ
ルファスシリコンa-Si:Hを用いてｐｉｎ構造のフォトダ
イオードの構造に堆積されたものが用いられる。すなわ
ち、先ずホウ素Ｂあるいは周期律表第３族の元素をドー
プしたｐ形a-Si:H、ノンドープのｉ形a-Si:H、リンＰあ
るいは周期律表第５族の元素をドープしたｎ形a-Si:Hを
順に堆積して形成され、これらｐ層，ｉ層，ｎ層は真空
を保持しつつ連続して成膜するのが好ましい。なお、本
実施例ではｐｉｎ構造に限らず、逆の順に積層したｎｉ
ｐ構造であっても良い。

【００２２】更に、半導体層２６の上に成膜される上部
電極層２８はＩＴＯや SnO₂,ZnO₂あるいはこれらを積
層したものが用いられ、スパッタリング法や蒸着法によ
り成膜温度が室温〜２００℃で、膜厚が３００〜２００
０Åの範囲になるように成膜される。ここで、上部電極
層２８としてＩＴＯを成膜する場合、スパッタリング装
置のスパッタ室内を１×１０^-3Ｐａ以下の高真空に保ち
ながら、成膜時の温度が１５０℃以下になるように設定
し、放電ガスとしてアルゴンガスと酸素ガスの混合ガス
をスパッタ室内に導入し、そして、スパッタ圧力が０．
２〜１Ｐａになるように調整して、ＤＣ電源を用いて
０．４〜２Ｗ／cm²の電力でスパッタし、成膜される。
放電ガス中の酸素ガスの組成は０．１〜２ mol％であ
り、スパッタターゲットは酸化インジウム−酸化錫系の
焼結体ターゲットを用い、その酸化錫の成分は５〜１５
ｗｔ％のものが用いられる。

【００２３】このようにして絶縁基板１２の上に下部電
極層２４、半導体層２６及び上部電極層２８を順に成膜
した後、この上部電極層２８と半導体層２６をパターン
化して半導体素子２０，２２を形成するため、同図１
(a) に仮想線で示すように、フォトリソグラフィ法によ
り所定の位置にレジスト膜３０が形成される。形成され
たレジスト膜３０により所望のパターン形状の上部電極
層２８が保護され、その残余がウエットエッチングされ
て、同図(b) に示すように上部電極１８が形成される。
すなわち、エッチング液はたとえば、ＩＴＯのウエット
エッチングは一般的な塩酸と硝酸の混合溶液が用いら
れ、室温〜５０℃の液温で、レジスト膜３０が被着され
た絶縁基板１２をその混合溶液に浸液して、レジスト膜
３０に覆われていない上部電極層２８の箇所がエッチン
グされるのである。

【００２４】次いで同図(b) に示すように、半導体部１
６のパターン形状と寸法は上部電極１８とほぼ同じであ
るため、上部電極１８をパターン化するために使用した
レジスト膜３０をそのまま使用し、ドライエッチングに
よって半導体層２６のパターニングが行われ、半導体部
１６が形成される。半導体層２６は反応性イオンエッチ
ング（Reactive Ion Etching; ＲＩＥ）によってパター
ニングされ、エッチングガスとして六フッ化イオウSF₆
を主成分とするガスが用いられる。より具体的には、半
導体層２６がアモルファスシリコンによって形成されて
いる場合、平行平板型エッチング装置を用い、六フッ化
イオウSF₆ガスを導入し、圧力を約５〜２０Ｐａにし、
周波数１３．５６ＭHzの高周波電源を用い、ＲＦパワー
として電極に０．１〜０．７Ｗ／cm²を印加して行われ
る。

【００２５】ここで、半導体層２６の膜厚は大面積の絶
縁基板１２上の各場所において均一ではなく、若干のば
らつきがある。一方、反応性イオンエッチングによるエ
ッチング速度も絶縁基板１２の各場所において若干のば
らつきがある。このため、半導体層２６の膜厚が薄い箇
所などではエッチングが早く完了し、下地の下部電極層
２４が露出させられる。そして、所定の平均エッチング
時間が経過した後、予め設定されたオーバーエッチング
時間が終了して、エッチング作業が完了する。この作業
の完了に至るまで、半導体層２６の膜厚が薄い箇所やエ
ッチング速度の速い箇所から下地が露出させられ、次第
にその露出させられる下地の領域が広がり、レジスト膜
３０によって覆われていない箇所は全てエッチングされ
ることになる。

【００２６】このエッチング作用において、反応性イオ
ンエッチングのラジカルや活性イオンなどのアモルファ
スシリコンと反応する反応種は下部電極層２４の構成成
分とほとんど反応しないため、エッチングされたり、フ
ッ化物の生成による変質層が発生したりすることはな
く、また、絶縁基板１２は下部電極層２４に覆われてい
るため、エッチングされることはない。更に、エッチン
グガスSF₆によるレジスト膜３０のダメージは小さいた
め、レジスト膜３０の成分やエッチングガスの成分など
によるポリマー残渣の発生もほとんどない。

【００２７】このように六フッ化イオウSF₆を用いて、
半導体層２６をエッチングすることにより、露出させら
れた下部電極層２４の表面にはほとんどポリマー残渣な
どが付着していない。次に、上部電極１８上のレジスト
膜３０が公知の手法により除去される。レジスト膜３０
を除去した後、同図１(c) に示すように、レジスト膜３
０のパターンとは異なる所望の下部電極と必要な下部配
線電極のパターン形状をしたレジスト膜３４が所定の位
置に形成される。

【００２８】そして、次に下部電極層２４を溶かす所定
の薬液、すなわち下部電極層２４がクロムCrから成ると
きは硝酸第２セリウムアンモニウムと過塩素酸からなる
薬液を用いてエッチングし、図２(a) に示すように、下
部電極１４と下部配線電極３６などが形成され、その
後、レジスト膜３４が除去される。なお、下部電極層２
４がモリブデンMoから成るときは、エッチング液として
燐酸、硝酸及び酢酸の混合液が用いられる。ここで、六
フッ化イオウSF₆を用いてエッチング残渣の付着がほと
んどなく、しかも変質層の発生がほとんどないように下
部電極層２４が露出させられ、その下部電極層２４の上
にレジスト膜３４が形成されるため、レジストを塗布す
る際のレジストの欠陥が減少するだけでなく、レジスト
膜３４の密着性が向上し、下部電極層２４のエッチング
が正確になされることになる。

【００２９】レジスト膜３４を除去した後は、公知の手
法により層間絶縁膜３８を被着するとともに、その層間
絶縁膜３８にコンタクトホール４０を設け、更に上部配
線電極４２などを形成してマトリックス配線を構成した
後、絶縁保護膜４４で覆って原稿読み取り装置１０が製
造されるのである。

【００３０】以上の製造方法により得られた原稿読み取
り装置１０において、半導体層２６のドライエッチング
を六フッ化イオウSF₆を用いているので、下部電極層２
４の表面に変質層が生じたり、エッチング残渣が付着す
ることがほとんどなく、レジスト膜３４と下部電極層２
４との密着性が向上し、また、レジストの塗布時に欠陥
が生ずることもなくなる。更に、下部電極層２４表面に
変質層がないため、エッチングのばらつきが少なくな
り、またエッチング残りもなくなり、収率が大幅に向上
する。

【００３１】また、下部電極層２４のエッチング工程を
行う前に、下部電極層２４の表面を処理する工程を必要
としないため、スループットが低下することはない。更
に、層間絶縁膜３８に設けられたコンタクトホール４０
を介して接続される下部配線電極３６と上部配線電極４
２とは変質層やエッチング残渣がほとんどない面で接続
されるため、接続抵抗の増加がほとんどなく、電気特性
が安定する。

【００３２】以上、本発明に係る半導体装置の製造方法
の実施例を原稿読み取り装置を例に詳述したが、本発明
方法はかかる実施例に限定されるものではない。

【００３３】たとえば図３(a) に示すように、絶縁基板
１２の上に下部電極層２４及び半導体層２６を形成した
後、所定の位置にパターン化されたレジスト膜３０を形
成して、同図(b) に示すように半導体層２６を六フッ化
イオウSF₆を用いてドライエッチングし、半導体部１６
を形成する。かかるドライエッチングにより、下部電極
層２４の表面が変質させられたり、あるいはレジスト膜
３０のエッチング残渣が付着させられたりすることはな
い。

【００３４】次いで、レジスト膜３０を除去した後、同
図(c) に示すようにレジスト膜３０とは異なるパターン
のレジスト膜４６を所定の位置に形成し、前述と同様に
して下部電極層２４をエッチングして図４(a) に示すよ
うに、下部電極１４と下部配線電極３６などを形成す
る。次いで、レジスト膜４６を除去した後、同図(b) に
示すように、上部電極層４８が前記公知の手法により被
着させられる。この上部電極層４８の所定位置にパター
ン化されたレジスト膜５０を形成した後、上部電極層４
８をエッチングして図２(a) に示すように上部電極１８
が形成される。その後は前述と同様にして原稿読み取り
装置１０が製造されることになる。

【００３５】このように本発明に係る半導体装置の製造
方法は絶縁基板上に少なくとも下部電極層と半導体層と
を被着積層した後、半導体層を六フッ化イオウSF₆を用
いてドライエッチングして、下部電極層の表面を変質さ
せたり、あるいはレジスト膜にダメージを与えてエッチ
ング残渣を発生させないようにしたことにある。かかる
製造方法により、半導体層をドライエッチングする際、
絶縁基板の表面は下部電極層により覆われていて、絶縁
基板がドライエッチングされることはなく、したがって
絶縁基板の成分が飛散させられることはない。また、半
導体層のドライエッチングに伴い、露出させられた下部
電極層の表面がエッチング成分により変質させられた
り、エッチング残渣が付着することはほとんどない。そ
こで、この露出させられた下部電極層についてエッチン
グを行い、下部電極や下部配線電極などを形成し、続い
て後工程を行うように構成しているため、後工程でトラ
ブルが発生することはほとんどなく、製品の収率が大幅
に向上することになる。

【００３６】以上の実施例によって製造された原稿読み
取り装置１０はいずれも図２(b) に示すように、絶縁基
板１２上に１又は複数の半導体素子２０であるフォトダ
イオードと、そのフォトダイオード（２０）に対応して
半導体素子２２であるブロッキングダイオードとが形成
され、これらフォトダイオード（２０）とブロッキング
ダイオード（２２）とが下部電極１４により逆極性に直
列接続されて構成されたものである。

【００３７】また、図５に示すように、原稿読み取り装
置５２は半導体素子５４であるフォトダイオードと半導
体素子５６であるブロッキングダイオードとが絶縁基板
１２上に設けられた層間絶縁膜５８を介して接続電極６
０によって逆極性に直列接続された形式のものであって
も良い。かかる実施例においても、半導体層を反応性イ
オンエッチングにより半導体部６２を形成するとき、エ
ッチングガスとして六フッ化イオウSF₆を用いることに
より、下部電極層（６４）の表面を変質させたり、ある
いはエッチング残渣を付着させないようにして、形成し
ている。かかる構成の原稿読み取り装置５２において
は、前述の効果に加えて、更に下部配線電極６６ととも
に形成される取出し電極の表面に変質層やエッチング残
渣がほとんどないため、安定したワイヤーボンディング
性が得られることになる。

【００３８】更に、本発明方法が適用される半導体装置
はフォトダイオードとブロッキングダイオードとから構
成された原稿読み取り装置に限定されるものではなく、
フォトダイオードのみから成る原稿読み取り装置であっ
ても良く、更にフォトセンサや太陽電池などの半導体装
置であっても良い。また、半導体部はpin 型あるいはni
p 型のアモルファスシリコンに限定されるものではな
く、アモルファスシリコンa-Si、水素化アモルファスシ
リコンa-Si:H、水素化アモルファスシリコンカーバイド
a-SIC:H 、アモルファスシリコンナイトライドなどの
他、シリコンと炭素、ゲルマニウム、スズなどの他の元
素との合金からなるアモルファスシリコン系半導体の非
晶質あるいは微結晶を pin型、 nip型、ni型、pn型、 M
IS型、ヘテロ接合型、ホモ接合型、ショットキーバリア
ー型あるいはこれらを組み合わせた型などに構成したも
のが用いられ、その他アモルファスシリコン系以外のた
とえばGaAs系やCdS-CdSe系などの半導体であっても良い
が、特にアモルファス系半導体が好ましく、更にアモル
ファスシリコン系半導体が最も好ましい。

【００３９】また、上述の実施例では上部電極層のエッ
チング工程と半導体層のエッチング工程を同じレジスト
パターンを用いてパターニングしているが、それぞれ異
なるレジストパターンを形成して、それによってパター
ニングしても良いのは当然である。また、下部電極を形
成する下部電極層の成膜は１層あるいは複数層によって
構成しても良く、この下部電極のパターン形状はなんら
限定されるものではない。

【００４０】次に、エッチングガスとして六フッ化イオ
ウSF₆のみを用いても良いが、この六フッ化イオウSF₆
に O₂, CHF₃,He, N₂, CF₄などの成分を添加してエ
ッチングガスとしても良い。また、絶縁基板としてガラ
ス基板の他、本発明が適用されるにはガラス質の基板で
あれば良い。更に、半導体装置を構成するのにあたり、
絶縁基板上に一体的に形成されることがある層間絶縁膜
や絶縁保護膜はシリコン酸化物やシリコン窒化物、シリ
コンオキシナライドなどが用いられ、なんら限定される
ものではないのは当然である。その他、本発明はその趣
旨を逸脱しない範囲内で、当業者の知識に基づき種々な
る改良、修正、変形を加えた態様で実施し得るものであ
る。

【００４１】

【発明の効果】本発明に係る半導体装置の製造方法は、
半導体層のドライエッチングを六フッ化イオウSF₆を主
成分とするエッチングガスにより行うようにしているた
め、半導体層のエッチングの際に生ずる下部電極層の表
面の変質層やエッチング残渣がほとんど発生しない。こ
のため、下部電極層をパターン化するとき、レジスト膜
と下部電極層との密着性が向上し、また、レジストの塗
布時に欠陥が生ずることもなくなる。更に、下部電極な
どのエッチングのばらつきが少なくなり、またエッチン
グ残りもなくなり、収率が大幅に向上する。

【００４２】更に、層間絶縁膜に設けられたコンタクト
ホールを介して接続される下部配線電極と上部配線電極
とは変質層やエッチング残渣がほとんど発生しないた
め、ほぼ清浄な面で接続されることになり、接続抵抗の
増加がなくなり、電気特性が安定する。また、下部配線
電極とともに形成される取出し電極においては、変質層
やエッチング残渣がほとんどないため、密着性が向上す
るだけでなく、上部電極となるアルミニウムAlの膜質の
低下もなく、安定したワイヤーボンディング性が得られ
る。

【図面の簡単な説明】

【図１】本発明に係る半導体装置の製造方法の製造工程
を説明するための断面説明図であり、同図(a) は絶縁基
板に下部電極層、半導体層及び上部電極層を形成した状
態を示す図、同図(b) は上部電極層と半導体層をパター
ニングした状態を示す図、同図(c) は下部電極層をパタ
ーン化するレジスト膜を形成した状態を示す図である。

【図２】図１に示す半導体装置の製造工程の続きを説明
するための断面説明図であり、同図(a) は下部電極層を
パターニングした状態を示す図、同図(b) は製造された
半導体装置を示す図である。

【図３】本発明に係る半導体装置の製造方法の他の実施
例を説明するための断面説明図であり、同図(a) は絶縁
基板に下部電極層及び半導体層を形成した状態を示す
図、同図(b) は半導体層をパターニングした状態を示す
図、同図(c) は下部電極層をパターン化するレジスト膜
を形成した状態を示す図である。

【図４】図３に示す半導体装置の製造工程の続きを説明
するための断面説明図であり、同図(a) は下部電極層を
パターニングした状態を示す図、同図(b) は上部電極層
を形成した状態を示す図である。

【図５】本発明に係る半導体装置の製造方法により製造
される他の半導体装置の実施例を示す断面説明図であ
る。

【図６】従来の半導体装置の製造工程を説明するための
断面説明図であり、同図(a) は絶縁基板に下部電極層、
半導体層及び上部電極層を形成した状態を示す図、同図
(b) は上部電極層と半導体層をパターニングした状態を
示す図である。

【図７】図６に示す従来の半導体装置の製造工程の続き
を説明するための断面説明図であり、同図(a) は下部電
極層をパターン化するレジスト膜を形成した状態を示す
図、同図(b) は下部電極層をパターニングした状態を示
す図である。

【符号の説明】

１０，５２；原稿読み取り装置（半導体装置）１２；絶縁基板１４；下部電極１６，６２；半導体部１８；上部電極２０，２２，５４，５６；半導体素子２４，６４；下部電極層２６；半導体層２８，４８；上部電極層３０，３４，４６，５０；レジスト膜３６，６６；下部配線電極３８，５８；層間絶縁膜４０；コンタクトホール４２；上部配線電極

Claims

【特許請求の範囲】

【請求項１】絶縁基板上に、少なくとも下部電極と半
導体部と上部電極とから成る半導体素子を１又は複数備
えて構成される半導体装置の製造方法において、前記絶
縁基板上に少なくとも下部電極層と半導体層とを順次積
層し、該積層された半導体層と下部電極層をそれぞれパ
ターニングして半導体部を形成するのに際し、前記半導
体層を六フッ化イオウSF₆を主成分とするエッチングガ
スを用いてパターニングすることを特徴とする半導体装
置の製造方法。
【請求項２】絶縁基板上に、少なくとも下部電極と半
導体部と上部電極とから成る半導体素子を１又は複数備
えて構成される半導体装置の製造方法において、前記絶
縁基板上に少なくとも下部電極層、半導体層及び上部電
極層を順次積層し、該積層された上部電極層、半導体層
及び下部電極層をそれぞれパターニングして半導体部を
形成するのに際し、前記半導体層を六フッ化イオウSF₆
を主成分とするエッチングガスを用いてパターニングす
ることを特徴とする半導体装置の製造方法。
【請求項３】絶縁基板上に、少なくとも下部電極とア
モルファスシリコン系半導体から成る半導体部と上部電
極とから成る半導体素子を１又は複数備えて構成される
半導体装置の製造方法において、前記半導体部が形成さ
れるアモルファスシリコン系半導体層を六フッ化イオウ
SF₆を主成分とするエッチングガスを用いてパターニン
グすることを特徴とする半導体装置の製造方法。
【請求項４】前記半導体装置がフォトダイオード、ブ
ロッキングダイオード、及び層間絶縁膜により分離され
たマトリックス配線を有する原稿読み取り装置であるこ
とを特徴とする請求項１乃至請求項３のいずれかに記載
する半導体装置の製造方法。