JPH06180553A - 表示装置の表示データ記憶方式 - Google Patents
表示装置の表示データ記憶方式Info
- Publication number
- JPH06180553A JPH06180553A JP35313492A JP35313492A JPH06180553A JP H06180553 A JPH06180553 A JP H06180553A JP 35313492 A JP35313492 A JP 35313492A JP 35313492 A JP35313492 A JP 35313492A JP H06180553 A JPH06180553 A JP H06180553A
- Authority
- JP
- Japan
- Prior art keywords
- display
- display data
- memory
- data
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
(57)【要約】
【目的】 文字、図形等の表示データが歪んで表示され
る等の問題が生じないダイナミックスキャン方式で表示
するマトリックス式表示装置を提供する。 【構成】 切り換え部２は、制御部１の命令に応じてメ
モリＡとメモリＢへの表示データの書き込み、読みだし
の動作を相互に切り換える。各メモリから伝送された表
示データはシフトレジスタ４１、ラッチ４２、表示ドラ
イバ４３を介し駆動信号（表示データ）としてＬＥＤ表
示パネル側に送られる。ダイナミックスキャン回路５
は、ＬＥＤ表示素子をスキャニングする回路であり、表
示ドライバから送られた駆動信号（表示データ）をこの
スキャニング動作によりＬＥＤ表示素子を点灯させ、こ
の動作を順次繰り返す。
る等の問題が生じないダイナミックスキャン方式で表示
するマトリックス式表示装置を提供する。 【構成】 切り換え部２は、制御部１の命令に応じてメ
モリＡとメモリＢへの表示データの書き込み、読みだし
の動作を相互に切り換える。各メモリから伝送された表
示データはシフトレジスタ４１、ラッチ４２、表示ドラ
イバ４３を介し駆動信号（表示データ）としてＬＥＤ表
示パネル側に送られる。ダイナミックスキャン回路５
は、ＬＥＤ表示素子をスキャニングする回路であり、表
示ドライバから送られた駆動信号（表示データ）をこの
スキャニング動作によりＬＥＤ表示素子を点灯させ、こ
の動作を順次繰り返す。
Description
【０００１】
【産業上の利用分野】本発明はＬＥＤ表示装置等の表示
装置に適用される表示データの記憶並びに表示方式に関
するものである。
装置に適用される表示データの記憶並びに表示方式に関
するものである。
【０００２】
【従来の技術】文字や図形などの情報を表示する手段と
して、表示基板にＬＥＤ素子をマトリックス状に配置し
たマトリックス式ＬＥＤ表示装置が知られており、この
ような表示装置を駆動させる方式として、ダイナミック
スキャン方式が広く用いられている。図２に従来のダイ
ナミックスキャン方式の表示装置の概略図を示す。図２
において、制御部７１はマイコンで制御され、メモリ７
２へ１画面分の表示データを伝送する等の制御を行う。
メモリ７２は表示データが一時的に書き込まれ、この書
き込まれたデータをＬＥＤ表示装置７４に伝送する。ダ
イナミックスキャン用回路７３はＬＥＤ表示装置を例え
ば数ＭＨｚの高速のクロックでスキャニングを繰り返す
回路であり、メモリ７２からの表示データを順次表示す
る。これにより人間の目には残像現象により、所定の文
字、図形が表示されているように見せている。
して、表示基板にＬＥＤ素子をマトリックス状に配置し
たマトリックス式ＬＥＤ表示装置が知られており、この
ような表示装置を駆動させる方式として、ダイナミック
スキャン方式が広く用いられている。図２に従来のダイ
ナミックスキャン方式の表示装置の概略図を示す。図２
において、制御部７１はマイコンで制御され、メモリ７
２へ１画面分の表示データを伝送する等の制御を行う。
メモリ７２は表示データが一時的に書き込まれ、この書
き込まれたデータをＬＥＤ表示装置７４に伝送する。ダ
イナミックスキャン用回路７３はＬＥＤ表示装置を例え
ば数ＭＨｚの高速のクロックでスキャニングを繰り返す
回路であり、メモリ７２からの表示データを順次表示す
る。これにより人間の目には残像現象により、所定の文
字、図形が表示されているように見せている。
【０００３】
【発明が解決しようとする課題】このような表示装置に
おいては、表示データを次々に切り替えることにより文
字の流し表示、動画表示を可能にしている。ところが、
１画面分の表示データをメモリに書き込む速度は、ダイ
ナミックスキャン用回路のスキャニングの速度に対して
格段に遅く、スキャニングの繰り返し毎にメモリに書き
込み途中のデータが表示されてしまう。このような場
合、例えば図３に示すように、「１２３」の表示から
「ＡＢＣ」の表示に切り換えを行う時、切り換え途中の
データが複数コマ表示されてしまうことがあった。この
ような表示状態は、表示データの歪みのように視認され
てしまう。また、図４に示すような数字等を画面の一端
から他端へ流し表示する場合、図５に示すように文字が
斜めにゆがんで表示されているかのように視認される。
これも上記理由による表示状態を有するためであり、実
際には図６に示すように直前のデータと現在のデータが
混在して表示されることによるからである。このように
従来は図２に示すように表示データを一時的に記憶する
メモリが１つしか用意されていないため、上記問題が発
生していた。このような表示状態を防止するため図示し
ていないが、スキャン（走査）軸のアドレスを必ず先頭
アドレスから開始されるよう、クロック信号に同期させ
てデータを取り込む手法が用いられている。しかしなが
ら、このような同期式にすれば読みだし・書き込みのタ
イミング用等の回路が必要であり、全体として複雑な回
路構成となる問題点があった。
おいては、表示データを次々に切り替えることにより文
字の流し表示、動画表示を可能にしている。ところが、
１画面分の表示データをメモリに書き込む速度は、ダイ
ナミックスキャン用回路のスキャニングの速度に対して
格段に遅く、スキャニングの繰り返し毎にメモリに書き
込み途中のデータが表示されてしまう。このような場
合、例えば図３に示すように、「１２３」の表示から
「ＡＢＣ」の表示に切り換えを行う時、切り換え途中の
データが複数コマ表示されてしまうことがあった。この
ような表示状態は、表示データの歪みのように視認され
てしまう。また、図４に示すような数字等を画面の一端
から他端へ流し表示する場合、図５に示すように文字が
斜めにゆがんで表示されているかのように視認される。
これも上記理由による表示状態を有するためであり、実
際には図６に示すように直前のデータと現在のデータが
混在して表示されることによるからである。このように
従来は図２に示すように表示データを一時的に記憶する
メモリが１つしか用意されていないため、上記問題が発
生していた。このような表示状態を防止するため図示し
ていないが、スキャン（走査）軸のアドレスを必ず先頭
アドレスから開始されるよう、クロック信号に同期させ
てデータを取り込む手法が用いられている。しかしなが
ら、このような同期式にすれば読みだし・書き込みのタ
イミング用等の回路が必要であり、全体として複雑な回
路構成となる問題点があった。
【０００４】本発明は上記問題点を解決するためになさ
れたもので、文字、図形等の表示データが歪んで表示さ
れる等の問題が生じないダイナミックスキャン方式で表
示するマトリックス式表示装置を提供するものである。
れたもので、文字、図形等の表示データが歪んで表示さ
れる等の問題が生じないダイナミックスキャン方式で表
示するマトリックス式表示装置を提供するものである。
【０００５】
【課題を解決するための手段】上記問題点を解決するた
めに、本発明による表示装置の表示データ記憶方式は、
ダイナミックスキャン方式で表示するマトリックス式表
示装置であって、１画面分の表示すべきデータを一時的
に格納する少なくとも２つのデュアルポートメモリを用
い、第１のメモリに格納された表示データを表示装置へ
読み出すとき第２のメモリには次の表示データを書き込
み、第２のメモリに格納された次の表示データを表示装
置へ読み出すとき第１のメモリにはその次の表示データ
を書き込むとともに、各メモリの読みだしアドレスを同
期させることを特徴とするものである。より高速な表示
切り換えを行う場合、このメモリを２つ以上用いてもよ
い。この場合、制御部並びに表示に共するメモリの切り
換え部を当該数に対応させる必要がある。
めに、本発明による表示装置の表示データ記憶方式は、
ダイナミックスキャン方式で表示するマトリックス式表
示装置であって、１画面分の表示すべきデータを一時的
に格納する少なくとも２つのデュアルポートメモリを用
い、第１のメモリに格納された表示データを表示装置へ
読み出すとき第２のメモリには次の表示データを書き込
み、第２のメモリに格納された次の表示データを表示装
置へ読み出すとき第１のメモリにはその次の表示データ
を書き込むとともに、各メモリの読みだしアドレスを同
期させることを特徴とするものである。より高速な表示
切り換えを行う場合、このメモリを２つ以上用いてもよ
い。この場合、制御部並びに表示に共するメモリの切り
換え部を当該数に対応させる必要がある。
【０００６】
【作用】第１のメモリに格納された表示データを表示装
置へ転送するとき第２のメモリには次の表示データを書
き込み、第２のメモリに格納された次の表示データを表
示装置へ転送するとき第１のメモリにはその次の表示デ
ータを書き込むので、表示に共するメモリの表示データ
は完全なデータ形成がなされている。よって、非同期式
のダイナミックスキャン回路で表示を行っても、メモリ
が切り替わった時点でのスキャニングの瞬間だけ不完全
な表示が行われるのみで、次のスキャニング時には新規
な表示データが完全な状態で表示される。同期式のダイ
ナミックスキャン回路で表示を行えば、この不完全な表
示もなくすることができる。
置へ転送するとき第２のメモリには次の表示データを書
き込み、第２のメモリに格納された次の表示データを表
示装置へ転送するとき第１のメモリにはその次の表示デ
ータを書き込むので、表示に共するメモリの表示データ
は完全なデータ形成がなされている。よって、非同期式
のダイナミックスキャン回路で表示を行っても、メモリ
が切り替わった時点でのスキャニングの瞬間だけ不完全
な表示が行われるのみで、次のスキャニング時には新規
な表示データが完全な状態で表示される。同期式のダイ
ナミックスキャン回路で表示を行えば、この不完全な表
示もなくすることができる。
【０００７】
【実施例】本発明による実施例を図面とともに説明す
る。図１は本発明によるＬＥＤ表示画面と駆動回路を示
す図である。制御部１はマイコンで制御され、予め作成
された表示データを大規模記憶装置から読みだすととも
に後述のメモリに書き込んだり、後述の切り換え部を切
り換える等の制御を行う。制御部１からは、切り換え部
２にメモリ切り換え用の信号線Ｌ１と、メモリＡ，メモ
リＢにデータ信号線Ｌ２が延びている。切り換え部２は
フリップフロップで構成され、制御部の命令に応じてメ
モリＡとメモリＢへの表示データの書き込み、読みだし
の動作を切り換え、メモリＡに書き込み（WRITE）が行
われているときはメモリＢのデータを次の駆動回路側へ
読みだし（READ）を行うよう、逆にメモリＢに書き込み
（WRITE）が行われているときはメモリＡのデータを次
の駆動回路側へ読みだし（READ）を行うよう切り換え
る。メモリＡ３１とメモリＢ３２は書き込みと読みだし
が同時に行えるメモリで、それぞれ少なくとも１画面分
の表示データを一時的に記憶する記憶容量を有してお
り、制御部から伝送された表示データを一時的に記憶す
る。シフトレジスタ４１は各メモリから伝送された表示
データを、シリアル−パラレル変換する。そしてシフト
レジスタからの表示データを８ビット構成のラッチ４２
でラッチし、表示ドライバ４３により駆動信号（表示デ
ータ）をＬＥＤ表示パネル側に送る。ＬＥＤ表示パネル
６はこの実施例ではＬＥＤ表示素子を８×８のマトリク
ス上に配列されており、表示データ側とダイナミックス
キャン回路側から縦横にマトリクス状の配線が設けられ
ている。ダイナミックスキャン回路５は、上記ＬＥＤ表
示素子をスキャン（走査）軸が左右方向となるよう数Ｍ
Ｈｚの高速のクロックでスキャニングを繰り返す回路で
あり、ダイナミックスキャン回路からリードアドレス信
号線Ｌ３を通じて送られるシフトクロック信号に同期し
てメモリにリードアドレスを与え、両メモリのリードア
ドレスを同時に加算させている。これによりメモリが切
り替わったときのリードアドレスを切り替わった側のメ
モリのアドレスに伝えることができる。表示ドライバか
ら送られた駆動信号（表示データ）をこのスキャニング
動作によりＬＥＤ表示素子を点灯させ、この動作を順次
繰り返す。これにより人間の目には残像現象により、所
定の文字、図形が表示されているように見える。
る。図１は本発明によるＬＥＤ表示画面と駆動回路を示
す図である。制御部１はマイコンで制御され、予め作成
された表示データを大規模記憶装置から読みだすととも
に後述のメモリに書き込んだり、後述の切り換え部を切
り換える等の制御を行う。制御部１からは、切り換え部
２にメモリ切り換え用の信号線Ｌ１と、メモリＡ，メモ
リＢにデータ信号線Ｌ２が延びている。切り換え部２は
フリップフロップで構成され、制御部の命令に応じてメ
モリＡとメモリＢへの表示データの書き込み、読みだし
の動作を切り換え、メモリＡに書き込み（WRITE）が行
われているときはメモリＢのデータを次の駆動回路側へ
読みだし（READ）を行うよう、逆にメモリＢに書き込み
（WRITE）が行われているときはメモリＡのデータを次
の駆動回路側へ読みだし（READ）を行うよう切り換え
る。メモリＡ３１とメモリＢ３２は書き込みと読みだし
が同時に行えるメモリで、それぞれ少なくとも１画面分
の表示データを一時的に記憶する記憶容量を有してお
り、制御部から伝送された表示データを一時的に記憶す
る。シフトレジスタ４１は各メモリから伝送された表示
データを、シリアル−パラレル変換する。そしてシフト
レジスタからの表示データを８ビット構成のラッチ４２
でラッチし、表示ドライバ４３により駆動信号（表示デ
ータ）をＬＥＤ表示パネル側に送る。ＬＥＤ表示パネル
６はこの実施例ではＬＥＤ表示素子を８×８のマトリク
ス上に配列されており、表示データ側とダイナミックス
キャン回路側から縦横にマトリクス状の配線が設けられ
ている。ダイナミックスキャン回路５は、上記ＬＥＤ表
示素子をスキャン（走査）軸が左右方向となるよう数Ｍ
Ｈｚの高速のクロックでスキャニングを繰り返す回路で
あり、ダイナミックスキャン回路からリードアドレス信
号線Ｌ３を通じて送られるシフトクロック信号に同期し
てメモリにリードアドレスを与え、両メモリのリードア
ドレスを同時に加算させている。これによりメモリが切
り替わったときのリードアドレスを切り替わった側のメ
モリのアドレスに伝えることができる。表示ドライバか
ら送られた駆動信号（表示データ）をこのスキャニング
動作によりＬＥＤ表示素子を点灯させ、この動作を順次
繰り返す。これにより人間の目には残像現象により、所
定の文字、図形が表示されているように見える。
【０００８】本発明は上記実施例に限定されるものでは
なく、文字、図形を流し表示する場合や高速に表示デー
タを切り換えるような表示においては、３つあるいはそ
れ以上のメモリを用いてもよい。この場合、切り換え部
にＩＣで構成されたセレクタ並びにカウンタを採用する
等、制御部、切り換え部は３つ以上のメモリを管理する
ように対応させる必要がある。また、同期式のダイナミ
ックスキャン型にも適用できる。この場合、各部のタイ
ミングをとる同期回路等が必要となるが、表示画面の歪
がなくなる。
なく、文字、図形を流し表示する場合や高速に表示デー
タを切り換えるような表示においては、３つあるいはそ
れ以上のメモリを用いてもよい。この場合、切り換え部
にＩＣで構成されたセレクタ並びにカウンタを採用する
等、制御部、切り換え部は３つ以上のメモリを管理する
ように対応させる必要がある。また、同期式のダイナミ
ックスキャン型にも適用できる。この場合、各部のタイ
ミングをとる同期回路等が必要となるが、表示画面の歪
がなくなる。
【０００９】
【発明の効果】本発明によれば、第１のメモリに格納さ
れた表示データを表示装置へ転送するとき第２のメモリ
には次の表示データを書き込み、第２のメモリに格納さ
れた次の表示データを表示装置へ転送するとき第１のメ
モリにはその次の表示データを書き込むので、表示に共
するメモリの表示データは完全なデータ形成がなされて
いる。よって、非同期式のダイナミックスキャン回路で
表示を行っても、メモリが切り替わった時点でのスキャ
ニングの瞬間だけ不完全な表示が行われるのみで、次の
スキャニング時には新規な表示データが完全な状態で表
示される。よって、表示データが歪んで視認されたり、
また、数字等を画面の一端から他端へ流し表示する場
合、文字が斜めにゆがんで表示されているかのように視
認されることもなく、所望の鮮明な表示画面を得ること
ができる。
れた表示データを表示装置へ転送するとき第２のメモリ
には次の表示データを書き込み、第２のメモリに格納さ
れた次の表示データを表示装置へ転送するとき第１のメ
モリにはその次の表示データを書き込むので、表示に共
するメモリの表示データは完全なデータ形成がなされて
いる。よって、非同期式のダイナミックスキャン回路で
表示を行っても、メモリが切り替わった時点でのスキャ
ニングの瞬間だけ不完全な表示が行われるのみで、次の
スキャニング時には新規な表示データが完全な状態で表
示される。よって、表示データが歪んで視認されたり、
また、数字等を画面の一端から他端へ流し表示する場
合、文字が斜めにゆがんで表示されているかのように視
認されることもなく、所望の鮮明な表示画面を得ること
ができる。
【図１】本発明による実施例を示す図。
【図２】従来例を示す図。
【図３】従来例によるデータ表示状態を示す図
【図４】従来例によるデータ表示状態を示す図
【図５】従来例によるデータ表示状態を示す図
【図６】従来例によるデータ表示状態を示す図
１ 制御部 ２ 切り換え部 ３１ メモリＡ ３２ メモリＢ ４１ シフトレジスタ ４２ ラッチ ４３ 表示ドライバ ５ ダイナミックスキャン回路 ６ ＬＥＤ表示パネル ６１ ＬＥＤ表示素子
Claims (1)
- 【請求項１】 ダイナミックスキャン方式で表示するマ
トリックス式表示装置であって、１画面分の表示すべき
データを一時的に格納する少なくとも２つのデュアルポ
ートメモリを用い、第１のメモリに格納された表示デー
タを表示装置へ読み出すとき第２のメモリには次の表示
データを書き込み、第２のメモリに格納された次の表示
データを表示装置へ読み出すとき第１のメモリにはその
次の表示データを書き込むとともに、各メモリの読みだ
しアドレスを同期させることを特徴とする表示装置の表
示データ記憶方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35313492A JPH06180553A (ja) | 1992-12-11 | 1992-12-11 | 表示装置の表示データ記憶方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35313492A JPH06180553A (ja) | 1992-12-11 | 1992-12-11 | 表示装置の表示データ記憶方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06180553A true JPH06180553A (ja) | 1994-06-28 |
Family
ID=18428792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35313492A Pending JPH06180553A (ja) | 1992-12-11 | 1992-12-11 | 表示装置の表示データ記憶方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06180553A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009124432A1 (zh) * | 2008-04-11 | 2009-10-15 | 深圳市联德合微电子有限公司 | 一种发光二极管恒流驱动电路 |
| JP2010140953A (ja) * | 2008-12-09 | 2010-06-24 | Sanyo Electric Co Ltd | 発光素子駆動回路 |
-
1992
- 1992-12-11 JP JP35313492A patent/JPH06180553A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009124432A1 (zh) * | 2008-04-11 | 2009-10-15 | 深圳市联德合微电子有限公司 | 一种发光二极管恒流驱动电路 |
| JP2010140953A (ja) * | 2008-12-09 | 2010-06-24 | Sanyo Electric Co Ltd | 発光素子駆動回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5587726A (en) | Method and apparatus for increasing the speed of operation of a double buffered display system | |
| JP4145375B2 (ja) | 液晶表示装置のデータ駆動装置及び駆動方法 | |
| JP3462744B2 (ja) | 液晶表示制御装置、それを用いた液晶表示装置および情報処理装置 | |
| US5247612A (en) | Pixel display apparatus and method using a first-in, first-out buffer | |
| JPS62280799A (ja) | ビデオインターフェース方法及び装置 | |
| JPH0327119B2 (ja) | ||
| JPH08123367A (ja) | 映像信号処理装置及び映像信号処理方法 | |
| KR100196686B1 (ko) | 이중버퍼출력 디스플레이 시스템에서 프레임 버퍼간에 카피를 고속으로 하기 위한 장치 | |
| US6307531B1 (en) | Liquid crystal display having driving integrated circuits in a single bank | |
| JPH07140941A (ja) | 液晶表示変換装置 | |
| JPH06180553A (ja) | 表示装置の表示データ記憶方式 | |
| JPH0854601A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH08211849A (ja) | 表示制御装置 | |
| JP2907630B2 (ja) | フレームメモリ制御装置 | |
| JPH09113560A (ja) | 液晶表示パネル試験用パターン発生装置 | |
| JPH07199864A (ja) | 表示装置 | |
| GB2290207A (en) | Image display system | |
| JP3019543B2 (ja) | 画像表示システム | |
| JPH01234896A (ja) | 液晶表示装置の駆動装置 | |
| JPS61213897A (ja) | 画像表示装置 | |
| JP2792323B2 (ja) | 表示装置のクリア回路 | |
| JP4015799B2 (ja) | 表示制御装置及び表示制御方法 | |
| JPH0887247A (ja) | 画像表示装置 | |
| JPH05307372A (ja) | カラー液晶表示装置 | |
| JPH08272349A (ja) | ウィンドウ表示制御方式 |