JPH06177164A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06177164A JPH06177164A JP4323896A JP32389692A JPH06177164A JP H06177164 A JPH06177164 A JP H06177164A JP 4323896 A JP4323896 A JP 4323896A JP 32389692 A JP32389692 A JP 32389692A JP H06177164 A JPH06177164 A JP H06177164A
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- etching
- mask
- film
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】本発明は、プロセス損傷を全く与えることなく
ゲート電極を微細化し、素子の高速性能を向上すること
ができる半導体装置の製造方法を提供することを目的と
する。 【構成】反応性イオンエッチング法又はイオンミリング
法を用いて、金属膜１２を選択的に異方性エッチングす
ることにより、マスク１４下の金属膜１２側壁部を急峻
にエッチングすると同時に、マスク１４縁部近傍の金属
膜１２のエッチングレートをその外側の金属膜１２のエ
ッチングレートよりも大きくし、マスク１４縁部近傍に
残存する金属膜１２の厚さをその外側の金属膜１２より
も薄くする。次いで、化学反応が支配的な等方性エッチ
ングにより、マスク１４縁部近傍に残存する薄い金属膜
１２をエッチング除去し、半導体層１０表面を露出さ
せ、マスク１４下の金属膜１２ａとその外側に残存する
金属膜１２ｂとに分離する。
ゲート電極を微細化し、素子の高速性能を向上すること
ができる半導体装置の製造方法を提供することを目的と
する。 【構成】反応性イオンエッチング法又はイオンミリング
法を用いて、金属膜１２を選択的に異方性エッチングす
ることにより、マスク１４下の金属膜１２側壁部を急峻
にエッチングすると同時に、マスク１４縁部近傍の金属
膜１２のエッチングレートをその外側の金属膜１２のエ
ッチングレートよりも大きくし、マスク１４縁部近傍に
残存する金属膜１２の厚さをその外側の金属膜１２より
も薄くする。次いで、化学反応が支配的な等方性エッチ
ングにより、マスク１４縁部近傍に残存する薄い金属膜
１２をエッチング除去し、半導体層１０表面を露出さ
せ、マスク１４下の金属膜１２ａとその外側に残存する
金属膜１２ｂとに分離する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り、特に電界効果トランジスタに用いる微細ゲートの
金属電極の形成方法に関する。
係り、特に電界効果トランジスタに用いる微細ゲートの
金属電極の形成方法に関する。
【０００２】
【従来の技術】近年、ＨＥＭＴ（High Electron Mobili
ty Trabsistor ）やＭＯＤＦＥＴ（Modulation doped F
ield Effect Transistor）のような電界効果トランジス
タにおいて、その高速性能を更に向上するために、ゲー
ト長を非常に小さくすることが必要とされている。そし
てこのゲート長の微細化には、ゲート電極側壁部の形状
を急峻にする必要がある。
ty Trabsistor ）やＭＯＤＦＥＴ（Modulation doped F
ield Effect Transistor）のような電界効果トランジス
タにおいて、その高速性能を更に向上するために、ゲー
ト長を非常に小さくすることが必要とされている。そし
てこのゲート長の微細化には、ゲート電極側壁部の形状
を急峻にする必要がある。
【０００３】このような急峻な側壁面を有するゲート電
極を作製するためには、反応性ガス又は不活性ガスのイ
オン及び中性原子を金属膜に衝突させてその金属膜を異
方性エッチングする方法、例えば反応性イオンエッチン
グ法又はイオンミリング法を用いていた。そしてこうし
た方法では、金属膜の側壁形状が非常に急峻になり、
０．２μｍ程度のゲート長を得ることが可能であった。
極を作製するためには、反応性ガス又は不活性ガスのイ
オン及び中性原子を金属膜に衝突させてその金属膜を異
方性エッチングする方法、例えば反応性イオンエッチン
グ法又はイオンミリング法を用いていた。そしてこうし
た方法では、金属膜の側壁形状が非常に急峻になり、
０．２μｍ程度のゲート長を得ることが可能であった。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来のエッチング方法においては、イオンの衝突を利用す
るため、下地の半導体層表面に損傷が導入され、その損
傷の素子特性に与える影響が無視できなくなる恐れがあ
った。例えばＨＥＭＴのような２次元電子ガスを有する
電界効果トランジスタでは、その損傷によって大きな性
能低下が生じてしまうという問題が生じていた。
来のエッチング方法においては、イオンの衝突を利用す
るため、下地の半導体層表面に損傷が導入され、その損
傷の素子特性に与える影響が無視できなくなる恐れがあ
った。例えばＨＥＭＴのような２次元電子ガスを有する
電界効果トランジスタでは、その損傷によって大きな性
能低下が生じてしまうという問題が生じていた。
【０００５】そしてまた、こうしたプロセス中に導入さ
れた損傷を回復するため、アニール等の後処理を行って
いるが、このような処置によっても損傷による性能低下
を完全に回復することは困難であった。そこで本発明
は、プロセス損傷を全く与えることなくゲート電極を微
細化して、素子の高速性能を向上することができる半導
体装置の製造方法を提供することを目的とする。
れた損傷を回復するため、アニール等の後処理を行って
いるが、このような処置によっても損傷による性能低下
を完全に回復することは困難であった。そこで本発明
は、プロセス損傷を全く与えることなくゲート電極を微
細化して、素子の高速性能を向上することができる半導
体装置の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】図１は本発明の原理を説
明するための工程図である。半導体層１０上に、金属膜
１２を形成した後、この金属膜１２上に、所定の形状に
パターニングされたマスク１４を形成する（図１（ａ）
参照）。次いで、例えば弗素を含む反応性ガスを用いる
反応性イオンエッチング法又は不活性ガスのイオン及び
中性原子を０°乃至１５°の入射角度で衝突させるイオ
ンミリング法を用いて、金属膜１２を異方性エッチング
する。
明するための工程図である。半導体層１０上に、金属膜
１２を形成した後、この金属膜１２上に、所定の形状に
パターニングされたマスク１４を形成する（図１（ａ）
参照）。次いで、例えば弗素を含む反応性ガスを用いる
反応性イオンエッチング法又は不活性ガスのイオン及び
中性原子を０°乃至１５°の入射角度で衝突させるイオ
ンミリング法を用いて、金属膜１２を異方性エッチング
する。
【０００７】マスク１４のエッチングレートより金属膜
１２のエッチングレートが大きいこの異方性エッチング
により、金属膜１２が選択的にエッチングされ、マスク
１４直下の被覆された金属膜１２の側壁部が急峻な形状
となる。そして同時に、この異方性エッチングにおい
て、反応性エッチング法におけるガスの種類と自己バイ
アスの値を調節することにより、又はイオンミリング法
におけるイオンの入射角度を調節することにより、マス
ク１４縁部近傍の金属膜１２のエッチングレートを、マ
スク１４縁部近傍より外側の金属膜１２のエッチングレ
ートよりも大きくすることができる。このため、マスク
１４縁部近傍の金属膜１２のエッチング深さが相対的に
深くなり、従って図中のＡ部に示されるように、マスク
１４縁部近傍に残存する金属膜１２の厚さがその外側に
残存する金属膜１２の厚さよりも薄くなる。
１２のエッチングレートが大きいこの異方性エッチング
により、金属膜１２が選択的にエッチングされ、マスク
１４直下の被覆された金属膜１２の側壁部が急峻な形状
となる。そして同時に、この異方性エッチングにおい
て、反応性エッチング法におけるガスの種類と自己バイ
アスの値を調節することにより、又はイオンミリング法
におけるイオンの入射角度を調節することにより、マス
ク１４縁部近傍の金属膜１２のエッチングレートを、マ
スク１４縁部近傍より外側の金属膜１２のエッチングレ
ートよりも大きくすることができる。このため、マスク
１４縁部近傍の金属膜１２のエッチング深さが相対的に
深くなり、従って図中のＡ部に示されるように、マスク
１４縁部近傍に残存する金属膜１２の厚さがその外側に
残存する金属膜１２の厚さよりも薄くなる。
【０００８】但し、このとき、エッチング時間を制御し
て、マスク１４縁部近傍の金属膜１２が全てエッチング
除去されて半導体層１０表面が露出してしまわないよう
に留意する（図１（ｂ）参照）。次いで、化学反応が支
配的な等方性エッチング法を用いて、マスク１４縁部近
傍に残存する薄い金属膜１２をエッチング除去し、半導
体層１０表面を露出させる。これにより、マスク１４下
の金属膜１２ａとマスク１４縁部近傍より外側に残存す
る金属膜１２ｂとが分離される（図１（ｃ）参照）。
て、マスク１４縁部近傍の金属膜１２が全てエッチング
除去されて半導体層１０表面が露出してしまわないよう
に留意する（図１（ｂ）参照）。次いで、化学反応が支
配的な等方性エッチング法を用いて、マスク１４縁部近
傍に残存する薄い金属膜１２をエッチング除去し、半導
体層１０表面を露出させる。これにより、マスク１４下
の金属膜１２ａとマスク１４縁部近傍より外側に残存す
る金属膜１２ｂとが分離される（図１（ｃ）参照）。
【０００９】
【作用】本発明は、半導体層１０上の金属膜１２を所定
の形状にパターニングする際、マスク１４縁部近傍にお
けるエッチングレートがその外側におけるエッチングレ
ートよりも大きくなるように条件設定した反応性イオン
エッチング法又はイオンミリング法による異方性エッチ
ングと、マスク１４縁部近傍に残存する薄い金属膜１２
をエッチング除去して半導体層１０表面を露出させる等
方性エッチングとの、２段階のエッチングを行うもので
ある。
の形状にパターニングする際、マスク１４縁部近傍にお
けるエッチングレートがその外側におけるエッチングレ
ートよりも大きくなるように条件設定した反応性イオン
エッチング法又はイオンミリング法による異方性エッチ
ングと、マスク１４縁部近傍に残存する薄い金属膜１２
をエッチング除去して半導体層１０表面を露出させる等
方性エッチングとの、２段階のエッチングを行うもので
ある。
【００１０】最初の異方性エッチングより、マスク１４
下の金属膜１２側壁部の大部分が急峻にエッチングさ
れ、続く化学反応が支配的な等方性エッチングにより、
残存する薄い金属膜１２がエッチング除去されるため、
金属膜１２ａ側壁部は全体として急峻な形状となる。ま
た、半導体層１０に損傷が導入される恐れのある異方性
エッチングは、エッチング時間の制御により、半導体層
１０表面を露出させることなく、金属膜１２が残存して
いる状態で終了するため、下地の半導体層１０に損傷を
与えることは殆どない。また、化学反応が支配的な等方
性エッチングは、その性質上、半導体層１０に損傷を与
える恐れは全くない。
下の金属膜１２側壁部の大部分が急峻にエッチングさ
れ、続く化学反応が支配的な等方性エッチングにより、
残存する薄い金属膜１２がエッチング除去されるため、
金属膜１２ａ側壁部は全体として急峻な形状となる。ま
た、半導体層１０に損傷が導入される恐れのある異方性
エッチングは、エッチング時間の制御により、半導体層
１０表面を露出させることなく、金属膜１２が残存して
いる状態で終了するため、下地の半導体層１０に損傷を
与えることは殆どない。また、化学反応が支配的な等方
性エッチングは、その性質上、半導体層１０に損傷を与
える恐れは全くない。
【００１１】こうして異方性エッチングと等方性エッチ
ングとの２段階のエッチングを用いて金属膜１２をパタ
ーニングすることにより、下地の半導体層１０に何ら損
傷を与えることなく、側壁部が急峻な形状をもつ金属膜
１２ａを形成することができる。
ングとの２段階のエッチングを用いて金属膜１２をパタ
ーニングすることにより、下地の半導体層１０に何ら損
傷を与えることなく、側壁部が急峻な形状をもつ金属膜
１２ａを形成することができる。
【００１２】
【実施例】以下、本発明を実施例に基づいて具体的に説
明する。図２は、本発明の一実施例によるＨＥＭＴの製
造方法を説明するための工程図である。厚さ６００μｍ
の半絶縁性ＧａＡｓ基板２０上に、厚さ２００ｎｍのｉ
型ＧａＡｓチャネル兼バッファ層２２、厚さ５０ｎｍの
ｎ型ＡＩＧａＡｓ電子供給層２４、並びに厚さ７０ｎｍ
のｎ+ 型ＩｎＧａＡｓ層及び厚さ７０ｎｍの組成傾斜形
（ｇｒａｄｅｄ）のｎ+ 型ＩｎＧａＡｓ層からなるノン
アロイオーミック層２６を順に積層する。ここで、ｉ型
ＧａＡｓチャネル兼バッファ層２２のｎ型ＡＩＧａＡｓ
電子供給層２４との接合界面近傍には、２次元電子ガス
からなるチャネルが形成される。
明する。図２は、本発明の一実施例によるＨＥＭＴの製
造方法を説明するための工程図である。厚さ６００μｍ
の半絶縁性ＧａＡｓ基板２０上に、厚さ２００ｎｍのｉ
型ＧａＡｓチャネル兼バッファ層２２、厚さ５０ｎｍの
ｎ型ＡＩＧａＡｓ電子供給層２４、並びに厚さ７０ｎｍ
のｎ+ 型ＩｎＧａＡｓ層及び厚さ７０ｎｍの組成傾斜形
（ｇｒａｄｅｄ）のｎ+ 型ＩｎＧａＡｓ層からなるノン
アロイオーミック層２６を順に積層する。ここで、ｉ型
ＧａＡｓチャネル兼バッファ層２２のｎ型ＡＩＧａＡｓ
電子供給層２４との接合界面近傍には、２次元電子ガス
からなるチャネルが形成される。
【００１３】続いて、ゲート形成予定領域にあたるノン
アロイオーミック層２６をリセスエッチングする。そし
て露出したｎ型ＡＩＧａＡｓ電子供給層２４上及びノン
アロイオーミック層２６上に、例えばＷＳｉ（タングス
テンシリサイド）膜２８をスパッタリング法を用いて形
成する。続いて、このＷＳｉ膜２８上に、例えばＳｉＯ
Ｎ膜３０をプラズマＣＶＤ（Chemical Vapor Depositio
n ）法又は熱ＣＶＤ法により堆積する。そしてゲート形
成予定領域にあたるＳｉＯＮ膜３０上に、レジスト材料
等によって必要なゲート長のパターンを形成した後、こ
のレジストパターンをマスクとし、例えば（ＣＣｌ2 Ｆ
2 ＋Ｏ2 ）ガスを用いてＳｉＯＮ膜３０のエッチングを
行い、ＳｉＯＮ膜３０をゲート電極形状にパターニング
する（図２（ａ）参照）。
アロイオーミック層２６をリセスエッチングする。そし
て露出したｎ型ＡＩＧａＡｓ電子供給層２４上及びノン
アロイオーミック層２６上に、例えばＷＳｉ（タングス
テンシリサイド）膜２８をスパッタリング法を用いて形
成する。続いて、このＷＳｉ膜２８上に、例えばＳｉＯ
Ｎ膜３０をプラズマＣＶＤ（Chemical Vapor Depositio
n ）法又は熱ＣＶＤ法により堆積する。そしてゲート形
成予定領域にあたるＳｉＯＮ膜３０上に、レジスト材料
等によって必要なゲート長のパターンを形成した後、こ
のレジストパターンをマスクとし、例えば（ＣＣｌ2 Ｆ
2 ＋Ｏ2 ）ガスを用いてＳｉＯＮ膜３０のエッチングを
行い、ＳｉＯＮ膜３０をゲート電極形状にパターニング
する（図２（ａ）参照）。
【００１４】次いで、ゲート電極形状にパターニングし
たＳｉＯＮ膜３０をマスクとし、例えば（ＣＦ4 ＋
Ｎ2 ）混合ガスを用いるＲＩＥ（Reactive Ion Etchin
g；反応性イオンエッチング）法により、ＷＳｉ膜２８
を異方性エッチングする。尚、このときのエッチングの
条件として、セルフバイアスは２５０Ｖとするが、異方
的にエッチングが可能であるならば他の値でもよい。ま
た、エッチングガスは（ＣＦ4 ＋Ｎ2 ）混合ガスに限ら
ず、例えば（ＣＦ4 ＋Ｎ2 ＋Ｏ2 ）混合ガス又は（ＣＨ
Ｆ3 ＋Ｎ2 ）混合ガス等でもよい。
たＳｉＯＮ膜３０をマスクとし、例えば（ＣＦ4 ＋
Ｎ2 ）混合ガスを用いるＲＩＥ（Reactive Ion Etchin
g；反応性イオンエッチング）法により、ＷＳｉ膜２８
を異方性エッチングする。尚、このときのエッチングの
条件として、セルフバイアスは２５０Ｖとするが、異方
的にエッチングが可能であるならば他の値でもよい。ま
た、エッチングガスは（ＣＦ4 ＋Ｎ2 ）混合ガスに限ら
ず、例えば（ＣＦ4 ＋Ｎ2 ＋Ｏ2 ）混合ガス又は（ＣＨ
Ｆ3 ＋Ｎ2 ）混合ガス等でもよい。
【００１５】こうしたエッチング条件の下でＷＳｉ膜２
８を異方性エッチングすると、ゲート電極形状のＳｉＯ
Ｎ膜３０縁部近傍のＷＳｉ膜２８のエッチングレート
が、ＳｉＯＮ膜３０縁部近傍より外側のＷＳｉ膜２８の
エッチングレートよりも大きくなる。このため、ＳｉＯ
Ｎ膜３０直下の被覆されたＷＳｉ膜２８側壁部が急峻に
エッチングされると共に、その側壁部でのエッチング深
さが相対的に深くなる。従って、エッチング時間を制御
することにより、ＳｉＯＮ膜３０縁部近傍に残存するＷ
Ｓｉ膜２８の厚さを十分に薄くすると共に、その外側の
ＷＳｉ膜２８を所定の厚さに保持したままで残存させる
ことができる（図２（ｂ）参照）。
８を異方性エッチングすると、ゲート電極形状のＳｉＯ
Ｎ膜３０縁部近傍のＷＳｉ膜２８のエッチングレート
が、ＳｉＯＮ膜３０縁部近傍より外側のＷＳｉ膜２８の
エッチングレートよりも大きくなる。このため、ＳｉＯ
Ｎ膜３０直下の被覆されたＷＳｉ膜２８側壁部が急峻に
エッチングされると共に、その側壁部でのエッチング深
さが相対的に深くなる。従って、エッチング時間を制御
することにより、ＳｉＯＮ膜３０縁部近傍に残存するＷ
Ｓｉ膜２８の厚さを十分に薄くすると共に、その外側の
ＷＳｉ膜２８を所定の厚さに保持したままで残存させる
ことができる（図２（ｂ）参照）。
【００１６】次いで、エッチング過程が化学反応的に進
行するエッチングガス、例えば（ＳＦ6 ＋Ｏ2 ）混合ガ
スを用いて、ＷＳｉ膜２８を等方性エッチングする。こ
のエッチングにより、ＳｉＯＮ膜３０縁部近傍に残存す
る薄いＷＳｉ膜２８をエッチング除去して、ＷＳｉ膜２
８をＳｉＯＮ膜３０直下の被覆された部分とＳｉＯＮ膜
３０縁部近傍より外側に残存する部分とに分離する。こ
うして、ＳｉＯＮ膜３０によって被覆されたＷＳｉ膜２
８からなるゲート電極２８ａが、ｎ型ＡＩＧａＡｓ電子
供給層２４上にショットキー接触して形成されると共
に、このゲート電極２８ａを挟んでその外側に残存する
ＷＳｉ膜２８からなるソース電極２８ｂ及びドレイン電
極２８ｃが、それぞれノンアロイオーミック層２６上に
オーミック接触して形成される。
行するエッチングガス、例えば（ＳＦ6 ＋Ｏ2 ）混合ガ
スを用いて、ＷＳｉ膜２８を等方性エッチングする。こ
のエッチングにより、ＳｉＯＮ膜３０縁部近傍に残存す
る薄いＷＳｉ膜２８をエッチング除去して、ＷＳｉ膜２
８をＳｉＯＮ膜３０直下の被覆された部分とＳｉＯＮ膜
３０縁部近傍より外側に残存する部分とに分離する。こ
うして、ＳｉＯＮ膜３０によって被覆されたＷＳｉ膜２
８からなるゲート電極２８ａが、ｎ型ＡＩＧａＡｓ電子
供給層２４上にショットキー接触して形成されると共
に、このゲート電極２８ａを挟んでその外側に残存する
ＷＳｉ膜２８からなるソース電極２８ｂ及びドレイン電
極２８ｃが、それぞれノンアロイオーミック層２６上に
オーミック接触して形成される。
【００１７】このとき、ＳｉＯＮ膜３０縁部近傍に残存
するＷＳｉ膜２８の厚さが十分に薄いため、この部分を
等方性エッチングしても、ＳｉＯＮ膜３０下のゲート電
極２８ａ側壁部は全体として急峻な形状となる。尚、こ
こで用いる（ＳＦ6 ＋Ｏ2 ）混合ガスは、ＳＦ6 ：Ｏ2
＝１：１０の混合比に設定し、ＷＳｉ膜２８とＳＩＯＮ
膜３０のエッチングレートがほぼ同程度になるようにし
たが、必ずしもこの条件に限らず、ＳｉＯＮ膜３０縁部
近傍の薄いＷＳｉ膜２８をエッチング除去してしまうま
でＳｉＯＮ膜３０が十分に残存するような条件であれば
よい（図２（ｃ）参照）。
するＷＳｉ膜２８の厚さが十分に薄いため、この部分を
等方性エッチングしても、ＳｉＯＮ膜３０下のゲート電
極２８ａ側壁部は全体として急峻な形状となる。尚、こ
こで用いる（ＳＦ6 ＋Ｏ2 ）混合ガスは、ＳＦ6 ：Ｏ2
＝１：１０の混合比に設定し、ＷＳｉ膜２８とＳＩＯＮ
膜３０のエッチングレートがほぼ同程度になるようにし
たが、必ずしもこの条件に限らず、ＳｉＯＮ膜３０縁部
近傍の薄いＷＳｉ膜２８をエッチング除去してしまうま
でＳｉＯＮ膜３０が十分に残存するような条件であれば
よい（図２（ｃ）参照）。
【００１８】このように本実施例によれば、（ＣＦ4 ＋
Ｎ2 ）混合ガスを用いるＲＩＥ法による異方性エッチン
グと（ＳＦ6 ＋Ｏ2 ）混合ガスを用いる等方性エッチン
グとの２段階のエッチングによってＷＳｉ膜２８をパタ
ーニングすることにより、ｎ型ＡＩＧａＡｓ電子供給層
２４にショットキー接触するゲート電極２８ａと、ノン
アロイオーミック層２６にオーミック接触するソース電
極２８ｂ及びドレイン電極２８ｃとを、同時に形成する
ことが可能となる。
Ｎ2 ）混合ガスを用いるＲＩＥ法による異方性エッチン
グと（ＳＦ6 ＋Ｏ2 ）混合ガスを用いる等方性エッチン
グとの２段階のエッチングによってＷＳｉ膜２８をパタ
ーニングすることにより、ｎ型ＡＩＧａＡｓ電子供給層
２４にショットキー接触するゲート電極２８ａと、ノン
アロイオーミック層２６にオーミック接触するソース電
極２８ｂ及びドレイン電極２８ｃとを、同時に形成する
ことが可能となる。
【００１９】そしてこれらの異方性エッチングと等方性
エッチングとを組み合わせた２段階のエッチングによ
り、ゲート電極２８ａ側壁部を急峻な形状とすることが
できるため、ゲート長の微細化が可能となり、ＨＥＭＴ
の高速性能を更に向上させることができる。しかも、こ
れらの２段階のエッチングの際、ＲＩＥ法による異方性
エッチングはｎ型ＡＩＧａＡｓ電子供給層２４表面を露
出させることなく、その表面上にＷＳｉ膜２８が残存し
ている状態で終了するため、ｎ型ＡＩＧａＡｓ電子供給
層２４等の下地の半導体層に損傷を与えることは殆どな
い。また、この異方性エッチングに続く等方性エッチン
グは、化学反応が支配的なため、下地の半導体層に損傷
を与える恐れは全くない。従って、下地の半導体層に２
次元電子チャネルが形成され、イオン衝撃等による損傷
に極めて敏感なＨＥＭＴにおけるプロセス損傷を抑制
し、信頼性及び歩留まりの向上を実現することができ
る。
エッチングとを組み合わせた２段階のエッチングによ
り、ゲート電極２８ａ側壁部を急峻な形状とすることが
できるため、ゲート長の微細化が可能となり、ＨＥＭＴ
の高速性能を更に向上させることができる。しかも、こ
れらの２段階のエッチングの際、ＲＩＥ法による異方性
エッチングはｎ型ＡＩＧａＡｓ電子供給層２４表面を露
出させることなく、その表面上にＷＳｉ膜２８が残存し
ている状態で終了するため、ｎ型ＡＩＧａＡｓ電子供給
層２４等の下地の半導体層に損傷を与えることは殆どな
い。また、この異方性エッチングに続く等方性エッチン
グは、化学反応が支配的なため、下地の半導体層に損傷
を与える恐れは全くない。従って、下地の半導体層に２
次元電子チャネルが形成され、イオン衝撃等による損傷
に極めて敏感なＨＥＭＴにおけるプロセス損傷を抑制
し、信頼性及び歩留まりの向上を実現することができ
る。
【００２０】尚、上記実施例において、２段階のエッチ
ングの内、異方性エッチングしてＲＩＥ法を用いたが、
この方法に限らず、例えばイオンミリング法を用いても
よい。この場合、エッチングガスとしては例えばＡｒガ
スを用い、そのＡｒ+ イオンの入射角度として０°±１
°を選ぶようにすることが望ましい。また、Ａｒ+ イオ
ンの加速電圧は５００Ｖとするが、この値はエッチング
するＷＳｉ膜２８の厚さに依存する。
ングの内、異方性エッチングしてＲＩＥ法を用いたが、
この方法に限らず、例えばイオンミリング法を用いても
よい。この場合、エッチングガスとしては例えばＡｒガ
スを用い、そのＡｒ+ イオンの入射角度として０°±１
°を選ぶようにすることが望ましい。また、Ａｒ+ イオ
ンの加速電圧は５００Ｖとするが、この値はエッチング
するＷＳｉ膜２８の厚さに依存する。
【００２１】また、上記実施例は本発明をＨＥＭＴの製
造方法に適用した場合について説明したが、ＨＥＭＴに
限らず、ＭＯＤＦＥＴ等、ゲート電極の微細化と共に、
プロセス中のイオン衝撃等による損傷に極めて敏感な特
性を有する電界効果トランジスタの製造方法に適用する
ことができる。
造方法に適用した場合について説明したが、ＨＥＭＴに
限らず、ＭＯＤＦＥＴ等、ゲート電極の微細化と共に、
プロセス中のイオン衝撃等による損傷に極めて敏感な特
性を有する電界効果トランジスタの製造方法に適用する
ことができる。
【００２２】
【発明の効果】以上説明したように、本発明による半導
体装置の製造方法は、基板上の金属膜を所定の形状のマ
スクを用いてパターニングする際、反応性ガス又は不活
性ガスのイオンの衝突を利用する異方性エッチング法を
用いて、マスクの縁部近傍の金属膜をマスクの縁部近傍
より外側の金属膜よりも深くエッチングする工程と、化
学反応が支配的な等方性エッチング法を用いて、マスク
縁部近傍に残存する金属膜をエッチング除去し基板を露
出させる工程との、２段階のエッチング工程を有するこ
とにより、異方性エッチングよってマスク下の金属膜側
壁部の大部分を急峻にエッチングし、続く化学反応が支
配的な等方性エッチングによって残存する薄い金属膜を
エッチング除去するため、金属膜側壁部を急峻な形状に
すると共に、異方性エッチングを金属膜が残存している
状態で終了するため、下地の基板にに損傷を与えること
は殆どない。これにより、下地の基板に損傷を与えるこ
となく、側壁面と半導体表面との間の境界部分が非常に
急峻で、且つ非常に微細な金属膜を形成することができ
る。
体装置の製造方法は、基板上の金属膜を所定の形状のマ
スクを用いてパターニングする際、反応性ガス又は不活
性ガスのイオンの衝突を利用する異方性エッチング法を
用いて、マスクの縁部近傍の金属膜をマスクの縁部近傍
より外側の金属膜よりも深くエッチングする工程と、化
学反応が支配的な等方性エッチング法を用いて、マスク
縁部近傍に残存する金属膜をエッチング除去し基板を露
出させる工程との、２段階のエッチング工程を有するこ
とにより、異方性エッチングよってマスク下の金属膜側
壁部の大部分を急峻にエッチングし、続く化学反応が支
配的な等方性エッチングによって残存する薄い金属膜を
エッチング除去するため、金属膜側壁部を急峻な形状に
すると共に、異方性エッチングを金属膜が残存している
状態で終了するため、下地の基板にに損傷を与えること
は殆どない。これにより、下地の基板に損傷を与えるこ
となく、側壁面と半導体表面との間の境界部分が非常に
急峻で、且つ非常に微細な金属膜を形成することができ
る。
【００２３】従って、金属膜の下地にキャリアが走行す
るチャネル層を有する半導体装置において、プロセス損
傷を抑制して信頼性及び歩留まりの向上を図りつつ、ゲ
ート電極を微細化して素子の高速性能化を実現すること
ができる。
るチャネル層を有する半導体装置において、プロセス損
傷を抑制して信頼性及び歩留まりの向上を図りつつ、ゲ
ート電極を微細化して素子の高速性能化を実現すること
ができる。
【図１】本発明の原理を説明するための工程図である。
【図２】本発明の一実施例によるＨＥＭＴの製造方法を
説明するための工程図である。
説明するための工程図である。
１０…半導体層 １２、１２ａ、１２ｂ…金属膜 １４…マスク ２０…半絶縁性ＧａＡｓ基板 ２２…ｉ型ＧａＡｓチャネル兼バッファ層 ２４…ｎ型ＡＩＧａＡｓ電子供給層 ２６…ノンアロイオーミック層 ２８…ＷＳｉ膜 ２８ａ…ゲート電極 ２８ｂ…ソース電極 ２８ｃ…ドレイン電極 ３０…ＳｉＯＮ膜
Claims (3)
- 【請求項１】 基板上に、金属膜を形成する第１の工程
と、 前記金属膜上に、所定の形状にパターニングされたマス
クを形成する第２の工程と、 反応性ガス又は不活性ガスのイオン及び中性原子の衝突
を利用する異方性エッチング法を用いて、前記パターニ
ングされたマスクにより前記金属膜を選択的にエッチン
グし、少なくとも前記マスクの縁部近傍の前記金属膜
を、他のエッチング領域よりも深くエッチングする第３
の工程と、 イオン反応又はラジカル反応が支配的な等方性エッチン
グ法を用いて、前記パターニングされたマスクにより前
記金属膜を選択的にエッチングし、残存する前記金属膜
をエッチング除去して前記基板を露出させる第４の工程
とを有することを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 前記第３の工程における異方性エッチング法が、弗素を
含む反応性ガスを用いる反応性イオンエッチング法であ
ることを特徴とする半導体装置の製造方法。 - 【請求項３】 請求項１記載の半導体装置の製造方法に
おいて、 前記第３の工程における異方性エッチング法が、活性化
された不活性ガスのイオン及び不活性ガスの中性原子を
０°乃至１５°の入射角度で衝突させるイオンミリング
法であることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4323896A JPH06177164A (ja) | 1992-12-03 | 1992-12-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4323896A JPH06177164A (ja) | 1992-12-03 | 1992-12-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06177164A true JPH06177164A (ja) | 1994-06-24 |
Family
ID=18159823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4323896A Withdrawn JPH06177164A (ja) | 1992-12-03 | 1992-12-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06177164A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005191182A (ja) * | 2003-12-25 | 2005-07-14 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| US9490179B2 (en) | 2010-05-21 | 2016-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and semiconductor device |
-
1992
- 1992-12-03 JP JP4323896A patent/JPH06177164A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005191182A (ja) * | 2003-12-25 | 2005-07-14 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| US9490179B2 (en) | 2010-05-21 | 2016-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6716761B2 (en) | Method of forming fine patterns | |
| US6107172A (en) | Controlled linewidth reduction during gate pattern formation using an SiON BARC | |
| JP2006523037A (ja) | デュアルメタルゲート構造を形成するためのプロセス | |
| JPS59229876A (ja) | シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法 | |
| US6121123A (en) | Gate pattern formation using a BARC as a hardmask | |
| US5182218A (en) | Production methods for compound semiconductor device having lightly doped drain structure | |
| KR100446302B1 (ko) | 음의 기울기를 가지는 게이트를 포함하는 반도체 소자 및그 제조방법 | |
| US20050118755A1 (en) | Phosphoric acid free process for polysilicon gate definition | |
| US5436205A (en) | Method of forming electrode in semiconductor device | |
| JPH06177164A (ja) | 半導体装置の製造方法 | |
| US5640029A (en) | Field-effect transistor and method of producing same | |
| JP2914022B2 (ja) | ゲート電極の形成方法 | |
| EP1348233A1 (en) | Method of dry etching an antireflection coating in semiconductor devices | |
| JPH03278543A (ja) | 電界効果トランジスタの製造方法 | |
| KR100672783B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100272182B1 (ko) | 반도체 소자의 듀얼 게이트 전극 형성을 위한게이트폴리실리콘 식각 방법 | |
| JPH08274078A (ja) | エッチング方法 | |
| KR100398574B1 (ko) | 반도체 소자의 게이트 스페이서 형성방법 | |
| KR100319877B1 (ko) | 폴리사이드구조를갖는반도체장치의제조방법 | |
| KR100321760B1 (ko) | 게이트전극형성방법 | |
| KR100271791B1 (ko) | 반도체장치의제조방법 | |
| JPH0713959B2 (ja) | 半導体装置の製造方法 | |
| JP2000353789A (ja) | 化合物半導体装置およびその製造方法 | |
| JP3373676B2 (ja) | 電界効果トランジスタ素子の製造方法 | |
| KR20060128489A (ko) | 리세스게이트공정을 이용한 반도체소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000307 |