JPH06163913A

JPH06163913A - 不揮発性半導体記憶装置

Info

Publication number: JPH06163913A
Application number: JP31004092A
Authority: JP
Inventors: Masataka Takebuchi; 政孝竹渕
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1992-11-19
Filing date: 1992-11-19
Publication date: 1994-06-10

Abstract

(57)【要約】【目的】工程を簡略、短縮しかつ歩留まり及び信頼性
をも向上させた不揮発性半導体装置を提供することがで
きる。【構成】半導体基板１０１と、前記半導体基板１０１
上に選択的に形成され、不純物１０６が化学量論比以上
混入されている絶縁膜１０３と、前記絶縁膜１０３上に
形成された導電膜１０４とを具備している。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、不揮発性半導体記憶装
置に関するもので、特にＥＰＲＯＭやＥＥＰＲＯＭに使
用されるものである。

【０００２】

【従来の技術】従来の二層ゲ−ト構造を有する不揮発性
半導体記憶装置を図７乃至図８を用いて説明する。

【０００３】図７は、従来の二層ゲ−ト構造を有する不
揮発性半導体記憶装置の平面図である。また、図８ａ
は、図７のＡＡ´に沿って切断した時の断面図であり、
図８ｂは、図７のＢＢ´に沿って切断した時の断面図で
ある。

【０００４】一導電型例えばＰ型の半導体基板３０１に
はシリコン酸化膜（以下ＳｉＯ₂膜と略記する。）（図
示せず）とシリコン窒化膜（以下Ｓｉ₃Ｎ₄膜と略記す
る。）（図示せず）の二層を選択的に形成した後、露出
した基板表面を熱酸化して、厚いＳｉＯ₂膜からなるフ
ィ−ルド絶縁膜３０２を形成する。次に、フィ−ルド絶
縁膜３０２形成のためのＳｉ₃Ｎ₄膜、ＳｉＯ₂膜を除
去し、例えば９００℃で酸化を行い、厚さ２５ｎｍの第
一の絶縁膜３０３を形成する。更にこの第一の絶縁膜３
０３上に例えば第一のポリシリコンを厚さ４００ｎｍほ
ど堆積させる。この第一のポリシリコンを導電性にする
ために例えばＰＯＣｌ₃を拡散源として約９００℃の温
度で約３０分間リンを拡散して浮遊ゲ−ト電極３０４ａ
となる第一の導電膜３０４を形成する。次に、周知のフ
ォトリソグラフィ−技術を用いて、第一の導電膜３０４
を選択的に除去してワ−ド線方向に分割する。更に、こ
の浮遊ゲ−ト電極３０４ａ上に第二の絶縁膜３０５は、
例えば浮遊ゲ−ト電極３０４ａ側からＳｉＯ₂膜、Ｓｉ
₃Ｎ₄膜、ＳｉＯ₂膜の三層構造（以下ＯＮＯ構造と略
記する。）の絶縁膜を形成する。この時、熱酸化により
ＳｉＯ₂膜、そしてＳｉ₃Ｎ₄膜を形成した後、熱酸化
により三層目のＳｉＯ₂膜を形成する。更に、第二の絶
縁膜３０５上に、例えば第二のポリシリコンを堆積す
る。この第二のポリシリコンを導電性にするために例え
ばＰＯＣｌ₃を拡散源として約９００℃の温度で約３０
分間リンを拡散して制御ゲ−ト電極３０６ａとなる第二
の導電膜３０６を形成する。次に、周知のフォトリソグ
ラフィ−技術を用いて、第二の導電膜３０６及び第二の
絶縁膜３０５及び第一の導電膜３０４を順次選択的に除
去する。この結果、半導体基板３０１上には、第一の絶
縁膜３０３を介して第一のポリシリコンで構成された浮
遊ゲ−ト電極３０４ａが形成される。また、浮遊ゲ−ト
電極３０４ａ上には、前記三層構造からなる第二の絶縁
膜３０５が形成される。更に、この第二の絶縁膜３０５
上には、第二のポリシリコンで構成された制御ゲ−ト電
極３０６ａが形成される。続いて、制御ゲ−ト電極３０
６ａをマスクにして、例えばＡｓ（ヒ素）をイオン注入
すいることにより、Ｐ型の半導体基板３０１の表面領域
に逆導電型例えばＮ型のソ−ス領域３０７及びドレイン
領域３０８を形成する。更に、浮遊ゲ−ト電極３０４ａ
及び制御ゲ−ト電極３０６ａの表面を覆って薄い熱酸化
膜が形成されている。全面にはパッシベ−ション膜とし
てのＣＶＤ法により形成された薄膜が形成されている。
更に、周知のフォトリソグラフィ−技術を用いて、コン
タクトホ−ルを開孔した後、全面に膜厚１．０ミクロン
程度のアルミニウムとシリコンからなる合金膜３１５を
堆積形成する。この後、パタ−ニングを行って前記合金
膜によるソ−ス電極及びドレイン電極を形成する。

【０００５】

【発明が解決しようとする課題】上記したような従来の
不揮発性半導体記憶装置では、下記に示すような問題が
ある。

【０００６】第一に、浮遊ゲ−トタイプの不揮発性半導
体記憶装置は、キャリア捕獲型のＭＮＯＳタイプの不揮
発性半導体記憶装置と比べ、次なる欠点を有していた。
キャリア捕獲型のＭＮＯＳタイプの不揮発性半導体記憶
装置は、１〜２カ所の捕獲凖位が電荷漏れを起こして
も、捕獲凖位は互いに絶縁分離されており干渉されない
ため、何等影響を及ぼさない。しかしながら、浮遊ゲ−
トタイプの不揮発性半導体記憶装置は、浮遊ゲ−ト電極
がポリシリコンからなっており一つの導電体である。そ
のため、例えば浮遊ゲ−ト電極を囲んでいる絶縁膜にウ
ィ−クスポット又はピンホ−ルが一カ所でもあると、浮
遊ゲ−トに保持されるべき電荷が流出してしまい、不揮
発性半導体記憶装置としての機能を果たさなくなる。す
なわち、信頼性を欠くことになる。

【０００７】第二の問題点は、図８ｂに示すようなセル
スリットに隣接した第一の導電膜の上端部に発生するの
突起の存在である。この突起は、第二の絶縁膜形成の
際、例えばこの第二の絶縁膜がＯＮＯ膜である場合、第
一の導電膜側のＳｉＯ₂膜形成時の熱状態が低温である
時に発生する。すなわち、この時の温度が低温である
と、第一の導電膜のポリシリコン内のグレインが成長
し、セルスリットに隣接した第一の導電膜の上端部に突
起が形成されるのである。この突起が原因の第一及び第
二の導電膜間における微小のリ−クを抑えるために、第
二の絶縁膜形成の際に１０００℃以上の高温の熱処理を
施す。すると、上記述べたような第一の導電膜の上端部
の突起は発生しない。しかし、第一の導電膜から、Ｐ等
の不純物が第一の絶縁膜に析出し、第一の絶縁膜にオキ
サイド・リッジが形成され、第一の絶縁膜の膜質の悪化
を促進させることになる。

【０００８】第三の問題点は、ゲ−トを形成するため
に、ワ−ドライン方向に浮遊ゲ−トを分離するセルスリ
ット及びセルゲ−トパタ−ニング等の複雑なフォトリソ
グラフィ−及びエッチング工程が含まれており、工程の
増加、複雑化を招いている。そこで、この発明は、上記
欠点を除去し、工程を簡略、短縮しかつ歩留まり及び信
頼性をも向上させた不揮発性半導体装置を提供すること
を目的とする。

【０００９】

【課題を解決するための手段】上記目的を解決するため
に、この発明は、半導体基板と、前記半導体基板上に選
択的に形成され、不純物が化学量論比以上混入されてい
る絶縁膜と、前記絶縁膜上に形成された導電膜とを具備
することを特徴としている。また、前記不純物がダング
リングボンドを誘起することを特徴としている。また、
前記不純物が、前記絶縁膜の深さ方向に対して、連続的
に且つ同一濃度でなく分布されていることを特徴として
いる。また、前記絶縁膜が、イオン注入法によって不純
物が混入された絶縁膜であることを特徴としている。

【００１０】

【作用】この発明の不揮発性半導体記憶装置は電極が一
層で形成されており、不純物が化学量論比以上に過剰に
混入されている絶縁膜のダングリングボンド（未結合
手）が従来でいう浮遊ゲ−ト電極に相当する。従来の浮
遊ゲ−ト電極と違って、この絶縁膜のダングリングボン
ドは、一つの導体ではなく、互いに絶縁された一つの不
純物の持つ電子捕獲により電荷を蓄積する。そのため、
この浮遊ゲ−ト相当部と半導体基板にリ−ク経路が存在
しても、せいぜい数箇所の捕獲されていたキャリアが基
板に流出しただけで、大きな影響はない。

【００１１】また、電極が一層で形成され、浮遊ゲ−ト
電極及び浮遊ゲ−ト電極及び制御ゲ−ト電極間に存在し
た絶縁膜も廃止したため、高温あるいは低温で熱処理す
る必要がなく、突起が発生せず、断線等の心配はない。
また、膜質の悪化もない。

【００１２】また、電極が一層で形成されているため、
浮遊ゲ−トをワ−ドライン方向（列方向）に分離するセ
ルスリットも形成する必要がなく、工程が削減し簡略化
が成される。したがって、この発明は、工程を簡略、短
縮しかつ歩留まり及び信頼性をも向上させた不揮発性半
導体装置を提供することができる。

【００１３】

【実施例】

（実施例１）本発明の第一の実施例を図１乃至図５を参
照にし、詳細に説明する。

【００１４】図１は、第一の実施例における不揮発性半
導体記憶装置の平面図である。また、図２ａは、図１の
ＡＡ´に沿って切断した時の断面図であり、図２ｂは、
図１のＢＢ´に沿って切断した時の断面図である。図５
は、第一の実施例における不揮発性半導体記憶装置の製
造方法を示す図である。製造方法に即してこの不揮発性
半導体記憶装置の構造を説明する。

【００１５】図５ａに示すように一導電型例えばＰ型の
半導体基板１０１にはシリコン酸化膜（以下ＳｉＯ₂膜
と略記する。）（図示せず）とシリコン窒化膜（以下Ｓ
ｉ₃Ｎ₄膜と略記する。）（図示せず）の二層を選択的
に形成した後、露出した基板表面を熱酸化して、厚いＳ
ｉＯ₂膜からなるフィ−ルド絶縁膜１０２を形成する。
次に、フィ−ルド絶縁膜１０２形成のためのＳｉ₃Ｎ₄
膜、ＳｉＯ₂膜を除去し、例えば９００℃の条件下、Ｈ
Ｃｌ添加の乾式酸化を行い、厚さ４００オングストロ−
ム程度の絶縁膜１０３を形成する。更にこの絶縁膜１０
３上に例えばポリシリコンを厚さ５００乃至１０００オ
ングストロ−ム程度例えば周知の減圧ＣＶＤ法により堆
積させる。次に、図５ｂに示すように、周知のフォトリ
ソグラフィ−技術を用いて、フィ−ルド絶縁膜１０２上
に選択的にレジスト１０５を塗布する。言い換えると、
導電膜１０４上面にレジストを塗布し、この後、セルア
レ−領域のレジスト１０５を除去して開口を設ける。更
に、この状態で、キャリアを増やすことができる不純物
１０６例えばシリコンを例えばド−ズ量１０¹⁵乃至１０
²²ｃｍ^-3として絶縁膜１０３中にイオン注入する。この
不純物は、絶縁膜１０３の深さ方向に対して、連続的に
且つ同一濃度でなく分布されている。すなわち、イオン
注入の濃度のピ−ク（プロジェクションレンジ）が絶縁
膜の内部に入るようにする。したがって、絶縁膜は、不
純物１０６が化学量論比以上混入されていることにな
る。この過剰に混入されている不純物部分は、一つの導
体ではなく互いに絶縁されている。更に、上記ポリシリ
コンを導電性にするために例えばＰＯＣｌ₃を拡散源と
して約９００℃の温度で約３０分間リンを拡散してゲ−
ト電極１０４ａとなる導電膜１０４を形成する。これは
同時に、イオン注入を行った不純物１０６の活性化を行
うことにもなる。次に、図５ｃに示すように、周知のフ
ォトリソグラフィ−技術を用いて、導電膜１０４及び不
純物１０６を含んだ絶縁膜１０３を順次選択的に除去
し、ゲ−ト電極１０４ａを形成する。この結果、半導体
基板１０１上には、絶縁膜１０３を介してポリシリコン
で構成されたゲ−ト電極１０４ａが形成される。続い
て、ゲ−ト電極１０４ａをマスクにして、例えばＡｓ
（ヒ素）をイオン注入することにより、Ｐ型の半導体基
板１０１の表面領域に逆導電型例えばＮ型のソ−ス領域
１０７及びドレイン領域１０８を形成する。更に、図示
してないがゲ−ト電極１０４ａの表面を覆って薄い熱酸
化膜が形成されている。全面にはパッシベ−ション膜と
してのＣＶＤ法により形成された薄膜が形成されてい
る。更に、周知のフォトリソグラフィ−技術を用いて、
コンタクトホ−ルを開孔した後、全面に膜厚１．０ミク
ロン程度のアルミニウムとシリコンからなる合金膜を堆
積形成する。この後、パタ−ニングを行って前記合金膜
によるソ−ス電極及びドレイン電極を形成する。また、
図３及び図４は、第一の実施例を実現するための書き込
み読みだしバイアスと特性を示す図である。図４中のＩ
Ｄはドレイン電流を示し、Ｖｇはしきい値を示してい
る。プログラムを行うセルは、チャンネル・ホットキャ
リア効果を図示したバイアス関係に従い、不純物のダン
グリングボンド部分に電子捕獲を行わせる。

【００１６】図３ａのように、ゲ−ト電極に１２．５
Ｖ、ドレインに７Ｖの電圧をかける。すると、不純物１
０６を含んだ絶縁膜１０３にキャリアが注入され、書き
込み状態になる。図３ｂのように、ゲ−ト電極に５．０
Ｖ、ドレインに１Ｖの電圧をかける。すると、読みだし
状態になる。

【００１７】図４に示すように、書き込みを行ったセル
及び書き込みを行わなかったセルの特性を示す。Ｖｇが
５Ｖの時、前者はドレイン電流が流れず、後者はドレイ
ン電流が流れ、情報の記憶がされたことになる。（実施例２）第二の実施例では、電気的に書き換え可能
な不揮発性半導体記憶装置に使用した例である。図６
は、第二の実施例における不揮発性半導体記憶装置の断
面図である。第一の実施例と同様な部分については、同
じ番号を付して説明する。

【００１８】一導電型例えばＰ型の半導体基板１０１の
表面部分に逆導電型例えばＮ型のソ−ス領域１０７及び
ドレイン領域１０８が設けられており、このソ−ス領域
１０７及びドレイン領域１０８に挟まれた半導体基板１
０１表面に４００オングストロ−ム程度の絶縁膜１０３
が選択的に形成されている。更に、半導体基板１０１の
表面近傍に電荷のやり取りを行うための逆導電型のドレ
イン領域１０８上の絶縁膜１０３の一部は、１００乃至
２００オングストロ−ム程度の薄いトンネル絶縁膜１０
３ａとなっている。更に、絶縁膜１０３及び薄いトンネ
ル絶縁膜１０３ａを介してポリシリコンから成るゲ−ト
電極１０４ａが設けられている。更にこの絶縁膜には、
不純物１０６例えばシリコンが混入されている。不純物
１０６は、絶縁膜１０３の深さ方向に対して、連続的に
且つ同一濃度でなく分布している。したがって、絶縁膜
は、不純物１０６が化学量論比以上混入されていること
になる。

【００１９】また、上記トンネル絶縁膜１０３ａは、絶
縁膜１０３を形成した後、周知のフォトリソグラフィ−
技術を用いて、縦方向及び横方向に選択的に除去して形
成される。このように絶縁膜１０３及びトンネル絶縁膜
１０３ａを形成し、更に導電膜１０４を堆積した後で、
選択的にイオン注入するので、不純物１０６は、絶縁膜
１０３の深さ方向に対して、連続的に且つ同一濃度でな
く分布される。すなわち、イオン注入の濃度のピ−ク
（プロジェクションレンジ）が絶縁膜の内部に入る。

【００２０】更に図示してないが、ゲ−ト電極１０４ａ
の表面を覆って薄い熱酸化膜が形成されている。全面に
はパッシベ−ション膜としてのＣＶＤ法により形成され
た薄膜が形成されている。更に、周知のフォトリソグラ
フィ−技術を用いて、コンタクトホ−ルを開孔した後、
全面に膜厚１．０ミクロン程度のアルミニウムとシリコ
ンからなる合金膜を堆積形成する。この後、パタ−ニン
グを行って前記合金膜によるソ−ス電極及びドレイン電
極を形成する。

【００２１】尚、上記第一第二の実施例において、不純
物のプロジェクションレンジを最適化するために、絶縁
膜、ゲ−ト電極等の厚さ及び材質等適宜選んで良い。ま
た、電荷の引き抜きを行う電極は、半導体基板、基板表
面の拡散層、ゲ−ト電極があり、また注入法は何であっ
ても良い。また、ダングリングボンドを発生させる不純
物は、上記シリコンの他、リン、窒素、その他いかなる
元素又はこれらの複合されたものであっても良い。

【００２２】

【発明の効果】浮遊ゲ−ト相当部と半導体基板にリ−ク
経路が存在しても、せいぜい数箇所の捕獲されていたキ
ャリアが基板に流出するだけで、大量に流出することは
ない。また、電極が一層で形成され、浮遊ゲ−ト電極及
び浮遊ゲ−ト電極及び制御ゲ−ト電極間に存在した絶縁
膜も廃止したため、高温あるいは低温で熱処理する必要
がなく、突起が発生せず、断線等の心配はない。また、
膜質の悪化もない。したがって、高信頼性そして高歩留
まりの不揮発性半導体記憶装置を提供することができ
る。また、電極が一層で形成されているため、浮遊ゲ−
トを列方向に分離するスリットも形成する必要がなく、
工程が削減し簡略化される。

【図面の簡単な説明】

【図１】第一の実施例における不揮発性半導体記憶装置
の平面図である。

【図２】第一の実施例における不揮発性半導体記憶装置
の断面図である。

【図３】第一の実施例を実現するための書き込み読みだ
しバイアスと特性を示す図である。

【図４】第一の実施例を実現するための書き込み読みだ
しバイアスと特性を示す図である。

【図５】第一の実施例における不揮発性半導体記憶装置
の製造方法を示す図である。

【図６】第二の実施例における不揮発性半導体記憶装置
の断面図である。

【図７】従来の不揮発性半導体記憶装置の平面図であ
る。

【図８】従来の不揮発性半導体記憶装置の断面図であ
る。

【符号の説明】

１０１半導体基板１０２フィ−ルド絶縁膜１０３ａ絶縁膜１０３トンネル絶縁膜１０４導電膜１０４ａゲ−ト電極１０５レジスト１０６不純物

Claims

【特許請求の範囲】

【請求項１】半導体基板と、前記半導体基板上に選択的に形成され、不純物が化学量
論比以上混入されている絶縁膜と、前記絶縁膜上に形成された導電膜とを具備することを特
徴とする不揮発性半導体記憶装置。
【請求項２】前記不純物がダングリングボンドを誘起
することを特徴とする請求項１記載の不揮発性半導体記
憶装置。
【請求項３】前記不純物が、前記絶縁膜の深さ方向に
対して、連続的に且つ同一濃度でなく分布されているこ
とを特徴とする請求項１乃至２記載の不揮発性半導体記
憶装置。
【請求項４】前記絶縁膜が、イオン注入法によって不
純物が混入された絶縁膜であることを特徴とする請求項
１乃至３記載の不揮発性半導体記憶装置。