JPH06161371A - 階調補正装置 - Google Patents
階調補正装置Info
- Publication number
- JPH06161371A JPH06161371A JP4333583A JP33358392A JPH06161371A JP H06161371 A JPH06161371 A JP H06161371A JP 4333583 A JP4333583 A JP 4333583A JP 33358392 A JP33358392 A JP 33358392A JP H06161371 A JPH06161371 A JP H06161371A
- Authority
- JP
- Japan
- Prior art keywords
- gradation correction
- video signal
- correction value
- gradation
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】 表示デバイスの画面位置毎の印加電圧−透過
率特性に合わせて映像信号レベルに応じた補正ができる
階調補正装置を提供することを目的とする。 【構成】 表示デバイスの画面を複数の領域に区分して
各領域毎の上記特性に合わせて映像信号レベルに応じた
階調補正値をデジタルデータで格納している階調補正値
メモリ１１と、映像信号レベルをＡ／Ｄ変換したデジタ
ル信号と画面走査の位置から算出されたデジタル信号と
を併せて一つの読出アドレス信号として階調補正値メモ
リ１１に入力する手段（Ａ／Ｄ変換器５，アドレス発生
器８等）と、読出アドレス信号の入力によって階調補正
値メモリ１１から読み出された階調補正値をＤ／Ａ変換
して階調補正電圧を生成するＤ／Ａ変換器１２と、階調
補正電圧を補正前映像信号に重畳して階調補正後映像信
号を生成する加算器１とを備えた。
率特性に合わせて映像信号レベルに応じた補正ができる
階調補正装置を提供することを目的とする。 【構成】 表示デバイスの画面を複数の領域に区分して
各領域毎の上記特性に合わせて映像信号レベルに応じた
階調補正値をデジタルデータで格納している階調補正値
メモリ１１と、映像信号レベルをＡ／Ｄ変換したデジタ
ル信号と画面走査の位置から算出されたデジタル信号と
を併せて一つの読出アドレス信号として階調補正値メモ
リ１１に入力する手段（Ａ／Ｄ変換器５，アドレス発生
器８等）と、読出アドレス信号の入力によって階調補正
値メモリ１１から読み出された階調補正値をＤ／Ａ変換
して階調補正電圧を生成するＤ／Ａ変換器１２と、階調
補正電圧を補正前映像信号に重畳して階調補正後映像信
号を生成する加算器１とを備えた。
Description
【０００１】
【産業上の利用分野】本発明は液晶パネルなどの表示デ
バイスを使用した表示機器の階調補正装置に関する。
バイスを使用した表示機器の階調補正装置に関する。
【０００２】
【従来の技術】液晶パネルを使用した表示機器では、液
晶パネルの入出力特性であるＶ−Ｔ特性( 印加電圧−透
過率特性）が図８のような略Ｓ字状の非線型部分を有す
るため、図９に示すような階調補正回路１００を付加し
て逆特性の補正電圧を加算することにより、リニアな特
性となるようにしている。前記の階調補正回路１００
は、映像信号７００ｍＶのうち、液晶パネルのＶ−Ｔ特
性が比較的リニアな線型部分（２００〜５００ｍＶ）の
映像信号レベルはそのままで、Ｓ字状カーブを描く非線
型部分である０〜２００ｍＶ，５００〜７００ｍＶ付近
の映像信号レベルを１．２〜１．８倍位に増幅すること
により補正を行なうものである。
晶パネルの入出力特性であるＶ−Ｔ特性( 印加電圧−透
過率特性）が図８のような略Ｓ字状の非線型部分を有す
るため、図９に示すような階調補正回路１００を付加し
て逆特性の補正電圧を加算することにより、リニアな特
性となるようにしている。前記の階調補正回路１００
は、映像信号７００ｍＶのうち、液晶パネルのＶ−Ｔ特
性が比較的リニアな線型部分（２００〜５００ｍＶ）の
映像信号レベルはそのままで、Ｓ字状カーブを描く非線
型部分である０〜２００ｍＶ，５００〜７００ｍＶ付近
の映像信号レベルを１．２〜１．８倍位に増幅すること
により補正を行なうものである。
【０００３】上記の階調補正回路１００は、図１０のブ
ロック図に示すように、入力映像信号の直流成分のカッ
ト及びバイアス調整を行う機能部分１０１と、白側伸長
及び反転を行う機能部分１０２と、バッファ部１０３
と、黒側伸長及び反転を行う機能部分１０４と、バッフ
ァ部１０５とからなる。なお、バッファ部１０３，１０
５は回路間の相互影響を断つために設けてある。
ロック図に示すように、入力映像信号の直流成分のカッ
ト及びバイアス調整を行う機能部分１０１と、白側伸長
及び反転を行う機能部分１０２と、バッファ部１０３
と、黒側伸長及び反転を行う機能部分１０４と、バッフ
ァ部１０５とからなる。なお、バッファ部１０３，１０
５は回路間の相互影響を断つために設けてある。
【０００４】図１１は、各機能部分を経た後の信号を示
すものであり、横軸を入力映像信号の電圧（Ｖｉ）と
し、縦軸を出力信号の電圧（Ｖｏ1 〜Ｖｏ5 ）としてい
る。同図（ａ）は前記の機能部分１０１によるバイアス
調整後の出力電圧を、同図（ｂ）は機能部分１０２によ
る白側伸長後の出力電圧を、同図（ｃ）は機能部分１０
２による反転後の出力電圧を、同図（ｄ）は機能部分１
０４による黒側伸長後の出力電圧を、同図（ｅ）は機能
部分１０４による反転後の出力電圧をそれぞれ示してい
る。
すものであり、横軸を入力映像信号の電圧（Ｖｉ）と
し、縦軸を出力信号の電圧（Ｖｏ1 〜Ｖｏ5 ）としてい
る。同図（ａ）は前記の機能部分１０１によるバイアス
調整後の出力電圧を、同図（ｂ）は機能部分１０２によ
る白側伸長後の出力電圧を、同図（ｃ）は機能部分１０
２による反転後の出力電圧を、同図（ｄ）は機能部分１
０４による黒側伸長後の出力電圧を、同図（ｅ）は機能
部分１０４による反転後の出力電圧をそれぞれ示してい
る。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
階調補正回路１００は、Ｖ−Ｔ特性のＳ字部分に相当す
る映像信号のレベルを単純に増幅しているだけであり、
映像信号のレベルに応じたきめの細かい階調補正を行う
ものではないから、補正値にずれを生じる欠点がある。
また、上記階調補正回路１００は、液晶パネルの例えば
画面中央位置といった特定の位置についてのＶ−Ｔ特性
を基準にして行なっているため、画面の位置でＶ−Ｔ特
性にばらつきのある液晶パネルを使用した場合には、前
記基準位置の特性と異なる特性を持つ位置に対しては補
正値にずれを生じることになる。
階調補正回路１００は、Ｖ−Ｔ特性のＳ字部分に相当す
る映像信号のレベルを単純に増幅しているだけであり、
映像信号のレベルに応じたきめの細かい階調補正を行う
ものではないから、補正値にずれを生じる欠点がある。
また、上記階調補正回路１００は、液晶パネルの例えば
画面中央位置といった特定の位置についてのＶ−Ｔ特性
を基準にして行なっているため、画面の位置でＶ−Ｔ特
性にばらつきのある液晶パネルを使用した場合には、前
記基準位置の特性と異なる特性を持つ位置に対しては補
正値にずれを生じることになる。
【０００６】プラズマディスプレイなどの自発光型の表
示デバイスで、印加電圧−発光特性がブラウン管のγ特
性と異なる表示デバイスについても、上記と同様の問題
を生じている。
示デバイスで、印加電圧−発光特性がブラウン管のγ特
性と異なる表示デバイスについても、上記と同様の問題
を生じている。
【０００７】本発明は上記の事情に鑑み、表示デバイス
の画面位置の上記特性カーブの相違による補正値のず
れ、及び上記特性カーブに対して単純増幅する場合の補
正値のずれを解消できる階調補正装置を提供することを
目的とする。
の画面位置の上記特性カーブの相違による補正値のず
れ、及び上記特性カーブに対して単純増幅する場合の補
正値のずれを解消できる階調補正装置を提供することを
目的とする。
【０００８】
【課題を解決するための手段】本発明の第１の階調補正
装置は、上記の課題を解決するために、表示デバイスの
入出力特性に合わせて映像信号レベルに応じた階調補正
値をデジタルデータで格納している階調補正値メモリ
と、映像信号レベルをＡ／Ｄ変換したデジタル信号を読
出アドレス信号として前記の階調補正値メモリに入力す
る手段と、前記読出アドレス信号の入力によって前記階
調補正値メモリから読み出された階調補正値をＤ／Ａ変
換して階調補正電圧を生成する手段と、前記の階調補正
電圧を補正前映像信号に重畳して階調補正後映像信号を
生成する手段とを備えたことを特徴としている。
装置は、上記の課題を解決するために、表示デバイスの
入出力特性に合わせて映像信号レベルに応じた階調補正
値をデジタルデータで格納している階調補正値メモリ
と、映像信号レベルをＡ／Ｄ変換したデジタル信号を読
出アドレス信号として前記の階調補正値メモリに入力す
る手段と、前記読出アドレス信号の入力によって前記階
調補正値メモリから読み出された階調補正値をＤ／Ａ変
換して階調補正電圧を生成する手段と、前記の階調補正
電圧を補正前映像信号に重畳して階調補正後映像信号を
生成する手段とを備えたことを特徴としている。
【０００９】また、本発明の第２の階調補正装置は、表
示デバイスの画面を複数の領域に区分して各領域毎の入
出力特性に合わせて映像信号レベルに応じた階調補正値
をデジタルデータで格納している階調補正値メモリと、
映像信号レベルをＡ／Ｄ変換したデジタル信号と画面走
査の位置から算出されたデジタル信号とを併せて一つの
読出アドレス信号として前記の階調補正値メモリに入力
する手段と、前記読出アドレス信号の入力によって前記
階調補正値メモリから読み出された階調補正値をＤ／Ａ
変換して階調補正電圧を生成する手段と、前記の階調補
正電圧を補正前映像信号に重畳して階調補正後映像信号
を生成する手段とを備えたことを特徴としている。
示デバイスの画面を複数の領域に区分して各領域毎の入
出力特性に合わせて映像信号レベルに応じた階調補正値
をデジタルデータで格納している階調補正値メモリと、
映像信号レベルをＡ／Ｄ変換したデジタル信号と画面走
査の位置から算出されたデジタル信号とを併せて一つの
読出アドレス信号として前記の階調補正値メモリに入力
する手段と、前記読出アドレス信号の入力によって前記
階調補正値メモリから読み出された階調補正値をＤ／Ａ
変換して階調補正電圧を生成する手段と、前記の階調補
正電圧を補正前映像信号に重畳して階調補正後映像信号
を生成する手段とを備えたことを特徴としている。
【００１０】
【作用】第１の構成によれば、映像信号レベルをＡ／Ｄ
変換したデジタル信号が読出アドレス信号として前記メ
モリに入力される。このメモリには、表示デバイスの入
出力特性に合わせて映像信号レベルに応じた階調補正デ
ータが格納されており、上記の読出アドレス信号が入力
されると、そのアドレスに格納されている階調補正デー
タが出力され、Ｄ／Ａ変換されて階調補正電圧が生成さ
れ、これが補正前映像信号に重畳されて階調補正後映像
信号が生成される。これにより、映像信号レベルに応じ
たきめの細かい補正が可能になり、補正値にずれが生じ
るのを回避することができる。
変換したデジタル信号が読出アドレス信号として前記メ
モリに入力される。このメモリには、表示デバイスの入
出力特性に合わせて映像信号レベルに応じた階調補正デ
ータが格納されており、上記の読出アドレス信号が入力
されると、そのアドレスに格納されている階調補正デー
タが出力され、Ｄ／Ａ変換されて階調補正電圧が生成さ
れ、これが補正前映像信号に重畳されて階調補正後映像
信号が生成される。これにより、映像信号レベルに応じ
たきめの細かい補正が可能になり、補正値にずれが生じ
るのを回避することができる。
【００１１】また、第２の構成によれば、映像信号レベ
ルをＡ／Ｄ変換したデジタル信号と画面走査の位置から
算出されたデジタル信号とを併せたデジタル信号が一つ
の読出アドレス信号として前記メモリに入力される。こ
のメモリには、画面の各領域毎の入出力特性に合わせて
映像信号レベルに応じた階調補正データが格納されてお
り、上記の読出アドレス信号が入力されると、そのアド
レスに格納されている階調補正データが出力され、Ｄ／
Ａ変換されて階調補正電圧が生成され、これが補正前映
像信号に重畳されて階調補正後映像信号が生成される。
これにより、映像信号レベルに応じたきめの細かい補正
が可能になることに加えて、表示デバイスの画面の各位
置の特性に合わせた階調補正が行われることになる。
ルをＡ／Ｄ変換したデジタル信号と画面走査の位置から
算出されたデジタル信号とを併せたデジタル信号が一つ
の読出アドレス信号として前記メモリに入力される。こ
のメモリには、画面の各領域毎の入出力特性に合わせて
映像信号レベルに応じた階調補正データが格納されてお
り、上記の読出アドレス信号が入力されると、そのアド
レスに格納されている階調補正データが出力され、Ｄ／
Ａ変換されて階調補正電圧が生成され、これが補正前映
像信号に重畳されて階調補正後映像信号が生成される。
これにより、映像信号レベルに応じたきめの細かい補正
が可能になることに加えて、表示デバイスの画面の各位
置の特性に合わせた階調補正が行われることになる。
【００１２】
【実施例】本発明の一実施例を、図１ないし図７に基づ
いて説明すれば、以下の通りである。
いて説明すれば、以下の通りである。
【００１３】図１は、表示機器に設けられた本実施例の
階調補正装置（ＮＴＳＣ対応型）のブロック図である。
この階調補正装置は、加算器１、バッファ２、ローパス
フィルタ（ＬＰＦ）３、アンプ４、Ａ／Ｄ変換器５、ア
ドレス切替え器６、アドレス入力スイッチ７、アドレス
発生器８、補正データ入力スイッチ９、Ｒ／Ｗ切替えス
イッチ１０、階調補正値メモリ１１、Ｄ／Ａ変換器１
２、ローパスフィルタ（ＬＰＦ）１３、およびアンプ１
４を備える。
階調補正装置（ＮＴＳＣ対応型）のブロック図である。
この階調補正装置は、加算器１、バッファ２、ローパス
フィルタ（ＬＰＦ）３、アンプ４、Ａ／Ｄ変換器５、ア
ドレス切替え器６、アドレス入力スイッチ７、アドレス
発生器８、補正データ入力スイッチ９、Ｒ／Ｗ切替えス
イッチ１０、階調補正値メモリ１１、Ｄ／Ａ変換器１
２、ローパスフィルタ（ＬＰＦ）１３、およびアンプ１
４を備える。
【００１４】バッファ２は回路間の相互影響を断つため
の回路であり、ローパスフィルタ３，１３は映像信号周
波数以上の不要周波数成分を除去するための回路であ
り、アンプ４，１４はゲイン調整のための回路である。
の回路であり、ローパスフィルタ３，１３は映像信号周
波数以上の不要周波数成分を除去するための回路であ
り、アンプ４，１４はゲイン調整のための回路である。
【００１５】Ａ／Ｄ変換器５は、アンプ４にてゲイン調
整されたアナログの映像信号を４ビットのデジタル信号
に変換する回路である。
整されたアナログの映像信号を４ビットのデジタル信号
に変換する回路である。
【００１６】アドレス切替え器６は、前記Ａ／Ｄ変換器
５からの４ビットデジタル信号をメモリ１１のアドレス
下位４ビット端子に入力するか、或いは、図示しないア
ドレス供給装置（表示機器の外部に設けられる）からア
ドレス入力スイッチ７を介して送られてくる４ビットア
ドレス信号をメモリ１１のアドレス下位４ビット端子に
入力するかを切り替えるものである。この切り替え操作
は、Ｒ／Ｗ（読出／書込）切替えスイッチ１０の出力信
号によって行われるものであり、Ｒ（読出）信号の場合
はＡ／Ｄ変換器５が選択され、Ｗ（書込）信号の場合は
アドレス入力スイッチ７が選択される。
５からの４ビットデジタル信号をメモリ１１のアドレス
下位４ビット端子に入力するか、或いは、図示しないア
ドレス供給装置（表示機器の外部に設けられる）からア
ドレス入力スイッチ７を介して送られてくる４ビットア
ドレス信号をメモリ１１のアドレス下位４ビット端子に
入力するかを切り替えるものである。この切り替え操作
は、Ｒ／Ｗ（読出／書込）切替えスイッチ１０の出力信
号によって行われるものであり、Ｒ（読出）信号の場合
はＡ／Ｄ変換器５が選択され、Ｗ（書込）信号の場合は
アドレス入力スイッチ７が選択される。
【００１７】アドレス入力スイッチ７は、前述の図示し
ないアドレス供給装置からの４ビットアドレス信号をア
ドレス切替え器６に出力するか否かを切り替える。
ないアドレス供給装置からの４ビットアドレス信号をア
ドレス切替え器６に出力するか否かを切り替える。
【００１８】アドレス発生器８には、図示しない液晶ド
ライブから画素駆動のタイミング信号が入力される。ア
ドレス発生器８は、上記タイミング信号のカウント値に
基づいて６ビットアドレス信号を生成し、この６ビット
アドレス信号をメモリ１１のアドレス上位６ビット端子
に入力するようになっている。これにより、画面走査の
位置に対応したアドレス信号がメモリ１１に入力され
る。なお、アドレス信号は６ビットなので、液晶パネル
の画面は６４個の領域に分けて識別されることになる。
ライブから画素駆動のタイミング信号が入力される。ア
ドレス発生器８は、上記タイミング信号のカウント値に
基づいて６ビットアドレス信号を生成し、この６ビット
アドレス信号をメモリ１１のアドレス上位６ビット端子
に入力するようになっている。これにより、画面走査の
位置に対応したアドレス信号がメモリ１１に入力され
る。なお、アドレス信号は６ビットなので、液晶パネル
の画面は６４個の領域に分けて識別されることになる。
【００１９】補正データ入力スイッチ９は、そのＯＮ／
ＯＦＦによって、図示しない補正データ入力装置（表示
機器の外部に設けられる）からの補正データをメモリ１
１のＤin端子に入力するか否かを切り替える。
ＯＦＦによって、図示しない補正データ入力装置（表示
機器の外部に設けられる）からの補正データをメモリ１
１のＤin端子に入力するか否かを切り替える。
【００２０】Ｒ／Ｗ切替えスイッチ１０は、メモリ１１
及びアドレス切替え器６にＲ信号或いはＷ信号を入力す
るものである。
及びアドレス切替え器６にＲ信号或いはＷ信号を入力す
るものである。
【００２１】階調補正値メモリ１１は、表示デバイスの
画面を複数の領域に区分して各領域毎のＶ−Ｔ特性に合
わせて映像信号レベルに応じた階調補正値を、デジタル
データで格納しているものである。具体的には、図２に
示すように、上位６ビットと下位４ビットとを併せた１
０ビットで指定されるアドレスに階調補正データｄ0〜
ｄ1023が格納されている。例えば、階調補正データｄ0
は、図３に示すように、０〜６３の６４領域に区分され
た画面Ｐの第０領域のＶ−Ｔ特性に合わせたもので、図
４の映像信号の最も低いレベル（００００）に対する階
調補正値となるものである。また、階調補正データｄ
1008は、第６３領域のＶ−Ｔ特性に合わせたもので、映
像信号の最も低いレベル（００００）に対する階調補正
値であり、階調補正データｄ1023は、同じく第６３領域
のＶ−Ｔ特性に合わせたもので、映像信号の最も高いレ
ベル（１１１１）に対する階調補正値である。
画面を複数の領域に区分して各領域毎のＶ−Ｔ特性に合
わせて映像信号レベルに応じた階調補正値を、デジタル
データで格納しているものである。具体的には、図２に
示すように、上位６ビットと下位４ビットとを併せた１
０ビットで指定されるアドレスに階調補正データｄ0〜
ｄ1023が格納されている。例えば、階調補正データｄ0
は、図３に示すように、０〜６３の６４領域に区分され
た画面Ｐの第０領域のＶ−Ｔ特性に合わせたもので、図
４の映像信号の最も低いレベル（００００）に対する階
調補正値となるものである。また、階調補正データｄ
1008は、第６３領域のＶ−Ｔ特性に合わせたもので、映
像信号の最も低いレベル（００００）に対する階調補正
値であり、階調補正データｄ1023は、同じく第６３領域
のＶ−Ｔ特性に合わせたもので、映像信号の最も高いレ
ベル（１１１１）に対する階調補正値である。
【００２２】階調補正値メモリ１１に書き込む階調補正
値データの生成は、以下のようにして行われる。例え
ば、組み立てられた表示機器の検査工程において、表示
デバイスに印加する電圧レベルを低レベルから高レベル
に次第に変化させ、そのときの画面の輝度変化をＣＣＤ
にて読み取り、６４個の画面位置についてのＶ−Ｔ特性
を検出し、この特性に合わせて映像信号レベルに応じた
階調補正値（デジタルデータ）を演算する。
値データの生成は、以下のようにして行われる。例え
ば、組み立てられた表示機器の検査工程において、表示
デバイスに印加する電圧レベルを低レベルから高レベル
に次第に変化させ、そのときの画面の輝度変化をＣＣＤ
にて読み取り、６４個の画面位置についてのＶ−Ｔ特性
を検出し、この特性に合わせて映像信号レベルに応じた
階調補正値（デジタルデータ）を演算する。
【００２３】上記演算によって得られた階調補正値のメ
モリ１１への書き込みは、以下のようにして行われる。
前記の補正データ入力スイッチ９はＯＮされ、上記の演
算された階調補正データがメモリ１１のＤin端子に順次
入力される。このとき、Ｒ／Ｗ切替えスイッチ１０によ
り、階調補正値メモリ１１とアドレス切替え器６とにＷ
信号が出力される。そして、Ｗ信号を受けたアドレス切
替え器６は、アドレス入力スイッチ７側を選択し、これ
により、図示しないアドレス供給装置から下位４ビット
のアドレス信号がメモリ１１に入力されると共に、アド
レス発生器８からは上位６ビットのアドレス信号がメモ
リ１１に入力され、各アドレスに補正データが格納され
る。
モリ１１への書き込みは、以下のようにして行われる。
前記の補正データ入力スイッチ９はＯＮされ、上記の演
算された階調補正データがメモリ１１のＤin端子に順次
入力される。このとき、Ｒ／Ｗ切替えスイッチ１０によ
り、階調補正値メモリ１１とアドレス切替え器６とにＷ
信号が出力される。そして、Ｗ信号を受けたアドレス切
替え器６は、アドレス入力スイッチ７側を選択し、これ
により、図示しないアドレス供給装置から下位４ビット
のアドレス信号がメモリ１１に入力されると共に、アド
レス発生器８からは上位６ビットのアドレス信号がメモ
リ１１に入力され、各アドレスに補正データが格納され
る。
【００２４】補正データの書き込みが終了すると、補正
データ入力スイッチ９はＯＦＦになる。また、Ｒ／Ｗ切
替えスイッチ１０により、階調補正値メモリ１１とアド
レス切替え器６とにＲ信号が出力される。Ｒ信号を受け
たアドレス切替え器６は、Ａ／Ｄ変換器５を選択する。
以後、メモリ１１は読み出し専用に用いられる。
データ入力スイッチ９はＯＦＦになる。また、Ｒ／Ｗ切
替えスイッチ１０により、階調補正値メモリ１１とアド
レス切替え器６とにＲ信号が出力される。Ｒ信号を受け
たアドレス切替え器６は、Ａ／Ｄ変換器５を選択する。
以後、メモリ１１は読み出し専用に用いられる。
【００２５】Ｄ／Ａ変換器１２は、メモリ１１のＤout
端子から出力された４ビットの階調補正データをＤ／Ａ
変換して階調補正電圧を生成するものである。
端子から出力された４ビットの階調補正データをＤ／Ａ
変換して階調補正電圧を生成するものである。
【００２６】階調補正電圧は、ローパスフィルタ１３を
経て不要な周波数成分が除去された後、アンプ１４でゲ
イン増幅され、加算器１に入力されるようになってい
る。
経て不要な周波数成分が除去された後、アンプ１４でゲ
イン増幅され、加算器１に入力されるようになってい
る。
【００２７】加算器１は、図５に示すような回路から成
り、前記の階調補正電圧を補正前映像信号に重畳して階
調補正後映像信号を生成するものである。加算器１は、
図６のブロック図にも示すように、入力映像信号の直流
成分のカット及びバイアス調整を行う機能部分１ａ、バ
ッファ部１ｂ、加算部１ｃ、バッファ部１ｄ、反転アン
プ部１ｅ、バッファ部１ｆ、反転アンプ１ｇ、及びバッ
ファ部１ｈによって構成される。
り、前記の階調補正電圧を補正前映像信号に重畳して階
調補正後映像信号を生成するものである。加算器１は、
図６のブロック図にも示すように、入力映像信号の直流
成分のカット及びバイアス調整を行う機能部分１ａ、バ
ッファ部１ｂ、加算部１ｃ、バッファ部１ｄ、反転アン
プ部１ｅ、バッファ部１ｆ、反転アンプ１ｇ、及びバッ
ファ部１ｈによって構成される。
【００２８】図７は、各機能部分を経た後の信号及び階
調補正電圧を示すものであり、横軸を入力映像信号の電
圧（Ｖｉ）とし、縦軸を出力信号の電圧（Ｖｏ1 ，Ｖ
ａ，Ｖｏ2 ）としている。同図（ａ）は機能部分１ａに
よるバイアス調整後の出力電圧を、同図（ｂ）は加算部
１ｃに入力される階調補正電圧を、同図（ｃ）は加算部
１ｃによる加算処理後の出力電圧をそれぞれ示してい
る。
調補正電圧を示すものであり、横軸を入力映像信号の電
圧（Ｖｉ）とし、縦軸を出力信号の電圧（Ｖｏ1 ，Ｖ
ａ，Ｖｏ2 ）としている。同図（ａ）は機能部分１ａに
よるバイアス調整後の出力電圧を、同図（ｂ）は加算部
１ｃに入力される階調補正電圧を、同図（ｃ）は加算部
１ｃによる加算処理後の出力電圧をそれぞれ示してい
る。
【００２９】上記の構成によれば、映像信号レベルをＡ
／Ｄ変換した４ビットデジタル信号と画面走査の位置か
ら算出された６ビットデジタル信号とを併せた１０ビッ
トデジタル信号が一つの読出アドレス信号として前記メ
モリ１１に入力される。このメモリ１１には、画面の各
領域毎のＶ−Ｔ特性に合わせて映像信号レベルに応じた
階調補正データが格納されており、上記の読出アドレス
信号が入力されると、そのアドレスに格納されている階
調補正データが出力される。そして、この補正データが
Ｄ／Ａ変換されて階調補正電圧が生成され、これが補正
前映像信号に重畳されて階調補正後映像信号が生成され
る。これにより、映像信号レベルに応じた１６段階のき
めの細かい補正が行われると共に、表示デバイスの画面
の６４個の各位置の特性に合わせた階調補正が行われる
ことになる。
／Ｄ変換した４ビットデジタル信号と画面走査の位置か
ら算出された６ビットデジタル信号とを併せた１０ビッ
トデジタル信号が一つの読出アドレス信号として前記メ
モリ１１に入力される。このメモリ１１には、画面の各
領域毎のＶ−Ｔ特性に合わせて映像信号レベルに応じた
階調補正データが格納されており、上記の読出アドレス
信号が入力されると、そのアドレスに格納されている階
調補正データが出力される。そして、この補正データが
Ｄ／Ａ変換されて階調補正電圧が生成され、これが補正
前映像信号に重畳されて階調補正後映像信号が生成され
る。これにより、映像信号レベルに応じた１６段階のき
めの細かい補正が行われると共に、表示デバイスの画面
の６４個の各位置の特性に合わせた階調補正が行われる
ことになる。
【００３０】また、画面の各領域毎の前記Ｖ−Ｔ特性に
合わせて映像信号レベルに応じた階調補正電圧を生成す
るのをアナログ回路で実現しようとすると、調整のパラ
メータが膨大な数となるために非常に多くの調整ボリュ
ームを必要とし、その調整が大変になると共に、回路規
模も多くなってしまうが、本発明では、上記階調補正電
圧をデジタル信号の階調補正データとしてメモリ１１に
格納しておき、Ｄ／Ａ変換により補正電圧を生成してこ
れを映像信号に重畳するというように、デジタル処理部
分を有するものであるから、回路規模を小さくできる。
また、ＬＳＩ化も容易であるから一層の小規模化が図れ
る。
合わせて映像信号レベルに応じた階調補正電圧を生成す
るのをアナログ回路で実現しようとすると、調整のパラ
メータが膨大な数となるために非常に多くの調整ボリュ
ームを必要とし、その調整が大変になると共に、回路規
模も多くなってしまうが、本発明では、上記階調補正電
圧をデジタル信号の階調補正データとしてメモリ１１に
格納しておき、Ｄ／Ａ変換により補正電圧を生成してこ
れを映像信号に重畳するというように、デジタル処理部
分を有するものであるから、回路規模を小さくできる。
また、ＬＳＩ化も容易であるから一層の小規模化が図れ
る。
【００３１】なお、本実施例では、表示デバイスの画面
位置の特性カーブの相違による補正値のずれ、及び特性
カーブに対して単純増幅する場合の補正値のずれの双方
を解消できるようにしたが、画面位置毎の特性の相違は
考慮せずに、映像信号レベルのみに応じた階調補正値を
デジタルデータで格納し、映像信号レベルをＡ／Ｄ変換
して得たデジタル信号を読出アドレス信号として前記階
調補正値を読み出すようにしてもよい。これによれば、
特性カーブに対して単純増幅する場合の補正値のずれを
解消することができる。
位置の特性カーブの相違による補正値のずれ、及び特性
カーブに対して単純増幅する場合の補正値のずれの双方
を解消できるようにしたが、画面位置毎の特性の相違は
考慮せずに、映像信号レベルのみに応じた階調補正値を
デジタルデータで格納し、映像信号レベルをＡ／Ｄ変換
して得たデジタル信号を読出アドレス信号として前記階
調補正値を読み出すようにしてもよい。これによれば、
特性カーブに対して単純増幅する場合の補正値のずれを
解消することができる。
【００３２】また、本実施例では、映像信号のレベルは
１６段階に、画面は６４個の位置に区分しが、これらの
区分数は例示であり、これに限るものではない。
１６段階に、画面は６４個の位置に区分しが、これらの
区分数は例示であり、これに限るものではない。
【００３３】更に、階調補正値メモリ１１としてはＳＲ
ＡＭやＤＲＡＭを用いることができるが、この場合には
記憶内容を保持するためのバックアップ電源を設ける。
また、階調補正値メモリ１１として不揮発性メモリを用
いるようにすれば、バックアップ電源は不要である。ま
た、本実施例では、階調補正値データ書き込みのための
回路（補正データ入力スイッチ９等）を設けたが、表示
機器の外部に設けた書き込み装置（例えば、Ｐ−ＲＯＭ
ライタ）にメモリ１１を装着し、この装置にて補正値デ
ータを書き込んだ後にこのメモリ１１を階調補正装置に
装填することも可能であり、これによれば、上記の書き
込み用の回路は不要となる。
ＡＭやＤＲＡＭを用いることができるが、この場合には
記憶内容を保持するためのバックアップ電源を設ける。
また、階調補正値メモリ１１として不揮発性メモリを用
いるようにすれば、バックアップ電源は不要である。ま
た、本実施例では、階調補正値データ書き込みのための
回路（補正データ入力スイッチ９等）を設けたが、表示
機器の外部に設けた書き込み装置（例えば、Ｐ−ＲＯＭ
ライタ）にメモリ１１を装着し、この装置にて補正値デ
ータを書き込んだ後にこのメモリ１１を階調補正装置に
装填することも可能であり、これによれば、上記の書き
込み用の回路は不要となる。
【００３４】なお、本実施例では、液晶パネルを例とし
て説明したが、プラズマディスプレイなどの自発光型の
表示デバイスで、印加電圧−発光特性がブラウン管のγ
特性と異なる表示デバイスについても、同様にその特性
に応じた階調補正ができるものである。
て説明したが、プラズマディスプレイなどの自発光型の
表示デバイスで、印加電圧−発光特性がブラウン管のγ
特性と異なる表示デバイスについても、同様にその特性
に応じた階調補正ができるものである。
【００３５】
【発明の効果】以上のように、本発明によれば、表示デ
バイスの画面位置の特性カーブの相違による補正値のず
れ、及び特性カーブに対して単純増幅する場合の補正値
のずれを解消することができる。また、デジタル処理に
より、回路規模の増大は極力低減されるという効果を奏
する。
バイスの画面位置の特性カーブの相違による補正値のず
れ、及び特性カーブに対して単純増幅する場合の補正値
のずれを解消することができる。また、デジタル処理に
より、回路規模の増大は極力低減されるという効果を奏
する。
【図１】本発明の階調補正装置のブロック図である。
【図２】本発明の階調補正値メモリの内容を説明するた
めの模式図である。
めの模式図である。
【図３】本発明の表示デバイスの画面を複数の領域に区
分した状態を示した模式図である。
分した状態を示した模式図である。
【図４】本発明の映像信号レベルとそのＡ／Ｄ変換値で
ある４ビットデジタル信号との関係を示す説明図であ
る。
ある４ビットデジタル信号との関係を示す説明図であ
る。
【図５】本発明の加算器の回路図である。
【図６】本発明の加算器の機能ブロック図である。
【図７】同図（ａ）は上記加算器によるバイアス調整後
の映像信号レベルのグラフ、同図（ｂ）は上記加算器に
入力される階調補正電圧のグラフ、同図（ｃ）は上記加
算器による加算後の映像信号レベルのグラフである。
の映像信号レベルのグラフ、同図（ｂ）は上記加算器に
入力される階調補正電圧のグラフ、同図（ｃ）は上記加
算器による加算後の映像信号レベルのグラフである。
【図８】印加電圧−透過率特性を示すグラフである。
【図９】従来の階調補正回路の回路図である。
【図１０】従来の階調補正回路の機能ブロック図であ
る。
る。
【図１１】同図（ａ）は上記階調補正回路によるバイア
ス調整後の映像信号レベルのグラフ、同図（ｂ）は白側
伸長後の映像信号レベル、同図（ｃ）は反転後の映像信
号レベル、同図（ｄ）は黒側伸長後の映像信号レベル、
同図（ｅ）は反転後の映像信号レベルのグラフである。
ス調整後の映像信号レベルのグラフ、同図（ｂ）は白側
伸長後の映像信号レベル、同図（ｃ）は反転後の映像信
号レベル、同図（ｄ）は黒側伸長後の映像信号レベル、
同図（ｅ）は反転後の映像信号レベルのグラフである。
１ 加算器 ５ Ａ／Ｄ変換器 ６ アドレス切替え器 ７ アドレス入力スイッチ ８ アドレス発生器 ９ 補正データ入力スイッチ １０ Ｒ／Ｗ切替えスイッチ １１ 階調補正値メモリ １２ Ｄ／Ａ変換器
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年４月１４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】
【従来の技術】液晶パネルを使用した表示機器では、液
晶パネルの入出力特性であるＶ−Ｔ特性（印加電圧−透
過率特性）が図８のような略Ｓ字状の非線型部分を有す
るため、図９に示すような階調補正回路１００を付加し
て入力映像信号を補正することにより、リニアな特性と
なるようにしている。前記の階調補正回路１００は、映
像信号７００ｍＶのうち、液晶パネルのＶ−Ｔ特性が比
較的リニアな線型部分（２００〜５００ｍＶ）の映像信
号レベルはそのままで、Ｓ字状カーブを描く非線型部分
である０〜２００ｍＶ，５００〜７００ｍＶ付近の映像
信号レベルを１．２〜１．８倍位に増幅することにより
補正を行なうものである。
晶パネルの入出力特性であるＶ−Ｔ特性（印加電圧−透
過率特性）が図８のような略Ｓ字状の非線型部分を有す
るため、図９に示すような階調補正回路１００を付加し
て入力映像信号を補正することにより、リニアな特性と
なるようにしている。前記の階調補正回路１００は、映
像信号７００ｍＶのうち、液晶パネルのＶ−Ｔ特性が比
較的リニアな線型部分（２００〜５００ｍＶ）の映像信
号レベルはそのままで、Ｓ字状カーブを描く非線型部分
である０〜２００ｍＶ，５００〜７００ｍＶ付近の映像
信号レベルを１．２〜１．８倍位に増幅することにより
補正を行なうものである。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】バッファ２は回路間の相互影響を断つため
の回路であり、ローパスフィルタ３は映像信号周波数以
上の不要周波数成分を除去するための回路であり、ロー
パスフィルタ１３はＤ／Ａ変換されたデータの平滑化を
行うための回路であり、アンプ４，１４はゲイン調整の
ための回路である。
の回路であり、ローパスフィルタ３は映像信号周波数以
上の不要周波数成分を除去するための回路であり、ロー
パスフィルタ１３はＤ／Ａ変換されたデータの平滑化を
行うための回路であり、アンプ４，１４はゲイン調整の
ための回路である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】アドレス発生器８には、図示しない液晶ド
ライブ回路から画素駆動のタイミング信号が入力され
る。アドレス発生器８は、上記タイミング信号のカウン
ト値に基づいて６ビットアドレス信号を生成し、この６
ビットアドレス信号をメモリ１１のアドレス上位６ビッ
ト端子に入力するようになっている。これにより、画面
走査の位置に対応したアドレス信号がメモリ１１に入力
される。なお、アドレス信号は６ビットなので、液晶パ
ネルの画面は６４個の領域に分けて識別されることにな
る。
ライブ回路から画素駆動のタイミング信号が入力され
る。アドレス発生器８は、上記タイミング信号のカウン
ト値に基づいて６ビットアドレス信号を生成し、この６
ビットアドレス信号をメモリ１１のアドレス上位６ビッ
ト端子に入力するようになっている。これにより、画面
走査の位置に対応したアドレス信号がメモリ１１に入力
される。なお、アドレス信号は６ビットなので、液晶パ
ネルの画面は６４個の領域に分けて識別されることにな
る。
Claims (2)
- 【請求項１】 表示デバイスの入出力特性に合わせて映
像信号レベルに応じた階調補正値をデジタルデータで格
納している階調補正値メモリと、 映像信号レベルをＡ／Ｄ変換したデジタル信号を読出ア
ドレス信号として前記の階調補正値メモリに入力する手
段と、 前記読出アドレス信号の入力によって前記階調補正値メ
モリから読み出された階調補正値をＤ／Ａ変換して階調
補正電圧を生成する手段と、 前記階調補正電圧を補正前映像信号に重畳して階調補正
後映像信号を生成する手段とを備えたことを特徴とする
階調補正装置。 - 【請求項２】 表示デバイスの画面を複数の領域に区分
して各領域毎の入出力特性に合わせて映像信号レベルに
応じた階調補正値をデジタルデータで格納している階調
補正値メモリと、 映像信号レベルをＡ／Ｄ変換したデジタル信号と画面走
査の位置から算出されたデジタル信号とを併せて一つの
読出アドレス信号として前記の階調補正値メモリに入力
する手段と、 前記読出アドレス信号の入力によって前記階調補正値メ
モリから読み出された階調補正値をＤ／Ａ変換して階調
補正電圧を生成する手段と、 前記階調補正電圧を補正前映像信号に重畳して階調補正
後映像信号を生成する手段とを備えたことを特徴とする
階調補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4333583A JPH06161371A (ja) | 1992-11-18 | 1992-11-18 | 階調補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4333583A JPH06161371A (ja) | 1992-11-18 | 1992-11-18 | 階調補正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06161371A true JPH06161371A (ja) | 1994-06-07 |
Family
ID=18267671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4333583A Pending JPH06161371A (ja) | 1992-11-18 | 1992-11-18 | 階調補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06161371A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002055675A (ja) * | 1999-09-17 | 2002-02-20 | Matsushita Electric Ind Co Ltd | 画像表示装置 |
| JP2002297111A (ja) * | 2001-03-30 | 2002-10-11 | Minolta Co Ltd | 液晶表示装置 |
| US6791566B1 (en) | 1999-09-17 | 2004-09-14 | Matsushita Electric Industrial Co., Ltd. | Image display device |
| JP2006162728A (ja) * | 2004-12-03 | 2006-06-22 | Seiko Epson Corp | 画像表示装置、画像信号変換装置、画像信号変換方法、画像信号変換プログラム、およびそのプログラムを記憶した記憶媒体 |
| JP2011215450A (ja) * | 2010-04-01 | 2011-10-27 | Seiko Epson Corp | 液晶表示装置及び投射型表示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04144382A (ja) * | 1990-10-05 | 1992-05-18 | Hitachi Ltd | ディジタルγ補正回路付液晶表示装置 |
-
1992
- 1992-11-18 JP JP4333583A patent/JPH06161371A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04144382A (ja) * | 1990-10-05 | 1992-05-18 | Hitachi Ltd | ディジタルγ補正回路付液晶表示装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002055675A (ja) * | 1999-09-17 | 2002-02-20 | Matsushita Electric Ind Co Ltd | 画像表示装置 |
| US6791566B1 (en) | 1999-09-17 | 2004-09-14 | Matsushita Electric Industrial Co., Ltd. | Image display device |
| JP2002297111A (ja) * | 2001-03-30 | 2002-10-11 | Minolta Co Ltd | 液晶表示装置 |
| JP2006162728A (ja) * | 2004-12-03 | 2006-06-22 | Seiko Epson Corp | 画像表示装置、画像信号変換装置、画像信号変換方法、画像信号変換プログラム、およびそのプログラムを記憶した記憶媒体 |
| JP2011215450A (ja) * | 2010-04-01 | 2011-10-27 | Seiko Epson Corp | 液晶表示装置及び投射型表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5489910A (en) | Image display device and method of driving the same | |
| JP3302423B2 (ja) | 撮像装置 | |
| JP3674297B2 (ja) | 液晶表示装置のダイナミックレンジ調整方法並びに液晶表示装置及び電子機器 | |
| US5712659A (en) | Apparatus and method for adjusting contrast of R,G,B signals | |
| US20070153021A1 (en) | Data converting circuit and display apparatus using the same | |
| JP2002189458A (ja) | 表示制御装置及び画像表示装置 | |
| JPH06161371A (ja) | 階調補正装置 | |
| JPH1132237A (ja) | ガンマ補正装置 | |
| JP3394885B2 (ja) | 液晶表示装置 | |
| KR100270722B1 (ko) | 디지탈화상 보정장치 및 디스플레이장치 | |
| JP2585500B2 (ja) | 輪郭補正装置及び方法 | |
| KR100448613B1 (ko) | 왜곡 보정 회로 및 표시 장치 | |
| JPH11352933A (ja) | 液晶表示装置 | |
| JPS6078449A (ja) | ビデオ画像の製版装置 | |
| JPH05119733A (ja) | 液晶表示装置 | |
| JPH05259909A (ja) | 自動オフセット電圧補正方法 | |
| JP2001249655A (ja) | 表示装置 | |
| KR100721940B1 (ko) | 유기전계발광장치의 감마 보정 장치 및 감마 보정 방법 | |
| AU744436B2 (en) | Image display and horizontal speed modulator | |
| JPH0818826A (ja) | ディジタルガンマ補正回路 | |
| KR100227113B1 (ko) | 영상신호의 수직윤곽보정장치 | |
| JP3835692B2 (ja) | 映像信号処理装置及び方法 | |
| JPH10126648A (ja) | 液晶表示装置における入力信号レベル適応型ガンマ補正回路 | |
| JP2871400B2 (ja) | 輪郭補正回路 | |
| JPH0686096A (ja) | ガンマ補正テーブルの作成方法 |