JPH06153521A - インバータのｐｗｍ制御方法およびｐｗｍ制御回路 - Google Patents
インバータのｐｗｍ制御方法およびｐｗｍ制御回路Info
- Publication number
- JPH06153521A JPH06153521A JP4290598A JP29059892A JPH06153521A JP H06153521 A JPH06153521 A JP H06153521A JP 4290598 A JP4290598 A JP 4290598A JP 29059892 A JP29059892 A JP 29059892A JP H06153521 A JPH06153521 A JP H06153521A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- inverter
- voltage command
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ３相の電圧指令値と搬送波との比較によりイ
ンバータのゲートのＯＮ／ＯＦＦ指令を発生するＰＷＭ
インバータの制御回路において、簡単な回路構成により
大きな線間電圧を出力することを可能とし、電流リップ
ルを小さくすることができ、且つ偶数次の高調波が発生
しにくいようにする。 【構成】 ３相の電圧指令の最小値をＭＩＮ回路９で、
最大値をＭＡＸ回路１１で各々取り出し、それらを加算
器１３で加算する。加算器１３の出力をＫ倍回路１４で
−１／２倍した後、加算器８ｕ，８ｖ，８ｗにおいて３
相の電圧指令信号に各々重畳する。これら重畳された各
相の電圧指令信号に基づいて各相のゲート指令信号を作
成する。
ンバータのゲートのＯＮ／ＯＦＦ指令を発生するＰＷＭ
インバータの制御回路において、簡単な回路構成により
大きな線間電圧を出力することを可能とし、電流リップ
ルを小さくすることができ、且つ偶数次の高調波が発生
しにくいようにする。 【構成】 ３相の電圧指令の最小値をＭＩＮ回路９で、
最大値をＭＡＸ回路１１で各々取り出し、それらを加算
器１３で加算する。加算器１３の出力をＫ倍回路１４で
−１／２倍した後、加算器８ｕ，８ｖ，８ｗにおいて３
相の電圧指令信号に各々重畳する。これら重畳された各
相の電圧指令信号に基づいて各相のゲート指令信号を作
成する。
Description
【０００１】
【産業上の利用分野】本発明は例えば電圧形ＰＷＭイン
バータのゲート信号発生方法に係り、インバータのＰＷ
Ｍ制御方法およびＰＷＭ制御回路に関する。
バータのゲート信号発生方法に係り、インバータのＰＷ
Ｍ制御方法およびＰＷＭ制御回路に関する。
【０００２】
【従来の技術】電圧形ＰＷＭインバータにおいては３相
の電圧指令値と搬送波との比較によりインバータのゲー
トのＯＮ／ＯＦＦ指令を発生している。また電流制御形
ＰＷＭインバータにおいては一般に図７のように、２相
の電流指令値と２相の電流検出値とを各々比較してその
偏差をＰＩアンプを通すことにより２相の電圧指令値と
し、その合成により残りの１相の電圧指令値を発生し、
それら３相の電圧指令値と搬送波との比較によりインバ
ータのゲートのＯＮ／ＯＦＦ指令を発生している。
の電圧指令値と搬送波との比較によりインバータのゲー
トのＯＮ／ＯＦＦ指令を発生している。また電流制御形
ＰＷＭインバータにおいては一般に図７のように、２相
の電流指令値と２相の電流検出値とを各々比較してその
偏差をＰＩアンプを通すことにより２相の電圧指令値と
し、その合成により残りの１相の電圧指令値を発生し、
それら３相の電圧指令値と搬送波との比較によりインバ
ータのゲートのＯＮ／ＯＦＦ指令を発生している。
【０００３】尚図７において、１ａ，１ｂは出力電流指
令と検出電流の偏差をとる減算器、２ａ，２ｂはＡＣＲ
アンプ、３は加算器（負極入力）、４は搬送波発生回
路、５はコンパレータ、６はゲート回路である。
令と検出電流の偏差をとる減算器、２ａ，２ｂはＡＣＲ
アンプ、３は加算器（負極入力）、４は搬送波発生回
路、５はコンパレータ、６はゲート回路である。
【０００４】上記のＰＷＭインバータにおいて、電圧指
令値の波高値が搬送波の波高値より大きくなると、電圧
指令値が搬送波の波高値より大きい領域において、指令
値通りの電流が流れず出力電流波形が歪んでしまい、ト
ルクリップルが増加する。さらに、電流制御形では指令
値通りの電流が流れないことにより、電圧指令値を発生
させるＰＩアンプが振り切ってしまい、２相の合成によ
り作られる相の電圧指令値に極端な歪みが発生してしま
い、急激なトルク低下が発生してしまう。
令値の波高値が搬送波の波高値より大きくなると、電圧
指令値が搬送波の波高値より大きい領域において、指令
値通りの電流が流れず出力電流波形が歪んでしまい、ト
ルクリップルが増加する。さらに、電流制御形では指令
値通りの電流が流れないことにより、電圧指令値を発生
させるＰＩアンプが振り切ってしまい、２相の合成によ
り作られる相の電圧指令値に極端な歪みが発生してしま
い、急激なトルク低下が発生してしまう。
【０００５】したがって、安定に制御できる領域だけを
使用することにすると、直流電圧の６０％程度の線間電
圧しか出力できないことになってしまう。そこで、例え
ば図８のように、３相電圧指令信号に３倍周波数の三角
波を重畳する方法が採られている。図８において、５は
コンパレータ、７は３倍周波数の三角波を発生する三角
波発生回路、８ｕ，８ｖ，８ｗは加算器である。図８の
回路におけるＵ相、Ｖ相、Ｗ相の各電圧指令信号と重畳
信号（３倍周波数の三角波）の波形は図９のように示さ
れる。また図８における重畳前の各相電圧指令信号と、
重畳後の各相電圧指令信号は図１０のように示される。
使用することにすると、直流電圧の６０％程度の線間電
圧しか出力できないことになってしまう。そこで、例え
ば図８のように、３相電圧指令信号に３倍周波数の三角
波を重畳する方法が採られている。図８において、５は
コンパレータ、７は３倍周波数の三角波を発生する三角
波発生回路、８ｕ，８ｖ，８ｗは加算器である。図８の
回路におけるＵ相、Ｖ相、Ｗ相の各電圧指令信号と重畳
信号（３倍周波数の三角波）の波形は図９のように示さ
れる。また図８における重畳前の各相電圧指令信号と、
重畳後の各相電圧指令信号は図１０のように示される。
【０００６】また例えば図１１に示すように３相電圧指
令信号に３相電圧指令信号の負側の包絡線を搬送波の負
のピーク値に一致させるような電圧を重畳する方法が採
られている。これにより安定に制御できる領域だけを使
用することにして最大で直流電圧の７０％程度の線間電
圧を出力できるようにしている。図１１において、５は
コンパレータ、８ｕ，８ｖ，８ｗは加算器、９は３相電
圧指令信号の最小値を取り出すＭＩＮ回路、１０はＭＩ
Ｎ回路９の出力と搬送波最小値の偏差をとる減算器であ
る。図１１の回路におけるＵ相、Ｖ相、Ｗ相の各電圧指
令信号と重畳信号（３相電圧指令信号の負側の包絡線を
搬送波の負のピーク値に一致させた電圧）の波形は図１
２のように示される。また図１１における重畳前の各相
電圧指令信号と、重畳後の各相電圧指令信号は図１３の
ように示される。
令信号に３相電圧指令信号の負側の包絡線を搬送波の負
のピーク値に一致させるような電圧を重畳する方法が採
られている。これにより安定に制御できる領域だけを使
用することにして最大で直流電圧の７０％程度の線間電
圧を出力できるようにしている。図１１において、５は
コンパレータ、８ｕ，８ｖ，８ｗは加算器、９は３相電
圧指令信号の最小値を取り出すＭＩＮ回路、１０はＭＩ
Ｎ回路９の出力と搬送波最小値の偏差をとる減算器であ
る。図１１の回路におけるＵ相、Ｖ相、Ｗ相の各電圧指
令信号と重畳信号（３相電圧指令信号の負側の包絡線を
搬送波の負のピーク値に一致させた電圧）の波形は図１
２のように示される。また図１１における重畳前の各相
電圧指令信号と、重畳後の各相電圧指令信号は図１３の
ように示される。
【０００７】また例えば図１４に示すように３相電圧指
令信号に３相電圧指令信号の正側の包絡線を搬送波の正
のピーク値に一致させるような電圧を重畳する方法が採
られている。これにより安定に制御できる領域だけを使
用することにして最大で直流電圧の７０％程度の線間電
圧を出力できるようにしている。図１４において、５は
コンパレータ、８ｕ，８ｖ，８ｗは加算器、１１は３相
電圧指令信号の最大値を取り出すＭＡＸ回路、１２はＭ
ＡＸ回路１１の出力と搬送波最大値の偏差をとる減算器
である。図１４の回路におけるＵ相、Ｖ相、Ｗ相の各電
圧指令信号と重畳信号（３相電圧指令信号の正側の包絡
線を搬送波の正のピーク値に一致させた電圧）の波形は
図１５のように示される。また図１４における重畳前の
各相電圧指令信号と、重畳後の各相電圧指令信号は図１
６のように示される。
令信号に３相電圧指令信号の正側の包絡線を搬送波の正
のピーク値に一致させるような電圧を重畳する方法が採
られている。これにより安定に制御できる領域だけを使
用することにして最大で直流電圧の７０％程度の線間電
圧を出力できるようにしている。図１４において、５は
コンパレータ、８ｕ，８ｖ，８ｗは加算器、１１は３相
電圧指令信号の最大値を取り出すＭＡＸ回路、１２はＭ
ＡＸ回路１１の出力と搬送波最大値の偏差をとる減算器
である。図１４の回路におけるＵ相、Ｖ相、Ｗ相の各電
圧指令信号と重畳信号（３相電圧指令信号の正側の包絡
線を搬送波の正のピーク値に一致させた電圧）の波形は
図１５のように示される。また図１４における重畳前の
各相電圧指令信号と、重畳後の各相電圧指令信号は図１
６のように示される。
【０００８】
【発明が解決しようとする課題】前記図８で述べた３倍
周波数の三角波を重畳させる方法において、電圧制御方
式、電流制御方式ともにＣＰＵのようなディジタル演算
装置を用いてソフトウェアにより電圧指令を発生させる
場合は簡単に３倍周波数の三角波を発生させることがで
きるが、電流制御方式において電流指令と検出電流とを
比較して電圧指令を発生させる部分をハードウェアによ
り構成する場合は、電圧指令の位相を検出して３倍周波
数の三角波を発生させる必要があり、この部分の回路が
複雑なものとなり、高価なものとなってしまう。
周波数の三角波を重畳させる方法において、電圧制御方
式、電流制御方式ともにＣＰＵのようなディジタル演算
装置を用いてソフトウェアにより電圧指令を発生させる
場合は簡単に３倍周波数の三角波を発生させることがで
きるが、電流制御方式において電流指令と検出電流とを
比較して電圧指令を発生させる部分をハードウェアによ
り構成する場合は、電圧指令の位相を検出して３倍周波
数の三角波を発生させる必要があり、この部分の回路が
複雑なものとなり、高価なものとなってしまう。
【０００９】また前記図１１（図１４）の３相電圧指令
信号の負側（正側）の包絡線を搬送波の負（正）ピーク
値に一致させるような電圧を重畳させる方法では、零ベ
クトルが搬送波の正側（負側）においてのみ発生するこ
とになるため、電流リップルが大きくなってしまう。ま
た実回路においてはデッドタイム等の影響により偶数次
の高調波がのり易いという欠点があった。
信号の負側（正側）の包絡線を搬送波の負（正）ピーク
値に一致させるような電圧を重畳させる方法では、零ベ
クトルが搬送波の正側（負側）においてのみ発生するこ
とになるため、電流リップルが大きくなってしまう。ま
た実回路においてはデッドタイム等の影響により偶数次
の高調波がのり易いという欠点があった。
【００１０】本発明は上記の点に鑑みてなされたもので
その目的は、簡単な回路構成により大きな線間電圧を出
力することを可能とし、電流リップルを小さくすること
ができ、且つ実回路においても偶数次の高調波が発生し
にくいインバータのＰＷＭ制御方法およびＰＷＭ制御回
路を提供することにある。
その目的は、簡単な回路構成により大きな線間電圧を出
力することを可能とし、電流リップルを小さくすること
ができ、且つ実回路においても偶数次の高調波が発生し
にくいインバータのＰＷＭ制御方法およびＰＷＭ制御回
路を提供することにある。
【００１１】
（１）本発明は、インバータの３相の電圧指令信号のう
ち最大値と最小値を加算し、該加算値に−Ｋ（Ｋは定
数）を乗じて重畳信号を作成する手段を備え、前記作成
された重畳信号と前記３相の電圧指令信号を各々加算し
た信号を搬送波により周波数変調してゲート信号を作成
し、該ゲート信号によってインバータの出力電圧を制御
することを特徴としている。
ち最大値と最小値を加算し、該加算値に−Ｋ（Ｋは定
数）を乗じて重畳信号を作成する手段を備え、前記作成
された重畳信号と前記３相の電圧指令信号を各々加算し
た信号を搬送波により周波数変調してゲート信号を作成
し、該ゲート信号によってインバータの出力電圧を制御
することを特徴としている。
【００１２】（２）また本発明は、インバータの出力電
流指令とインバータの相電流検出信号との偏差に基づい
てインバータの３相の電圧指令信号を作成する手段と、
前記電圧指令信号のうち最大値と最小値を加算し、該加
算値に−Ｋ（Ｋは定数）を乗じて重畳信号を作成する手
段を備え、前記作成された重畳信号と前記３相の電圧指
令信号を各々加算した信号を搬送波により周波数変調し
てゲート信号を作成し、該ゲート信号によってインバー
タの出力電流を制御することを特徴としている。
流指令とインバータの相電流検出信号との偏差に基づい
てインバータの３相の電圧指令信号を作成する手段と、
前記電圧指令信号のうち最大値と最小値を加算し、該加
算値に−Ｋ（Ｋは定数）を乗じて重畳信号を作成する手
段を備え、前記作成された重畳信号と前記３相の電圧指
令信号を各々加算した信号を搬送波により周波数変調し
てゲート信号を作成し、該ゲート信号によってインバー
タの出力電流を制御することを特徴としている。
【００１３】（３）また本発明は、インバータの３相の
出力電圧指令信号の最大値および最小値の和を求める第
１の加算回路と、前記第１の加算回路の出力を−Ｋ（Ｋ
は定数）倍する乗算器と、前記乗算器の出力を前記３相
の出力電圧指令信号に各々加算する第２の加算回路とを
備え、前記第２の加算回路の出力信号を搬送波により周
波数変調してＰＷＭ制御信号を作成し、該信号に基づい
てインバータの出力電圧を制御することを特徴としてい
る。
出力電圧指令信号の最大値および最小値の和を求める第
１の加算回路と、前記第１の加算回路の出力を−Ｋ（Ｋ
は定数）倍する乗算器と、前記乗算器の出力を前記３相
の出力電圧指令信号に各々加算する第２の加算回路とを
備え、前記第２の加算回路の出力信号を搬送波により周
波数変調してＰＷＭ制御信号を作成し、該信号に基づい
てインバータの出力電圧を制御することを特徴としてい
る。
【００１４】（４）また本発明は、インバータの出力電
流指令信号とインバータの相電流検出信号との偏差を求
める減算器と、前記減算器の偏差出力に基づいてインバ
ータの３相の出力電圧指令信号を作成する出力電圧指令
発生回路と、前記出力電圧指令発生回路の出力の最大値
および最小値の和を求める第１の加算回路と、前記第１
の加算回路の出力を−Ｋ（Ｋは定数）倍する乗算器と、
前記乗算器の出力を前記３相の出力電圧指令信号に各々
加算する第２の加算回路とを備え、前記第２の加算回路
の出力信号を搬送波により周波数変調してＰＷＭ制御信
号を作成し、該信号に基づいてインバータの出力電流を
制御することを特徴としている。
流指令信号とインバータの相電流検出信号との偏差を求
める減算器と、前記減算器の偏差出力に基づいてインバ
ータの３相の出力電圧指令信号を作成する出力電圧指令
発生回路と、前記出力電圧指令発生回路の出力の最大値
および最小値の和を求める第１の加算回路と、前記第１
の加算回路の出力を−Ｋ（Ｋは定数）倍する乗算器と、
前記乗算器の出力を前記３相の出力電圧指令信号に各々
加算する第２の加算回路とを備え、前記第２の加算回路
の出力信号を搬送波により周波数変調してＰＷＭ制御信
号を作成し、該信号に基づいてインバータの出力電流を
制御することを特徴としている。
【００１５】
【作用】前記定数Ｋを例えば１／２とした場合、電圧指
令信号の最大値と最小値の和を−１／２倍した信号が３
相の電圧指令信号に各々重畳される。このため重畳後の
電圧指令の最大値と最小値の大きさは同一となる。これ
により発生する零ベクトルは搬送波の正側と負側で同じ
大きさとなる。したがって電流リップルが小さく、実回
路においても偶数次の高調波が発生しにくいＰＷＭ制御
が実現できる。
令信号の最大値と最小値の和を−１／２倍した信号が３
相の電圧指令信号に各々重畳される。このため重畳後の
電圧指令の最大値と最小値の大きさは同一となる。これ
により発生する零ベクトルは搬送波の正側と負側で同じ
大きさとなる。したがって電流リップルが小さく、実回
路においても偶数次の高調波が発生しにくいＰＷＭ制御
が実現できる。
【００１６】
【実施例】以下図面を参照しながら本発明の一実施例を
説明する。本発明では、図１のように３相の出力電圧指
令の最大のものと最小のものとの和を−１／２倍した信
号を各相電圧指令に重畳させるものとする。図１におい
て、５はコンパレータ、８ｕ，８ｖ，８ｗは加算器、９
は３相電圧指令信号の最小値を取り出すＭＩＮ回路、１
１は３相電圧指令信号の最大値を取り出すＭＡＸ回路、
１３はＭＩＮ回路９およびＭＡＸ回路１１の出力を加算
する加算器、１４は加算器１３の出力をＫ（＝−１／
２）倍するＫ倍回路である。図１の回路におけるＵ相、
Ｖ相、Ｗ相の各電圧指令信号と重畳信号（３相電圧指令
の最大のものと最小のものとの和を−１／２倍した信
号）の波形は図２のように示される。また図１における
重畳前の各相電圧指令信号と、重畳後の各相電圧指令信
号は図３のように示される。
説明する。本発明では、図１のように３相の出力電圧指
令の最大のものと最小のものとの和を−１／２倍した信
号を各相電圧指令に重畳させるものとする。図１におい
て、５はコンパレータ、８ｕ，８ｖ，８ｗは加算器、９
は３相電圧指令信号の最小値を取り出すＭＩＮ回路、１
１は３相電圧指令信号の最大値を取り出すＭＡＸ回路、
１３はＭＩＮ回路９およびＭＡＸ回路１１の出力を加算
する加算器、１４は加算器１３の出力をＫ（＝−１／
２）倍するＫ倍回路である。図１の回路におけるＵ相、
Ｖ相、Ｗ相の各電圧指令信号と重畳信号（３相電圧指令
の最大のものと最小のものとの和を−１／２倍した信
号）の波形は図２のように示される。また図１における
重畳前の各相電圧指令信号と、重畳後の各相電圧指令信
号は図３のように示される。
【００１７】図１の回路は図４のようにダイオード、抵
抗、オペアンプ等により簡単に構成することができる。
図４においてＭＡＸ回路９は、アノードが３相電圧指令
信号供給側に各々接続されるとともにカソードが共通接
続されたダイオードＤ1U，Ｄ1V，Ｄ1Wで構成され、ＭＩ
Ｎ回路１１は、カソードが３相電圧指令信号供給側に各
々接続されるとともにアノードが共通接続されたダイオ
ードＤ2U，Ｄ2V，Ｄ2Wで構成されている。ＭＡＸ回路９
およびＭＩＮ回路１１の出力は−１／２のゲインを有す
る加算器１５に供給される。加算器１５は、オペアンプ
１６ａと、該オペアンプ１６ａの反転入力端子とＭＡＸ
回路９、ＭＩＮ回路１１を結ぶ各電路に介挿された抵抗
Ｒ1，Ｒ2と、オペアンプ１６ａの反転入力端子と出力端
子の間に接続された抵抗Ｒ3とで構成されている。
抗、オペアンプ等により簡単に構成することができる。
図４においてＭＡＸ回路９は、アノードが３相電圧指令
信号供給側に各々接続されるとともにカソードが共通接
続されたダイオードＤ1U，Ｄ1V，Ｄ1Wで構成され、ＭＩ
Ｎ回路１１は、カソードが３相電圧指令信号供給側に各
々接続されるとともにアノードが共通接続されたダイオ
ードＤ2U，Ｄ2V，Ｄ2Wで構成されている。ＭＡＸ回路９
およびＭＩＮ回路１１の出力は−１／２のゲインを有す
る加算器１５に供給される。加算器１５は、オペアンプ
１６ａと、該オペアンプ１６ａの反転入力端子とＭＡＸ
回路９、ＭＩＮ回路１１を結ぶ各電路に介挿された抵抗
Ｒ1，Ｒ2と、オペアンプ１６ａの反転入力端子と出力端
子の間に接続された抵抗Ｒ3とで構成されている。
【００１８】加算器１５の出力は加算器８において３相
電圧指令信号と各々加算される。加算器８は、オペアン
プ１６ｂ，１６ｃ，１６ｄと、該オペアンプ１６ｂ，１
６ｃ，１６ｄの各反転入力端子と加算器１５の出力側を
結ぶ各電路に介挿された抵抗Ｒ4，Ｒ5，Ｒ6と、オペア
ンプ１６ｂ，１６ｃ，１６ｄの各反転入力端子と３相電
圧指令信号供給側を結ぶ各電路に介挿された抵抗Ｒ7，
Ｒ8，Ｒ9と、オペアンプ１６ｂ，１６ｃ，１６ｄの反転
入力端子と出力端子の間に各々接続された抵抗Ｒ10，Ｒ
11，Ｒ12とで構成されている。コンパレータ５は、反転
入力端子が前記オペアンプ１６ｂ，１６ｃ，１６ｄの出
力側に接続されるとともに非反転入力端子が搬送波発生
器１７に接続されたオペアンプ１６ｅ，１６ｆ，１６ｇ
で構成されている。
電圧指令信号と各々加算される。加算器８は、オペアン
プ１６ｂ，１６ｃ，１６ｄと、該オペアンプ１６ｂ，１
６ｃ，１６ｄの各反転入力端子と加算器１５の出力側を
結ぶ各電路に介挿された抵抗Ｒ4，Ｒ5，Ｒ6と、オペア
ンプ１６ｂ，１６ｃ，１６ｄの各反転入力端子と３相電
圧指令信号供給側を結ぶ各電路に介挿された抵抗Ｒ7，
Ｒ8，Ｒ9と、オペアンプ１６ｂ，１６ｃ，１６ｄの反転
入力端子と出力端子の間に各々接続された抵抗Ｒ10，Ｒ
11，Ｒ12とで構成されている。コンパレータ５は、反転
入力端子が前記オペアンプ１６ｂ，１６ｃ，１６ｄの出
力側に接続されるとともに非反転入力端子が搬送波発生
器１７に接続されたオペアンプ１６ｅ，１６ｆ，１６ｇ
で構成されている。
【００１９】上記のように構成された回路の各部信号波
形は図５のように示される。本発明では電圧指令の最大
値と最小値の和の−１／２の信号を重畳しているので、
重畳後の電圧指令の最大値と最小値の大きさは同一とな
る。これにより発生する零ベクトルは搬送波の正側と負
側で同じ大きさとなる。したがって電流リップルが小さ
く、実回路においても偶数次の高調波が発生しにくいＰ
ＷＭ制御が実現できる。尚本発明のような信号を重畳し
ない場合の各相ゲート指令、各相間出力電圧は図６のよ
うに示される。
形は図５のように示される。本発明では電圧指令の最大
値と最小値の和の−１／２の信号を重畳しているので、
重畳後の電圧指令の最大値と最小値の大きさは同一とな
る。これにより発生する零ベクトルは搬送波の正側と負
側で同じ大きさとなる。したがって電流リップルが小さ
く、実回路においても偶数次の高調波が発生しにくいＰ
ＷＭ制御が実現できる。尚本発明のような信号を重畳し
ない場合の各相ゲート指令、各相間出力電圧は図６のよ
うに示される。
【００２０】尚本発明は図７のような電流制御形ＰＷＭ
インバータに適用してインバータの電流を制御するよう
にしても前記と同様の作用、効果を奏する。
インバータに適用してインバータの電流を制御するよう
にしても前記と同様の作用、効果を奏する。
【００２１】
【発明の効果】以上のように本発明によれば、３相の出
力電圧指令の最大のものと最小のものとの和を−１／２
倍した信号を各相電圧指令に重畳させるようにしたの
で、簡単な回路構成により重畳信号を発生することがで
き、出力電圧を大きくとることが安価で容易に実現でき
る。また零ベクトルが搬送波の正側と負側で均一に挿入
されるので、電流リップルが小さく、実回路においても
偶数次の高調波が発生しにくいＰＷＭ制御が実現でき
る。
力電圧指令の最大のものと最小のものとの和を−１／２
倍した信号を各相電圧指令に重畳させるようにしたの
で、簡単な回路構成により重畳信号を発生することがで
き、出力電圧を大きくとることが安価で容易に実現でき
る。また零ベクトルが搬送波の正側と負側で均一に挿入
されるので、電流リップルが小さく、実回路においても
偶数次の高調波が発生しにくいＰＷＭ制御が実現でき
る。
【図１】本発明の一実施例を示す概略構成図。
【図２】本発明による各相電圧指令と重畳信号の関係を
示す信号波形図。
示す信号波形図。
【図３】重畳前の電圧指令と重畳後の電圧指令の関係を
示す信号波形図。
示す信号波形図。
【図４】本発明の一実施例の具体的な構成を示す回路
図。
図。
【図５】図４の回路の各部信号波形図。
【図６】重畳信号無しの場合のＰＷＭ制御回路各部の信
号波形図。
号波形図。
【図７】一般的な電流制御形ＰＷＭインバータの制御回
路図。
路図。
【図８】電圧形ＰＷＭインバータにおいて、３倍周波数
の三角波を重畳する従来の方法を示す構成図。
の三角波を重畳する従来の方法を示す構成図。
【図９】図８における各相電圧指令と重畳信号の関係を
示す信号波形図。
示す信号波形図。
【図１０】図８における重畳前の各相電圧指令と重畳後
の各相電圧指令の関係を示す信号波形図。
の各相電圧指令の関係を示す信号波形図。
【図１１】電圧形ＰＷＭインバータにおいて、３相電圧
指令信号に３相電圧指令信号の負側の包絡線を搬送波の
負のピーク値に一致させるような電圧を重畳する従来の
方法を示す構成図。
指令信号に３相電圧指令信号の負側の包絡線を搬送波の
負のピーク値に一致させるような電圧を重畳する従来の
方法を示す構成図。
【図１２】図１１における各相電圧指令と重畳信号の関
係を示す信号波形図。
係を示す信号波形図。
【図１３】図１１における重畳前の各相電圧指令と重畳
後の各相電圧指令の関係を示す信号波形図。
後の各相電圧指令の関係を示す信号波形図。
【図１４】電圧形ＰＷＭインバータにおいて、３相電圧
指令信号に３相電圧指令信号の正側の包絡線を搬送波の
正のピーク値に一致させるような電圧を重畳する従来の
方法を示す構成図。
指令信号に３相電圧指令信号の正側の包絡線を搬送波の
正のピーク値に一致させるような電圧を重畳する従来の
方法を示す構成図。
【図１５】図１４における各相電圧指令と重畳信号の関
係を示す信号波形図。
係を示す信号波形図。
【図１６】図１４における重畳前の各相電圧指令と重畳
後の各相電圧指令の関係を示す信号波形図。
後の各相電圧指令の関係を示す信号波形図。
５…コンパレータ ６…ゲート回路 ８，８ｕ，８ｖ，８ｗ，１３，１５…加算器 ９…ＭＩＮ回路 １１…ＭＡＸ回路 １４…Ｋ倍回路 １６ａ〜１６ｇ…オペアンプ １７…搬送波発生器 Ｄ1U〜Ｄ1W，Ｄ2U〜Ｄ2W…ダイオード Ｒ1〜Ｒ12…抵抗
Claims (6)
- 【請求項１】 インバータの３相の電圧指令信号のうち
最大値と最小値を加算し、該加算値に−Ｋ（Ｋは定数）
を乗じて重畳信号を作成する手段を備え、前記作成され
た重畳信号と前記３相の電圧指令信号を各々加算した信
号を搬送波により周波数変調してゲート信号を作成し、
該ゲート信号によってインバータの出力電圧を制御する
ことを特徴としたインバータのＰＷＭ制御方法。 - 【請求項２】 インバータの出力電流指令とインバータ
の相電流検出信号との偏差に基づいてインバータの３相
の電圧指令信号を作成する手段と、前記電圧指令信号の
うち最大値と最小値を加算し、該加算値に−Ｋ（Ｋは定
数）を乗じて重畳信号を作成する手段を備え、前記作成
された重畳信号と前記３相の電圧指令信号を各々加算し
た信号を搬送波により周波数変調してゲート信号を作成
し、該ゲート信号によってインバータの出力電流を制御
することを特徴としたインバータのＰＷＭ制御方法。 - 【請求項３】 前記定数Ｋは１／２であることを特徴と
する前記請求項１または請求項２に記載のインバータの
ＰＷＭ制御方法。 - 【請求項４】 インバータの３相の出力電圧指令信号の
最大値および最小値の和を求める第１の加算回路と、前
記第１の加算回路の出力を−Ｋ（Ｋは定数）倍する乗算
器と、前記乗算器の出力を前記３相の出力電圧指令信号
に各々加算する第２の加算回路とを備え、前記第２の加
算回路の出力信号を搬送波により周波数変調してＰＷＭ
制御信号を作成し、該信号に基づいてインバータの出力
電圧を制御することを特徴としたインバータのＰＷＭ制
御回路。 - 【請求項５】 インバータの出力電流指令信号とインバ
ータの相電流検出信号との偏差を求める減算器と、前記
減算器の偏差出力に基づいてインバータの３相の出力電
圧指令信号を作成する出力電圧指令発生回路と、前記出
力電圧指令発生回路の出力の最大値および最小値の和を
求める第１の加算回路と、前記第１の加算回路の出力を
−Ｋ（Ｋは定数）倍する乗算器と、前記乗算器の出力を
前記３相の出力電圧指令信号に各々加算する第２の加算
回路とを備え、前記第２の加算回路の出力信号を搬送波
により周波数変調してＰＷＭ制御信号を作成し、該信号
に基づいてインバータの出力電流を制御することを特徴
としたインバータのＰＷＭ制御回路。 - 【請求項６】 前記定数Ｋは１／２であることを特徴と
する前記請求項４または請求項５に記載のインバータの
ＰＷＭ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4290598A JPH06153521A (ja) | 1992-10-29 | 1992-10-29 | インバータのｐｗｍ制御方法およびｐｗｍ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4290598A JPH06153521A (ja) | 1992-10-29 | 1992-10-29 | インバータのｐｗｍ制御方法およびｐｗｍ制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06153521A true JPH06153521A (ja) | 1994-05-31 |
Family
ID=17758083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4290598A Pending JPH06153521A (ja) | 1992-10-29 | 1992-10-29 | インバータのｐｗｍ制御方法およびｐｗｍ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06153521A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007110814A (ja) * | 2005-10-12 | 2007-04-26 | Nsk Ltd | モータ駆動制御装置及びそれを用いた電動パワーステアリング装置の制御装置 |
| JP2012085482A (ja) * | 2010-10-14 | 2012-04-26 | Fuji Electric Co Ltd | 分散型電源システム |
| WO2014136485A1 (ja) * | 2013-03-05 | 2014-09-12 | カルソニックカンセイ株式会社 | モータ制御装置およびモータ制御方法 |
| CN109557491A (zh) * | 2018-12-17 | 2019-04-02 | 江苏固德威电源科技股份有限公司 | 一种三相电压采样校正方法和应用其的逆变器 |
-
1992
- 1992-10-29 JP JP4290598A patent/JPH06153521A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007110814A (ja) * | 2005-10-12 | 2007-04-26 | Nsk Ltd | モータ駆動制御装置及びそれを用いた電動パワーステアリング装置の制御装置 |
| JP4742797B2 (ja) * | 2005-10-12 | 2011-08-10 | 日本精工株式会社 | モータ駆動制御装置及びそれを用いた電動パワーステアリング装置の制御装置 |
| JP2012085482A (ja) * | 2010-10-14 | 2012-04-26 | Fuji Electric Co Ltd | 分散型電源システム |
| WO2014136485A1 (ja) * | 2013-03-05 | 2014-09-12 | カルソニックカンセイ株式会社 | モータ制御装置およびモータ制御方法 |
| CN109557491A (zh) * | 2018-12-17 | 2019-04-02 | 江苏固德威电源科技股份有限公司 | 一种三相电压采样校正方法和应用其的逆变器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0119583B1 (en) | Ac current control system | |
| Kim et al. | On-line dead-time compensation method using disturbance observer | |
| US5373223A (en) | Power converter/inverter system with instantaneous real power feedback control | |
| US6768280B2 (en) | Motor control apparatus | |
| US6984960B2 (en) | Methods and apparatus for current control of a three-phase voltage source inverter in the overmodulation region | |
| KR930024269A (ko) | 펄스폭변조(pwm) 인버터의 병렬운전제어장치 | |
| JP2001037248A (ja) | インバータ装置 | |
| JP3233005B2 (ja) | Ｐｗｍ制御装置 | |
| WO2016114330A1 (ja) | ５レベル電力変換器および制御方法 | |
| JP2656483B2 (ja) | 電動機の速度制御装置 | |
| JPH06153521A (ja) | インバータのｐｗｍ制御方法およびｐｗｍ制御回路 | |
| JPH02261063A (ja) | インバータ装置と交流電動機駆動システム | |
| US10707778B2 (en) | Control apparatus for rotary electric machine | |
| JPH1198899A (ja) | Ａｃモータ駆動装置 | |
| JPH0687678B2 (ja) | 電圧形インバ−タの制御方法 | |
| JPH06133558A (ja) | Ｐｗｍ制御方式 | |
| JP2702936B2 (ja) | 電圧形インバータの制御方法及び装置 | |
| JP2007068296A (ja) | 電力変換装置 | |
| JPH06178550A (ja) | Ｖｖｖｆインバータの電流制御装置 | |
| JPH0375893B2 (ja) | ||
| JP2916091B2 (ja) | 多相交流より直流を得る電流形コンバータの制御装置 | |
| JP6873357B1 (ja) | 多相コンバータ制御装置 | |
| JP3602229B2 (ja) | Ｐｗｍコンバータ制御方法 | |
| JP2017212869A (ja) | 電力変換装置の制御方法及び電力変換装置 | |
| JPH0356093A (ja) | 誘導電動機制御装置 |