JPH06148666A - チップオングラス基板およびこれを用いた液晶表示装置の製造方法 - Google Patents
チップオングラス基板およびこれを用いた液晶表示装置の製造方法Info
- Publication number
- JPH06148666A JPH06148666A JP32854492A JP32854492A JPH06148666A JP H06148666 A JPH06148666 A JP H06148666A JP 32854492 A JP32854492 A JP 32854492A JP 32854492 A JP32854492 A JP 32854492A JP H06148666 A JPH06148666 A JP H06148666A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- short
- glass substrate
- electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 ＴＦＴ等の回路素子の静電破壊の防止。
【構成】 表示部１３から引き出され、ＩＣチップ搭載
部１２の周りに集められた電極配線１４は、ＩＣチップ
搭載部１２において短絡線１６で短絡される。また、Ｉ
Ｃチップ搭載部１２からの引き出された電極配線が接続
された外部接続端子１５はブロック間短絡線１７によっ
て短絡される。この基板の表示部１３上に対向電極基板
が貼り付けられ、液晶の注入が行われた後、大ガラス基
板は、切断線Ｃにおいて切断され、個々のガラス基板に
分離される。また短絡線１６はレーザ光により切断され
る。
部１２の周りに集められた電極配線１４は、ＩＣチップ
搭載部１２において短絡線１６で短絡される。また、Ｉ
Ｃチップ搭載部１２からの引き出された電極配線が接続
された外部接続端子１５はブロック間短絡線１７によっ
て短絡される。この基板の表示部１３上に対向電極基板
が貼り付けられ、液晶の注入が行われた後、大ガラス基
板は、切断線Ｃにおいて切断され、個々のガラス基板に
分離される。また短絡線１６はレーザ光により切断され
る。
Description
【０００１】
【産業上の利用分野】本発明は、画素電極に接続された
スイッチング素子を駆動するドライバＩＣチップを直接
搭載することのできるチップオングラス基板およびそれ
を用いた液晶表示装置の製造方法に関する。
スイッチング素子を駆動するドライバＩＣチップを直接
搭載することのできるチップオングラス基板およびそれ
を用いた液晶表示装置の製造方法に関する。
【０００２】
【従来の技術】液晶表示装置は、複数の画素電極とＴＦ
Ｔのようなスイッチング素子が形成された画素電極基板
と、共通電極が形成された対向電極基板とを微小な間隙
を隔てて貼り合わせ間隙中に液晶を充填して液晶パネル
を構成し、さらに液晶パネルにこれを駆動するＩＣチッ
プを接続することにより組み立てられる。而して、従来
の液晶パネルへのＩＣチップの接続手段としては、主と
してＴＡＢ方式が用いられてきた。これは、ドライバＩ
ＣチップをＴＡＢテープ上に搭載し、そのテープを画素
電極基板の周辺に設けられた外部接続端子に接続するも
のである。
Ｔのようなスイッチング素子が形成された画素電極基板
と、共通電極が形成された対向電極基板とを微小な間隙
を隔てて貼り合わせ間隙中に液晶を充填して液晶パネル
を構成し、さらに液晶パネルにこれを駆動するＩＣチッ
プを接続することにより組み立てられる。而して、従来
の液晶パネルへのＩＣチップの接続手段としては、主と
してＴＡＢ方式が用いられてきた。これは、ドライバＩ
ＣチップをＴＡＢテープ上に搭載し、そのテープを画素
電極基板の周辺に設けられた外部接続端子に接続するも
のである。
【０００３】図３は、ＴＡＢ方式によりドライバＩＣチ
ップが接続される画素電極基板の平面図である（例え
ば、特開昭６３−１８０９３５号公報）。同図におい
て、３１は多面取りがなされる分割前ガラス基板、３２
は画素電極基板、３３は分割後のガラス基板、３４はＴ
ＡＢテープの電極が接続される外部接続端子、３５は電
極配線、３６は、各電極配線３５を短絡する短絡線、Ｃ
は切断線である。なお、図示されてはいないが各電極配
線の交点にはＴＦＴ等のスイッチング素子が接続されて
いる。
ップが接続される画素電極基板の平面図である（例え
ば、特開昭６３−１８０９３５号公報）。同図におい
て、３１は多面取りがなされる分割前ガラス基板、３２
は画素電極基板、３３は分割後のガラス基板、３４はＴ
ＡＢテープの電極が接続される外部接続端子、３５は電
極配線、３６は、各電極配線３５を短絡する短絡線、Ｃ
は切断線である。なお、図示されてはいないが各電極配
線の交点にはＴＦＴ等のスイッチング素子が接続されて
いる。
【０００４】上述の従来例においては、各電極配線は全
て短絡線により共通に接続されているが、このように構
成するのは、静電気によってスイッチング素子や配線等
が破壊されるのを防止するためである。この短絡線は、
切断線Ｃに沿って分割前ガラス基板３１を切断したとき
に、個々のガラス基板３３からは分離される。
て短絡線により共通に接続されているが、このように構
成するのは、静電気によってスイッチング素子や配線等
が破壊されるのを防止するためである。この短絡線は、
切断線Ｃに沿って分割前ガラス基板３１を切断したとき
に、個々のガラス基板３３からは分離される。
【０００５】ところが、最近では、小型化およびコスト
削減の要求に応えるために、従来のＴＡＢ方式に代え、
ドライバＩＣチップを画素電極基板上に直接搭載するい
わゆるチップオングラス（Chip On Glass)方式が採用さ
れるようになってきている。図２は、チップオングラス
方式を採用した場合のガラス基板の周辺部分を示す平面
図である。図２の示されるように、ガラス基板２１の周
辺部にはＩＣチップ搭載部２２が配置されており、ＩＣ
チップ搭載部２２の周辺には、基板中央の表示部２３か
ら引き出された電極配線２４が集められている。ＩＣチ
ップ搭載部２２から引き出された電極配線の一部は外部
接続端子２５に接続されている。
削減の要求に応えるために、従来のＴＡＢ方式に代え、
ドライバＩＣチップを画素電極基板上に直接搭載するい
わゆるチップオングラス（Chip On Glass)方式が採用さ
れるようになってきている。図２は、チップオングラス
方式を採用した場合のガラス基板の周辺部分を示す平面
図である。図２の示されるように、ガラス基板２１の周
辺部にはＩＣチップ搭載部２２が配置されており、ＩＣ
チップ搭載部２２の周辺には、基板中央の表示部２３か
ら引き出された電極配線２４が集められている。ＩＣチ
ップ搭載部２２から引き出された電極配線の一部は外部
接続端子２５に接続されている。
【０００６】
【発明が解決しようとする課題】ＴＡＢ方式を採る画素
電極基板では、外部接続端子が基板の周辺に整然と並べ
られているため、短絡線等を形成することにより比較的
簡単に静電対策を立てることができた。しかしながら、
チップオングラス用基板では、図２に示されるように基
板周辺の電極配線パターンは接続されるＩＣチップの端
子に合わせて形成されており、一般に複雑に入り組んだ
形状となるため、従来のチップオングラス基板では、基
板切断時に除去されるような短絡線を形成することがで
きず、図２に示されるような静電破壊保護対策の施さな
いままの基板が用いられてきた。そのため、従来のチッ
プオングラス基板は静電破壊を受けやすくこのことが歩
留り低下を招く一つの要因となっていた。
電極基板では、外部接続端子が基板の周辺に整然と並べ
られているため、短絡線等を形成することにより比較的
簡単に静電対策を立てることができた。しかしながら、
チップオングラス用基板では、図２に示されるように基
板周辺の電極配線パターンは接続されるＩＣチップの端
子に合わせて形成されており、一般に複雑に入り組んだ
形状となるため、従来のチップオングラス基板では、基
板切断時に除去されるような短絡線を形成することがで
きず、図２に示されるような静電破壊保護対策の施さな
いままの基板が用いられてきた。そのため、従来のチッ
プオングラス基板は静電破壊を受けやすくこのことが歩
留り低下を招く一つの要因となっていた。
【０００７】
【課題を解決するための手段】本発明のチップオングラ
ス基板は、表示部に複数の活性素子が形成され、周辺部
にＩＣチップ搭載部が設けられ、表示部およびＩＣチッ
プ搭載部との間が電極配線によって接続されたものであ
って、前記電極配線が前記ＩＣチップ搭載部において導
電部材により短絡されていることを特徴としている。
ス基板は、表示部に複数の活性素子が形成され、周辺部
にＩＣチップ搭載部が設けられ、表示部およびＩＣチッ
プ搭載部との間が電極配線によって接続されたものであ
って、前記電極配線が前記ＩＣチップ搭載部において導
電部材により短絡されていることを特徴としている。
【０００８】そして、このチップオングラス基板を用い
た液晶表示装置の製造方法は、チップオングラス基板の
表示部上に、微小な間隙を隔てて対向電極基板を接着
し、その間隙内に液晶を封入して液晶パネルに組み立て
た後、前記短絡用導電部材を除去乃至切断して各電極配
線を電気的に分離するものである。
た液晶表示装置の製造方法は、チップオングラス基板の
表示部上に、微小な間隙を隔てて対向電極基板を接着
し、その間隙内に液晶を封入して液晶パネルに組み立て
た後、前記短絡用導電部材を除去乃至切断して各電極配
線を電気的に分離するものである。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は、本発明の第１の実施例を示す平面
図である。同図において、１１はガラス基板、１２は、
ガラス基板１１の周辺に設けられたＩＣチップ搭載部、
１３は、ガラス基板１１の中央部に設けられ、複数の画
素電極およびそれぞれの画素電極に対応したスイッチン
グ素子が形成されている表示部、１４は、ＩＣチップ搭
載部１２と表示部１３との間、およびＩＣチップ搭載部
１２と外部接続端子１５との間に設けられた電極配線、
１６は、ＩＣチップ搭載部１２の周囲の電極配線から引
き出された短絡線、１７は、ガラス基板１１の外側にあ
って、外部接続端子間を接続するブロック間短絡線、Ｃ
は切断線である。ここで、短絡線１６、１７は、電極配
線１４および外部接続端子１５を形成する際に同時に形
成されたものである。
て説明する。図１は、本発明の第１の実施例を示す平面
図である。同図において、１１はガラス基板、１２は、
ガラス基板１１の周辺に設けられたＩＣチップ搭載部、
１３は、ガラス基板１１の中央部に設けられ、複数の画
素電極およびそれぞれの画素電極に対応したスイッチン
グ素子が形成されている表示部、１４は、ＩＣチップ搭
載部１２と表示部１３との間、およびＩＣチップ搭載部
１２と外部接続端子１５との間に設けられた電極配線、
１６は、ＩＣチップ搭載部１２の周囲の電極配線から引
き出された短絡線、１７は、ガラス基板１１の外側にあ
って、外部接続端子間を接続するブロック間短絡線、Ｃ
は切断線である。ここで、短絡線１６、１７は、電極配
線１４および外部接続端子１５を形成する際に同時に形
成されたものである。
【００１０】図１に示されるように、全ての電極配線１
４は、短絡線１６およびブロック間短絡線１７を介して
共通に接続されるため、ＴＦＴ等のスイッチング素子や
電極が製造工程途中で静電気により破壊されることがな
くなる。
４は、短絡線１６およびブロック間短絡線１７を介して
共通に接続されるため、ＴＦＴ等のスイッチング素子や
電極が製造工程途中で静電気により破壊されることがな
くなる。
【００１１】画素電極基板を図１に示すように作製した
後、画素電極基板の表示部１３上に、共通電極およびカ
ラーフィルタの形成された対向電極基板を、微小な間隙
を置いて貼り付ける。続いて、その間隙中に液晶を充填
し封着する。しかる後、切断線Ｃに沿って切断して大ガ
ラス基板から複数のガラス基板を切り出す。このとき同
時にブロック間短絡線１７はガラス基板１１から分離さ
れる。次に、レーザ光を用いて短絡線１６を切断して、
各電極配線１４同士を分離する。その後、ＩＣチップ搭
載部１２にフリップチップ状態のドライバＩＣをフェイ
スダウンボンディングして液晶パネルを完成する。
後、画素電極基板の表示部１３上に、共通電極およびカ
ラーフィルタの形成された対向電極基板を、微小な間隙
を置いて貼り付ける。続いて、その間隙中に液晶を充填
し封着する。しかる後、切断線Ｃに沿って切断して大ガ
ラス基板から複数のガラス基板を切り出す。このとき同
時にブロック間短絡線１７はガラス基板１１から分離さ
れる。次に、レーザ光を用いて短絡線１６を切断して、
各電極配線１４同士を分離する。その後、ＩＣチップ搭
載部１２にフリップチップ状態のドライバＩＣをフェイ
スダウンボンディングして液晶パネルを完成する。
【００１２】次に、本発明の第２の実施例について説明
する。第２の実施例では、図１における短絡線１６、１
７に代え、導電ペーストを用いて、ＩＣチップ搭載部に
おいてここに集められた電極配線を短絡し、またガラス
基板の端部付近において、外部接続端子１５をブロック
間に渡って短絡する。この実施例では、対向電極基板を
貼り合わせ、大ガラス基板を切断した後、導電ペースト
を洗い流し、その後ドライバＩＣをボンディングする。
本実施例でも第１の実施例と同様の効果を得ることがで
きた。
する。第２の実施例では、図１における短絡線１６、１
７に代え、導電ペーストを用いて、ＩＣチップ搭載部に
おいてここに集められた電極配線を短絡し、またガラス
基板の端部付近において、外部接続端子１５をブロック
間に渡って短絡する。この実施例では、対向電極基板を
貼り合わせ、大ガラス基板を切断した後、導電ペースト
を洗い流し、その後ドライバＩＣをボンディングする。
本実施例でも第１の実施例と同様の効果を得ることがで
きた。
【００１３】次に、本発明の第３の実施例について説明
する。第３の実施例では、第２の実施例における導電ペ
ーストに代え、導電性粘着テープを用いて電極配線間お
よび外部接続端子間を短絡する。本実施例ではドライバ
ＩＣのボンディング工程の直前に粘着テープを剥離す
る。本実施例でも、第１、第２の実施例と同様の効果を
得ることができた。
する。第３の実施例では、第２の実施例における導電ペ
ーストに代え、導電性粘着テープを用いて電極配線間お
よび外部接続端子間を短絡する。本実施例ではドライバ
ＩＣのボンディング工程の直前に粘着テープを剥離す
る。本実施例でも、第１、第２の実施例と同様の効果を
得ることができた。
【００１４】
【発明の効果】以上説明したように、本発明は、チップ
オングラス基板において、ＩＣチップの電極と接続され
る電極端子の全ておよび外部回路に接続される外部接続
端子の全てを短絡したものであるので、本発明によれ
ば、静電破壊を防止することができ、歩留りを向上させ
ることができる。従って、本発明によれば、チップオン
グラス方式を採用した際に、その採用の目的に適ってコ
スト削減を達成することができる。
オングラス基板において、ＩＣチップの電極と接続され
る電極端子の全ておよび外部回路に接続される外部接続
端子の全てを短絡したものであるので、本発明によれ
ば、静電破壊を防止することができ、歩留りを向上させ
ることができる。従って、本発明によれば、チップオン
グラス方式を採用した際に、その採用の目的に適ってコ
スト削減を達成することができる。
【図１】 本発明の第１の実施例を示す平面図。
【図２】 従来例の平面図。
【図３】 他の従来例の平面図。
１１…ガラス基板、 １２…ＩＣチップ搭載部、
１３…表示部、 １４…電極配線、 １５…外部接
続端子、 １６…短絡線、 １７…ブロック間短絡
線、 Ｃ…切断線。
１３…表示部、 １４…電極配線、 １５…外部接
続端子、 １６…短絡線、 １７…ブロック間短絡
線、 Ｃ…切断線。
Claims (4)
- 【請求項１】 表示部に複数の活性素子が形成され、周
辺部にＩＣチップ搭載部が設けられ、表示部およびＩＣ
チップ搭載部との間が電極配線によって接続されている
チップオングラス基板において、前記電極配線が前記Ｉ
Ｃチップ搭載部において導電部材により短絡されている
ことを特徴とするチップオングラス基板。 - 【請求項２】 複数のＩＣチップ搭載部が設けられ、各
ＩＣチップ搭載部毎に短絡された電極配線が、各ＩＣチ
ップ搭載部間を短絡する導電部材により互いに短絡され
ている請求項１記載のチップオングラス基板。 - 【請求項３】 前記導電部材が前記電極配線と同一の材
料で形成されている請求項１または２記載のチップオン
グラス基板。 - 【請求項４】 表示部とＩＣチップ搭載部とが設けら
れ、その間が電極配線により接続され、該電極配線間が
短絡用導電部材によって接続されているチップオングラ
ス基板を準備する工程と、 前記チップオングラス基板の前記表示部上に、微小な間
隙を隔てて対向電極基板を接着する工程と、 前記短絡用導電部材を除去乃至切断して、各電極配線を
互いに電気的に分離する工程と、 を含む液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32854492A JPH06148666A (ja) | 1992-11-13 | 1992-11-13 | チップオングラス基板およびこれを用いた液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32854492A JPH06148666A (ja) | 1992-11-13 | 1992-11-13 | チップオングラス基板およびこれを用いた液晶表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06148666A true JPH06148666A (ja) | 1994-05-27 |
Family
ID=18211469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32854492A Pending JPH06148666A (ja) | 1992-11-13 | 1992-11-13 | チップオングラス基板およびこれを用いた液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06148666A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5731854A (en) * | 1995-05-15 | 1998-03-24 | Sharp Kabushiki Kaisha | Method of effectively dispersing static electricity in LCD production by placing a short line in the end region of one substrate which extends beyond the other substrate |
| JP2015052628A (ja) * | 2013-09-05 | 2015-03-19 | 株式会社ジャパンディスプレイ | 表示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02242229A (ja) * | 1989-03-16 | 1990-09-26 | Matsushita Electron Corp | 液晶表示装置の製造方法 |
| JPH03209430A (ja) * | 1990-01-12 | 1991-09-12 | Seiko Instr Inc | 液晶表示装置の製造方法 |
-
1992
- 1992-11-13 JP JP32854492A patent/JPH06148666A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02242229A (ja) * | 1989-03-16 | 1990-09-26 | Matsushita Electron Corp | 液晶表示装置の製造方法 |
| JPH03209430A (ja) * | 1990-01-12 | 1991-09-12 | Seiko Instr Inc | 液晶表示装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5731854A (en) * | 1995-05-15 | 1998-03-24 | Sharp Kabushiki Kaisha | Method of effectively dispersing static electricity in LCD production by placing a short line in the end region of one substrate which extends beyond the other substrate |
| JP2015052628A (ja) * | 2013-09-05 | 2015-03-19 | 株式会社ジャパンディスプレイ | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5781253A (en) | Liquid crystal display having electrostatic discharge protection and method for manufacturing the same | |
| JP3276545B2 (ja) | アクティブマトリクス型液晶表示パネル及びアクティブマトリクス型液晶表示装置 | |
| EP3067736B1 (en) | Display apparatus having a reduced-width bezel and method of manufacturing the same | |
| JP2753549B2 (ja) | 液晶表示デバイス | |
| KR100800318B1 (ko) | 라인 온 글래스형 액정표시패널 및 그 제조방법 | |
| JP2001324721A5 (ja) | ||
| US5581382A (en) | Liquid crystal display device having connection pads insulated by double layered anodic oxide material | |
| KR100610994B1 (ko) | 액정 표시 장치 | |
| JPH06148666A (ja) | チップオングラス基板およびこれを用いた液晶表示装置の製造方法 | |
| JPH028817A (ja) | 電気装置の製造方法 | |
| KR100843955B1 (ko) | 라인 온 글래스형 액정패널 및 그 제조방법 | |
| JPH05303109A (ja) | 液晶表示装置 | |
| JPH06222378A (ja) | 平面型表示装置 | |
| JPH11282386A (ja) | アクティブマトリクス基板装置の製造方法及び該アクティブマトリクス基板装置並びにこれを備えた電気光学パネル | |
| JP2676973B2 (ja) | 液晶表示装置の製造方法 | |
| JP3298345B2 (ja) | 半導体装置 | |
| JPH11109403A (ja) | 液晶表示装置 | |
| JPH08179345A (ja) | 液晶表示パネルの製造方法 | |
| JP3272137B2 (ja) | 液晶表示装置 | |
| JP3096192B2 (ja) | Ｉｃの実装構造および液晶ディスプレイ駆動用ｉｃの実装方法 | |
| KR20050019994A (ko) | 액정표시장치 | |
| KR20030095904A (ko) | 라인 온 글래스형 액정패널 및 그 제조방법 | |
| JP3194293B2 (ja) | 液晶パネルの製造方法 | |
| JP3361993B2 (ja) | 液晶表示装置 | |
| KR100257125B1 (ko) | 액정표시장치의 신호선입력배선의 보호구조 |