JPH06148286A - 回路基板装置 - Google Patents
回路基板装置Info
- Publication number
- JPH06148286A JPH06148286A JP4316364A JP31636492A JPH06148286A JP H06148286 A JPH06148286 A JP H06148286A JP 4316364 A JP4316364 A JP 4316364A JP 31636492 A JP31636492 A JP 31636492A JP H06148286 A JPH06148286 A JP H06148286A
- Authority
- JP
- Japan
- Prior art keywords
- program
- self
- diagnosis
- connector
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004092 self-diagnosis Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 7
- 230000004044 response Effects 0.000 abstract description 2
- 230000006870 function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000003745 diagnosis Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318516—Test of programmable logic devices [PLDs]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2226—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test ALU
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】本発明は、回路基板装置において、簡易にプロ
グラマブルデバイスのプログラムを変更して内部の自己
診断を実行する。 【構成】基板に配置されプログラマブルデバイスに対し
て、通常のインターフエースとは別のコネクタに小基板
が接続され、電源投入やリセツトされたタイミングで、
小基板上に記憶された自己診断用のプログラムをロード
して、プログラマブルデバイスで自己診断動作を実行す
るようにしたことにより、簡易にプログラマブルデバイ
スのプログラムを変更して種々の自己診断を実行し得
る。
グラマブルデバイスのプログラムを変更して内部の自己
診断を実行する。 【構成】基板に配置されプログラマブルデバイスに対し
て、通常のインターフエースとは別のコネクタに小基板
が接続され、電源投入やリセツトされたタイミングで、
小基板上に記憶された自己診断用のプログラムをロード
して、プログラマブルデバイスで自己診断動作を実行す
るようにしたことにより、簡易にプログラマブルデバイ
スのプログラムを変更して種々の自己診断を実行し得
る。
Description
【０００１】
【産業上の利用分野】本発明は回路基板装置に関し、特
に内部で自己診断するものに適用して好適なものであ
る。
に内部で自己診断するものに適用して好適なものであ
る。
【０００２】
【従来の技術】従来、内部に電気的に書換可能なプログ
ラマブルデバイスを備えた回路基板においては、回路基
板外部にあるシステム本体の中央処理装置（ＣＰＵ）の
ＲＯＭ（read only memory）を変更したり、外部に別途
ＣＰＵを備えたシステムを接続して、システム本体のＣ
ＰＵと通信しながらダウンロードするプログラムを変更
し、これにより回路基板内部の動作を自己診断し得るよ
うになされたものがある。
ラマブルデバイスを備えた回路基板においては、回路基
板外部にあるシステム本体の中央処理装置（ＣＰＵ）の
ＲＯＭ（read only memory）を変更したり、外部に別途
ＣＰＵを備えたシステムを接続して、システム本体のＣ
ＰＵと通信しながらダウンロードするプログラムを変更
し、これにより回路基板内部の動作を自己診断し得るよ
うになされたものがある。
【０００３】
【発明が解決しようとする課題】ところがかかる構成の
回路基板においては、外部に接続するシステムが大きく
なる問題に加えて、外部に接続するシステムを扱うため
に煩雑な手間がかかる問題があり、またプログラマブル
デバイスのプログラムのみを変更という細かい機能を満
たすために、システム本体のコントロール等外部機能の
負荷が多く、本体のシステムまで影響が出てしまう場合
が多いため、簡単には内部プログラムを変更できないと
いう問題がある。
回路基板においては、外部に接続するシステムが大きく
なる問題に加えて、外部に接続するシステムを扱うため
に煩雑な手間がかかる問題があり、またプログラマブル
デバイスのプログラムのみを変更という細かい機能を満
たすために、システム本体のコントロール等外部機能の
負荷が多く、本体のシステムまで影響が出てしまう場合
が多いため、簡単には内部プログラムを変更できないと
いう問題がある。
【０００４】本発明は以上の点を考慮してなされたもの
で、簡易にプログラマブルデバイスのプログラムを変更
して内部の自己診断を実行し得る回路基板装置を提案し
ようとするものである。
で、簡易にプログラマブルデバイスのプログラムを変更
して内部の自己診断を実行し得る回路基板装置を提案し
ようとするものである。
【０００５】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、ロードされたプログラムに応じて
システムを再構築し、他の処理ブロツク３、４、５と共
に所定の処理を実行するプログラマブルデバイス６が、
通常動作用のインターフエース２及び又は小基板用コネ
クタ８に接続され、小基板７、２２が上記小基板用コネ
クタ８に装着され電源投入又はリセツトされたタイミン
グで、上記小基板７、２２上に記憶された自己診断用プ
ログラムをロードし、上記プログラマブルデバイス６で
自己診断動作を実行するようにした。
め本発明においては、ロードされたプログラムに応じて
システムを再構築し、他の処理ブロツク３、４、５と共
に所定の処理を実行するプログラマブルデバイス６が、
通常動作用のインターフエース２及び又は小基板用コネ
クタ８に接続され、小基板７、２２が上記小基板用コネ
クタ８に装着され電源投入又はリセツトされたタイミン
グで、上記小基板７、２２上に記憶された自己診断用プ
ログラムをロードし、上記プログラマブルデバイス６で
自己診断動作を実行するようにした。
【０００６】また本発明においては、小基板７、２２を
自己診断用プログラムと異なる自己診断プログラムが記
憶された小基板７、２２に差し替え、電源投入又はリセ
ツトされたタイミングで、上記プログラマブルデバイス
６で他の自己診断動作を実行するようにした。
自己診断用プログラムと異なる自己診断プログラムが記
憶された小基板７、２２に差し替え、電源投入又はリセ
ツトされたタイミングで、上記プログラマブルデバイス
６で他の自己診断動作を実行するようにした。
【０００７】さらに本発明において、プログラマブルデ
バイス６は、通常動作用のインターフエース２よりロー
ドされたプログラムに応じて処理ブロツクとて動作する
ようにした。
バイス６は、通常動作用のインターフエース２よりロー
ドされたプログラムに応じて処理ブロツクとて動作する
ようにした。
【０００８】
【作用】基板に配置されプログラマブルデバイス６に対
して、通常のインターフエース２とは別のコネクタ８に
小基板７、２２が接続され、電源投入やリセツトされた
タイミングで、小基板７、２２上に記憶された自己診断
用のプログラムをロードして、プログラマブルデバイス
６で自己診断動作を実行するようにしたことにより、簡
易にプログラマブルデバイス６のプログラムを変更して
種々の自己診断を実行し得る。
して、通常のインターフエース２とは別のコネクタ８に
小基板７、２２が接続され、電源投入やリセツトされた
タイミングで、小基板７、２２上に記憶された自己診断
用のプログラムをロードして、プログラマブルデバイス
６で自己診断動作を実行するようにしたことにより、簡
易にプログラマブルデバイス６のプログラムを変更して
種々の自己診断を実行し得る。
【０００９】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１０】図１において、１は全体として本発明によ
る回路基板装置を示し、第１のコネクタ２を通じて入力
されるデータＤＴ（ＤＴ0 、ＤＴ1 、ＤＴ2 、……）を
順次処理する複数の処理ブロツク（ＰＢ）３、４、５
と、プログラマブルデバイスとして外部より簡単にプロ
グラムがロードできるプログラマブルロジツクアレイ
（ＰＬＡ）６を有して構成されている。
る回路基板装置を示し、第１のコネクタ２を通じて入力
されるデータＤＴ（ＤＴ0 、ＤＴ1 、ＤＴ2 、……）を
順次処理する複数の処理ブロツク（ＰＢ）３、４、５
と、プログラマブルデバイスとして外部より簡単にプロ
グラムがロードできるプログラマブルロジツクアレイ
（ＰＬＡ）６を有して構成されている。
【００１１】通常の動作として、この回路基板装置１が
コネクタ２を通じて接続されたシステム本体（図示せ
ず）の電源投入時やリセツト時には、プログラマブルロ
ジツクアレイ６に対して所定のプログラムがロードされ
る。プログラマブルロジツクアレイ６は、この結果構築
されたロジツクに従つて処理ブロツク（ＰＢ）３、４、
５を制御し、回路基板装置１として所定の動作を実行す
る。
コネクタ２を通じて接続されたシステム本体（図示せ
ず）の電源投入時やリセツト時には、プログラマブルロ
ジツクアレイ６に対して所定のプログラムがロードされ
る。プログラマブルロジツクアレイ６は、この結果構築
されたロジツクに従つて処理ブロツク（ＰＢ）３、４、
５を制御し、回路基板装置１として所定の動作を実行す
る。
【００１２】この実施例の回路基板装置１の場合、シス
テム本体と接続される第１のコネクタ２に加えて、小基
板７を接続し得るようになされた第２のコネクタ８が配
置されている。小基板７の電源は回路基板装置１側から
コネクタ８を通じて供給され、またプログラマブルロジ
ツクアレイ６にプログラムをロードする本体の接続は、
小基板７が接続されて制御されるスイツチ９によつて電
気的に切り離される。
テム本体と接続される第１のコネクタ２に加えて、小基
板７を接続し得るようになされた第２のコネクタ８が配
置されている。小基板７の電源は回路基板装置１側から
コネクタ８を通じて供給され、またプログラマブルロジ
ツクアレイ６にプログラムをロードする本体の接続は、
小基板７が接続されて制御されるスイツチ９によつて電
気的に切り離される。
【００１３】小基板７にはダウンロード用のプログラム
を内蔵するＲＯＭがマウントされており、回路基板装置
１に電源が投入されて小基板７に電源が供給されると、
自動的にＲＯＭのプログラムがコネクタ８を通じてプロ
グラマブルロジツクアレイ６にロードされる。
を内蔵するＲＯＭがマウントされており、回路基板装置
１に電源が投入されて小基板７に電源が供給されると、
自動的にＲＯＭのプログラムがコネクタ８を通じてプロ
グラマブルロジツクアレイ６にロードされる。
【００１４】プログラマブルロジツクアレイ６はＲＯＭ
よりロードされたプログラムの動きによつて、通常の回
路とは全く異なつた回路となり通常コントロールしてい
る各処理ブロツク３、４、５に、自己診断用チエツク信
号Ｃ1 、Ｃ2 、Ｃ3 を送りと共にその応答を受け取り、
回路の動作が正常か否かの判断をするようになされてい
る。
よりロードされたプログラムの動きによつて、通常の回
路とは全く異なつた回路となり通常コントロールしてい
る各処理ブロツク３、４、５に、自己診断用チエツク信
号Ｃ1 、Ｃ2 、Ｃ3 を送りと共にその応答を受け取り、
回路の動作が正常か否かの判断をするようになされてい
る。
【００１５】またこの実施例の場合、各処理ブロツク
３、４、５にプログラマブルロジツクアレイ６からデー
タＤＴ0 、ＤＴ1 、ＤＴ2 を供給したり、逆に出力され
たデータＤＴ1 、ＤＴ2 、ＤＴ3 を取り込むため、デー
タセレクタ回路１０が組み込まれており、そのセレクト
信号ＳＥＬの選択もプログラマブルロジツクアレイ６の
出力で制御できるようになされている。
３、４、５にプログラマブルロジツクアレイ６からデー
タＤＴ0 、ＤＴ1 、ＤＴ2 を供給したり、逆に出力され
たデータＤＴ1 、ＤＴ2 、ＤＴ3 を取り込むため、デー
タセレクタ回路１０が組み込まれており、そのセレクト
信号ＳＥＬの選択もプログラマブルロジツクアレイ６の
出力で制御できるようになされている。
【００１６】以上の構成において、例えば回路基板装置
１を自己診断しようとする場合には、自己診断用のプロ
グラムを内蔵するＲＯＭがマウントされた小基板７をコ
ネクタ８に接続して、システム本体の電源を投入するか
リセツトを行えば良い。これにより、ＲＯＭに内蔵され
た自己診断用のプログラムに応じてプログラマブルロジ
ツクアレイ６が動作し、システム本体のＣＰＵに対する
影響を極力小さくして自己診断を実行し得る。
１を自己診断しようとする場合には、自己診断用のプロ
グラムを内蔵するＲＯＭがマウントされた小基板７をコ
ネクタ８に接続して、システム本体の電源を投入するか
リセツトを行えば良い。これにより、ＲＯＭに内蔵され
た自己診断用のプログラムに応じてプログラマブルロジ
ツクアレイ６が動作し、システム本体のＣＰＵに対する
影響を極力小さくして自己診断を実行し得る。
【００１７】また自己診断用として、他のプログラムを
実行したい場合には、別のＲＯＭが搭載された小基板７
に差し替えて、システム本体の電源を投入するかリセツ
トするのみで、プログラムを変更して種々の自己診断を
簡易な操作で実行でき、容易に回路トラブル等の解析を
実行し得る。
実行したい場合には、別のＲＯＭが搭載された小基板７
に差し替えて、システム本体の電源を投入するかリセツ
トするのみで、プログラムを変更して種々の自己診断を
簡易な操作で実行でき、容易に回路トラブル等の解析を
実行し得る。
【００１８】以上の構成によれば、基板に配置され、第
１のコネクタ２を通じて外部よりロードされるプログラ
ムに応じて通常動作するプログラマブルロジツクアレイ
６に対して、基板に配置された第２のコネクタ８に小基
板７を接続することにより、この小基板７上に配置され
たＲＯＭに内蔵された自己診断用のプログラムをロード
し、自己診断動作を実行させるようにしたことにより、
簡易にプログラマブルロジツクアレイ６のプログラムを
変更して内部の自己診断を実行し得る回路基板装置１を
実現できる。
１のコネクタ２を通じて外部よりロードされるプログラ
ムに応じて通常動作するプログラマブルロジツクアレイ
６に対して、基板に配置された第２のコネクタ８に小基
板７を接続することにより、この小基板７上に配置され
たＲＯＭに内蔵された自己診断用のプログラムをロード
し、自己診断動作を実行させるようにしたことにより、
簡易にプログラマブルロジツクアレイ６のプログラムを
変更して内部の自己診断を実行し得る回路基板装置１を
実現できる。
【００１９】さらに上述の構成によれば、プログラマブ
ルロジツクアレイ６が第１のコネクタ２を通じて外部よ
りロードされるプログラムに応じて通常動作することに
より、自己診断のためのみに基板上の構成が複雑になる
こと最低限に抑えることができ、かくするにつき簡易な
構成で自己診断機能を向上し得る回路基板装置１を実現
できる。
ルロジツクアレイ６が第１のコネクタ２を通じて外部よ
りロードされるプログラムに応じて通常動作することに
より、自己診断のためのみに基板上の構成が複雑になる
こと最低限に抑えることができ、かくするにつき簡易な
構成で自己診断機能を向上し得る回路基板装置１を実現
できる。
【００２０】またさらに上述の構成によれば、ＲＯＭに
内蔵された自己診断用のプログラムがそれぞれ異なる小
基板７を差し替えることにより、簡単な操作で種々の自
己診断を実行することができ、使い勝手を格段的に向上
し得る回路基板装置１を実現できる。
内蔵された自己診断用のプログラムがそれぞれ異なる小
基板７を差し替えることにより、簡単な操作で種々の自
己診断を実行することができ、使い勝手を格段的に向上
し得る回路基板装置１を実現できる。
【００２１】なお上述の実施例においては、回路基板上
にプログラマブルロジツクアレイを配置して通常動作さ
せると共に、回路基板上の他の処理ブロツクの動作を診
断する場合について述べたが、他の処理ブロツク自体を
もプログラマブルロジツクアレイを用いて構築し、互い
に自己診断するようにしても良い。
にプログラマブルロジツクアレイを配置して通常動作さ
せると共に、回路基板上の他の処理ブロツクの動作を診
断する場合について述べたが、他の処理ブロツク自体を
もプログラマブルロジツクアレイを用いて構築し、互い
に自己診断するようにしても良い。
【００２２】さらにプログラマブルロジツクアレイを通
常動作させずに、図２に示すように自己診断専用として
回路基板装置２０上に配置し、小基板２２が第２のコネ
クタ８に接続されたときに、このプログラマブルロジツ
クアレイ６を用いて回路基板の動作を診断するようにし
ても良い。
常動作させずに、図２に示すように自己診断専用として
回路基板装置２０上に配置し、小基板２２が第２のコネ
クタ８に接続されたときに、このプログラマブルロジツ
クアレイ６を用いて回路基板の動作を診断するようにし
ても良い。
【００２３】この場合図１の構成で通常動作では本体の
ＣＰＵからプログラマブルロジツクアレイ６に対するプ
ログラムのダウンロードなく、小基板７を接続すること
によつてプログラマブルロジツクアレイ６を用いて自己
診断するようになされているものと同じである。
ＣＰＵからプログラマブルロジツクアレイ６に対するプ
ログラムのダウンロードなく、小基板７を接続すること
によつてプログラマブルロジツクアレイ６を用いて自己
診断するようになされているものと同じである。
【００２４】さらに上述の実施例においては、プログラ
マブルデバイスとしてプログラマブルロジツクアレイを
用いた場合について述べたが、これに代え、フラツシユ
メモリや電気的に消去可能なプログラマブルロジツクア
レイやＲＯＭ等のデバイスを用いるようにしても良い。
マブルデバイスとしてプログラマブルロジツクアレイを
用いた場合について述べたが、これに代え、フラツシユ
メモリや電気的に消去可能なプログラマブルロジツクア
レイやＲＯＭ等のデバイスを用いるようにしても良い。
【００２５】
【発明の効果】上述のように本発明によれば、基板に配
置されプログラマブルデバイスに対して、通常のインタ
ーフエースとは別のコネクタに小基板が接続され、電源
投入やリセツトされたタイミングで、小基板上に配置さ
れたＲＯＭに内蔵された自己診断用のプログラムをロー
ドして、プログラマブルデバイスで自己診断動作を実行
するようにしたことにより、簡易にプログラマブルデバ
イスのプログラムを変更して種々の自己診断を実行し得
る回路基板装置を実現できる。
置されプログラマブルデバイスに対して、通常のインタ
ーフエースとは別のコネクタに小基板が接続され、電源
投入やリセツトされたタイミングで、小基板上に配置さ
れたＲＯＭに内蔵された自己診断用のプログラムをロー
ドして、プログラマブルデバイスで自己診断動作を実行
するようにしたことにより、簡易にプログラマブルデバ
イスのプログラムを変更して種々の自己診断を実行し得
る回路基板装置を実現できる。
【図１】本発明による回路基板装置の一実施例を示すブ
ロツク図である。
ロツク図である。
【図２】他の実施例による回路基板装置を示すブロツク
図である。
図である。
１、２０……回路基板装置、２、８……コネクタ、３、
４、５……処理ブロツク、６……プログラマブルロジツ
クアレイ、７、２２……小基板、９、２１……スイツ
チ、１０……データセレクタ。
４、５……処理ブロツク、６……プログラマブルロジツ
クアレイ、７、２２……小基板、９、２１……スイツ
チ、１０……データセレクタ。
Claims (3)
- 【請求項１】ロードされたプログラムに応じてシステム
を再構築し、他の処理ブロツクと共に所定の処理を実行
するプログラマブルデバイスが、通常動作用のインター
フエース及び又は小基板用コネクタに接続され、 小基板が上記小基板用コネクタに装着され電源投入又は
リセツトされたタイミングで、上記小基板上に記憶され
た自己診断用プログラムをロードし、上記プログラマブ
ルデバイスで自己診断動作を実行するようにしたことを
特徴とする回路基板装置。 - 【請求項２】上記小基板を上記自己診断用プログラムと
異なる自己診断プログラムが記憶された上記小基板に差
し替え、電源投入又はリセツトされたタイミングで上記
プログラマブルデバイスで他の自己診断動作を実行する
ようにしたことを特徴とする請求項１に記載の回路基板
装置。 - 【請求項３】上記プログラマブルデバイスは、通常動作
用の上記インターフエースよりロードされたプログラム
に応じて上記処理ブロツクとて動作するようにしたこと
を特徴とする請求項１又は請求項２に記載の回路基板装
置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4316364A JPH06148286A (ja) | 1992-10-31 | 1992-10-31 | 回路基板装置 |
| KR1019930021467A KR940009831A (ko) | 1992-10-31 | 1993-10-15 | 회로기판장치 |
| US08/501,776 US5657441A (en) | 1992-10-31 | 1995-07-13 | Self-diagnosis program storage unit detachably connected to a programmable device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4316364A JPH06148286A (ja) | 1992-10-31 | 1992-10-31 | 回路基板装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06148286A true JPH06148286A (ja) | 1994-05-27 |
Family
ID=18076280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4316364A Pending JPH06148286A (ja) | 1992-10-31 | 1992-10-31 | 回路基板装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5657441A (ja) |
| JP (1) | JPH06148286A (ja) |
| KR (1) | KR940009831A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010095892A (ko) * | 2000-04-12 | 2001-11-07 | 최경렬 | 하이퍼스톤사의 중앙처리장치를 이용한 프로그램의 실행방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6173419B1 (en) * | 1998-05-14 | 2001-01-09 | Advanced Technology Materials, Inc. | Field programmable gate array (FPGA) emulator for debugging software |
| US7565654B2 (en) * | 2006-01-10 | 2009-07-21 | National Instruments Corporation | Programmatic control of tasks in a programmable logic controller |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4317199A (en) * | 1980-01-31 | 1982-02-23 | Tektronix, Inc. | Diagnostic extender test apparatus |
| US4455654B1 (en) * | 1981-06-05 | 1991-04-30 | Test apparatus for electronic assemblies employing a microprocessor | |
| US4489414A (en) * | 1981-10-28 | 1984-12-18 | Hal Computers Limited | Computer peripheral testing equipment |
| US4691316A (en) * | 1985-02-14 | 1987-09-01 | Support Technologies, Inc. | ROM emulator for diagnostic tester |
| US4796258A (en) * | 1986-06-23 | 1989-01-03 | Tektronix, Inc. | Microprocessor system debug tool |
| US5019996A (en) * | 1988-08-29 | 1991-05-28 | Advanced Micro Devices, Inc. | Programmable power supply level detection and initialization circuitry |
| US4993027A (en) * | 1988-09-09 | 1991-02-12 | Pace, Incorporated | Method and apparatus for determining microprocessor kernal faults |
| US5228039A (en) * | 1990-05-09 | 1993-07-13 | Applied Microsystems Corporation | Source-level in-circuit software code debugging instrument |
-
1992
- 1992-10-31 JP JP4316364A patent/JPH06148286A/ja active Pending
-
1993
- 1993-10-15 KR KR1019930021467A patent/KR940009831A/ko not_active Application Discontinuation
-
1995
- 1995-07-13 US US08/501,776 patent/US5657441A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010095892A (ko) * | 2000-04-12 | 2001-11-07 | 최경렬 | 하이퍼스톤사의 중앙처리장치를 이용한 프로그램의 실행방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940009831A (ko) | 1994-05-24 |
| US5657441A (en) | 1997-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100600211B1 (ko) | 집적 회로의 셀프-테스트를 실행하기 위한 셀프-테스트 장치를 포함하는 집적 회로 | |
| US7930535B1 (en) | Method and apparatus for loading configuration data | |
| JP5035000B2 (ja) | ロボットの制御装置 | |
| US7024495B2 (en) | Programmable controller | |
| JPH06148286A (ja) | 回路基板装置 | |
| US6119064A (en) | Vehicular control apparatus arranged for undergoing initial failure test after burn-in and method arranged therefor | |
| US6944831B1 (en) | Operator buttons as active buttons | |
| US4679194A (en) | Load double test instruction | |
| JP2594130B2 (ja) | 半導体回路 | |
| JPS6161424B2 (ja) | ||
| JPS603747A (ja) | プログラム選択制御方式 | |
| JP2508305B2 (ja) | 初期値決定装置 | |
| EP0523438A2 (en) | Microcomputer with boundary-scan facility | |
| JP2003015777A (ja) | コンフィグレーション装置 | |
| JP2596355B2 (ja) | マイクロコンピュータ | |
| JPH06227328A (ja) | 自動車用電子制御装置 | |
| JPH0716188Y2 (ja) | テストモード指定回路 | |
| KR0167431B1 (ko) | Dpram을 이용한 리셋 제어장치 | |
| JP2680672B2 (ja) | Ｉ／ｏデバイス切換え方法 | |
| JP2003084038A (ja) | 電子ユニットの検査方法 | |
| JPH0511889A (ja) | データ処理装置の初期設定回路 | |
| JPS6091454A (ja) | 集積回路 | |
| JPH0793177A (ja) | エミュレーションチップ及びインサーキットエミュレー タ | |
| JPH04246729A (ja) | Ｉ／ｏアダプタにおけるメモリ選択制御方法 | |
| JPH04361312A (ja) | カメラ |