JPH0614542A - 高圧発生回路 - Google Patents

Abstract

(57)【要約】 【目的】 高圧発生回路において、回路規模を縮小して
その構成および制御系を簡素化し、トランスを小型化
し、よって装置の価格を低減すること。 【構成】 複数の高圧トランス１０１ないし１０３と、
１つのＰＷＭ１２１と複数のＯＰ−ＡＭＰ１１８ないし
１２０とを有し、複数の高圧出力得る高圧発生回路であ
って、第１の高圧トランス１０１の出力を検出し、その
検出量に応じてパルス幅を制御し、そのパルス幅制御量
で第２以降の高圧トランス１０２，１０３を駆動し、そ
の出力制御をＯＰ−ＡＭＰ１１８ないし１２０で行うこ
とにより、出力２，３をそれぞれ独立に制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は高圧発生回路、特に、
電子写真用高圧コロナ発生装置等に用いる複数の高圧発
生回路に関するものである。

【０００２】

【従来の技術】従来、複数の高圧トランスより複数の所
望の高圧出力を得る場合、各々の高圧出力の制御はエラ
ーアンプおよびＰＷＭ回路より成る独立した制御系を個
々に必要としていた。

【０００３】また、高圧発生装置に用いられる高圧トラ
ンスは１つの駆動および制御回路に対し、１ないし２の
出力数が一般であった。

【０００４】次に、従来例の高圧発生回路について図８
を用いて説明する。図８は従来例の高圧発生回路の回路
図である。図８において、１，１７，１８はそれぞれト
ランス、２，３，４はそれぞれトランジスタ、５，６，
７はそれぞれ２次整流ダイオード（以下、ダイオードと
いう）、８，９，１０はそれぞれ２次平滑コンデンサ
（以下、コンデンサという），１９，２０，１１はそれ
ぞれ出力検出抵抗（以下、抵抗という）、１２，２１，
２３はそれぞれ設定値と出力検出値を比較演算するエラ
ーアンプ、１３，２２，２４はそれぞれパルス幅変調回
路であるＰＷＭ回路、１４，１５，１６はそれぞれトラ
ンジスタ２，３，４を駆動するバッファ回路である。

【０００５】また、図８において、出力１，出力２およ
び出力３はそれぞれ独立の出力検出抵抗１９，２０，１
１を有し、エラーアンプ１２，２１，２３のそれぞれ，
ＰＷＭ回路１３，２２，２４のそれぞれおよびバッファ
回路１４，１５，１６のそれぞれを必要とする。更に、
出力１，出力２および出力３に対応したそれぞれのトラ
ンス１，１７，１８を用いている。

【０００６】

【発明が解決しようとする課題】以上のように、上記従
来例では、エラーアンプおよびＰＷＭ回路より成る制御
系を個々に必要とし、また、１つの駆動および制御回路
に対し、出力数が限定され多数出力を駆動するには、高
圧トランスおよびその駆動回路を単純に増やさねばなら
ない。このため、回路が小型化しにくい、また、回路規
模が大きくなる。従って、装置が高価となる等の課題が
あった。

【０００７】この発明は上記のような課題を解決するた
めになされたもので、回路規模を縮小してその構成およ
び制御系を簡素化し、トランスを小型化し、従って装置
の価格を低減することを目的とする。

【０００８】

【課題を解決するための手段】このため、この発明の請
求項１においては、複数の高圧トランスと、パルス幅を
制御する１つのパルス幅制御手段と、電源電圧を制御す
る複数の電源電圧制御手段と、を有し、複数の高圧出力
を得る高圧発生回路であって、第１の高圧トランスの出
力を検出し、前記検出量に応じて前記パルス幅制御手段
によりパルス幅を制御し、前記パルス幅制御量で前記第
２以降の高圧トランスを駆動し、前記第２以降の高圧ト
ランスの出力制御を一次側電源電圧の制御で行うことに
より、前記複数の高圧トランスの出力をそれぞれ独立に
制御する制御手段とを具備して成ることを特徴とする高
圧発生回路により、前記課題を解決し、前記目的を達成
しようとするものである。

【０００９】また、この発明の請求項２においては、高
圧出力を検出する検出手段と、前記検出手段による検出
量を設定値と比較演算する演算手段と、前記演算値に基
づいてトランスの駆動を制御する駆動制御手段と、を有
する高圧発生回路において、複数の高圧出力を１つのト
ランスで形成し、前記高圧出力のそれぞれに対応した励
磁巻線と駆動トランジスタを１つの制御系で複数出力を
するように制御する制御手段を具備して成ることを特徴
とする高圧発生回路により、前記課題を解決し、前記目
的を達成しようとするものである。

【００１０】また、この発明の請求項３においては、ト
ランスの一次側電源端子および２次側接地端子を前記ト
ランス内部で結線したことを特徴とする請求項２に記載
の高圧発生回路により、前記課題を解決し、前記目的を
達成しようとするものである。

【００１１】

【作用】この発明の請求項１における高圧発生回路は、
第１の高圧トランスの出力を検出し、前記検出量に応じ
てパルス幅制御手段によりパルス幅を制御し、前記パル
ス幅制御量で第２以降の高圧トランスを駆動し、第２以
降の高圧トランスの出力制御を一次側電源電圧の制御で
行うことにより、複数の高圧トランスの出力をそれぞれ
独立に制御する。

【００１２】また、この発明の請求項２における高圧発
生回路は、複数の高圧出力を１つのトランスで形成し、
高圧出力のそれぞれに対応した励磁巻線と駆動トランジ
スタを１つの制御系で複数出力する。

【００１３】また、この発明の請求項３における高圧発
生回路は請求項２においてトランスの一次側電源をトラ
ンス内部で結線することで、プリント板設計，プリント
板への実装が容易となる。

【００１４】

【実施例】以下、この発明の実施例を図面に基づいて説
明する。先ず、この発明の請求項１に対する第１ないし
第３実施例を図１ないし図３を用いて説明する。最初に
この発明の第１実施例を図１を用いて説明する。

【００１５】図１はこの発明の第１実施例の高圧発生回
路の回路図である。図１において、１０１，１０２，１
０３はそれぞれ高圧発生用フライバックトランス（以
下、トランスという）であり、１０１は第１の高圧トラ
ンス、１０２，１０３は第２以降の高圧トランスであ
る。１０４，１０５，１０６，１０７，１０８はそれぞ
れトランジスタ、１０９，１１０，１１１はそれぞれ２
次整流ダイオード（以下、ダイオードという）、１１
２，１１３，１１４はそれぞれ２次平滑コンデンサ（以
下、コンデンサという）、１１５，１１６，１１７はそ
れぞれ出力検出抵抗（以下、抵抗という）、１１８，１
１９，１２０はそれぞれ設定値と出力検出値を比較演算
する誤差増幅器（以下、エラーアンプという）、１２１
はエラーアンプ１１８の出力を入力しパルス幅を制御す
る１つのパルス幅制御手段であるパルス幅変調回路（以
下、ＰＷＭ回路という）、１２２，１２３，１２４，１
２５，１２６はそれぞれトランジスタ１０４，１０５，
１０６，１０７，１０８を駆動するバッファ回路であ
る。

【００１６】次に第１実施例の動作を図１を用いて説明
する。図１において、出力１は抵抗１１５で検出されエ
ラーアンプ１１８の参照電圧（Ｖｖｅｆ）に応じてＰＷ
Ｍ回路１２１のパルス幅を制御すると同時に、トランス
１０２およびトランス１０３を同一のパルス幅で駆動す
る。

【００１７】出力２は抵抗１１６で検出され、エラーア
ンプ１１９の参照電圧（Ｖｒｅｆ）に応じ、バッファ１
２３を介したトランジスタ１０５により電源電圧（Ｖｃ
ｃ）を制御する。出力３は抵抗１１７で検出され、エラ
ーアンプ１２０の参照電圧（Ｖｒｅｆ）に応じ、バッフ
ァ１２５を介したトランジスタ１０７により電源電圧
（Ｖｃｃ）を制御する。

【００１８】この第１実施例においては、出力数を３と
しているが、出力２，出力３と同様の回路を設けること
で出力数を増加することができ、前記第１実施例と同様
の作用，効果を奏する。

【００１９】次に、この発明の第２実施例を図２を用い
て説明する。図２はこの発明の第２実施例である高圧発
生回路の回路図である。図中、前記第１実施例と同一符
号は同一または相当部分を示し、その重複説明は省略す
る。

【００２０】図２において、１２７はトランス、１２８
はトランジスタ、１２９はダイオード、１３０はコンデ
ンサ、１３１はバッファ回路である。第２実施例はトラ
ンス１２７をＰＷＭ回路１２１でバッファ回路１３１を
介し、トランジスタ１２８で駆動し、且つトランス１０
１の出力とトランス１２７の出力を積み上げたものであ
る。この第２実施例は前記第１実施例と同様の作用効果
がある。

【００２１】次にこの発明の第３実施例を図３を用いて
説明する。図３はこの発明の第３実施例である高圧発生
回路を示す回路図である。図中、前記第１実施例と同一
符号は同一または相当部分を示し、その重複説明は省略
する。

【００２２】図３において、１２７はマイクロコンピュ
ータ（マイコン）、１２８，１２９，１３０はそれぞれ
ラッチ回路、１３１，１３２，１３３はＤ／Ａコンバー
タ、１３４，１３５，１３６はＡ／Ｄコンバータであ
る。

【００２３】次に、第３実施例の動作を図３を用いて説
明する。図３において、出力１は抵抗１１５で検出さ
れ、Ａ／Ｄコンバータ１３４を介しマイコン１２７に入
力され、その演算結果をラッチ回路１２８およびＤ／Ａ
コンバータ１３１を介しＰＷＭ回路１２１に入力されパ
ルス幅が決定される。そして、バッファ１２２を介しト
ランジスタ１０４を決定されたパルス幅で駆動する。

【００２４】出力２および出力３も抵抗１１６および１
１７で検出され、出力１と同様にマイコンで演算され、
その演算結果に基づきバッファ回路１２３を介しトラン
ジスタ１０５を、またバッファ回路１２５を介しトラン
ジスタ１０７をそれぞれ制御しトランス１０２およびト
ランス１０３の供給電源電圧（Ｖｃｃ）が決定される。
この第３実施例においても、前記第１実施例と同様の作
用効果がある。

【００２５】次に、この発明の請求項２および３に対す
る第４ないし第６実施例を図４ないし図７を用いて説明
する。図４はこの発明の第４実施例である高圧発生回路
の回路図である。

【００２６】図４において、２０１は高圧発生用フライ
バックトランス（以下、トランスという）、２０２，２
０３，２０４はそれぞれスイッチングトランジスタ（以
下、トランジスタという）、２０５，２０６，２０７は
それぞれ２次整流ダイオード（以下、ダイオードとい
う）、２０８，２０９，２１０はそれぞれ２次平滑コン
デンサ（以下、コンデンサという）、２１１は高圧出力
を検出する検出手段である出力検出抵抗（以下、抵抗と
いう）、２１２は設定値と出力検出値を比較演算する演
算手段である誤差増幅器（以下、エラーアンプとい
う）、２１３はエラーアンプ２１２の出力を入力とする
１つのパルス幅制御手段であるパルス幅変調回路（以
下、ＰＷＭ回路という）、２１４，２１５，２１６はそ
れぞれＰＷＭ回路２１３の出力を入力とするトランジス
タ２０２，２０３，２０４の駆動回路（以下、バッファ
回路という）である。

【００２７】また、前記トランス２０１は励磁巻線に対
応した出力巻線を有し、個々に出力１ないし３を発生
し、トランス２０１の鉄心を共有する１つのトランスで
ある。

【００２８】前記鉄心の構成を図７に示す。図７は図４
ないし図６のトランスの鉄心の構成（後述）を示す図で
あり、各励磁巻線７ａに対する出力巻線７ｂの対に対応
した独立磁路を形成している。

【００２９】各励磁巻線７ａはトランジスタ２０２，２
０３，２０４のそれぞれで並列に励磁される（図４）。
各トランジスタ２０２，２０３，２０４は出力３の検出
抵抗２１１によりエラーアンプ２１２の参照電圧（Ｖｒ
ｅｆ）に応じ１つのＰＷＭ回路２１３でバッファ回路２
１４，２１５，２１６のそれぞれを介し駆動制御され
る。

【００３０】次に、前記図７のトランスの構成例を詳細
に説明する。図７（Ａ）は２種のコア（Ｕ型が２ケ，Ｉ
型が２ケ）で構成し、３個のボビン（励磁巻線と出力巻
線のそれぞれを有す）より構成されている。図７は
（Ｂ）は一体コア（１ケ）に３個のボビン（励磁巻線と
出力巻線のそれぞれを有す）より構成される。

【００３１】更に、トランス２０１の１次側の電源（Ｖ
ｃｃ）側端子および２次側の接地端子をトランス内部で
結線し、外部引出し線を少なくし、実装およびプリント
板設計を容易にするように構成している。

【００３２】次に、この発明の第５実施例について図５
を用いて説明する。図５はこの発明の第５実施例である
高圧発生回路の回路図である。図中、前記第４実施例の
符号と同一符号は同一または相当部分を示し、その重複
説明は省略する。

【００３３】図５において、出力２，出力３は、励磁巻
線を共有し、２つの出力巻線で整流平滑して得られるも
のである。

【００３４】図６はこの発明の第６実施例である高圧発
生回路の回路図である。図中、前記第５実施例と同一符
号は同一または相当部分であり、重複説明は省略する。

【００３５】図６において、２１７はトランジスタ、２
１８はダイオード、２１９はコンデンサ、２２０は抵
抗、２２１はエラーアンプ、２２２はＰＷＭ回路、２２
３はバッファ回路である。

【００３６】前記第５実施例に対し、第６実施例は鉄心
を共有するトランス２０１に励磁巻線，出力巻線を付加
し、出力４を得ると共に、出力４の検出抵抗２２０によ
り出力レベルをエラーアンプ２２１の参照電圧（Ｖｒｅ
ｆ）に応じた出力４を独立に得るように構成したもので
ある。この第６実施例は前記第４，第５実施例のそれぞ
れを拡張した例を示したものである。

【００３７】

【発明の効果】以上説明したように、この発明の請求項
１の高圧発生回路では、複数の高圧出力をそれぞれ独立
に制御する場合、１つの時間幅制御で各トランスを並列
駆動すると共に、各トランスの入力電圧を所望の出力に
応じて制御することで、回路規模の大きい時間幅制御回
路を１つで構成することができ、安価で製造ができ、回
路規模の縮小ができると共に制御系を簡素化することが
できる。

【００３８】また、この発明の請求項２および３の高圧
発生回路では、複数の励磁巻線と該励磁巻線に対応した
出力２次巻線を有するトランスを１つの制御系で複数の
励磁巻線を並列駆動し、複数の出力を得ることにより、
制御系を１つにして、回路構成を簡素化し、トランスを
小型にし、従って装置を安価にできる。

【００３９】更に、この発明の請求項３のトランスにお
いては、それぞれ励磁巻線の電源端子および２次出力巻
線の接地端子をそれぞれトランス内部で結線することに
よりプリント板設計が容易になり、プリント板への実装
が容易にできる等の効果がある。

【図面の簡単な説明】

【図１】 この発明の第１実施例である高圧発生回路の
回路図

【図２】 この発明の第２実施例である高圧発生回路の
回路図

【図３】 この発明の第３実施例である高圧発生回路の
回路図

【図４】 この発明の第４実施例である高圧発生回路の
回路図

【図５】 この発明の第５実施例である高圧発生回路の
回路図

【図６】 この発明の第６実施例である高圧発生回路の
回路図

【図７】 図１ないし図６におけるトランスの鉄心の構
成を示す図

【図８】 従来の高圧発生回路の回路図

【符号の説明】

１，１７，１８，１０１，１０２，１０３，２０１ ト
ランス ２，３，４，１０４，１０５，１０６，１０７，１０
８，１２８，２０２，２０３，２０４，２１７ トラン
ジスタ ５，６，７，１０９，１１０，１１１，２０５，２０
６，２０７ ダイオード ８，９，１０，１１２，１１３，１１４，２０８，２０
９，２１０ コンデンサ １９，２０，１１，１１５，１１６，１１７，２１１
抵抗 １２，２１，２３，１１８，１１９，１２０，２１２
エラーアンプ １３，２２，２４，１２１，１２３ ＰＷＭ回路 １４，１５，１６，１２２，１２３，１２４，１２５，
１２６，２１４，２１５，２１６ バッファ回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数の高圧トランスと、 パルス幅を制御する１つのパルス幅制御手段と、 電源電圧を制御する複数の電源電圧制御手段と、 を有し、複数の高圧出力を得る高圧発生回路であって、 第１の高圧トランスの出力を検出し、前記検出量に応じ
   て前記パルス幅制御手段によりパルス幅を制御し、前記
   パルス幅制御量で前記第２以降の高圧トランスを駆動
   し、前記第２以降の高圧トランスの出力制御を一次側電
   源電圧の制御で行うことにより、前記複数の高圧トラン
   スの出力をそれぞれ独立に制御する制御手段とを具備し
   て成ることを特徴とする高圧発生回路。
2. 【請求項２】 高圧出力を検出する検出手段と、 前記検出手段による検出量を設定値と比較演算する演算
   手段と、 前記演算値に基づいてトランスの駆動を制御する駆動制
   御手段と、 を有する高圧発生回路において、 複数の高圧出力を１つのトランスで形成し、前記高圧出
   力のそれぞれに対応した励磁巻線と駆動トランジスタを
   １つの制御系で複数出力をするように制御する制御手段
   を具備して成ることを特徴とする高圧発生回路。
3. 【請求項３】 トランスの一次側電源端子および２次側
   接地端子を前記トランス内部で結線したことを特徴とす
   る請求項２に記載の高圧発生回路。