JPH019273Y2 - - Google Patents

Info

Publication number
JPH019273Y2
JPH019273Y2 JP14185482U JP14185482U JPH019273Y2 JP H019273 Y2 JPH019273 Y2 JP H019273Y2 JP 14185482 U JP14185482 U JP 14185482U JP 14185482 U JP14185482 U JP 14185482U JP H019273 Y2 JPH019273 Y2 JP H019273Y2
Authority
JP
Japan
Prior art keywords
winding
current
voltage
circuit
transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14185482U
Other languages
English (en)
Other versions
JPS5947287U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP14185482U priority Critical patent/JPS5947287U/ja
Publication of JPS5947287U publication Critical patent/JPS5947287U/ja
Application granted granted Critical
Publication of JPH019273Y2 publication Critical patent/JPH019273Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

【考案の詳細な説明】 (1) 考案の技術分野 本考案は、定電流回路に関し、特にリンギング
チヨークコンバータ回路において、動作効率を向
上させ、かつ回路の高周波化および小型化を図る
方式に関する。
(2) 技術の背景 一般に、DC−DCコンバータにおいては、回路
の高周波化を図ることによつてメイントランスの
小型化および低損失化を実現することができる。
しかしながらDC−DCコンバータの動作周波数は
該コンバータに使用されているスイツチングトラ
ンジスタの電荷蓄積効果によつて制限を受けるた
め、該スイツチングトランジスタの駆動条件を適
切に選択する必要がある。
(3) 従来技術と問題点 第1図は、従来形のリンギングチヨークコンバ
ータ型の定電流回路を示す。同図の回路は、第1
ないし第3の巻線N1,N2,N3を有するメイント
ランスT1、パワートランジスタTR1、1次コイ
ルN21および2次コイルN22を有するサブトラン
スT2、制御用スイツチングトランジスタTR2
差動アンプAMP、パルス幅変調回路PWMを具
備する。また、メイントランスT2の第2巻線N2
にはダイオードD1およびコンデンサC2からなる
整流平滑回路、電流検出用の微小抵抗値を有する
可変抵抗器VRおよび負荷回路RLが接続されて
いる。メイントランスT1の第1巻線N1はパワー
トランジスタTR1のコレクタ−エミツタ回路を介
して入力電圧EINに接続されている。メイントラ
ンスT1の第3巻線N3はダイオードD2を介してサ
ブトランスT2の1次巻線N21の中間タツプ点aに
接続されており、該中間タツプ点aとグランド間
には平滑用のコンデンサC1、およびダイオード
D3を介して起動用電源E1が接続されている。サ
ブトランスT2の1次巻線N21の巻き始め端bとグ
ランド間にはサブトランスT2の励磁エネルギー
を放出するためのダイオードD4が接続されてお
り、巻き終わり端cとグランド間には制御用スイ
ツチングトランジスタTR2のコレクタおよびエミ
ツタが接続されている。電流検出用可変抵抗器
VRの中間端子は差動増幅器AMPの一方の入力
端子に接続され、該差動増幅器AMPの他方の端
子は基準電圧VREFに接続されている。また該増幅
器AMPの出力はパルス幅変調回路PWMに接続
され、該パルス幅変調回路PWMの出力はトラン
ジスタTR2のベースに接続されている。また、サ
ブトランスT2の2次巻線N22は抵抗R1を介してパ
ワートランジスタTR1のベースエミツタ間に接続
されている。なお、差動増幅器AMPおよびパル
ス幅変調回路PWMの電源はサブトランスT2の1
次巻線N21の中間タツプ点aから供給されてい
る。
第1図の回路において、入力電圧EINおよび起
動用電圧E1を供給すると、まず、パルス幅変調
回路PWMからのパルスによつて制御用スイツチ
ングトランジスタTR2がオンオフされる。該トラ
ンジスタTR2がオンの場合に、起動用電源E1
らダイオードD3、サブトランスT2の1次コイル
N21の中間タツプ点a、巻き終わり端cおよびト
ランジスタTR2を介して電流が流れる。また、該
トランジスタTR2がオフの場合には、この電流は
遮断される。これにより、サブトランスT2の2
次コイルN22から抵抗R1を介してパワートランジ
スタTR1のベースエミツタ間にスイツチング電流
が流れ該パワートランジスタTR1がオンオフされ
る。そしてパワートランジスタTR1がオンの時に
入力電源EINからメイントランスT1の1次コイル
N1に電流が流れ、該メイントランスT1にエネル
ギーが蓄積される。このエネルギーは、パワート
ランジスタTR1がオフとなつた時にメイントラン
スT1の第2巻線N2から整流用ダイオードD1およ
びコンデンサC2によつて整流平滑して取り出さ
れて、負荷RLに供給される。負荷RLに流れる電
流は可変抵抗器VRから検出され、差動増幅器
AMPの一方の入力に供給されて基準電圧VREF
基準として差動増幅され誤差電圧ERが作成され
る。パルス幅変調回路PWMは、この誤差電圧ER
に基づきパルス幅変調されたパルスを制御用スイ
ツチングトランジスタTR2のベースに供給する。
この場合、出力電流即ち負荷RLに流れる電流が
増加するとパルス幅変調回路PWMの出力パルス
のパルス幅が狭くなるように構成されているか
ら、出力電流が増加すると制御用トランジスタ
TR2のオン時間従つてパワートランジスタTR1
オン時間が短かくなり、サブトランスT1に蓄積
されるエネルギー量が減少し、従つて出力電流が
減少するように作用する。このような動作によ
り、第1図の回路においては出力電流が一定値に
保たれる。なお、サブトランスT2の1次コイル
N21の中間タツプ点aに供給される電流は当初は
起動用電源E1からダイオードD3を介して供給さ
れるが、メイントランスT1の第3巻線N3からダ
イオードD2およびコンデンサC1によつて構成さ
れる整流平滑回路を介して供給される電圧が起動
用電源電圧E1よりも高くなるとダイオードD3
カツトオフし、従つて以後はダイオードD2を介
して電流が供給される。なお、サブトランスT2
の1次コイルN21の巻き初め端bとグランド間に
接続されたダイオードD4は、サブトランスT2
励磁エネルギーの内2次側に放出される以外のも
のを放出することによつてサブトランスT2の飽
和等を防止するものである。
ところで、上述の回路においては、負荷RLの
大きさが変化し出力電圧EOが変化した場合にも
入力電圧が一定値の場合には、第3巻線N3およ
びダイオードD2、コンデンサC1で構成される整
流平滑回路によつて作成される電圧E2は、第2
図に示すように、出力電圧EOの変化に係わらず
一定となる。また、第3図に示すように、第1図
の回路においては、負荷RLの抵抗値を変化させ
出力電圧EOを増加させると出力電流を一定に保
つように動作するためパワートランジスタTR1
コレクター電流ICが増加する方向に変化する。な
お、第3図は、入力電圧が一定と仮定した場合の
電流変化を示している。この場合、パワートラン
ジスタTR1のベース電流IBはサブトランスT2の1
次側の電圧E2が一定であるため、出力電圧EO
変化に係りなく一定となる。そのため第1図の従
来形においては、出力電圧の変動に無関係にパワ
ートランジスタTR1を駆動する電流従つて電力が
一定となり、出力電圧の低い範囲においてはパワ
ートランジスタTR1に過剰なベース電力を供給し
該トランジスタTR1がオーバドライブされるた
め、パワートランジスタTR1の電荷蓄積時間
(TSTG)が長くなり、定電流回路の高周波化、小
型化が制限されるとともに、パワートランジスタ
TR1のベースに過剰な電流が流れるため無用の電
力を消費し回路の効率を低下させるという不都合
があつた。
(4) 考案の目的 本考案の目的は、前述の従来形における問題点
に鑑み、リンギングチヨークコンバータ型の定電
流回路において、出力電圧の増加に応じてパワー
トランジスタのベース電流を増加させるという構
想に基づき、定電流回路の高周波化および小型化
を達成するとともに、動作効率を向上させること
にある。
(5) 考案の構成 そしてこの目的は、本考案によれば、第1ない
し第4の巻線を有するメイントランス、入力電源
からメイントランスの第1巻線に供給される電流
をオンオフするパワートランジスタ、第2巻線に
接続され出力直流電流を作成する第1整流平滑回
路、2次巻線が該パワートランジスタのベースに
接続されたサブトランス、該サブトランスの1次
巻線電流をオンオフするスイツチングトランジス
タ、出力直流電流に応じてパルス幅が変化するパ
ルス信号を発生して該スイツチングトランジスタ
のベースに供給するパルス発生回路、メイントラ
ンスの第3巻線に接続され入力電源電圧に比例す
る電圧を発生する第2整流平滑回路、およびメイ
ントランスの第4巻線に接続され出力電圧に比例
する電圧を発生する第3整流平滑回路を具備し、
第2および第3の整流平滑回路の出力電圧を加算
してサブトランスの1次巻線電流を供給すること
を特徴とする定電流回路を提供することによつて
達成される。
(6) 考案の実施例 以下図面により本考案の実施例を説明する。第
4図は、本考案の1実施例に係わる定電回路を示
す。第4図の回路が第1図の回路と異なる点は、
メイントランスT1′としてさらに第4巻線N4が付
加されたものが使用されていること、およびサブ
トランスT2の1次巻線N21の中間タツプ点aにメ
イントランスT1′の第3巻線N3をダイオードD5
よびコンデンサC3で整流平滑して得た電圧と第
4巻線N4の出力をダイオードD6およびコンデン
サC4により整流平滑して得た電圧とを加算して
印加している点である。この場合、第3巻線N3
に接続されたダイオードD5の極性は第1図の回
路におけるダイオードD2と同じであり、第4巻
線N4に接続されたダイオードD6の極性は第2巻
線N2に接続されたダイオードD1と同じである。
その他の部分は第1図の回路と同じであり同一参
照符号が用いられている。
第4図の回路の動作は第1図の回路とほぼ同じ
であり、負荷RLを流れる出力電流が一定となる。
ただし、サブトランスT2の1次巻線N21の中間タ
ツプ点aの電圧をE3とすると、この電圧E3は第
1図の回路における電圧E2と異なり出力電圧EO
が所定の範囲内で変化する場合、出力電圧EO
増加に応じて増加する方向に変化する。その理由
は、メイントランスT1′の第3巻線N3およびダイ
オードD5とコンデンサC3によつて作成される直
流電圧すなわちコンデンサC3の両端電圧VN3は、
ダイオードD5が第1巻線N1に接続されたパワー
トランジスタTR1がオンのときにオフとなるため
入力電圧EINに比例する電圧となり、入力電圧EIN
が一定と仮定すると一定電圧となるが、第4巻線
N4、ダイオードD6およびコンデンサC4によつて
作成される電圧すなわちコンデンサC4の両端電
圧VN4は前記電圧と加算されかつ出力電圧EOの増
加に応じて絶対値が増加する方向に変化するから
である。第4巻線N4に接続されたダイオードD6
および第2巻線N2に接続されたダイオードD1
共にパワートランジスタTR1がオンとなるときに
オフとなる。従つて、これら両者の電圧VN3
VN4とを加算した電圧E3は、第5図に示すよう
に、出力電圧EOが増加するに応じて増加するよ
うに変化する。そのため制御用スイツチングトラ
ンジスタTR2のオンオフによつてサブトランス
T2の2次側巻線N22に誘起されるパルス電圧の振
幅は出力電圧EOが増加するに応じて増加する。
即ち、第6図に示すように、出力電圧EOが増加
するに応じてトランジスタTR1のベース電流IB
増加することになる。この場合、例えば入力電圧
が一定と考えれば、パワートランジスタTR1のコ
レクタ電流ICは出力電圧EOが増加するに応じて増
加するから、第6図に示すように、コレクタ電流
ICの変化に比例したベース電流IBが流れることに
なる。したがつて、特に、出力電圧EOが低い場
合にトランジスタTR1がオーバドライブになるこ
とが防止されトランジスタTR1を駆動する電力の
節約を図ることができる。また、パワートランジ
スタTR1のベースに過剰な電流を流さないため、
蓄積時間が短かくなり定電圧回路の高周波化およ
び小型化を図ることが可能となる。
(7) 考案の効果 このように、本考案によれば、メイントランジ
スタのベース電流がコレクタ電流に比例するよう
に流されるから、無用の電力消費が防止され定電
流回路の効率が向上するとともに、メイントラン
ジスタの電荷蓄積効果を少なくすることが可能と
なり定電流回路の高周波化および小型化を達成す
ることができる。
【図面の簡単な説明】
第1図は、従来形の定電流回路の構成を示す電
気回路図、第2図および第3図は、第1図の回路
の特性を示すグラフ、第4図は、本考案の1実施
例に係わる定電流回路の構成を示す電気回路図、
そして第5図および第6図は、第4図の回路の特
性を示すグラフである。 T1……メイントランス、T2……サブトランス、
N1……第1巻線、N2……第2巻線、N3……第3
巻線、N4……第4巻線、N21……1次巻線、N22
……2次巻線、TR1……メイントランジスタ、
TR2……制御用スイツチングトランジスタ、D1
D2,D3,D4,D5,D6……ダイオード、C1,C2
C3,C4……コンデンサ、R1……ベース抵抗、VR
……電流検出用可変抵抗、RL……負荷抵抗、EIN
……入力電源、E1……起動用電源、PWM……パ
ルス幅変調回路、AMP……差動増幅器、VREF
…基準電圧。

Claims (1)

    【実用新案登録請求の範囲】
  1. 第1ないし第4の巻線を有するメイントラン
    ス、入力電源からメイントランスの第1巻線に供
    給される電流をオンオフするパワートランジス
    タ、第2巻線に接続され出力直流電流を作成する
    第1整流平滑回路、2次巻線が該パワートランジ
    スタのベースに接続されたサブトランス、該サブ
    トランスの1次巻線電流をオンオフするスイツチ
    ングトランジスタ、出力直流電流に応じてパルス
    幅が変化するパルス信号を発生して該スイツチン
    グトランジスタのベースに供給するパルス発生回
    路、メイントランスの第3巻線に接続され入力電
    源電圧に比例する電圧を発生する第2整流平滑回
    路、およびメイントランスの第4巻線に接続され
    出力電圧に比例する電圧を発生する第3整流平滑
    回路を具備し、第2および第3の整流平滑回路の
    出力電圧を加算してサブトランスの1次巻線電流
    を供給することを特徴とする定電流回路。
JP14185482U 1982-09-21 1982-09-21 定電流回路 Granted JPS5947287U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14185482U JPS5947287U (ja) 1982-09-21 1982-09-21 定電流回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14185482U JPS5947287U (ja) 1982-09-21 1982-09-21 定電流回路

Publications (2)

Publication Number Publication Date
JPS5947287U JPS5947287U (ja) 1984-03-29
JPH019273Y2 true JPH019273Y2 (ja) 1989-03-14

Family

ID=30317140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14185482U Granted JPS5947287U (ja) 1982-09-21 1982-09-21 定電流回路

Country Status (1)

Country Link
JP (1) JPS5947287U (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0650947B2 (ja) * 1985-11-05 1994-06-29 日立照明株式会社 直流安定化電源装置

Also Published As

Publication number Publication date
JPS5947287U (ja) 1984-03-29

Similar Documents

Publication Publication Date Title
JP3682773B2 (ja) スイッチング電源装置
US5583753A (en) Parallel control type DC--DC converter
JP4671020B2 (ja) 多出力共振型dc−dcコンバータ
US4745535A (en) Ringing choke type DC/DC converter
JPH019273Y2 (ja)
JP3428008B2 (ja) スイッチング電源装置の出力電圧検出回路
JP3365418B2 (ja) スイッチング電源装置
JPH0229828Y2 (ja)
JP2605664Y2 (ja) プッシュプル型dc−dcコンバータ
JP2591627Y2 (ja) Ac−dcコンバータ
JPH0237273Y2 (ja)
JPS642543Y2 (ja)
JPH118974A (ja) 並列運転スイッチング電源装置
JP2006109543A (ja) Dc−dcコンバータ
JP2821893B2 (ja) スイッチング電源装置
JPH0246236Y2 (ja)
JP3468092B2 (ja) スイッチング電源装置
JPH0635661Y2 (ja) スイッチングレギュレータ
JPS6316311Y2 (ja)
JPH0833332A (ja) リンギングチョークコンバータ
JPH08126316A (ja) 補助電源回路
JPS6223544B2 (ja)
JPH09275681A (ja) フォワードコンバータ
JPH0421429B2 (ja)
JPH065387U (ja) スイッチング電源装置