JPH0614048A - 非同期転送モード（ａｔｍ）通信方式における誤りのない回線保護切替 - Google Patents
非同期転送モード（ａｔｍ）通信方式における誤りのない回線保護切替Info
- Publication number
- JPH0614048A JPH0614048A JP5622893A JP5622893A JPH0614048A JP H0614048 A JPH0614048 A JP H0614048A JP 5622893 A JP5622893 A JP 5622893A JP 5622893 A JP5622893 A JP 5622893A JP H0614048 A JPH0614048 A JP H0614048A
- Authority
- JP
- Japan
- Prior art keywords
- line
- data
- protection
- error
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012546 transfer Methods 0.000 title claims description 42
- 238000004891 communication Methods 0.000 title claims description 21
- 238000000034 method Methods 0.000 claims description 36
- 230000004044 response Effects 0.000 claims description 22
- 230000001360 synchronised effect Effects 0.000 claims description 20
- 230000003111 delayed effect Effects 0.000 claims description 19
- 238000012790 confirmation Methods 0.000 claims description 11
- 238000012544 monitoring process Methods 0.000 claims description 11
- 230000005540 biological transmission Effects 0.000 claims description 8
- 230000008859 change Effects 0.000 claims description 7
- 125000004122 cyclic group Chemical group 0.000 claims description 2
- 230000002250 progressing effect Effects 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 334
- 239000000872 buffer Substances 0.000 description 34
- 238000010586 diagram Methods 0.000 description 8
- 238000004364 calculation method Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 5
- 230000001934 delay Effects 0.000 description 4
- 238000007726 management method Methods 0.000 description 4
- 238000013500 data storage Methods 0.000 description 3
- 238000012423 maintenance Methods 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 239000013307 optical fiber Substances 0.000 description 3
- 210000004460 N cell Anatomy 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000001012 protector Effects 0.000 description 2
- 241000251730 Chondrichthyes Species 0.000 description 1
- 230000006727 cell loss Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1515—Non-blocking multistage, e.g. Clos
- H04L49/153—ATM switching fabrics having parallel switch planes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
- H04L1/06—Arrangements for detecting or preventing errors in the information received by diversity reception using space diversity
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5603—Access techniques
- H04L2012/5609—Topology
- H04L2012/561—Star, e.g. cross-connect, concentrator, subscriber group equipment, remote electronics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5625—Operations, administration and maintenance [OAM]
- H04L2012/5627—Fault tolerance and recovery
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】
【目的】 各々がヘッダとデータを有する複数のパケッ
トあるいはセルに関する非同期転送モードプロトコルを
保った通信システムにおいて、情報の信頼性の高い通信
を実現する。 【構成】 アクティブ回線と予備回線のユーザセルが異
る経路をとるために、アクティブ回線と予備回線の一方
のユーザセルは、アクティブ回線と予備回線のユーザセ
ルより進んでいる。制御回路はアクティブ回線と予備回
線の間の進みあるいは遅れの量を計算する。制御回路は
切替素子を制御して、進みセルの流れを切替素子と選択
素子の間に可変遅延を含む進み回線に向ける。制御回路
は遅れセルの流れを切替素子と選択素子の間の遅れ回線
に向ける。制御回路は可変遅延素子によって進みセルの
流れに与えられる遅延の量を制御する。制御回路はまた
同期の継続を確認し、同期が失なわれたことを検出する
ために同期したセルの流れを監視する。
トあるいはセルに関する非同期転送モードプロトコルを
保った通信システムにおいて、情報の信頼性の高い通信
を実現する。 【構成】 アクティブ回線と予備回線のユーザセルが異
る経路をとるために、アクティブ回線と予備回線の一方
のユーザセルは、アクティブ回線と予備回線のユーザセ
ルより進んでいる。制御回路はアクティブ回線と予備回
線の間の進みあるいは遅れの量を計算する。制御回路は
切替素子を制御して、進みセルの流れを切替素子と選択
素子の間に可変遅延を含む進み回線に向ける。制御回路
は遅れセルの流れを切替素子と選択素子の間の遅れ回線
に向ける。制御回路は可変遅延素子によって進みセルの
流れに与えられる遅延の量を制御する。制御回路はまた
同期の継続を確認し、同期が失なわれたことを検出する
ために同期したセルの流れを監視する。
Description
【０００１】
【技術分野】本発明は通信システムにおける無誤り回線
保護切替に関する。特に本発明は非同期転送モード（Ａ
ＴＭ）通信システムあるいは同様のシステムにおける無
誤り回線保護切替に関する。
保護切替に関する。特に本発明は非同期転送モード（Ａ
ＴＭ）通信システムあるいは同様のシステムにおける無
誤り回線保護切替に関する。
【０００２】
【背景技術】通信ネットワークにおいて、長距離を非常
に高いビット周波数のディジタル信号を通すことが可能
で望ましいことになって来た。例えば、２．４Gb／秒程
度あるいはそれ以上で１００km程度あるいはそれ以上の
距離のディジタル伝送も現在は可能であり、伝送媒体と
して光ファイバを使ったような先端通信ネットワークで
実際に使われている。
に高いビット周波数のディジタル信号を通すことが可能
で望ましいことになって来た。例えば、２．４Gb／秒程
度あるいはそれ以上で１００km程度あるいはそれ以上の
距離のディジタル伝送も現在は可能であり、伝送媒体と
して光ファイバを使ったような先端通信ネットワークで
実際に使われている。
【０００３】このような大量のディジタルデータを便利
に扱うことができる特に注目すべき高速通信ネットワー
クは、いわゆる非同期伝送モードプロトコルを使ってお
り、この中ではディジタルデータのパケットあるいはセ
ルは光ファイバを基本としたネットワークを通して伝送
交換される。この種のネットワークは、セルを基本とし
た交換によってネットワークを建設し保守するコストが
低下し、利用できる帯域を活用する効率が向上するため
に特に興味がある。
に扱うことができる特に注目すべき高速通信ネットワー
クは、いわゆる非同期伝送モードプロトコルを使ってお
り、この中ではディジタルデータのパケットあるいはセ
ルは光ファイバを基本としたネットワークを通して伝送
交換される。この種のネットワークは、セルを基本とし
た交換によってネットワークを建設し保守するコストが
低下し、利用できる帯域を活用する効率が向上するため
に特に興味がある。
【０００４】通信システムの各回線で運ばれるデータ量
が増加するにつれて、光ファイバの切断によって生ずる
ようなサービスの停止と故障に対処するための対応策が
ますます重要になる。従来の通信システムにおける故障
に対する主な対応策は正常のアクティブ回線の他に冗長
な予備回線を用意することである。予備回線はアクティ
ブ回線と同一のネットワークユーザのデータを運ぶ。元
のアクティブ回線でサービスの中断が生じたときにアク
ティブ回線から予備回線への保護切替が行なわれる。ア
クティブ回線で送られるデータと予備回線で送られるデ
ータはその情報源から宛先まで物理的に異る経路を通
る。物理的に異るために信号源から宛先までのユーザデ
ータの伝わる時間が異ることになる。アクティブ回線と
予備回線に存在する遅延の差のために、アクティブ回線
から宛先に到着するユーザデータは、予備回線を通して
伝送される同一データの到着に比べて、早くなるか遅く
なる。この遅延の差は信号源と宛先の間のアクティブ回
線と予備回線の経路長の差およびこれらの両回線の回線
素子と特性の差によって生ずる。
が増加するにつれて、光ファイバの切断によって生ずる
ようなサービスの停止と故障に対処するための対応策が
ますます重要になる。従来の通信システムにおける故障
に対する主な対応策は正常のアクティブ回線の他に冗長
な予備回線を用意することである。予備回線はアクティ
ブ回線と同一のネットワークユーザのデータを運ぶ。元
のアクティブ回線でサービスの中断が生じたときにアク
ティブ回線から予備回線への保護切替が行なわれる。ア
クティブ回線で送られるデータと予備回線で送られるデ
ータはその情報源から宛先まで物理的に異る経路を通
る。物理的に異るために信号源から宛先までのユーザデ
ータの伝わる時間が異ることになる。アクティブ回線と
予備回線に存在する遅延の差のために、アクティブ回線
から宛先に到着するユーザデータは、予備回線を通して
伝送される同一データの到着に比べて、早くなるか遅く
なる。この遅延の差は信号源と宛先の間のアクティブ回
線と予備回線の経路長の差およびこれらの両回線の回線
素子と特性の差によって生ずる。
【０００５】アクティブ回線と予備回線を流れるデータ
流に時間差が存在するから受信側でアクティブ回線から
予備回線に切替えるときにはデータの損失や誤りが生じ
ないように特別の対策を講じなければならない。種々の
形態のヒットのないあるいは誤りのない切替システムが
提案されているが、ＡＴＭ通信システムのような高速、
大容量の通信システムにはどれも適用しにくい。例え
ば、同期ディジタルハイアラーキ（ＳＤＨ）信号をある
経路から他の経路に誤りなく切替える手法はシャドゥー
リ他の米国特許５，０５１，９７９に述べられている。
しかしＡＴＭ信号では誤りのない切替手法は利用できな
い。これらのＳＤＨ信号のような信号のために開発され
た誤りのない切替手法はＡＴＭ信号の誤りのない切替に
は容易に適用できない。これは主としてＡＴＭ信号の非
同期性のためである。従ってＡＴＭ信号のための適切な
誤りのない切替装置に対する需要は満足されていないこ
とになる。
流に時間差が存在するから受信側でアクティブ回線から
予備回線に切替えるときにはデータの損失や誤りが生じ
ないように特別の対策を講じなければならない。種々の
形態のヒットのないあるいは誤りのない切替システムが
提案されているが、ＡＴＭ通信システムのような高速、
大容量の通信システムにはどれも適用しにくい。例え
ば、同期ディジタルハイアラーキ（ＳＤＨ）信号をある
経路から他の経路に誤りなく切替える手法はシャドゥー
リ他の米国特許５，０５１，９７９に述べられている。
しかしＡＴＭ信号では誤りのない切替手法は利用できな
い。これらのＳＤＨ信号のような信号のために開発され
た誤りのない切替手法はＡＴＭ信号の誤りのない切替に
は容易に適用できない。これは主としてＡＴＭ信号の非
同期性のためである。従ってＡＴＭ信号のための適切な
誤りのない切替装置に対する需要は満足されていないこ
とになる。
【０００６】ＡＴＭ信号については適切な誤りのない保
護切替装置が一般に不足しているのみならず、従来の誤
りのない切替装置ではアクティブ回線と予備回線の間で
誤りのない切替を行なうためには大量のデータ記憶を必
要とするために高価であった。この大量のデータ記憶の
ためには大きな物理的空間が必要で、また大量の熱を発
生しこれを放散することも必要であった。従って、切替
システムを実現するコスト、その占める体積、その発生
する熱を減少するデータ記憶の小さい誤りのない切替シ
ステムがさらに必要とされている。
護切替装置が一般に不足しているのみならず、従来の誤
りのない切替装置ではアクティブ回線と予備回線の間で
誤りのない切替を行なうためには大量のデータ記憶を必
要とするために高価であった。この大量のデータ記憶の
ためには大きな物理的空間が必要で、また大量の熱を発
生しこれを放散することも必要であった。従って、切替
システムを実現するコスト、その占める体積、その発生
する熱を減少するデータ記憶の小さい誤りのない切替シ
ステムがさらに必要とされている。
【０００７】
【発明の要約】上述した必要は第１の経路を通して第１
の地点から第２の地点にユーザデータを伝送するアクテ
ィブ回線を形成する誤りの存在しない回線保護装置によ
って、本発明の一例により満足される。誤りのない回線
保護装置はまた第２の物理的に分れた経路を通して第１
の地点から第２の地点にユーザデータを伝送する予備回
線も含んでいる。回線保護装置はアクティブ回線上のユ
ーザデータが予備回線上のユーザデータより進んでいる
か、遅れているかを判定する手段も含んでいる。進みあ
るいは遅れの量も判定される。切替手段はいずれの回線
がユーザデータが遅れた回線のユーザデータに対して進
むであろう最大の量まで進んだユーザデータに時間遅延
を与える可変遅延装置の入力に対して、先んだ方のユー
ザデータを運ぶ回線を接続する。回線保護装置は可変遅
延回路によって提供される時間遅延を調整し、進んでい
るユーザデータを遅らせて、アクティブ回線と予備回線
のユーザデータの間の進みを０にするようにする。遅れ
た方のユーザデータを運んでいると判定された回線は、
直接あるいは可変遅延装置によって提供できるより小さ
い遅延を与える回路素子を通して切替装置の一方の入力
に接続される。可変遅延装置の出力は切替装置の第２の
入力に接続される。切替装置は２つの入力の信号の一方
をコマンド信号に応動して出力に接続する。切替装置は
これらの回線のユーザデータの遅れを切替の前にそろえ
ているから、アクティブ回線と予備回線の間で誤りなく
ユーザデータを切替えることができる。
の地点から第２の地点にユーザデータを伝送するアクテ
ィブ回線を形成する誤りの存在しない回線保護装置によ
って、本発明の一例により満足される。誤りのない回線
保護装置はまた第２の物理的に分れた経路を通して第１
の地点から第２の地点にユーザデータを伝送する予備回
線も含んでいる。回線保護装置はアクティブ回線上のユ
ーザデータが予備回線上のユーザデータより進んでいる
か、遅れているかを判定する手段も含んでいる。進みあ
るいは遅れの量も判定される。切替手段はいずれの回線
がユーザデータが遅れた回線のユーザデータに対して進
むであろう最大の量まで進んだユーザデータに時間遅延
を与える可変遅延装置の入力に対して、先んだ方のユー
ザデータを運ぶ回線を接続する。回線保護装置は可変遅
延回路によって提供される時間遅延を調整し、進んでい
るユーザデータを遅らせて、アクティブ回線と予備回線
のユーザデータの間の進みを０にするようにする。遅れ
た方のユーザデータを運んでいると判定された回線は、
直接あるいは可変遅延装置によって提供できるより小さ
い遅延を与える回路素子を通して切替装置の一方の入力
に接続される。可変遅延装置の出力は切替装置の第２の
入力に接続される。切替装置は２つの入力の信号の一方
をコマンド信号に応動して出力に接続する。切替装置は
これらの回線のユーザデータの遅れを切替の前にそろえ
ているから、アクティブ回線と予備回線の間で誤りなく
ユーザデータを切替えることができる。
【０００８】本発明の特定の例のひとつの特徴は特に非
同期転送モード通信方式に関するものであり、可変遅延
装置によって提供される遅延はＡＴＭビットの流れから
空きセルを追加したり、削除したりすることによって変
更される。この特徴によって、例えサービス時間の間に
予備回線の経路長が変化した場合にも、誤りなくＡＴＭ
信号をある経路から他に便利に切替えることができる。
同期転送モード通信方式に関するものであり、可変遅延
装置によって提供される遅延はＡＴＭビットの流れから
空きセルを追加したり、削除したりすることによって変
更される。この特徴によって、例えサービス時間の間に
予備回線の経路長が変化した場合にも、誤りなくＡＴＭ
信号をある経路から他に便利に切替えることができる。
【０００９】遅れ調整の判定はユーザトラヒックに影響
を与えることなく行なわれ、位相を変化する必要はな
い。進んだ側と遅れた側の間の時間遅延の判定は正常な
トラヒックについてだけ行なわれ、切替の前に特別の調
整セルを送る必要がないために、このような性質が得ら
れる。この結果多くの利点が得られる。例えば、特別の
調整用セルを定義し、標準化し、作り出す必要はなくな
る。特別の調整用セルに帯域を使用する必要はなくな
る。少数のセルが失なわれたり誤ったりしても許容でき
る。調整は連続的に行なわれ、切替はコマンドによって
ただちに実行できる。切替が行なわれる前に調整が行な
われていることが確認できる。遅延差は少しずつ行なわ
れ遅延を急に入れたり追加したりすることによって生ず
る下流の混乱を最小化できる。
を与えることなく行なわれ、位相を変化する必要はな
い。進んだ側と遅れた側の間の時間遅延の判定は正常な
トラヒックについてだけ行なわれ、切替の前に特別の調
整セルを送る必要がないために、このような性質が得ら
れる。この結果多くの利点が得られる。例えば、特別の
調整用セルを定義し、標準化し、作り出す必要はなくな
る。特別の調整用セルに帯域を使用する必要はなくな
る。少数のセルが失なわれたり誤ったりしても許容でき
る。調整は連続的に行なわれ、切替はコマンドによって
ただちに実行できる。切替が行なわれる前に調整が行な
われていることが確認できる。遅延差は少しずつ行なわ
れ遅延を急に入れたり追加したりすることによって生ず
る下流の混乱を最小化できる。
【００１０】
【詳細な説明】図１はある地点から他の地点への非同期
転送モード（ＡＴＭ）信号を伝送する通信システムの部
分を図示している。図１に示したＡＴＭ通信システムの
部分は２局Ａ、Ｂを含み、これはＡＴＭ通信システムの
交換局の内の２つを示している。局ＡはＡＴＭシステム
１０を含んでおり、これは回線１２に現われるＡＴＭ形
式のディジタル信号を取扱かう。回線１２上の信号は２
本の回線インタフェース装置１４、１６に書き込まれ、
これは次にそのＡＴＭ信号を回線１８、２０を通して局
Ｂに向ける。回線１８、２０の一方がアクティブ回線で
あり、他方がアクティブ回線に冗長性を持たせる予備回
線である。以下の議論は例えば回線１８がアクティブ回
線で回線２０が予備回線であることを仮定している。ア
クティブ回線１８と予備回線２０は２つの局ＡとＢを接
続する光ファイバで良い。回線１８上のＡＴＭ信号は局
ＢのＡＴＭシステム２２の回線インタフェース装置２１
で受信される。回線インタフェース装置２１で受信され
たＡＴＭ信号はＡＴＭシステム２２の誤りのないスイッ
チ２４の一方の入力に向けられる。回線インタフェース
装置２３で受信されたＡＴＭ信号は誤りのないスイッチ
２４の第２の入力に向けられる。誤りのないスイッチ２
４はその２つの入力の一方で受信されたＡＴＭ信号を出
力回線２６に選択的に向ける。正常な動作の間は、誤り
のないスイッチ２４はアクティブ回線１８から受信され
たＡＴＭ信号を出力回線２６に向ける。何かの理由で例
えば回線１８上に回線１８を切断するというような予め
計画された停止がある場合のように、アクティブ回線１
８からの信号を出力回線２６に接続し続けることが不可
能になったり実際的でなくなったりしたときには、誤り
のないスイッチ２４は、回線２０から受信された冗長は
ＡＴＭ信号を出力回線２６に向けるような状態に切替え
られる。以下にさらに詳細に述べるように、誤りのない
スイッチはアクティブ回線１８から受信されたＡＴＭ信
号を送る状態と、予備回線２０から受信されたＡＴＭ信
号を送る状態の間で誤りなく切替えられ、切替え動作の
結果としてデータが失なわれることはなく、誤りが生ず
ることもない。
転送モード（ＡＴＭ）信号を伝送する通信システムの部
分を図示している。図１に示したＡＴＭ通信システムの
部分は２局Ａ、Ｂを含み、これはＡＴＭ通信システムの
交換局の内の２つを示している。局ＡはＡＴＭシステム
１０を含んでおり、これは回線１２に現われるＡＴＭ形
式のディジタル信号を取扱かう。回線１２上の信号は２
本の回線インタフェース装置１４、１６に書き込まれ、
これは次にそのＡＴＭ信号を回線１８、２０を通して局
Ｂに向ける。回線１８、２０の一方がアクティブ回線で
あり、他方がアクティブ回線に冗長性を持たせる予備回
線である。以下の議論は例えば回線１８がアクティブ回
線で回線２０が予備回線であることを仮定している。ア
クティブ回線１８と予備回線２０は２つの局ＡとＢを接
続する光ファイバで良い。回線１８上のＡＴＭ信号は局
ＢのＡＴＭシステム２２の回線インタフェース装置２１
で受信される。回線インタフェース装置２１で受信され
たＡＴＭ信号はＡＴＭシステム２２の誤りのないスイッ
チ２４の一方の入力に向けられる。回線インタフェース
装置２３で受信されたＡＴＭ信号は誤りのないスイッチ
２４の第２の入力に向けられる。誤りのないスイッチ２
４はその２つの入力の一方で受信されたＡＴＭ信号を出
力回線２６に選択的に向ける。正常な動作の間は、誤り
のないスイッチ２４はアクティブ回線１８から受信され
たＡＴＭ信号を出力回線２６に向ける。何かの理由で例
えば回線１８上に回線１８を切断するというような予め
計画された停止がある場合のように、アクティブ回線１
８からの信号を出力回線２６に接続し続けることが不可
能になったり実際的でなくなったりしたときには、誤り
のないスイッチ２４は、回線２０から受信された冗長は
ＡＴＭ信号を出力回線２６に向けるような状態に切替え
られる。以下にさらに詳細に述べるように、誤りのない
スイッチはアクティブ回線１８から受信されたＡＴＭ信
号を送る状態と、予備回線２０から受信されたＡＴＭ信
号を送る状態の間で誤りなく切替えられ、切替え動作の
結果としてデータが失なわれることはなく、誤りが生ず
ることもない。
【００１１】ここで述べる本発明の例をもっと良く理解
するために、典型的なＡＴＭ信号の一例の本質的な部分
について以下に簡単に説明する。ＡＴＭ信号は予め定め
られたバイト数の情報を含むセルから成る。例えば、Ａ
ＴＭ信号の各セルは８ビットのディジタル情報を５３バ
イト含む。各セルは２つの主要な部分から成る。一方の
部分はヘッダと呼ばれネットワーキングと管理の目的に
使用される。その情報はセルの宛先、ヘッダの誤りチェ
ック情報、セル損失の優先度、セルタイプの識別のよう
な情報を含んでいる。上述した５３バイトのセルの例で
は、セルの先頭の５バイトをセルのヘッダ部として良
い。ヘッダの他に、セルの残りの部分は通信ネットワー
クの顧客あるいはユーザが予め定めた宛先に送りたい情
報あるいはデータを運ぶペイロードである。上述した例
では、５３バイトのセルの内の残りの４８バイトはこの
顧客情報を運ぶペイロードである。上述したように、各
セルのヘッダはそれと共に宛先アドレスを運び、ネット
ワークの各関連する部分はヘッダ中のこの宛先アドレス
の全部あるいは一部を読み、ヘッダに符号化された宛先
アドレスに従って、ネットワークを通して各セルをその
意図する宛先に向ける。このようにして各セルは純ＡＴ
Ｍシステムではセルごとに独立に通信ネットワークを通
して転送される。後述するようにＡＴＭセルは純ＡＴＭ
モードとは異る方法で局Ａから局Ｂに伝送されることも
ある。例えば、ＡＴＭセルは局Ａから局Ｂに同期ディジ
タルハイアラーキ（ＳＤＨ）信号のペイロードとして伝
送されることもある。
するために、典型的なＡＴＭ信号の一例の本質的な部分
について以下に簡単に説明する。ＡＴＭ信号は予め定め
られたバイト数の情報を含むセルから成る。例えば、Ａ
ＴＭ信号の各セルは８ビットのディジタル情報を５３バ
イト含む。各セルは２つの主要な部分から成る。一方の
部分はヘッダと呼ばれネットワーキングと管理の目的に
使用される。その情報はセルの宛先、ヘッダの誤りチェ
ック情報、セル損失の優先度、セルタイプの識別のよう
な情報を含んでいる。上述した５３バイトのセルの例で
は、セルの先頭の５バイトをセルのヘッダ部として良
い。ヘッダの他に、セルの残りの部分は通信ネットワー
クの顧客あるいはユーザが予め定めた宛先に送りたい情
報あるいはデータを運ぶペイロードである。上述した例
では、５３バイトのセルの内の残りの４８バイトはこの
顧客情報を運ぶペイロードである。上述したように、各
セルのヘッダはそれと共に宛先アドレスを運び、ネット
ワークの各関連する部分はヘッダ中のこの宛先アドレス
の全部あるいは一部を読み、ヘッダに符号化された宛先
アドレスに従って、ネットワークを通して各セルをその
意図する宛先に向ける。このようにして各セルは純ＡＴ
Ｍシステムではセルごとに独立に通信ネットワークを通
して転送される。後述するようにＡＴＭセルは純ＡＴＭ
モードとは異る方法で局Ａから局Ｂに伝送されることも
ある。例えば、ＡＴＭセルは局Ａから局Ｂに同期ディジ
タルハイアラーキ（ＳＤＨ）信号のペイロードとして伝
送されることもある。
【００１２】ＡＴＭ通信ネットワークにおいてはいくつ
かのタイプのセルが存在する。ユーザセルは各ユーザセ
ルのペイロードで受信者向けのネットワークユーザのデ
ータを運ぶ。ネットワークの目的はこのようなユーザセ
ルをある所から他に運ぶことである。ＡＴＭ信号に見ら
れるこれ以外のセルのタイプは運用管理保守（ＯＡＭ）
セルで、これはネットワークを保守管理するためにネッ
トワーク中の装置が発生する。例えば、ネットワークの
性能をチェックするために、特殊テストセルが発生され
ネットワークの予め定められた部分を通して送られる。
ネットワーク中のＡＴＭ信号はまた空きセルを含んでも
良い。これらの空きセルはユーザが居ないときあるいは
ＯＡＭセルについてはネットワークを通して連続的なバ
ッリツーバックのセルの流れを保持するために必要とな
る。ネットワーク要素の入来および出力のユーザセルの
周波数の差を補正するために、ＡＴＭネットワーク要素
は空きセルを必要に応じて発生したり捨てたりする。
かのタイプのセルが存在する。ユーザセルは各ユーザセ
ルのペイロードで受信者向けのネットワークユーザのデ
ータを運ぶ。ネットワークの目的はこのようなユーザセ
ルをある所から他に運ぶことである。ＡＴＭ信号に見ら
れるこれ以外のセルのタイプは運用管理保守（ＯＡＭ）
セルで、これはネットワークを保守管理するためにネッ
トワーク中の装置が発生する。例えば、ネットワークの
性能をチェックするために、特殊テストセルが発生され
ネットワークの予め定められた部分を通して送られる。
ネットワーク中のＡＴＭ信号はまた空きセルを含んでも
良い。これらの空きセルはユーザが居ないときあるいは
ＯＡＭセルについてはネットワークを通して連続的なバ
ッリツーバックのセルの流れを保持するために必要とな
る。ネットワーク要素の入来および出力のユーザセルの
周波数の差を補正するために、ＡＴＭネットワーク要素
は空きセルを必要に応じて発生したり捨てたりする。
【００１３】誤りのない切替の間に、ネットワーク要素
の出力から流れるＡＴＭセルの流れに空きセルが加えら
れたり、削除されたりする。ネットワーク要素の間で管
理および保守の目的で使用されるＯＡＭセルは本発明の
原理に従う誤りのない切替装置でアクティブ回線および
冗長回路のセルの流れに付加されたり、削除されたりし
てはならない。ＯＡＭセルは一般に有用なデータを運
び、アクティブ回線と予備回線に平等に現われるから、
これは本発明の誤りのない切替装置の動作ではユーザセ
ルとみなされ、従って、特に指定しないときには、以下
これらはユーザセルに含めることにする。基本的には予
備回線上のセルと冗長になっているアクティブ回線上の
同等なセルで空きセルでないものは本発明の動作に際し
て追加、削除、変更してはならない。
の出力から流れるＡＴＭセルの流れに空きセルが加えら
れたり、削除されたりする。ネットワーク要素の間で管
理および保守の目的で使用されるＯＡＭセルは本発明の
原理に従う誤りのない切替装置でアクティブ回線および
冗長回路のセルの流れに付加されたり、削除されたりし
てはならない。ＯＡＭセルは一般に有用なデータを運
び、アクティブ回線と予備回線に平等に現われるから、
これは本発明の誤りのない切替装置の動作ではユーザセ
ルとみなされ、従って、特に指定しないときには、以下
これらはユーザセルに含めることにする。基本的には予
備回線上のセルと冗長になっているアクティブ回線上の
同等なセルで空きセルでないものは本発明の動作に際し
て追加、削除、変更してはならない。
【００１４】図１の装置において、局Ａの２個の回線イ
ンタフェース１４および１６はユーザセルの同等の流れ
を受信する。これらのセルは純ＡＴＭモードで局Ａから
局Ｂに伝送されるか、あるいは伝送用の他の信号形式に
写像される。例えば、ＡＴＭセルは局Ｂへの伝送のため
に同期ディジタルハイアラーキ（ＳＤＨ）形式に写像し
てよい。この場合には、セルの流れはＳＤＨ信号のペイ
ロードとなる。詳しく述べれば、局Ａの２個のインタフ
ェース１４、１６は同等のセルの流れを２本の同等のＳ
ＤＨ信号に写像し、これは次に回線１８、２０を通して
局Ｂに向けられる。この写像動作の間に２本のインタフ
ェース１４、１６は同一の空きセルをそれぞれのセルの
流れに追加する。２つのインタフェース１４、１６から
のこのセルの流れは同一の空きセルとユーザセルを同一
の順序で含んでいるから同等である。
ンタフェース１４および１６はユーザセルの同等の流れ
を受信する。これらのセルは純ＡＴＭモードで局Ａから
局Ｂに伝送されるか、あるいは伝送用の他の信号形式に
写像される。例えば、ＡＴＭセルは局Ｂへの伝送のため
に同期ディジタルハイアラーキ（ＳＤＨ）形式に写像し
てよい。この場合には、セルの流れはＳＤＨ信号のペイ
ロードとなる。詳しく述べれば、局Ａの２個のインタフ
ェース１４、１６は同等のセルの流れを２本の同等のＳ
ＤＨ信号に写像し、これは次に回線１８、２０を通して
局Ｂに向けられる。この写像動作の間に２本のインタフ
ェース１４、１６は同一の空きセルをそれぞれのセルの
流れに追加する。２つのインタフェース１４、１６から
のこのセルの流れは同一の空きセルとユーザセルを同一
の順序で含んでいるから同等である。
【００１５】インタフェース１４、１６からのセルの流
れは回線１８、２０を通して局Ｂに向けられる。回線１
８、２０上の２つの信号は同等のユーザセルと空きセル
を含み、局Ｂの２つの別々なインタフェース２１、２３
に終端する。インタフェースはＡＴＭセルがＳＤＨ形式
に写像されているときには、回線１８、２０から受信さ
れたセルの流れからＳＤＨのオーバヘッドを分離する。
インタフェース２１、２３は誤りのない切替装置２４に
純ＡＴＭセルの流れを出力する。誤りのない切替装置２
４に送られる２つのセルの流れは同一のユーザセルと空
きセルを同一の順序で含んでいる。誤りのない切替装置
２４の目的はユーザセルの誤り、損失あるいは重複なし
に入力を一方から他方に切替えることである。切替装置
の構成について以下図２に関連して詳細に説明する。
れは回線１８、２０を通して局Ｂに向けられる。回線１
８、２０上の２つの信号は同等のユーザセルと空きセル
を含み、局Ｂの２つの別々なインタフェース２１、２３
に終端する。インタフェースはＡＴＭセルがＳＤＨ形式
に写像されているときには、回線１８、２０から受信さ
れたセルの流れからＳＤＨのオーバヘッドを分離する。
インタフェース２１、２３は誤りのない切替装置２４に
純ＡＴＭセルの流れを出力する。誤りのない切替装置２
４に送られる２つのセルの流れは同一のユーザセルと空
きセルを同一の順序で含んでいる。誤りのない切替装置
２４の目的はユーザセルの誤り、損失あるいは重複なし
に入力を一方から他方に切替えることである。切替装置
の構成について以下図２に関連して詳細に説明する。
【００１６】図２は図１に示した誤りのない切替装置２
４のより詳細なブロック図である。誤りのない切替装置
２４はアクティブ回線と予備回線上の２つの信号の間の
ビット数を単位として測った最大の予期される時間遅延
差に少くとも等しい時間遅延容量を持つ短い方の経路に
ある大きな可変遅延バッファ３４（ＥＳＯ）を含む。誤
りのない切替装置２４はまた長い方の経路上の小さい大
きさの可変遅延バッファ３６（ＥＳＩ）を含み、これも
また回線のアクティブ側と予備側の信号を調整する。一
例としては、可変遅延バッファ３６（ＥＳＩ）の大きさ
は１セルあるいはそれ以上の大きさに等しい。誤りのな
い切替装置２４はまた２つの可変遅延バッファ３４、３
６の前にスイッチ素子３０を持っている。このスイッチ
素子３０は短い方の経路の信号を大きい方の可変遅延バ
ッファ３４に与え、長い方の経路の信号を短い方の可変
遅延バッファ３６に与えるのに用いられる。このスイッ
チ素子３０を使用することによって各々がアクティブ信
号と予備信号に与えられる遅延の差を考慮して必要とな
る最大の時間遅延容量を持たなくても良いようにする。
従って、誤りのない切替装置に必要となる全バッファ容
量はスイッチ素子３０がないときに比べて半分まだに減
少できる。誤りのない切替装置はまた誤りのない選択切
替素子４８を含み、これはアクティブ信号から予備信号
に１ビットの誤りもなく切替えることができる。誤りの
ない切替制御システム４２は制御線４４および４６を経
由して２つの可変遅延バッファ３４および３６を制御
し、可変遅延バッファ３４および３６によって与えられ
る遅延を増減する。この制御システムはまた選択切替素
子４８が、アクティブ経路と予備経路の２つの信号が調
整されたあとで、線５５上の外部コマンドによって誤り
のない切替を実行できるようにする。誤りのない切替制
御システム４２はまた２つの信号の調整を監視し、必要
であれば、再調整を開始する。
４のより詳細なブロック図である。誤りのない切替装置
２４はアクティブ回線と予備回線上の２つの信号の間の
ビット数を単位として測った最大の予期される時間遅延
差に少くとも等しい時間遅延容量を持つ短い方の経路に
ある大きな可変遅延バッファ３４（ＥＳＯ）を含む。誤
りのない切替装置２４はまた長い方の経路上の小さい大
きさの可変遅延バッファ３６（ＥＳＩ）を含み、これも
また回線のアクティブ側と予備側の信号を調整する。一
例としては、可変遅延バッファ３６（ＥＳＩ）の大きさ
は１セルあるいはそれ以上の大きさに等しい。誤りのな
い切替装置２４はまた２つの可変遅延バッファ３４、３
６の前にスイッチ素子３０を持っている。このスイッチ
素子３０は短い方の経路の信号を大きい方の可変遅延バ
ッファ３４に与え、長い方の経路の信号を短い方の可変
遅延バッファ３６に与えるのに用いられる。このスイッ
チ素子３０を使用することによって各々がアクティブ信
号と予備信号に与えられる遅延の差を考慮して必要とな
る最大の時間遅延容量を持たなくても良いようにする。
従って、誤りのない切替装置に必要となる全バッファ容
量はスイッチ素子３０がないときに比べて半分まだに減
少できる。誤りのない切替装置はまた誤りのない選択切
替素子４８を含み、これはアクティブ信号から予備信号
に１ビットの誤りもなく切替えることができる。誤りの
ない切替制御システム４２は制御線４４および４６を経
由して２つの可変遅延バッファ３４および３６を制御
し、可変遅延バッファ３４および３６によって与えられ
る遅延を増減する。この制御システムはまた選択切替素
子４８が、アクティブ経路と予備経路の２つの信号が調
整されたあとで、線５５上の外部コマンドによって誤り
のない切替を実行できるようにする。誤りのない切替制
御システム４２はまた２つの信号の調整を監視し、必要
であれば、再調整を開始する。
【００１７】図１の説明に関連して述べたように、アク
ティブ回線１８からのＡＴＭ信号は回線インタフェース
装置２１で受信され、ＡＴＭ信号の冗長集合は予備回線
２０から回線インタフェース装置２３によって受信され
る。回線インタフェース装置２１によって受信されるＡ
ＴＭ信号は出力回線２８を経由して、図２の切替素子３
０の一方の入力に送られる。回線インタフェース装置２
３によって受信されたＡＴＭ信号は回線３２を通して切
替素子３０の他方の入力に送られる。切替装置３２は、
例えば図２に示すように２×２のスイッチ素子で良い
が、回線２８あるいは３２の一方を可変遅延バッファ３
４の入力に接続し、回線２８あるいは３２の他方を可変
遅延バッファ３６の入力に接続する。図２のバッファ３
４および３６の相対的大きさで説明的に示されているよ
うに、バッファ３４で与えることができる最大の遅延は
バッファ３６で与えることができる最大の遅延より大幅
に大きい。図３の説明に関連して以下で述べるように本
発明の一例においては、バッファ３６を除いて、切替素
子３０によって出力線３３に向けられる信号には意図的
な制御できる可変遅延を設けないようにしても良い。
ティブ回線１８からのＡＴＭ信号は回線インタフェース
装置２１で受信され、ＡＴＭ信号の冗長集合は予備回線
２０から回線インタフェース装置２３によって受信され
る。回線インタフェース装置２１によって受信されるＡ
ＴＭ信号は出力回線２８を経由して、図２の切替素子３
０の一方の入力に送られる。回線インタフェース装置２
３によって受信されたＡＴＭ信号は回線３２を通して切
替素子３０の他方の入力に送られる。切替装置３２は、
例えば図２に示すように２×２のスイッチ素子で良い
が、回線２８あるいは３２の一方を可変遅延バッファ３
４の入力に接続し、回線２８あるいは３２の他方を可変
遅延バッファ３６の入力に接続する。図２のバッファ３
４および３６の相対的大きさで説明的に示されているよ
うに、バッファ３４で与えることができる最大の遅延は
バッファ３６で与えることができる最大の遅延より大幅
に大きい。図３の説明に関連して以下で述べるように本
発明の一例においては、バッファ３６を除いて、切替素
子３０によって出力線３３に向けられる信号には意図的
な制御できる可変遅延を設けないようにしても良い。
【００１８】切替素子３０は線４７を通して誤りのない
切替制御４２によって指示されて回線２８あるいは３２
のいずれかに現われるＡＴＭセルを、もしそのセル中の
ユーザデータが回線２８あるいは３２の他方に現われる
ＡＴＭセル中のユーザデータより進んでいるときに、線
３１を経由して可変遅延バッファ３４の入力に与える。
切替素子３０はまた、出力線３３を通して遅れていると
判定された線２８あるいは３２のいずれか一方のユーザ
セルを含むＡＴＭセルを可変遅延バッファ３６の入力に
向ける。バッファ３４と３６の各々は線３１と３３上の
ＡＴＭセルのとり入れと、出力線３８と４０のＡＴＭセ
ルの出力の間のそれぞれの可変量の時間遅延を与える。
切替制御４２によって指示されて回線２８あるいは３２
のいずれかに現われるＡＴＭセルを、もしそのセル中の
ユーザデータが回線２８あるいは３２の他方に現われる
ＡＴＭセル中のユーザデータより進んでいるときに、線
３１を経由して可変遅延バッファ３４の入力に与える。
切替素子３０はまた、出力線３３を通して遅れていると
判定された線２８あるいは３２のいずれか一方のユーザ
セルを含むＡＴＭセルを可変遅延バッファ３６の入力に
向ける。バッファ３４と３６の各々は線３１と３３上の
ＡＴＭセルのとり入れと、出力線３８と４０のＡＴＭセ
ルの出力の間のそれぞれの可変量の時間遅延を与える。
【００１９】誤りのない切替制御システム４２は回線２
８および３２上の切替素子３０への入力に応動して線４
４、４６上に制御信号を生じ、これはバッファ３４、３
６に向けられてこれらのバッファによって与えられる時
間遅延の量を制御する。バッファ３４、３６による時間
遅延は、線３８、４０に現われるＡＴＭセルにユーザデ
ータの遅れ、進みが存在しないように設定される。調整
がとれたあと、制御システム４２はまた出力線３８、４
０上のバッファ３４、３６の間の差に応動して調整プロ
セスを再開する制御信号を生ずる。
８および３２上の切替素子３０への入力に応動して線４
４、４６上に制御信号を生じ、これはバッファ３４、３
６に向けられてこれらのバッファによって与えられる時
間遅延の量を制御する。バッファ３４、３６による時間
遅延は、線３８、４０に現われるＡＴＭセルにユーザデ
ータの遅れ、進みが存在しないように設定される。調整
がとれたあと、制御システム４２はまた出力線３８、４
０上のバッファ３４、３６の間の差に応動して調整プロ
セスを再開する制御信号を生ずる。
【００２０】選択切替素子４８は線３８、４０上に調整
されたセルの流れを受信して、線３８あるいは４０の一
方の信号を出力回線２６に向ける。線３８、４０に現わ
れるアクティブ信号と予備信号の間には遅れ、進みは存
在しないから、選択切替素子４８は誤り、重複あるいは
損失なしに出力線２６に向けるどの信号をも変更でき
る。
されたセルの流れを受信して、線３８あるいは４０の一
方の信号を出力回線２６に向ける。線３８、４０に現わ
れるアクティブ信号と予備信号の間には遅れ、進みは存
在しないから、選択切替素子４８は誤り、重複あるいは
損失なしに出力線２６に向けるどの信号をも変更でき
る。
【００２１】図２の装置を使用して誤りのない切替を実
現する手続きの一例は次の通りである。第１に、アクテ
ィブ回線と予備回線のセルの境界をそなえる。これはＢ
をセル中のビット数として、回線インタフェース装置２
１および２３にある２つのセル調整装置のいずれか一方
あるいは両方によって与えられる遅延の量を変化するこ
とによってアクティブ回線あるいは予備回線の一方ある
いは両方に対してＢ−１ビットまでの遅延を挿入するこ
とに実現される。次に図２でユーザセルは線４３を通し
て切替制御４２によって回線２８から読み取られる。次
に図２で回線３２を切替制御４２に接続する線４５で示
すように、下流のある最大数のセルまで回線３２からの
信号について、下流の同一セルを見付ける探索を行な
う。下流のｎ番目のセルで一致が見付かるまで、この探
索の間に回線３２からの信号中のセルの数が計数され
る。もし一致が見付かると、回線２８の信号から他のユ
ーザセルを読む。次に回線３２からのｎ番目のセルが回
線２８からの第２の選択されたユーザセルと同一である
かの検査を行なう。もし先の整合が正しければ、下流の
ｎ番目のセルも一致するはずである。回線２８からユー
ザセルを選択し、回線３２で下流のｎ番目のセルとの一
致を求める段階は最初の一致が正しかったと確認される
まで必要に応じて何回でも繰返される。もし回線２８か
らはじめに選択されたユーザセルについて、最大量より
小さいか等しい可変遅延バッファに向けられた下流のセ
ルの流れの中で一致が見付からなければ、可変遅延バッ
ファ３４に向けられた信号の遅延が大きずぎる可能性が
ある。この場合には回線３２からユーザセルを選択し、
回線２８と３２の役割を入替えて、先と同様に回線２８
のセルについて一致を見付ける。次にバッファ３４、３
６の出力に現われるセルが一致するように、バッファ３
４と３６によって与えられる遅延を調整する。これらの
セルの一致によって選択素子４８がアクティブ回線と予
備回線をデータの損失、データの誤りなしに切替えるこ
とができるようになる。アクティブ回線と予備回線のセ
ルの同期は連続的に保たれてもよく、あるいはアクティ
ブ回線と予備回線を切替える特別の外部コマンドに応動
して実行してもよい。同期がとれたあと、回線３８と４
０のすべてのセルは連続的に矛盾がないことを整理され
る。もし差が見付かって同期が失なわれたことが示され
ると、探索と同期のプロセスが再開される。
現する手続きの一例は次の通りである。第１に、アクテ
ィブ回線と予備回線のセルの境界をそなえる。これはＢ
をセル中のビット数として、回線インタフェース装置２
１および２３にある２つのセル調整装置のいずれか一方
あるいは両方によって与えられる遅延の量を変化するこ
とによってアクティブ回線あるいは予備回線の一方ある
いは両方に対してＢ−１ビットまでの遅延を挿入するこ
とに実現される。次に図２でユーザセルは線４３を通し
て切替制御４２によって回線２８から読み取られる。次
に図２で回線３２を切替制御４２に接続する線４５で示
すように、下流のある最大数のセルまで回線３２からの
信号について、下流の同一セルを見付ける探索を行な
う。下流のｎ番目のセルで一致が見付かるまで、この探
索の間に回線３２からの信号中のセルの数が計数され
る。もし一致が見付かると、回線２８の信号から他のユ
ーザセルを読む。次に回線３２からのｎ番目のセルが回
線２８からの第２の選択されたユーザセルと同一である
かの検査を行なう。もし先の整合が正しければ、下流の
ｎ番目のセルも一致するはずである。回線２８からユー
ザセルを選択し、回線３２で下流のｎ番目のセルとの一
致を求める段階は最初の一致が正しかったと確認される
まで必要に応じて何回でも繰返される。もし回線２８か
らはじめに選択されたユーザセルについて、最大量より
小さいか等しい可変遅延バッファに向けられた下流のセ
ルの流れの中で一致が見付からなければ、可変遅延バッ
ファ３４に向けられた信号の遅延が大きずぎる可能性が
ある。この場合には回線３２からユーザセルを選択し、
回線２８と３２の役割を入替えて、先と同様に回線２８
のセルについて一致を見付ける。次にバッファ３４、３
６の出力に現われるセルが一致するように、バッファ３
４と３６によって与えられる遅延を調整する。これらの
セルの一致によって選択素子４８がアクティブ回線と予
備回線をデータの損失、データの誤りなしに切替えるこ
とができるようになる。アクティブ回線と予備回線のセ
ルの同期は連続的に保たれてもよく、あるいはアクティ
ブ回線と予備回線を切替える特別の外部コマンドに応動
して実行してもよい。同期がとれたあと、回線３８と４
０のすべてのセルは連続的に矛盾がないことを整理され
る。もし差が見付かって同期が失なわれたことが示され
ると、探索と同期のプロセスが再開される。
【００２２】図３は本発明に従う誤りのない切替の他の
例を示す詳細なブロック図である。アクティブ回線から
のＡＴＭセルは図２の説明に関連して述べたラインイン
タフェース装置と同様の装置から回線２８を通して図３
の装置によって受信される。予備回線からのＡＴＭセル
は図２のラインインタフェース装置２３と同様のライン
インタフェース装置から線３２を通して図３の装置によ
って受信される。回線２８のＡＴＭセルは切替装置３０
の一方の入力に向けられ、回線３２のＡＴＭセルは切替
装置３０の第２の入力に向けられる。切替装置３０は線
５０からの選択信号に応動して回線２８からのＡＴＭセ
ルを選択的に遅れ回線３３あるいは進み回線３１に向け
る。切替素子３０はまた選択信号５０に応動して線３２
上のＡＴＭセルを遅れ回線３３あるいは進み回線３１に
向ける。後述するように、切替素子３０は線２８あるい
は３２上のＡＴＭセルのいずれかを同時に線３１、３３
の両方に向ける。
例を示す詳細なブロック図である。アクティブ回線から
のＡＴＭセルは図２の説明に関連して述べたラインイン
タフェース装置と同様の装置から回線２８を通して図３
の装置によって受信される。予備回線からのＡＴＭセル
は図２のラインインタフェース装置２３と同様のライン
インタフェース装置から線３２を通して図３の装置によ
って受信される。回線２８のＡＴＭセルは切替装置３０
の一方の入力に向けられ、回線３２のＡＴＭセルは切替
装置３０の第２の入力に向けられる。切替装置３０は線
５０からの選択信号に応動して回線２８からのＡＴＭセ
ルを選択的に遅れ回線３３あるいは進み回線３１に向け
る。切替素子３０はまた選択信号５０に応動して線３２
上のＡＴＭセルを遅れ回線３３あるいは進み回線３１に
向ける。後述するように、切替素子３０は線２８あるい
は３２上のＡＴＭセルのいずれかを同時に線３１、３３
の両方に向ける。
【００２３】上述したように、アクティブ回線と予備回
線で経路長と回線特性が異るために、線２８上のＡＴＭ
セル流れのユーザデータは線３２上のＡＴＭセル流のユ
ーザデータより進んでいるか遅れている。線２８のユー
ザデータが線３２のユーザデータより進んでいれば、切
替素子３０は線２８のＡＴＭセルを進み回線３１に向
け、切替素子３０は線３２のＡＴＭセルを遅れ回線３３
に向ける。線２８のユーザデータが線３２のユーザデー
タより遅れていれば、切替素子３０は線２８のＡＴＭセ
ルを遅れ回線３３に向け、切替素子３０は線３２のＡＴ
Ｍセルを進み回線３１に向ける。本発明に従う誤りのな
い切替のこの例においては、遅延回線３３のＡＴＭセル
は直接切替素子３０から意図的な遅延なしに、選択切替
素子４８の一方の入力に接続される。進み回線３１には
これに対して切替素子３０の出力と選択切替素子４８の
入力の間に制御された遅延が入れられる。このようにし
て、進み回線３１のＡＴＭセルはランダムアクセスメモ
リ５２の入力に接続され、これは図２に示した可変遅延
バッファ３４に対応することになる。ランダムアクセス
メモリ５２は切替素子４８の第２の入力の進み回線３１
のＡＴＭセルの出現を遅らせることになる。ランダムア
クセスメモリ５２によって与えられる遅延は可変で、ラ
ンダムアクセスメモリ５２にＡＴＭセルを書き、ランダ
ムアクセスメモリ５２からそのセルを読み出す間の時間
に設定される。このような出現を遅らせる時間は進み回
線３１上のユーザデータが遅れ回線３３上のユーザデー
タに関して進んでいる時間を０にするためである。従っ
て、遅れ回線３３とランダムアクセスメモリ５２の出力
線５４に現われるＡＴＭセルのユーザデータには進みも
遅れも存在しない。従って切替素子４８はユーザデータ
の誤り、重複、損失なしに遅れ回線３３でも進み回線の
出力線５４のいずれでも出力線２６に接続切替できる。
切替素子４８はロック状態機械７６からの線５３上の同
期表示信号と、線５５上の外部切替コマンド信号に応動
して選択制御論理素子５１で発生される線４９上の切替
トリガ信号に応動する。従って線４９上の信号は切替素
子は切替素子４８の入力に現われるユーザセルに進みも
遅れもないときに、そのいずれの入力でも出力線２６に
与えることができるようになる。ユーザセルは同期して
いるからこの切替動作の結果としてユーザセルの損失、
重複あるいは誤りは生じない。
線で経路長と回線特性が異るために、線２８上のＡＴＭ
セル流れのユーザデータは線３２上のＡＴＭセル流のユ
ーザデータより進んでいるか遅れている。線２８のユー
ザデータが線３２のユーザデータより進んでいれば、切
替素子３０は線２８のＡＴＭセルを進み回線３１に向
け、切替素子３０は線３２のＡＴＭセルを遅れ回線３３
に向ける。線２８のユーザデータが線３２のユーザデー
タより遅れていれば、切替素子３０は線２８のＡＴＭセ
ルを遅れ回線３３に向け、切替素子３０は線３２のＡＴ
Ｍセルを進み回線３１に向ける。本発明に従う誤りのな
い切替のこの例においては、遅延回線３３のＡＴＭセル
は直接切替素子３０から意図的な遅延なしに、選択切替
素子４８の一方の入力に接続される。進み回線３１には
これに対して切替素子３０の出力と選択切替素子４８の
入力の間に制御された遅延が入れられる。このようにし
て、進み回線３１のＡＴＭセルはランダムアクセスメモ
リ５２の入力に接続され、これは図２に示した可変遅延
バッファ３４に対応することになる。ランダムアクセス
メモリ５２は切替素子４８の第２の入力の進み回線３１
のＡＴＭセルの出現を遅らせることになる。ランダムア
クセスメモリ５２によって与えられる遅延は可変で、ラ
ンダムアクセスメモリ５２にＡＴＭセルを書き、ランダ
ムアクセスメモリ５２からそのセルを読み出す間の時間
に設定される。このような出現を遅らせる時間は進み回
線３１上のユーザデータが遅れ回線３３上のユーザデー
タに関して進んでいる時間を０にするためである。従っ
て、遅れ回線３３とランダムアクセスメモリ５２の出力
線５４に現われるＡＴＭセルのユーザデータには進みも
遅れも存在しない。従って切替素子４８はユーザデータ
の誤り、重複、損失なしに遅れ回線３３でも進み回線の
出力線５４のいずれでも出力線２６に接続切替できる。
切替素子４８はロック状態機械７６からの線５３上の同
期表示信号と、線５５上の外部切替コマンド信号に応動
して選択制御論理素子５１で発生される線４９上の切替
トリガ信号に応動する。従って線４９上の信号は切替素
子は切替素子４８の入力に現われるユーザセルに進みも
遅れもないときに、そのいずれの入力でも出力線２６に
与えることができるようになる。ユーザセルは同期して
いるからこの切替動作の結果としてユーザセルの損失、
重複あるいは誤りは生じない。
【００２４】ここに説明した本発明の一例に従う誤りの
ない切替動作を実行する回路は次のようなフェーズのシ
ーケンスを実行することによってこのような切替動作を
行なう 1. 進み／遅れの計算。 2. 進み／遅れの確認。 3. 経路の調整と同期。 4. 同期の確認。 5. 同期の監視。 これらのフェーズはこの説明において後述する。
ない切替動作を実行する回路は次のようなフェーズのシ
ーケンスを実行することによってこのような切替動作を
行なう 1. 進み／遅れの計算。 2. 進み／遅れの確認。 3. 経路の調整と同期。 4. 同期の確認。 5. 同期の監視。 これらのフェーズはこの説明において後述する。
【００２５】ここでは進み／遅れ計算フェーズにおける
図３の動作を説明する。図３の誤りのない切替装置は回
線２８と３２のいずれが進みユーザデータを含み、回線
２８と３２のいずれか遅れユーザデータを含むかを判定
する回路を有する。図３の切替装置はまたランダムアク
セスメモリ５２によって与えられる遅延を決定し制御す
るように進みあるいは遅れの量を決定する機構を含んで
いる。回線２８上のＡＴＭセルは線５６を通して切替素
子５８の一方の入力に与えられる。回線３２上のＡＴＭ
セルは線６０を通して切替素子５８の他方の入力に与え
られる。切替素子５８は線６２上のスワップ信号に応動
してまずＡＴＭユーザセルの任意のひとつをアクティブ
あるいは予備回線からユーザセルラッチ６４に記憶す
る。アクティブ回線あるいは予備回線の他方のＡＴＭセ
ルは線６６を通して比較器６８の一方の入力に送られ
る。比較器の他方の入力は線７０を経由してユーザセル
ラッチ６４の出力に接続される。比較器６８は線６６と
７０に現われるＡＴＭセルを比較し、ラッチ６４のセル
が線６６に現われるＡＴＭセル同一か異るかの表示を線
７２に与える。
図３の動作を説明する。図３の誤りのない切替装置は回
線２８と３２のいずれが進みユーザデータを含み、回線
２８と３２のいずれか遅れユーザデータを含むかを判定
する回路を有する。図３の切替装置はまたランダムアク
セスメモリ５２によって与えられる遅延を決定し制御す
るように進みあるいは遅れの量を決定する機構を含んで
いる。回線２８上のＡＴＭセルは線５６を通して切替素
子５８の一方の入力に与えられる。回線３２上のＡＴＭ
セルは線６０を通して切替素子５８の他方の入力に与え
られる。切替素子５８は線６２上のスワップ信号に応動
してまずＡＴＭユーザセルの任意のひとつをアクティブ
あるいは予備回線からユーザセルラッチ６４に記憶す
る。アクティブ回線あるいは予備回線の他方のＡＴＭセ
ルは線６６を通して比較器６８の一方の入力に送られ
る。比較器の他方の入力は線７０を経由してユーザセル
ラッチ６４の出力に接続される。比較器６８は線６６と
７０に現われるＡＴＭセルを比較し、ラッチ６４のセル
が線６６に現われるＡＴＭセル同一か異るかの表示を線
７２に与える。
【００２６】デルタカウンタ７４は比較器６８の出力に
応動してアクティブ回線と予備回線の一致したセルを示
す数を表示する出力を発生する。ラッチ６４のユーザセ
ルをラッチした後、線６６にある予め決定された最大数
ｎmax のセルが通過するまでに一致が見付かれば、その
数“ｎ”が線７８を通してロック状態機械７６に送られ
る。数ｎは切替素子５８によって線６６に向けられたＡ
ＴＭセルのユーザデータが切替素子５８によって線６４
に向けられたＡＴＭセルより遅れているセルの数を示
す。線６６を比較器６８を通して最大数ｎmax のセルが
通過する時までに比較器６８によって一致が検出されな
ければ、最大計数信号は線７５を通してロック状態機械
７６に送られる。このときは回線２８あるいは回線３２
のユーザデータが進んでいるという元の予想が誤ってい
たと考えられる。この場合には、線６２上のロック状態
機械７６によって発生されたスロップ信号が切替素子５
８を動作してそれからＡＴＭユーザセルがラッチ６４に
記憶される線２８と３２を切替える。このような入替信
号はデータカウンタ７４の計数値が最大値に達したこと
が線７５上の信号によって示したときに発生される。そ
れからのセルがラッチ６４に受信されて記憶されない回
線は再び線６６を通して比較器６８の一方の入力に向け
られる。比較器は再び線６６上のセルとラッチ６４に記
憶されたユーザセルの一致を見付ける。カウンタ７４は
ラッチ６４のユーザセルと線６６から来た記憶されたユ
ーザセルと一致するユーザセルの間のセル数を判定す
る。一致が見付かったときのカウンタ７４の計数値によ
って決められるセル数ｎは線７８を通してロック状態機
械７６に通知される。
応動してアクティブ回線と予備回線の一致したセルを示
す数を表示する出力を発生する。ラッチ６４のユーザセ
ルをラッチした後、線６６にある予め決定された最大数
ｎmax のセルが通過するまでに一致が見付かれば、その
数“ｎ”が線７８を通してロック状態機械７６に送られ
る。数ｎは切替素子５８によって線６６に向けられたＡ
ＴＭセルのユーザデータが切替素子５８によって線６４
に向けられたＡＴＭセルより遅れているセルの数を示
す。線６６を比較器６８を通して最大数ｎmax のセルが
通過する時までに比較器６８によって一致が検出されな
ければ、最大計数信号は線７５を通してロック状態機械
７６に送られる。このときは回線２８あるいは回線３２
のユーザデータが進んでいるという元の予想が誤ってい
たと考えられる。この場合には、線６２上のロック状態
機械７６によって発生されたスロップ信号が切替素子５
８を動作してそれからＡＴＭユーザセルがラッチ６４に
記憶される線２８と３２を切替える。このような入替信
号はデータカウンタ７４の計数値が最大値に達したこと
が線７５上の信号によって示したときに発生される。そ
れからのセルがラッチ６４に受信されて記憶されない回
線は再び線６６を通して比較器６８の一方の入力に向け
られる。比較器は再び線６６上のセルとラッチ６４に記
憶されたユーザセルの一致を見付ける。カウンタ７４は
ラッチ６４のユーザセルと線６６から来た記憶されたユ
ーザセルと一致するユーザセルの間のセル数を判定す
る。一致が見付かったときのカウンタ７４の計数値によ
って決められるセル数ｎは線７８を通してロック状態機
械７６に通知される。
【００２７】次に進み／遅れ確認フェーズの図３の動作
について説明する。この場合には前のパラグラフで説明
した進み／遅れ計算フェーズの手続きは次のように繰返
される。他のユーザセルがラッチ６４に記憶され、線６
６に存在する同一のセルがｎセル後になっていることを
確認する。ここでｎは進み／遅れ計算フェーズでカウン
タ７４に記憶されたのと同じ数である。この確認ステッ
プは必要に応じて何回でも繰返して良い。
について説明する。この場合には前のパラグラフで説明
した進み／遅れ計算フェーズの手続きは次のように繰返
される。他のユーザセルがラッチ６４に記憶され、線６
６に存在する同一のセルがｎセル後になっていることを
確認する。ここでｎは進み／遅れ計算フェーズでカウン
タ７４に記憶されたのと同じ数である。この確認ステッ
プは必要に応じて何回でも繰返して良い。
【００２８】ここでは図３の経路調整・同期フェーズの
動作を説明する。詳しく述べれば、書き込みカウンタ８
０は線８２上のデルタ信号と線８４上のロック状態機械
７６からの書き込み禁止信号に応動する。読み出しカウ
ンタ８６はロック状態機械７６からの線８８の読み出し
禁止信号に応動する。書き込みカウンタ８０と読み出し
カウンタ８６はそれぞれランダムアクセスメモリの読み
出しアドレス入力線８１と読み出しアドレス入力線８３
に接続されており、それぞれランダムアクセスメモリ５
２への進み回線３１への情報の書き込みとランダムアク
セスメモリ５２からの情報の読み出しを制御する。線３
１に現われる各ＡＴＭセルについてランダムアクセスメ
モリ５２によって可変時間遅れが与えられる。遅延の大
きさは書き込みカウンタ８０によって制御されるランダ
ムアクセスメモリ５２へのＡＴＭセルの書き込みと読み
出しカウンタ８６によって制御されるランダムアクセス
メモリ５２からのそのＡＴＭセルの読み出しの間の時間
の長さによって決められる。ＡＴＭセルのランダムアク
セスメモリ５２への書き込みとランダムアクセスメモリ
５２からのＡＴＭセルの読み出しの間の時間の長さは回
線２８と３２のＡＴＭデータビット流の一致したユーザ
セルの間のセルの数のカウンタ７４による判定に応動す
るロック状態機械７６によって発生されるデルタ信号に
よって決められる。
動作を説明する。詳しく述べれば、書き込みカウンタ８
０は線８２上のデルタ信号と線８４上のロック状態機械
７６からの書き込み禁止信号に応動する。読み出しカウ
ンタ８６はロック状態機械７６からの線８８の読み出し
禁止信号に応動する。書き込みカウンタ８０と読み出し
カウンタ８６はそれぞれランダムアクセスメモリの読み
出しアドレス入力線８１と読み出しアドレス入力線８３
に接続されており、それぞれランダムアクセスメモリ５
２への進み回線３１への情報の書き込みとランダムアク
セスメモリ５２からの情報の読み出しを制御する。線３
１に現われる各ＡＴＭセルについてランダムアクセスメ
モリ５２によって可変時間遅れが与えられる。遅延の大
きさは書き込みカウンタ８０によって制御されるランダ
ムアクセスメモリ５２へのＡＴＭセルの書き込みと読み
出しカウンタ８６によって制御されるランダムアクセス
メモリ５２からのそのＡＴＭセルの読み出しの間の時間
の長さによって決められる。ＡＴＭセルのランダムアク
セスメモリ５２への書き込みとランダムアクセスメモリ
５２からのＡＴＭセルの読み出しの間の時間の長さは回
線２８と３２のＡＴＭデータビット流の一致したユーザ
セルの間のセルの数のカウンタ７４による判定に応動す
るロック状態機械７６によって発生されるデルタ信号に
よって決められる。
【００２９】ここでは同期確認フェーズにおける図３の
動作を説明する。詳しく述べれば、経路調整・同期フェ
ーズで達成された２つの信号の同期は比較器９０を使っ
て回線３３と５４上のセルを比較することによって確認
される。ある行のいくつかのセルが等しいことが分れ
ば、同期は確認され、さもなければ進み／遅れ計算フェ
ーズで同期手続きが再開される。
動作を説明する。詳しく述べれば、経路調整・同期フェ
ーズで達成された２つの信号の同期は比較器９０を使っ
て回線３３と５４上のセルを比較することによって確認
される。ある行のいくつかのセルが等しいことが分れ
ば、同期は確認され、さもなければ進み／遅れ計算フェ
ーズで同期手続きが再開される。
【００３０】このパラグラフでは同期監視フェーズにお
ける図３の動作を説明する。この動作に関して図３の回
路は遅れ回線３３のユーザセルと進み回線の線５４のラ
ンダムアクセスメモリ５２の出力に遅れあるいは進みが
存在するかを判定する監視回路をさらに含んでいる。こ
の監視回路は一方の入力が遅れ回線３３に接続され、他
方の入力が進み回線のランダムアクセスメモリの出力線
５４に接続された比較器９０を含んでいる。比較器９０
は遅れ回線３３のユーザデータと出力線５４の間に不一
致が存在するかを判定する。もし不一致が存在すれば、
比較器９０は線９２上にアンロック信号を生じ、これは
ロック状態機械７６に向けられる。
ける図３の動作を説明する。この動作に関して図３の回
路は遅れ回線３３のユーザセルと進み回線の線５４のラ
ンダムアクセスメモリ５２の出力に遅れあるいは進みが
存在するかを判定する監視回路をさらに含んでいる。こ
の監視回路は一方の入力が遅れ回線３３に接続され、他
方の入力が進み回線のランダムアクセスメモリの出力線
５４に接続された比較器９０を含んでいる。比較器９０
は遅れ回線３３のユーザデータと出力線５４の間に不一
致が存在するかを判定する。もし不一致が存在すれば、
比較器９０は線９２上にアンロック信号を生じ、これは
ロック状態機械７６に向けられる。
【００３１】図３のセルタイプ検出回路９４はまた切替
素子５８の出力線に空きセルが存在する表示を線９５に
与える。線９５上の信号はロック状態機械７６の入力に
向けられ、これはその信号に応動して線１０１にスター
ト信号を生じ、ラッチ６４にユーザをセルラッチさせ
る。
素子５８の出力線に空きセルが存在する表示を線９５に
与える。線９５上の信号はロック状態機械７６の入力に
向けられ、これはその信号に応動して線１０１にスター
ト信号を生じ、ラッチ６４にユーザをセルラッチさせ
る。
【００３２】図４、図５は図３の回路の動作の詳細を図
示したフローチャートである。図４はアクティブ回線と
予備回線のいずれが進み回線であるかを判定する手続
き、識別された進み回線を流れるセルの流れがアクティ
ブ回線あるいは予備回線の他方を流れるセルの流れより
進んでいる量を判定する手続きおよび遅れあるいは進み
回線が正しく識別されたことを確認する確認手続きを示
している。図５は進みユーザデータを進み回線に、遅れ
ユーザデータを遅れ回線に導びき、進み回線と遅れ回線
のユーザデータを同期させ、進み回線と遅れ回線のセル
の流れが正しく同期していることを確認する確認手続き
を開始し、進み回線と遅れ回線のユーザデータの同期状
態を連続的に監視するフローチャートを図示している。
示したフローチャートである。図４はアクティブ回線と
予備回線のいずれが進み回線であるかを判定する手続
き、識別された進み回線を流れるセルの流れがアクティ
ブ回線あるいは予備回線の他方を流れるセルの流れより
進んでいる量を判定する手続きおよび遅れあるいは進み
回線が正しく識別されたことを確認する確認手続きを示
している。図５は進みユーザデータを進み回線に、遅れ
ユーザデータを遅れ回線に導びき、進み回線と遅れ回線
のユーザデータを同期させ、進み回線と遅れ回線のセル
の流れが正しく同期していることを確認する確認手続き
を開始し、進み回線と遅れ回線のユーザデータの同期状
態を連続的に監視するフローチャートを図示している。
【００３３】図４において、一方を進み側であると仮定
し、ユーザセルはその側から選択される。選択されたユ
ーザセルから下流にｎmax セルまで他方の側について同
一のセルを探す。値ｎmax は２つの側の間の許容できる
最大の遅延差に対応するセル数である。下流のｎmax セ
ルまでに同一のセルが見付からないときには、探索の方
向を反転させる。もし下流の方向ｎセルで一致が見付か
れば、それがｎmax セル下流より近ければ、この結果は
さらにＬ回確認される。Ｌは例えば５から１０程度で良
い。図４の例においては、結果はさらに７回確認され
て、仮定された進み側のユーザセルは、ｎセル下流で遅
れ側と正確に一致することが分る。このような一致がさ
らに７回得られなければ、探索をさらに同一の方向で続
ける。もし正しい一致がさらに７回得られれば、ｎの正
しい値が確認される。
し、ユーザセルはその側から選択される。選択されたユ
ーザセルから下流にｎmax セルまで他方の側について同
一のセルを探す。値ｎmax は２つの側の間の許容できる
最大の遅延差に対応するセル数である。下流のｎmax セ
ルまでに同一のセルが見付からないときには、探索の方
向を反転させる。もし下流の方向ｎセルで一致が見付か
れば、それがｎmax セル下流より近ければ、この結果は
さらにＬ回確認される。Ｌは例えば５から１０程度で良
い。図４の例においては、結果はさらに７回確認され
て、仮定された進み側のユーザセルは、ｎセル下流で遅
れ側と正確に一致することが分る。このような一致がさ
らに７回得られなければ、探索をさらに同一の方向で続
ける。もし正しい一致がさらに７回得られれば、ｎの正
しい値が確認される。
【００３４】同期フェーズにおいては、進み経路が可変
遅延装置を通るように切替回路が構成される。進み経路
にはｎセルの遅延が挿入される。図３の例では、これは
線３１のすべてのセルをＲＡＭ５２に入れ、ＲＡＭ５２
にｎセルが記憶されるまで、ＲＡＭ５２から線５４にど
のセルも読み出さないようにすることによって実現され
る。ＲＡＭ５２にｎセルが記憶されたあと次のセルが線
３１に現われたとき、これはＲＡＭ５２に書き込まれ、
ＲＡＭ５２に最初に書かれたセルがＲＡＭ５２から読み
出され、線５４を通して選択素子４８の入力に送られ
る。（もし何かの理由で遅れ経路が可変遅延装置を通っ
ていれば、進み回線の遅延の適切な設定のためには
（ｃ）遅延がなくなるまでその経路から空きセルを除
き、（ｂ）進み経路を誤りなく可変遅延装置に切替え、
（ｃ）遅延を作り出すためにメモリ５２の出力から進み
経路に空きセルを発生する。この一例については以下の
図６−図９の説明を参照されたい。サービス中の経路の
空きセルの削除、追加は急な位相変化による下流の効果
を最小化するためゆっくりと行なう。）
遅延装置を通るように切替回路が構成される。進み経路
にはｎセルの遅延が挿入される。図３の例では、これは
線３１のすべてのセルをＲＡＭ５２に入れ、ＲＡＭ５２
にｎセルが記憶されるまで、ＲＡＭ５２から線５４にど
のセルも読み出さないようにすることによって実現され
る。ＲＡＭ５２にｎセルが記憶されたあと次のセルが線
３１に現われたとき、これはＲＡＭ５２に書き込まれ、
ＲＡＭ５２に最初に書かれたセルがＲＡＭ５２から読み
出され、線５４を通して選択素子４８の入力に送られ
る。（もし何かの理由で遅れ経路が可変遅延装置を通っ
ていれば、進み回線の遅延の適切な設定のためには
（ｃ）遅延がなくなるまでその経路から空きセルを除
き、（ｂ）進み経路を誤りなく可変遅延装置に切替え、
（ｃ）遅延を作り出すためにメモリ５２の出力から進み
経路に空きセルを発生する。この一例については以下の
図６−図９の説明を参照されたい。サービス中の経路の
空きセルの削除、追加は急な位相変化による下流の効果
を最小化するためゆっくりと行なう。）
【００３５】進み経路にｎセルの遅延を挿入したあと、
例えば次の７個の連続したユーザセルのような、次のＭ
個のユーザセルが今同期したアクティブ回線と空き回線
で等しいことが確認される。アクティブ回線の次のＭ個
の連続したセルが冗長回線のＭ個の連続したセルと同一
でないことが分ると、アクティブ回線と予備回線の信号
が同期していないと考えられ、上述したデルタ計算フェ
ーズに現在の値ｎから入ることになる。もし次のＭセル
が等しいことが分ると、同期が確認され、図５の回路の
動作は下記の監視フェーズに入る。
例えば次の７個の連続したユーザセルのような、次のＭ
個のユーザセルが今同期したアクティブ回線と空き回線
で等しいことが確認される。アクティブ回線の次のＭ個
の連続したセルが冗長回線のＭ個の連続したセルと同一
でないことが分ると、アクティブ回線と予備回線の信号
が同期していないと考えられ、上述したデルタ計算フェ
ーズに現在の値ｎから入ることになる。もし次のＭセル
が等しいことが分ると、同期が確認され、図５の回路の
動作は下記の監視フェーズに入る。
【００３６】図４のフローチャートによって規定される
回路は開始ブロック１０４で動作を開始する。図４の回
路はブロック１０６でアクティブあるいは予備回線の一
方のユーザデータがアクティブあるいは予備回線の他方
のユーザデータより進んでいると仮定する。ブロック１
０８でアクティブ回線と予備回線のＡＴＭビット流の一
致するユーザセル間のセルの数ｎは最初は０であると仮
定する。ブロック１１０でインデクスｉは０に設定され
る。このインデクスｉはこの位相の連続的一致の数を計
数する。ブロック１１２で任意のユーザセルが選択され
る。ブロック１１４ではブロック１１２で拾われたと同
一のセルがｎセル下流、この場合にはゼロセル下流の、
調べられたビット流の中に現われるかを見るために、他
方のビット流が調べられる。もしｎセル下流で同一のセ
ルが見付からなければ、ブロック１１６でｎの現在の値
が予め定めたｎmax の値に等しいかを見る。もしｎがｎ
ma x に等しくなければ、ブロック１１８でｎを増分して
ブロック１１４の手続きを繰返す。一致が見付かるかあ
るいはｎの値がｎmax の値に達したことがブロック１１
６で判定されるまで、ブロック１１４の手続きは繰返さ
れてｎは１ずつ増分される。ｎの値がｎmax の値に達し
たとき、アクティブ回線あるいは予備回線が進みユーザ
データを持っているという誤った仮定が行なわれたこと
が知らされることになり、仮定についての変更（ＳＷＡ
Ｐ）をブロック１２０で行ない、今度進み回線であると
仮定された回線について同一のセルがブロック１１４で
見付かるまでブロック１０８、１１０、１１２、１１
４、１１６、１１８の動作が繰返される。図４の回路
で、ブロック１１４のイエス経路がとられたときには、
進みユーザデータを運んでいると現在仮定されたアクテ
ィブあるいは予備回線は実際に進みユーザデータを運ん
でいることになる。図４の回路がブロック１１４からイ
エス経路をとり、一致が見付かったことを示したときの
変数ｎの値は、アクティブあるいは予備回線の一方が他
方より進んでいる量を示している。
回路は開始ブロック１０４で動作を開始する。図４の回
路はブロック１０６でアクティブあるいは予備回線の一
方のユーザデータがアクティブあるいは予備回線の他方
のユーザデータより進んでいると仮定する。ブロック１
０８でアクティブ回線と予備回線のＡＴＭビット流の一
致するユーザセル間のセルの数ｎは最初は０であると仮
定する。ブロック１１０でインデクスｉは０に設定され
る。このインデクスｉはこの位相の連続的一致の数を計
数する。ブロック１１２で任意のユーザセルが選択され
る。ブロック１１４ではブロック１１２で拾われたと同
一のセルがｎセル下流、この場合にはゼロセル下流の、
調べられたビット流の中に現われるかを見るために、他
方のビット流が調べられる。もしｎセル下流で同一のセ
ルが見付からなければ、ブロック１１６でｎの現在の値
が予め定めたｎmax の値に等しいかを見る。もしｎがｎ
ma x に等しくなければ、ブロック１１８でｎを増分して
ブロック１１４の手続きを繰返す。一致が見付かるかあ
るいはｎの値がｎmax の値に達したことがブロック１１
６で判定されるまで、ブロック１１４の手続きは繰返さ
れてｎは１ずつ増分される。ｎの値がｎmax の値に達し
たとき、アクティブ回線あるいは予備回線が進みユーザ
データを持っているという誤った仮定が行なわれたこと
が知らされることになり、仮定についての変更（ＳＷＡ
Ｐ）をブロック１２０で行ない、今度進み回線であると
仮定された回線について同一のセルがブロック１１４で
見付かるまでブロック１０８、１１０、１１２、１１
４、１１６、１１８の動作が繰返される。図４の回路
で、ブロック１１４のイエス経路がとられたときには、
進みユーザデータを運んでいると現在仮定されたアクテ
ィブあるいは予備回線は実際に進みユーザデータを運ん
でいることになる。図４の回路がブロック１１４からイ
エス経路をとり、一致が見付かったことを示したときの
変数ｎの値は、アクティブあるいは予備回線の一方が他
方より進んでいる量を示している。
【００３７】ブロック１１４がイエスの判定をしたと
き、図４の回路は次にインデクスｉをブロック１２２で
一方に等しく設定する。ブロック１２４ではＳ値の任意
のユーザセルをひろう。ブロック１２６ではブロック１
２４でひろったユーザセルからｎセル下流のＳ側に同一
のセルが現われるかの判定を行なう。ブロック１２６で
同一のセルが見付かれば、ブロック１２８でインデクス
ｉは１だけ増分されて、ブロック１３０でインデクスｉ
が上述した予め定められた値Ｌに等しいかを見る検査が
行なわれる。ｉがＬに等しくないことが、ブロック１３
０で判定されると、ブロック１２４の動作とそれに続く
ブロックが繰返され、Ｓ側から他のユーザセルを選択し
て行なわれる。もしｉがＬに等しいことがブロック１３
０で判定されれば、図４の回路の動作によって同期がと
れたことが認識され、図５でＡとラベルを付けたブロッ
クから図５の動作を実行するように進む。
き、図４の回路は次にインデクスｉをブロック１２２で
一方に等しく設定する。ブロック１２４ではＳ値の任意
のユーザセルをひろう。ブロック１２６ではブロック１
２４でひろったユーザセルからｎセル下流のＳ側に同一
のセルが現われるかの判定を行なう。ブロック１２６で
同一のセルが見付かれば、ブロック１２８でインデクス
ｉは１だけ増分されて、ブロック１３０でインデクスｉ
が上述した予め定められた値Ｌに等しいかを見る検査が
行なわれる。ｉがＬに等しくないことが、ブロック１３
０で判定されると、ブロック１２４の動作とそれに続く
ブロックが繰返され、Ｓ側から他のユーザセルを選択し
て行なわれる。もしｉがＬに等しいことがブロック１３
０で判定されれば、図４の回路の動作によって同期がと
れたことが認識され、図５でＡとラベルを付けたブロッ
クから図５の動作を実行するように進む。
【００３８】ブロック１２６でＳ側で同一のセルが見付
からないと、ブロック１３２でｎがｎmax に等しいかの
チェックが行なわれる。もしｎがｎmax に等しくなけれ
ば、ブロック１３４でｎは１だけ増分され、ブロック１
１０の動作とそれに続く動作が繰返される。もしブロッ
ク１３２でｎがｎmax に等しいと判定されると、次にア
クティブ回線と予備回線の内のいずれが進んでいるかに
関する仮定が、ブロック１３６で変更されて、ブロック
１０８とそれ以下のブロックの動作が繰返される。
からないと、ブロック１３２でｎがｎmax に等しいかの
チェックが行なわれる。もしｎがｎmax に等しくなけれ
ば、ブロック１３４でｎは１だけ増分され、ブロック１
１０の動作とそれに続く動作が繰返される。もしブロッ
ク１３２でｎがｎmax に等しいと判定されると、次にア
クティブ回線と予備回線の内のいずれが進んでいるかに
関する仮定が、ブロック１３６で変更されて、ブロック
１０８とそれ以下のブロックの動作が繰返される。
【００３９】図５に関してより詳しく述べれば、初期の
同期が確保されて図５の動作がブロックＡから開始され
たときに、アクティブ経路と予備経路がブロック１３８
で進みおよび遅れの回線の内の適切なものに向けられ
る。次にｎセルの遅延がブロック１４０によって進み回
線に挿入される。ブロック１３８と１４０の動作を実行
する過程で図５の回路で取扱かわなければならないのは
４つの場合がある。
同期が確保されて図５の動作がブロックＡから開始され
たときに、アクティブ経路と予備経路がブロック１３８
で進みおよび遅れの回線の内の適切なものに向けられ
る。次にｎセルの遅延がブロック１４０によって進み回
線に挿入される。ブロック１３８と１４０の動作を実行
する過程で図５の回路で取扱かわなければならないのは
４つの場合がある。
【００４０】第１の場合はアクティブセルの流れが冗長
セルの長れより遅れており、アクティブセルの長れが現
在切替素子３０によって図３の遅れ回線３３に向けられ
ている場合である。この場合には、遅れているアクティ
ブセルの流れは既に正しい経路にある。進んでいるアク
ティブでないセルの流れは切替素子３０によって進み回
路に向けられる。線８１の書き込み信号と線８３の読み
出し信号のタイミングはＲＡＭ５２からの与えられたセ
ルの読み出しは、ＲＡＭ５２へのそのセルの書き込み
と、図４の回路によって計算されたデルタオフセットｎ
に等しい時間だけ遅れているようになっている。読み出
しと書き込み信号のタイミングがこのように適切にセッ
トされてたとき、比較器９０によってビットごとの比較
が行なわれる。比較回路を小さくするために、比較は各
セルの一部についてだけ行なわれる。
セルの長れより遅れており、アクティブセルの長れが現
在切替素子３０によって図３の遅れ回線３３に向けられ
ている場合である。この場合には、遅れているアクティ
ブセルの流れは既に正しい経路にある。進んでいるアク
ティブでないセルの流れは切替素子３０によって進み回
路に向けられる。線８１の書き込み信号と線８３の読み
出し信号のタイミングはＲＡＭ５２からの与えられたセ
ルの読み出しは、ＲＡＭ５２へのそのセルの書き込み
と、図４の回路によって計算されたデルタオフセットｎ
に等しい時間だけ遅れているようになっている。読み出
しと書き込み信号のタイミングがこのように適切にセッ
トされてたとき、比較器９０によってビットごとの比較
が行なわれる。比較回路を小さくするために、比較は各
セルの一部についてだけ行なわれる。
【００４１】第２の場合はアクティブ側のセルの流れが
冗長側のセルの流れより進んでいる場合である。進み側
のアクティブなセルの流れは切替素子３０によって、進
み回線３１に向けられる。この場合には、進んではアク
ティブセルの流れは正しい経路にある。遅れている非ア
クティブのセルの流れは切替素子３０によって遅れ回線
３３に向けられる。もし線８１上の書き込み信号と線８
３上の読み出し信号の間の現在のタイミングオフセット
が図４の回路によって計算されたデルタオフセットより
大であれば、空きセルについて書き込み動作を阻止し
て、線８３上の読み出し信号が線８１上の書き込み信号
に近付くようにする。この手続きによってアクティブ信
号を乱すことなくＲＡＭ５２によって与えられる遅延を
短かくすることができる。逆に、現在のタイミングオフ
セットが図４の回路で計算されたデルタより小であれ
ば、線８３上の読み出し信号を禁止して、ＲＡＭ５２か
ら空きセルを出力し、これによって線８１上の書き込み
信号が線８３の読み出し信号から離れるようにする。こ
の手続きによって、アクティブ信号を乱すことなく可変
遅延バッファＲＡＭ５２によって与えられる遅延を増大
する。空きセルの連続的出力は下流の装置の動作に影響
を与える可能性があるから、ＲＡＭ５２の出力には空き
セルは必要に応じてゆっくりと挿入する。例えば、空き
セルを３２セルに１回だけ挿入してＲＡＭ５２の書き込
みと読み出しの間の時間オフセットが計算されたデルタ
に等しくなるようにしても良い。このような場合には比
較器９０はビットごとの比較を行なうようにしても良
い。
冗長側のセルの流れより進んでいる場合である。進み側
のアクティブなセルの流れは切替素子３０によって、進
み回線３１に向けられる。この場合には、進んではアク
ティブセルの流れは正しい経路にある。遅れている非ア
クティブのセルの流れは切替素子３０によって遅れ回線
３３に向けられる。もし線８１上の書き込み信号と線８
３上の読み出し信号の間の現在のタイミングオフセット
が図４の回路によって計算されたデルタオフセットより
大であれば、空きセルについて書き込み動作を阻止し
て、線８３上の読み出し信号が線８１上の書き込み信号
に近付くようにする。この手続きによってアクティブ信
号を乱すことなくＲＡＭ５２によって与えられる遅延を
短かくすることができる。逆に、現在のタイミングオフ
セットが図４の回路で計算されたデルタより小であれ
ば、線８３上の読み出し信号を禁止して、ＲＡＭ５２か
ら空きセルを出力し、これによって線８１上の書き込み
信号が線８３の読み出し信号から離れるようにする。こ
の手続きによって、アクティブ信号を乱すことなく可変
遅延バッファＲＡＭ５２によって与えられる遅延を増大
する。空きセルの連続的出力は下流の装置の動作に影響
を与える可能性があるから、ＲＡＭ５２の出力には空き
セルは必要に応じてゆっくりと挿入する。例えば、空き
セルを３２セルに１回だけ挿入してＲＡＭ５２の書き込
みと読み出しの間の時間オフセットが計算されたデルタ
に等しくなるようにしても良い。このような場合には比
較器９０はビットごとの比較を行なうようにしても良
い。
【００４２】第３の場合はアクティブなセルの流れが冗
長セルの流れより進んでおり、現在アクティブセルの流
れが切替素子３０によって遅れ回線３３に接続されてい
る場合である。この場合にはアクティブ回線は誤った経
路になっている。ＲＡＭ５２によって提供する遅延をま
ず０にして、次に切替素子３０によってアクティブのセ
ルの流れを遅れ回線３１と進み回線３３の両方に接続す
る。両方の経路には遅延差が存在せず同一のデータが切
替素子４８にあるから、アクティブセルの流れをこのと
き切替素子３０によって出力線２６で切替えても誤りは
生じない。次に切替素子４８によって非アクティブのセ
ルの流れを遅れ経路３３に切替えることができる。次に
線８１と８３の信号は上述の第２の場合と同様に調整さ
れて、線３３と５のユーザセルを同期させる時間遅れが
与えられ、次に比較器９０はビットごとの比較を開始す
る。第４の場合はアクティブなセルの流れが冗長セルの
流れより遅れており、現在アクティブセルの流れが切替
素子３０によって進み回線３１に接続されている場合で
ある。この場合にもアクティブセルの流れは誤った経路
にある。アクティブセルの流れは上述の第３の場合と同
様に線３１と３３の両立に切替えられる。線８１と８３
上の信号はＲＡＭ５２に書き込まれる空きセルをひとつ
禁止するたびに１セル遅延ずつ減少するように調整され
る。遅延バッファ５２が完全に空になったとき、線３３
と５４上のセルの流れは切替素子４８において遅延差の
ない同一のデータとなっており、切替素子４８は線３３
上の遅れ回線のアクティブセルの流れを出力線２６に誤
りなく切替えることができる。切替素子３０は次に冗長
セルの流れを進み回線３１に向け、線８１と８３の信号
は上述の第１の場合と同様に調整されて、図４の回路で
計算されたデルタを与える。次に比較器９０はビットご
との比較を開始する。
長セルの流れより進んでおり、現在アクティブセルの流
れが切替素子３０によって遅れ回線３３に接続されてい
る場合である。この場合にはアクティブ回線は誤った経
路になっている。ＲＡＭ５２によって提供する遅延をま
ず０にして、次に切替素子３０によってアクティブのセ
ルの流れを遅れ回線３１と進み回線３３の両方に接続す
る。両方の経路には遅延差が存在せず同一のデータが切
替素子４８にあるから、アクティブセルの流れをこのと
き切替素子３０によって出力線２６で切替えても誤りは
生じない。次に切替素子４８によって非アクティブのセ
ルの流れを遅れ経路３３に切替えることができる。次に
線８１と８３の信号は上述の第２の場合と同様に調整さ
れて、線３３と５のユーザセルを同期させる時間遅れが
与えられ、次に比較器９０はビットごとの比較を開始す
る。第４の場合はアクティブなセルの流れが冗長セルの
流れより遅れており、現在アクティブセルの流れが切替
素子３０によって進み回線３１に接続されている場合で
ある。この場合にもアクティブセルの流れは誤った経路
にある。アクティブセルの流れは上述の第３の場合と同
様に線３１と３３の両立に切替えられる。線８１と８３
上の信号はＲＡＭ５２に書き込まれる空きセルをひとつ
禁止するたびに１セル遅延ずつ減少するように調整され
る。遅延バッファ５２が完全に空になったとき、線３３
と５４上のセルの流れは切替素子４８において遅延差の
ない同一のデータとなっており、切替素子４８は線３３
上の遅れ回線のアクティブセルの流れを出力線２６に誤
りなく切替えることができる。切替素子３０は次に冗長
セルの流れを進み回線３１に向け、線８１と８３の信号
は上述の第１の場合と同様に調整されて、図４の回路で
計算されたデルタを与える。次に比較器９０はビットご
との比較を開始する。
【００４３】図５のブロック１３８と１４０の動作が完
成したあとで、ブロック１４２でインデクスｊは０に等
しいようにセットされる。インデクスｊは空きセルの不
一致が介在しない連続した空きセルの一致の数を数え
る。図５の回路は次にブロック１４４でブロック１４０
で遅延が設定されてからあとで、アクティブ回線と予備
回線のセルが同じかどうかの判定を行なう。アクティブ
回線と予備回線のセルの間に一致が見られなければ、両
方の回線は同期がされていないものと判定され、Ｂのラ
ベルを付けたブロックで示すように図４の回路動作に戻
る。もしセルが一致すれば、これがブロック１４４で判
定され、図５の回路はブロック１４５でそのセルが空き
セルかどうかを判定する。もしそのセルが空きセルでな
ければ、図５の回路はブロック１４６でインデクスｊを
１だけ増分し、ブロック１４８でｊが予め定められた値
Ｍに等しいかの判定が行なわれる。Ｍの値は同期を確認
するために必要な連続して一致するユーザセルの数であ
る。もしｊがＭの値に達していたければ、図５の回路は
ブロック１４４の入力に戻り、ｊがＭの値に達するまで
ブロック１４４と１４６の動作は繰返される。ｊの値が
Ｍの値に等しくなったとき、ブロック１４８はブロック
Ｃで同期確認を表示する。ブロック１４５でもしセルが
空きセルであれば、図５の回路はブロック１４６の動作
をとばしてブロック１４８の動作を実行する。
成したあとで、ブロック１４２でインデクスｊは０に等
しいようにセットされる。インデクスｊは空きセルの不
一致が介在しない連続した空きセルの一致の数を数え
る。図５の回路は次にブロック１４４でブロック１４０
で遅延が設定されてからあとで、アクティブ回線と予備
回線のセルが同じかどうかの判定を行なう。アクティブ
回線と予備回線のセルの間に一致が見られなければ、両
方の回線は同期がされていないものと判定され、Ｂのラ
ベルを付けたブロックで示すように図４の回路動作に戻
る。もしセルが一致すれば、これがブロック１４４で判
定され、図５の回路はブロック１４５でそのセルが空き
セルかどうかを判定する。もしそのセルが空きセルでな
ければ、図５の回路はブロック１４６でインデクスｊを
１だけ増分し、ブロック１４８でｊが予め定められた値
Ｍに等しいかの判定が行なわれる。Ｍの値は同期を確認
するために必要な連続して一致するユーザセルの数であ
る。もしｊがＭの値に達していたければ、図５の回路は
ブロック１４４の入力に戻り、ｊがＭの値に達するまで
ブロック１４４と１４６の動作は繰返される。ｊの値が
Ｍの値に等しくなったとき、ブロック１４８はブロック
Ｃで同期確認を表示する。ブロック１４５でもしセルが
空きセルであれば、図５の回路はブロック１４６の動作
をとばしてブロック１４８の動作を実行する。
【００４４】同期が確認されたとき、図５の回路は同期
の失なわれたことを検出する監視フェーズに入る。同期
が失なわれたことを検出するひとつの方法は進みおよび
遅れ回線の同期した部分でＮ個の連続したユーザセルが
不一致であることを見ることである。これを図５に示
す。もし同期が失なわれたことが検出されると、図５の
回路は同期フェーズに戻る。図５に示すように、ｎ＝０
から再びはじめるのではなく、最後にわかっている距離
マイナス数セル、例えばｎマイナス５セルを使うことに
よって再同期の速度を向上することができる。
の失なわれたことを検出する監視フェーズに入る。同期
が失なわれたことを検出するひとつの方法は進みおよび
遅れ回線の同期した部分でＮ個の連続したユーザセルが
不一致であることを見ることである。これを図５に示
す。もし同期が失なわれたことが検出されると、図５の
回路は同期フェーズに戻る。図５に示すように、ｎ＝０
から再びはじめるのではなく、最後にわかっている距離
マイナス数セル、例えばｎマイナス５セルを使うことに
よって再同期の速度を向上することができる。
【００４５】ブロックＣで同期が確認されたことが表示
されると、図５の回路は、インデクスｋをブロック１５
０で０に等しくセットする。ブロック１５２では進み、
遅れの両チャネルの次のセルが等しいかどうかの判定が
行なわれる。もし等しければ、図５の回路はブロック１
６０の入力に進む。もしセルが等しければ、ブロック１
５４で今比較したセルが空きセルであるかどうかの判定
が行なわれる。もしセルが空きセルでなければ、ブロッ
ク１５６でｋの値はゼロに設定される。もしブロック１
５２で比較されたセルが一致しなければ、ブロック１５
８でｋが値はｋ＋１に変更される。次にブロック１６０
でｋが予め定めたＮの値に等しいか大きいかが判定され
る。Ｎの値は同期が失なわれたことを検出するために必
要なユーザセルの連続した不一致の数である。例えば、
Ｎの値は８として良い。もしｋがＮより大きくなけれ
ば、図５の回路の動作はブロック１５２の入力に進み、
ここで上述した連続のブロックの動作が繰返される。も
しｋがＮに等しいかＮより大きければ、これはブロック
１６０で判定され、変数ｎは、ブロック１６２でｎの値
はｎより小さい値、で０と例えばｎ−５の内の大きい方
の値に設定されて、ブロックＢでは同期外れ条件が宣言
される。図５の回路の動作は図４の回路の動作で、図４
でＢと印を付けたブロックに進み、最後の値をｎとして
処理が行なわれる。
されると、図５の回路は、インデクスｋをブロック１５
０で０に等しくセットする。ブロック１５２では進み、
遅れの両チャネルの次のセルが等しいかどうかの判定が
行なわれる。もし等しければ、図５の回路はブロック１
６０の入力に進む。もしセルが等しければ、ブロック１
５４で今比較したセルが空きセルであるかどうかの判定
が行なわれる。もしセルが空きセルでなければ、ブロッ
ク１５６でｋの値はゼロに設定される。もしブロック１
５２で比較されたセルが一致しなければ、ブロック１５
８でｋが値はｋ＋１に変更される。次にブロック１６０
でｋが予め定めたＮの値に等しいか大きいかが判定され
る。Ｎの値は同期が失なわれたことを検出するために必
要なユーザセルの連続した不一致の数である。例えば、
Ｎの値は８として良い。もしｋがＮより大きくなけれ
ば、図５の回路の動作はブロック１５２の入力に進み、
ここで上述した連続のブロックの動作が繰返される。も
しｋがＮに等しいかＮより大きければ、これはブロック
１６０で判定され、変数ｎは、ブロック１６２でｎの値
はｎより小さい値、で０と例えばｎ−５の内の大きい方
の値に設定されて、ブロックＢでは同期外れ条件が宣言
される。図５の回路の動作は図４の回路の動作で、図４
でＢと印を付けたブロックに進み、最後の値をｎとして
処理が行なわれる。
【００４６】単にＮ個のセルが不一致であることを見る
のは多くの場合に同期が失なわれたことを検出する方法
としては不適切である。ある種のトラヒック条件の下で
は、もっと複雑なアルゴリズムを使った方が良い結果に
なる。これはバースト誤りによって不必要な再同期を生
ずるのを防止するにはＮの値を大きくした方が良いから
である。しかし、Ｎを大きくすると、両側の同期がとれ
ていないのにＮセル中のひとつが等しくなる確率が高く
なる。図５の下の方にあるブロック１５６を“ｋ＝max
（０，ｋ−0.１）”すなわちｋを０あるいはｋ−0.１の
内の大きい方に設定するのは、等しいセルと等しくない
セルに異る重みを与える確率的判定を行なうためのひと
つの解決である。この例では、等しくないセルに＋１の
重みを与え、等しいユーザセルには−0.１の重みを与え
る。（等しい空きセルの重みは０である。）図５のこの
修正された構成によって、例えいくつかのセルがたまた
ま等しくても、同期外れ条件が検出できることになる。
のは多くの場合に同期が失なわれたことを検出する方法
としては不適切である。ある種のトラヒック条件の下で
は、もっと複雑なアルゴリズムを使った方が良い結果に
なる。これはバースト誤りによって不必要な再同期を生
ずるのを防止するにはＮの値を大きくした方が良いから
である。しかし、Ｎを大きくすると、両側の同期がとれ
ていないのにＮセル中のひとつが等しくなる確率が高く
なる。図５の下の方にあるブロック１５６を“ｋ＝max
（０，ｋ−0.１）”すなわちｋを０あるいはｋ−0.１の
内の大きい方に設定するのは、等しいセルと等しくない
セルに異る重みを与える確率的判定を行なうためのひと
つの解決である。この例では、等しくないセルに＋１の
重みを与え、等しいユーザセルには−0.１の重みを与え
る。（等しい空きセルの重みは０である。）図５のこの
修正された構成によって、例えいくつかのセルがたまた
ま等しくても、同期外れ条件が検出できることになる。
【００４７】本発明に従う誤りのないＡＴＭ信号の切替
のひとつの特徴は適切なときにセルの流れから空きセル
を落したり、追加したりすることによって、信号路の遅
延を変更できるということである。この特徴によって、
予備経路の長さがサービス期間の間に変化することがあ
っても、ＡＴＭ信号をある経路から他方に誤りなく切替
えることができる。特にアクティブ経路より予備経路の
長さが長ても、アクティブ経路は今はアクティブ経路よ
り短くなった予備経路に置換することができる。図６乃
至図９で示すように本発明に従って誤りのない切替が可
能である。図６においては、１側がアクティブ側で、０
側が予備側であり、１側のユーザデータが０側のユーザ
データより進んでいると仮定している。従って切替素子
３０はアクティブ側をランダムアクセスメモリ５２の入
力に向けるように構成されている。ランダムアクセスメ
モリ５２はアクティブ側１のデータに遅延デルタを与
え、０側のユーザデータと一側のユーザデータが切替素
子４８の入力で同期しているようにする。切替素子３０
は０側のユーザデータが本質的遅延なしに選択素子４８
の入力に直接接続されるようにする。この装置は上述し
た回路と手続きによって設定される。
のひとつの特徴は適切なときにセルの流れから空きセル
を落したり、追加したりすることによって、信号路の遅
延を変更できるということである。この特徴によって、
予備経路の長さがサービス期間の間に変化することがあ
っても、ＡＴＭ信号をある経路から他方に誤りなく切替
えることができる。特にアクティブ経路より予備経路の
長さが長ても、アクティブ経路は今はアクティブ経路よ
り短くなった予備経路に置換することができる。図６乃
至図９で示すように本発明に従って誤りのない切替が可
能である。図６においては、１側がアクティブ側で、０
側が予備側であり、１側のユーザデータが０側のユーザ
データより進んでいると仮定している。従って切替素子
３０はアクティブ側をランダムアクセスメモリ５２の入
力に向けるように構成されている。ランダムアクセスメ
モリ５２はアクティブ側１のデータに遅延デルタを与
え、０側のユーザデータと一側のユーザデータが切替素
子４８の入力で同期しているようにする。切替素子３０
は０側のユーザデータが本質的遅延なしに選択素子４８
の入力に直接接続されるようにする。この装置は上述し
た回路と手続きによって設定される。
【００４８】図７においては、予備側０は今度はアクテ
ィブ側１の経路より短い経路になっている。従って、１
側から０側への誤りのない切替を実行するために、ラン
ダムアクセスメモリ５２は０側に与える。これは図６ｂ
に示すように、まず切替素子３０を切替えて１側の信号
を切替素子３０の出力の両側に供給することによって達
成される。そのあとで、空きセルがランダムアクセスメ
モリ５２の入力に現われたときに、これを落してＲＡＭ
５２の出力からユーザセルを発生する。この手続きによ
って、ＲＡＭ５２によって与えられる遅延は１セルだけ
減少する。この手続きを継続してＲＡＭ５２の遅延はあ
る時間をかけてなくすことができる。このときにはラン
ダムアクセスメモリ５２と線３３上の信号は同期するか
ら誤りのない切替が実行できる。この同期は線３３の信
号とランダムアクセスメモリ５２の出力は図６ｂの構成
では同一であり、２つの信号の間に遅延は存在しないか
ら、この同期は極めて単純である。ここでランダムアク
セスメモリ５２は空きとなり、短い方の予備経路で使用
できることになる。
ィブ側１の経路より短い経路になっている。従って、１
側から０側への誤りのない切替を実行するために、ラン
ダムアクセスメモリ５２は０側に与える。これは図６ｂ
に示すように、まず切替素子３０を切替えて１側の信号
を切替素子３０の出力の両側に供給することによって達
成される。そのあとで、空きセルがランダムアクセスメ
モリ５２の入力に現われたときに、これを落してＲＡＭ
５２の出力からユーザセルを発生する。この手続きによ
って、ＲＡＭ５２によって与えられる遅延は１セルだけ
減少する。この手続きを継続してＲＡＭ５２の遅延はあ
る時間をかけてなくすことができる。このときにはラン
ダムアクセスメモリ５２と線３３上の信号は同期するか
ら誤りのない切替が実行できる。この同期は線３３の信
号とランダムアクセスメモリ５２の出力は図６ｂの構成
では同一であり、２つの信号の間に遅延は存在しないか
ら、この同期は極めて単純である。ここでランダムアク
セスメモリ５２は空きとなり、短い方の予備経路で使用
できることになる。
【００４９】０側の信号を次に図８に示すように切替素
子３０の適切な構成によってランダムアクセスメモリ５
２に供給する。ランダムアクセスメモリ５２は時間遅れ
δ′を与え、これによって線３３上のユーザデータとラ
ンダムアクセスメモリ５２の出力のユーザデータは同期
することになる。上述した同期手続きと回路がこれを実
現するために使用される。次に図９に示すように選択素
子４８によって誤りのない切替が行なわれる。１側か
ら、０側への誤りのない切替はこのようにして０側の長
さが変化した後でも実現できる。
子３０の適切な構成によってランダムアクセスメモリ５
２に供給する。ランダムアクセスメモリ５２は時間遅れ
δ′を与え、これによって線３３上のユーザデータとラ
ンダムアクセスメモリ５２の出力のユーザデータは同期
することになる。上述した同期手続きと回路がこれを実
現するために使用される。次に図９に示すように選択素
子４８によって誤りのない切替が行なわれる。１側か
ら、０側への誤りのない切替はこのようにして０側の長
さが変化した後でも実現できる。
【００５０】有効な誤りのない切替のために必要な可変
遅延バッファすなわちランダムアクセスメモリの大きさ
はｎglass を持つガラスファイルを通る光信号はＣ＝３
×１０8 m／sec で、1.５の速度を持つものとして求め
られる。次の表IIはアクティブ回線と予備回線の間の距
離差の２つの異る場合に必要となる可変遅延バッファの
大きさを要約している。一方は局内保護切替の場合であ
り、他方は局間保護切替の場合である。以下の表は３種
の異るＳＴＭ−１、ＳＴＭ−４ｃ、ＳＴＭ１６ｃの信号
についての必要な可変遅延バッファの大きさを示してい
る。計算された大きさはＳＴＭの周波数による。しか
し、内部周波数はＳＴＭ周波数よりいく分高い。この場
合には可変遅延バッファの大きさも比例して大きくな
る。
遅延バッファすなわちランダムアクセスメモリの大きさ
はｎglass を持つガラスファイルを通る光信号はＣ＝３
×１０8 m／sec で、1.５の速度を持つものとして求め
られる。次の表IIはアクティブ回線と予備回線の間の距
離差の２つの異る場合に必要となる可変遅延バッファの
大きさを要約している。一方は局内保護切替の場合であ
り、他方は局間保護切替の場合である。以下の表は３種
の異るＳＴＭ−１、ＳＴＭ−４ｃ、ＳＴＭ１６ｃの信号
についての必要な可変遅延バッファの大きさを示してい
る。計算された大きさはＳＴＭの周波数による。しか
し、内部周波数はＳＴＭ周波数よりいく分高い。この場
合には可変遅延バッファの大きさも比例して大きくな
る。
【００５１】
【表１】
【００５２】当業者には添付特許請求の範囲の中で上述
した本発明の例に対して多くの変形が可能であることが
理解されよう。ここまで説明した本発明はビットのな
い、無誤り切替回路とその設計の基本的特徴について述
べた。このようなシステムの多くの現実的な実装では、
特別な場合を扱ういくつかの拡張が必要になるかもしれ
ない。これらの強化を行なうために基本的回路に対して
若干の変更が必要になるが、本発明の基本的構造は変化
しない。以下にはこのような変更を５項目示すが、本発
明の範囲はこの５項目に限定されるものではない。
した本発明の例に対して多くの変形が可能であることが
理解されよう。ここまで説明した本発明はビットのな
い、無誤り切替回路とその設計の基本的特徴について述
べた。このようなシステムの多くの現実的な実装では、
特別な場合を扱ういくつかの拡張が必要になるかもしれ
ない。これらの強化を行なうために基本的回路に対して
若干の変更が必要になるが、本発明の基本的構造は変化
しない。以下にはこのような変更を５項目示すが、本発
明の範囲はこの５項目に限定されるものではない。
【００５３】両側で異るＢＡＭセルの扱い 上述した空きセルとユーザセルの他に、ネットワークは
また運用、管理、保守のための特別のセル（ＯＡＭセ
ル）を使うことがある。これらのセルは伝送ストリーム
の中で空きセルにおき替わる。これらのＯＡＭセルは色
々なタイプのものがあるが、２つの基本的なタイプに分
類される。第１のタイプ、タイプ１のＯＡＭセルは両側
（０と１）で位置も内容も同一のものである。これらの
ＯＡＭセルは本発明のユーザセルと同様に扱かわれる。
第２のタイプのセル、タイプ２のＯＡＭセルは、一方の
側ではＯＡＭセルで他方の側の空きセルあるいは異るタ
イプ２のセルに対応する。タイプ２のセルは典型的には
図１のラインインタフェース１４、１６の送信側で生成
されたり、落されたりするので、伝送回線１８、２０の
両側で異ることがある。タイプ１のＯＡＭセルは典型的
には図１の回線１２の前で生成されたり落されたりす
る。従ってこれらは伝送回線１８、２０で常に等しい。
ＯＡＭセルにはタイプ１かタイプ２かを識別できるよう
にマークが付けられ、これによって次のようにしてこれ
を扱うことができる。図３の比較器９０は一方の側にタ
イプ２のＯＡＭセルが存在する場合には例えそれが異っ
ていても他の側の対応するタイプ２のＯＡＭセルあるい
は空きセルと等しいとするように設計しておいても良
い。他のタイプのセルについては（ユーザセル、空きセ
ル、タイプ１のＯＡＭセル）、比較器は２つのセルのす
べてのビットが等しいときにだけ一致を表示する。この
方法によって、タイプ２のＯＡＭセルあるいは空きセル
に置換された任意の他のセルを、そのセルを置換セルで
あると示すことができる限り、扱うことができる。
また運用、管理、保守のための特別のセル（ＯＡＭセ
ル）を使うことがある。これらのセルは伝送ストリーム
の中で空きセルにおき替わる。これらのＯＡＭセルは色
々なタイプのものがあるが、２つの基本的なタイプに分
類される。第１のタイプ、タイプ１のＯＡＭセルは両側
（０と１）で位置も内容も同一のものである。これらの
ＯＡＭセルは本発明のユーザセルと同様に扱かわれる。
第２のタイプのセル、タイプ２のＯＡＭセルは、一方の
側ではＯＡＭセルで他方の側の空きセルあるいは異るタ
イプ２のセルに対応する。タイプ２のセルは典型的には
図１のラインインタフェース１４、１６の送信側で生成
されたり、落されたりするので、伝送回線１８、２０の
両側で異ることがある。タイプ１のＯＡＭセルは典型的
には図１の回線１２の前で生成されたり落されたりす
る。従ってこれらは伝送回線１８、２０で常に等しい。
ＯＡＭセルにはタイプ１かタイプ２かを識別できるよう
にマークが付けられ、これによって次のようにしてこれ
を扱うことができる。図３の比較器９０は一方の側にタ
イプ２のＯＡＭセルが存在する場合には例えそれが異っ
ていても他の側の対応するタイプ２のＯＡＭセルあるい
は空きセルと等しいとするように設計しておいても良
い。他のタイプのセルについては（ユーザセル、空きセ
ル、タイプ１のＯＡＭセル）、比較器は２つのセルのす
べてのビットが等しいときにだけ一致を表示する。この
方法によって、タイプ２のＯＡＭセルあるいは空きセル
に置換された任意の他のセルを、そのセルを置換セルで
あると示すことができる限り、扱うことができる。
【００５４】空きセルのローカル挿入 図２の回線１８と２０でセルの流れが等しくても、その
周波数には若干の変動が存在し得る。これは通常“スタ
ッフ”と呼ばれるプロセスによって取扱かわれる。この
ときにはデータ周波数は両側で若干上げられて等化され
る。ＡＴＭシステムにおいては、スタッフィングのため
には空きセルを使うことが自然である。これらはシステ
ム中でローカルに回線インタフェース２１、２３に挿入
されるから、これらのセルはＬ空きセルと呼ぶべきであ
り、回線１８、２０から来たセルとは区別するように印
が付けられる。これらのセルの存在にはユーザセルの間
隔に変動の可能性があるが、これらのセルは特別にマー
クされており、従って本発明によって次のように（ある
いはそれに対応する方法で）扱かわれる。もしＬ−空き
セルが進み側で検出されれば、それは落される（ＲＡＭ
５２に書き込まない。）もしＬ−空きセルが遅れ側で検
出されれば、ＲＡＭ５２からのデータの読み出しは、対
応するＬ−空きセルがＲＡＭ５２の出力の進み側に挿入
されるときに一時的に止められ、これによって両方のデ
ータの流れを等しくする。
周波数には若干の変動が存在し得る。これは通常“スタ
ッフ”と呼ばれるプロセスによって取扱かわれる。この
ときにはデータ周波数は両側で若干上げられて等化され
る。ＡＴＭシステムにおいては、スタッフィングのため
には空きセルを使うことが自然である。これらはシステ
ム中でローカルに回線インタフェース２１、２３に挿入
されるから、これらのセルはＬ空きセルと呼ぶべきであ
り、回線１８、２０から来たセルとは区別するように印
が付けられる。これらのセルの存在にはユーザセルの間
隔に変動の可能性があるが、これらのセルは特別にマー
クされており、従って本発明によって次のように（ある
いはそれに対応する方法で）扱かわれる。もしＬ−空き
セルが進み側で検出されれば、それは落される（ＲＡＭ
５２に書き込まない。）もしＬ−空きセルが遅れ側で検
出されれば、ＲＡＭ５２からのデータの読み出しは、対
応するＬ−空きセルがＲＡＭ５２の出力の進み側に挿入
されるときに一時的に止められ、これによって両方のデ
ータの流れを等しくする。
【００５５】同期フェーズにおけるセルの比較の簡単化 上述した同期プロセスにおける同期あるいは同期確認フ
ェーズにおいては、そのブロックのデータを後で比較す
ることが必要であるから、図５のブロック６４で完全な
情報セルを記憶する必要がある。しかし（ｉ）例えばヘ
ッダ情報を含むセルの選択された部分あるいは（ii）セ
ルそのものではなく全セルにわたって計算された巡回冗
長検査あるいはパリティのようなセルそのものに比べて
はるかに小さいチェックサムあるいは同様のセルシグネ
チャのいずれかを記憶することによって蓄積の要求をセ
ル全体からその一部に減少することができる。これらの
２つの方法の内で、方法（ii）は全セルからのデータに
関連しており、従って偽一致になりにくいという利点を
有している。
ェーズにおいては、そのブロックのデータを後で比較す
ることが必要であるから、図５のブロック６４で完全な
情報セルを記憶する必要がある。しかし（ｉ）例えばヘ
ッダ情報を含むセルの選択された部分あるいは（ii）セ
ルそのものではなく全セルにわたって計算された巡回冗
長検査あるいはパリティのようなセルそのものに比べて
はるかに小さいチェックサムあるいは同様のセルシグネ
チャのいずれかを記憶することによって蓄積の要求をセ
ル全体からその一部に減少することができる。これらの
２つの方法の内で、方法（ii）は全セルからのデータに
関連しており、従って偽一致になりにくいという利点を
有している。
【００５６】空きセルのための記憶の削減 セルを空きセルであると指定するには１ビットしか必要
ないから、全セルを記憶する必要なく、空きセル当りに
は１ビットだけ（プラスエンコードオーバヘッドとして
の少数のビット）を記憶すればよい。これによって、あ
る割合の空きセルがいつも存在する場合には、可変遅延
バッファの容量は同じ割合だけ減少できる。
ないから、全セルを記憶する必要なく、空きセル当りに
は１ビットだけ（プラスエンコードオーバヘッドとして
の少数のビット）を記憶すればよい。これによって、あ
る割合の空きセルがいつも存在する場合には、可変遅延
バッファの容量は同じ割合だけ減少できる。
【００５７】プログラム可能性 通常は予め決められている値、例えば、Ｌ、Ｍ、Ｎおよ
びｎmax は実際にはプログラマブルであり、その最適値
は予期されるトラヒックのタイプについての統計に合わ
せられる。このプログラムによる適応性を自動化して、
実際のトラヒック統計について測定された値にもとずい
て、最適パラメータを自動的に決定しても良い。
びｎmax は実際にはプログラマブルであり、その最適値
は予期されるトラヒックのタイプについての統計に合わ
せられる。このプログラムによる適応性を自動化して、
実際のトラヒック統計について測定された値にもとずい
て、最適パラメータを自動的に決定しても良い。
【図１】本発明は原理に従う誤りのない保護回線切替を
持つ非同期転送モード通信システムの関連する部分のブ
ロック図。
持つ非同期転送モード通信システムの関連する部分のブ
ロック図。
【図２】図１に示した誤りのない切替装置の一例の詳細
なブロック図。
なブロック図。
【図３】図１に示した誤りのない切替装置の他の一例の
詳細なブロック図。
詳細なブロック図。
【図４】本発明の原理に従う誤りのない回線保護切替装
置に用いられる遅延計算および確認手続きを実現する電
子回路を表わす流れ図。
置に用いられる遅延計算および確認手続きを実現する電
子回路を表わす流れ図。
【図５】本発明の原理に従う誤りのない回線保護切替の
過程で実行される調整、調整確認および監視手続きを実
行する電子回路を表わす流れ図。
過程で実行される調整、調整確認および監視手続きを実
行する電子回路を表わす流れ図。
【図６】サービス中に予備経路の長さが変化した場合の
本発明の原理に従う誤りのない切替の説明図の１。
本発明の原理に従う誤りのない切替の説明図の１。
【図７】サービス中に予備経路の長さが変化した場合の
本発明の原理に従う誤りのない切替の説明図の２。
本発明の原理に従う誤りのない切替の説明図の２。
【図８】サービス中に予備経路の長さが変化した場合の
本発明の原理に従う誤りのない切替の説明図の３。
本発明の原理に従う誤りのない切替の説明図の３。
【図９】サービス中に予備経路の長さが変化した場合の
本発明の原理に従う誤りのない切替の説明図の４。
本発明の原理に従う誤りのない切替の説明図の４。
４８ 選択手段 ３０ 切替手段 ３４ 制御できる時間遅延
フロントページの続き (72)発明者 ナレンドラ ケー．バンサル アメリカ合衆国 03053 ニューハンプシ ャー，ロンドンデリー，サットン プレイ ス 15 (72)発明者 シッド チャウドハリ アメリカ合衆国 08816 ニュージャーシ ィ，イースト ブランズウィック，リュー ズ レーン 309 (72)発明者 シャールク エス．マーチャント アメリカ合衆国 03053 ニューハンプシ ャー，ロンドンデリー，ウィンディング ポンド ロード 182 (72)発明者 ドナルド ジェームス ウェンプル アメリカ合衆国 05056 ヴァーモント, プライマウス，ボックス 33，エッチシー アール 70，ピックス ロード（番地な し)
Claims (48)
- 【請求項１】 アクティブ回線からデータを受信する手
段と；予備回線からデータを受信する手段と；アクティ
ブ回線のデータが予備回線のデータより進んでいるか遅
れているかを判定する手段と；アクティブ回線のデータ
あるいは予備回線のデータの一方を選択して、選択され
たデータを出力回線に接続する選択手段と；判定手段に
応動して進みデータを切替手段と選択手段の間の進み回
線に接続し、進み回線は進みデータが遅れデータに比べ
て進んでいると期待される最大量までの制御できる時間
遅延を含み、遅れデータを切替手段を選択手段に直接接
続する遅れ回線に接続する切替手段を含むことを特徴と
する誤りのない回線保護装置。 - 【請求項２】 請求項１に記載の装置において、進み回
線はアクティブ回線からのデータと予備回線からのデー
タが進み回線と遅れ回線で同期するような時間量の遅延
を有することを特徴とする誤りのない回線保護装置。 - 【請求項３】 請求項２に記載の装置において、進み回
線はそれに対して制御できる大きさの時間遅延を与える
ランダムアクセスメモリを含むことを特徴とする誤りの
ない回線保護装置。 - 【請求項４】 請求項１に記載の装置において、該判定
手段はアクティブ回線あるいは予備回線の一方から予め
定められたデータのセグメントを選択する手段とアクテ
ィブ回線あるいは予備回線の他方で、データの同じセグ
メントを見付ける手段とを含むことを特徴とする誤りの
ない回線保護装置。 - 【請求項５】 請求項４に記載の装置において、データ
の同じセグメントを見付ける手段はアクティブあるいは
予備回線の他方のデータのセグメントをアクティブある
いは予備回線の他方の下流の最大距離まで、アクティブ
あるいは予備回線の一方からのデータの予め定めたセグ
メントと順次に比較する手段を含むことを特徴とする誤
りのない回線保護装置。 - 【請求項６】 請求項１に記載の装置において、さらに
判定手段に応動してアクティブ回線と予備回線から受信
されたデータを同期する手段を含むことを特徴とする誤
りのない回線保護装置。 - 【請求項７】 請求項６に記載の装置において、該同期
手段は進み回線の遅延の大きさを制御することを特徴と
する誤りのない回線保護装置。 - 【請求項８】 請求項１に記載の装置において、該判定
手段はアクティブ回線からのデータと予備回線からのデ
ータの進みあるいは遅れの大きさを確認する手段を含む
ことを特徴とする誤りのない回線切替装置。 - 【請求項９】 請求項８に記載の装置において、該判定
手段はさらにアクティブ回線あるいは予備回線のいずれ
かが進みデータを運んでいるかの判定とアクティブ回線
と予備回線の間の進みあるいは遅れの大きさの確認を予
め定められた回数繰返し、いずれの回線が進みデータを
運んでいるかの初期の判定と進みあるいは遅れの大きさ
の確認を確かめる装置を含むことを特徴とする誤りのな
い回線保護装置。 - 【請求項１０】 請求項９に記載の装置において、予め
定められた回数は約５から１０回であることを特徴とす
る誤りのない回線保護装置。 - 【請求項１１】 請求項６に記載の装置において、同期
手段はさらに進み回線と遅れ回線のデータの予め定めら
れた数の順次のセグメントが同一であることを検査する
ことによって、アクティブ回線からのデータと予備回線
からのデータが同期していることを確認する手段を含む
ことを特徴とする誤りのない回線保護装置。 - 【請求項１２】 請求項１１に記載の装置において、該
予め定められたセグメントの数は約５から約１０である
ことを特徴とする誤りのない回線保護装置。 - 【請求項１３】 請求項６に記載の装置において、該同
期手段はさらに進み回線と遅れ回線のデータに連続した
同期が存在するかどうかを判定する確率的同期モニタを
含むことを特徴とする誤りのない回線保護装置。 - 【請求項１４】 第１の経路を通して第１の位置から第
２の位置にデータを伝送するアクティブ回線と；第２の
経路を通して第１の位置から第２の位置にデータを伝送
する予備回線と；アクティブ回線のデータあるいは予備
回線のデータのいずれが他方の回線のデータより進んで
いるかと、他方の回線のデータよりそのデータが進んで
いる量を判定する手段と；アクティブ回線と予備回線の
内の進んでいる方のデータがアクティブ回線と予備回線
の内の他方のデータより進むと予期される最大の量まで
の遅延を提供することができる可変遅延装置と；判定手
段に応動してアクティブ回線と予備回線の内の進んでい
る方を可変遅延装置に切替える手段と；判定手段に応動
してアクティブ回線と予備回線のデータを同期するよう
可変遅延装置の遅延を調整する手段と；少くとも２本の
入力と１本の出力を有する選択素子と；可変遅延装置の
出力を選択素子の入力に向ける手段と；アクティブ回線
と予備回線の内の遅れている方を、遅れ回線のデータを
可変遅延装置によって提供できる最大の遅延より小さい
最大の遅延を越えない遅れを与えることができる素子を
通して選択素子の第２の入力に向ける手段とを含むこと
を特徴とする誤りのない回線保護装置。 - 【請求項１５】 非同期転送モードのデータを伝送する
通信方式において、 アクティブ回線からユーザセルと空きセルを含む非同期
転送モードのデータを受信する手段と；アクティブ回線
からのユーザセルおよび空きセルと同一のユーザセルと
空きセルを含む非同期転送モードのデータを予備回線か
ら送信する手段と；アクティブ回線および予備回線から
の少くともユーザセルに応動して、アクティブ回線ある
いは予備回線のユーザセルがアクティブ回線、予備回線
の他方のユーザセルより進んでいるか、遅れているかを
判定する手段と；アクティブ回線からの非同期転送モー
ドのデータあるいは予備回線からの非同期転送モードの
データの内の一方を選択して選択されたデータを出力回
線に向ける手段と；判定手段に応動して進んでいる非同
期転送モードのデータを切替手段と選択手段の間の進み
回線に向け、進み回線は進んでいる方の非同期転送モー
ドのデータが、遅れている非同期転送モードのデータよ
り進んでいると予期される最大量までの制御できる時間
遅延を含み、遅れている非同期転送モードのデータを切
替手段と選択手段を直接接続する遅れ回線に接続する切
替手段とを含むことを特徴とする誤りのない回線保護装
置。 - 【請求項１６】 請求項１５に記載の装置において、進
み回線の制御できる遅延の量は進み回線に向けられた非
同期転送モードの空きセルの数を変化することによって
変化されることを特徴とする誤りのない回線保護装置。 - 【請求項１７】 請求項１６に記載の装置において、変
化手段は進み回線に向けられた非同期転送モードデータ
から選択された空きセルとを削除する手段を含むことを
特徴とする誤りのない回線保護装置。 - 【請求項１８】 請求項１５に記載の装置において、さ
らに判定手段に応動して進み回線と遅れ回線の非同期転
送モードデータ中のセルを同期する手段を含むことを特
徴とする誤りのない回線保護装置。 - 【請求項１９】 請求項１８に記載の装置において、同
期手段は進み回線に存在する時間遅れの量を制御するこ
とを特徴とする誤りのない回線保護装置。 - 【請求項２０】 請求項１８に記載の装置において、さ
らに進み回線と遅れ回線の先に同期していたセルに同期
外れを生じさせるようなアクティブ回線と予備回線に関
連した経路長の変化に応動して進み回線の制御可能な時
間遅延を調整して進み回線と遅れ回線のセルを再同期す
る手段を含むことを特徴とする誤りのない回線保護装
置。 - 【請求項２１】 請求項２０に記載の装置において、経
路長の変化に応動する手段は、アクティブ回線あるいは
予備回路のいずれかからの非同期伝送モードのデータを
進み回線、遅れ回線に向けるかを変更する手段を含むこ
とを特徴とする誤りのない回線保護装置。 - 【請求項２２】 非同期転送モードデータを送信する第
１の局と；非同期転送モードデータを受信する第２の局
と；第１の局から第２の局に対してユーザセルと空きセ
ルを含む非同期転送モードデータを伝送するアクティブ
回線と；アクティブ回線が運ばれる経路とは物理的に異
り、第２の局で非同期転送モードデータの間に進みある
いは遅れが生ずるような経路に沿ってユーザセルと空き
セルを含む非同期転送モードデータを伝送する予備回線
と；アクティブ回線と予備回線の非同期転送モードデー
タに応動してアクティブ回線と予備回線のデータの間の
進みあるいは遅れの極性と大きさを判定する手段と；ア
クティブ回線あるいは予備回線からの非同期転送モード
データの一方を選択して選択されたデータを出力回線に
切替える第２の局における手段と；判定手段に応動し
て、進み回線は進んでいる非同期転送モードデータが遅
れている非同期転送モードデータに比べて進んでいると
予期される最大量の制御できる時間遅延を含むものとし
て進んでいる非同期転送モードデータを切替手段と選択
手段の間の進み回線に向け、遅れている非同期転送モー
ドのデータを切替手段を選択手段に直接接続する遅れ回
線に向けるような切替手段と；判定手段に応動して進み
回線の遅延を制御して、進み回線と遅れ回線の非同期転
送モードデータを同期させる手段と；進み回線と遅れ回
線の非同期転送モードデータに応動して、これらの２回
線のデータの同期を監視する手段とを含むことを特徴と
する非同期転送モード通信ネットワーク。 - 【請求項２３】 非同期転送モードの通信ネットワーク
の誤りのない保護切替を実行する方法において：ネット
ワーク中の第２の点からアクティブ回線を通して送られ
た非同期転送モードのデータをネットワーク中の第１の
点で受信し、非同期転送モードのデータは第１の点から
第２の点に伝送された情報を表わすユーザセルとひとつ
あるいはそれ以上の空きセルを含み；ネットワーク中の
第２の点から予備回線を通して送られた非同期転送モー
ドのデータをネットワーク中の第１の点で受信し、非同
期転送モードのデータはユーザセルと空きセルを含み；
アクティブ回線から受信された非同期転送モードのデー
タと予備回線から受信された非同期転送モードのデータ
の間の進みあるいは遅れの大きさと極性を判定し；進ん
でいる非同期転送モードのデータを、進んでいるデータ
が遅れているデータより進んでいる最大量までの制御で
きる時間遅延を有する進み回線に向け；遅れている非同
期転送モードのデータを進み回線の時間遅延の最大量よ
り短い最大の時間遅延を有する遅れ回線に向け；進み回
線の非同期転送モードのデータが、遅れ回線の非同期転
送モードのデータと同期するように進み回線と遅れ回線
の両方あるいは一方の遅延の量を制御し；進み回線ある
いは遅れ回線の一方を選択して、選択された回線を出力
に接続する段階を含むことを特徴とする誤りのない保護
切替を実行する方法。 - 【請求項２４】 請求項２３に記載の方法において、さ
らに；アクティブ回線からのデータと予備回線からのデ
ータの進みあるいは遅れの変化に応動して、アクティブ
回線あるいは予備回線のいずれからの非同期転送モード
のデータを進み回線に向けるか予備回線に向けるかを変
化する段階を含むことを特徴とする誤りのない保護切替
を実行する方法。 - 【請求項２５】 請求項２３に記載の方法において、さ
らに；アクティブ回線からのデータと予備回線からのデ
ータの間の進みあるいは遅れの変化に応動して、進み回
線の制御できる時間遅延の量を変化する段階を含むこと
を特徴とする誤りのない保護切替を実行する方法。 - 【請求項２６】 請求項２３に記載の方法において、さ
らにアクティブ回線と予備回線からのデータのいずれを
出力回線に接続するかを誤りのない方法で切替える段階
を含むことを特徴とする誤りのない保護切替を実行する
方法。 - 【請求項２７】 請求項６に記載の装置において、同期
手段はアクティブ回線と予備回線のデータの同期が失な
われたことに応動して予め定められた速度で制御できる
時間遅延の量を変化することを特徴とする誤りのない回
線保護装置。 - 【請求項２８】 請求項６に記載の装置において、さら
に同期手段によって同期されたデータの同期を監視する
手段を含むことを特徴とする誤りのない回線保護装置。 - 【請求項２９】 請求項１に記載の装置において、切替
手段は２×２のスイッチを含むことを特徴とする誤りの
ない回線保護装置。 - 【請求項３０】 請求項９に記載の装置において、該予
め定められた数はプログラムできることを特徴とする誤
りのない回線保護装置。 - 【請求項３１】 請求項９に記載の装置において、該予
め定められた数は適応的にプログラムできることを特徴
とする誤りのない回線切替装置。 - 【請求項３２】 請求項１１に記載の装置において、該
予め定められた数はプログラムできることを特徴とする
誤りのない回線保護装置。 - 【請求項３３】 請求項１１に記載の装置において、該
予め定められた数は適応的にプログラムできることを特
徴とする誤りのない回線保護装置。 - 【請求項３４】 請求項５に記載の装置において、該最
大の距離はプログラムできることを特徴とする誤りのな
い回線保護装置。 - 【請求項３５】 請求項５に記載の装置において、該最
大の距離は適応的にプログラムできることを特徴とする
誤りのない回線保護装置。 - 【請求項３６】 請求項２８に記載の装置において、該
同期監視手段はアクティブ回線と予備回線から受信され
たセルが所定の連続した数だけ異ることに応動してアク
ティブ回線と予備回線から受信されたデータが同期して
いないことを判定することを特徴とする誤りのない回線
保護装置。 - 【請求項３７】 請求項３６に記載の装置において、該
予め定められた連続の数はプログラムできることを特徴
とする誤りのない回線保護装置。 - 【請求項３８】 請求項３６に記載の装置において、該
予め定められた連続の数は適応的にプログラムできるこ
とを特徴とする誤りのない回線保護装置。 - 【請求項３９】 請求項３６に記載の装置において、該
同期監視手段はアクティブ回線と予備回線からのセルを
比較して、アクティブ回線と予備回線からのセルが予め
定められた関係を持つときには一致出力信号を発生する
手段を含むことを特徴とする誤りのない回線保護装置。 - 【請求項４０】 請求項３９に記載の装置において、該
比較手段はアクティブ回線あるいは予備回線の内の一方
の予め定められたセルと、アクティブ回線あるいは予備
回線の内の一方からの該予め定められたセルとは異るア
クティブおよび予備回線の内の他方からの予め定められ
たセルに応動して一致出力信号を発生することを特徴と
する誤りのない回線保護装置。 - 【請求項４１】 請求項１に記載の装置において、さら
にアクティブ回線および予備回線に空きセルを追加した
り削除したりする手段を含むことを特徴とする誤りのな
い回線保護装置。 - 【請求項４２】 請求項１に記載の装置において、該判
定手段はアクティブ回線あるいは予備回線の一方からの
セルの選択された部分を蓄積し、蓄積された部分をアク
ティブ回線あるいは予備回線の他方のセルの対応する部
分と比較する手段を含むことを特徴とする誤りのない回
線保護装置。 - 【請求項４３】 請求項１に記載の装置において、判定
手段はアクティブ回線および予備回線の内の一方からの
セルの少くとも一部から誘導された計算された値を蓄積
し、計算された値をアクティブ回線あるいは予備回線の
内の他方からのセルの少くとも一部から誘導された計算
された値と比較する手段を含むことを特徴とする誤りの
ない回線保護装置。 - 【請求項４４】 請求項１４に記載の装置において、可
変遅延装置は空きセルの予め定められた部分を蓄積する
ことを特徴とする誤りのない回線保護装置。 - 【請求項４５】 請求項４３に記載の装置において、計
算値はチェックサムであることを特徴とする誤りのない
回線保護装置。 - 【請求項４６】 請求項４３に記載の装置において、計
算値は巡回冗長チェックであることを特徴とする誤りの
ない回線保護装置。 - 【請求項４７】 請求項４３に記載の装置において、計
算値はパリティに関する値であることを特徴とする誤り
のない回線保護装置。 - 【請求項４８】 請求項４１に記載の装置において、追
加、削除される空きセルはローカルに挿入され、空きセ
ルである印が付けられていることを特徴とする誤りのな
い回線保護装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US852604 | 1992-03-17 | ||
| US07/852,604 US5285441A (en) | 1992-03-17 | 1992-03-17 | Errorless line protection switching in asynchronous transer mode (ATM) communications systems |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0614048A true JPH0614048A (ja) | 1994-01-21 |
Family
ID=25313773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5622893A Pending JPH0614048A (ja) | 1992-03-17 | 1993-03-17 | 非同期転送モード（ａｔｍ）通信方式における誤りのない回線保護切替 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5285441A (ja) |
| EP (1) | EP0566241A3 (ja) |
| JP (1) | JPH0614048A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5631896A (en) * | 1994-07-18 | 1997-05-20 | Nippon Telegraph And Telephone Corporation | Hitless path switching apparatus and method |
Families Citing this family (92)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5351134A (en) * | 1988-04-07 | 1994-09-27 | Canon Kabushiki Kaisha | Image communication system, and image communication apparatus and modem used in the system |
| US5357510A (en) * | 1992-02-19 | 1994-10-18 | Fujitsu Limited | Apparatus and a method for supervising and controlling ATM traffic |
| US5577196A (en) * | 1993-04-07 | 1996-11-19 | Sprint Communications Co. L.P. | Intelligent digital signal hitless protection switch |
| US5506956A (en) * | 1993-04-07 | 1996-04-09 | Sprint Communications Company L.P. | Error correction and channel restoration apparatus for T1 digital links |
| JP3249648B2 (ja) * | 1993-07-19 | 2002-01-21 | 富士通株式会社 | Ａｔｍ交換機及びその試験方法 |
| US5528599A (en) * | 1993-08-30 | 1996-06-18 | Motorola, Inc. | Method and apparatus of combining signals in a digital pipelined signal adder |
| FI98773C (fi) * | 1994-02-28 | 1997-08-11 | Nokia Telecommunications Oy | Menetelmä liikenteen jakamiseksi ATM-tekniikalla toteutetussa tietoliikenneverkossa |
| US6633561B2 (en) | 1994-05-05 | 2003-10-14 | Sprint Communications Company, L.P. | Method, system and apparatus for telecommunications control |
| US6314103B1 (en) | 1994-05-05 | 2001-11-06 | Sprint Communications Company, L.P. | System and method for allocating bandwidth for a call |
| US6430195B1 (en) | 1994-05-05 | 2002-08-06 | Sprint Communications Company L.P. | Broadband telecommunications system interface |
| CN1131622C (zh) | 1994-05-05 | 2003-12-17 | 斯普林脱通讯有限公司 | 电信控制的方法、系统和装置 |
| US6023474A (en) * | 1996-11-22 | 2000-02-08 | Sprint Communications C.O.L.P. | Broadband telecommunications system interface |
| US6172977B1 (en) * | 1994-05-05 | 2001-01-09 | Sprint Communications Company, L. P. | ATM direct access line system |
| US5991301A (en) * | 1994-05-05 | 1999-11-23 | Sprint Communications Co. L.P. | Broadband telecommunications system |
| US5920562A (en) * | 1996-11-22 | 1999-07-06 | Sprint Communications Co. L.P. | Systems and methods for providing enhanced services for telecommunication call |
| US6181703B1 (en) * | 1995-09-08 | 2001-01-30 | Sprint Communications Company L. P. | System for managing telecommunications |
| US6031840A (en) * | 1995-12-07 | 2000-02-29 | Sprint Communications Co. L.P. | Telecommunications system |
| US5926482A (en) | 1994-05-05 | 1999-07-20 | Sprint Communications Co. L.P. | Telecommunications apparatus, system, and method with an enhanced signal transfer point |
| DE4416718C2 (de) * | 1994-05-11 | 1997-08-21 | Siemens Ag | Schaltungsanordnung zum störungsfreien Umleiten eines Nachrichtenzellenstromes auf einen Ersatzweg |
| NZ287486A (en) * | 1994-05-27 | 1998-02-26 | British Telecomm | Delayed copy of transmitted data held in transmitter buffer for retransmission upon command from receiver in response to detection of received errors |
| US5436886A (en) * | 1994-07-14 | 1995-07-25 | Northern Telecom Limited | ATM switch in dual switch plane operation |
| EP0700229B1 (en) * | 1994-08-22 | 2006-06-28 | Fujitsu Limited | Connectionless communications system, test method, and intra-station control system |
| DE4432061C1 (de) * | 1994-09-09 | 1995-12-07 | Philips Patentverwaltung | Paketübertragungssystem |
| US5541912A (en) * | 1994-10-04 | 1996-07-30 | At&T Corp. | Dynamic queue length thresholds in a shared memory ATM switch |
| US5521916A (en) * | 1994-12-02 | 1996-05-28 | At&T Corp. | Implementation of selective pushout for space priorities in a shared memory asynchronous transfer mode switch |
| JP3623997B2 (ja) * | 1994-12-28 | 2005-02-23 | 富士通株式会社 | デジタル交換機間中継方式及びデジタル交換機 |
| US5606553A (en) * | 1995-02-28 | 1997-02-25 | Christie; Joseph M. | Cell processing for voice transmission |
| JP2768297B2 (ja) * | 1995-03-23 | 1998-06-25 | 日本電気株式会社 | データ転送方法とその装置 |
| GB9509484D0 (en) * | 1995-05-10 | 1995-07-05 | Gen Datacomm Adv Res | Atm network switch |
| SE506955C2 (sv) * | 1995-07-06 | 1998-03-09 | Ericsson Telefon Ab L M | ATM-flödesstyrning |
| JPH0974412A (ja) * | 1995-09-04 | 1997-03-18 | Fujitsu Ltd | Ａｔｍ交換網のａｐｓシステム |
| JP2812261B2 (ja) * | 1995-09-13 | 1998-10-22 | 日本電気株式会社 | Ａｔｍセルフロー制御装置 |
| WO1997028622A1 (en) * | 1996-02-02 | 1997-08-07 | Sprint Communications Company, L.P. | Atm gateway system |
| US5898830A (en) * | 1996-10-17 | 1999-04-27 | Network Engineering Software | Firewall providing enhanced network security and user transparency |
| US5870550A (en) * | 1996-02-26 | 1999-02-09 | Network Engineering Software | Web server employing multi-homed, moldular framework |
| US5826014A (en) * | 1996-02-06 | 1998-10-20 | Network Engineering Software | Firewall system for protecting network elements connected to a public network |
| DE69634769T2 (de) * | 1996-02-16 | 2006-03-23 | Alcatel | Optischer Schalter mit Synchronisation |
| US8117298B1 (en) | 1996-02-26 | 2012-02-14 | Graphon Corporation | Multi-homed web server |
| JP3473262B2 (ja) * | 1996-04-05 | 2003-12-02 | 株式会社日立製作所 | パケット通信装置 |
| US5940393A (en) * | 1996-05-28 | 1999-08-17 | Sprint Communications Co. L.P. | Telecommunications system with a connection processing system |
| US6205142B1 (en) * | 1996-08-16 | 2001-03-20 | Nortel Networks Limited | Inverse multiplexing of digital data |
| US6002689A (en) * | 1996-11-22 | 1999-12-14 | Sprint Communications Co. L.P. | System and method for interfacing a local communication device |
| NZ335503A (en) | 1996-11-22 | 2000-05-26 | Sprint Comm Company Lp | Detecting a call trigger in a telecommunications network without requiring a service platform to remain connected to the call |
| US6115380A (en) * | 1996-11-22 | 2000-09-05 | Sprint Communications Co., L.P. | Broadband telecommunications system |
| US6014378A (en) * | 1996-11-22 | 2000-01-11 | Sprint Communications Company, L.P. | Telecommunications tandem system for circuit-based traffic |
| JPH10173657A (ja) * | 1996-12-13 | 1998-06-26 | Fujitsu Ltd | 伝送装置 |
| US6067299A (en) * | 1997-04-16 | 2000-05-23 | Sprint Communications Company, L.P. | Communications system for providing ATM connections and echo cancellation |
| WO1998047308A1 (en) * | 1997-04-16 | 1998-10-22 | British Telecommunications Public Limited Company | Network testing |
| US6704327B1 (en) | 1997-05-09 | 2004-03-09 | Sprint Communications Company, L.P. | System and method for connecting a call |
| US6137800A (en) * | 1997-05-09 | 2000-10-24 | Sprint Communications Company, L. P. | System and method for connecting a call |
| US6178170B1 (en) | 1997-05-13 | 2001-01-23 | Sprint Communications Company, L. P. | System and method for transporting a call |
| AU7943098A (en) * | 1997-06-10 | 1998-12-30 | Digi-Tech Research And Development Limited | Methods and apparatus for line switching, correlating data streams and clock regeneration |
| US6839330B1 (en) * | 1997-07-15 | 2005-01-04 | Viasat, Inc. | Method and apparatus for improving asynchronous transfer mode operation over noisy, high speed wireless links |
| FR2769778B1 (fr) * | 1997-10-14 | 2000-10-27 | France Telecom | Procede de securisation de la transmission de cellules d'un systeme de telecommunication |
| DE59911944D1 (de) * | 1998-02-04 | 2005-05-25 | Siemens Ag | Verfahren zur synchronisierung von atm-zellen aufweisenden datenströmen |
| US6483837B1 (en) | 1998-02-20 | 2002-11-19 | Sprint Communications Company L.P. | System and method for connecting a call with an interworking system |
| US6563918B1 (en) | 1998-02-20 | 2003-05-13 | Sprint Communications Company, LP | Telecommunications system architecture for connecting a call |
| US6160871A (en) | 1998-04-10 | 2000-12-12 | Sprint Communications Company, L.P. | Communications test system |
| US6195330B1 (en) * | 1998-11-05 | 2001-02-27 | David C. Sawey | Method and system for hit-less switching |
| US6831927B1 (en) * | 1999-05-13 | 2004-12-14 | Lucent Technologies Inc. | Fault protection for hitless and errorless switching of telecommunications signals |
| US6515962B1 (en) | 1999-07-16 | 2003-02-04 | Alcatel | Hit-less switching pointer aligner apparatus and method |
| US6535481B1 (en) * | 1999-08-20 | 2003-03-18 | Nortel Networks Limited | Network data routing protection cycles for automatic protection switching |
| US6704314B1 (en) | 1999-12-15 | 2004-03-09 | Sprint Communications Company, L.P. | Method and apparatus to control cell substitution |
| US6665726B1 (en) * | 2000-01-06 | 2003-12-16 | Akamai Technologies, Inc. | Method and system for fault tolerant media streaming over the internet |
| US6587236B1 (en) * | 2000-01-07 | 2003-07-01 | Sprint Communications Company L.P. | Fiber optic errorless switching system |
| AU2001230971A1 (en) * | 2000-01-20 | 2001-07-31 | Megaxess, Inc. | Address translation table for fast atm protection switching |
| US6667954B1 (en) | 2000-02-10 | 2003-12-23 | Tellabs Operations, Inc. | Methods and apparatus for selecting the better cell from redundant streams within a cell-oriented environment |
| EP1182904A1 (en) * | 2000-08-21 | 2002-02-27 | Lucent Technologies Inc. | Protection switching for duplex ATM-PON systems |
| US6920105B1 (en) | 2000-09-15 | 2005-07-19 | Ciena Corporation | Interface receive for communications among network elements |
| US7054324B1 (en) * | 2000-09-15 | 2006-05-30 | Ciena Corporation | Interface transmitter for communications among network elements |
| US6914878B1 (en) | 2000-10-16 | 2005-07-05 | Telefonaktiebolaget Lm Ericsson (Publ) | Fault detection in multi-plane switch |
| US6966009B1 (en) | 2001-08-28 | 2005-11-15 | Tellabs Operations, Inc. | System and method for aligning data in a network environment |
| CA2456332C (en) * | 2001-08-30 | 2011-06-07 | Tellabs Operations, Inc. | System and method for communicating data using a common switch fabric |
| US6766482B1 (en) | 2001-10-31 | 2004-07-20 | Extreme Networks | Ethernet automatic protection switching |
| EP1525694A2 (en) | 2002-07-31 | 2005-04-27 | Tellabs Operations, Inc. | Methods and apparatus for improved communications networks |
| EP1467495B1 (en) * | 2003-04-11 | 2005-06-22 | Alcatel | Hitless protection switching between two redundant paths |
| JP4155088B2 (ja) * | 2003-04-18 | 2008-09-24 | 日本電気株式会社 | 情報処理装置 |
| US9582449B2 (en) | 2005-04-21 | 2017-02-28 | Violin Memory, Inc. | Interconnection system |
| US8452929B2 (en) * | 2005-04-21 | 2013-05-28 | Violin Memory Inc. | Method and system for storage of data in non-volatile media |
| US9286198B2 (en) | 2005-04-21 | 2016-03-15 | Violin Memory | Method and system for storage of data in non-volatile media |
| CA2597692A1 (en) * | 2005-04-21 | 2006-11-02 | Violin Memory, Inc. | Interconnection system |
| US8112655B2 (en) * | 2005-04-21 | 2012-02-07 | Violin Memory, Inc. | Mesosynchronous data bus apparatus and method of data transmission |
| US9384818B2 (en) | 2005-04-21 | 2016-07-05 | Violin Memory | Memory power management |
| US7974202B2 (en) | 2005-05-06 | 2011-07-05 | Corrigent Systems, Ltd. | Tunnel provisioning with link aggregation |
| US7545740B2 (en) * | 2006-04-07 | 2009-06-09 | Corrigent Systems Ltd. | Two-way link aggregation |
| US7656791B1 (en) | 2006-07-19 | 2010-02-02 | Pmc-Sierra, Inc. | Systems and methods for hitless equipment protection |
| US8028186B2 (en) * | 2006-10-23 | 2011-09-27 | Violin Memory, Inc. | Skew management in an interconnection system |
| US7626930B2 (en) * | 2006-11-13 | 2009-12-01 | Corrigent Systems Ltd. | Hash-based multi-homing |
| US7697525B2 (en) * | 2006-12-21 | 2010-04-13 | Corrigent Systems Ltd. | Forwarding multicast traffic over link aggregation ports |
| US7782765B2 (en) * | 2007-01-22 | 2010-08-24 | Harris Stratex Networks Operating Corporation | Distributed protection switching architecture for point-to-point microwave radio systems |
| CN102264010B (zh) * | 2010-05-27 | 2014-05-07 | 华为技术有限公司 | 一种pon拉远的方法及设备 |
| JP7041356B2 (ja) * | 2018-11-13 | 2022-03-24 | 日本電信電話株式会社 | 伝送装置、伝送システム及び遅延調整方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4477895A (en) * | 1980-05-02 | 1984-10-16 | Harris Corporation | Synchronized protection switching arrangement |
| JP2677418B2 (ja) * | 1989-06-22 | 1997-11-17 | 富士通株式会社 | Ａｔｍスイッチの系切換方式 |
| US5051979A (en) * | 1990-06-28 | 1991-09-24 | At&T Bell Laboratories | Method and apparatus for errorless switching |
-
1992
- 1992-03-17 US US07/852,604 patent/US5285441A/en not_active Expired - Lifetime
-
1993
- 1993-03-11 EP EP93301851A patent/EP0566241A3/en not_active Withdrawn
- 1993-03-17 JP JP5622893A patent/JPH0614048A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5631896A (en) * | 1994-07-18 | 1997-05-20 | Nippon Telegraph And Telephone Corporation | Hitless path switching apparatus and method |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0566241A3 (en) | 1995-01-25 |
| EP0566241A2 (en) | 1993-10-20 |
| US5285441A (en) | 1994-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0614048A (ja) | 非同期転送モード（ａｔｍ）通信方式における誤りのない回線保護切替 | |
| US5949755A (en) | ATM emulated path protection | |
| US7289432B2 (en) | High speed switching router using APS and method for switching the same | |
| US8190966B1 (en) | Systems and methods for implementing end-to-end checksum | |
| US6426941B1 (en) | Hitless ATM cell transport for reliable multi-service provisioning | |
| JPH0851441A (ja) | 通信セル流を代替経路に障害なしで迂回するための方法および回路装置 | |
| JPH0851442A (ja) | 冗長的に伝送される通信セル流の同期方法および同期回路装置 | |
| JP2001520493A (ja) | 電気通信システムにおけるセル伝送保護方法 | |
| US7046623B2 (en) | Fault recovery system and method for inverse multiplexed digital subscriber lines | |
| US6600745B1 (en) | Cell aligners | |
| JP2002354027A (ja) | リアセンブリ手段、サーキットエミュレーションサービス装置及びａｔｍ同期制御方法 | |
| JP5019984B2 (ja) | 通信装置およびソースクロック再生方法 | |
| US6510166B2 (en) | Stuffing filter mechanism for data transmission signals | |
| JP4724679B2 (ja) | パケット転送装置及びパケット転送方法 | |
| US5475675A (en) | Apparatus and method for non-stop switching in asynchronous transfer mode | |
| US6515962B1 (en) | Hit-less switching pointer aligner apparatus and method | |
| JP3076456B2 (ja) | 同期制御方式 | |
| JP2002354011A (ja) | ２重化切替システム | |
| JP3372075B2 (ja) | 同期制御方式 | |
| JP3087147B2 (ja) | 同期維持制御方式 | |
| JP3067369B2 (ja) | セル配列同期機能を有するａｔｍ通信装置 | |
| JP2997643B2 (ja) | ２重化処理装置 | |
| JP4228807B2 (ja) | 多重化通信装置 | |
| JP2868398B2 (ja) | 伝送路切替装置 | |
| JP2828140B2 (ja) | Ａｔｍスイッチ切替方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010627 |