JPH0614000A - パッケージのユニット誤実装防止装置 - Google Patents

Abstract

(57)【要約】 【目的】 簡単なハードウェア構成で、パッケージの誤
実装防止処理を行う。 【構成】 共通部２のチャネルクロック発生部３から各
チャネルパッケージ１１〜１ｍに対してチャネルクロッ
ク３１〜３ｍが送出され、このチャネルクロックに応じ
て各チャネルパッケージの実装信号発生部４から自パッ
ケージの種別を示す実装信号４１〜４ｍが送出される。
そして、共通部２の誤実装検出部５によって、各チャネ
ルパッケージからの実装信号が多重された多重化実装信
号４０と比較用実装信号とが比較され、両者の不一致よ
りチャネルパッケージの誤実装が検出される。誤実装が
検出されると、誤実装表示部６にその旨が表示され、禁
止パターン挿入部７で、誤実装チャネルパッケージが占
有するデータハイウェイのタイムスロットに対して禁止
パターンが挿入される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データ伝送装置のユニ
ットへのパッケージの誤実装の検出および対策処理を行
うパッケージのユニット誤実装防止装置に関する。

【０００２】

【従来の技術】図４は従来の多重化装置の一例を示すブ
ロック図である。この多重化装置は、各チャネルに対応
して設けられた複数のチャネルパッケージ１０１と、各
チャネルパッケージ１０１のデータを多重・分離する共
通部１０２とを備えている。この例ではチャネルパッケ
ージ数を４としている。なお、図中＃１〜＃４はチャネ
ルの番号を示す。各チャネルパッケージ１０１は、中央
処理装置（以下、ＣＰＵと記す。）を含む処理部１０３
を有し、共通部１０２もＣＰＵを含む処理部１０４を有
し、各チャネルパッケージ１０１の処理部１０３と共通
部１０２の処理部１０４とは互いに接続されている。ま
た、共通部１０２の処理部１０４にはコンソール１０５
が接続されている。共通部１０２には、各チャネルパッ
ケージ１０１の入出力データ１０６を多重・分離処理す
る多重・分離部１０７が設けられている。この多重・分
離部１０７には、共通部１０２と他装置間のデータハイ
ウェイ１０８が接続されている。

【０００３】この多重化装置は、各チャネルパッケージ
１０１からのデータ信号が共通部１０２の多重・分離部
１０７で多重化され共通部１０２より外部へ出力され、
逆に外部より受信した多重化データが共通部１０２の多
重・分離部１０７で分離されて各チャネルパッケージ１
０１に入力されるシステムになっている。

【０００４】ここで多重化装置は、各チャネルパッケー
ジ１０１が着脱自在でり、また、各チャネルごとにパッ
ケージＩＮＦ１とパッケージＩＮＦ２の２種類のパッケ
ージを実装可能であるとする。図５はチャネル＃１〜＃
４のスロット（装着部）１１１と共通部１０２を簡略に
示した図である。そして、どのチャネルにどちらのパッ
ケージを実装するかによって、以下に示す構成（１）、
構成（２）の２通りの構成が可能になっている。

【０００５】構成（１）：チャネル＃１〜＃４の全てに
パッケージＩＮＦ２を実装 構成（２）：チャネル＃２、＃４のみにパッケージＩＮ
Ｆ１を実装、チャネル＃１、＃３は非実装

【０００６】この多重化装置では、パッケージＩＮＦ１
の入出力データ１０６は外部と共通部１０２間のデータ
ハイウェイ１０８上の２タイムスロット分を占有し、パ
ッケージＩＮＦ２の入出力データ１０６は１タイムスロ
ット分を占有するものとする。ここで、スロット＃１に
パッケージＩＮＦ２が誤って実装され、スロット＃２、
＃４にパッケージＩＮＦ１が実装された場合を考える。
この場合、図６に示すように、スロット＃２、＃４のパ
ッケージＩＮＦ１はＳ１に示すタイムスロットを占有
し、スロット＃１のパッケージＩＮＦ２はＳ２に示すタ
イムスロットを占有するため、Ｓ３に示すようにタイム
スロットＴＳ１でデータがぶつかり、正常なデータ伝送
が行われなくなってしまう。なお、図６においてＴＳ１
〜ＴＳ４はデータハイウェイ１０８上のタイムスロット
を示す。

【０００７】このため従来より、誤って実装されたスロ
ット＃１のパッケージＩＮＦ２がスロット＃２のパッケ
ージＩＮＦ１のタイムスロットに影響を与えないよう
に、スロット＃１のパッケージＩＮＦ２に対して禁止処
理を行う誤実装対策処理が採られている。

【０００８】この誤実装対策処理を含む従来の誤実装防
止方式では、まずコンソール１０５等より共通部１０２
の処理部１０４内にチャネルパッケージの実装情報をロ
ードし、次にこの実装情報を基に処理部１０４内のＣＰ
Ｕが、各チャネルパッケージに対して実装可能な構成を
示す実装識別信号を作成し各チャネルパッケージに送出
する。各チャネルパッケージでは、処理部１０３内のＣ
ＰＵが、前述の実装識別信号と自パッケージのインタフ
ェース種別を示す信号とを比較し、不一致時に誤実装を
検出すると共に共通部１０２に対して誤実装検出信号を
送出する。共通部１０２は、誤実装検出信号を受信する
と処理部１０４内のＣＰＵにて誤実装対策処理を行う。

【０００９】

【発明が解決しようとする課題】しかしながら、上述の
従来の誤実装防止方式では、共通部１０２における実装
識別信号の作成、誤実装対策処理や、チャネルパッケー
ジ１０１における誤実装検出動作のために、共通部１０
２、チャネルパッケージ１０１共にＣＰＵを使用する必
要があるため、ハードウェア構成の規模が大きくなり、
コストが高くなるという問題点があった。

【００１０】そこで本発明の目的は、簡単なハードウェ
ア構成で、パッケージの誤実装防止処理を実現できるよ
うにしたパッケージのユニット誤実装防止装置を提供す
ることにある。

【００１１】

【課題を解決するための手段】請求項１記載の発明のパ
ッケージのユニット誤実装防止装置は、各チャネルに対
応する着脱自在な複数のチャネルパッケージとこのチャ
ネルパッケージのデータを多重・分離する共通部とを備
えたデータ伝送装置のユニットにおける共通部に設けら
れ、各チャネルパッケージに対して各チャネルパッケー
ジ毎に異なる位相を持つチャネルクロックを送出するチ
ャネルクロック発生手段と、各チャネルパッケージに設
けられ、チャネルクロック発生手段からのチャネルクロ
ックに応じて、チャネルパッケージごとに割り当てられ
たデータ幅を持つタイムスロット上に、自パッケージの
種別を示す実装信号を送出する実装信号発生手段と、共
通部に設けられ、各チャネルパッケージからの実装信号
が多重された多重化実装信号と各チャネルパッケージの
正しい実装状態を示す比較用実装信号とを比較して、両
者の不一致よりチャネルパッケージの誤実装を検出する
誤実装検出手段とを備えたものである。

【００１２】このパッケージのユニット誤実装防止装置
では、共通部のチャネルクロック発生手段から各チャネ
ルパッケージに対してチャネルクロックが送出され、こ
のチャネルクロックに応じて各チャネルパッケージの実
装信号発生手段から実装信号が送出される。そして、共
通部の誤実装検出手段によって、各チャネルパッケージ
からの実装信号が多重された多重化実装信号と比較用実
装信号とが比較され、両者の不一致よりチャネルパッケ
ージの誤実装が検出される。

【００１３】請求項２記載の発明のパッケージのユニッ
ト誤実装防止装置は、請求項１記載の発明において、共
通部に、誤実装検出手段によって誤実装が検出されたと
きにその旨を表示する誤実装表示手段と、誤実装検出手
段によって誤実装が検出されたときに誤実装チャネルパ
ッケージが占有するデータハイウェイのタイムスロット
に対して誤実装チャネルパッケージのデータを禁止する
ための禁止パターンを挿入する禁止パターン挿入手段と
を設けたものである。

【００１４】このパッケージのユニット誤実装防止装置
では、誤実装検出手段によって誤実装が検出されたとき
には、誤実装表示手段によってその旨が表示されると共
に、禁止パターン挿入手段によって誤実装チャネルパッ
ケージが占有するデータハイウェイのタイムスロットに
対して禁止パターンが挿入され、他のチャネルへの影響
が防止される。

【００１５】

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図１ないし図３は本発明の一実施例に係る
ものである。

【００１６】図１は本実施例のデータ伝送装置としての
多重化装置の構成を示すブロック図である。この多重化
装置は、各チャネルに対応して設けられたｍ個のチャネ
ルパッケージ１１〜１ｍと、各チャネルパッケージのデ
ータを多重・分離する共通部２とを備えている。共通部
２には、各チャネルパッケージに対して各チャネルパッ
ケージ毎に異なる位相を持つチャネルクロック３１〜３
ｍを送出するチャネルクロック発生部３が設けられてい
る。一方、各チャネルパッケージ１１〜１ｍには、チャ
ネルクロック発生部３からのチャネルクロックに応じ
て、チャネルパッケージごとに割り当てられたデータ幅
を持つタイムスロット上に、自パッケージの種別を示す
実装信号４１〜４ｍを送出する実装信号発生部４が設け
られている。また、共通部２には、各チャネルパッケー
ジからの実装信号４１〜４ｍが多重された多重化実装信
号４０を入力する誤実装検出部５が設けられている。こ
の誤実装検出部５は、チャネルクロックを基にチャネル
パッケージ毎に割り当てられたデータ幅のタイムスロッ
ト上に、正しい実装状態における各チャネルパッケージ
のインタフェース種別を示す複数ビットからなる信号が
挿入された比較用実装信号を生成し、この比較用実装信
号と多重化実装信号４０とを比較して、両者の不一致よ
りチャネルパッケージの誤実装を検出するようになって
いる。

【００１７】共通部２にはさらに、誤実装検出部５によ
って誤実装が検出されたときにその旨を表示する誤実装
表示部６と、各チャネルパッケージからのデータ信号を
入力し、誤実装検出部５によって誤実装が検出されたと
きに誤実装チャネルパッケージが占有するデータハイウ
ェイのタイムスロットに対して誤実装チャネルパッケー
ジのデータを禁止するための禁止パターンを挿入する禁
止パターン挿入部７と、この禁止パターン挿入部７の後
段に設けられ、各チャネルパッケージからのデータ信号
を多重化して外部へ出力する多重化部８と、外部からの
多重データを分離して各チャネルパッケージへ送出する
分離部９とが設けられている。

【００１８】次に本実施例の動作について説明する。な
お、以下の説明では、従来技術の説明における例と同様
に、チャネルパッケージの実装数が４で、実装構成とし
ては構成（１）、構成（２）の２種類が可能で、構成
（２）においてスロット＃１にパッケージＩＮＦ２が誤
実装された場合を例にとって説明する。

【００１９】図２は本実施例の動作を説明するためのタ
イミングチャートである。（ａ）に示すように、１フレ
ームの時間をＴとし、タイムスロットをＴＳ１〜ＴＳｍ
とし、各タイムスロットはｎビットで構成されていると
する。共通部２のチャネルクロック発生部３は、（ｂ）
に示すように、各チャネルパッケージ１１〜ｍに対し
て、チャネルクロックをＴ／ｍずつずらして送出する。
各チャネルパッケージ１１〜ｍの実装信号発生部４はチ
ャネルクロックに応じて実装信号４１〜４ｍを送出す
る。この実装信号４１〜４ｍは多重化され（ｃ）に示す
多重実装信号４０として共通部２の誤実装検出部５に入
力される。

【００２０】ここで、本例ではインタフェースの種類が
２であるため、実装信号は２ビットの構成で、以下の３
通りであるものとする。すなわち、非実装時は（０，
０）、パッケージＩＮＦ１実装時は（１，０）、パッケ
ージＩＮＦ２実装時は（０，１）とする。また、チャネ
ルパッケージの数が４であるため、各チャネルパッケー
ジ毎の実装信号に割り当てられるデータ幅はＴ／４とな
り、全体では図２におけるＴＳ１〜ＴＳ４を各チャネル
パッケージの実装信号として占有するものとする。

【００２１】図３は本実施例における誤実装検出動作を
示す説明図である。（ａ）に示すように、本例では、チ
ャネル＃１〜＃４のスロット２１に対して、スロット＃
２、＃４にパッケージＩＮＦ１が実装され、スロット＃
１にパッケージＩＮＦ２が誤実装されている。正しい実
装状態は、スロット＃２、＃４にパッケージＩＮＦ１が
実装され、スロット＃１、＃３は空という状態であるか
ら、誤実装検出部５で作成される比較用実装信号は
（ｂ）に示すようになる。一方、多重実装信号４０は
（ｃ）に示すようになる。誤実装検出部５は、比較用実
装信号と多重実装信号４０を比較し、（ｅ）に示すタイ
ムスロットＴＳ１〜ＴＳ４のうちＴＳ１において比較用
実装信号が（０，０）に対して多重実装信号が（０，
１）のため、両者が不一致であることを確認できる。そ
して、ＴＳ１はスロット＃１に対応するタイムスロット
であるため、誤実装検出部５によって、スロット＃１の
パッケージＩＮＦ２が誤実装であることが検出される。

【００２２】誤実装検出部５は、誤実装を検出すると誤
実装検出信号を誤実装表示部６と禁止パターン挿入部７
に送出する。誤実装表示部６は、誤実装検出信号に応じ
て誤実装の旨を表示する。また、禁止パターン挿入部７
は、誤実装検出信号に応じて図３（ｄ）に示すような禁
止信号を出力し、誤実装チャネルパッケージが占有する
データハイウェイのタイムスロットに対して挿入する。
この禁止信号は、図３（ｄ）に示すように、“Ｌ”レベ
ル区間において、誤実装チャネルパッケージであるスロ
ット＃１のパッケージＩＮＦ２のデータをインヒビット
（禁止）するように動作する。従来技術の説明で述べた
ように、誤実装対策処理が行われない場合には図６に示
すようにタイムスロットＴＳ１においてデータがぶつか
ってしまうが、上述の禁止パターン挿入部７の動作の結
果、タイムスロットＴＳ１におけるデータのぶつかりが
防止され、正常なデータ伝送が可能となる。

【００２３】このように本実施例によれば、共通部側で
チャネルクロックを発生し、チャネルパッケージ側では
このチャネルクロックに応じてチャネルパッケージのイ
ンタフェース種別を示す複数ビットからなる実装信号を
出力し、共通部側でこの実装信号と比較用実装信号とを
比較して誤実装を検出するようにしたので、パッケージ
からの実装信号のビットの割り付けを変えることによ
り、容易にチャネルパッケージとして実装できるインタ
フェース種別を変更することができる。また、誤実装検
出動作がソフトウェアに依存しないことから、ハードウ
ェア構成の規模を小さくすることができる。

【００２４】

【発明の効果】以上説明したように本発明によれば、共
通部側でチャネルクロックを発生し、チャネルパッケー
ジ側ではこのチャネルクロックに応じて自パッケージの
種別を示す実装信号を出力し、共通部側でこの実装信号
と比較用実装信号とを比較して誤実装を検出するように
したので、簡単なハードウェア構成で、パッケージの誤
実装防止処理を実現することができるという効果があ
る。

【図面の簡単な説明】

【図１】本発明の一実施例における多重化装置の構成を
示すブロック図である。

【図２】一実施例の動作を説明するためのタイミングチ
ャートである。

【図３】一実施例における誤実装検出動作を示す説明図
である。

【図４】従来の多重化装置の構成を示すブロック図であ
る。

【図５】図４の多重化装置のスロットと共通部を簡略に
示した図である。

【図６】図４の多重化装置におけるチャネルパッケージ
の多重化データのタイムスロット割り当ての例を示す説
明図である。

【符号の説明】

２ 共通部 ３ チャネルクロック発生部 ４ 実装信号発生部 ５ 誤実装検出部 ６ 誤実装表示部 ７ 禁止パターン挿入部 １１〜１ｍ チャネルパッケージ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 各チャネルに対応する着脱自在な複数の
   チャネルパッケージとこのチャネルパッケージのデータ
   を多重・分離する共通部とを備えたデータ伝送装置のユ
   ニットにおける前記共通部に設けられ、各チャネルパッ
   ケージに対して各チャネルパッケージ毎に異なる位相を
   持つチャネルクロックを送出するチャネルクロック発生
   手段と、 各チャネルパッケージに設けられ、前記チャネルクロッ
   ク発生手段からのチャネルクロックに応じて、チャネル
   パッケージごとに割り当てられたデータ幅を持つタイム
   スロット上に、自パッケージの種別を示す実装信号を送
   出する実装信号発生手段と、 前記共通部に設けられ、各チャネルパッケージからの実
   装信号が多重された多重化実装信号と各チャネルパッケ
   ージの正しい実装状態を示す比較用実装信号とを比較し
   て、両者の不一致よりチャネルパッケージの誤実装を検
   出する誤実装検出手段とを具備することを特徴とするパ
   ッケージのユニット誤実装防止装置。
2. 【請求項２】 前記共通部に設けられ前記誤実装検出手
   段によって誤実装が検出されたときにその旨を表示する
   誤実装表示手段と、前記共通部に設けられ前記誤実装検
   出手段によって誤実装が検出されたときに誤実装チャネ
   ルパッケージが占有するデータハイウェイのタイムスロ
   ットに対して誤実装チャネルパッケージのデータを禁止
   するための禁止パターンを挿入する禁止パターン挿入手
   段とを具備することを特徴とする請求項１記載のパッケ
   ージのユニット誤実装防止装置。