JPH06132533A - Manufacture of tft array substrate - Google Patents

Manufacture of tft array substrate

Info

Publication number
JPH06132533A
JPH06132533A JP27962392A JP27962392A JPH06132533A JP H06132533 A JPH06132533 A JP H06132533A JP 27962392 A JP27962392 A JP 27962392A JP 27962392 A JP27962392 A JP 27962392A JP H06132533 A JPH06132533 A JP H06132533A
Authority
JP
Japan
Prior art keywords
gas
film
low resistance
semiconductor film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP27962392A
Other languages
Japanese (ja)
Inventor
Toshihiro Ninomiya
利博 二ノ宮
Tomiya Sonoda
富也 薗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP27962392A priority Critical patent/JPH06132533A/en
Publication of JPH06132533A publication Critical patent/JPH06132533A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To perform highly-selective etching with a low resistance semiconductor protective film and a semiconductor layer by, in the process where the low resistance semiconductor layer of a channel area is dry-etched, using such a mixture gas as the gas that forms chlorine radicals, inactive gas, etc. CONSTITUTION:A molybdenum tantalum alloy film is formed on a glass substrate 1, and a gate electrode 2 is formed an a glass substrate 1, and a gate electrode 2 is formed after a resist is applied. After a gate insulation film 3 and a semiconductor film 4 are sequentially deposited, a law resistance semiconductor film 5 is formed, further, the semiconductor film 4 and the low resistance semiconductor film 5 are formed at the same time, then, a pixel electrode 6 is formed. After a conductive film mode of molybdenum and is deposited, a drain electrode 7 and a source electrode 8 are formed at the same time. With a resist, an the drain electrode 7 and the source electrode 8, used as a mask, plasma etching is performed with the low resistance semiconductor film 5, to be served as a channel area. The gas used is the mixture gas of Cl2 gas and argon gas, with the mixture ratio of argon gas 30% with respect to the Cl2 gas flow rate.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はTFTアレイ基板の製造
方法に関し、とくにこの技術を使用するアクティブマト
リックス型液晶表示素子用薄膜トランジスタの製造方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a TFT array substrate, and more particularly to a method of manufacturing a thin film transistor for an active matrix type liquid crystal display device using this technique.

【0002】[0002]

【従来の技術】近年、液晶表示素子は、薄型軽量、低消
費電力という大きな利点をもつため、日本語ワードプロ
セッサやディスクトップパーソナルコンピュータ等のO
A機器の表示装置に多用されており、それと共に、液晶
表示素子の製造技術や生産性の向上が強く望まれてい
る。とくに、薄膜トランジスタ(以下、TFTと称す
る。)などの 3端子素子を表示画素の1つ1つにスイッ
チとして接続したアクティブマトリックス型の液晶表示
素子は、大画面が得られやすいこと、製造に従来の半導
体製造技術が応用できることなどから注目されており、
用いられるTFTの開発研究も活発に行われている。た
とえば、TFTが形成されたガラス基板を一方の基板と
する液晶表示素子についてはすでに知られている(IEEE
Trans.on Electron Devices,995〜1001,[20],1973)。
2. Description of the Related Art In recent years, liquid crystal display devices have the great advantages of thinness, light weight, and low power consumption.
It is widely used for display devices of equipment A, and at the same time, improvement in manufacturing technology and productivity of liquid crystal display elements is strongly desired. In particular, an active matrix type liquid crystal display device in which a three-terminal device such as a thin film transistor (hereinafter referred to as a TFT) is connected to each of the display pixels as a switch is easy to obtain a large screen, It is drawing attention because it can be applied to semiconductor manufacturing technology.
Research and development of the TFTs used are also being actively conducted. For example, a liquid crystal display element using a glass substrate on which a TFT is formed as one substrate is already known (IEEE
Trans.on Electron Devices, 995-1001, [20], 1973).

【0003】このような従来のTFTを用いた液晶表示
素子の構成および製造方法について図2を参照して説明
する。図2はTFTを用いた液晶表示素子の表示画素部
の断面図の一例である。ガラスなどからなる絶縁基板を
前面ガラス基板1として、その上に走査電極線(図示せ
ず)とゲート電極2を同時に形成して、さらにゲート絶
縁膜3、半導体膜4を順に成膜する。つぎに低抵抗半導
体膜5を成膜し半導体膜4と同時にパターニングする。
その後、画素電極6の形成、電極パッド上のゲート絶縁
膜の除去を行い、信号電極(図示せず)およびソース電
極8、ドレイン電極7を形成する。このままではソース
電極8とドレイン電極7は低抵抗半導体膜5により短絡
している。そこで、ソース電極8とドレイン電極7上に
あるレジストをマスクにしてチャネル領域の低抵抗半導
体膜5を除去する。最後にTFTアレイ基板を保護する
ために絶縁膜9を形成する。
The structure and manufacturing method of a liquid crystal display device using such a conventional TFT will be described with reference to FIG. FIG. 2 is an example of a cross-sectional view of a display pixel portion of a liquid crystal display element using a TFT. An insulating substrate made of glass or the like is used as a front glass substrate 1, a scanning electrode line (not shown) and a gate electrode 2 are simultaneously formed thereon, and a gate insulating film 3 and a semiconductor film 4 are sequentially formed. Next, the low resistance semiconductor film 5 is formed and patterned simultaneously with the semiconductor film 4.
After that, the pixel electrode 6 is formed, the gate insulating film on the electrode pad is removed, and the signal electrode (not shown), the source electrode 8, and the drain electrode 7 are formed. In this state, the source electrode 8 and the drain electrode 7 are short-circuited by the low resistance semiconductor film 5. Therefore, the low-resistance semiconductor film 5 in the channel region is removed by using the resist on the source electrode 8 and the drain electrode 7 as a mask. Finally, an insulating film 9 is formed to protect the TFT array substrate.

【0004】このようにして作製したTFTアレイ基板
に、表面に遮光膜11、対向電極12および配向膜13
が順に形成された後面ガラス基板10を配向膜を対向さ
せ、その間隙に液晶組成物14を封入して液晶セルを作
製する。さらにこのような液晶セルに外部回路を接続し
てケースに収納してTFTを用いた液晶表示素子(以
下、TFT−LCDと称する。)を製造する。
On the surface of the TFT array substrate thus manufactured, the light-shielding film 11, the counter electrode 12 and the alignment film 13 are formed.
The rear glass substrate 10 on which the layers are sequentially formed face each other with the alignment films facing each other, and the liquid crystal composition 14 is sealed in the gaps to manufacture a liquid crystal cell. Further, an external circuit is connected to such a liquid crystal cell and housed in a case to manufacture a liquid crystal display element using a TFT (hereinafter referred to as TFT-LCD).

【0005】上述のTFT−LCDの製造工程におい
て、とくにTFTアレイ基板の製造に際して、下層の半
導体膜4の性能を損なうことなく低抵抗半導体膜5を選
択的にエッチングしなければならないため、チャネル領
域の低抵抗半導体膜5を除去する工程はTFTアレイ基
板の特性に与える影響が大きい。この低抵抗半導体膜5
にはリンをドープしたn型半導体や硼素をドープしたp
型半導体が、半導体膜4にはシリコン母材とした多結晶
シリコン(poly-Si )や非晶質シリコン(a-Si)等が使
用されている。また、これらのエッチング方法としては
プラズマエッチング技術が用いられている。たとえば低
抵抗半導体膜5としてn型のa-Siを用いたTFT−L
CDの場合、n型のa-Si膜のエッチングにCF4 と O2
からなる混合ガスを使用することが知られている。
In the above-mentioned TFT-LCD manufacturing process, particularly in manufacturing the TFT array substrate, the low resistance semiconductor film 5 must be selectively etched without impairing the performance of the lower semiconductor film 4, so that the channel region is not etched. The process of removing the low resistance semiconductor film 5 has a great influence on the characteristics of the TFT array substrate. This low resistance semiconductor film 5
Are phosphorus-doped n-type semiconductors and boron-doped p
The type semiconductor is made of polycrystalline silicon (poly-Si), amorphous silicon (a-Si), or the like used as the silicon base material for the semiconductor film 4. A plasma etching technique is used as these etching methods. For example, a TFT-L using n + type a-Si as the low resistance semiconductor film 5
In the case of CD, CF 4 and O 2 are used for etching the n + type a-Si film.
It is known to use a mixed gas consisting of

【0006】[0006]

【発明が解決しようとする課題】しかしながら、プラズ
マエッチングにおける半導体膜4と低抵抗半導体膜5と
の選択比がほぼ 1に等しいため、エッチング速度や膜厚
のむら等、および薄膜形成やパターン成型工程で通常起
こる変動が、そのまま半導体膜の膜厚に影響して、膜厚
を所定の厚さの範囲に保持するのが困難であるとの問題
がある。
However, since the selection ratio of the semiconductor film 4 and the low resistance semiconductor film 5 in plasma etching is almost equal to 1, the etching rate, the unevenness of the film thickness, the thin film formation and the pattern forming process are Normally occurring fluctuation directly affects the film thickness of the semiconductor film, and there is a problem that it is difficult to maintain the film thickness within a predetermined thickness range.

【0007】この問題に対処するため、半導体膜の膜厚
を十分に厚くするとか、薄膜形成工程やパターン成型工
程での均一性を向上させるために薄膜形成工程用装置な
どを厳密に管理するとかしているが、十分でないとの問
題がある。
In order to deal with this problem, the thickness of the semiconductor film should be made sufficiently thick, or the apparatus for the thin film forming process should be strictly controlled in order to improve the uniformity in the thin film forming process and the pattern forming process. However, there is a problem that it is not enough.

【0008】さらに、TFT−LCDの大型化に伴って
使用する基板も大型化しているので、量産性を加味した
プロセスマージンを得る必要性もさらに増してきた。
Further, as the size of the TFT-LCD is increased, the size of the substrate used is also increased. Therefore, there is an increasing need to obtain a process margin in consideration of mass productivity.

【0009】本発明は、かかる課題に対処してなされた
もので、TFT−LCDの製造工程の、とくにTFTア
レイ基板の製造方法において、低抵抗半導体保護膜と半
導体膜との高選択エッチングをすることができる製造方
法を提供することを目的とする。
The present invention has been made to solve the above problems, and performs high selective etching of a low resistance semiconductor protective film and a semiconductor film in a manufacturing process of a TFT-LCD, particularly in a manufacturing method of a TFT array substrate. It is an object of the present invention to provide a manufacturing method capable of manufacturing.

【0010】[0010]

【課題を解決するための手段】本発明のTFTアレイ基
板の製造方法は、基板と、この基板上に形成された所定
の電極および絶縁層を介してシリコンを母材とする半導
体層および低抵抗半導体層を順に形成する工程と、半導
体層および低抵抗半導体層の上にソース電極およびドレ
イン電極とをチャネル領域を設けて形成する工程と、チ
ャネル領域の低抵抗半導体層を混合ガスのプラズマを用
いてドライエッチング加工する工程とからなるTFTア
レイ基板の製造方法において、混合ガスは、プラズマ中
で塩素イオンまたは塩素ラジカルを形成するガスと、プ
ラズマ中で弗素イオンまたは弗素ラジカルを形成するガ
スまたは不活性ガスの少なくとも 1つからなるガスとの
混合ガスからなることを特徴とする。
A method of manufacturing a TFT array substrate according to the present invention includes a substrate, a semiconductor layer made of silicon as a base material and a low resistance via a predetermined electrode and an insulating layer formed on the substrate. A step of sequentially forming the semiconductor layers, a step of forming a source electrode and a drain electrode on the semiconductor layer and the low-resistance semiconductor layer by forming a channel region, and a step of forming the low-resistance semiconductor layer in the channel region using a mixed gas plasma In the method for manufacturing a TFT array substrate, which comprises a step of dry etching, a mixed gas is a gas that forms chlorine ions or chlorine radicals in plasma, a gas that forms fluorine ions or fluorine radicals in plasma, or an inert gas. It is characterized by being composed of a mixed gas with at least one gas.

【0011】本発明に係わるプラズマ中で塩素イオンま
たは塩素ラジカルを形成するガスとしては、HCl 、Cl2
ガスなどの分子中に塩素原子を含むなどが使用できる。
Gases that form chlorine ions or chlorine radicals in the plasma according to the present invention include HCl and Cl 2
For example, a gas containing a chlorine atom in its molecule can be used.

【0012】本発明に係わるプラズマ中で弗素イオンま
たは弗素ラジカルを形成するガスは、CF4 、 C2 F6
C3 F8 、 CHF3 などのフルオロカーボン系のガスやSF
6 ガスなどが使用できる。また、不活性ガスとしては、
ヘリウム、ネオン、アルゴン、クリプトン、キセノン、
窒素ガス等を使用することができる。
Gases that form fluorine ions or fluorine radicals in the plasma according to the present invention are CF 4 , C 2 F 6 ,
Fluorocarbon gases such as C 3 F 8 and CHF 3 and SF
6 gases can be used. In addition, as the inert gas,
Helium, neon, argon, krypton, xenon,
Nitrogen gas or the like can be used.

【0013】プラズマ中で塩素イオンまたは塩素ラジカ
ルを形成するガスと、プラズマ中で弗素イオンまたは弗
素ラジカルを形成するガスまたは不活性ガスの少なくと
も 1つからなるガスとの混合割合は、プラズマエッチン
グ工程でのガス圧力、ガスの種類、ガス濃度などによっ
て変化するが、低抵抗半導体層と半導体層とのエッチン
グ速度の選択比が少なくとも 2以上となる混合比率であ
ることが好ましい。
The mixing ratio of the gas that forms chlorine ions or chlorine radicals in the plasma and the gas that forms fluorine ions or fluorine radicals in the plasma or at least one of the inert gases in the plasma is Although it varies depending on the gas pressure, the type of gas, the gas concentration, etc., it is preferable that the mixing ratio is such that the etching rate selectivity ratio between the low resistance semiconductor layer and the semiconductor layer is at least 2 or more.

【0014】本発明に係わるドライエッチング加工法と
しては、励起ガスエッチング、プラズマエッチング、反
応性イオンエッチング、スパッタエッチング、反応性イ
オンビームエッチング、イオンビームエッチングなどを
挙げることができる。
Examples of the dry etching method according to the present invention include excitation gas etching, plasma etching, reactive ion etching, sputter etching, reactive ion beam etching, and ion beam etching.

【0015】なお、本発明に係わる基板上に形成された
所定の電極および絶縁層を介してシリコンを母材とする
半導体層および低抵抗半導体層を順に形成する工程と、
半導体層および低抵抗半導体層の上にソース電極および
ドレイン電極とをチャネル領域を設けて形成する工程と
は、TFTに使用されているスパッタリング法やホトリ
ソグラフィ法などの公知の方法を使用することができ
る。また、上述の工程の前後においてチャネル領域の上
部または下部にゲート電極および絶縁膜を形成する工程
を有することが好ましい。
A step of sequentially forming a semiconductor layer containing silicon as a base material and a low resistance semiconductor layer through a predetermined electrode and an insulating layer formed on a substrate according to the present invention,
In the step of forming the source electrode and the drain electrode on the semiconductor layer and the low resistance semiconductor layer by providing the channel region, a known method such as a sputtering method or a photolithography method used for a TFT can be used. it can. Further, it is preferable to have a step of forming a gate electrode and an insulating film above or below the channel region before and after the above steps.

【0016】[0016]

【作用】プラズマ中で塩素イオンまたは塩素ラジカルを
形成するガスとしてCl2 ガスを、不活性ガスとしてアル
ゴンガスを使用した混合ガスを用いてエッチングした場
合の作用について説明する。使用した装置は平行平板電
極を備えた容量結合型の装置を用い、カソード電極には
13.56MHの高周波電圧を印加した。被エッチング対象の
基板はカソード電極側に保持している。Cl2 ガス流量に
対してアルゴンガスを約 30 %混合させた場合、低抵抗
半導体膜のエッチング速度は 710オングストローム/mi
n.で半導体膜のエッチング速度は 230オングストローム
/min.で選択比 3.1が得られた。さらにCl2 ガス圧力、
流量を変化させることにより、低抵抗半導体膜のエッチ
ング速度は 700〜2100オングストローム/min.に、半導
体膜のエッチング速度は 200〜1000オングストローム/
min.に変化し、選択比にして2.5〜3.1 の値が得られ
た。
[Operation] The operation when etching is carried out using a mixed gas of Cl 2 gas as a gas forming chlorine ions or chlorine radicals in plasma and argon gas as an inert gas will be described. The device used was a capacitively coupled device with parallel plate electrodes, and the cathode electrode was
A high frequency voltage of 13.56 MH was applied. The substrate to be etched is held on the cathode electrode side. When argon gas was mixed at about 30% with Cl 2 gas flow rate, the etching rate of low resistance semiconductor film was 710 Å / mi.
At n., the etching rate of the semiconductor film was 230 Å / min., and a selectivity of 3.1 was obtained. In addition, Cl 2 gas pressure,
By changing the flow rate, the etching rate of the low resistance semiconductor film is 700 to 2100 angstroms / min., And the etching rate of the semiconductor film is 200 to 1000 angstroms / min.
It changed to min. and the selection ratio obtained the value of 2.5-3.1.

【0017】また、Cl2 ガス流量に対してCF4 ガスを 2
5 %混合させた場合、低抵抗半導体膜のエッチング速度
は 1080 オングストローム/min.で半導体膜のエッチン
グ速度は 370オングストローム/min.で選択比 2.9が得
られた。さらにCl2 ガス流量に対してCF4 ガスを 150%
と増量すると、低抵抗半導体膜のエッチング速度は 113
0 オングストローム/min.で半導体膜のエッチング速度
は 430オングストローム/min.となり選択比 2.6が得ら
れた。いずれの場合にも 2〜5 の選択比が得られた。こ
れは、従来のCF4 と O2 からなる混合ガスを使用するプ
ラズマエッチングにおいて選択比がほぼ 1に等しいのと
比較すると大幅に向上している。
Further, CF 4 gas is added to the Cl 2 gas flow rate of 2
When mixed at 5%, the etching rate of the low resistance semiconductor film was 1080 Å / min. And the etching rate of the semiconductor film was 370 Å / min. Furthermore, 150% of CF 4 gas against Cl 2 gas flow rate
When the amount is increased, the etching rate of the low resistance semiconductor film becomes 113
At 0 angstrom / min., The etching rate of the semiconductor film was 430 angstrom / min., And a selectivity ratio of 2.6 was obtained. In each case, a selectivity of 2 to 5 was obtained. This is a significant improvement over the selection ratio of approximately 1 in plasma etching using a conventional mixed gas of CF 4 and O 2 .

【0018】[0018]

【実施例】以下、本発明を図面を参照して詳細に説明す
る。図1はTFTアレイ基板の表示画素部の概略断面の
一部を示し、図2はTFT液晶表示素子の表示画素部の
概略断面の一部を示す図である。
The present invention will be described in detail below with reference to the drawings. FIG. 1 shows a part of a schematic cross section of a display pixel part of a TFT array substrate, and FIG. 2 shows a part of a schematic cross section of a display pixel part of a TFT liquid crystal display element.

【0019】実施例1 前面ガラス基板1上に、モリブデン・タンタル合金薄膜
をスパッタ法により約0.2μm 形成してレジストを塗布
後、ホトリソグラフィ法によりストライプ状の走査電極
線とこの走査電極に電気的に接続しているゲート電極2
のパターンをプラズマエッチングにより形成する。つぎ
にプラズマCVD法によって、ゲート絶縁膜3として
0.3μm の窒化けい素( SiNx )と、半導体膜4として
0.3μm の非晶質けい素(a-Si)とを連続して堆積す
る。つぎにプラズマCVD法によって、リンを約1020
/mol ドープした低抵抗半導体膜5( n+ a-Si)を0.05
μm 成膜し、ホトリソグラフィ法により半導体膜4およ
び低抵抗半導体膜5を同時に成形する。その後、外部と
電気的に接続が必要な部分、たとえば電極パット上のゲ
ート絶縁膜3をホトリソグラフィ法により除去する。つ
ぎにスパッタリング法で、インジウム・錫酸化膜(IT
O膜)を約 0.1μmの厚さに堆積させホトリソグラフィ
法により画素電極6を形成する。さらに0.05μm のモリ
ブデンと 1.0μm のアルミニウムからなる導電膜をスパ
ッタリング法で堆積し、ホトリソグラフィ法により信号
電極線とこの信号電極線に電気的に接続しているドレイ
ン電極7とソース電極8をプラズマエッチング法で同時
に成形する。
Example 1 A molybdenum-tantalum alloy thin film was formed on the front glass substrate 1 to a thickness of about 0.2 μm by a sputtering method, a resist was applied thereto, and then a stripe-shaped scanning electrode line and this scanning electrode were electrically applied by a photolithography method. Gate electrode 2 connected to
Pattern is formed by plasma etching. Next, the gate insulating film 3 is formed by the plasma CVD method.
0.3 μm silicon nitride (SiN x ) and semiconductor film 4
0.3 μm of amorphous silicon (a-Si) is continuously deposited. Next, a low resistance semiconductor film 5 (n + a-Si) doped with about 10 20 phosphorus / mol of phosphorus was added to 0.05 by plasma CVD.
Then, the semiconductor film 4 and the low resistance semiconductor film 5 are simultaneously formed by photolithography. After that, the portion that needs to be electrically connected to the outside, for example, the gate insulating film 3 on the electrode pad is removed by photolithography. Next, the indium / tin oxide film (IT
An O film) is deposited to a thickness of about 0.1 μm to form the pixel electrode 6 by the photolithography method. Further, a conductive film made of molybdenum (0.05 μm) and aluminum (1.0 μm) is deposited by the sputtering method, and the signal electrode line and the drain electrode 7 and the source electrode 8 electrically connected to the signal electrode line are plasma-processed by the photolithography method. Simultaneous molding by etching method.

【0020】つぎにドレイン電極7とソース電極8の上
にあるレジストをマスクとして、チャネル領域となる低
抵抗半導体膜5のプラズマエッチングを行う。使用する
ガスはCl2 ガスとアルゴンガスとの混合ガスを使用し、
混合比率はCl2 ガス流量に対してアルゴンガスを 30 %
とした。このとき低抵抗半導体膜5のエッチング速度は
710オングストローム/min.が得られた。また、比較用
として別に用意した半導体膜4では 230オングストロー
ム/min.が得られ、選択比 3.1が得られた。
Next, plasma etching of the low resistance semiconductor film 5 to be the channel region is performed using the resist on the drain electrode 7 and the source electrode 8 as a mask. The gas used is a mixed gas of Cl 2 gas and argon gas,
The mixing ratio is 30% argon gas to Cl 2 gas flow rate.
And At this time, the etching rate of the low resistance semiconductor film 5 is
710 Å / min. Was obtained. In addition, the semiconductor film 4 prepared separately for comparison gave 230 angstrom / min. And a selectivity ratio of 3.1.

【0021】最後に、つぎに窒化けい素( SiNx )のよ
うな絶縁膜9をガラス基板1上に約0.1μm から 1.0μm
の厚さで堆積してホトリソグラフィ法により電気的に
接続が必要な部分の絶縁膜9を取り除き、配向膜13を
形成してTFTアレイ基板を作製する。このようにして
作製したTFTアレイ基板の特性を測定した結果、従来
のTFTアレイ基板より、暗電流が小さくなり、同じ大
型基板内における各部位での特性バラツキが大幅に減少
し良好な特性を再現性よく示した。
Finally, next, an insulating film 9 such as silicon nitride (SiN x ) is deposited on the glass substrate 1 at a thickness of about 0.1 μm to 1.0 μm.
Then, the insulating film 9 in a portion that needs to be electrically connected is removed by the photolithography method, and the alignment film 13 is formed to produce a TFT array substrate. As a result of measuring the characteristics of the TFT array substrate manufactured in this way, the dark current becomes smaller than that of the conventional TFT array substrate, and the characteristic variation at each site within the same large-sized substrate is greatly reduced, and good characteristics are reproduced. I showed it well.

【0022】さらに、図2に示すように、このTFTア
レイ基板を前面ガラス基板1として、表面に非画素電極
部分からの透過光、およびTFTへの入射光を遮蔽する
ためのブラックマトリックスと呼ばれる遮光膜11とイ
ンジウム・錫酸化膜(ITO膜)などからなる透明な対
向電極12を形成したガラス基板を後面ガラス基板10
として、前面ガラス基板1のTFT形成側と後面ガラス
基板10の対向電極12形成側にそれぞれ液晶配向膜1
3を形成し、配向処理を施した後配向処理面を内側とし
て、前面ガラス基板1と後面ガラス基板10を約 10 μ
m の間隔で平行に対向させて貼り合わせ、その間に液晶
組成物14を封入して液晶セルを構成する。さらにこの
ような液晶セルに外部回路を接続してケースに収納して
TFTを用いた液晶表示素子(以下、TFT−LCDと
称する。)を製造する。
Further, as shown in FIG. 2, this TFT array substrate is used as a front glass substrate 1, and a light-shielding called a black matrix for shielding the light transmitted from the non-pixel electrode portion and the light incident on the TFT on the surface. The glass substrate on which the transparent counter electrode 12 including the film 11 and the indium tin oxide film (ITO film) is formed is the rear glass substrate 10.
As a liquid crystal alignment film 1 on the TFT formation side of the front glass substrate 1 and on the counter electrode 12 formation side of the rear glass substrate 10, respectively.
3 is formed, and after the alignment treatment is performed, the front surface glass substrate 1 and the rear surface glass substrate 10 are about 10 μm with the alignment treatment surface inside.
The liquid crystal composition 14 is sealed in parallel with each other at a distance of m to oppose each other, and a liquid crystal cell is formed. Further, an external circuit is connected to such a liquid crystal cell and housed in a case to manufacture a liquid crystal display element using a TFT (hereinafter referred to as TFT-LCD).

【0023】このTFT−LCDの信号線と走査電極線
に所定の電圧を印加して液晶画面で評価したところ、む
らがなく良好な画面が得られた。
When a predetermined voltage was applied to the signal line and the scanning electrode line of this TFT-LCD and the liquid crystal screen was evaluated, a good screen without unevenness was obtained.

【0024】実施例2 混合ガス比率をCl2 ガス流量に対してCF4 ガスを 25 %
混合させた以外は実施例1と同一の材料、工程でTFT
アレイ基板を作製する。この場合、低抵抗半導体膜のエ
ッチング速度は 1080 オングストローム/min.で半導体
膜のエッチング速度は 370オングストローム/min.で選
択比 2.9が得られた。さらにCl2 ガス流量に対してCF4
ガスを 150%と増量すると、低抵抗半導体膜のエッチン
グ速度は1130 オングストローム/min.で半導体膜のエ
ッチング速度は 430オングストローム/min.となり選択
比 2.6が得られた。また、TFTアレイ基板およびTF
T−LCDの特性評価も実施例1と同一の結果が得られ
た。
Example 2 A mixed gas ratio of CF 4 gas was 25% with respect to Cl 2 gas flow rate.
The same material and process as in Example 1 except that they were mixed
An array substrate is produced. In this case, the etching rate of the low resistance semiconductor film was 1080 angstrom / min. And the etching rate of the semiconductor film was 370 angstrom / min. In addition, CF 4 with respect to Cl 2 gas flow rate
When the amount of gas was increased to 150%, the etching rate of the low resistance semiconductor film was 1130 angstroms / min. And the etching rate of the semiconductor film was 430 angstroms / min. In addition, a TFT array substrate and TF
The same results as in Example 1 were obtained in the characteristic evaluation of the T-LCD.

【0025】[0025]

【発明の効果】本発明のTFTアレイ基板の製造方法
は、チャネル領域の低抵抗半導体層をドライエッチング
加工する工程において、混合ガスがプラズマ中で塩素イ
オンまたは塩素ラジカルを形成するガスと、プラズマ中
で弗素イオンまたは弗素ラジカルを形成するガスまたは
不活性ガスの少なくとも 1つからなるガスとの混合ガス
からなるので、低抵抗半導体層とその下部にある半導体
層との選択的エッチングが容易に行える。その結果、良
好なTFT−LCDの特性が再現性よく、なおかつ大型
基板全面にわたりバラツキなく得られる。それに伴い、
むらのないコントラストに優れた良好な画面が得られ
る。また、半導体層をよりいっそう薄膜化できるのでプ
ロセスマージンが向上する。
According to the method of manufacturing the TFT array substrate of the present invention, in the step of dry etching the low resistance semiconductor layer in the channel region, the mixed gas forms a chlorine ion or a chlorine radical in the plasma and the gas in the plasma. Since it is made of a mixed gas with a gas that forms fluorine ions or fluorine radicals or a gas that is at least one of an inert gas, selective etching of the low resistance semiconductor layer and the semiconductor layer thereunder can be easily performed. As a result, good TFT-LCD characteristics can be obtained with good reproducibility, and can be obtained over the entire surface of a large substrate without variation. with this,
It is possible to obtain a good screen with excellent even contrast. Further, since the semiconductor layer can be made thinner, the process margin is improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】TFTアレイ基板の表示画素部の概略断面を示
す図である。
FIG. 1 is a diagram showing a schematic cross section of a display pixel portion of a TFT array substrate.

【図2】TFTを用いた液晶表示素子の表示画素部の概
略断面を示す図である。
FIG. 2 is a diagram showing a schematic cross section of a display pixel portion of a liquid crystal display element using a TFT.

【符号の説明】[Explanation of symbols]

1………前面ガラス基板、2………ゲート電極、3……
…ゲート絶縁膜、4………半導体膜、5………低抵抗半
導体膜、6………画素電極、7………ドレイン電極、8
………ソース電極、9………絶縁膜、10………後面ガ
ラス基板、11………遮光膜、12………対向電極、1
3………液晶配向膜、14………液晶組成物。
1 ... Front glass substrate, 2 ... Gate electrode, 3 ...
... gate insulating film, 4 ... semiconductor film, 5 low resistance semiconductor film, 6 pixel electrode, 7 drain electrode, 8
………… Source electrode, 9 ………… Insulating film, 10 ………… Rear glass substrate, 11 ………… Light-shielding film, 12 ………… Counter electrode, 1
3 ... Liquid crystal alignment film, 14 ... Liquid crystal composition.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 基板と、この基板上に形成された所定の
電極および絶縁層を介してシリコンを母材とする半導体
層および低抵抗半導体層を順に形成する工程と、前記半
導体層および低抵抗半導体層の上にソース電極およびド
レイン電極とをチャネル領域を設けて形成する工程と、
前記チャネル領域の低抵抗半導体層を混合ガスのプラズ
マを用いてドライエッチング加工する工程とからなるT
FTアレイ基板の製造方法において、 前記混合ガスは、プラズマ中で塩素イオンまたは塩素ラ
ジカルを形成するガスと、プラズマ中で弗素イオンまた
は弗素ラジカルを形成するガスまたは不活性ガスの少な
くとも 1つからなるガスとの混合ガスからなることを特
徴とするTFTアレイ基板の製造方法。
1. A substrate, a step of sequentially forming a semiconductor layer containing silicon as a base material and a low resistance semiconductor layer through a predetermined electrode and an insulating layer formed on the substrate, the semiconductor layer and the low resistance. Forming a source electrode and a drain electrode on the semiconductor layer by providing a channel region;
Dry etching the low resistance semiconductor layer in the channel region using plasma of a mixed gas.
In the method of manufacturing an FT array substrate, the mixed gas is at least one of a gas that forms chlorine ions or chlorine radicals in plasma and a gas that forms fluorine ions or fluorine radicals in plasma or an inert gas. A method of manufacturing a TFT array substrate, which comprises a mixed gas of
JP27962392A 1992-10-19 1992-10-19 Manufacture of tft array substrate Withdrawn JPH06132533A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27962392A JPH06132533A (en) 1992-10-19 1992-10-19 Manufacture of tft array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27962392A JPH06132533A (en) 1992-10-19 1992-10-19 Manufacture of tft array substrate

Publications (1)

Publication Number Publication Date
JPH06132533A true JPH06132533A (en) 1994-05-13

Family

ID=17613562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27962392A Withdrawn JPH06132533A (en) 1992-10-19 1992-10-19 Manufacture of tft array substrate

Country Status (1)

Country Link
JP (1) JPH06132533A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004542A (en) * 1999-06-29 2001-01-15 김영환 TFT-LCD and method for manufacturing the same
JP2009531842A (en) * 2006-03-30 2009-09-03 ユニヴェルスィテ ドゥ ヌシャテル Uneven transparent conductive layer and method for producing the same
JP2012053473A (en) * 2000-04-26 2012-03-15 Semiconductor Energy Lab Co Ltd Display device and its manufacturing method

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004542A (en) * 1999-06-29 2001-01-15 김영환 TFT-LCD and method for manufacturing the same
JP2012053473A (en) * 2000-04-26 2012-03-15 Semiconductor Energy Lab Co Ltd Display device and its manufacturing method
US8514151B2 (en) 2000-04-26 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Electronic device and driving method thereof
JP2015018252A (en) * 2000-04-26 2015-01-29 株式会社半導体エネルギー研究所 Display device and manufacturing method of display device
JP2016105173A (en) * 2000-04-26 2016-06-09 株式会社半導体エネルギー研究所 Method of making display device
JP2017041451A (en) * 2000-04-26 2017-02-23 株式会社半導体エネルギー研究所 Method of manufacturing display unit
JP2018066994A (en) * 2000-04-26 2018-04-26 株式会社半導体エネルギー研究所 Method of manufacturing display device
JP2019040190A (en) * 2000-04-26 2019-03-14 株式会社半導体エネルギー研究所 Method of manufacturing display device
JP2020030415A (en) * 2000-04-26 2020-02-27 株式会社半導体エネルギー研究所 Display device manufacturing method
JP2009531842A (en) * 2006-03-30 2009-09-03 ユニヴェルスィテ ドゥ ヌシャテル Uneven transparent conductive layer and method for producing the same

Similar Documents

Publication Publication Date Title
US7110058B2 (en) Method of fabricating liquid crystal display device
US20050156239A1 (en) Method for forming pattern of stacked film and thin film transistor
JPH08236775A (en) Film transistor, and its manufacture
US7075603B2 (en) Method of fabricating a semi-transmission LCD by plasma processing and washing organic film, and LCD fabricated thereby
KR101136165B1 (en) Thin Film Transistor and the fabrication method thereof
JPH05226654A (en) Etching processing method for tft array
JPH06132533A (en) Manufacture of tft array substrate
JPH06132257A (en) Manufacture of semiconductor element
US7053408B2 (en) Liquid crystal display device having enlarged channel region and fabricating method thereof
JPH0918006A (en) Thin film transistor and manufacture thereof
JP2639980B2 (en) Liquid crystal display
JP3074274B1 (en) Method of manufacturing TFT for liquid crystal display
JP2692914B2 (en) Method for manufacturing thin film transistor
KR100289649B1 (en) Manufacturing Method of Thin Film Transistor Liquid Crystal Display Device
JP3394802B2 (en) Array substrate, display device using the same, and method of manufacturing the same
JPH03116778A (en) Manufacture of active matrix substrate and manufacture of display device
KR100697261B1 (en) Method of forming bottom gate type TFT
KR100729561B1 (en) Thin Film Transistor Liquid Crystal Display Device and Method of fabricating the same
KR100675733B1 (en) Method for fabricating array substrate in Liquid crystal display
KR20020076934A (en) Apparatus for thin film transistor liquid crystal display and method for manufacturing the same
JP3489217B2 (en) Method for manufacturing thin film transistor
JP2924425B2 (en) Manufacturing method of liquid crystal display device
KR20020055787A (en) Array Panel used for a Liquid Crystal Display and method for fabricating the same
JPH0254577A (en) Manufacture of thin film transistor
KR910008946B1 (en) Thin film transistor for plate display

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000104