JPH0918006A - Thin film transistor and manufacture thereof - Google Patents

Thin film transistor and manufacture thereof

Info

Publication number
JPH0918006A
JPH0918006A JP16744695A JP16744695A JPH0918006A JP H0918006 A JPH0918006 A JP H0918006A JP 16744695 A JP16744695 A JP 16744695A JP 16744695 A JP16744695 A JP 16744695A JP H0918006 A JPH0918006 A JP H0918006A
Authority
JP
Japan
Prior art keywords
photoresist
film
source
drain electrode
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16744695A
Other languages
Japanese (ja)
Inventor
Takashi Toida
孝志 戸井田
Kanetaka Sekiguchi
関口  金孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP16744695A priority Critical patent/JPH0918006A/en
Publication of JPH0918006A publication Critical patent/JPH0918006A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To lessen the deterioration and irregularity in threshold voltage and the mobility of a thin film transistor by a method wherein the cross-sectional shape of a source-drain electrode is formed in a structure having a step. SOLUTION: A source and drain electrode 13 is provided on an insulative board 11. The pattern size of the photoresist 27 to be formed on the source and drain electrode 13 is made larger by softening it, a stepped source and drain electrode 13 is formed, and its cross-sectional shape is stepwisely formed. When a stepped part is formed as above-mentioned on the source and drain electrode, the step size of the semiconductor film 15 provided on its upper layer can be decreased. As a result, in the side face region of the patterned source and drain electrode 13 and the board 11, the turbulence of crystallizability caused by the difference in growth direction of the film which becomes the semiconductor film 15 can be alleviated. Accordingly, the characteristics of a thin film transistor, especially the deterioration and irregularity of the characteristics of a thin film transistor can be lessened.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、絶縁性を有する基板上
や絶縁性被膜上に形成する薄膜トランジスタの構造と、
この構造を形成するための製造方法とに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a thin film transistor formed on an insulating substrate or an insulating film,
And a manufacturing method for forming the structure.

【0002】[0002]

【従来の技術】絶縁性を有する基板上や絶縁性被膜上に
形成する薄膜トランジスタは、アクティブマトリクス型
の液晶表示装置のスイッチング素子や、センサや、三次
元回路素子に利用されている。この薄膜トランジスタの
構造と製造方法とを、図27の断面図を用いて説明す
る。
2. Description of the Related Art A thin film transistor formed on an insulating substrate or an insulating film is used for a switching element, a sensor and a three-dimensional circuit element of an active matrix type liquid crystal display device. The structure and manufacturing method of this thin film transistor will be described with reference to the sectional view of FIG.

【0003】図27に示すように、絶縁性を有する基板
11上に、その間に隙間を形成するようにソースドレイ
ン電極13を設ける。さらにこのソースドレイン電極1
3に重なるように、半導体膜15を設ける。この半導体
膜15が薄膜トランジスタの活性領域となる。
As shown in FIG. 27, a source / drain electrode 13 is provided on an insulating substrate 11 so as to form a gap therebetween. Furthermore, this source / drain electrode 1
The semiconductor film 15 is provided so as to overlap 3. This semiconductor film 15 becomes the active region of the thin film transistor.

【0004】さらにこの半導体膜15上にゲート絶縁膜
17を設け、さらにこのゲート絶縁膜17上にゲート電
極19を設ける。この結果、金属−絶縁膜−半導体構造
を有する薄膜トランジスタが得られる。
Further, a gate insulating film 17 is provided on the semiconductor film 15, and a gate electrode 19 is further provided on the gate insulating film 17. As a result, a thin film transistor having a metal-insulating film-semiconductor structure is obtained.

【0005】[0005]

【発明が解決しようとする課題】図27に示す薄膜トラ
ンジスタにおいては、2枚のフォトマスクによって薄膜
トランジスタを形成することができる。すなわちソース
ドレイン電極13のパターニングのためのフォトマスク
と、半導体膜15とゲート絶縁膜17とゲート電極19
とのパターニングのためのフォトマスクとの、2枚のフ
ォトマスクで薄膜トランジスタを形成することができ
る。
In the thin film transistor shown in FIG. 27, the thin film transistor can be formed by two photomasks. That is, a photomask for patterning the source / drain electrode 13, a semiconductor film 15, a gate insulating film 17, and a gate electrode 19
The thin film transistor can be formed by using two photomasks including a photomask for patterning with.

【0006】このため図27に示すような薄膜トランジ
スタは、その製造工程が簡略されるという利点をもつ。
しかしながらこの薄膜トランジスタにおいては、以下に
記載するようなソースドレイン電極13の断面形状に起
因する問題点をもっている。
Therefore, the thin film transistor as shown in FIG. 27 has an advantage that its manufacturing process is simplified.
However, this thin film transistor has a problem due to the cross-sectional shape of the source / drain electrode 13 as described below.

【0007】すなわち従来技術における薄膜トランジス
タのソースドレイン電極13の断面形状は矩形状であ
り、このソースドレイン電極13に重なるように設ける
半導体膜15の膜質がオーバーラップ領域で劣化する。
That is, the cross-sectional shape of the source / drain electrode 13 of the thin film transistor in the prior art is rectangular, and the film quality of the semiconductor film 15 provided so as to overlap the source / drain electrode 13 deteriorates in the overlap region.

【0008】これは図27に示すように、パターニング
したソースドレイン電極13の側面領域と基板11とに
おいては、半導体膜15となる被膜の成長方向が異な
る。このため、その境界領域では、被膜の異なる成長方
向がぶつかり合うことになり、結晶性が乱れた領域とな
る。
As shown in FIG. 27, the side surface region of the patterned source / drain electrode 13 and the substrate 11 have different growth directions of the film to be the semiconductor film 15. Therefore, in the boundary region, the different growth directions of the coating film collide with each other, and the crystallinity is disturbed.

【0009】このように薄膜トランジスタの活性領域で
ある半導体膜15の結晶性が乱れた領域が存在すると、
薄膜トランジスタの特性、とくにしきい値電圧や移動度
の劣化やそのばらつきが大きくなる。
If there is a region where the crystallinity of the semiconductor film 15 which is the active region of the thin film transistor is disturbed,
The characteristics of the thin film transistor, especially the deterioration of the threshold voltage and the mobility and the variation thereof become large.

【0010】本発明の目的は、上記課題を解決して、特
性が良好な薄膜トランジスタの構造と、その製造方法と
を提供することである。
An object of the present invention is to solve the above problems and provide a structure of a thin film transistor having good characteristics and a method of manufacturing the thin film transistor.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するため
に本発明の薄膜トランジスタの構造とその製造方法と
は、下記記載の手段を採用する。
In order to achieve the above object, the structure of the thin film transistor of the present invention and the manufacturing method thereof adopt the following means.

【0012】本発明の薄膜トランジスタは、基板上に設
けるソースドレイン電極と、ソースドレイン電極上に設
ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、
ゲート絶縁膜上に設けるゲート電極とを備え、ソースド
レイン電極の断面形状は段差を有することを特徴とす
る。
The thin film transistor of the present invention comprises a source / drain electrode provided on a substrate, a semiconductor film provided on the source / drain electrode, and a gate insulating film provided on the semiconductor film.
A source electrode and a gate electrode provided on the gate insulating film, and the source / drain electrode has a step shape in cross section.

【0013】本発明の薄膜トランジスタは、基板上に設
けるソースドレイン電極と、ソースドレイン電極上に設
ける中間膜と、中間膜上に設ける半導体膜と、半導体膜
上に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲ
ート電極とを備え、ソースドレイン電極の断面形状は段
差を有することを特徴とする。
The thin film transistor of the present invention comprises a source / drain electrode provided on a substrate, an intermediate film provided on the source / drain electrode, a semiconductor film provided on the intermediate film, a gate insulating film provided on the semiconductor film, and a gate insulating film. And a gate electrode provided on the source / drain electrode, and the source / drain electrode has a step-shaped cross section.

【0014】本発明の薄膜トランジスタは、基板上に設
けるソースドレイン電極と、ソースドレイン電極上に設
け不純物を含む中間膜と、中間膜上に設ける半導体膜
と、この半導体膜上に設けるゲート絶縁膜と、ゲート絶
縁膜上に設けるゲート電極とを備え、ソースドレイン電
極の断面形状は段差を有することを特徴とする。
A thin film transistor of the present invention comprises a source / drain electrode provided on a substrate, an intermediate film containing impurities provided on the source / drain electrode, a semiconductor film provided on the intermediate film, and a gate insulating film provided on the semiconductor film. And a gate electrode provided on the gate insulating film, and the source / drain electrode has a step-shaped cross section.

【0015】本発明の薄膜トランジスタは、基板上に設
ける遮光膜と、遮光膜上に設ける層間絶縁膜と、層間絶
縁膜上に設けるソースドレイン電極と、このソースドレ
イン電極上に設ける半導体膜と、半導体膜上に設けるゲ
ート絶縁膜と、ゲート絶縁膜上に設けるゲート電極とを
備え、ソースドレイン電極の断面形状は段差を有するこ
とを特徴とする。
The thin film transistor of the present invention comprises a light-shielding film provided on a substrate, an interlayer insulating film provided on the light-shielding film, a source / drain electrode provided on the interlayer insulating film, a semiconductor film provided on the source / drain electrode, and a semiconductor. A gate insulating film provided over the film and a gate electrode provided over the gate insulating film are provided, and the source / drain electrode has a step shape in cross section.

【0016】本発明の薄膜トランジスタは、基板上に設
ける遮光膜と、遮光膜上に設ける層間絶縁膜と、層間絶
縁膜上面に設けるソースドレイン電極と、このソースド
レイン電極上に設ける中間膜と、中間膜上に設ける半導
体膜と、半導体膜上に設けるゲート絶縁膜と、ゲート絶
縁膜上に設けるゲート電極とを備え、ソースドレイン電
極の断面形状は段差を有することを特徴とする。
The thin film transistor of the present invention comprises a light-shielding film provided on a substrate, an interlayer insulating film provided on the light-shielding film, a source / drain electrode provided on the upper surface of the interlayer insulating film, an intermediate film provided on the source / drain electrode, and an intermediate film. A semiconductor film provided over the film, a gate insulating film provided over the semiconductor film, and a gate electrode provided over the gate insulating film are provided, and the source / drain electrode has a step shape in cross section.

【0017】本発明の薄膜トランジスタは、基板上に設
ける遮光膜と、遮光膜上に設ける層間絶縁膜と、層間絶
縁膜上に設けるソースドレイン電極と、このソースドレ
イン電極上に設け不純物を含む中間膜と、中間膜上に設
ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、
ゲート絶縁膜上に設けるゲート電極とを備え、ソースド
レイン電極の断面形状は段差を有することを特徴とす
る。
The thin film transistor of the present invention comprises a light-shielding film provided on a substrate, an interlayer insulating film provided on the light-shielding film, a source / drain electrode provided on the interlayer insulating film, and an intermediate film containing impurities provided on the source / drain electrode. A semiconductor film provided on the intermediate film, a gate insulating film provided on the semiconductor film,
A source electrode and a gate electrode provided on the gate insulating film, and the source / drain electrode has a step shape in cross section.

【0018】本発明の薄膜トランジスタは、基板上に設
ける遮光膜と容量下部電極と、遮光膜と容量下部電極上
に設ける層間絶縁膜と、層間絶縁膜上に設けるソースド
レイン電極と、ソースドレイン電極上に設ける半導体膜
と、半導体膜上に設けるゲート絶縁膜と、ゲート絶縁膜
上に設けるゲート電極とを備え、ソースドレイン電極の
断面形状は段差を有することを特徴とする。
The thin film transistor of the present invention comprises a light-shielding film and a capacitor lower electrode provided on a substrate, an interlayer insulating film provided on the light-shielding film and the capacitor lower electrode, a source drain electrode provided on the interlayer insulating film, and a source drain electrode. And a gate insulating film provided on the semiconductor film, and a gate electrode provided on the gate insulating film, and the source / drain electrode has a step shape in cross section.

【0019】本発明の薄膜トランジスタは、基板上に設
ける遮光膜と容量下部電極と、遮光膜と容量下部電極上
に設ける層間絶縁膜と、層間絶縁膜上に設けるソースド
レイン電極と、ソースドレイン電極上に設ける中間膜
と、中間膜上に設ける半導体膜と、半導体膜上に設ける
ゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極と
を備え、ソースドレイン電極の断面形状は段差を有する
ことを特徴とする。
The thin film transistor of the present invention comprises a light-shielding film and a capacitor lower electrode provided on a substrate, an interlayer insulating film provided on the light-shielding film and the capacitor lower electrode, a source drain electrode provided on the interlayer insulating film, and a source drain electrode. And a semiconductor film provided on the intermediate film, a gate insulating film provided on the semiconductor film, and a gate electrode provided on the gate insulating film, and the source / drain electrode has a step shape in cross section. And

【0020】本発明の薄膜トランジスタは、基板上に設
ける遮光膜と容量下部電極と、遮光膜と容量下部電極上
面に設ける層間絶縁膜と、層間絶縁膜上に設けるソース
ドレイン電極と、ソースドレイン電極上に設け不純物を
含む中間膜と、中間膜上に設ける半導体膜と、半導体膜
上に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲ
ート電極とを備え、ソースドレイン電極の断面形状は段
差を有することを特徴とする。
The thin film transistor of the present invention comprises a light-shielding film and a capacitor lower electrode provided on a substrate, an interlayer insulating film provided on the upper surface of the light-shielding film and the capacitor lower electrode, a source drain electrode provided on the interlayer insulating film, and a source drain electrode. An intermediate film containing impurities, a semiconductor film provided on the intermediate film, a gate insulating film provided on the semiconductor film, and a gate electrode provided on the gate insulating film, and the source / drain electrode has a step shape in cross section. It is characterized by

【0021】本発明の薄膜トランジスタは、基板上に設
ける遮光膜と容量下部電極と、容量下部電極上面に設け
る酸化膜と、遮光膜と酸化膜上に設ける層間絶縁膜と、
層間絶縁膜上に設けるソースドレイン電極と、ソースド
レイン電極上に設ける半導体膜と、半導体膜上に設ける
ゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極と
を備え、ソースドレイン電極の断面形状は段差を有する
ことを特徴とする。
The thin film transistor of the present invention comprises a light-shielding film and a capacitor lower electrode provided on a substrate, an oxide film provided on the upper surface of the capacitor lower electrode, an interlayer insulating film provided on the light-shielding film and the oxide film.
The source / drain electrode provided on the interlayer insulating film, the semiconductor film provided on the source / drain electrode, the gate insulating film provided on the semiconductor film, and the gate electrode provided on the gate insulating film are provided. It is characterized by having a step.

【0022】本発明の薄膜トランジスタは、基板上に設
ける遮光膜と容量下部電極と、容量下部電極上に設ける
酸化膜と、遮光膜と酸化膜上に設ける層間絶縁膜と、こ
の層間絶縁膜上に設けるソースドレイン電極と、ソース
ドレイン電極上に設ける中間膜と、中間膜上に設ける半
導体膜と、半導体膜上に設けるゲート絶縁膜と、ゲート
絶縁膜上に設けるゲート電極とを備え、ソースドレイン
電極の断面形状は段差を有することを特徴とする。
The thin film transistor of the present invention comprises a light-shielding film provided on a substrate, a capacitor lower electrode, an oxide film provided on the capacitor lower electrode, an interlayer insulating film provided on the light-shielding film and the oxide film, and an interlayer insulating film provided on the interlayer insulating film. The source / drain electrode includes a source / drain electrode provided, an intermediate film provided on the source / drain electrode, a semiconductor film provided on the intermediate film, a gate insulating film provided on the semiconductor film, and a gate electrode provided on the gate insulating film. The cross-sectional shape of has a step.

【0023】本発明の薄膜トランジスタは、基板上に設
ける遮光膜と容量下部電極と、容量下部電極上に設ける
酸化膜と、遮光膜と酸化膜上に設ける層間絶縁膜と、層
間絶縁膜上に設けるソースドレイン電極と、ソースドレ
イン電極上に設け不純物イオンを含む中間膜と、中間膜
上に設ける半導体膜と、半導体膜上に設けるゲート絶縁
膜と、ゲート絶縁膜上に設けるゲート電極とを備え、ソ
ースドレイン電極の断面形状は段差を有することを特徴
とする。
The thin film transistor of the present invention includes a light-shielding film and a capacitor lower electrode provided on a substrate, an oxide film provided on the capacitor lower electrode, an interlayer insulating film provided on the light-shielding film and the oxide film, and an interlayer insulating film. A source / drain electrode, an intermediate film containing impurity ions provided on the source / drain electrode, a semiconductor film provided on the intermediate film, a gate insulating film provided on the semiconductor film, and a gate electrode provided on the gate insulating film, The cross-sectional shape of the source / drain electrode has a step.

【0024】本発明の薄膜トランジスタの製造方法は、
基板上にソースドレイン電極材料を形成し、ソースドレ
イン電極材料上にフォトレジストを形成し、フォトレジ
ストをエッチングマスクに用いてソースドレイン電極材
料をエッチングし、フォトレジストをアッシング処理
し、さらにフォトレジストをエッチングマスクに用いて
ソースドレイン電極材料の膜厚の途中までエッチングし
てソースドレイン電極を形成する工程と、半導体膜材料
とゲート絶縁膜材料とゲート電極材料とを順次形成し、
ゲート電極材料上にフォトレジストを形成する工程と、
フォトレジストをエッチングマスクに用いて半導体膜材
料とゲート絶縁膜材料とゲート電極材料とをエッチング
して半導体膜とゲート絶縁膜とゲート電極とを形成する
工程とを有することを特徴とする。
The method of manufacturing the thin film transistor of the present invention is
The source / drain electrode material is formed on the substrate, the photoresist is formed on the source / drain electrode material, the source / drain electrode material is etched by using the photoresist as an etching mask, the photoresist is ashed, and the photoresist is further removed. A step of forming a source / drain electrode by etching to the middle of the film thickness of the source / drain electrode material using an etching mask, and a semiconductor film material, a gate insulating film material, and a gate electrode material are sequentially formed,
Forming a photoresist on the gate electrode material,
And a step of etching the semiconductor film material, the gate insulating film material, and the gate electrode material using a photoresist as an etching mask to form the semiconductor film, the gate insulating film, and the gate electrode.

【0025】本発明の薄膜トランジスタの製造方法は、
基板上にソースドレイン電極材料と中間膜を形成し、中
間膜上にフォトレジストを形成し、フォトレジストをエ
ッチングマスクに用いて中間膜とソースドレイン電極材
料をエッチングし、フォトレジストをアッシング処理
し、さらにフォトレジストをエッチングマスクに用いて
中間膜をエッチングしさらにソースドレイン電極材料の
膜厚の途中までエッチングしてソースドレイン電極を形
成する工程と、半導体膜材料とゲート絶縁膜材料とゲー
ト電極材料とを順次形成し、ゲート電極材料上にフォト
レジストを形成する工程と、フォトレジストをエッチン
グマスクに用いて半導体膜材料とゲート絶縁膜材料とゲ
ート電極材料とをエッチングして半導体膜とゲート絶縁
膜とゲート電極とを形成する工程とを有することを特徴
とする。
The method of manufacturing the thin film transistor of the present invention comprises:
A source / drain electrode material and an intermediate film are formed on a substrate, a photoresist is formed on the intermediate film, the intermediate film and the source / drain electrode material are etched using the photoresist as an etching mask, and the photoresist is ashed. Further, using the photoresist as an etching mask, the intermediate film is etched, and the source / drain electrode is formed by etching to the middle of the film thickness of the source / drain electrode material, and the semiconductor film material, the gate insulating film material, and the gate electrode material. And sequentially forming a photoresist on the gate electrode material, and using the photoresist as an etching mask to etch the semiconductor film material, the gate insulating film material, and the gate electrode material to form the semiconductor film and the gate insulating film. And a step of forming a gate electrode.

【0026】本発明の薄膜トランジスタの製造方法は、
基板上にソースドレイン電極材料を形成し、ソースドレ
イン電極材料上にフォトレジストを形成し、フォトレジ
ストをエッチングマスクに用いてソースドレイン電極材
料の膜厚の途中までエッチングし、フォトレジストをア
ッシング処理し、さらにフォトレジストをエッチングマ
スクに用いてソースドレイン電極材料をエッチングして
ソースドレイン電極を形成する工程と、半導体膜材料と
ゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲ
ート電極材料上にフォトレジストを形成する工程と、フ
ォトレジストをエッチングマスクに用いて半導体膜材料
とゲート絶縁膜材料とゲート電極材料とをエッチングし
て半導体膜とゲート絶縁膜とゲート電極とを形成する工
程とを有することを特徴とする。
The method for manufacturing a thin film transistor according to the present invention comprises:
A source / drain electrode material is formed on the substrate, a photoresist is formed on the source / drain electrode material, the photoresist is used as an etching mask to etch the source / drain electrode material up to the middle of its thickness, and the photoresist is ashed. Further, a step of etching the source / drain electrode material by using a photoresist as an etching mask to form a source / drain electrode, a semiconductor film material, a gate insulating film material, and a gate electrode material are sequentially formed, and the step is performed on the gate electrode material. And a step of forming a semiconductor film, a gate insulating film, and a gate electrode by etching the semiconductor film material, the gate insulating film material, and the gate electrode material using the photoresist as an etching mask. It is characterized by

【0027】本発明の薄膜トランジスタの製造方法は、
基板上にソースドレイン電極材料と中間膜を形成し、中
間膜上にフォトレジストを形成し、フォトレジストをエ
ッチングマスクに用いて中間膜をエッチングしさらにソ
ースドレイン電極材料の膜厚の途中までエッチングし、
フォトレジストをアッシング処理し、さらにフォトレジ
ストをエッチングマスクに用いて中間膜とソースドレイ
ン電極材料をエッチングしてソースドレイン電極を形成
する工程と、半導体膜材料とゲート絶縁膜材料とゲート
電極材料とを順次形成し、ゲート電極材料上にフォトレ
ジストを形成する工程と、フォトレジストをエッチング
マスクに用いて半導体膜材料とゲート絶縁膜材料とゲー
ト電極材料とをエッチングして半導体膜とゲート絶縁膜
とゲート電極とを形成する工程とを有することを特徴と
する。
The thin film transistor manufacturing method of the present invention is
A source / drain electrode material and an intermediate film are formed on the substrate, a photoresist is formed on the intermediate film, the intermediate film is etched by using the photoresist as an etching mask, and the source / drain electrode material is partially etched. ,
The steps of ashing the photoresist, etching the intermediate film and the source / drain electrode material by using the photoresist as an etching mask to form the source / drain electrode, and the semiconductor film material, the gate insulating film material, and the gate electrode material are performed. A step of sequentially forming a photoresist on the gate electrode material, and a semiconductor film material, a gate insulating film material, and a gate electrode material by etching the semiconductor film material, the gate insulating film material, and the gate electrode material using the photoresist as an etching mask. And a step of forming an electrode.

【0028】本発明の薄膜トランジスタの製造方法は、
基板上にソースドレイン電極材料を形成し、ソースドレ
イン電極材料上にフォトレジストを形成し、フォトレジ
ストをエッチングマスクに用いてソースドレイン電極材
料の膜厚の途中までエッチングし、フォトレジストを加
熱処理して軟化させ、さらにフォトレジストをエッチン
グマスクに用いてソースドレイン電極材料をエッチング
してソースドレイン電極を形成する工程と、半導体膜材
料とゲート絶縁膜材料とゲート電極材料とを順次形成
し、ゲート電極材料上にフォトレジストを形成する工程
と、フォトレジストをエッチングマスクに用いて半導体
膜材料とゲート絶縁膜材料とゲート電極材料とをエッチ
ングして半導体膜とゲート絶縁膜とゲート電極とを形成
する工程とを有することを特徴とする。
The method of manufacturing a thin film transistor of the present invention is
A source / drain electrode material is formed on the substrate, a photoresist is formed on the source / drain electrode material, the photoresist is used as an etching mask to etch the source / drain electrode material up to the middle of the film thickness, and the photoresist is heat-treated. Softening, and then using the photoresist as an etching mask to etch the source / drain electrode material to form the source / drain electrode, a semiconductor film material, a gate insulating film material, and a gate electrode material are sequentially formed to form a gate electrode. Forming a photoresist on the material, and forming a semiconductor film, a gate insulating film, and a gate electrode by etching the semiconductor film material, the gate insulating film material, and the gate electrode material using the photoresist as an etching mask And having.

【0029】本発明の薄膜トランジスタの製造方法は、
基板上にソースドレイン電極材料を形成し、ソースドレ
イン電極材料上に第1のフォトレジストを形成し、フォ
トレジストをエッチングマスクに用いてソースドレイン
電極材料をエッチングし、第1のフォトレジストを除去
し、さらにソースドレイン電極材料上に第1のフォトレ
ジストより小さなパターン寸法の第2のフォトレジスト
を形成し、第2のフォトレジストをエッチングマスクに
用いてソースドレイン電極材料の膜厚の途中までエッチ
ングしてソースドレイン電極を形成する工程と、半導体
膜材料とゲート絶縁膜材料とゲート電極材料とを順次形
成し、ゲート電極材料上にフォトレジストを形成する工
程と、フォトレジストをエッチングマスクに用いて半導
体膜材料とゲート絶縁膜材料とゲート電極材料とをエッ
チングして半導体膜とゲート絶縁膜とゲート電極とを形
成する工程とを有することを特徴とする。
The method of manufacturing a thin film transistor of the present invention is
A source / drain electrode material is formed on a substrate, a first photoresist is formed on the source / drain electrode material, the source / drain electrode material is etched using the photoresist as an etching mask, and the first photoresist is removed. Further, a second photoresist having a pattern size smaller than that of the first photoresist is formed on the source / drain electrode material, and the second photoresist is used as an etching mask to etch the source / drain electrode material to the middle of its thickness. To form a source / drain electrode, a step of sequentially forming a semiconductor film material, a gate insulating film material, and a gate electrode material, and forming a photoresist on the gate electrode material; and a semiconductor using the photoresist as an etching mask. Semiconductor by etching film material, gate insulating film material, and gate electrode material Characterized by a step of forming a gate insulating film and a gate electrode and.

【0030】本発明の薄膜トランジスタの製造方法は、
基板上にソースドレイン電極材料を形成し、ソースドレ
イン電極材料上に第1のフォトレジストを形成し、フォ
トレジストをエッチングマスクに用いてソースドレイン
電極材料を膜厚の途中までエッチングし、第1のフォト
レジストを除去し、さらにソースドレイン電極材料上に
第1のフォトレジストより小さなパターン寸法の第2の
フォトレジストを形成し、第2のフォトレジストをエッ
チングマスクに用いてソースドレイン電極材料をエッチ
ングしてソースドレイン電極を形成する工程と、半導体
膜材料とゲート絶縁膜材料とゲート電極材料とを順次形
成し、ゲート電極材料上にフォトレジストを形成する工
程と、フォトレジストをエッチングマスクに用いて半導
体膜材料とゲート絶縁膜材料とゲート電極材料とをエッ
チングして半導体膜とゲート絶縁膜とゲート電極とを形
成する工程とを有することを特徴とする。
The method of manufacturing the thin film transistor of the present invention comprises
A source / drain electrode material is formed on a substrate, a first photoresist is formed on the source / drain electrode material, and the source / drain electrode material is etched to the middle of the film thickness by using the photoresist as an etching mask. The photoresist is removed, a second photoresist having a smaller pattern size than the first photoresist is formed on the source / drain electrode material, and the source / drain electrode material is etched using the second photoresist as an etching mask. To form a source / drain electrode, a step of sequentially forming a semiconductor film material, a gate insulating film material, and a gate electrode material, and forming a photoresist on the gate electrode material; and a semiconductor using the photoresist as an etching mask. Semiconductor by etching film material, gate insulating film material, and gate electrode material Characterized by a step of forming a gate insulating film and a gate electrode and.

【0031】本発明の薄膜トランジスタの製造方法は、
基板上にソースドレイン電極材料を形成し、ソースドレ
イン電極材料上に第1のフォトレジストを形成し、第1
のフォトレジストをエッチングマスクに用いてソースド
レイン電極材料の膜厚の途中までエッチングし、第1の
フォトレジストを除去し、さらにソースドレイン電極材
料上に第1のフォトレジストより大きなパターン寸法の
第2のフォトレジストを形成し、第2のフォトレジスト
をエッチングマスクに用いてソースドレイン電極材料を
エッチングしてソースドレイン電極を形成する工程と、
半導体膜材料とゲート絶縁膜材料とゲート電極材料とを
順次形成し、ゲート電極材料上にフォトレジストを形成
する工程と、フォトレジストをエッチングマスクに用い
て半導体膜材料とゲート絶縁膜材料とゲート電極材料と
をエッチングして半導体膜とゲート絶縁膜とゲート電極
とを形成する工程とを有することを特徴とする。
The method of manufacturing the thin film transistor of the present invention is
Forming a source / drain electrode material on the substrate and forming a first photoresist on the source / drain electrode material;
Is used as an etching mask to etch the source / drain electrode material up to the middle of the film thickness, the first photoresist is removed, and the source / drain electrode material having a second pattern having a larger pattern dimension than the first photoresist is removed. And forming a source / drain electrode by etching the source / drain electrode material using the second photoresist as an etching mask.
A step of sequentially forming a semiconductor film material, a gate insulating film material, and a gate electrode material, and forming a photoresist on the gate electrode material; and a semiconductor film material, a gate insulating film material, and a gate electrode using the photoresist as an etching mask. And a step of forming a semiconductor film, a gate insulating film, and a gate electrode by etching a material.

【0032】本発明の薄膜トランジスタの製造方法は、
基板上に遮光膜材料を形成し、遮光膜材料上にフォトレ
ジストを形成し、フォトレジストをエッチングマスクに
用いて遮光膜材料をエッチングして遮光膜を形成し、層
間絶縁膜を形成する工程と、この層間絶縁膜上にソース
ドレイン電極材料を形成し、ソースドレイン電極材料上
にフォトレジストを形成し、フォトレジストをエッチン
グマスクに用いてソースドレイン電極材料をエッチング
し、フォトレジストをアッシング処理し、さらにフォト
レジストをエッチングマスクに用いてソースドレイン電
極材料の膜厚の途中までエッチングしてソースドレイン
電極を形成する工程と、半導体膜材料とゲート絶縁膜材
料とゲート電極材料とを順次形成し、ゲート電極材料上
にフォトレジストを形成する工程と、フォトレジストを
エッチングマスクに用いて半導体膜材料とゲート絶縁膜
材料とゲート電極材料とをエッチングして半導体膜とゲ
ート絶縁膜とゲート電極とを形成する工程とを有するこ
とを特徴とする。
The method of manufacturing the thin film transistor of the present invention is
A step of forming a light-shielding film material on a substrate, forming a photoresist on the light-shielding film material, etching the light-shielding film material using the photoresist as an etching mask to form a light-shielding film, and forming an interlayer insulating film; , Forming a source / drain electrode material on the interlayer insulating film, forming a photoresist on the source / drain electrode material, etching the source / drain electrode material using the photoresist as an etching mask, and ashing the photoresist, Further, a step of forming a source / drain electrode by etching the source / drain electrode material to the middle of the film thickness using a photoresist as an etching mask, a semiconductor film material, a gate insulating film material, and a gate electrode material are sequentially formed, and a gate is formed. Step of forming photoresist on electrode material and etching mask of photoresist Characterized by a step of forming a semiconductor film and the gate insulating film and the gate electrode by etching the semiconductor film material and the gate insulating film material and the gate electrode material using.

【0033】本発明の薄膜トランジスタの製造方法は、
基板上に遮光膜材料を形成し、遮光膜材料上にフォトレ
ジストを形成し、フォトレジストをエッチングマスクに
用いて遮光膜材料をエッチングして遮光膜を形成し、層
間絶縁膜を形成する工程と、この層間絶縁膜上にソース
ドレイン電極材料と中間膜を形成し、中間膜上にフォト
レジストを形成し、フォトレジストをエッチングマスク
に用いて中間膜とソースドレイン電極材料をエッチング
し、フォトレジストをアッシング処理し、さらにフォト
レジストをエッチングマスクに用いて中間膜とソースド
レイン電極材料の膜厚の途中までエッチングしてソース
ドレイン電極を形成する工程と、半導体膜材料とゲート
絶縁膜材料とゲート電極材料とを順次形成し、ゲート電
極材料上にフォトレジストを形成する工程と、フォトレ
ジストをエッチングマスクに用いて半導体膜材料とゲー
ト絶縁膜材料とゲート電極材料とをエッチングして半導
体膜とゲート絶縁膜とゲート電極とを形成する工程とを
有することを特徴とする。
The method of manufacturing a thin film transistor according to the present invention comprises:
A step of forming a light-shielding film material on a substrate, forming a photoresist on the light-shielding film material, etching the light-shielding film material using the photoresist as an etching mask to form a light-shielding film, and forming an interlayer insulating film; , A source / drain electrode material and an intermediate film are formed on this interlayer insulating film, a photoresist is formed on the intermediate film, and the intermediate film and the source / drain electrode material are etched using the photoresist as an etching mask to remove the photoresist. A step of forming a source / drain electrode by ashing and then etching the intermediate film and the source / drain electrode material up to the middle of the film thickness using a photoresist as an etching mask; a semiconductor film material, a gate insulating film material, and a gate electrode material And then sequentially forming a photoresist on the gate electrode material and etching the photoresist. Characterized by a step of forming a semiconductor film and the gate insulating film and the gate electrode by etching the semiconductor film material and the gate insulating film material and the gate electrode material using the mask.

【0034】本発明の薄膜トランジスタの製造方法は、
基板上に遮光膜材料を形成し、遮光膜材料上にフォトレ
ジストを形成し、フォトレジストをエッチングマスクに
用いて遮光膜材料をエッチングして遮光膜を形成し、層
間絶縁膜を形成する工程と、この層間絶縁膜上にソース
ドレイン電極材料を形成し、ソースドレイン電極材料上
にフォトレジストを形成し、フォトレジストをエッチン
グマスクに用いてソースドレイン電極材料の膜厚の途中
までエッチングし、フォトレジストをアッシング処理
し、さらにフォトレジストをエッチングマスクに用いて
ソースドレイン電極材料をエッチングしてソースドレイ
ン電極を形成する工程と、半導体膜材料とゲート絶縁膜
材料とゲート電極材料とを順次形成し、ゲート電極材料
上にフォトレジストを形成する工程と、フォトレジスト
をエッチングマスクに用いて半導体膜材料とゲート絶縁
膜材料とゲート電極材料とをエッチングして半導体膜と
ゲート絶縁膜とゲート電極とを形成する工程とを有する
ことを特徴とする。
The method of manufacturing the thin film transistor of the present invention comprises:
A step of forming a light-shielding film material on a substrate, forming a photoresist on the light-shielding film material, etching the light-shielding film material using the photoresist as an etching mask to form a light-shielding film, and forming an interlayer insulating film; , A source / drain electrode material is formed on this interlayer insulating film, a photoresist is formed on the source / drain electrode material, and the photoresist is used as an etching mask to etch the source / drain electrode material up to the middle of the film thickness. Ashing, and a step of etching the source / drain electrode material by using the photoresist as an etching mask to form the source / drain electrode; a semiconductor film material, a gate insulating film material, and a gate electrode material are sequentially formed, and a gate is formed. Step of forming photoresist on electrode material and etching mask of photoresist Characterized by a step of forming a semiconductor film and the gate insulating film and the gate electrode by etching the semiconductor film material and the gate insulating film material and the gate electrode material using.

【0035】本発明の薄膜トランジスタの製造方法は、
基板上に遮光膜材料を形成し、遮光膜材料上にフォトレ
ジストを形成し、フォトレジストをエッチングマスクに
用いて遮光膜材料をエッチングして遮光膜を形成し、層
間絶縁膜を形成する工程と、この層間絶縁膜上にソース
ドレイン電極材料と中間膜を形成し、中間膜上にフォト
レジストを形成し、フォトレジストをエッチングマスク
に用いて中間膜とソースドレイン電極材料の膜厚の途中
までエッチングし、フォトレジストをアッシング処理
し、さらにフォトレジストをエッチングマスクに用いて
中間膜とソースドレイン電極材料をエッチングしてソー
スドレイン電極を形成する工程と、半導体膜材料とゲー
ト絶縁膜材料とゲート電極材料とを順次形成し、ゲート
電極材料上にフォトレジストを形成する工程と、フォト
レジストをエッチングマスクに用いて半導体膜材料とゲ
ート絶縁膜材料とゲート電極材料とをエッチングして半
導体膜とゲート絶縁膜とゲート電極とを形成する工程と
を有することを特徴とする。
The method of manufacturing the thin film transistor of the present invention comprises:
A step of forming a light-shielding film material on a substrate, forming a photoresist on the light-shielding film material, etching the light-shielding film material using the photoresist as an etching mask to form a light-shielding film, and forming an interlayer insulating film; , The source / drain electrode material and the intermediate film are formed on the interlayer insulating film, the photoresist is formed on the intermediate film, and the photoresist is used as an etching mask to etch the intermediate film and the source / drain electrode material to the middle of the film thickness. And ashing the photoresist, and etching the intermediate film and the source / drain electrode material by using the photoresist as an etching mask to form the source / drain electrode, and the semiconductor film material, the gate insulating film material, and the gate electrode material. And then sequentially forming a photoresist on the gate electrode material and etching the photoresist. Characterized by a step of forming a semiconductor film and the gate insulating film and the gate electrode by etching the semiconductor film material and the gate insulating film material and the gate electrode material using the mask.

【0036】本発明の薄膜トランジスタの製造方法は、
基板上に遮光膜材料を形成し、遮光膜材料上にフォトレ
ジストを形成し、フォトレジストをエッチングマスクに
用いて遮光膜材料をエッチングして遮光膜を形成し、層
間絶縁膜を形成する工程と、層間絶縁膜上にソースドレ
イン電極材料を形成し、ソースドレイン電極材料上にフ
ォトレジストを形成し、フォトレジストをエッチングマ
スクに用いてソースドレイン電極材料の膜厚の途中まで
エッチングし、フォトレジストを加熱処理して軟化さ
せ、さらにフォトレジストをエッチングマスクに用いて
ソースドレイン電極材料をエッチングしてソースドレイ
ン電極を形成する工程と、半導体膜材料とゲート絶縁膜
材料とゲート電極材料とを順次形成し、ゲート電極材料
上にフォトレジストを形成する工程と、フォトレジスト
をエッチングマスクに用いて半導体膜材料とゲート絶縁
膜材料とゲート電極材料とをエッチングして半導体膜と
ゲート絶縁膜とゲート電極とを形成する工程とを有する
ことを特徴とする。
The method of manufacturing the thin film transistor of the present invention is
A step of forming a light-shielding film material on a substrate, forming a photoresist on the light-shielding film material, etching the light-shielding film material using the photoresist as an etching mask to form a light-shielding film, and forming an interlayer insulating film; , A source / drain electrode material is formed on the interlayer insulating film, a photoresist is formed on the source / drain electrode material, and the photoresist is used as an etching mask to etch the source / drain electrode material up to the middle of the film thickness to remove the photoresist. A step of forming a source / drain electrode by heat treatment to soften the material and further etching the source / drain electrode material using a photoresist as an etching mask, and a semiconductor film material, a gate insulating film material, and a gate electrode material are sequentially formed. , A step of forming a photoresist on the gate electrode material, and an etching mask for the photoresist Characterized by a step of forming a semiconductor film and the gate insulating film and the gate electrode by etching the semiconductor film material and the gate insulating film material and the gate electrode material using.

【0037】本発明の薄膜トランジスタの製造方法は、
基板上に遮光膜材料を形成し、遮光膜材料上にフォトレ
ジストを形成し、フォトレジストをエッチングマスクに
用いて遮光膜材料をエッチングして遮光膜を形成し、層
間絶縁膜を形成する工程と、層間絶縁膜上にソースドレ
イン電極材料を形成し、ソースドレイン電極材料上に第
1のフォトレジストを形成し、フォトレジストをエッチ
ングマスクに用いてソースドレイン電極材料をエッチン
グし、第1のフォトレジストを除去し、さらにソースド
レイン電極材料上に第1のフォトレジストより小さなパ
ターン寸法の第2のフォトレジストを形成し、第2のフ
ォトレジストをエッチングマスクに用いてソースドレイ
ン電極材料の膜厚の途中までエッチングしてソースドレ
イン電極を形成する工程と、半導体膜材料とゲート絶縁
膜材料とゲート電極材料とを順次形成し、ゲート電極材
料上にフォトレジストを形成する工程と、フォトレジス
トをエッチングマスクに用いて半導体膜材料とゲート絶
縁膜材料とゲート電極材料とをエッチングして半導体膜
とゲート絶縁膜とゲート電極とを形成する工程とを有す
ることを特徴とする。
The method of manufacturing the thin film transistor of the present invention comprises:
A step of forming a light-shielding film material on a substrate, forming a photoresist on the light-shielding film material, etching the light-shielding film material using the photoresist as an etching mask to form a light-shielding film, and forming an interlayer insulating film; Forming a source / drain electrode material on the interlayer insulating film, forming a first photoresist on the source / drain electrode material, and etching the source / drain electrode material using the photoresist as an etching mask to form a first photoresist. Is removed, and a second photoresist having a pattern size smaller than that of the first photoresist is formed on the source / drain electrode material, and the second photoresist is used as an etching mask in the middle of the film thickness of the source / drain electrode material. To form the source / drain electrodes by etching up to the semiconductor film material, the gate insulating film material, and the gate electrode. A step of sequentially forming a material and a photoresist on the gate electrode material, and a step of etching the semiconductor film material, the gate insulating film material, and the gate electrode material using the photoresist as an etching mask to form the semiconductor film and the gate insulating material. And a step of forming a film and a gate electrode.

【0038】本発明の薄膜トランジスタの製造方法は、
基板上に遮光膜材料を形成し、遮光膜材料上にフォトレ
ジストを形成し、フォトレジストをエッチングマスクに
用いて遮光膜材料をエッチングして遮光膜を形成し、層
間絶縁膜を形成する工程と、層間絶縁膜上にソースドレ
イン電極材料を形成し、ソースドレイン電極材料上に第
1のフォトレジストを形成し、フォトレジストをエッチ
ングマスクに用いてソースドレイン電極材料を膜厚の途
中までエッチングし、第1のフォトレジストを除去し、
さらにソースドレイン電極材料上に第1のフォトレジス
トより小さなパターン寸法の第2のフォトレジストを形
成し、第2のフォトレジストをエッチングマスクに用い
てソースドレイン電極材料をエッチングしてソースドレ
イン電極を形成する工程と、半導体膜材料とゲート絶縁
膜材料とゲート電極材料とを順次形成し、ゲート電極材
料上にフォトレジストを形成する工程と、フォトレジス
トをエッチングマスクに用いて半導体膜材料とゲート絶
縁膜材料とゲート電極材料とをエッチングして半導体膜
とゲート絶縁膜とゲート電極とを形成する工程とを有す
ることを特徴とする。
The method of manufacturing the thin film transistor of the present invention comprises:
A step of forming a light-shielding film material on a substrate, forming a photoresist on the light-shielding film material, etching the light-shielding film material using the photoresist as an etching mask to form a light-shielding film, and forming an interlayer insulating film; , Forming a source / drain electrode material on the interlayer insulating film, forming a first photoresist on the source / drain electrode material, and etching the source / drain electrode material to the middle of the film thickness using the photoresist as an etching mask, Remove the first photoresist,
Further, a second photoresist having a pattern size smaller than that of the first photoresist is formed on the source / drain electrode material, and the source / drain electrode material is etched by using the second photoresist as an etching mask to form a source / drain electrode. And a step of sequentially forming a semiconductor film material, a gate insulating film material, and a gate electrode material, and forming a photoresist on the gate electrode material, and a semiconductor film material and a gate insulating film using the photoresist as an etching mask. And a step of etching the material and the gate electrode material to form a semiconductor film, a gate insulating film, and a gate electrode.

【0039】本発明の薄膜トランジスタの製造方法は、
基板上に遮光膜材料を形成し、遮光膜材料上にフォトレ
ジストを形成し、フォトレジストをエッチングマスクに
用いて遮光膜材料をエッチングして遮光膜を形成し、層
間絶縁膜を形成する工程と、この層間絶縁膜上にソース
ドレイン電極材料を形成し、ソースドレイン電極材料上
に第1のフォトレジストを形成し、第1のフォトレジス
トをエッチングマスクに用いてソースドレイン電極材料
の膜厚の途中までエッチングし、第1のフォトレジスト
を除去し、さらにソースドレイン電極材料上に第1のフ
ォトレジストより大きなパターン寸法の第2のフォトレ
ジストを形成し、第2のフォトレジストをエッチングマ
スクに用いてソースドレイン電極材料をエッチングして
ソースドレイン電極を形成する工程と、半導体膜材料と
ゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲ
ート電極材料上にフォトレジストを形成する工程と、フ
ォトレジストをエッチングマスクに用いて半導体膜材料
とゲート絶縁膜材料とゲート電極材料とをエッチングし
て半導体膜とゲート絶縁膜とゲート電極とを形成する工
程とを有することを特徴とする。
The method of manufacturing the thin film transistor of the present invention is
A step of forming a light-shielding film material on a substrate, forming a photoresist on the light-shielding film material, etching the light-shielding film material using the photoresist as an etching mask to form a light-shielding film, and forming an interlayer insulating film; , A source / drain electrode material is formed on the interlayer insulating film, a first photoresist is formed on the source / drain electrode material, and the first photoresist is used as an etching mask in the middle of the film thickness of the source / drain electrode material. Etching to remove the first photoresist, form a second photoresist having a pattern size larger than that of the first photoresist on the source / drain electrode material, and use the second photoresist as an etching mask. Step of etching source / drain electrode material to form source / drain electrode, semiconductor film material and gate insulating film material A step of sequentially forming a gate electrode material and forming a photoresist on the gate electrode material; and a step of etching the semiconductor film material, the gate insulating film material, and the gate electrode material using the photoresist as an etching mask to form a semiconductor film. And a step of forming a gate insulating film and a gate electrode.

【0040】本発明の薄膜トランジスタの製造方法は、
基板上に遮光膜と容量下部電極となる材料を形成し、遮
光膜と容量下部電極となる材料の上にフォトレジストを
形成し、フォトレジストをエッチングマスクに用いて遮
光膜と容量下部電極となる材料をエッチングして遮光膜
と容量下部電極を形成し、層間絶縁膜を形成する工程
と、層間絶縁膜上にソースドレイン電極材料を形成し、
ソースドレイン電極材料上にフォトレジストを形成し、
フォトレジストをエッチングマスクに用いてソースドレ
イン電極材料をエッチングし、フォトレジストをアッシ
ング処理し、さらにフォトレジストをエッチングマスク
に用いてソースドレイン電極材料の膜厚の途中までエッ
チングしてソースドレイン電極を形成する工程と、半導
体膜材料とゲート絶縁膜材料とゲート電極材料とを順次
形成し、ゲート電極材料上にフォトレジストを形成する
工程と、フォトレジストをエッチングマスクに用いて半
導体膜材料とゲート絶縁膜材料とゲート電極材料とをエ
ッチングして半導体膜とゲート絶縁膜とゲート電極とを
形成する工程とを有することを特徴とする。
The method of manufacturing the thin film transistor of the present invention comprises
A material for the light-shielding film and the lower capacitor electrode is formed on the substrate, a photoresist is formed on the material for the light-shielding film and lower capacitor electrode, and the light-shielding film and the lower capacitor electrode are formed by using the photoresist as an etching mask. A step of etching the material to form a light-shielding film and a capacitor lower electrode, forming an interlayer insulating film, and forming a source / drain electrode material on the interlayer insulating film,
Forming a photoresist on the source / drain electrode material,
The source / drain electrode material is etched using the photoresist as an etching mask, the photoresist is ashed, and the source / drain electrode is formed by etching the source / drain electrode material halfway through the photoresist as an etching mask. And a step of sequentially forming a semiconductor film material, a gate insulating film material, and a gate electrode material, and forming a photoresist on the gate electrode material, and a semiconductor film material and a gate insulating film using the photoresist as an etching mask. And a step of etching the material and the gate electrode material to form a semiconductor film, a gate insulating film, and a gate electrode.

【0041】本発明の薄膜トランジスタの製造方法は、
基板上に遮光膜と容量下部電極となる材料を形成し、遮
光膜と容量下部電極となる材料の上にフォトレジストを
形成し、フォトレジストをエッチングマスクに用いて遮
光膜と容量下部電極となる材料をエッチングして遮光膜
と容量下部電極を形成し、層間絶縁膜を形成する工程
と、層間絶縁膜上にソースドレイン電極材料と中間膜を
形成し、中間膜上にフォトレジストを形成し、フォトレ
ジストをエッチングマスクに用いて中間膜とソースドレ
イン電極材料をエッチングし、フォトレジストをアッシ
ング処理し、さらにフォトレジストをエッチングマスク
に用いて中間膜とソースドレイン電極材料の膜厚の途中
までエッチングしてソースドレイン電極を形成する工程
と、半導体膜材料とゲート絶縁膜材料とゲート電極材料
とを順次形成し、ゲート電極材料上にフォトレジストを
形成する工程と、フォトレジストをエッチングマスクに
用いて半導体膜材料とゲート絶縁膜材料とゲート電極材
料とをエッチングして半導体膜とゲート絶縁膜とゲート
電極とを形成する工程とを有することを特徴とする。
The method of manufacturing the thin film transistor of the present invention is
A material for the light-shielding film and the lower capacitor electrode is formed on the substrate, a photoresist is formed on the material for the light-shielding film and lower capacitor electrode, and the light-shielding film and the lower capacitor electrode are formed by using the photoresist as an etching mask. A step of forming a light shielding film and a capacitor lower electrode by etching the material, forming an interlayer insulating film, forming a source / drain electrode material and an intermediate film on the interlayer insulating film, and forming a photoresist on the intermediate film, The photoresist is used as an etching mask to etch the intermediate film and the source / drain electrode material, the photoresist is ashed, and the photoresist is used as an etching mask to etch the intermediate film and the source / drain electrode material to the middle of the film thickness. Forming a source / drain electrode, a semiconductor film material, a gate insulating film material, and a gate electrode material are sequentially formed. And forming a semiconductor film, a gate insulating film, and a gate electrode by etching the semiconductor film material, the gate insulating film material, and the gate electrode material using the photoresist as an etching mask. And a step of performing.

【0042】本発明の薄膜トランジスタの製造方法は、
基板上に遮光膜と容量下部電極となる材料を形成し、遮
光膜と容量下部電極となる材料の上にフォトレジストを
形成し、フォトレジストをエッチングマスクに用いて遮
光膜と容量下部電極となる材料をエッチングして遮光膜
と容量下部電極を形成し、容量下部電極上に酸化膜を形
成し、層間絶縁膜を形成する工程と、層間絶縁膜上にソ
ースドレイン電極材料を形成し、ソースドレイン電極材
料上にフォトレジストを形成し、フォトレジストをエッ
チングマスクに用いてソースドレイン電極材料をエッチ
ングし、フォトレジストをアッシング処理し、さらにフ
ォトレジストをエッチングマスクに用いてソースドレイ
ン電極材料の膜厚の途中までエッチングしてソースドレ
イン電極を形成する工程と、半導体膜材料とゲート絶縁
膜材料とゲート電極材料とを順次形成し、ゲート電極材
料上にフォトレジストを形成する工程と、フォトレジス
トをエッチングマスクに用いて半導体膜材料とゲート絶
縁膜材料とゲート電極材料とをエッチングして半導体膜
とゲート絶縁膜とゲート電極とを形成する工程とを有す
ることを特徴とする。
The method of manufacturing the thin film transistor of the present invention is as follows.
A material for the light-shielding film and the lower capacitor electrode is formed on the substrate, a photoresist is formed on the material for the light-shielding film and lower capacitor electrode, and the light-shielding film and the lower capacitor electrode are formed by using the photoresist as an etching mask. The step of etching the material to form a light-shielding film and a capacitor lower electrode, forming an oxide film on the capacitor lower electrode and forming an interlayer insulating film, and forming a source / drain electrode material on the interlayer insulating film A photoresist is formed on the electrode material, the source / drain electrode material is etched by using the photoresist as an etching mask, the photoresist is ashed, and the film thickness of the source / drain electrode material is adjusted by using the photoresist as an etching mask. The process of forming the source / drain electrodes by halfway etching, the semiconductor film material, the gate insulating film material, and the gate electrode. A step of sequentially forming a material and a photoresist on the gate electrode material, and a step of etching the semiconductor film material, the gate insulating film material, and the gate electrode material using the photoresist as an etching mask to form the semiconductor film and the gate insulating material. And a step of forming a film and a gate electrode.

【0043】本発明の薄膜トランジスタの製造方法は、
基板上に遮光膜と容量下部電極となる材料を形成し、遮
光膜と容量下部電極となる材料の上にフォトレジストを
形成し、フォトレジストをエッチングマスクに用いて遮
光膜と容量下部電極となる材料をエッチングして遮光膜
と容量下部電極を形成し、容量下部電極上に酸化膜を形
成し、層間絶縁膜を形成する工程と、層間絶縁膜上にソ
ースドレイン電極材料と中間膜を形成し、中間膜上にフ
ォトレジストを形成し、フォトレジストをエッチングマ
スクに用いて中間膜とソースドレイン電極材料をエッチ
ングし、フォトレジストをアッシング処理し、さらにフ
ォトレジストをエッチングマスクに用いて中間膜とソー
スドレイン電極材料の膜厚の途中までエッチングしてソ
ースドレイン電極を形成する工程と、半導体膜材料とゲ
ート絶縁膜材料とゲート電極材料とを順次形成し、ゲー
ト電極材料上にフォトレジストを形成する工程と、フォ
トレジストをエッチングマスクに用いて半導体膜材料と
ゲート絶縁膜材料とゲート電極材料とをエッチングして
半導体膜とゲート絶縁膜とゲート電極とを形成する工程
とを有することを特徴とする。
The method of manufacturing the thin film transistor of the present invention is
A material for the light-shielding film and the lower capacitor electrode is formed on the substrate, a photoresist is formed on the material for the light-shielding film and lower capacitor electrode, and the light-shielding film and the lower capacitor electrode are formed by using the photoresist as an etching mask. The material is etched to form a light shielding film and a capacitor lower electrode, an oxide film is formed on the capacitor lower electrode, an interlayer insulating film is formed, and a source / drain electrode material and an intermediate film are formed on the interlayer insulating film. Forming a photoresist on the intermediate film, etching the intermediate film and the source / drain electrode material using the photoresist as an etching mask, ashing the photoresist, and using the photoresist as an etching mask, the intermediate film and the source A step of forming a source / drain electrode by etching to the middle of the film thickness of the drain electrode material; a semiconductor film material and a gate insulating film material; A step of sequentially forming a gate electrode material and forming a photoresist on the gate electrode material, and a semiconductor film material, a gate insulating film material, and a gate electrode material are etched by using the photoresist as an etching mask. And a step of forming a gate insulating film and a gate electrode.

【0044】本発明の薄膜トランジスタの製造方法は、
基板上に遮光膜と容量下部電極となる材料を形成し、遮
光膜と容量下部電極となる材料の上にフォトレジストを
形成し、フォトレジストをエッチングマスクに用いて遮
光膜と容量下部電極となる材料をエッチングして遮光膜
と容量下部電極を形成し、層間絶縁膜を形成する工程
と、層間絶縁膜上にソースドレイン電極材料を形成し、
ソースドレイン電極材料上にフォトレジストを形成し、
フォトレジストをエッチングマスクに用いてソースドレ
イン電極材料の膜厚の途中までエッチングし、フォトレ
ジストをアッシング処理し、さらにフォトレジストをエ
ッチングマスクに用いてソースドレイン電極材料をエッ
チングしてソースドレイン電極を形成する工程と、半導
体膜材料とゲート絶縁膜材料とゲート電極材料とを順次
形成し、ゲート電極材料上にフォトレジストを形成する
工程と、フォトレジストをエッチングマスクに用いて半
導体膜材料とゲート絶縁膜材料とゲート電極材料とをエ
ッチングして半導体膜とゲート絶縁膜とゲート電極とを
形成する工程とを有することを特徴とする。
The method of manufacturing the thin film transistor of the present invention is
A material for the light-shielding film and the lower capacitor electrode is formed on the substrate, a photoresist is formed on the material for the light-shielding film and lower capacitor electrode, and the light-shielding film and the lower capacitor electrode are formed by using the photoresist as an etching mask. A step of etching the material to form a light-shielding film and a capacitor lower electrode, forming an interlayer insulating film, and forming a source / drain electrode material on the interlayer insulating film,
Forming a photoresist on the source / drain electrode material,
The photoresist is used as an etching mask to etch the source / drain electrode material to the middle of the film thickness, the photoresist is ashed, and the photoresist is used as an etching mask to etch the source / drain electrode material to form the source / drain electrode. And a step of sequentially forming a semiconductor film material, a gate insulating film material, and a gate electrode material, and forming a photoresist on the gate electrode material, and a semiconductor film material and a gate insulating film using the photoresist as an etching mask. And a step of etching the material and the gate electrode material to form a semiconductor film, a gate insulating film, and a gate electrode.

【0045】本発明の薄膜トランジスタの製造方法は、
基板上に遮光膜と容量下部電極となる材料を形成し、遮
光膜と容量下部電極となる材料の上にフォトレジストを
形成し、フォトレジストをエッチングマスクに用いて遮
光膜と容量下部電極となる材料をエッチングして遮光膜
と容量下部電極を形成し、層間絶縁膜を形成する工程
と、層間絶縁膜上にソースドレイン電極材料と中間膜を
形成し、中間膜上にフォトレジストを形成し、フォトレ
ジストをエッチングマスクに用いて中間膜とソースドレ
イン電極材料の膜厚の途中までエッチングし、フォトレ
ジストをアッシング処理し、さらにフォトレジストをエ
ッチングマスクに用いてソースドレイン電極材料をエッ
チングしてソースドレイン電極を形成する工程と、半導
体膜材料とゲート絶縁膜材料とゲート電極材料とを順次
形成し、ゲート電極材料上にフォトレジストを形成する
工程と、フォトレジストをエッチングマスクに用いて半
導体膜材料とゲート絶縁膜材料とゲート電極材料とをエ
ッチングして半導体膜とゲート絶縁膜とゲート電極とを
形成する工程とを有することを特徴とする。
The method of manufacturing the thin film transistor of the present invention comprises:
A material for the light-shielding film and the lower capacitor electrode is formed on the substrate, a photoresist is formed on the material for the light-shielding film and lower capacitor electrode, and the light-shielding film and the lower capacitor electrode are formed by using the photoresist as an etching mask. A step of forming a light shielding film and a capacitor lower electrode by etching the material, forming an interlayer insulating film, forming a source / drain electrode material and an intermediate film on the interlayer insulating film, and forming a photoresist on the intermediate film, The photoresist is used as an etching mask to etch the intermediate film and the source / drain electrode material to the middle of the film thickness, the photoresist is ashed, and the photoresist is used as an etching mask to etch the source / drain electrode material and the source / drain. The step of forming the electrode, the semiconductor film material, the gate insulating film material, and the gate electrode material are sequentially formed, and the gate electrode Forming a semiconductor film, a gate insulating film and a gate electrode by etching a semiconductor film material, a gate insulating film material and a gate electrode material using the photoresist as an etching mask And having.

【0046】本発明の薄膜トランジスタの製造方法は、
基板上に遮光膜と容量下部電極となる材料を形成し、遮
光膜と容量下部電極となる材料の上にフォトレジストを
形成し、フォトレジストをエッチングマスクに用いて遮
光膜と容量下部電極となる材料をエッチングして遮光膜
と容量下部電極を形成し、容量下部電極上に酸化膜を形
成し、層間絶縁膜を形成する工程と、層間絶縁膜上にソ
ースドレイン電極材料を形成し、ソースドレイン電極材
料上にフォトレジストを形成し、フォトレジストをエッ
チングマスクに用いてソースドレイン電極材料の膜厚の
途中までエッチングし、フォトレジストをアッシング処
理し、さらにフォトレジストをエッチングマスクに用い
てソースドレイン電極材料をエッチングしてソースドレ
イン電極を形成する工程と、半導体膜材料とゲート絶縁
膜材料とゲート電極材料とを順次形成し、ゲート電極材
料上にフォトレジストを形成する工程と、フォトレジス
トをエッチングマスクに用いて半導体膜材料とゲート絶
縁膜材料とゲート電極材料とをエッチングして半導体膜
とゲート絶縁膜とゲート電極とを形成する工程とを有す
ることを特徴とする。
The method of manufacturing the thin film transistor of the present invention is
A material for the light-shielding film and the lower capacitor electrode is formed on the substrate, a photoresist is formed on the material for the light-shielding film and lower capacitor electrode, and the light-shielding film and the lower capacitor electrode are formed by using the photoresist as an etching mask. The step of etching the material to form a light-shielding film and a capacitor lower electrode, forming an oxide film on the capacitor lower electrode and forming an interlayer insulating film, and forming a source / drain electrode material on the interlayer insulating film A photoresist is formed on the electrode material, the photoresist is used as an etching mask to etch the source / drain electrode material to the middle of the film thickness, the photoresist is ashed, and the photoresist is used as an etching mask. The step of etching the material to form the source / drain electrode, the semiconductor film material, the gate insulating film material, and the gate electrode. A step of sequentially forming a material and a photoresist on the gate electrode material, and a step of etching the semiconductor film material, the gate insulating film material, and the gate electrode material using the photoresist as an etching mask to form the semiconductor film and the gate insulating material. And a step of forming a film and a gate electrode.

【0047】本発明の薄膜トランジスタの製造方法は、
基板上に遮光膜と容量下部電極となる材料を形成し、遮
光膜と容量下部電極となる材料の上にフォトレジストを
形成し、フォトレジストをエッチングマスクに用いて遮
光膜と容量下部電極となる材料をエッチングして遮光膜
と容量下部電極を形成し、容量下部電極上に酸化膜を形
成し、層間絶縁膜を形成する工程と、層間絶縁膜上にソ
ースドレイン電極材料と中間膜を形成し、中間膜上にフ
ォトレジストを形成し、フォトレジストをエッチングマ
スクに用いて中間膜とソースドレイン電極材料の膜厚の
途中までエッチングし、フォトレジストをアッシング処
理し、さらにフォトレジストをエッチングマスクに用い
てソースドレイン電極材料をエッチングしてソースドレ
イン電極を形成する工程と、半導体膜材料とゲート絶縁
膜材料とゲート電極材料とを順次形成し、ゲート電極材
料上にフォトレジストを形成する工程と、フォトレジス
トをエッチングマスクに用いて半導体膜材料とゲート絶
縁膜材料とゲート電極材料とをエッチングして半導体膜
とゲート絶縁膜とゲート電極とを形成する工程とを有す
ることを特徴とする。
The method of manufacturing the thin film transistor of the present invention is
A material for the light-shielding film and the lower capacitor electrode is formed on the substrate, a photoresist is formed on the material for the light-shielding film and lower capacitor electrode, and the light-shielding film and the lower capacitor electrode are formed by using the photoresist as an etching mask. The material is etched to form a light shielding film and a capacitor lower electrode, an oxide film is formed on the capacitor lower electrode, an interlayer insulating film is formed, and a source / drain electrode material and an intermediate film are formed on the interlayer insulating film. , A photoresist is formed on the intermediate film, the photoresist is used as an etching mask to etch the intermediate film and the source / drain electrode material to the middle of the film thickness, the photoresist is ashed, and the photoresist is used as an etching mask. Etching the source / drain electrode material to form the source / drain electrode, the semiconductor film material, the gate insulating film material, and the gate electrode. A step of sequentially forming a material and a photoresist on the gate electrode material, and a step of etching the semiconductor film material, the gate insulating film material, and the gate electrode material using the photoresist as an etching mask to form the semiconductor film and the gate insulating material. And a step of forming a film and a gate electrode.

【0048】本発明の薄膜トランジスタの製造方法は、
基板上に遮光膜と容量下部電極となる材料を形成し、遮
光膜と容量下部電極となる材料の上にフォトレジストを
形成し、フォトレジストをエッチングマスクに用いて遮
光膜と容量下部電極となる材料をエッチングして遮光膜
と容量下部電極を形成し、層間絶縁膜を形成する工程
と、層間絶縁膜上にソースドレイン電極材料を形成し、
ソースドレイン電極材料上にフォトレジストを形成し、
フォトレジストをエッチングマスクに用いてソースドレ
イン電極材料の膜厚の途中までエッチングし、フォトレ
ジストを加熱処理して軟化させ、さらにフォトレジスト
をエッチングマスクに用いてソースドレイン電極材料を
エッチングしてソースドレイン電極を形成する工程と、
半導体膜材料とゲート絶縁膜材料とゲート電極材料とを
順次形成し、ゲート電極材料上にフォトレジストを形成
する工程と、フォトレジストをエッチングマスクに用い
て半導体膜材料とゲート絶縁膜材料とゲート電極材料と
をエッチングして半導体膜とゲート絶縁膜とゲート電極
とを形成する工程とを有することを特徴とする。
The method of manufacturing the thin film transistor of the present invention comprises:
A material for the light-shielding film and the lower capacitor electrode is formed on the substrate, a photoresist is formed on the material for the light-shielding film and lower capacitor electrode, and the light-shielding film and the lower capacitor electrode are formed by using the photoresist as an etching mask. A step of etching the material to form a light-shielding film and a capacitor lower electrode, forming an interlayer insulating film, and forming a source / drain electrode material on the interlayer insulating film,
Forming a photoresist on the source / drain electrode material,
The photoresist is used as an etching mask to etch the source / drain electrode material up to the middle of the film thickness, and the photoresist is heat-treated to soften it. Further, the photoresist is used as an etching mask to etch the source / drain electrode material and the source / drain. A step of forming electrodes,
A step of sequentially forming a semiconductor film material, a gate insulating film material, and a gate electrode material, and forming a photoresist on the gate electrode material; and a semiconductor film material, a gate insulating film material, and a gate electrode using the photoresist as an etching mask. And a step of forming a semiconductor film, a gate insulating film, and a gate electrode by etching a material.

【0049】本発明の薄膜トランジスタの製造方法は、
基板上に遮光膜と容量下部電極となる材料を形成し、遮
光膜と容量下部電極となる材料の上にフォトレジストを
形成し、フォトレジストをエッチングマスクに用いて遮
光膜と容量下部電極となる材料をエッチングして遮光膜
と容量下部電極を形成し、層間絶縁膜を形成する工程
と、層間絶縁膜上にソースドレイン電極材料を形成し、
ソースドレイン電極材料上に第1のフォトレジストを形
成し、フォトレジストをエッチングマスクに用いてソー
スドレイン電極材料をエッチングし、第1のフォトレジ
ストを除去し、さらにソースドレイン電極材料上に第1
のフォトレジストより小さなパターン寸法の第2のフォ
トレジストを形成し、第2のフォトレジストをエッチン
グマスクに用いてソースドレイン電極材料の膜厚の途中
までエッチングしてソースドレイン電極を形成する工程
と、半導体膜材料とゲート絶縁膜材料とゲート電極材料
とを順次形成し、ゲート電極材料上にフォトレジストを
形成する工程と、フォトレジストをエッチングマスクに
用いて半導体膜材料とゲート絶縁膜材料とゲート電極材
料とをエッチングして半導体膜とゲート絶縁膜とゲート
電極とを形成する工程とを有することを特徴とする。
The method of manufacturing the thin film transistor of the present invention comprises:
A material for the light-shielding film and the lower capacitor electrode is formed on the substrate, a photoresist is formed on the material for the light-shielding film and lower capacitor electrode, and the light-shielding film and the lower capacitor electrode are formed by using the photoresist as an etching mask. A step of etching the material to form a light-shielding film and a capacitor lower electrode, forming an interlayer insulating film, and forming a source / drain electrode material on the interlayer insulating film,
A first photoresist is formed on the source / drain electrode material, the source / drain electrode material is etched by using the photoresist as an etching mask, the first photoresist is removed, and the first photoresist is further formed on the source / drain electrode material.
Forming a second photoresist having a pattern size smaller than that of the photoresist, and using the second photoresist as an etching mask to etch the source / drain electrode material to the middle of the film thickness to form a source / drain electrode, A step of sequentially forming a semiconductor film material, a gate insulating film material, and a gate electrode material, and forming a photoresist on the gate electrode material; and a semiconductor film material, a gate insulating film material, and a gate electrode using the photoresist as an etching mask. And a step of forming a semiconductor film, a gate insulating film, and a gate electrode by etching a material.

【0050】本発明の薄膜トランジスタの製造方法は、
基板上に遮光膜と容量下部電極となる材料を形成し、遮
光膜と容量下部電極となる材料の上にフォトレジストを
形成し、フォトレジストをエッチングマスクに用いて遮
光膜と容量下部電極となる材料をエッチングして遮光膜
と容量下部電極を形成し、層間絶縁膜を形成する工程
と、層間絶縁膜上にソースドレイン電極材料を形成し、
ソースドレイン電極材料上に第1のフォトレジストを形
成し、フォトレジストをエッチングマスクに用いてソー
スドレイン電極材料を膜厚の途中までエッチングし、第
1のフォトレジストを除去し、さらにソースドレイン電
極材料上に第1のフォトレジストより小さなパターン寸
法の第2のフォトレジストを形成し、第2のフォトレジ
ストをエッチングマスクに用いてソースドレイン電極材
料をエッチングしてソースドレイン電極を形成する工程
と、半導体膜材料とゲート絶縁膜材料とゲート電極材料
とを順次形成し、ゲート電極材料上にフォトレジストを
形成する工程と、フォトレジストをエッチングマスクに
用いて半導体膜材料とゲート絶縁膜材料とゲート電極材
料とをエッチングして半導体膜とゲート絶縁膜とゲート
電極とを形成する工程とを有することを特徴とする。
The method of manufacturing the thin film transistor of the present invention is
A material for the light-shielding film and the lower capacitor electrode is formed on the substrate, a photoresist is formed on the material for the light-shielding film and lower capacitor electrode, and the light-shielding film and the lower capacitor electrode are formed by using the photoresist as an etching mask. A step of etching the material to form a light-shielding film and a capacitor lower electrode, forming an interlayer insulating film, and forming a source / drain electrode material on the interlayer insulating film,
A first photoresist is formed on the source / drain electrode material, the photoresist is used as an etching mask to etch the source / drain electrode material to the middle of the film thickness, and the first photoresist is removed. Forming a source / drain electrode by forming a second photoresist having a pattern size smaller than that of the first photoresist on the upper side, and etching the source / drain electrode material using the second photoresist as an etching mask; A step of sequentially forming a film material, a gate insulating film material, and a gate electrode material, and forming a photoresist on the gate electrode material; and a semiconductor film material, a gate insulating film material, and a gate electrode material using the photoresist as an etching mask And are etched to form a semiconductor film, a gate insulating film, and a gate electrode. And having a degree.

【0051】本発明の薄膜トランジスタの製造方法は、
基板上に遮光膜と容量下部電極となる材料を形成し、遮
光膜と容量下部電極となる材料の上にフォトレジストを
形成し、フォトレジストをエッチングマスクに用いて遮
光膜と容量下部電極となる材料をエッチングして遮光膜
と容量下部電極を形成し、層間絶縁膜を形成する工程
と、層間絶縁膜上にソースドレイン電極材料を形成し、
ソースドレイン電極材料上に第1のフォトレジストを形
成し、第1のフォトレジストをエッチングマスクに用い
てソースドレイン電極材料の膜厚の途中までエッチング
し、第1のフォトレジストを除去し、さらにソースドレ
イン電極材料上に第1のフォトレジストより大きなパタ
ーン寸法の第2のフォトレジストを形成し、第2のフォ
トレジストをエッチングマスクに用いてソースドレイン
電極材料をエッチングしてソースドレイン電極を形成す
る工程と、半導体膜材料とゲート絶縁膜材料とゲート電
極材料とを順次形成し、ゲート電極材料上にフォトレジ
ストを形成する工程と、フォトレジストをエッチングマ
スクに用いて半導体膜材料とゲート絶縁膜材料とゲート
電極材料とをエッチングして半導体膜とゲート絶縁膜と
ゲート電極とを形成する工程とを有することを特徴とす
る。
The method of manufacturing the thin film transistor of the present invention is
A material for the light-shielding film and the lower capacitor electrode is formed on the substrate, a photoresist is formed on the material for the light-shielding film and lower capacitor electrode, and the light-shielding film and the lower capacitor electrode are formed by using the photoresist as an etching mask. A step of etching the material to form a light-shielding film and a capacitor lower electrode, forming an interlayer insulating film, and forming a source / drain electrode material on the interlayer insulating film,
A first photoresist is formed on the source / drain electrode material, the first photoresist is used as an etching mask to etch the source / drain electrode material up to the middle of the film thickness, and the first photoresist is removed. A step of forming a second photoresist having a pattern size larger than that of the first photoresist on the drain electrode material, and etching the source / drain electrode material using the second photoresist as an etching mask to form a source / drain electrode. A step of sequentially forming a semiconductor film material, a gate insulating film material, and a gate electrode material, and forming a photoresist on the gate electrode material; and a semiconductor film material and a gate insulating film material using the photoresist as an etching mask. The gate electrode material is etched to form the semiconductor film, the gate insulating film, and the gate electrode. Characterized by a step of.

【0052】[0052]

【作用】本発明の薄膜トランジスタにおいては、ソース
ドレイン電極に段差を設け、その断面形状を階段状にす
る構造を採用する。このようにソースドレイン電極に段
差を設けると、その上層に設ける半導体膜の段差寸法を
減らすことができる。
In the thin film transistor of the present invention, a structure is employed in which the source / drain electrode is provided with a step and the cross-sectional shape is stepwise. When the step is formed on the source / drain electrode in this way, the step size of the semiconductor film formed on the source / drain electrode can be reduced.

【0053】このため、パターニングしたソースドレイ
ン電極の側面領域と基板とにおいては、半導体膜となる
被膜の成長方向が異なることに起因する結晶性の乱れを
緩和することができる。したがって薄膜トランジスタの
特性、とくにしきい値電圧や移動度の劣化やそのばらつ
きを小さくすることができる。
Therefore, in the side surface region of the patterned source / drain electrode and the substrate, it is possible to mitigate the disorder of the crystallinity due to the different growth directions of the film to be the semiconductor film. Therefore, it is possible to reduce the characteristics of the thin film transistor, in particular, the deterioration of the threshold voltage and the mobility and the variation thereof.

【0054】さらにソースドレイン電極に段差を設ける
本発明の薄膜トランジスタにおいては、ソースドレイン
電極上に形成する被膜の段差被覆性が良好となり、ソー
スドレイン電極の段差領域における断線の発生を抑制
し、薄膜トランジスタの素子欠陥の発生を防止すること
ができる。
Further, in the thin film transistor of the present invention in which the source / drain electrode is provided with a step, the step coverage of the film formed on the source / drain electrode is improved, the occurrence of disconnection in the step region of the source / drain electrode is suppressed, and the thin film transistor It is possible to prevent the occurrence of element defects.

【0055】[0055]

【実施例】以下、図面を用いて本発明の実施例における
薄膜トランジスタの構造とその製造方法とを説明する。
まずはじめに本発明の実施例における薄膜トランジスタ
の構造を、図5の断面図を用いて説明する。以下の実施
例の説明においては、薄膜トランジスタを、絶縁性を有
する基板に設ける例で説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The structure of a thin film transistor and its manufacturing method according to an embodiment of the present invention will be described below with reference to the drawings.
First, the structure of the thin film transistor according to the embodiment of the present invention will be described with reference to the sectional view of FIG. In the following description of the embodiments, an example in which a thin film transistor is provided on a substrate having an insulating property will be described.

【0056】図5に示すように、絶縁性を有しガラスか
らなる基板11上にソースドレイン電極13を設ける。
このソースドレイン電極13は、その間に隙間を設ける
ように配置し、この隙間が薄膜トランジスタのチャネル
領域に相当する。
As shown in FIG. 5, the source / drain electrodes 13 are provided on the substrate 11 made of glass having an insulating property.
The source / drain electrodes 13 are arranged so that a gap is provided therebetween, and this gap corresponds to the channel region of the thin film transistor.

【0057】そしてこのソースドレイン電極13には段
差を設け、その断面形状を階段状になるように構成す
る。このソースドレイン電極13に設ける段差の寸法
は、好ましくはソースドレイン電極13の膜厚の半分程
度とする。すなわち表面からソースドレイン電極13膜
厚のおよそ半分の深さ寸法の段差とする。
A step is provided on the source / drain electrode 13, and the cross-sectional shape is stepwise. The size of the step provided on the source / drain electrode 13 is preferably about half the film thickness of the source / drain electrode 13. That is, a step having a depth dimension of about half the thickness of the source / drain electrode 13 is formed from the surface.

【0058】この段差を有するソースドレイン電極13
上に半導体膜15を設け、さらにこの半導体膜15上に
ゲート絶縁膜17を設ける。半導体膜15はシリコン膜
からなり、このシリコン膜からなる半導体膜15が薄膜
トランジスタの活性領域となる。さらにまた、このゲー
ト絶縁膜17上にゲート電極19を設ける。
Source / drain electrode 13 having this step
The semiconductor film 15 is provided thereon, and the gate insulating film 17 is further provided on the semiconductor film 15. The semiconductor film 15 is made of a silicon film, and the semiconductor film 15 made of the silicon film becomes an active region of the thin film transistor. Furthermore, the gate electrode 19 is provided on the gate insulating film 17.

【0059】このようにゲート電極19の金属と、ゲー
ト絶縁膜17の絶縁膜と、半導体膜15の半導体との構
造を有する薄膜トランジスタを構成する。
Thus, a thin film transistor having a structure of the metal of the gate electrode 19, the insulating film of the gate insulating film 17, and the semiconductor of the semiconductor film 15 is formed.

【0060】本発明の薄膜トランジスタ構造において
は、図5に示すように、ソースドレイン電極13に段差
を設け、その断面形状を階段状にする。このようにソー
スドレイン電極13に段差を設けると、その上層に設け
る半導体膜15の段差寸法を実質的に減少させることが
できる。
In the thin film transistor structure of the present invention, as shown in FIG. 5, the source / drain electrode 13 is provided with a step, and its cross-sectional shape is stepwise. When the step is provided on the source / drain electrode 13 in this manner, the step size of the semiconductor film 15 provided on the source / drain electrode 13 can be substantially reduced.

【0061】このため、パターニングしたソースドレイ
ン電極13の側面領域と基板11とにおいては、半導体
膜15となる被膜の成長方向が異なることに起因する結
晶性の乱れを緩和することができる。したがって薄膜ト
ランジスタの特性、とくにしきい値電圧や移動度の劣化
やそのばらつきを小さくすることができる。
Therefore, in the side surface region of the patterned source / drain electrode 13 and the substrate 11, the crystallinity disorder caused by the different growth directions of the film to be the semiconductor film 15 can be alleviated. Therefore, it is possible to reduce the characteristics of the thin film transistor, in particular, the deterioration of the threshold voltage and the mobility and the variation thereof.

【0062】さらにソースドレイン電極13に段差を設
ける本発明の薄膜トランジスタにおいては、ソースドレ
イン電極13上に設ける被膜の段差被覆性が良好とな
る。この結果、ソースドレイン電極13の段差領域にお
ける、その上層に設ける被膜の断線の発生を防止して、
薄膜トランジスタの素子欠陥の発生を抑制することがで
きる。
Furthermore, in the thin film transistor of the present invention in which the source / drain electrode 13 is provided with a step, the step coverage of the film provided on the source / drain electrode 13 is improved. As a result, in the step region of the source / drain electrode 13, the occurrence of disconnection of the coating film provided on the upper layer is prevented,
It is possible to suppress the occurrence of device defects in the thin film transistor.

【0063】つぎに図5に示す薄膜トランジスタの構造
を形成するための製造方法を、図1から図5の断面図を
用いて説明する。
Next, a manufacturing method for forming the structure of the thin film transistor shown in FIG. 5 will be described with reference to the sectional views of FIGS.

【0064】はじめに図1に示すように、絶縁性を有す
るガラスからなる基板11上の全面に、ソースドレイン
電極13材料として、酸化インジウムスズ(ITO)膜
からなる透明導電膜を形成する。この酸化インジウムス
ズ膜は、スパッタリング装置を用いて、200nmの膜
厚で形成する。
First, as shown in FIG. 1, a transparent conductive film made of an indium tin oxide (ITO) film is formed as a material of the source / drain electrode 13 on the entire surface of a substrate 11 made of insulating glass. This indium tin oxide film is formed with a film thickness of 200 nm using a sputtering apparatus.

【0065】その後、酸化インジウムスズ膜上の全面に
回転塗布法を用いて、感光性材料であるフォレジスト2
7を形成する。その後、所定のフォトマスクを用いて露
光処理と現像処理とを行い、フォレジスト27をソース
ドレイン電極13のパターン形状にパターニングする。
Then, a photoresist 2 which is a photosensitive material is formed on the entire surface of the indium tin oxide film by spin coating.
7 is formed. Then, an exposure process and a development process are performed using a predetermined photomask to pattern the photoresist 27 into the pattern shape of the source / drain electrode 13.

【0066】その後、このパターニングしたフォトレジ
スト27をエッチングマスクとして用いて、反応性イオ
ンエッチング法にて酸化インジウムスズ膜をパターニン
グしてソースドレイン電極13を形成する。
Thereafter, using the patterned photoresist 27 as an etching mask, the indium tin oxide film is patterned by the reactive ion etching method to form the source / drain electrodes 13.

【0067】この酸化インジウムスズ膜の反応性イオン
エッチング処理は、反応ガスとしてメタン(CH4 )と
四塩化炭素(CCl4 )と水素(H2 )との混合ガスを
用いて行う。あるいは塩化第2鉄(FeCl3 )と塩酸
(HCl)の水溶液を利用する湿式エッチング法にて、
ソースドレイン電極13材料をエッチングすることもで
きる。
The reactive ion etching treatment of this indium tin oxide film is carried out using a mixed gas of methane (CH 4 ), carbon tetrachloride (CCl 4 ) and hydrogen (H 2 ) as a reaction gas. Alternatively, by a wet etching method using an aqueous solution of ferric chloride (FeCl 3 ) and hydrochloric acid (HCl),
The source / drain electrode 13 material can also be etched.

【0068】つぎに図2に示すように、ソースドレイン
電極13上のフォトレジスト27のアッシング処理を行
い、フォトレジスト27のパターン寸法を小さくする。
このフォトレジスト27は、アッシング処理により、
0.1μmから0.2μmだけはじめの寸法より小さく
する。
Next, as shown in FIG. 2, the photoresist 27 on the source / drain electrodes 13 is subjected to an ashing process to reduce the pattern size of the photoresist 27.
This photoresist 27 is
The size is reduced from the initial size by 0.1 μm to 0.2 μm.

【0069】このパターン寸法を小さくするアッシング
処理の時間を制御することにより、前述の寸法である
0.1μmから0.2μm、フォトレジスト27のパタ
ーン寸法を小さくする。
By controlling the time of the ashing process for reducing the pattern size, the pattern size of the photoresist 27 is reduced by 0.1 μm to 0.2 μm, which is the size described above.

【0070】このアッシング処理は、排気手段により真
空排気したドライエッチング装置内に100sccm〜
1000sccmの流量で酸素(O2 )を導入し、装置
内圧力を100mTorr〜300mTorrとして、
これに13.56MHzの発振周波数の高周波電力を1
00W〜500Wで印加して生成するプラズマを用いて
行う。
This ashing treatment is performed at 100 sccm to within a dry etching apparatus which is evacuated by the evacuation means.
Oxygen (O 2 ) was introduced at a flow rate of 1000 sccm, and the pressure inside the apparatus was set to 100 mTorr to 300 mTorr.
1 high frequency power of 13.56MHz oscillation frequency
It is performed by using plasma generated by applying from 00W to 500W.

【0071】このアッシング処理によって、フォトレジ
スト27のパターン寸法を小さくする寸法はアッシング
時間により制御する。
The dimension for reducing the pattern dimension of the photoresist 27 by this ashing process is controlled by the ashing time.

【0072】つぎに図3に示すように、このパターン寸
法を小さくしたフォトレジスト27をエッチングマスク
に用いて、このフォトレジストから露出しているソース
ドレイン電極13をエッチングして、ソースドレイン電
極13に段差を形成する。
Next, as shown in FIG. 3, the source / drain electrode 13 exposed from the photoresist is etched by using the photoresist 27 having the reduced pattern size as an etching mask. Form a step.

【0073】この段差をソースドレイン電極13に形成
するためのエッチング処理は、前述の、反応ガスとして
メタン(CH4 )と四塩化炭素(CCl4 )と水素(H
2 )との混合ガスを用いる反応性イオンエッチング法に
て行えばよい。
The etching process for forming the step on the source / drain electrode 13 is performed by the above-mentioned reaction gas such as methane (CH 4 ), carbon tetrachloride (CCl 4 ), and hydrogen (H).
The reactive ion etching method using a mixed gas with 2 ) may be used.

【0074】その後、ソースドレイン電極13をパター
ニングするためのエッチングマスクとして用いたフォト
レジスト27を除去する。フォトレジスト27の除去
は、硫酸(H2 SO4 )と過酸化水素(H22 )との
混合溶液を用いる。
Then, the photoresist 27 used as the etching mask for patterning the source / drain electrodes 13 is removed. To remove the photoresist 27, a mixed solution of sulfuric acid (H 2 SO 4 ) and hydrogen peroxide (H 2 O 2 ) is used.

【0075】つぎに図4に示すように、基板11の全面
に非単結晶シリコンからなる半導体膜15材料を150
nmの膜厚で形成する。この半導体膜15材料は、反応
ガスとしてモノシラン(SiH4 )を使用し、プラズマ
化学的気相成長装置を用いることにより形成する。
Next, as shown in FIG. 4, a material of the semiconductor film 15 made of non-single crystal silicon is formed on the entire surface of the substrate 11 by 150.
It is formed with a thickness of nm. The material of the semiconductor film 15 is formed by using monosilane (SiH 4 ) as a reaction gas and using a plasma chemical vapor deposition apparatus.

【0076】その後、半導体膜15材料上の全面に酸化
シリコン(SiO2 )膜からなるゲート絶縁膜17を1
00nmの膜厚で形成する。このゲート絶縁膜17は、
反応ガスとしてモノシラン(SiH4 )と酸素(O2
とを使用し、プラズマ化学的気相成長装置を用いること
により形成する。
After that, a gate insulating film 17 made of a silicon oxide (SiO 2 ) film is formed on the entire surface of the material of the semiconductor film 15.
It is formed with a film thickness of 00 nm. This gate insulating film 17 is
Monosilane (SiH 4 ) and oxygen (O 2 ) as reaction gases
And by using a plasma enhanced chemical vapor deposition apparatus.

【0077】その後、ゲート絶縁膜17材料上の全面に
モリブデン(Mo)膜からなるゲート電極19材料を2
00nmの膜厚で形成する。このモリブデン膜は、スパ
ッタリング装置を用いて形成する。
After that, a gate electrode 19 material made of a molybdenum (Mo) film is formed on the entire surface of the material of the gate insulating film 17 by 2 steps.
It is formed with a film thickness of 00 nm. This molybdenum film is formed using a sputtering device.

【0078】その後、ゲート電極19材料上の全面に回
転塗布法を用いて、感光性材料であるフォレジスト27
を形成する。その後、所定のフォトマスクを用いて露光
処理と現像処理とを行い、フォレジスト27をゲート電
極19のパターン形状にパターニングする。
Then, a photoresist 27, which is a photosensitive material, is formed on the entire surface of the material of the gate electrode 19 by spin coating.
To form Then, an exposure process and a development process are performed using a predetermined photomask to pattern the photoresist 27 into the pattern shape of the gate electrode 19.

【0079】つぎに図5に示すように、このパターニン
グしたフォトレジスト27をエッチングマスクとして用
いて、湿式エッチング法にてモリブデン膜をパターニン
グしてゲート電極19を形成する。
Next, as shown in FIG. 5, using the patterned photoresist 27 as an etching mask, the molybdenum film is patterned by the wet etching method to form the gate electrode 19.

【0080】このモリブデン膜からなるゲート電極19
の湿式エッチング処理は、エッチング液としてリン酸
(H3 PO4 )と硝酸(HNO3 )と酢酸(CH3 CO
OH)との混合溶液を用いて行う。
The gate electrode 19 made of this molybdenum film
Wet etching treatment of phosphoric acid (H 3 PO 4 ), nitric acid (HNO 3 ), acetic acid (CH 3 CO 4 )
OH).

【0081】その後、フォトレジスト27をエッチング
マスクに用いて、ゲート絶縁膜17材料と半導体膜15
材料とを反応性イオンエッチング法によってパターニン
グして、ゲート絶縁膜17と半導体膜15とを形成す
る。
Then, using the photoresist 27 as an etching mask, the gate insulating film 17 material and the semiconductor film 15 are formed.
The material and the material are patterned by the reactive ion etching method to form the gate insulating film 17 and the semiconductor film 15.

【0082】このゲート絶縁膜17材料と半導体膜15
材料との反応性イオンエッチング処理は、エッチングガ
スとして六フッ化イオウ(SF6 )と酸素(O2 )との
混合ガスを用いて行う。
The material of the gate insulating film 17 and the semiconductor film 15
The reactive ion etching treatment with the material is performed using a mixed gas of sulfur hexafluoride (SF 6 ) and oxygen (O 2 ) as an etching gas.

【0083】このように本発明の薄膜トランジスタの製
造方法においては、ソースドレイン電極13材料上に形
成するフォトレジスト27をアッシング処理してそのパ
ターン寸法を小さくし、段差を有するソースドレイン電
極13を形成している。
As described above, in the method of manufacturing a thin film transistor according to the present invention, the photoresist 27 formed on the material of the source / drain electrode 13 is subjected to ashing treatment to reduce the pattern size, and the source / drain electrode 13 having a step is formed. ing.

【0084】このため本発明では、半導体膜15となる
被膜の成長方向が異なることに起因する結晶性の乱れを
緩和することができ、薄膜トランジスタのしきい値電圧
や移動度の劣化やそのばらつきを小さくすることができ
る。さらに、ソースドレイン電極13上に設ける被膜の
段差被覆性が良好となり、ソースドレイン電極13の段
差領域における断線の発生を防止して、薄膜トランジス
タの素子欠陥の発生を抑制することができる。
Therefore, in the present invention, the disorder of the crystallinity due to the different growth directions of the film to be the semiconductor film 15 can be alleviated, and the deterioration or variation in the threshold voltage and mobility of the thin film transistor can be prevented. Can be made smaller. Further, the step coverage of the film provided on the source / drain electrode 13 is improved, the occurrence of disconnection in the step region of the source / drain electrode 13 can be prevented, and the occurrence of element defects in the thin film transistor can be suppressed.

【0085】つぎにソースドレイン電極13に段差を形
成するための以上の説明とは異なる実施例における薄膜
トランジスタの製造方法を、図6から図8と図4と図5
とを用いて説明する。
Next, a method of manufacturing a thin film transistor in an embodiment different from the above description for forming a step in the source / drain electrode 13 will be described with reference to FIGS.
This will be described with reference to FIG.

【0086】はじめに図6に示すように、絶縁性を有す
るガラスからなる基板11上の全面に、ソースドレイン
電極13材料として、酸化インジウムスズ(ITO)膜
からなる透明導電膜を形成する。この酸化インジウムス
ズ膜からなる透明導電膜は、膜厚200nmの膜厚でス
パッタリング装置を用いて形成する。
First, as shown in FIG. 6, a transparent conductive film made of an indium tin oxide (ITO) film is formed as a source / drain electrode 13 material on the entire surface of a substrate 11 made of insulating glass. The transparent conductive film made of this indium tin oxide film is formed with a film thickness of 200 nm by using a sputtering apparatus.

【0087】その後、酸化インジウムスズ膜上の全面に
回転塗布法を用いて、感光性材料であるフォレジスト2
7を形成する。その後、所定のフォトマスクを用いて露
光処理と現像処理とを行って、フォレジスト27をソー
スドレイン電極13のパターン形状にパターン形成す
る。
Then, a photoresist 2 which is a photosensitive material is formed on the entire surface of the indium tin oxide film by spin coating.
7 is formed. Then, an exposure process and a development process are performed using a predetermined photomask to pattern the photoresist 27 into the pattern shape of the source / drain electrode 13.

【0088】その後、このパターン形成したフォトレジ
スト27をエッチングマスクとして用いて、反応性イオ
ンエッチング法にて酸化インジウムスズ膜を、その膜厚
の半分である100nmエッチングする。ここでソース
ドレイン電極13材料をエッチングした寸法が段差に相
当する。
Then, using the patterned photoresist 27 as an etching mask, the indium tin oxide film is etched by 100 nm, which is half the film thickness, by the reactive ion etching method. Here, the dimension obtained by etching the material of the source / drain electrode 13 corresponds to the step.

【0089】この酸化インジウムスズ膜の反応性イオン
エッチング処理は、反応ガスとしてメタン(CH4 )と
四塩化炭素(CCl4 )と水素(H2 )との混合ガスを
用いて行う。
The reactive ion etching treatment of this indium tin oxide film is carried out using a mixed gas of methane (CH 4 ), carbon tetrachloride (CCl 4 ) and hydrogen (H 2 ) as a reaction gas.

【0090】つぎに図7に示すように、ソースドレイン
電極13材料の上のフォトレジスト27のアッシング処
理を行い、このフォトレジスト27のパターン寸法を小
さくする。このアッシング処理によりフォトレジスト2
7は、はじめのパターン寸法より0.1μmから0.2
μmだけ小さくなる。このパターン寸法を小さくするア
ッシング処理時間を制御して、パターン寸法の小さなフ
ォトレジスト27を形成する。
Next, as shown in FIG. 7, the photoresist 27 on the source / drain electrode 13 material is subjected to an ashing process to reduce the pattern size of the photoresist 27. By this ashing process, the photoresist 2
7 is 0.1 μm to 0.2 from the initial pattern size
It becomes smaller by μm. By controlling the ashing processing time for reducing the pattern size, the photoresist 27 having a small pattern size is formed.

【0091】このアッシング処理は、排気手段により真
空排気したドライエッチング装置内に100sccm〜
1000sccmの流量で酸素(O2 )を導入し、装置
内圧力を100mTorr〜300mTorrとして、
これに13.56MHzの発振周波数の高周波電力を1
00W〜500Wで印加して生成するプラズマを用いて
行う。
This ashing treatment is performed at 100 sccm to within a dry etching apparatus which is evacuated by the evacuation means.
Oxygen (O 2 ) was introduced at a flow rate of 1000 sccm, and the pressure inside the apparatus was set to 100 mTorr to 300 mTorr.
1 high frequency power of 13.56MHz oscillation frequency
It is performed by using plasma generated by applying from 00W to 500W.

【0092】このアッシング処理によって、フォトレジ
スト27のパターン寸法を小さくする寸法はアッシング
時間により制御する。
The dimension for reducing the pattern dimension of the photoresist 27 by this ashing process is controlled by the ashing time.

【0093】つぎに図8に示すように、このパターン寸
法を小さくしたフォトレジスト27をエッチングマスク
に用いて、このフォトレジストから露出しているソース
ドレイン電極13材料をエッチングして、段差を有する
ソースドレイン電極13を形成する。
Then, as shown in FIG. 8, using the photoresist 27 having the reduced pattern size as an etching mask, the material of the source / drain electrode 13 exposed from the photoresist is etched to form a source having a step. The drain electrode 13 is formed.

【0094】この段差をソースドレイン電極13に形成
するためのエッチング処理は、前述の、反応ガスとして
メタン(CH4 )と四塩化炭素(CCl4 )と水素(H
2 )との混合ガスを用いる反応性イオンエッチング法に
て行えばよい。
The etching process for forming the step on the source / drain electrode 13 is performed by the above-mentioned reaction gas such as methane (CH 4 ), carbon tetrachloride (CCl 4 ), and hydrogen (H).
The reactive ion etching method using a mixed gas with 2 ) may be used.

【0095】このソースドレイン電極13材料をエッチ
ングして、段差を有するソースドレイン電極13を形成
する反応性イオンエッチング処理においては、エッチン
グを行うイオンは基板11表面に対してほぼ垂直にソー
スドレイン電極13材料に入射する。
In the reactive ion etching process of etching the material of the source / drain electrode 13 to form the source / drain electrode 13 having steps, the ions to be etched are substantially perpendicular to the surface of the substrate 11 Incident on material.

【0096】この結果、図7に示すソースドレイン電極
13材料を、その膜厚の半分をエッチングしたパターン
形状を維持したまま、ソースドレイン電極13材料をパ
ターニングすることができ、ソースドレイン電極13に
その膜厚の半分の段差を形成することができる。
As a result, the source / drain electrode 13 material shown in FIG. 7 can be patterned while maintaining the pattern shape in which half the film thickness is etched, and the source / drain electrode 13 can be patterned. It is possible to form a step having half the film thickness.

【0097】その後、ソースドレイン電極13をパター
ニングするためのエッチングマスクとして用いたフォト
レジスト27を除去する。フォトレジスト27の除去
は、硫酸(H2 SO4 )と過酸化水素(H22 )との
混合溶液を用いる。
After that, the photoresist 27 used as an etching mask for patterning the source / drain electrodes 13 is removed. To remove the photoresist 27, a mixed solution of sulfuric acid (H 2 SO 4 ) and hydrogen peroxide (H 2 O 2 ) is used.

【0098】つぎに図4に示すように、基板11の全面
に非単結晶シリコン膜からなる半導体膜15材料を15
0nmの膜厚で形成する。この半導体膜15材料は、反
応ガスとしてモノシラン(SiH4 )を使用し、プラズ
マ化学的気相成長装置を用いることにより形成する。
Next, as shown in FIG. 4, the material of the semiconductor film 15 made of a non-single crystal silicon film is formed on the entire surface of the substrate 11 by 15
It is formed with a thickness of 0 nm. The material of the semiconductor film 15 is formed by using monosilane (SiH 4 ) as a reaction gas and using a plasma chemical vapor deposition apparatus.

【0099】その後、半導体膜15材料上の全面に酸化
シリコン(SiO2 )膜からなるゲート絶縁膜17を1
00nmの膜厚で形成する。このゲート絶縁膜17は、
反応ガスとしてモノシラン(SiH4 )と酸素(O2
とを用いるプラズマ化学的気相成長装置により形成す
る。
After that, a gate insulating film 17 made of a silicon oxide (SiO 2 ) film is formed on the entire surface of the material of the semiconductor film 15.
It is formed with a film thickness of 00 nm. This gate insulating film 17 is
Monosilane (SiH 4 ) and oxygen (O 2 ) as reaction gases
It is formed by a plasma chemical vapor deposition apparatus using and.

【0100】その後、ゲート絶縁膜17材料上の全面に
モリブデン(Mo)膜からなるゲート電極19材料を、
スパッタリング装置を用いて200nmの膜厚で形成す
る。
After that, a gate electrode 19 material made of a molybdenum (Mo) film is formed on the entire surface of the gate insulating film 17 material.
It is formed with a film thickness of 200 nm using a sputtering apparatus.

【0101】その後、ゲート電極19材料上の全面に回
転塗布法を用いて、感光性材料であるフォレジスト27
を形成する。その後、所定のフォトマスクを用いて露光
処理と現像処理とを行い、フォレジスト27をゲート電
極19のパターン形状にパターニングする。
Then, a photoresist 27, which is a photosensitive material, is formed on the entire surface of the material of the gate electrode 19 by spin coating.
To form Then, an exposure process and a development process are performed using a predetermined photomask to pattern the photoresist 27 into the pattern shape of the gate electrode 19.

【0102】つぎに図5に示すように、このパターニン
グしたフォトレジスト27をエッチングマスクとして用
いて、湿式エッチング法にてモリブデン膜をパターニン
グしてゲート電極19を形成する。
Then, as shown in FIG. 5, the molybdenum film is patterned by wet etching using the patterned photoresist 27 as an etching mask to form the gate electrode 19.

【0103】このモリブデン膜からなるゲート電極19
の湿式エッチング処理は、エッチング液としてリン酸
(H3 PO4 )と硝酸(HNO3 )と酢酸(CH3 CO
OH)との混合溶液を用いて行う。
The gate electrode 19 made of this molybdenum film
Wet etching treatment of phosphoric acid (H 3 PO 4 ), nitric acid (HNO 3 ), acetic acid (CH 3 CO 4 )
OH).

【0104】その後、フォトレジスト27をエッチング
マスクに用いて、ゲート絶縁膜17材料と半導体膜15
材料とを反応性イオンエッチング法によってパターニン
グして、ゲート絶縁膜17と半導体膜15とを形成す
る。
After that, by using the photoresist 27 as an etching mask, the material of the gate insulating film 17 and the semiconductor film 15 are formed.
The material and the material are patterned by the reactive ion etching method to form the gate insulating film 17 and the semiconductor film 15.

【0105】このゲート絶縁膜17材料と半導体膜15
材料との反応性イオンエッチング処理は、エッチングガ
スとして六フッ化イオウ(SF6 )と酸素(O2 )との
混合ガスを用いて行う。
The material of the gate insulating film 17 and the semiconductor film 15
The reactive ion etching treatment with the material is performed using a mixed gas of sulfur hexafluoride (SF 6 ) and oxygen (O 2 ) as an etching gas.

【0106】このように本発明の薄膜トランジスタの製
造方法においては、ソースドレイン電極13材料上に形
成するフォトレジスト27をアッシング処理してそのパ
ターン寸法を小さくし、段差を有するソースドレイン電
極13を形成している。
As described above, in the method of manufacturing a thin film transistor of the present invention, the photoresist 27 formed on the material of the source / drain electrode 13 is subjected to ashing treatment to reduce its pattern size, and the source / drain electrode 13 having a step is formed. ing.

【0107】このため本発明では、半導体膜15となる
被膜の成長方向が異なることに起因する結晶性の乱れを
緩和することができ、薄膜トランジスタのしきい値電圧
や移動度の劣化やそのばらつきを小さくすることができ
る。さらに、ソースドレイン電極13上に設ける被膜の
段差被覆性が良好となり、ソースドレイン電極13の段
差領域における断線の発生を防止して、薄膜トランジス
タの素子欠陥の発生を抑制することができる。
Therefore, in the present invention, the disorder of the crystallinity due to the different growth directions of the film to be the semiconductor film 15 can be alleviated, and the deterioration or variation in the threshold voltage and mobility of the thin film transistor can be prevented. Can be made smaller. Further, the step coverage of the film provided on the source / drain electrode 13 is improved, the occurrence of disconnection in the step region of the source / drain electrode 13 can be prevented, and the occurrence of element defects in the thin film transistor can be suppressed.

【0108】つぎにソースドレイン電極13に段差を形
成するための以上の説明とは異なる実施例における薄膜
トランジスタの製造方法を、図9から図11と図4と図
5とを用いて説明する。
Next, a method of manufacturing a thin film transistor in an embodiment different from the above description for forming a step in the source / drain electrode 13 will be described with reference to FIGS. 9 to 11, 4 and 5.

【0109】はじめに図9に示すように、絶縁性を有す
るガラスからなる基板11上の全面に、ソースドレイン
電極13材料として、酸化インジウムスズ(ITO)膜
からなる透明導電膜を形成する。この酸化インジウムス
ズ膜からなる透明導電膜は、膜厚200nmの膜厚でス
パッタリング装置を用いて形成する。
First, as shown in FIG. 9, a transparent conductive film made of an indium tin oxide (ITO) film is formed as the material of the source / drain electrode 13 on the entire surface of the substrate 11 made of insulating glass. The transparent conductive film made of this indium tin oxide film is formed with a film thickness of 200 nm by using a sputtering apparatus.

【0110】その後、酸化インジウムスズ膜上の全面に
回転塗布法を用いて、感光性材料であるフォレジスト2
7を形成する。その後、所定のフォトマスクを用いて露
光処理と現像処理とを行って、フォレジスト27をソー
スドレイン電極13のパターン形状にパターン形成す
る。
Then, a photoresist 2 which is a photosensitive material is formed on the entire surface of the indium tin oxide film by a spin coating method.
7 is formed. Then, an exposure process and a development process are performed using a predetermined photomask to pattern the photoresist 27 into the pattern shape of the source / drain electrode 13.

【0111】その後、このパターニングしたフォトレジ
スト27をエッチングマスクとして用いて、反応性イオ
ンエッチング法にて酸化インジウムスズ膜を、その膜厚
の半分である100nmエッチングする。ここでソース
ドレイン電極13材料をエッチングした寸法が段差に相
当する。
Then, using the patterned photoresist 27 as an etching mask, the indium tin oxide film is etched by 100 nm, which is half the film thickness, by the reactive ion etching method. Here, the dimension obtained by etching the material of the source / drain electrode 13 corresponds to the step.

【0112】この酸化インジウムスズ膜の反応性イオン
エッチング処理は、反応ガスとしてメタン(CH4 )と
四塩化炭素(CCl4 )と水素(H2 )との混合ガスを
用いて行う。
The reactive ion etching treatment of this indium tin oxide film is carried out using a mixed gas of methane (CH 4 ), carbon tetrachloride (CCl 4 ) and hydrogen (H 2 ) as a reaction gas.

【0113】つぎに図10に示すように、ソースドレイ
ン電極13材料の上のフォトレジスト27の加熱処理を
行い、このフォトレジスト27を軟化させてエッチング
したソースドレイン電極13材料上に垂らすようにす
る。このときの加熱処理はフォトレジスト27が炭化し
ないで軟化する温度で行う。
Next, as shown in FIG. 10, the photoresist 27 on the material of the source / drain electrode 13 is heat-treated to soften the photoresist 27 so that the photoresist 27 hangs down on the etched material of the source / drain electrode 13. . The heat treatment at this time is performed at a temperature at which the photoresist 27 is softened without being carbonized.

【0114】このときの加熱処理はフォトレジスト27
が炭化しないで軟化する温度である180℃から200
℃で行う。このフォトレジスト27の軟化処理によって
フォトレジスト27は、はじめのパターン寸法より0.
1μmから0.2μmだけ大きくなる。
The heat treatment at this time is performed by the photoresist 27.
Is 180 ° C to 200, which is the temperature at which the material softens without carbonization
Perform at ° C. By this softening treatment of the photoresist 27, the photoresist 27 has a pattern size of 0.
It increases from 1 μm to 0.2 μm.

【0115】つぎに図11に示すように、軟化させパタ
ーン寸法を大きくしたフォトレジスト27をエッチング
マスクに用いて、このフォトレジストから露出している
ソースドレイン電極13材料をエッチングして、ソース
ドレイン電極13に段差を形成する。
Next, as shown in FIG. 11, the softened photoresist 27 having a large pattern size is used as an etching mask to etch the material of the source / drain electrode 13 exposed from the photoresist, to thereby remove the source / drain electrode. A step is formed at 13.

【0116】この段差をソースドレイン電極13に形成
するためのエッチング処理は、前述の、反応ガスとして
メタン(CH4 )と四塩化炭素(CCl4 )と水素(H
2 )との混合ガスを用いる反応性イオンエッチング法に
て行えばよい。あるいは塩化第2鉄(FeCl3 )と塩
酸(HCl)の水溶液を利用する湿式エッチング法に
て、ソースドレイン電極13材料をエッチングして、段
差を有するソースドレイン電極13を形成することもで
きる。
The etching process for forming the step on the source / drain electrode 13 is performed by the above-mentioned reaction gas such as methane (CH 4 ), carbon tetrachloride (CCl 4 ), hydrogen (H).
The reactive ion etching method using a mixed gas with 2 ) may be used. Alternatively, the source / drain electrode 13 material having a step can be formed by etching the material of the source / drain electrode 13 by a wet etching method using an aqueous solution of ferric chloride (FeCl 3 ) and hydrochloric acid (HCl).

【0117】その後、ソースドレイン電極13をパター
ニングするためのエッチングマスクとして用いたフォト
レジスト27を除去する。フォトレジスト27の除去
は、硫酸(H2 SO4 )と過酸化水素(H22 )との
混合溶液を用いる。あるいは反応ガスとして酸素(O
2 )を用いたアッシング処理により、フォトレジスト2
7を除去してもよい。
After that, the photoresist 27 used as the etching mask for patterning the source / drain electrodes 13 is removed. To remove the photoresist 27, a mixed solution of sulfuric acid (H 2 SO 4 ) and hydrogen peroxide (H 2 O 2 ) is used. Alternatively, oxygen (O
Photoresist 2 by ashing process using 2 )
7 may be removed.

【0118】つぎに図4に示すように、基板11の全面
に非単結晶シリコン膜からなる半導体膜15材料を15
0nmの膜厚で形成する。この半導体膜15材料は、反
応ガスとしてモノシラン(SiH4 )使用し、プラズマ
化学的気相成長装置を用いることにより形成する。
Next, as shown in FIG. 4, the material of the semiconductor film 15 made of a non-single crystal silicon film is formed on the entire surface of the substrate 11 by 15
It is formed with a thickness of 0 nm. The material of the semiconductor film 15 is formed by using monosilane (SiH 4 ) as a reaction gas and using a plasma chemical vapor deposition apparatus.

【0119】その後、半導体膜15材料上の全面に酸化
シリコン(SiO2 )膜からなるゲート絶縁膜17を1
00nmの膜厚で形成する。このゲート絶縁膜17は、
反応ガスとしてモノシラン(SiH4 )と酸素(O2
とを用いるプラズマ化学的気相成長装置により形成す
る。
After that, a gate insulating film 17 made of a silicon oxide (SiO 2 ) film is formed on the entire surface of the material of the semiconductor film 15.
It is formed with a film thickness of 00 nm. This gate insulating film 17 is
Monosilane (SiH 4 ) and oxygen (O 2 ) as reaction gases
It is formed by a plasma chemical vapor deposition apparatus using and.

【0120】その後、ゲート絶縁膜17材料上の全面に
モリブデン(Mo)膜からなるゲート電極19材料を、
スパッタリング装置を用いて200nmの膜厚で形成す
る。
Then, a gate electrode 19 material made of a molybdenum (Mo) film is formed on the entire surface of the gate insulating film 17 material.
It is formed with a film thickness of 200 nm using a sputtering apparatus.

【0121】その後、ゲート電極19材料上の全面に回
転塗布法を用いて、感光性材料であるフォレジスト27
を形成する。その後、所定のフォトマスクを用いて露光
処理と現像処理とを行い、フォレジスト27をゲート電
極19のパターン形状にパターニングする。
Then, a photoresist 27, which is a photosensitive material, is formed on the entire surface of the material of the gate electrode 19 by spin coating.
To form Then, an exposure process and a development process are performed using a predetermined photomask to pattern the photoresist 27 into the pattern shape of the gate electrode 19.

【0122】つぎに図5に示すように、このパターニン
グしたフォトレジスト27をエッチングマスクとして用
いて、湿式エッチング法にてモリブデン膜をパターニン
グしてゲート電極19を形成する。
Next, as shown in FIG. 5, using the patterned photoresist 27 as an etching mask, the molybdenum film is patterned by the wet etching method to form the gate electrode 19.

【0123】このモリブデン膜からなるゲート電極19
の湿式エッチング処理は、エッチング液としてリン酸
(H3 PO4 )と硝酸(HNO3 )と酢酸(CH3 CO
OH)との混合溶液を用いて行う。
The gate electrode 19 made of this molybdenum film
Wet etching treatment of phosphoric acid (H 3 PO 4 ), nitric acid (HNO 3 ), acetic acid (CH 3 CO 4 )
OH).

【0124】その後、フォトレジスト27をエッチング
マスクに用いて、ゲート絶縁膜17材料と半導体膜15
材料とを反応性イオンエッチング法によってパターニン
グして、ゲート絶縁膜17と半導体膜15とを形成す
る。
Then, using the photoresist 27 as an etching mask, the gate insulating film 17 material and the semiconductor film 15 are formed.
The material and the material are patterned by the reactive ion etching method to form the gate insulating film 17 and the semiconductor film 15.

【0125】このゲート絶縁膜17材料と半導体膜15
材料との反応性イオンエッチング処理は、エッチングガ
スとして六フッ化イオウ(SF6 )と酸素(O2 )との
混合ガスを用いて行う。
The material of the gate insulating film 17 and the semiconductor film 15
The reactive ion etching treatment with the material is performed using a mixed gas of sulfur hexafluoride (SF 6 ) and oxygen (O 2 ) as an etching gas.

【0126】このように本発明の薄膜トランジスタの製
造方法においては、ソースドレイン電極13材料上に形
成するフォトレジスト27を軟化させてそのパターン寸
法を大きくし、段差を有するソースドレイン電極13を
形成している。
As described above, in the method of manufacturing a thin film transistor according to the present invention, the photoresist 27 formed on the material of the source / drain electrode 13 is softened to increase its pattern size, and the source / drain electrode 13 having a step is formed. There is.

【0127】このため本発明では、半導体膜15となる
被膜の成長方向が異なることに起因する結晶性の乱れを
緩和することができ、薄膜トランジスタのしきい値電圧
や移動度の劣化やそのばらつきを小さくすることができ
る。さらに、ソースドレイン電極13上に設ける被膜の
段差被覆性が良好となり、ソースドレイン電極13の段
差領域における断線の発生を抑制し、薄膜トランジスタ
の素子欠陥の発生を防止することができる。
Therefore, in the present invention, the disorder of the crystallinity due to the different growth directions of the film to be the semiconductor film 15 can be alleviated, and the deterioration or variation in the threshold voltage and mobility of the thin film transistor can be prevented. Can be made smaller. Furthermore, the step coverage of the film provided on the source / drain electrode 13 is improved, the occurrence of disconnection in the step region of the source / drain electrode 13 can be suppressed, and the occurrence of element defects in the thin film transistor can be prevented.

【0128】つぎにソースドレイン電極13に段差を形
成するための以上の説明とは異なる実施例における薄膜
トランジスタの製造方法を、図12から図14と図4と
図5を用いて説明する。
Next, a method of manufacturing a thin film transistor in an embodiment different from the above description for forming a step in the source / drain electrode 13 will be described with reference to FIGS. 12 to 14, 4 and 5.

【0129】はじめに図12に示すように、絶縁性を有
するガラスからなる基板11上の全面に、ソースドレイ
ン電極13材料として、酸化インジウムスズ膜からなる
透明導電膜を形成する。この酸化インジウムスズ膜は、
200nmの膜厚でスパッタリング装置を用いて形成す
る。
First, as shown in FIG. 12, a transparent conductive film made of an indium tin oxide film is formed as a source / drain electrode 13 material on the entire surface of a substrate 11 made of insulating glass. This indium tin oxide film is
It is formed with a film thickness of 200 nm using a sputtering apparatus.

【0130】その後、酸化インジウムスズ膜上の全面に
回転塗布法を用いて、感光性材料である第1のフォレジ
スト29を形成する。その後、所定のフォトマスクを用
いて露光処理と現像処理とを行って、第1のフォレジス
ト29をソースドレイン電極13のパターン形状にパタ
ーン形成する。
Then, a first photoresist 29, which is a photosensitive material, is formed on the entire surface of the indium tin oxide film by spin coating. After that, an exposure process and a development process are performed using a predetermined photomask to form the first photoresist 29 in the pattern shape of the source / drain electrode 13.

【0131】その後、このパターニングした第1のフォ
トレジスト29をエッチングマスクとして用いて、反応
性イオンエッチング法にて酸化インジウムスズ膜をパタ
ーニングしてソースドレイン電極13を形成する。
Then, using the patterned first photoresist 29 as an etching mask, the indium tin oxide film is patterned by the reactive ion etching method to form the source / drain electrodes 13.

【0132】この酸化インジウムスズ膜の反応性イオン
エッチング処理は、反応ガスとしてメタン(CH4 )と
四塩化炭素(CCl4 )と水素(H2 )との混合ガスを
用いて行う。あるいは塩化第2鉄(FeCl3 )と塩酸
(HCl)の水溶液を利用する湿式エッチング法にて、
ソースドレイン電極13材料をエッチングして、ソース
ドレイン電極13を形成することもできる。
The reactive ion etching treatment of this indium tin oxide film is carried out using a mixed gas of methane (CH 4 ), carbon tetrachloride (CCl 4 ) and hydrogen (H 2 ) as a reaction gas. Alternatively, by a wet etching method using an aqueous solution of ferric chloride (FeCl 3 ) and hydrochloric acid (HCl),
The source / drain electrode 13 can also be formed by etching the material of the source / drain electrode 13.

【0133】その後、ソースドレイン電極13をパター
ニングするためのエッチングマスクとして用いた第1の
フォトレジスト29を除去する。この第1のフォトレジ
スト29の除去は、硫酸(H2 SO4 )と過酸化水素
(H22 )との混合溶液を用いて行う。
After that, the first photoresist 29 used as an etching mask for patterning the source / drain electrodes 13 is removed. The removal of the first photoresist 29 is performed using a mixed solution of sulfuric acid (H 2 SO 4 ) and hydrogen peroxide (H 2 O 2 ).

【0134】つぎに図13に示すように、基板11の全
面に回転塗布法を用いて、感光性材料である第2のフォ
レジスト31を形成する。その後、所定のフォトマスク
を用いて露光処理と現像処理とを行って、第2のフォレ
ジスト31をソースドレイン電極13のパターン形状に
パターン形成する。
Next, as shown in FIG. 13, a second photoresist 31 which is a photosensitive material is formed on the entire surface of the substrate 11 by spin coating. After that, an exposure process and a development process are performed using a predetermined photomask to form the second photoresist 31 in the pattern shape of the source / drain electrode 13.

【0135】このとき第2のフォレジスト31のパター
ン寸法は、第1のフォレジスト29より0.1μmから
0.2μm小さくパターン形成する。
At this time, the pattern dimension of the second photoresist 31 is smaller than that of the first photoresist 29 by 0.1 μm to 0.2 μm.

【0136】つぎに図14に示すように、パターン寸法
を小さく形成した第2のフォトレジスト31をエッチン
グマスクに用いて、この第2のフォトレジスト31から
露出しているソースドレイン電極13をエッチングし
て、ソースドレイン電極13に段差を形成する。
Next, as shown in FIG. 14, the source / drain electrodes 13 exposed from the second photoresist 31 are etched by using the second photoresist 31 having a small pattern size as an etching mask. Thus, a step is formed on the source / drain electrode 13.

【0137】この段差をソースドレイン電極13に形成
するためのエッチング処理は、前述の、反応ガスとして
メタン(CH4 )と四塩化炭素(CCl4 )と水素(H
2 )との混合ガスを用いる反応性イオンエッチング法に
て行えばよい。
The etching process for forming the step on the source / drain electrode 13 is performed by the above-mentioned reaction gas such as methane (CH 4 ), carbon tetrachloride (CCl 4 ), and hydrogen (H).
The reactive ion etching method using a mixed gas with 2 ) may be used.

【0138】その後、ソースドレイン電極13をパター
ニングするためのエッチングマスクとして用いたフォト
レジスト27を除去する。フォトレジスト27の除去
は、硫酸(H2 SO4 )と過酸化水素(H22 )との
混合溶液を用いる。
Then, the photoresist 27 used as the etching mask for patterning the source / drain electrodes 13 is removed. To remove the photoresist 27, a mixed solution of sulfuric acid (H 2 SO 4 ) and hydrogen peroxide (H 2 O 2 ) is used.

【0139】つぎに図4に示すように、基板11の全面
に非単結晶シリコン膜からなる半導体膜15材料を15
0nmの膜厚で形成する。この半導体膜15材料は、反
応ガスとしてモノシラン(SiH4 )を用いるプラズマ
化学的気相成長装置により形成する。
Next, as shown in FIG. 4, the material of the semiconductor film 15 made of a non-single-crystal silicon film is formed on the entire surface of the substrate 11 by 15
It is formed with a thickness of 0 nm. The material of the semiconductor film 15 is formed by a plasma chemical vapor deposition apparatus using monosilane (SiH 4 ) as a reaction gas.

【0140】その後、半導体膜15材料上の全面に酸化
シリコン(SiO2 )膜からなるゲート絶縁膜17を1
00nmの膜厚で形成する。このゲート絶縁膜17は、
反応ガスとしてモノシラン(SiH4 )と酸素(O2
とを使用し、プラズマ化学的気相成長装置を用いること
により形成する。
Then, a gate insulating film 17 made of a silicon oxide (SiO 2 ) film is formed on the entire surface of the material of the semiconductor film 15.
It is formed with a film thickness of 00 nm. This gate insulating film 17 is
Monosilane (SiH 4 ) and oxygen (O 2 ) as reaction gases
And by using a plasma enhanced chemical vapor deposition apparatus.

【0141】その後、ゲート絶縁膜17材料上の全面に
モリブデン(Mo)膜からなるゲート電極19材料を、
スパッタリング装置を用いて200nmの膜厚で形成す
る。
Thereafter, a material for the gate electrode 19 made of a molybdenum (Mo) film is formed on the entire surface of the material for the gate insulating film 17.
It is formed with a film thickness of 200 nm using a sputtering apparatus.

【0142】その後、ゲート電極19材料上の全面に回
転塗布法を用いて、感光性材料であるフォレジスト27
を形成する。その後、所定のフォトマスクを用いて露光
処理と現像処理とを行い、フォレジスト27をゲート電
極19のパターン形状にパターニングする。
Then, the photoresist 27, which is a photosensitive material, is formed on the entire surface of the material of the gate electrode 19 by spin coating.
To form Then, an exposure process and a development process are performed using a predetermined photomask to pattern the photoresist 27 into the pattern shape of the gate electrode 19.

【0143】つぎに図5に示すように、このパターニン
グしたフォトレジスト27をエッチングマスクとして用
いて、湿式エッチング法にてモリブデン膜をパターニン
グしてゲート電極19を形成する。
Next, as shown in FIG. 5, using the patterned photoresist 27 as an etching mask, the molybdenum film is patterned by the wet etching method to form the gate electrode 19.

【0144】このモリブデン膜からなるゲート電極19
の湿式エッチング処理は、エッチング液としてリン酸
(H3 PO4 )と硝酸(HNO3 )と酢酸(CH3 CO
OH)との混合溶液を用いて行う。
The gate electrode 19 made of this molybdenum film
Wet etching treatment of phosphoric acid (H 3 PO 4 ), nitric acid (HNO 3 ), acetic acid (CH 3 CO 4 )
OH).

【0145】その後、フォトレジスト27をエッチング
マスクに用いて、ゲート絶縁膜17材料と半導体膜15
材料とを反応性イオンエッチング法によってパターニン
グして、ゲート絶縁膜17と半導体膜15とを形成す
る。
After that, using the photoresist 27 as an etching mask, the material of the gate insulating film 17 and the semiconductor film 15 are formed.
The material and the material are patterned by the reactive ion etching method to form the gate insulating film 17 and the semiconductor film 15.

【0146】このゲート絶縁膜17材料と半導体膜15
材料との反応性イオンエッチング処理は、エッチングガ
スとして六フッ化イオウ(SF6 )と酸素(O2 )との
混合ガスを用いて行う。
The material of the gate insulating film 17 and the semiconductor film 15
The reactive ion etching treatment with the material is performed using a mixed gas of sulfur hexafluoride (SF 6 ) and oxygen (O 2 ) as an etching gas.

【0147】このように以上の説明の本発明の薄膜トラ
ンジスタの製造方法においては、ソースドレイン電極1
3材料上に形成する第1のフォトレジスト29と第2の
フォトレジスト31とのパターン寸法差によって、段差
を有するソースドレイン電極13を形成している。
As described above, in the method of manufacturing a thin film transistor according to the present invention as described above, the source / drain electrode 1
The source / drain electrodes 13 having steps are formed due to the pattern size difference between the first photoresist 29 and the second photoresist 31 formed on the three materials.

【0148】このため本発明では、半導体膜15となる
被膜の成長方向が異なることに起因する結晶性の乱れを
緩和することができ、薄膜トランジスタのしきい値電圧
や移動度の劣化やそのばらつきを小さくすることができ
る。
Therefore, in the present invention, the disorder of the crystallinity due to the different growth directions of the film to be the semiconductor film 15 can be alleviated, and the threshold voltage and the mobility of the thin film transistor and the variation thereof can be prevented. Can be made smaller.

【0149】さらに、ソースドレイン電極13上に設け
る被膜の段差被覆性が良好となり、ソースドレイン電極
13の段差領域における断線の発生を抑制し、薄膜トラ
ンジスタの素子欠陥の発生を防止することができる。
Furthermore, the step coverage of the film provided on the source / drain electrode 13 is improved, the occurrence of disconnection in the step region of the source / drain electrode 13 can be suppressed, and the element defect of the thin film transistor can be prevented.

【0150】つぎにソースドレイン電極13に段差を形
成するための以上の説明とは異なる実施例における薄膜
トランジスタの製造方法を、図15から図17と図4と
図5を用いて説明する。
Next, a method of manufacturing a thin film transistor in an embodiment different from the above description for forming a step in the source / drain electrode 13 will be described with reference to FIGS. 15 to 17, FIG. 4 and FIG.

【0151】はじめに図15に示すように、絶縁性を有
するガラスからなる基板11上の全面に、ソースドレイ
ン電極13材料として、酸化インジウムスズ膜からなる
透明導電膜を形成する。この酸化インジウムスズ膜は、
200nmの膜厚でスパッタリング装置を用いて形成す
る。
First, as shown in FIG. 15, a transparent conductive film made of an indium tin oxide film is formed as a material of the source / drain electrode 13 on the entire surface of the substrate 11 made of insulating glass. This indium tin oxide film is
It is formed with a film thickness of 200 nm using a sputtering apparatus.

【0152】その後、酸化インジウムスズ膜上の全面に
回転塗布法を用いて、感光性材料である第1のフォレジ
スト29を形成する。その後、所定のフォトマスクを用
いて露光処理と現像処理とを行って、第1のフォレジス
ト29をソースドレイン電極13のパターン形状にパタ
ーン形成する。
After that, a first photoresist 29 which is a photosensitive material is formed on the entire surface of the indium tin oxide film by spin coating. After that, an exposure process and a development process are performed using a predetermined photomask to form the first photoresist 29 in the pattern shape of the source / drain electrode 13.

【0153】その後、このパターニングした第1のフォ
トレジスト29をエッチングマスクとして用いて、反応
性イオンエッチング法にて酸化インジウムスズ膜を、そ
の膜厚の半分である100nmエッチングする。ここで
ソースドレイン電極13材料をエッチングした寸法が段
差に相当する。
Then, using the patterned first photoresist 29 as an etching mask, the indium tin oxide film is etched by 100 nm, which is half the film thickness, by the reactive ion etching method. Here, the dimension obtained by etching the material of the source / drain electrode 13 corresponds to the step.

【0154】この酸化インジウムスズ膜の反応性イオン
エッチング処理は、反応ガスとしてメタン(CH4 )と
四塩化炭素(CCl4 )と水素(H2 )との混合ガスを
用いて行う。
The reactive ion etching treatment of this indium tin oxide film is performed using a mixed gas of methane (CH 4 ), carbon tetrachloride (CCl 4 ) and hydrogen (H 2 ) as a reaction gas.

【0155】その後、ソースドレイン電極13をパター
ニングするためのエッチングマスクとして用いた第1の
フォトレジスト29を除去する。この第1のフォトレジ
スト29の除去は、硫酸(H2 SO4 )と過酸化水素
(H22 )との混合溶液を用いて行う。
After that, the first photoresist 29 used as an etching mask for patterning the source / drain electrodes 13 is removed. The removal of the first photoresist 29 is performed using a mixed solution of sulfuric acid (H 2 SO 4 ) and hydrogen peroxide (H 2 O 2 ).

【0156】つぎに図16に示すように、基板11の全
面に回転塗布法を用いて、感光性材料である第2のフォ
レジスト31を形成する。その後、所定のフォトマスク
を用いて露光処理と現像処理とを行って、第2のフォレ
ジスト31をソースドレイン電極13のパターン形状に
パターン形成する。
Then, as shown in FIG. 16, a second photoresist 31 which is a photosensitive material is formed on the entire surface of the substrate 11 by spin coating. After that, an exposure process and a development process are performed using a predetermined photomask to form the second photoresist 31 in the pattern shape of the source / drain electrode 13.

【0157】このとき第2のフォレジスト31のパター
ン寸法は、第1のフォレジスト29より0.1μmから
0.2μm小さくパターン形成する。
At this time, the pattern dimension of the second photoresist 31 is smaller than that of the first photoresist 29 by 0.1 μm to 0.2 μm.

【0158】つぎに図17に示すように、パターン寸法
を小さく形成した第2のフォトレジスト31をエッチン
グマスクに用いて、この第2のフォトレジスト31から
露出しているソースドレイン電極13をエッチングし
て、ソースドレイン電極13に段差を形成する。
Next, as shown in FIG. 17, the source / drain electrodes 13 exposed from the second photoresist 31 are etched by using the second photoresist 31 having a small pattern size as an etching mask. Thus, a step is formed on the source / drain electrode 13.

【0159】この段差をソースドレイン電極13に形成
するためのエッチング処理は、前述の、反応ガスとして
メタン(CH4 )と四塩化炭素(CCl4 )と水素(H
2 )との混合ガスを用いる反応性イオンエッチング法に
て行えばよい。
The etching process for forming the step on the source / drain electrode 13 is performed by the above-described reaction gas such as methane (CH 4 ), carbon tetrachloride (CCl 4 ), hydrogen (H).
The reactive ion etching method using a mixed gas with 2 ) may be used.

【0160】このソースドレイン電極13材料をエッチ
ングして、段差を有するソースドレイン電極13を形成
する反応性イオンエッチング処理においては、エッチン
グを行うイオンは基板11表面に対してほぼ垂直にソー
スドレイン電極13材料に入射する。
In the reactive ion etching process for forming the source / drain electrode 13 having a step by etching the material of the source / drain electrode 13, the ions to be etched are substantially perpendicular to the surface of the substrate 11. Incident on material.

【0161】この結果、図16に示すソースドレイン電
極13材料を、その膜厚の半分をエッチングしたパター
ン形状を維持したまま、ソースドレイン電極13材料を
パターニングすることができ、ソースドレイン電極13
にその膜厚の半分の段差を形成することができる。
As a result, the source / drain electrode 13 material shown in FIG. 16 can be patterned while maintaining the pattern shape in which half the film thickness is etched, and the source / drain electrode 13 material can be patterned.
It is possible to form a step having half the film thickness.

【0162】その後、ソースドレイン電極13をパター
ニングするためのエッチングマスクとして用いた第2の
フォトレジスト31を除去する。この第2のフォトレジ
スト31の除去は、硫酸(H2 SO4 )と過酸化水素
(H22 )との混合溶液を用いて行う。
After that, the second photoresist 31 used as an etching mask for patterning the source / drain electrodes 13 is removed. The removal of the second photoresist 31 is performed using a mixed solution of sulfuric acid (H 2 SO 4 ) and hydrogen peroxide (H 2 O 2 ).

【0163】つぎに図4に示すように、基板11の全面
に非単結晶シリコン膜からなる半導体膜15材料を15
0nmの膜厚で形成する。この半導体膜15材料は、反
応ガスとしてモノシラン(SiH4 )を用いるプラズマ
化学的気相成長装置により形成する。
Next, as shown in FIG. 4, the material of the semiconductor film 15 made of a non-single-crystal silicon film is formed on the entire surface of the substrate 11 by 15
It is formed with a thickness of 0 nm. The material of the semiconductor film 15 is formed by a plasma chemical vapor deposition apparatus using monosilane (SiH 4 ) as a reaction gas.

【0164】その後、半導体膜15材料上の全面に酸化
シリコン(SiO2 )膜からなるゲート絶縁膜17を1
00nmの膜厚で形成する。このゲート絶縁膜17は、
反応ガスとしてモノシラン(SiH4 )と酸素(O2
とを使用し、プラズマ化学的気相成長装置を用いること
により形成する。
After that, a gate insulating film 17 made of a silicon oxide (SiO 2 ) film is formed on the entire surface of the material of the semiconductor film 15.
It is formed with a film thickness of 00 nm. This gate insulating film 17 is
Monosilane (SiH 4 ) and oxygen (O 2 ) as reaction gases
And by using a plasma enhanced chemical vapor deposition apparatus.

【0165】その後、ゲート絶縁膜17材料上の全面に
モリブデン(Mo)膜からなるゲート電極19材料を、
スパッタリング装置を用いて200nmの膜厚で形成す
る。
Then, a gate electrode 19 material made of a molybdenum (Mo) film is formed on the entire surface of the gate insulating film 17 material.
It is formed with a film thickness of 200 nm using a sputtering apparatus.

【0166】その後、ゲート電極19材料上の全面に回
転塗布法を用いて、感光性材料であるフォレジスト27
を形成する。その後、所定のフォトマスクを用いて露光
処理と現像処理とを行い、フォレジスト27をゲート電
極19のパターン形状にパターニングする。
Then, a photoresist 27, which is a photosensitive material, is formed on the entire surface of the material of the gate electrode 19 by spin coating.
To form Then, an exposure process and a development process are performed using a predetermined photomask to pattern the photoresist 27 into the pattern shape of the gate electrode 19.

【0167】つぎに図5に示すように、このパターニン
グしたフォトレジスト27をエッチングマスクとして用
いて、湿式エッチング法にてモリブデン膜をパターニン
グしてゲート電極19を形成する。
Next, as shown in FIG. 5, using the patterned photoresist 27 as an etching mask, the molybdenum film is patterned by the wet etching method to form the gate electrode 19.

【0168】このモリブデン膜からなるゲート電極19
の湿式エッチング処理は、エッチング液としてリン酸
(H3 PO4 )と硝酸(HNO3 )と酢酸(CH3 CO
OH)との混合溶液を用いて行う。
The gate electrode 19 made of this molybdenum film
Wet etching treatment of phosphoric acid (H 3 PO 4 ), nitric acid (HNO 3 ), acetic acid (CH 3 CO 4 )
OH).

【0169】その後、フォトレジスト27をエッチング
マスクに用いて、ゲート絶縁膜17材料と半導体膜15
材料とを反応性イオンエッチング法によってパターニン
グして、ゲート絶縁膜17と半導体膜15とを形成す
る。
After that, using the photoresist 27 as an etching mask, the material of the gate insulating film 17 and the semiconductor film 15 are formed.
The material and the material are patterned by the reactive ion etching method to form the gate insulating film 17 and the semiconductor film 15.

【0170】このゲート絶縁膜17材料と半導体膜15
材料との反応性イオンエッチング処理は、エッチングガ
スとして六フッ化イオウ(SF6 )と酸素(O2 )との
混合ガスを用いて行う。
The material of the gate insulating film 17 and the semiconductor film 15
The reactive ion etching treatment with the material is performed using a mixed gas of sulfur hexafluoride (SF 6 ) and oxygen (O 2 ) as an etching gas.

【0171】このように以上の説明の本発明の薄膜トラ
ンジスタの製造方法においては、ソースドレイン電極1
3材料上に形成する第1のフォトレジスト29と第2の
フォトレジスト31とのパターン寸法差によって、段差
を有するソースドレイン電極13を形成している。
As described above, in the method of manufacturing a thin film transistor according to the present invention described above, the source / drain electrode 1
The source / drain electrodes 13 having steps are formed due to the pattern size difference between the first photoresist 29 and the second photoresist 31 formed on the three materials.

【0172】このため本発明では、半導体膜15となる
被膜の成長方向が異なることに起因する結晶性の乱れを
緩和することができ、薄膜トランジスタのしきい値電圧
や移動度の劣化やそのばらつきを小さくすることができ
る。さらに、ソースドレイン電極13上に設ける被膜の
段差被覆性が良好となり、ソースドレイン電極13の段
差領域における断線の発生を防止して、薄膜トランジス
タの素子欠陥の発生を抑制することができる。
Therefore, according to the present invention, it is possible to mitigate the disorder of the crystallinity due to the difference in the growth direction of the film to be the semiconductor film 15, and to prevent the deterioration of the threshold voltage and the mobility of the thin film transistor and the variation thereof. Can be made smaller. Further, the step coverage of the film provided on the source / drain electrode 13 is improved, the occurrence of disconnection in the step region of the source / drain electrode 13 can be prevented, and the occurrence of element defects in the thin film transistor can be suppressed.

【0173】つぎにソースドレイン電極13に段差を形
成するための以上の説明とは異なる実施例における薄膜
トランジスタの製造方法を、図18から図20と図4と
図5を用いて説明する。
Next, a method of manufacturing a thin film transistor in an embodiment different from the above description for forming a step in the source / drain electrode 13 will be described with reference to FIGS. 18 to 20, FIG. 4 and FIG.

【0174】はじめに図18に示すように、絶縁性を有
するガラスからなる基板11上の全面に、ソースドレイ
ン電極13材料として、酸化インジウムスズ膜からなる
透明導電膜を形成する。この酸化インジウムスズ膜は、
200nmの膜厚でスパッタリング装置を用いて形成す
る。
First, as shown in FIG. 18, a transparent conductive film made of an indium tin oxide film is formed as a source / drain electrode 13 material on the entire surface of a substrate 11 made of insulating glass. This indium tin oxide film is
It is formed with a film thickness of 200 nm using a sputtering apparatus.

【0175】その後、酸化インジウムスズ膜上の全面に
回転塗布法を用いて、感光性材料である第1のフォレジ
スト29を形成する。その後、所定のフォトマスクを用
いて露光処理と現像処理とを行って、第1のフォレジス
ト29をソースドレイン電極13のパターン形状にパタ
ーン形成する。
After that, the first photoresist 29, which is a photosensitive material, is formed on the entire surface of the indium tin oxide film by spin coating. After that, an exposure process and a development process are performed using a predetermined photomask to form the first photoresist 29 in the pattern shape of the source / drain electrode 13.

【0176】その後、このパターニングした第1のフォ
トレジスト29をエッチングマスクとして用いて、反応
性イオンエッチング法にて酸化インジウムスズ膜を、そ
の膜厚の半分である100nmエッチングする。ここで
ソースドレイン電極13材料をエッチングした寸法が段
差に相当する。
Thereafter, using the patterned first photoresist 29 as an etching mask, the indium tin oxide film is etched by 100 nm, which is half the film thickness, by the reactive ion etching method. Here, the dimension obtained by etching the material of the source / drain electrode 13 corresponds to the step.

【0177】この酸化インジウムスズ膜の反応性イオン
エッチング処理は、反応ガスとしてメタン(CH4 )と
四塩化炭素(CCl4 )と水素(H2 )との混合ガスを
用いて行う。
The reactive ion etching treatment of this indium tin oxide film is carried out using a mixed gas of methane (CH 4 ), carbon tetrachloride (CCl 4 ) and hydrogen (H 2 ) as a reaction gas.

【0178】その後、ソースドレイン電極13をパター
ニングするためのエッチングマスクとして用いた第1の
フォトレジスト29を除去する。この第1のフォトレジ
スト29の除去は、硫酸(H2 SO4 )と過酸化水素
(H22 )との混合溶液を用いて行う。
Then, the first photoresist 29 used as the etching mask for patterning the source / drain electrodes 13 is removed. The removal of the first photoresist 29 is performed using a mixed solution of sulfuric acid (H 2 SO 4 ) and hydrogen peroxide (H 2 O 2 ).

【0179】つぎに図19に示すように、基板11の全
面に回転塗布法を用いて、感光性材料である第2のフォ
レジスト31を形成する。その後、所定のフォトマスク
を用いて露光処理と現像処理とを行って、第2のフォレ
ジスト31をソースドレイン電極13のパターン形状に
パターン形成する。
Next, as shown in FIG. 19, a second photoresist 31 which is a photosensitive material is formed on the entire surface of the substrate 11 by spin coating. After that, an exposure process and a development process are performed using a predetermined photomask to form the second photoresist 31 in the pattern shape of the source / drain electrode 13.

【0180】このとき第2のフォレジスト31のパター
ン寸法は、第1のフォレジスト29より0.1μmから
0.2μm大きくパターン形成する。
At this time, the pattern dimension of the second photoresist 31 is larger than that of the first photoresist 29 by 0.1 μm to 0.2 μm.

【0181】つぎに図20に示すように、パターン寸法
を小さく形成した第2のフォトレジスト31をエッチン
グマスクに用いて、この第2のフォトレジスト31から
露出しているソースドレイン電極13をエッチングし
て、ソースドレイン電極13に段差を形成する。
Then, as shown in FIG. 20, the source / drain electrodes 13 exposed from the second photoresist 31 are etched by using the second photoresist 31 having a small pattern size as an etching mask. Thus, a step is formed on the source / drain electrode 13.

【0182】この段差をソースドレイン電極13に形成
するためのエッチング処理は、前述の、反応ガスとして
メタン(CH4 )と四塩化炭素(CCl4 )と水素(H
2 )との混合ガスを用いる反応性イオンエッチング法に
て行えばよい。あるいは塩化第2鉄(FeCl3 )と塩
酸(HCl)の水溶液を利用する湿式エッチング法に
て、ソースドレイン電極13材料をエッチングして、ソ
ースドレイン電極13を形成することもできる。
The etching process for forming the step on the source / drain electrode 13 is performed by the above-mentioned reaction gas such as methane (CH 4 ), carbon tetrachloride (CCl 4 ), hydrogen (H).
The reactive ion etching method using a mixed gas with 2 ) may be used. Alternatively, the source / drain electrode 13 can be formed by etching the material of the source / drain electrode 13 by a wet etching method using an aqueous solution of ferric chloride (FeCl 3 ) and hydrochloric acid (HCl).

【0183】その後、ソースドレイン電極13をパター
ニングするためのエッチングマスクとして用いた第2の
フォトレジスト31を除去する。この第2のフォトレジ
スト31の除去は、硫酸(H2 SO4 )と過酸化水素
(H22 )との混合溶液を用いて行う。
After that, the second photoresist 31 used as an etching mask for patterning the source / drain electrodes 13 is removed. The removal of the second photoresist 31 is performed using a mixed solution of sulfuric acid (H 2 SO 4 ) and hydrogen peroxide (H 2 O 2 ).

【0184】つぎに図4に示すように、基板11の全面
に非単結晶シリコン膜からなる半導体膜15材料を15
0nmの膜厚で形成する。この半導体膜15材料は、反
応ガスとしてモノシラン(SiH4 )を用いるプラズマ
化学的気相成長装置により形成する。
Next, as shown in FIG. 4, the material of the semiconductor film 15 made of a non-single crystal silicon film is formed on the entire surface of the substrate 11 by 15
It is formed with a thickness of 0 nm. The material of the semiconductor film 15 is formed by a plasma chemical vapor deposition apparatus using monosilane (SiH 4 ) as a reaction gas.

【0185】その後、半導体膜15材料上の全面に酸化
シリコン(SiO2 )膜からなるゲート絶縁膜17を1
00nmの膜厚で形成する。このゲート絶縁膜17は、
反応ガスとしてモノシラン(SiH4 )と酸素(O2
とを用いるプラズマ化学的気相成長装置により形成す
る。
After that, a gate insulating film 17 made of a silicon oxide (SiO 2 ) film is formed on the entire surface of the material of the semiconductor film 15 by one step.
It is formed with a film thickness of 00 nm. This gate insulating film 17 is
Monosilane (SiH 4 ) and oxygen (O 2 ) as reaction gases
It is formed by a plasma chemical vapor deposition apparatus using and.

【0186】その後、ゲート絶縁膜17材料上の全面に
モリブデン(Mo)膜からなるゲート電極19材料を、
スパッタリング装置を用いて200nmの膜厚で形成す
る。
After that, a gate electrode 19 material made of a molybdenum (Mo) film is formed on the entire surface of the gate insulating film 17 material.
It is formed with a film thickness of 200 nm using a sputtering apparatus.

【0187】その後、ゲート電極19材料上の全面に回
転塗布法を用いて、感光性材料であるフォトレジスト2
7を形成する。その後、所定のフォトマスクを用いて露
光処理と現像処理とを行い、フォレジスト27をゲート
電極19のパターン形状にパターニングする。
Then, a photoresist 2 which is a photosensitive material is formed on the entire surface of the material of the gate electrode 19 by spin coating.
7 is formed. Then, an exposure process and a development process are performed using a predetermined photomask to pattern the photoresist 27 into the pattern shape of the gate electrode 19.

【0188】つぎに図5に示すように、このパターニン
グしたフォトレジスト27をエッチングマスクとして用
いて、湿式エッチング法にてモリブデン膜をパターニン
グしてゲート電極19を形成する。
Next, as shown in FIG. 5, using the patterned photoresist 27 as an etching mask, the molybdenum film is patterned by the wet etching method to form the gate electrode 19.

【0189】このモリブデン膜からなるゲート電極19
の湿式エッチング処理は、エッチング液としてリン酸
(H3 PO4 )と硝酸(HNO3 )と酢酸(CH3 CO
OH)との混合溶液を用いて行う。
The gate electrode 19 made of this molybdenum film
Wet etching treatment of phosphoric acid (H 3 PO 4 ), nitric acid (HNO 3 ), acetic acid (CH 3 CO 4 )
OH).

【0190】その後、フォトレジスト27をエッチング
マスクに用いて、ゲート絶縁膜17材料と半導体膜15
材料とを反応性イオンエッチング法によってパターニン
グして、ゲート絶縁膜17と半導体膜15とを形成す
る。
After that, by using the photoresist 27 as an etching mask, the material of the gate insulating film 17 and the semiconductor film 15 are formed.
The material and the material are patterned by the reactive ion etching method to form the gate insulating film 17 and the semiconductor film 15.

【0191】このゲート絶縁膜17材料と半導体膜15
材料との反応性イオンエッチング処理は、エッチングガ
スとして六フッ化イオウ(SF6 )と酸素(O2 )との
混合ガスを用いて行う。
This gate insulating film 17 material and semiconductor film 15
The reactive ion etching treatment with the material is performed using a mixed gas of sulfur hexafluoride (SF 6 ) and oxygen (O 2 ) as an etching gas.

【0192】このように以上の説明の本発明の薄膜トラ
ンジスタの製造方法においては、ソースドレイン電極1
3材料上に形成する第1のフォトレジスト29と第2の
フォトレジスト31とのパターン寸法差によって、段差
を有するソースドレイン電極13を形成している。
As described above, in the method of manufacturing a thin film transistor of the present invention described above, the source / drain electrode 1
The source / drain electrodes 13 having steps are formed due to the pattern size difference between the first photoresist 29 and the second photoresist 31 formed on the three materials.

【0193】このため本発明では、半導体膜15となる
被膜の成長方向が異なることに起因する結晶性の乱れを
緩和することができ、薄膜トランジスタのしきい値電圧
や移動度の劣化やそのばらつきを小さくすることができ
る。さらに、ソースドレイン電極13上に設ける被膜の
段差被覆性が良好となり、ソースドレイン電極13の段
差領域における断線の発生を防止して、薄膜トランジス
タの素子欠陥の発生を抑制することができる。
Therefore, according to the present invention, the disorder of crystallinity due to the different growth directions of the film to be the semiconductor film 15 can be alleviated, and the deterioration or variation in the threshold voltage and mobility of the thin film transistor can be prevented. Can be made smaller. Further, the step coverage of the film provided on the source / drain electrode 13 is improved, the occurrence of disconnection in the step region of the source / drain electrode 13 can be prevented, and the occurrence of element defects in the thin film transistor can be suppressed.

【0194】つぎに以上の説明と異なる実施例における
薄膜トランジスタの構造とその製造方法とを説明する。
まずはじめに本発明の実施例における薄膜トランジスタ
の構造を、図23の断面図を用いて説明する。
Next, the structure of the thin film transistor and the manufacturing method thereof in the embodiment different from the above description will be described.
First, the structure of the thin film transistor according to the embodiment of the present invention will be described with reference to the sectional view of FIG.

【0195】図23に示すように、絶縁性を有しガラス
からなる基板11上に、その間に隙間を設けるようにソ
ースドレイン電極13を設ける。この隙間が薄膜トラン
ジスタのチャネル領域に相当する。
As shown in FIG. 23, the source / drain electrodes 13 are provided on the substrate 11 having an insulating property and made of glass so that a gap is provided therebetween. This gap corresponds to the channel region of the thin film transistor.

【0196】そしてこのソースドレイン電極13には段
差を設け、その断面形状を階段状になるように構成す
る。このソースドレイン電極13に設ける段差の寸法
は、好ましくはソースドレイン電極13の膜厚の半分程
度とする。すなわち表面からソースドレイン電極13膜
厚のおよそ半分の深さ寸法の段差とする。
A step is provided on the source / drain electrode 13, and the cross-sectional shape is stepwise. The size of the step provided on the source / drain electrode 13 is preferably about half the film thickness of the source / drain electrode 13. That is, a step having a depth dimension of about half the thickness of the source / drain electrode 13 is formed from the surface.

【0197】この段差を有するソースドレイン電極13
上に中間膜37を設ける。さらにこの中間膜37上に半
導体膜15を設け、さらにこの半導体膜15上にゲート
絶縁膜17を設ける。さらにまた、このゲート絶縁膜1
7上にゲート電極19を設ける。
Source / drain electrode 13 having this step
An intermediate film 37 is provided on top. Further, the semiconductor film 15 is provided on the intermediate film 37, and the gate insulating film 17 is further provided on the semiconductor film 15. Furthermore, this gate insulating film 1
A gate electrode 19 is provided on 7.

【0198】ここで中間膜37の外周部は、半導体膜1
5の外周部と同一パターン形状とする。そしてシリコン
膜からなる半導体膜15が薄膜トランジスタの活性領域
となる。
Here, the outer peripheral portion of the intermediate film 37 is the semiconductor film 1
The same pattern shape as the outer peripheral portion of No. 5 is used. Then, the semiconductor film 15 made of a silicon film becomes an active region of the thin film transistor.

【0199】このようにゲート電極19の金属と、ゲー
ト絶縁膜17の絶縁膜と、半導体膜15の半導体との構
造を有する薄膜トランジスタを構成する。
Thus, a thin film transistor having a structure of the metal of the gate electrode 19, the insulating film of the gate insulating film 17, and the semiconductor of the semiconductor film 15 is formed.

【0200】本発明の薄膜トランジスタ構造において
は、図23に示すように、ソースドレイン電極13に段
差を設け、その断面形状を階段状にする。このようにソ
ースドレイン電極13に段差を設けると、その上層に設
ける半導体膜15の段差寸法を実質的に減少させること
ができる。
In the thin film transistor structure of the present invention, as shown in FIG. 23, the source / drain electrode 13 is provided with a step and the cross-sectional shape is stepwise. When the step is provided on the source / drain electrode 13 in this manner, the step size of the semiconductor film 15 provided on the source / drain electrode 13 can be substantially reduced.

【0201】このため、パターニングしたソースドレイ
ン電極13の側面領域と基板11とにおいては、半導体
膜15となる被膜の成長方向が異なることに起因する結
晶性の乱れを緩和することができる。したがって薄膜ト
ランジスタの特性、とくにしきい値電圧や移動度の劣化
やそのばらつきを小さくすることができる。
Therefore, in the side surface region of the patterned source / drain electrode 13 and the substrate 11, the disorder of crystallinity due to the different growth directions of the film to be the semiconductor film 15 can be alleviated. Therefore, it is possible to reduce the characteristics of the thin film transistor, in particular, the deterioration of the threshold voltage and the mobility and the variation thereof.

【0202】さらにソースドレイン電極13に段差を設
ける本発明の薄膜トランジスタにおいては、ソースドレ
イン電極13上に設ける被膜の段差被覆性が良好とな
る。この結果、ソースドレイン電極13の段差領域にお
ける、その上層に設ける被膜の断線の発生を防止して、
薄膜トランジスタの素子欠陥の発生を抑制することがで
きる。
Further, in the thin film transistor of the present invention in which the source / drain electrode 13 is provided with a step, the step coverage of the film provided on the source / drain electrode 13 is improved. As a result, in the step region of the source / drain electrode 13, the occurrence of disconnection of the coating film provided on the upper layer is prevented,
It is possible to suppress the occurrence of device defects in the thin film transistor.

【0203】さらに図23に示す薄膜トランジスタで
は、中間膜37を設けることにより、透明導電膜からな
るソースドレイン電極13と、半導体膜15との相互の
反応を防止できるとともに、半導体膜15と中間膜37
との整流性を利用し、薄膜トランジスタのスイッチング
特性を改善することができる。
Further, in the thin film transistor shown in FIG. 23, by providing the intermediate film 37, mutual reaction between the source / drain electrode 13 made of a transparent conductive film and the semiconductor film 15 can be prevented, and the semiconductor film 15 and the intermediate film 37 can be prevented.
It is possible to improve the switching characteristics of the thin film transistor by utilizing the rectifying property of.

【0204】つぎに図23に示す薄膜トランジスタの構
造を形成するための製造方法を、図21から図23の断
面図を用いて説明する。
Next, a manufacturing method for forming the structure of the thin film transistor shown in FIG. 23 will be described with reference to the sectional views of FIGS.

【0205】まずはじめに図21に示すように、絶縁性
を有するガラスからなる基板11上の全面に、ソースド
レイン電極13材料として、酸化インジウムスズ(IT
O)膜からなる透明導電膜と、中間膜37材料としてチ
タン(Ti)とを順次形成する。
First, as shown in FIG. 21, indium tin oxide (IT) is used as the material of the source / drain electrode 13 on the entire surface of the substrate 11 made of insulating glass.
An O) film as a transparent conductive film and titanium (Ti) as an intermediate film 37 material are sequentially formed.

【0206】この酸化インジウムスズ膜は、スパッタリ
ング装置を用いて、膜厚200nmで形成し、さらに中
間膜37材料であるチタンはスパッタリング装置を用い
て、50nmの膜厚で形成する。
This indium tin oxide film is formed with a film thickness of 200 nm using a sputtering device, and titanium, which is the material of the intermediate film 37, is formed with a film thickness of 50 nm using a sputtering device.

【0207】その後、中間膜37材料であるチタン膜上
の全面に回転塗布法を用いて、感光性材料であるフォレ
ジスト27を形成する。その後、所定のフォトマスクを
用いて露光処理と現像処理とを行い、フォレジスト27
をソースドレイン電極13のパターン形状にパターニン
グする。
Then, a photoresist 27, which is a photosensitive material, is formed on the entire surface of the titanium film, which is a material for the intermediate film 37, by a spin coating method. Then, an exposure process and a development process are performed using a predetermined photomask to remove the photoresist 27.
Is patterned into the pattern shape of the source / drain electrode 13.

【0208】その後、このパターニングしたフォトレジ
スト27をエッチングマスクとして用いて、反応性イオ
ンエッチング法にてチタン膜と酸化インジウムスズ膜と
をパターニングして、同一パターン形状の中間膜37と
ソースドレイン電極13とを形成する。
Then, using the patterned photoresist 27 as an etching mask, the titanium film and the indium tin oxide film are patterned by the reactive ion etching method to form the intermediate film 37 and the source / drain electrode 13 having the same pattern shape. To form.

【0209】このチタン膜の反応性イオンエッチング処
理は、六フッ化イオウ(SF6 )と酸素(O2 )との混
合ガスからなる反応ガスを用いて行い、酸化インジウム
スズ膜の反応性イオンエッチング処理は、反応ガスとし
てメタン(CH4 )と四塩化炭素(CCl4 )と水素
(H2 )との混合ガスを用いて行う。
The reactive ion etching treatment of this titanium film is carried out by using a reactive gas composed of a mixed gas of sulfur hexafluoride (SF 6 ) and oxygen (O 2 ) to carry out the reactive ion etching of the indium tin oxide film. The treatment is performed using a mixed gas of methane (CH 4 ), carbon tetrachloride (CCl 4 ) and hydrogen (H 2 ) as a reaction gas.

【0210】つぎに図22に示すように、中間膜37上
のフォトレジスト27のアッシング処理を行い、フォト
レジスト27のパターン寸法を小さくする。このフォト
レジスト27は、アッシング処理により、0.1μmか
ら0.2μmだけはじめの寸法より小さくする。
Then, as shown in FIG. 22, the photoresist 27 on the intermediate film 37 is ashed to reduce the pattern size of the photoresist 27. The photoresist 27 is made smaller than the initial dimension by 0.1 μm to 0.2 μm by the ashing process.

【0211】このパターン寸法を小さくするアッシング
処理の時間を制御することにより、前述の寸法である
0.1μmから0.2μm、フォトレジスト27のパタ
ーン寸法を小さくする。
By controlling the time of this ashing process for reducing the pattern size, the pattern size of the photoresist 27 is reduced by 0.1 μm to 0.2 μm, which is the size described above.

【0212】このアッシング処理は、排気手段により真
空排気したドライエッチング装置内に100sccm〜
1000sccmの流量で酸素(O2 )を導入し、装置
内圧力を100mTorr〜300mTorrとして、
これに13.56MHzの発振周波数の高周波電力を1
00W〜500Wで印加して生成するプラズマを用いて
行う。
This ashing treatment is performed in a dry etching apparatus which is evacuated by the evacuation means to obtain 100 sccm to
Oxygen (O 2 ) was introduced at a flow rate of 1000 sccm, and the pressure inside the apparatus was set to 100 mTorr to 300 mTorr.
1 high frequency power of 13.56MHz oscillation frequency
It is performed by using plasma generated by applying from 00W to 500W.

【0213】なおこのアッシング処理によって、フォト
レジスト27のパターン寸法を小さくする寸法はアッシ
ング時間により制御する。
The size for reducing the pattern size of the photoresist 27 by this ashing process is controlled by the ashing time.

【0214】つぎに図22に示すように、パターン寸法
を小さくしたフォトレジスト27をエッチングマスクに
用いて、このフォトレジストから露出している中間膜3
7とソースドレイン電極13をエッチングして、ソース
ドレイン電極13に段差を形成する。
Next, as shown in FIG. 22, the photoresist 27 having a reduced pattern size is used as an etching mask to expose the intermediate film 3 exposed from the photoresist.
7 and the source / drain electrode 13 are etched to form a step in the source / drain electrode 13.

【0215】フォトレジスト27から露出している中間
膜37のエッチングは、前述の六フッ化イオウ(SF
6 )と酸素(O2 )との混合ガスからなる反応ガスを用
いて行い、段差をソースドレイン電極13に形成するた
めのエッチング処理は、前述の反応ガスとしてメタン
(CH4 )と四塩化炭素(CCl4 )と水素(H2 )と
の混合ガスを用いる反応性イオンエッチング処理にて行
えばよい。
The etching of the intermediate film 37 exposed from the photoresist 27 is performed by the above-mentioned sulfur hexafluoride (SF).
6 ) and oxygen (O 2 ) are used as a reaction gas, and the etching process for forming a step on the source / drain electrode 13 is performed by using methane (CH 4 ) and carbon tetrachloride as the reaction gas. It may be performed by reactive ion etching treatment using a mixed gas of (CCl 4 ) and hydrogen (H 2 ).

【0216】その後、ソースドレイン電極13をパター
ニングするためのエッチングマスクとして用いたフォト
レジスト27を除去する。フォトレジスト27の除去
は、硫酸(H2 SO4 )と過酸化水素(H22 )との
混合溶液を用いる。
Then, the photoresist 27 used as the etching mask for patterning the source / drain electrodes 13 is removed. To remove the photoresist 27, a mixed solution of sulfuric acid (H 2 SO 4 ) and hydrogen peroxide (H 2 O 2 ) is used.

【0217】つぎに図23に示すように、基板11の全
面に非単結晶シリコンからなる半導体膜15材料を15
0nmの膜厚で形成する。この半導体膜15材料は、反
応ガスとしてモノシラン(SiH4 )を用いるプラズマ
化学的気相成長装置により形成する。
Next, as shown in FIG. 23, the material of the semiconductor film 15 made of non-single-crystal silicon is formed on the entire surface of the substrate 11 by 15 times.
It is formed with a thickness of 0 nm. The material of the semiconductor film 15 is formed by a plasma chemical vapor deposition apparatus using monosilane (SiH 4 ) as a reaction gas.

【0218】その後、半導体膜15材料上の全面に酸化
シリコン(SiO2 )膜からなるゲート絶縁膜17を1
00nmの膜厚で形成する。このゲート絶縁膜17は、
反応ガスとしてモノシラン(SiH4 )と酸素(O2
とを用いるプラズマ化学的気相成長装置により形成す
る。
Then, a gate insulating film 17 made of a silicon oxide (SiO 2 ) film is formed on the entire surface of the material of the semiconductor film 15.
It is formed with a film thickness of 00 nm. This gate insulating film 17 is
Monosilane (SiH 4 ) and oxygen (O 2 ) as reaction gases
It is formed by a plasma chemical vapor deposition apparatus using and.

【0219】その後、ゲート絶縁膜17材料上の全面に
モリブデン(Mo)膜からなるゲート電極19材料を2
00nmの膜厚で形成する。このモリブデン膜は、スパ
ッタリング装置を用いて形成する。
After that, a gate electrode 19 material made of a molybdenum (Mo) film is applied over the entire surface of the gate insulating film 17 material.
It is formed with a film thickness of 00 nm. This molybdenum film is formed using a sputtering device.

【0220】その後、ゲート電極19材料上の全面に回
転塗布法を用いて、感光性材料であるフォレジスト(図
示せず)を形成する。その後、所定のフォトマスクを用
いて露光処理と現像処理とを行い、フォレジストをゲー
ト電極19のパターン形状にパターニングする。
After that, a photoresist (not shown) which is a photosensitive material is formed on the entire surface of the material of the gate electrode 19 by spin coating. Then, an exposure process and a development process are performed using a predetermined photomask to pattern the photoresist into the pattern shape of the gate electrode 19.

【0221】つぎに、このパターニングしたフォトレジ
ストをエッチングマスクとして用いて、湿式エッチング
法にてモリブデン膜をパターニングしてゲート電極19
を形成する。
Next, using the patterned photoresist as an etching mask, the molybdenum film is patterned by a wet etching method to form the gate electrode 19
To form

【0222】このモリブデン膜からなるゲート電極19
の湿式エッチング処理は、エッチング液としてリン酸
(H3 PO4 )と硝酸(HNO3 )と酢酸(CH3 CO
OH)との混合溶液を用いて行う。
The gate electrode 19 made of this molybdenum film
Wet etching treatment of phosphoric acid (H 3 PO 4 ), nitric acid (HNO 3 ), acetic acid (CH 3 CO 4 )
OH).

【0223】その後、フォトレジストをエッチングマス
クに用いて、ゲート絶縁膜17材料と半導体膜15材料
とを反応性イオンエッチング処理によりパターニングし
て、ゲート絶縁膜17と半導体膜15とを形成する。
Then, using the photoresist as an etching mask, the material of the gate insulating film 17 and the material of the semiconductor film 15 are patterned by a reactive ion etching process to form the gate insulating film 17 and the semiconductor film 15.

【0224】このゲート絶縁膜17材料と半導体膜15
材料との反応性イオンエッチング処理は、エッチングガ
スとして六フッ化イオウ(SF6 )と酸素(O2 )との
混合ガスを用いて行う。
[0224] The material of the gate insulating film 17 and the semiconductor film 15
The reactive ion etching treatment with the material is performed using a mixed gas of sulfur hexafluoride (SF 6 ) and oxygen (O 2 ) as an etching gas.

【0225】このように本発明の薄膜トランジスタの製
造方法においては、ソースドレイン電極13材料上に形
成するフォトレジスト27をアッシング処理してそのパ
ターン寸法を小さくし、段差を有するソースドレイン電
極13を形成している。
As described above, in the method of manufacturing a thin film transistor of the present invention, the photoresist 27 formed on the material of the source / drain electrode 13 is subjected to an ashing treatment to reduce its pattern size, and the source / drain electrode 13 having a step is formed. ing.

【0226】このため本発明では、半導体膜15となる
被膜の成長方向が異なることに起因する結晶性の乱れを
緩和することができ、薄膜トランジスタのしきい値電圧
や移動度の劣化やそのばらつきを小さくすることができ
る。さらに、ソースドレイン電極13上に設ける被膜の
段差被覆性が良好となり、ソースドレイン電極13の段
差領域における断線の発生を防止して、薄膜トランジス
タの素子欠陥の発生を抑制することができる。
Therefore, in the present invention, the disorder of the crystallinity caused by the different growth directions of the film to be the semiconductor film 15 can be alleviated, and the deterioration or variation in the threshold voltage and mobility of the thin film transistor can be prevented. Can be made smaller. Further, the step coverage of the film provided on the source / drain electrode 13 is improved, the occurrence of disconnection in the step region of the source / drain electrode 13 can be prevented, and the occurrence of element defects in the thin film transistor can be suppressed.

【0227】さらに図23に示す薄膜トランジスタで
は、中間膜37を設けることにより、ソースドレイン電
極13と半導体膜15との相互の反応を防止できるとと
もに、半導体膜15と中間膜37との整流性を利用し、
薄膜トランジスタのスイッチング特性を改善することが
できる。
Further, in the thin film transistor shown in FIG. 23, by providing the intermediate film 37, mutual reaction between the source / drain electrode 13 and the semiconductor film 15 can be prevented, and the rectifying property between the semiconductor film 15 and the intermediate film 37 can be utilized. Then
The switching characteristics of the thin film transistor can be improved.

【0228】この図21から図23を用いて説明した実
施例の薄膜トランジスタにおいて、中間膜37に不純物
イオンとしてリン(P)イオンを導入してもよい。
In the thin film transistor of the embodiment described with reference to FIGS. 21 to 23, phosphorus (P) ions may be introduced into the intermediate film 37 as impurity ions.

【0229】中間膜37に不純物イオンを導入すると、
この中間膜37に接触する半導体膜15にリンイオンを
拡散させることができ、半導体膜15の導電型をN型と
することができる。
When impurity ions are introduced into the intermediate film 37,
Phosphorus ions can be diffused into the semiconductor film 15 that is in contact with the intermediate film 37, and the conductivity type of the semiconductor film 15 can be N type.

【0230】このように半導体膜15の導電型をN型の
半導体にすると、薄膜トランジスタのチャネル領域をN
型とすることができ、リーク電流を低減し、さらに半導
体膜15とソースドレイン電極13と中間膜37との相
互にの接続抵抗を低くすることができる。
When the conductivity type of the semiconductor film 15 is an N-type semiconductor as described above, the channel region of the thin film transistor is N-type.
It is possible to reduce the leak current and further reduce the connection resistance between the semiconductor film 15, the source / drain electrode 13, and the intermediate film 37.

【0231】この不純物イオンを含む中間膜37の形成
は、反応性スパッタリング装置を用いて、反応ガスとし
てホスフィン(PH3 )を導入して、リンイオンを含む
チタンを形成する。
In forming the intermediate film 37 containing the impurity ions, phosphine (PH 3 ) is introduced as a reaction gas by using a reactive sputtering device to form titanium containing phosphorus ions.

【0232】図21から図23を用いて説明した薄膜ト
ランジスタの製造方法においては、ソースドレイン電極
13材料をパターン形成し、アッシング処理によってフ
ォトレジスト27のパターン寸法を小さくし、このパタ
ーン寸法を小さくしたフォトレジスト27をエッチング
マスクとしてふたたびソースドレイン電極13材料をエ
ッチングして、段差を有するソースドレイン電極13を
形成する実施例で説明した。
In the method of manufacturing a thin film transistor described with reference to FIGS. 21 to 23, the source / drain electrode 13 material is patterned, and the pattern size of the photoresist 27 is reduced by ashing treatment. The embodiment has been described in which the source / drain electrode 13 material is again etched using the resist 27 as an etching mask to form the source / drain electrode 13 having steps.

【0233】しかしながら、中間膜37を有する薄膜ト
ランジスタにおけるソースドレイン電極13に段差を形
成するための製造方法としては、図6から図20を用い
て説明した処理工程によっても、ソースドレイン電極1
3に段差を形成することができる。
However, as the manufacturing method for forming the step on the source / drain electrode 13 in the thin film transistor having the intermediate film 37, the source / drain electrode 1 may be formed by the processing steps described with reference to FIGS. 6 to 20.
A step can be formed at 3.

【0234】すなわちソースドレイン電極13材料を膜
厚の途中までエッチング後、フォトレジスト27のエッ
チング処理を行う方法や、フォトレジスト27を軟化さ
せる方法や、パターン寸法の異なる第1のフォトレジス
ト29と第2のフォトレジスト31とを用いる処理方法
によっても、段差を有するソースドレイン電極13を有
する薄膜トランジスタを形成することができる。
That is, after etching the material of the source / drain electrode 13 to the middle of the film thickness, the method of etching the photoresist 27, the method of softening the photoresist 27, the first photoresist 29 having a different pattern size and the first photoresist 29 having a different pattern size. The thin film transistor having the source / drain electrode 13 having a step can also be formed by the processing method using the second photoresist 31.

【0235】以上図1から図23を用いて説明した実施
例においてソースドレイン電極13材料として、透明導
電膜を適用する例で説明したが、透明導電膜以外に、ソ
ースドレイン電極13材料としては、アルミニウム(A
l)やチタン(Ti)やタンタル(Ta)やモリブデン
(Mo)やタングステン(W)や、あるいはこれらの材
料の合金膜も適用することができる。
In the embodiment described with reference to FIGS. 1 to 23, the transparent conductive film is applied as the material of the source / drain electrode 13, but the source / drain electrode 13 material is not limited to the transparent conductive film. Aluminum (A
l), titanium (Ti), tantalum (Ta), molybdenum (Mo), tungsten (W), or alloy films of these materials can also be applied.

【0236】つぎに以上の説明と異なる実施例における
薄膜トランジスタの構造とその製造方法とを説明する。
以下に説明する実施例においては、薄膜トランジスタを
液晶表示装置のスイッチング素子として適用する場合の
構造とその製造方法である。まずはじめに本発明の実施
例における薄膜トランジスタの構造を図24の断面図を
用いて説明する。
Next, a structure of a thin film transistor and a method of manufacturing the same in an embodiment different from the above description will be described.
The examples described below are the structure and the manufacturing method thereof when the thin film transistor is applied as a switching element of a liquid crystal display device. First, the structure of the thin film transistor according to the embodiment of the present invention will be described with reference to the sectional view of FIG.

【0237】図24に示すように、絶縁性を有しガラス
からなる基板11上には光遮光性を有し金属被膜からな
る遮光膜21と容量下部電極23とを設ける。さらに遮
光膜21と容量下部電極23との上面に層間絶縁膜33
を設ける。
As shown in FIG. 24, a light-shielding film 21 having a light-shielding property and made of a metal film and a capacitor lower electrode 23 are provided on a substrate 11 having an insulating property and made of glass. Further, an interlayer insulating film 33 is formed on the upper surface of the light shielding film 21 and the capacitor lower electrode 23.
Is provided.

【0238】ここで遮光膜21は基板11下面からの光
が薄膜トランジスタに照射され、この薄膜トランジスタ
に光リーク電流が流れることを防止している。このため
遮光膜21の平面パターン形状は、薄膜トランジスタと
ほぼ同じ大きさか、あるいはやや大きなパターン形状に
なるようにする。
Here, the light-shielding film 21 prevents the thin film transistor from being irradiated with light from the lower surface of the substrate 11 and prevents a light leak current from flowing through the thin film transistor. Therefore, the planar pattern shape of the light shielding film 21 is set to be approximately the same size as the thin film transistor or a slightly larger pattern shape.

【0239】さらに容量下部電極23は、層間絶縁膜3
3を介してその上面に設ける画素電極25とで、金属−
絶縁膜−金属構造の容量を構成し、薄膜トランジスタの
ドレインに接続している。そしてこの容量によって、デ
ータ線を介して書き込んだ印加電圧を、つぎに書き込み
までの時間保持する役割をもつ。すなわち、画素電極2
5は容量の上部電極としての役割ももつ。
Further, the capacitor lower electrode 23 is formed of the interlayer insulating film 3
The pixel electrode 25 provided on the upper surface of the
An insulating film-a metal structure capacitor is formed and connected to the drain of the thin film transistor. The capacitance serves to hold the applied voltage written through the data line until the next writing. That is, the pixel electrode 2
5 also serves as an upper electrode of the capacitor.

【0240】このように層間絶縁膜33はデータ保持容
量の絶縁膜としての役割と、遮光膜21と薄膜トランジ
スタとの絶縁分離としての役割とを備えている。
As described above, the interlayer insulating film 33 has a role as an insulating film for the data storage capacitor and a role as an insulating separation between the light shielding film 21 and the thin film transistor.

【0241】さらにこの層間絶縁膜33の上面に、その
間に隙間を設けるようにソースドレイン電極13と、ド
レインに接続する画素電極23とを設ける。このソース
ドレイン電極13と画素電極23とは、透明導電膜で構
成する。
Further, the source / drain electrode 13 and the pixel electrode 23 connected to the drain are provided on the upper surface of the interlayer insulating film 33 so as to provide a gap therebetween. The source / drain electrode 13 and the pixel electrode 23 are made of a transparent conductive film.

【0242】そしてこのソースドレイン電極13には段
差を設け、その断面形状を階段状になるように構成す
る。このソースドレイン電極13に設ける段差の寸法
は、好ましくはソースドレイン電極13の膜厚の半分程
度とする。すなわちその表面からソースドレイン電極1
3膜厚のおよそ半分の深さ寸法の段差とする。
A step is provided on the source / drain electrode 13, and the cross-sectional shape is stepwise. The size of the step provided on the source / drain electrode 13 is preferably about half the film thickness of the source / drain electrode 13. That is, the source / drain electrode 1 from the surface
3 A step having a depth dimension of about half the film thickness.

【0243】この段差を有するソースドレイン電極13
上に非単結晶シリコン膜からなる半導体膜15を設け、
さらにこの半導体膜15上に酸化シリコン膜からなるゲ
ート絶縁膜17を設ける。さらにまた、このゲート絶縁
膜17上にモリブデン膜からなるゲート電極19を設け
る。そしてシリコン膜からなる半導体膜15が薄膜トラ
ンジスタの活性領域となる。
Source / drain electrode 13 having this step
A semiconductor film 15 made of a non-single crystal silicon film is provided on the
Further, a gate insulating film 17 made of a silicon oxide film is provided on the semiconductor film 15. Furthermore, a gate electrode 19 made of a molybdenum film is provided on the gate insulating film 17. Then, the semiconductor film 15 made of a silicon film becomes an active region of the thin film transistor.

【0244】このようにゲート電極19の金属と、ゲー
ト絶縁膜17の絶縁膜と、半導体膜15の半導体との構
造を有する薄膜トランジスタを構成する。
Thus, a thin film transistor having the structure of the metal of the gate electrode 19, the insulating film of the gate insulating film 17, and the semiconductor of the semiconductor film 15 is formed.

【0245】本発明の薄膜トランジスタ構造において
は、図24に示すように、ソースドレイン電極13に段
差を設け、その断面形状を階段状にする。このようにソ
ースドレイン電極13に段差を設けると、その上層に設
ける半導体膜15の段差寸法を実質的に減少させること
ができる。
In the thin film transistor structure of the present invention, as shown in FIG. 24, the source / drain electrode 13 is provided with a step and the cross-sectional shape is stepwise. When the step is provided on the source / drain electrode 13 in this manner, the step size of the semiconductor film 15 provided on the source / drain electrode 13 can be substantially reduced.

【0246】このため、パターニングしたソースドレイ
ン電極13の側面領域と基板11とにおいては、半導体
膜15となる被膜の成長方向が異なることに起因する結
晶性の乱れを緩和することができる。したがって薄膜ト
ランジスタの特性、とくにしきい値電圧や移動度の劣化
やそのばらつきを小さくすることができる。
Therefore, in the side surface region of the patterned source / drain electrode 13 and the substrate 11, the disorder of crystallinity due to the different growth directions of the film to be the semiconductor film 15 can be alleviated. Therefore, it is possible to reduce the characteristics of the thin film transistor, in particular, the deterioration of the threshold voltage and the mobility and the variation thereof.

【0247】さらにソースドレイン電極13に段差を設
ける本発明の薄膜トランジスタにおいては、ソースドレ
イン電極13上に設ける被膜の段差被覆性が良好とな
る。この結果、ソースドレイン電極13の段差領域にお
ける断線の発生を抑制し、薄膜トランジスタの素子欠陥
の発生を防止することができる。
Further, in the thin film transistor of the present invention in which the source / drain electrode 13 is provided with a step, the step coverage of the film provided on the source / drain electrode 13 is improved. As a result, it is possible to suppress the occurrence of disconnection in the stepped region of the source / drain electrode 13 and prevent the occurrence of element defects in the thin film transistor.

【0248】さらに薄膜トランジスタの下面に、この薄
膜トランジスタへの光照射を防止するための遮光膜21
を設けている。このため薄膜トランジスタに光リーク電
流が流れることを抑制している
Further, on the lower surface of the thin film transistor, a light shielding film 21 for preventing light irradiation to this thin film transistor.
Is provided. Therefore, it suppresses the flow of light leakage current in the thin film transistor.

【0249】つぎに図24に示す薄膜トランジスタ構造
を形成するための製造方法を、説明する。
Next, a manufacturing method for forming the thin film transistor structure shown in FIG. 24 will be described.

【0250】まずはじめに、基板11上に遮光膜21と
容量下部電極23材料として、遮光性を有するタンタル
(Ta)膜を全面に形成する。このタンタル膜は100
nmの膜厚で、スパッタリング法により形成する。
First, a tantalum (Ta) film having a light blocking property is formed on the entire surface of the substrate 11 as a material for the light blocking film 21 and the capacitor lower electrode 23. This tantalum film is 100
It is formed by a sputtering method to have a film thickness of nm.

【0251】その後、タンタル膜上の全面にフォトレジ
スト(図示せず)を回転塗布法により形成し、所定のフ
ォトマスクを用いて露光処理と現像処理とを行い、フォ
トレジストを遮光膜21と容量下部電極23とのパター
ンに形成する。
After that, a photoresist (not shown) is formed on the entire surface of the tantalum film by a spin coating method, and an exposure process and a development process are performed using a predetermined photomask. It is formed in a pattern with the lower electrode 23.

【0252】その後、このパターニングしたフォトレジ
ストをエッチングマスクに用いて、反応性イオンエッチ
ング法により、タンタル膜をパターニングして遮光膜2
1と容量下部電極23とを形成する。
Then, using the patterned photoresist as an etching mask, the tantalum film is patterned by the reactive ion etching method to shield the light-shielding film 2.
1 and the capacitor lower electrode 23 are formed.

【0253】このタンタル膜の反応性イオンエッチング
処理は、エッチングガスとして六フッ化イオウ(SF
6 )と酸素(O2 )とアルゴン(Ar)との混合ガスを
用いて行う。
The reactive ion etching treatment of this tantalum film was carried out using sulfur hexafluoride (SF) as an etching gas.
6 ), oxygen (O 2 ) and argon (Ar) mixed gas is used.

【0254】その後、全面に化学的気相成長法を用いて
酸化シリコン(SiO2 )膜からなる層間絶縁膜33
を、500nmの膜厚で形成する。この層間絶縁膜33
は、モノシラン(SiH4 )と酸素(O2 )とを反応ガ
スとして用いて形成する。
After that, the interlayer insulating film 33 made of a silicon oxide (SiO 2 ) film is formed on the entire surface by chemical vapor deposition.
Is formed with a film thickness of 500 nm. This interlayer insulating film 33
Is formed by using monosilane (SiH 4 ) and oxygen (O 2 ) as reaction gases.

【0255】その後のソースドレイン電極13と半導体
膜15とゲート絶縁膜17とゲート電極19との形成方
法は、図1から図20を用いて説明した方法と同じ処理
工程により形成することができるので、詳細な説明は省
略する。
The source / drain electrode 13, the semiconductor film 15, the gate insulating film 17, and the gate electrode 19 can be subsequently formed by the same processing steps as those described with reference to FIGS. 1 to 20. , Detailed description is omitted.

【0256】つぎに図24を用いて説明した実施例と異
なる実施例における薄膜トランジスタの構造とその製造
方法とを説明する。以下に説明する実施例においては、
薄膜トランジスタを液晶表示装置のスイッチング素子と
して適用する場合の構造と製造方法である。まずはじめ
に本発明の実施例における薄膜トランジスタの構造を図
25の断面図を用いて説明する。
Next, the structure of a thin film transistor and its manufacturing method in an embodiment different from the embodiment described with reference to FIG. 24 will be described. In the examples described below,
A structure and a manufacturing method when a thin film transistor is applied as a switching element of a liquid crystal display device. First, the structure of the thin film transistor according to the embodiment of the present invention will be described with reference to the sectional view of FIG.

【0257】図25に示すように、絶縁性を有しガラス
からなる基板11上には光遮光性を有し金属被膜からな
る遮光膜21と容量下部電極23とを設ける。さらに遮
光膜21と容量下部電極23との上面に層間絶縁膜33
を設ける。
As shown in FIG. 25, a light shielding film 21 having a light shielding property and made of a metal film and a capacitor lower electrode 23 are provided on a substrate 11 having an insulating property and made of glass. Further, an interlayer insulating film 33 is formed on the upper surface of the light shielding film 21 and the capacitor lower electrode 23.
Is provided.

【0258】ここで遮光膜21は基板11下面からの光
が薄膜トランジスタに照射され、この薄膜トランジスタ
に光リーク電流が流れることを防止している。このため
遮光膜21の平面パターン形状は、薄膜トランジスタと
ほぼ同じ大きさか、あるいはやや大きなパターン形状に
なるようにする。
Here, the light-shielding film 21 prevents the thin film transistor from being irradiated with light from the lower surface of the substrate 11 and prevents a light leak current from flowing through the thin film transistor. Therefore, the planar pattern shape of the light shielding film 21 is set to be approximately the same size as the thin film transistor or a slightly larger pattern shape.

【0259】さらに容量下部電極23は、層間絶縁膜3
3を介してその上面に設ける画素電極25とで、金属−
絶縁膜−金属構造の容量を構成し、薄膜トランジスタの
ドレインに接続している。そしてこの容量によって、デ
ータ線を介して書き込んだ印加電圧を、つぎに書き込み
までの時間保持する役割をもつ。すなわち、画素電極2
5は容量の上部電極としての役割ももつ。
Further, the capacitor lower electrode 23 is formed of the interlayer insulating film 3
The pixel electrode 25 provided on the upper surface of the
An insulating film-a metal structure capacitor is formed and connected to the drain of the thin film transistor. The capacitance serves to hold the applied voltage written through the data line until the next writing. That is, the pixel electrode 2
5 also serves as an upper electrode of the capacitor.

【0260】このように層間絶縁膜33はデータ保持容
量の絶縁膜としての役割と、遮光膜21と薄膜トランジ
スタとの絶縁分離としての役割とを備えている。
As described above, the interlayer insulating film 33 has a role as an insulating film of the data storage capacitor and a role as an insulating separation between the light shielding film 21 and the thin film transistor.

【0261】さらにこの層間絶縁膜33の上面に、その
間に隙間を設けるようにソースドレイン電極13と、ド
レインに接続する画素電極23とを設ける。このソース
ドレイン電極13と画素電極23とは、透明導電膜で構
成する。
Further, the source / drain electrode 13 and the pixel electrode 23 connected to the drain are provided on the upper surface of the interlayer insulating film 33 so as to provide a gap therebetween. The source / drain electrode 13 and the pixel electrode 23 are made of a transparent conductive film.

【0262】そしてこのソースドレイン電極13には段
差を設け、その断面形状を階段状になるように構成す
る。このソースドレイン電極13に設ける段差の寸法
は、好ましくはソースドレイン電極13の膜厚の半分程
度とする。すなわち表面からソースドレイン電極13膜
厚のおよそ半分の深さ寸法の段差とする。
A step is provided on the source / drain electrode 13, and the cross-sectional shape is stepwise. The size of the step provided on the source / drain electrode 13 is preferably about half the film thickness of the source / drain electrode 13. That is, a step having a depth dimension of about half the thickness of the source / drain electrode 13 is formed from the surface.

【0263】この段差を有するソースドレイン電極13
上にチタン(Ti)膜からなる中間膜37を設ける。さ
らにこの中間膜37上に非単結晶シリコン膜からなる半
導体膜15を設け、さらにこの半導体膜15上に酸化シ
リコン膜からなるゲート絶縁膜17を設ける。さらにま
た、このゲート絶縁膜17上にモリブデン膜からなるゲ
ート電極19を設ける。そしてシリコン膜からなる半導
体膜15が薄膜トランジスタの活性領域となる。
Source / drain electrode 13 having this step
An intermediate film 37 made of a titanium (Ti) film is provided on the top. Further, a semiconductor film 15 made of a non-single crystal silicon film is provided on the intermediate film 37, and a gate insulating film 17 made of a silicon oxide film is further provided on the semiconductor film 15. Furthermore, a gate electrode 19 made of a molybdenum film is provided on the gate insulating film 17. Then, the semiconductor film 15 made of a silicon film becomes an active region of the thin film transistor.

【0264】ここで中間膜37の外周部は、半導体膜1
5の外周部と同一パターン形状とする。そしてシリコン
膜からなる半導体膜15が薄膜トランジスタの活性領域
となる。
Here, the outer peripheral portion of the intermediate film 37 is the semiconductor film 1
The same pattern shape as the outer peripheral portion of No. 5 is used. Then, the semiconductor film 15 made of a silicon film becomes an active region of the thin film transistor.

【0265】このようにゲート電極19の金属と、ゲー
ト絶縁膜17の絶縁膜と、半導体膜15の半導体との構
造を有する薄膜トランジスタを構成する。
Thus, a thin film transistor having a structure of the metal of the gate electrode 19, the insulating film of the gate insulating film 17, and the semiconductor of the semiconductor film 15 is formed.

【0266】本発明の薄膜トランジスタ構造において
は、図25に示すように、ソースドレイン電極13に段
差を設け、その断面形状を階段状にする。このようにソ
ースドレイン電極13に段差を設けると、上層に設ける
半導体膜15の段差寸法を実質的に減少させることがで
きる。
In the thin film transistor structure of the present invention, as shown in FIG. 25, the source / drain electrode 13 is provided with a step, and its cross-sectional shape is stepwise. When the step is provided on the source / drain electrode 13 in this way, the step size of the semiconductor film 15 provided on the upper layer can be substantially reduced.

【0267】このため、パターニングしたソースドレイ
ン電極13の側面領域と基板11とにおいては、半導体
膜15となる被膜の成長方向が異なることに起因する結
晶性の乱れを緩和することができる。したがって薄膜ト
ランジスタの特性、とくにしきい値電圧や移動度の劣化
やそのばらつきを小さくすることができる。
Therefore, in the side surface region of the patterned source / drain electrode 13 and the substrate 11, the disorder of crystallinity due to the different growth directions of the film to be the semiconductor film 15 can be alleviated. Therefore, it is possible to reduce the characteristics of the thin film transistor, in particular, the deterioration of the threshold voltage and the mobility and the variation thereof.

【0268】さらにソースドレイン電極13に段差を設
ける本発明の薄膜トランジスタにおいては、ソースドレ
イン電極13上に設ける被膜の段差被覆性が良好とな
る。この結果、ソースドレイン電極13の段差領域にお
ける断線の発生を抑制し、薄膜トランジスタの素子欠陥
の発生を防止することができる。
Further, in the thin film transistor of the present invention in which the source / drain electrode 13 is provided with a step, the step coverage of the film provided on the source / drain electrode 13 is good. As a result, it is possible to suppress the occurrence of disconnection in the stepped region of the source / drain electrode 13 and prevent the occurrence of element defects in the thin film transistor.

【0269】さらに薄膜トランジスタの下面に、この薄
膜トランジスタへの光照射を防止するための遮光膜21
を設けている。このため薄膜トランジスタに光リーク電
流が流れることを抑制している
Further, on the lower surface of the thin film transistor, a light shielding film 21 for preventing light irradiation to this thin film transistor.
Is provided. Therefore, it suppresses the flow of light leakage current in the thin film transistor.

【0270】さらに図25に示す薄膜トランジスタで
は、中間膜37を設けることにより、透明導電膜からな
るソースドレイン電極13と、半導体膜15との相互の
反応を防止できるとともに、半導体膜15と中間膜37
との整流性を利用し、薄膜トランジスタのスイッチング
特性を改善することができる。
Further, in the thin film transistor shown in FIG. 25, by providing the intermediate film 37, mutual reaction between the source / drain electrode 13 made of a transparent conductive film and the semiconductor film 15 can be prevented, and the semiconductor film 15 and the intermediate film 37 can be prevented.
It is possible to improve the switching characteristics of the thin film transistor by utilizing the rectifying property of.

【0271】つぎに図25に示す薄膜トランジスタ構造
を形成するための製造方法を、説明する。
Next, a manufacturing method for forming the thin film transistor structure shown in FIG. 25 will be described.

【0272】まずはじめに、基板11上に遮光膜21と
容量下部電極23材料として、遮光性を有するタンタル
(Ta)膜を全面に形成する。このタンタル膜は100
nmの膜厚で、スパッタリング法により形成する。
First, a tantalum (Ta) film having a light blocking property is formed on the entire surface of the substrate 11 as a material for the light blocking film 21 and the capacitor lower electrode 23. This tantalum film is 100
It is formed by a sputtering method to have a film thickness of nm.

【0273】その後、タンタル膜上の全面にフォトレジ
スト(図示せず)を回転塗布法により形成し、所定のフ
ォトマスクを用いて露光処理と現像処理とを行い、フォ
トレジストを遮光膜21と容量下部電極23とのパター
ンに形成する。
After that, a photoresist (not shown) is formed on the entire surface of the tantalum film by a spin coating method, and an exposure process and a development process are performed using a predetermined photomask, and the photoresist is used as a light shielding film 21 and a capacitor. It is formed in a pattern with the lower electrode 23.

【0274】その後、このパターニングしたフォトレジ
ストをエッチングマスクに用いて、反応性イオンエッチ
ング法により、タンタル膜をパターニングして遮光膜2
1と容量下部電極23とを形成する。
Then, using the patterned photoresist as an etching mask, the tantalum film is patterned by the reactive ion etching method to shield the light-shielding film 2.
1 and the capacitor lower electrode 23 are formed.

【0275】このタンタル膜の反応性イオンエッチング
処理は、エッチングガスとして六フッ化イオウ(SF
6 )と酸素(O2 )とアルゴン(Ar)との混合ガスを
用いて行う。
The reactive ion etching treatment of this tantalum film was carried out by using sulfur hexafluoride (SF) as an etching gas.
6 ), oxygen (O 2 ) and argon (Ar) mixed gas is used.

【0276】その後、全面に化学的気相成長法を用いて
酸化シリコン(SiO2 )膜からなる層間絶縁膜33
を、500nmの膜厚で形成する。この層間絶縁膜33
は、モノシラン(SiH4 )と酸素(O2 )とを反応ガ
スとして用いて形成する。
After that, the interlayer insulating film 33 made of a silicon oxide (SiO 2 ) film is formed on the entire surface by chemical vapor deposition.
Is formed with a film thickness of 500 nm. This interlayer insulating film 33
Is formed by using monosilane (SiH 4 ) and oxygen (O 2 ) as reaction gases.

【0277】その後のソースドレイン電極13と半導体
膜15とゲート絶縁膜17とゲート電極19との形成方
法は、図1から図20と図21から図23を用いて説明
した方法と同じ処理工程により形成することができるの
で、詳細な説明は省略する。
After that, the source / drain electrode 13, the semiconductor film 15, the gate insulating film 17, and the gate electrode 19 are formed by the same process steps as those described with reference to FIGS. 1 to 20 and 21 to 23. Since it can be formed, detailed description is omitted.

【0278】この図25を用いて説明した実施例におい
て、中間膜37に不純物イオンとしてリン(P)イオン
を導入してもよい。この中間膜37に不純物イオンを導
入すると、この中間膜37に接触する半導体膜15にリ
ンイオンを拡散させることができ、半導体膜15の導電
型をN型とすることができる。
In the embodiment described with reference to FIG. 25, phosphorus (P) ions may be introduced into the intermediate film 37 as impurity ions. When impurity ions are introduced into the intermediate film 37, phosphorus ions can be diffused into the semiconductor film 15 in contact with the intermediate film 37, and the conductivity type of the semiconductor film 15 can be N type.

【0279】このように半導体膜15の導電型をN型の
半導体にすると、薄膜トランジスタのチャネル領域をN
型とすることができ、リーク電流を低減し、さらに半導
体膜15とソースドレイン電極13と中間膜37との相
互にの接続抵抗を低くすることができる。
As described above, when the conductivity type of the semiconductor film 15 is an N type semiconductor, the channel region of the thin film transistor is N type.
It is possible to reduce the leak current and further reduce the connection resistance between the semiconductor film 15, the source / drain electrode 13, and the intermediate film 37.

【0280】この不純物イオンを含む中間膜37の形成
は、反応性スパッタリング装置を用いて、反応ガスとし
てホスフィン(PH3 )を導入して、リンイオンを含む
チタンを形成すればよい。
The intermediate film 37 containing the impurity ions may be formed by using a reactive sputtering apparatus and introducing phosphine (PH 3 ) as a reaction gas to form titanium containing phosphorus ions.

【0281】つぎに図25を用いて説明した実施例と異
なる実施例における薄膜トランジスタの構造とその製造
方法とを説明する。以下に説明する実施例においては、
薄膜トランジスタを液晶表示装置のスイッチング素子と
して適用する場合の構造と製造方法である。まずはじめ
に本発明の実施例における薄膜トランジスタの構造を図
26の断面図を用いて説明する。
Next, a structure of a thin film transistor and a method of manufacturing the same in an embodiment different from the embodiment described with reference to FIG. 25 will be described. In the examples described below,
A structure and a manufacturing method when a thin film transistor is applied as a switching element of a liquid crystal display device. First, the structure of the thin film transistor according to the embodiment of the present invention will be described with reference to the sectional view of FIG.

【0282】図26に示すように、絶縁性を有しガラス
からなる基板11上には光遮光性を有し金属被膜からな
る遮光膜21と容量下部電極23とを設ける。さらにこ
の容量下部電極23の表面に酸化タンタル膜(Ta2
5 )からなる酸化膜35を設ける。またさらに遮光膜2
1と容量下部電極23との上面に層間絶縁膜33を設け
る。
As shown in FIG. 26, a light-shielding film 21 made of a metal film having a light-shielding property and a capacitor lower electrode 23 are provided on a substrate 11 having an insulating property and made of glass. Further, a tantalum oxide film (Ta 2 O) is formed on the surface of the capacitor lower electrode 23.
5 ) An oxide film 35 composed of 5 ) is provided. Furthermore, the light-shielding film 2
An interlayer insulating film 33 is provided on the upper surfaces of the capacitor 1 and the capacitor lower electrode 23.

【0283】ここで遮光膜21は基板11下面からの光
が薄膜トランジスタに照射され、この薄膜トランジスタ
に光リーク電流が流れることを防止している。このため
遮光膜21の平面パターン形状は、薄膜トランジスタと
ほぼ同じ大きさか、あるいはやや大きなパターン形状に
なるようにする。
Here, the light-shielding film 21 prevents the thin film transistor from being irradiated with light from the lower surface of the substrate 11 and prevents a light leak current from flowing through the thin film transistor. Therefore, the planar pattern shape of the light shielding film 21 is set to be approximately the same size as the thin film transistor or a slightly larger pattern shape.

【0284】さらに容量下部電極23は、その表面の酸
化膜35と層間絶縁膜33を介してその上面に設ける画
素電極25とで、金属−絶縁膜−金属構造の容量を構成
し、薄膜トランジスタのドレインに接続している。そし
てこの容量によって、データ線を介して書き込んだ印加
電圧を、つぎに書き込みまでの時間保持する役割をも
つ。
Further, the lower capacitor electrode 23 forms a capacitor having a metal-insulating film-metal structure with the oxide film 35 on the surface thereof and the pixel electrode 25 provided on the upper surface thereof via the interlayer insulating film 33, and the drain of the thin film transistor. Connected to. The capacitance serves to hold the applied voltage written through the data line until the next writing.

【0285】さらに容量下部電極23表面の酸化膜35
は層間絶縁膜37にピンホールなどの膜欠陥が生じた場
合においても、酸化膜35の働きによって画素電極25
と容量下部電極23との電気的短絡の発生を防止する役
割をもつ。
Further, the oxide film 35 on the surface of the capacitor lower electrode 23 is formed.
Even when a film defect such as a pinhole occurs in the interlayer insulating film 37, the oxide film 35 works by the pixel electrode 25.
Has a role of preventing an electrical short circuit between the capacitor lower electrode 23 and the capacitor lower electrode 23.

【0286】このように層間絶縁膜33はデータ保持容
量の絶縁膜としての役割と、遮光膜21と薄膜トランジ
スタとの絶縁分離としての役割とを備えている。
As described above, the interlayer insulating film 33 has a role as an insulating film for the data storage capacitor and a role as an insulating separation between the light shielding film 21 and the thin film transistor.

【0287】さらにこの層間絶縁膜33の上面に、その
間に隙間を設けるようにソースドレイン電極13と、ド
レインに接続する画素電極23とを設ける。このソース
ドレイン電極13と画素電極23とは、透明導電膜で構
成する。
Further, the source / drain electrode 13 and the pixel electrode 23 connected to the drain are provided on the upper surface of the interlayer insulating film 33 so as to provide a gap therebetween. The source / drain electrode 13 and the pixel electrode 23 are made of a transparent conductive film.

【0288】そしてこのソースドレイン電極13には段
差を設け、その断面形状を階段状になるように構成す
る。このソースドレイン電極13に設ける段差の寸法
は、好ましくはソースドレイン電極13の膜厚の半分程
度とする。すなわち表面からソースドレイン電極13膜
厚のおよそ半分の深さ寸法の段差とする。
A step is provided on the source / drain electrode 13, and the cross-sectional shape is stepwise. The size of the step provided on the source / drain electrode 13 is preferably about half the film thickness of the source / drain electrode 13. That is, a step having a depth dimension of about half the thickness of the source / drain electrode 13 is formed from the surface.

【0289】この段差を有するソースドレイン電極13
上にに非単結晶シリコン膜からなる半導体膜15を設
け、さらにこの半導体膜15上に酸化シリコン膜からな
るゲート絶縁膜17を設ける。さらにまた、このゲート
絶縁膜17上にモリブデン膜からなるゲート電極19を
設ける。そしてシリコン膜からなる半導体膜15が薄膜
トランジスタの活性領域となる。
Source / drain electrode 13 having this step
A semiconductor film 15 made of a non-single crystal silicon film is provided thereon, and a gate insulating film 17 made of a silicon oxide film is further provided on the semiconductor film 15. Furthermore, a gate electrode 19 made of a molybdenum film is provided on the gate insulating film 17. Then, the semiconductor film 15 made of a silicon film becomes an active region of the thin film transistor.

【0290】このようにゲート電極19の金属と、ゲー
ト絶縁膜17の絶縁膜と、半導体膜15の半導体との構
造を有する薄膜トランジスタを構成する。
Thus, a thin film transistor having the structure of the metal of the gate electrode 19, the insulating film of the gate insulating film 17, and the semiconductor of the semiconductor film 15 is formed.

【0291】本発明の薄膜トランジスタ構造において
は、図26に示すように、ソースドレイン電極13に段
差を設け、その断面形状を階段状にする。このようにソ
ースドレイン電極13に段差を設けると、上層に設ける
半導体膜15の段差寸法を実質的に減少させることがで
きる。
In the thin film transistor structure of the present invention, as shown in FIG. 26, the source / drain electrode 13 is provided with a step, and its cross-sectional shape is stepwise. When the step is provided on the source / drain electrode 13 in this way, the step size of the semiconductor film 15 provided on the upper layer can be substantially reduced.

【0292】このため、パターニングしたソースドレイ
ン電極13の側面領域と基板11とにおいては、半導体
膜15となる被膜の成長方向が異なることに起因する結
晶性の乱れを緩和することができる。したがって薄膜ト
ランジスタの特性、とくにしきい値電圧や移動度の劣化
やそのばらつきを小さくすることができる。
Therefore, in the side surface region of the patterned source / drain electrode 13 and the substrate 11, the disorder of crystallinity due to the different growth directions of the film to be the semiconductor film 15 can be alleviated. Therefore, it is possible to reduce the characteristics of the thin film transistor, in particular, the deterioration of the threshold voltage and the mobility and the variation thereof.

【0293】さらにソースドレイン電極13に段差を設
ける本発明の薄膜トランジスタにおいては、ソースドレ
イン電極13上に設ける被膜の段差被覆性が良好とな
る。この結果、ソースドレイン電極13の段差領域にお
ける断線の発生を防止して、薄膜トランジスタの素子欠
陥の発生を抑制することができる。
Furthermore, in the thin film transistor of the present invention in which the source / drain electrode 13 is provided with a step, the step coverage of the film provided on the source / drain electrode 13 is good. As a result, it is possible to prevent the occurrence of disconnection in the step region of the source / drain electrode 13 and suppress the occurrence of device defects in the thin film transistor.

【0294】さらに薄膜トランジスタの下面に、この薄
膜トランジスタへの光照射を防止するための遮光膜21
を設けている。このため薄膜トランジスタに光リーク電
流が流れることを抑制している
Further, on the lower surface of the thin film transistor, a light shielding film 21 for preventing light irradiation to this thin film transistor.
Is provided. Therefore, it suppresses the flow of light leakage current in the thin film transistor.

【0295】さらに図26に示す薄膜トランジスタにお
いては、容量下部電極23表面に酸化膜35を設けてい
る。この酸化膜35は層間絶縁膜37にピンホールなど
の膜欠陥が生じた場合においても、酸化膜35の働きに
よって画素電極25と容量下部電極23との電気的短絡
の発生を防止することができる。
Further, in the thin film transistor shown in FIG. 26, the oxide film 35 is provided on the surface of the capacitor lower electrode 23. Even when a film defect such as a pinhole occurs in the interlayer insulating film 37, the oxide film 35 can prevent an electrical short circuit between the pixel electrode 25 and the capacitor lower electrode 23 due to the function of the oxide film 35. .

【0296】つぎに図26に示す薄膜トランジスタ構造
を形成するための製造方法を、説明する。
Next, a manufacturing method for forming the thin film transistor structure shown in FIG. 26 will be described.

【0297】図26に示すようにまずはじめに、基板1
1上の全面に遮光膜21と容量下部電極23材料とし
て、遮光性を有するタンタル(Ta)膜を形成する。こ
のタンタル膜は100nmの膜厚で、スパッタリング法
により形成する。
First, as shown in FIG. 26, the substrate 1
A tantalum (Ta) film having a light blocking property is formed as a material for the light blocking film 21 and the capacitor lower electrode 23 on the entire surface of 1. This tantalum film has a thickness of 100 nm and is formed by a sputtering method.

【0298】その後、タンタル膜上の全面にフォトレジ
スト(図示せず)を回転塗布法により形成し、所定のフ
ォトマスクを用いて露光処理と現像処理とを行い、フォ
トレジストを遮光膜21と容量下部電極23とのパター
ンに形成する。
After that, a photoresist (not shown) is formed on the entire surface of the tantalum film by a spin coating method, and an exposure process and a development process are performed using a predetermined photomask. It is formed in a pattern with the lower electrode 23.

【0299】その後、このパターニングしたフォトレジ
ストをエッチングマスクに用いて、反応性イオンエッチ
ング法により、タンタル膜をパターニングして遮光膜2
1と容量下部電極23とを形成する。
Thereafter, using the patterned photoresist as an etching mask, the tantalum film is patterned by the reactive ion etching method to shield the light-shielding film 2.
1 and the capacitor lower electrode 23 are formed.

【0300】このタンタル膜の反応性イオンエッチング
処理は、エッチングガスとして六フッ化イオウ(SF
6 )と酸素(O2 )とアルゴン(Ar)との混合ガスを
用いて行う。
The reactive ion etching treatment of this tantalum film was carried out using sulfur hexafluoride (SF) as an etching gas.
6 ), oxygen (O 2 ) and argon (Ar) mixed gas is used.

【0301】その後、容量下部電極23の表面に酸化膜
35を50nmの膜厚で形成する。酸化膜35は、クエ
ン酸を陽極酸化液として用い、白金板とタンタル膜との
間に直流電圧を印加する陽極酸化処理によって形成す
る。
After that, an oxide film 35 is formed to a thickness of 50 nm on the surface of the capacitor lower electrode 23. The oxide film 35 is formed by anodizing treatment in which citric acid is used as an anodizing solution and a DC voltage is applied between the platinum plate and the tantalum film.

【0302】その後、全面に化学的気相成長法を用いて
酸化シリコン(SiO2 )膜からなる層間絶縁膜33
を、500nmの膜厚で形成する。この層間絶縁膜33
は、モノシラン(SiH4 )と酸素(O2 )とを反応ガ
スとして用いて形成する。
After that, the interlayer insulating film 33 made of a silicon oxide (SiO 2 ) film is formed on the entire surface by chemical vapor deposition.
Is formed with a film thickness of 500 nm. This interlayer insulating film 33
Is formed by using monosilane (SiH 4 ) and oxygen (O 2 ) as reaction gases.

【0303】その後のソースドレイン電極13と半導体
膜15とゲート絶縁膜17とゲート電極19との形成方
法は、図1から図20と図21から図23を用いて説明
した方法と同じ処理工程により形成することができるの
で、詳細な説明は省略する。
After that, the source / drain electrode 13, the semiconductor film 15, the gate insulating film 17, and the gate electrode 19 are formed by the same process steps as those described with reference to FIGS. 1 to 20 and 21 to 23. Since it can be formed, detailed description is omitted.

【0304】この図26を説明した実施例においても、
ソースドレイン電極13と半導体膜15との間にチタン
(Ti)膜からなる中間膜を設けてもよい。
Also in the embodiment described with reference to FIG. 26,
An intermediate film made of a titanium (Ti) film may be provided between the source / drain electrode 13 and the semiconductor film 15.

【0305】中間膜を設けることにより、透明導電膜か
らなるソースドレイン電極13と半導体膜15との相互
の反応を防止できるとともに、半導体膜15と中間膜と
の整流性を利用し、薄膜トランジスタのスイッチング特
性を改善することができる。
By providing the intermediate film, it is possible to prevent mutual reaction between the source / drain electrode 13 made of the transparent conductive film and the semiconductor film 15, and to utilize the rectifying property between the semiconductor film 15 and the intermediate film to switch the thin film transistor. The characteristics can be improved.

【0306】さらにこの図26を用いて説明した実施例
において、中間膜に不純物イオンとしてリン(P)イオ
ンを導入してもよい。この中間膜に不純物イオンを導入
すると、この中間膜に接触する半導体膜15にリンイオ
ンを拡散させることができ、半導体膜15の導電型をN
型とすることができる。
Further, in the embodiment described with reference to FIG. 26, phosphorus (P) ions may be introduced as impurity ions into the intermediate film. When impurity ions are introduced into this intermediate film, phosphorus ions can be diffused into the semiconductor film 15 in contact with this intermediate film, and the conductivity type of the semiconductor film 15 is N.
Type.

【0307】このように半導体膜15の導電型をN型の
半導体にすると、薄膜トランジスタのチャネル領域をN
型とすることができ、リーク電流を低減し、さらに半導
体膜15とソースドレイン電極13と中間膜との相互に
の接続抵抗を低くすることができる。
As described above, when the conductivity type of the semiconductor film 15 is an N type semiconductor, the channel region of the thin film transistor is N type.
It can be formed into a mold, the leak current can be reduced, and the connection resistance between the semiconductor film 15, the source / drain electrode 13, and the intermediate film can be reduced.

【0308】この不純物イオンを含む中間膜37の形成
は、反応性スパッタリング装置を用いて、反応ガスとし
てホスフィン(PH3 )を導入して、リンイオンを含む
チタンを形成すればよい。
The intermediate film 37 containing the impurity ions may be formed by using a reactive sputtering apparatus to introduce phosphine (PH 3 ) as a reaction gas to form titanium containing phosphorus ions.

【0309】以上の実施例の説明では、ゲート電極19
としてはモリブデン(Mo)を用いる実施例で説明した
がモリブデン以外に、タンタル(Ta)やチタン(T
i)やアルミニウム(Al)やタングステン(W)や、
あるいはこれらの合金膜も適用することができる。
In the above description of the embodiments, the gate electrode 19
As an example, although molybdenum (Mo) is used as an example, other than molybdenum, tantalum (Ta) or titanium (T) is used.
i), aluminum (Al), tungsten (W),
Alternatively, these alloy films can also be applied.

【0310】さらに中間膜37に添加する不純物イオン
としては、リン(P)イオン以外に窒素(N)やホウ素
(B)や砒素(As)の不純物イオンを適用することが
できる。
Further, as the impurity ions added to the intermediate film 37, in addition to phosphorus (P) ions, impurity ions of nitrogen (N), boron (B) or arsenic (As) can be applied.

【0311】さらに半導体膜15として非晶質シリコン
膜や多結晶シリコン膜からなる非単結晶シリコン膜を本
発明では適用するが、これらの被膜にアルゴンレーザ光
を照射して、その粒径を大きくした非単結晶シリコン膜
や単結晶シリコン膜や、あるいは単結晶シリコン膜と非
単結晶シリコン膜とが混在する半導体膜も、本発明では
適用することができる。
Further, although a non-single-crystal silicon film made of an amorphous silicon film or a polycrystalline silicon film is applied as the semiconductor film 15 in the present invention, these films are irradiated with argon laser light to increase the grain size. The non-single-crystal silicon film, the single-crystal silicon film, or the semiconductor film in which the single-crystal silicon film and the non-single-crystal silicon film are mixed can be applied in the present invention.

【0312】さらにゲート絶縁膜17としては酸化シリ
コン膜を適用する実施例で以上説明したが、酸化シリコ
ン膜以外に窒化シリコン膜や酸化タンタル膜や酸化窒化
シリコン膜や酸化アルミニウム膜や、あるいはこれらの
被膜の複合膜もゲート絶縁膜として、本発明では適用す
ることができる。
Further, although the silicon oxide film is used as the gate insulating film 17 in the above-described embodiment, a silicon nitride film, a tantalum oxide film, a silicon oxynitride film, an aluminum oxide film, or a film of these films is used in addition to the silicon oxide film. The composite film of the film can also be applied in the present invention as a gate insulating film.

【0313】さらに以上説明した本発明の実施例におい
ては、層間絶縁膜33として酸化シリコン膜を用いる例
で説明したが、酸化シリコン膜以外にリンやボロンを含
む酸化シリコン膜や窒化シリコン膜や酸化タンタル膜
や、あるいは有機樹脂絶縁膜であるポリイミド膜やカラ
ーフィルター膜も層間絶縁膜33として適用することが
できる。
Further, in the embodiment of the present invention described above, the silicon oxide film is used as the interlayer insulating film 33. However, in addition to the silicon oxide film, a silicon oxide film containing phosphorus or boron, a silicon nitride film, or an oxide film is used. A tantalum film, a polyimide film which is an organic resin insulating film, or a color filter film can also be applied as the interlayer insulating film 33.

【0314】あるいは層間絶縁膜33としては、塗布ガ
ラス(SOG)膜を用いてもよい。この塗布ガラス膜は
酸化シリコンと溶媒とを混合したものであり、回転塗布
法により基板11に形成後、250℃から300℃の温
度で加熱処理して、塗布ガラス膜中の溶媒を蒸発させて
形成する。
Alternatively, as the interlayer insulating film 33, a coated glass (SOG) film may be used. This coated glass film is a mixture of silicon oxide and a solvent. After being formed on the substrate 11 by the spin coating method, it is heated at a temperature of 250 ° C. to 300 ° C. to evaporate the solvent in the coated glass film. Form.

【0315】さらに以上の実施例の説明では、ソースド
レイン電極13に設ける段差として1つの段差を設ける
例で説明したが、本発明の薄膜トランジスタにおいて
は、複数の段差をソースドレイン電極13に設けてもよ
い。
Further, in the above description of the embodiments, one step is provided as the step provided on the source / drain electrode 13, but in the thin film transistor of the present invention, a plurality of steps may be provided on the source / drain electrode 13. Good.

【0316】このように複数の段差をソースドレイン電
極13に設けると、このソースドレイン電極13上層の
半導体膜15の実質的な段差寸法をさらに減少させるこ
とができ、よりいっそうしきい値電圧や移動度の薄膜ト
ランジスタ特性の向上と、そのばらつきを小さくするこ
とができる。
By providing a plurality of steps on the source / drain electrode 13 as described above, the substantial step size of the semiconductor film 15 on the source / drain electrode 13 can be further reduced, and the threshold voltage and the movement can be further increased. It is possible to improve the characteristics of the thin film transistor each time and reduce the variation.

【0317】この複数の段差を有するソースドレイン電
極の形成方法としては、ソースドレイン電極のエッチン
グマスクとして用いるフォトレジストを複数回アッシン
グ処理する方法や、複数のフォトマスクを用いてパター
ニングする方法や、これらの処理方法を組み合わせる製
造方法を採用すればよい。
As a method of forming the source / drain electrode having a plurality of steps, a method of ashing a photoresist used as an etching mask of the source / drain electrode a plurality of times, a method of patterning using a plurality of photomasks, and A manufacturing method in which the above processing methods are combined may be adopted.

【0318】[0318]

【発明の効果】以上の説明から明らかなように本発明の
実施例における薄膜トランジスタ構造においては、ソー
スドレイン電極に段差を設け、その断面形状を階段状に
している。このようにソースドレイン電極に段差を設け
ると、上層に設ける半導体膜の段差寸法を実質的に減少
させることができる。
As is apparent from the above description, in the thin film transistor structure in the embodiment of the present invention, the source / drain electrode is provided with a step and the cross-sectional shape is stepwise. When the step is provided on the source / drain electrode in this manner, the step size of the semiconductor film provided on the upper layer can be substantially reduced.

【0319】このため、パターニングしたソースドレイ
ン電極の側面領域と基板とにおいては、半導体膜となる
被膜の成長方向が異なることに起因する結晶性の乱れを
緩和することができる。
Therefore, in the patterned side surface region of the source / drain electrode and the substrate, the disorder of crystallinity due to the different growth directions of the film to be the semiconductor film can be alleviated.

【0320】したがって薄膜トランジスタの特性、とく
にしきい値電圧や移動度の劣化やそのばらつきを小さく
することができる。
Therefore, it is possible to reduce the characteristics of the thin film transistor, especially the deterioration of the threshold voltage and the mobility and the variation thereof.

【0321】さらにソースドレイン電極に段差を設ける
本発明の薄膜トランジスタにおいては、ソースドレイン
電極上に設ける被膜の段差被覆性が良好となる。この結
果、ソースドレイン電極の段差領域における断線の発生
を抑制し、薄膜トランジスタの素子欠陥の発生を防止す
ることができる。
Further, in the thin film transistor of the present invention in which the source / drain electrode is provided with a step, the step coverage of the film provided on the source / drain electrode becomes good. As a result, it is possible to suppress the occurrence of disconnection in the step region of the source / drain electrode and prevent the occurrence of element defects in the thin film transistor.

【0322】さらに本発明の実施例における薄膜トラン
ジスタにおいては、ソースドレイン電極と半導体膜との
間に中間膜を設けている。このことにより、ソースドレ
イン電極と半導体膜との相互の反応を防止できるととも
に、半導体膜と中間膜との整流性を利用し、薄膜トラン
ジスタのスイッチング特性を改善することができる。
Further, in the thin film transistor in the example of the present invention, the intermediate film is provided between the source / drain electrode and the semiconductor film. As a result, mutual reaction between the source / drain electrode and the semiconductor film can be prevented, and the switching characteristic of the thin film transistor can be improved by utilizing the rectifying property between the semiconductor film and the intermediate film.

【0323】さらに本発明の実施例における薄膜トラン
ジスタにおいては、中間膜に不純物イオンを導入しても
よい。この中間膜に不純物イオンを導入すると、この中
間膜に接触する半導体膜に不純物イオンを拡散させるこ
とができ、薄膜トランジスタのリーク電流を低減し、さ
らに半導体膜とソースドレイン電極と中間膜との相互に
の接続抵抗を低くすることができる。
Further, in the thin film transistor in the embodiment of the present invention, impurity ions may be introduced into the intermediate film. When impurity ions are introduced into this intermediate film, the impurity ions can be diffused into the semiconductor film in contact with this intermediate film, the leak current of the thin film transistor can be reduced, and further, the semiconductor film, the source / drain electrode and the intermediate film can be mutually The connection resistance of can be lowered.

【0324】さらに本発明の薄膜トランジスタの下面
に、この薄膜トランジスタへの光照射を防止するための
遮光膜を設けている。このため薄膜トランジスタに光リ
ーク電流が流れることを抑制している
Further, on the lower surface of the thin film transistor of the present invention, a light shielding film for preventing light irradiation to the thin film transistor is provided. Therefore, it suppresses the flow of light leakage current in the thin film transistor.

【0325】さらに本発明の薄膜トランジスタにおいて
は、容量下部電極表面に酸化膜を設けている。この酸化
膜は層間絶縁膜にピンホールなどの膜欠陥が生じた場合
においても、酸化膜の働きによって画素電極と容量下部
電極との電気的短絡の発生を防止することができる。
Further, in the thin film transistor of the present invention, an oxide film is provided on the surface of the capacitor lower electrode. This oxide film can prevent an electrical short circuit between the pixel electrode and the capacitor lower electrode due to the function of the oxide film even when a film defect such as a pinhole occurs in the interlayer insulating film.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例における薄膜トランジスタの構
造とその製造方法とを示す断面図である。
FIG. 1 is a cross-sectional view showing a structure of a thin film transistor and a method of manufacturing the thin film transistor according to an embodiment of the present invention.

【図2】本発明の実施例における薄膜トランジスタの構
造とその製造方法とを示す断面図である。
FIG. 2 is a cross-sectional view showing a structure of a thin film transistor and a method of manufacturing the thin film transistor according to an embodiment of the present invention.

【図3】本発明の実施例における薄膜トランジスタの構
造とその製造方法とを示す断面図である。
FIG. 3 is a cross-sectional view showing a structure of a thin film transistor and a method of manufacturing the thin film transistor according to an embodiment of the present invention.

【図4】本発明の実施例における薄膜トランジスタの構
造とその製造方法とを示す断面図である。
FIG. 4 is a cross-sectional view showing a structure of a thin film transistor and a method of manufacturing the thin film transistor according to an embodiment of the present invention.

【図5】本発明の実施例における薄膜トランジスタの構
造とその製造方法とを示す断面図である。
FIG. 5 is a cross-sectional view showing a structure of a thin film transistor and a method of manufacturing the thin film transistor according to an embodiment of the present invention.

【図6】本発明の実施例における薄膜トランジスタの構
造とその製造方法とを示す断面図である。
FIG. 6 is a cross-sectional view showing a structure of a thin film transistor and a method of manufacturing the thin film transistor according to an embodiment of the present invention.

【図7】本発明の実施例における薄膜トランジスタの構
造とその製造方法とを示す断面図である。
FIG. 7 is a cross-sectional view showing a structure of a thin film transistor and a method of manufacturing the thin film transistor according to an embodiment of the present invention.

【図8】本発明の実施例における薄膜トランジスタの構
造とその製造方法とを示す断面図である。
FIG. 8 is a cross-sectional view showing a structure of a thin film transistor and a method of manufacturing the thin film transistor according to an embodiment of the present invention.

【図9】本発明の実施例における薄膜トランジスタの構
造とその製造方法とを示す断面図である。
FIG. 9 is a cross-sectional view showing the structure of the thin film transistor and the method for manufacturing the thin film transistor according to the embodiment of the present invention.

【図10】本発明の実施例における薄膜トランジスタの
構造とその製造方法とを示す断面図である。
FIG. 10 is a cross-sectional view showing the structure of the thin film transistor and the method for manufacturing the thin film transistor according to the embodiment of the present invention.

【図11】本発明の実施例における薄膜トランジスタの
構造とその製造方法とを示す断面図である。
FIG. 11 is a cross-sectional view showing the structure of the thin film transistor and the method for manufacturing the thin film transistor according to the embodiment of the present invention.

【図12】本発明の実施例における薄膜トランジスタの
構造とその製造方法とを示す断面図である。
FIG. 12 is a cross-sectional view showing the structure of the thin film transistor and the method for manufacturing the thin film transistor according to the embodiment of the present invention.

【図13】本発明の実施例における薄膜トランジスタの
構造とその製造方法とを示す断面図である。
FIG. 13 is a cross-sectional view showing the structure of the thin film transistor and the method for manufacturing the thin film transistor according to the embodiment of the present invention.

【図14】本発明の実施例における薄膜トランジスタの
構造とその製造方法とを示す断面図である。
FIG. 14 is a cross-sectional view showing the structure of the thin film transistor and the method for manufacturing the thin film transistor according to the embodiment of the present invention.

【図15】本発明の実施例における薄膜トランジスタの
構造とその製造方法とを示す断面図である。
FIG. 15 is a cross-sectional view showing the structure of the thin film transistor and the method for manufacturing the thin film transistor according to the embodiment of the present invention.

【図16】本発明の実施例における薄膜トランジスタの
構造とその製造方法とを示す断面図である。
FIG. 16 is a cross-sectional view showing the structure of the thin film transistor and the method for manufacturing the thin film transistor in the example of the present invention.

【図17】本発明の実施例における薄膜トランジスタの
構造とその製造方法とを示す断面図である。
FIG. 17 is a cross-sectional view showing the structure of the thin film transistor and the method for manufacturing the thin film transistor according to the embodiment of the present invention.

【図18】本発明の実施例における薄膜トランジスタの
構造とその製造方法とを示す断面図である。
FIG. 18 is a cross-sectional view showing the structure of the thin film transistor and the method for manufacturing the thin film transistor in the example of the present invention.

【図19】本発明の実施例における薄膜トランジスタの
構造とその製造方法とを示す断面図である。
FIG. 19 is a cross-sectional view showing the structure of the thin film transistor and the method for manufacturing the thin film transistor in the example of the present invention.

【図20】本発明の実施例における薄膜トランジスタの
構造とその製造方法とを示す断面図である。
FIG. 20 is a cross-sectional view showing the structure of the thin film transistor and the method for manufacturing the same according to the embodiment of the present invention.

【図21】本発明の実施例における薄膜トランジスタの
構造とその製造方法とを示す断面図である。
FIG. 21 is a cross-sectional view showing the structure of the thin film transistor and the method for manufacturing the thin film transistor in the example of the present invention.

【図22】本発明の実施例における薄膜トランジスタの
構造とその製造方法とを示す断面図である。
FIG. 22 is a cross-sectional view showing the structure of the thin film transistor and the manufacturing method thereof according to the example of the present invention.

【図23】本発明の実施例における薄膜トランジスタの
構造とその製造方法とを示す断面図である。
FIG. 23 is a cross-sectional view showing the structure of the thin film transistor and the method for manufacturing the thin film transistor in the example of the present invention.

【図24】本発明の実施例における薄膜トランジスタの
構造とその製造方法とを示す断面図である。
FIG. 24 is a cross-sectional view showing the structure of the thin film transistor and the manufacturing method thereof according to the example of the present invention.

【図25】本発明の実施例における薄膜トランジスタの
構造とその製造方法とを示す断面図である。
FIG. 25 is a cross-sectional view showing the structure of the thin film transistor and the method for manufacturing the thin film transistor according to the embodiment of the present invention.

【図26】本発明の実施例における薄膜トランジスタの
構造とその製造方法とを示す断面図である。
FIG. 26 is a cross-sectional view showing the structure of the thin film transistor and the method for manufacturing the thin film transistor in the example of the present invention.

【図27】従来技術における薄膜トランジスタの構造と
その製造方法とを示す断面図である。
FIG. 27 is a cross-sectional view showing a structure of a thin film transistor and a method of manufacturing the thin film transistor in the related art.

【符号の説明】 11 基板 13 ソースドレイン電極 15 半導体膜 17 ゲート絶縁膜 19 ゲート電極 27 フォトレジスト 35 酸化膜 37 中間膜[Description of Reference Signs] 11 substrate 13 source / drain electrode 15 semiconductor film 17 gate insulating film 19 gate electrode 27 photoresist 35 oxide film 37 intermediate film

Claims (40)

【特許請求の範囲】[Claims] 【請求項1】 基板上に設けるソースドレイン電極と、
ソースドレイン電極上に設ける半導体膜と、半導体膜上
に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲー
ト電極とを備え、ソースドレイン電極の断面形状は段差
を有することを特徴とする薄膜トランジスタ。
1. A source / drain electrode provided on a substrate,
A thin film transistor comprising a semiconductor film provided on a source / drain electrode, a gate insulating film provided on the semiconductor film, and a gate electrode provided on the gate insulating film, wherein a cross-sectional shape of the source / drain electrode has a step.
【請求項2】 基板上に設けるソースドレイン電極と、
ソースドレイン電極上に設ける中間膜と、中間膜上に設
ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、
ゲート絶縁膜上に設けるゲート電極とを備え、ソースド
レイン電極の断面形状は段差を有することを特徴とする
薄膜トランジスタ。
2. A source / drain electrode provided on a substrate,
An intermediate film provided on the source / drain electrode, a semiconductor film provided on the intermediate film, and a gate insulating film provided on the semiconductor film,
A thin film transistor comprising: a gate electrode provided on a gate insulating film; and a cross-sectional shape of the source / drain electrode having a step.
【請求項3】 基板上に設けるソースドレイン電極と、
ソースドレイン電極上に設け不純物を含む中間膜と、中
間膜上に設ける半導体膜と、半導体膜上に設けるゲート
絶縁膜と、ゲート絶縁膜上に設けるゲート電極とを備
え、ソースドレイン電極の断面形状は段差を有すること
を特徴とする薄膜トランジスタ。
3. A source / drain electrode provided on a substrate,
The source / drain electrode has an intermediate film containing impurities, a semiconductor film provided on the intermediate film, a gate insulating film provided on the semiconductor film, and a gate electrode provided on the gate insulating film. Is a thin film transistor having a step.
【請求項4】 基板上に設ける遮光膜と、遮光膜上に設
ける層間絶縁膜と、層間絶縁膜上に設けるソースドレイ
ン電極と、このソースドレイン電極上に設ける半導体膜
と、半導体膜上に設けるゲート絶縁膜と、ゲート絶縁膜
上に設けるゲート電極とを備え、ソースドレイン電極の
断面形状は段差を有することを特徴とする薄膜トランジ
スタ。
4. A light-shielding film provided on a substrate, an interlayer insulating film provided on the light-shielding film, a source / drain electrode provided on the interlayer insulating film, a semiconductor film provided on the source / drain electrode, and a semiconductor film provided on the semiconductor film. A thin film transistor comprising a gate insulating film and a gate electrode provided on the gate insulating film, wherein the source / drain electrode has a stepped cross-sectional shape.
【請求項5】 基板上に設ける遮光膜と、遮光膜上に設
ける層間絶縁膜と、層間絶縁膜上面に設けるソースドレ
イン電極と、このソースドレイン電極上に設ける中間膜
と、中間膜上に設ける半導体膜と、半導体膜上に設ける
ゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極と
を備え、ソースドレイン電極の断面形状は段差を有する
ことを特徴とする薄膜トランジスタ。
5. A light-shielding film provided on a substrate, an interlayer insulating film provided on the light-shielding film, a source / drain electrode provided on the upper surface of the interlayer insulating film, an intermediate film provided on the source / drain electrode, and an intermediate film provided on the intermediate film. A thin film transistor comprising a semiconductor film, a gate insulating film provided on the semiconductor film, and a gate electrode provided on the gate insulating film, wherein the source / drain electrode has a stepped cross-sectional shape.
【請求項6】 基板上に設ける遮光膜と、遮光膜上に設
ける層間絶縁膜と、層間絶縁膜上に設けるソースドレイ
ン電極と、このソースドレイン電極上に設け不純物を含
む中間膜と、中間膜上に設ける半導体膜と、半導体膜上
に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲー
ト電極とを備え、ソースドレイン電極の断面形状は段差
を有することを特徴とする薄膜トランジスタ。
6. A light-shielding film provided on a substrate, an interlayer insulating film provided on the light-shielding film, a source / drain electrode provided on the interlayer insulating film, an intermediate film containing impurities provided on the source / drain electrode, and an intermediate film. A thin film transistor comprising a semiconductor film provided on the semiconductor film, a gate insulating film provided on the semiconductor film, and a gate electrode provided on the gate insulating film, wherein the source / drain electrode has a stepped cross-sectional shape.
【請求項7】 基板上に設ける遮光膜と容量下部電極
と、遮光膜と容量下部電極上に設ける層間絶縁膜と、層
間絶縁膜上に設けるソースドレイン電極と、ソースドレ
イン電極上に設ける半導体膜と、半導体膜上に設けるゲ
ート絶縁膜と、ゲート絶縁膜上に設けるゲート電極とを
備え、ソースドレイン電極の断面形状は段差を有するこ
とを特徴とする薄膜トランジスタ。
7. A light-shielding film and a capacitor lower electrode provided on a substrate, an interlayer insulating film provided on the light-shielding film and the capacitor lower electrode, a source drain electrode provided on the interlayer insulating film, and a semiconductor film provided on the source drain electrode. And a gate insulating film provided on the semiconductor film, and a gate electrode provided on the gate insulating film, wherein a cross-sectional shape of the source / drain electrode has a step.
【請求項8】 基板上に設ける遮光膜と容量下部電極
と、遮光膜と容量下部電極上に設ける層間絶縁膜と、層
間絶縁膜上に設けるソースドレイン電極と、ソースドレ
イン電極上に設ける中間膜と、中間膜上に設ける半導体
膜と、半導体膜上に設けるゲート絶縁膜と、ゲート絶縁
膜上に設けるゲート電極とを備え、ソースドレイン電極
の断面形状は段差を有することを特徴とする薄膜トラン
ジスタ。
8. A light-shielding film and a capacitor lower electrode provided on a substrate, an interlayer insulating film provided on the light-shielding film and the capacitor lower electrode, a source / drain electrode provided on the interlayer insulating film, and an intermediate film provided on the source / drain electrode. A thin film transistor, comprising: a semiconductor film provided on the intermediate film; a gate insulating film provided on the semiconductor film; and a gate electrode provided on the gate insulating film, wherein the source / drain electrode has a stepped cross-sectional shape.
【請求項9】 基板上に設ける遮光膜と容量下部電極
と、遮光膜と容量下部電極上面に設ける層間絶縁膜と、
層間絶縁膜上に設けるソースドレイン電極と、ソースド
レイン電極上に設け不純物を含む中間膜と、中間膜上に
設ける半導体膜と、半導体膜上に設けるゲート絶縁膜
と、ゲート絶縁膜上に設けるゲート電極とを備え、ソー
スドレイン電極の断面形状は段差を有することを特徴と
する薄膜トランジスタ。
9. A light-shielding film and a capacitor lower electrode provided on the substrate, an interlayer insulating film provided on the upper surface of the light-shielding film and the capacitor lower electrode,
A source / drain electrode provided on the interlayer insulating film, an intermediate film containing impurities provided on the source / drain electrode, a semiconductor film provided on the intermediate film, a gate insulating film provided on the semiconductor film, and a gate provided on the gate insulating film. A thin film transistor, comprising: an electrode; and a cross-sectional shape of the source / drain electrode having a step.
【請求項10】 基板上に設ける遮光膜と容量下部電極
と、容量下部電極上面に設ける酸化膜と、遮光膜と酸化
膜上に設ける層間絶縁膜と、この層間絶縁膜上に設ける
ソースドレイン電極と、ソースドレイン電極上に設ける
半導体膜と、半導体膜上に設けるゲート絶縁膜と、ゲー
ト絶縁膜上に設けるゲート電極とを備え、ソースドレイ
ン電極の断面形状は段差を有することを特徴とする薄膜
トランジスタ。
10. A light-shielding film and a capacitor lower electrode provided on a substrate, an oxide film provided on the upper surface of the capacitor lower electrode, an interlayer insulating film provided on the light-shielding film and the oxide film, and a source / drain electrode provided on the interlayer insulating film. And a semiconductor film provided on the source / drain electrode, a gate insulating film provided on the semiconductor film, and a gate electrode provided on the gate insulating film, and a cross-sectional shape of the source / drain electrode has a step. .
【請求項11】 基板上に設ける遮光膜と容量下部電極
と、容量下部電極上に設ける酸化膜と、遮光膜と酸化膜
上に設ける層間絶縁膜と、層間絶縁膜上に設けるソース
ドレイン電極と、ソースドレイン電極上に設ける中間膜
と、中間膜上に設ける半導体膜と、半導体膜上に設ける
ゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極と
を備え、ソースドレイン電極の断面形状は段差を有する
ことを特徴とする薄膜トランジスタ。
11. A light-shielding film and a capacitor lower electrode provided on a substrate, an oxide film provided on the capacitor lower electrode, an interlayer insulating film provided on the light-shielding film and the oxide film, and a source / drain electrode provided on the interlayer insulating film. An intermediate film provided on the source / drain electrode, a semiconductor film provided on the intermediate film, a gate insulating film provided on the semiconductor film, and a gate electrode provided on the gate insulating film. A thin film transistor having:
【請求項12】 基板上に設ける遮光膜と容量下部電極
と、容量下部電極上に設ける酸化膜と、遮光膜と酸化膜
上に設ける層間絶縁膜と、層間絶縁膜上に設けるソース
ドレイン電極と、ソースドレイン電極上に設け不純物イ
オンを含む中間膜と、中間膜上に設ける半導体膜と、半
導体膜上に設けるゲート絶縁膜と、ゲート絶縁膜上に設
けるゲート電極とを備え、ソースドレイン電極の断面形
状は段差を有することを特徴とする薄膜トランジスタ。
12. A light-shielding film and a capacitor lower electrode provided on a substrate, an oxide film provided on the capacitor lower electrode, an interlayer insulating film provided on the light-shielding film and the oxide film, and a source / drain electrode provided on the interlayer insulating film. An intermediate film containing impurity ions provided on the source / drain electrode, a semiconductor film provided on the intermediate film, a gate insulating film provided on the semiconductor film, and a gate electrode provided on the gate insulating film. A thin film transistor having a cross-sectional shape having steps.
【請求項13】 基板上にソースドレイン電極材料を形
成し、ソースドレイン電極材料上にフォトレジストを形
成し、フォトレジストをエッチングマスクに用いてソー
スドレイン電極材料をエッチングし、フォトレジストを
アッシング処理し、さらにフォトレジストをエッチング
マスクに用いてソースドレイン電極材料の膜厚の途中ま
でエッチングしてソースドレイン電極を形成する工程
と、半導体膜材料とゲート絶縁膜材料とゲート電極材料
とを順次形成し、ゲート電極材料上にフォトレジストを
形成する工程と、フォトレジストをエッチングマスクに
用いて半導体膜材料とゲート絶縁膜材料とゲート電極材
料とをエッチングして半導体膜とゲート絶縁膜とゲート
電極とを形成する工程とを有することを特徴とする薄膜
トランジスタの製造方法。
13. A source / drain electrode material is formed on a substrate, a photoresist is formed on the source / drain electrode material, the source / drain electrode material is etched using the photoresist as an etching mask, and the photoresist is ashed. Further, a step of forming a source / drain electrode by etching the source / drain electrode material up to the middle of the film thickness using a photoresist as an etching mask, and a semiconductor film material, a gate insulating film material, and a gate electrode material are sequentially formed, Forming a photoresist on the gate electrode material, and etching the semiconductor film material, the gate insulating film material, and the gate electrode material using the photoresist as an etching mask to form the semiconductor film, the gate insulating film, and the gate electrode A method of manufacturing a thin film transistor, comprising: Law.
【請求項14】 基板上にソースドレイン電極材料と中
間膜を形成し、中間膜上にフォトレジストを形成し、フ
ォトレジストをエッチングマスクに用いて中間膜とソー
スドレイン電極材料をエッチングし、フォトレジストを
アッシング処理し、さらにフォトレジストをエッチング
マスクに用いて中間膜をエッチングしさらにソースドレ
イン電極材料の膜厚の途中までエッチングしてソースド
レイン電極を形成する工程と、半導体膜材料とゲート絶
縁膜材料とゲート電極材料とを順次形成し、ゲート電極
材料上にフォトレジストを形成する工程と、フォトレジ
ストをエッチングマスクに用いて半導体膜材料とゲート
絶縁膜材料とゲート電極材料とをエッチングして半導体
膜とゲート絶縁膜とゲート電極とを形成する工程とを有
することを特徴とする薄膜トランジスタの製造方法。
14. A source / drain electrode material and an intermediate film are formed on a substrate, a photoresist is formed on the intermediate film, and the intermediate film and the source / drain electrode material are etched by using the photoresist as an etching mask to form a photoresist. Ashing, and then using the photoresist as an etching mask to etch the intermediate film and further etching to the middle of the film thickness of the source / drain electrode material to form the source / drain electrode, and the semiconductor film material and the gate insulating film material. And a gate electrode material are sequentially formed, and a photoresist is formed on the gate electrode material, and the semiconductor film material, the gate insulating film material, and the gate electrode material are etched by using the photoresist as an etching mask. And a step of forming a gate insulating film and a gate electrode. Method of manufacturing thin film transistor.
【請求項15】 基板上にソースドレイン電極材料を形
成し、ソースドレイン電極材料上にフォトレジストを形
成し、フォトレジストをエッチングマスクに用いてソー
スドレイン電極材料の膜厚の途中までエッチングし、フ
ォトレジストをアッシング処理し、さらにフォトレジス
トをエッチングマスクに用いてソースドレイン電極材料
をエッチングしてソースドレイン電極を形成する工程
と、半導体膜材料とゲート絶縁膜材料とゲート電極材料
とを順次形成し、ゲート電極材料上にフォトレジストを
形成する工程と、フォトレジストをエッチングマスクに
用いて半導体膜材料とゲート絶縁膜材料とゲート電極材
料とをエッチングして半導体膜とゲート絶縁膜とゲート
電極とを形成する工程とを有することを特徴とする薄膜
トランジスタの製造方法。
15. A source / drain electrode material is formed on a substrate, a photoresist is formed on the source / drain electrode material, and the photoresist is used as an etching mask to etch the source / drain electrode material up to the middle of the film thickness. A step of ashing the resist, further etching the source / drain electrode material by using the photoresist as an etching mask to form a source / drain electrode, and sequentially forming a semiconductor film material, a gate insulating film material, and a gate electrode material, Forming a photoresist on the gate electrode material, and etching the semiconductor film material, the gate insulating film material, and the gate electrode material using the photoresist as an etching mask to form the semiconductor film, the gate insulating film, and the gate electrode A method of manufacturing a thin film transistor, comprising: Law.
【請求項16】 基板上にソースドレイン電極材料と中
間膜を形成し、中間膜上にフォトレジストを形成し、フ
ォトレジストをエッチングマスクに用いて中間膜をエッ
チングしさらにソースドレイン電極材料の膜厚の途中ま
でエッチングし、フォトレジストをアッシング処理し、
さらにフォトレジストをエッチングマスクに用いて中間
膜とソースドレイン電極材料をエッチングしてソースド
レイン電極を形成する工程と、半導体膜材料とゲート絶
縁膜材料とゲート電極材料とを順次形成し、ゲート電極
材料上にフォトレジストを形成する工程と、フォトレジ
ストをエッチングマスクに用いて半導体膜材料とゲート
絶縁膜材料とゲート電極材料とをエッチングして半導体
膜とゲート絶縁膜とゲート電極とを形成する工程とを有
することを特徴とする薄膜トランジスタの製造方法。
16. A source / drain electrode material and an intermediate film are formed on a substrate, a photoresist is formed on the intermediate film, the intermediate film is etched by using the photoresist as an etching mask, and the film thickness of the source / drain electrode material is further formed. Etching halfway through, ashing the photoresist,
Further, the step of etching the intermediate film and the source / drain electrode material by using the photoresist as an etching mask to form the source / drain electrode, the semiconductor film material, the gate insulating film material, and the gate electrode material are sequentially formed, and the gate electrode material is formed. Forming a semiconductor film, a gate insulating film, and a gate electrode by etching a semiconductor film material, a gate insulating film material, and a gate electrode material using the photoresist as an etching mask; A method of manufacturing a thin film transistor, comprising:
【請求項17】 基板上にソースドレイン電極材料を形
成し、ソースドレイン電極材料上にフォトレジストを形
成し、フォトレジストをエッチングマスクに用いてソー
スドレイン電極材料の膜厚の途中までエッチングし、フ
ォトレジストを加熱処理して軟化させ、さらにフォトレ
ジストをエッチングマスクに用いてソースドレイン電極
材料をエッチングしてソースドレイン電極を形成する工
程と、半導体膜材料とゲート絶縁膜材料とゲート電極材
料とを順次形成し、ゲート電極材料上にフォトレジスト
を形成する工程と、フォトレジストをエッチングマスク
に用いて半導体膜材料とゲート絶縁膜材料とゲート電極
材料とをエッチングして半導体膜とゲート絶縁膜とゲー
ト電極とを形成する工程とを有することを特徴とする薄
膜トランジスタの製造方法。
17. A source / drain electrode material is formed on a substrate, a photoresist is formed on the source / drain electrode material, and the photoresist is used as an etching mask to etch the source / drain electrode material up to the middle of the film thickness. A step of forming a source / drain electrode by heat-treating the resist to soften it and further using the photoresist as an etching mask to form the source / drain electrode material, a semiconductor film material, a gate insulating film material, and a gate electrode material are sequentially performed. Forming and forming a photoresist on the gate electrode material, and using the photoresist as an etching mask to etch the semiconductor film material, the gate insulating film material, and the gate electrode material to form the semiconductor film, the gate insulating film, and the gate electrode And a step of forming Construction method.
【請求項18】 基板上にソースドレイン電極材料を形
成し、ソースドレイン電極材料上に第1のフォトレジス
トを形成し、フォトレジストをエッチングマスクに用い
てソースドレイン電極材料をエッチングし、第1のフォ
トレジストを除去し、さらにソースドレイン電極材料上
に第1のフォトレジストより小さなパターン寸法の第2
のフォトレジストを形成し、第2のフォトレジストをエ
ッチングマスクに用いてソースドレイン電極材料の膜厚
の途中までエッチングしてソースドレイン電極を形成す
る工程と、半導体膜材料とゲート絶縁膜材料とゲート電
極材料とを順次形成し、ゲート電極材料上にフォトレジ
ストを形成する工程と、フォトレジストをエッチングマ
スクに用いて半導体膜材料とゲート絶縁膜材料とゲート
電極材料とをエッチングして半導体膜とゲート絶縁膜と
ゲート電極とを形成する工程とを有することを特徴とす
る薄膜トランジスタの製造方法。
18. A source / drain electrode material is formed on a substrate, a first photoresist is formed on the source / drain electrode material, and the source / drain electrode material is etched by using the photoresist as an etching mask. The photoresist is removed, and a second pattern having a smaller pattern size than the first photoresist is formed on the source / drain electrode material.
Forming a photoresist, and using the second photoresist as an etching mask to etch the source / drain electrode material to the middle of the film thickness to form a source / drain electrode; a semiconductor film material, a gate insulating film material, and a gate. A step of sequentially forming an electrode material and forming a photoresist on the gate electrode material, and a step of etching the semiconductor film material, the gate insulating film material, and the gate electrode material using the photoresist as an etching mask to form the semiconductor film and the gate. And a step of forming an insulating film and a gate electrode.
【請求項19】 基板上にソースドレイン電極材料を形
成し、ソースドレイン電極材料上に第1のフォトレジス
トを形成し、フォトレジストをエッチングマスクに用い
てソースドレイン電極材料を膜厚の途中までエッチング
し、第1のフォトレジストを除去し、さらにソースドレ
イン電極材料上に第1のフォトレジストより小さなパタ
ーン寸法の第2のフォトレジストを形成し、第2のフォ
トレジストをエッチングマスクに用いてソースドレイン
電極材料をエッチングしてソースドレイン電極を形成す
る工程と、半導体膜材料とゲート絶縁膜材料とゲート電
極材料とを順次形成し、ゲート電極材料上にフォトレジ
ストを形成する工程と、フォトレジストをエッチングマ
スクに用いて半導体膜材料とゲート絶縁膜材料とゲート
電極材料とをエッチングして半導体膜とゲート絶縁膜と
ゲート電極とを形成する工程とを有することを特徴とす
る薄膜トランジスタの製造方法。
19. A source / drain electrode material is formed on a substrate, a first photoresist is formed on the source / drain electrode material, and the source / drain electrode material is etched halfway through the film thickness using the photoresist as an etching mask. Then, the first photoresist is removed, and a second photoresist having a pattern size smaller than that of the first photoresist is formed on the source / drain electrode material, and the second photoresist is used as an etching mask to form the source / drain. A step of etching the electrode material to form a source / drain electrode, a step of sequentially forming a semiconductor film material, a gate insulating film material, and a gate electrode material, and forming a photoresist on the gate electrode material, and etching the photoresist. Etching semiconductor film material, gate insulating film material, and gate electrode material using as a mask And a step of forming a semiconductor film, a gate insulating film, and a gate electrode.
【請求項20】 基板上にソースドレイン電極材料を形
成し、ソースドレイン電極材料上に第1のフォトレジス
トを形成し、第1のフォトレジストをエッチングマスク
に用いてソースドレイン電極材料の膜厚の途中までエッ
チングし、第1のフォトレジストを除去し、さらにソー
スドレイン電極材料上に第1のフォトレジストより大き
なパターン寸法の第2のフォトレジストを形成し、第2
のフォトレジストをエッチングマスクに用いてソースド
レイン電極材料をエッチングしてソースドレイン電極を
形成する工程と、半導体膜材料とゲート絶縁膜材料とゲ
ート電極材料とを順次形成し、ゲート電極材料上にフォ
トレジストを形成する工程と、フォトレジストをエッチ
ングマスクに用いて半導体膜材料とゲート絶縁膜材料と
ゲート電極材料とをエッチングして半導体膜とゲート絶
縁膜とゲート電極とを形成する工程とを有することを特
徴とする薄膜トランジスタの製造方法。
20. A source / drain electrode material is formed on a substrate, a first photoresist is formed on the source / drain electrode material, and a film thickness of the source / drain electrode material is adjusted by using the first photoresist as an etching mask. Etching is performed halfway to remove the first photoresist, and then a second photoresist having a pattern size larger than that of the first photoresist is formed on the source / drain electrode material.
The step of etching the source / drain electrode material by using the photoresist as an etching mask to form the source / drain electrode, the semiconductor film material, the gate insulating film material, and the gate electrode material are sequentially formed, and the photoresist is formed on the gate electrode material. And a step of forming a semiconductor film, a gate insulating film, and a gate electrode by etching the semiconductor film material, the gate insulating film material, and the gate electrode material using a photoresist as an etching mask. A method of manufacturing a thin film transistor, comprising:
【請求項21】 基板上に遮光膜材料を形成し、遮光膜
材料上にフォトレジストを形成し、フォトレジストをエ
ッチングマスクに用いて遮光膜材料をエッチングして遮
光膜を形成し、層間絶縁膜を形成する工程と、この層間
絶縁膜上にソースドレイン電極材料を形成し、ソースド
レイン電極材料上にフォトレジストを形成し、フォトレ
ジストをエッチングマスクに用いてソースドレイン電極
材料をエッチングし、フォトレジストをアッシング処理
し、さらにフォトレジストをエッチングマスクに用いて
ソースドレイン電極材料の膜厚の途中までエッチングし
てソースドレイン電極を形成する工程と、半導体膜材料
とゲート絶縁膜材料とゲート電極材料とを順次形成し、
ゲート電極材料上にフォトレジストを形成する工程と、
フォトレジストをエッチングマスクに用いて半導体膜材
料とゲート絶縁膜材料とゲート電極材料とをエッチング
して半導体膜とゲート絶縁膜とゲート電極とを形成する
工程とを有することを特徴とする薄膜トランジスタの製
造方法。
21. A light-shielding film material is formed on a substrate, a photoresist is formed on the light-shielding film material, and the light-shielding film material is etched by using the photoresist as an etching mask to form a light-shielding film. And a source / drain electrode material is formed on the interlayer insulating film, a photoresist is formed on the source / drain electrode material, and the source / drain electrode material is etched using the photoresist as an etching mask. Ashing treatment, and further using a photoresist as an etching mask to form a source / drain electrode by etching to the middle of the film thickness of the source / drain electrode material, and a semiconductor film material, a gate insulating film material, and a gate electrode material. Formed sequentially,
Forming a photoresist on the gate electrode material,
Manufacture of a thin film transistor, which comprises a step of etching a semiconductor film material, a gate insulating film material, and a gate electrode material using a photoresist as an etching mask to form a semiconductor film, a gate insulating film, and a gate electrode. Method.
【請求項22】 基板上に遮光膜材料を形成し、遮光膜
材料上にフォトレジストを形成し、フォトレジストをエ
ッチングマスクに用いて遮光膜材料をエッチングして遮
光膜を形成し、層間絶縁膜を形成する工程と、この層間
絶縁膜上にソースドレイン電極材料と中間膜を形成し、
中間膜上にフォトレジストを形成し、フォトレジストを
エッチングマスクに用いて中間膜とソースドレイン電極
材料をエッチングし、フォトレジストをアッシング処理
し、さらにフォトレジストをエッチングマスクに用いて
中間膜とソースドレイン電極材料の膜厚の途中までエッ
チングしてソースドレイン電極を形成する工程と、半導
体膜材料とゲート絶縁膜材料とゲート電極材料とを順次
形成し、ゲート電極材料上にフォトレジストを形成する
工程と、フォトレジストをエッチングマスクに用いて半
導体膜材料とゲート絶縁膜材料とゲート電極材料とをエ
ッチングして半導体膜とゲート絶縁膜とゲート電極とを
形成する工程とを有することを特徴とする薄膜トランジ
スタの製造方法。
22. A light-shielding film material is formed on a substrate, a photoresist is formed on the light-shielding film material, and the light-shielding film material is etched by using the photoresist as an etching mask to form a light-shielding film. And a source / drain electrode material and an intermediate film are formed on the interlayer insulating film,
A photoresist is formed on the intermediate film, the photoresist is used as an etching mask to etch the intermediate film and the source / drain electrode material, the photoresist is ashed, and the photoresist is used as an etching mask. A step of forming a source / drain electrode by etching to an intermediate thickness of the electrode material; a step of sequentially forming a semiconductor film material, a gate insulating film material, and a gate electrode material, and forming a photoresist on the gate electrode material. And a step of etching a semiconductor film material, a gate insulating film material, and a gate electrode material using a photoresist as an etching mask to form a semiconductor film, a gate insulating film, and a gate electrode. Production method.
【請求項23】 基板上に遮光膜材料を形成し、遮光膜
材料上にフォトレジストを形成し、フォトレジストをエ
ッチングマスクに用いて遮光膜材料をエッチングして遮
光膜を形成し、層間絶縁膜を形成する工程と、この層間
絶縁膜上にソースドレイン電極材料を形成し、ソースド
レイン電極材料上にフォトレジストを形成し、フォトレ
ジストをエッチングマスクに用いてソースドレイン電極
材料の膜厚の途中までエッチングし、フォトレジストを
アッシング処理し、さらにフォトレジストをエッチング
マスクに用いてソースドレイン電極材料をエッチングし
てソースドレイン電極を形成する工程と、半導体膜材料
とゲート絶縁膜材料とゲート電極材料とを順次形成し、
ゲート電極材料上にフォトレジストを形成する工程と、
フォトレジストをエッチングマスクに用いて半導体膜材
料とゲート絶縁膜材料とゲート電極材料とをエッチング
して半導体膜とゲート絶縁膜とゲート電極とを形成する
工程とを有することを特徴とする薄膜トランジスタの製
造方法。
23. A light-shielding film material is formed on a substrate, a photoresist is formed on the light-shielding film material, the light-shielding film material is etched using the photoresist as an etching mask to form a light-shielding film, and an interlayer insulating film is formed. And a source / drain electrode material is formed on the interlayer insulating film, a photoresist is formed on the source / drain electrode material, and the photoresist is used as an etching mask to reach the middle of the thickness of the source / drain electrode material. The steps of etching, ashing the photoresist, and etching the source / drain electrode material by using the photoresist as an etching mask to form the source / drain electrode, and the semiconductor film material, the gate insulating film material, and the gate electrode material are performed. Formed sequentially,
Forming a photoresist on the gate electrode material,
Manufacture of a thin film transistor, which comprises a step of etching a semiconductor film material, a gate insulating film material, and a gate electrode material using a photoresist as an etching mask to form a semiconductor film, a gate insulating film, and a gate electrode. Method.
【請求項24】 基板上に遮光膜材料を形成し、遮光膜
材料上にフォトレジストを形成し、フォトレジストをエ
ッチングマスクに用いて遮光膜材料をエッチングして遮
光膜を形成し、層間絶縁膜を形成する工程と、この層間
絶縁膜上にソースドレイン電極材料と中間膜を形成し、
中間膜上にフォトレジストを形成し、フォトレジストを
エッチングマスクに用いて中間膜とソースドレイン電極
材料の膜厚の途中までエッチングし、フォトレジストを
アッシング処理し、さらにフォトレジストをエッチング
マスクに用いて中間膜とソースドレイン電極材料をエッ
チングしてソースドレイン電極を形成する工程と、半導
体膜材料とゲート絶縁膜材料とゲート電極材料とを順次
形成し、ゲート電極材料上にフォトレジストを形成する
工程と、フォトレジストをエッチングマスクに用いて半
導体膜材料とゲート絶縁膜材料とゲート電極材料とをエ
ッチングして半導体膜とゲート絶縁膜とゲート電極とを
形成する工程とを有することを特徴とする薄膜トランジ
スタの製造方法。
24. A light-shielding film material is formed on a substrate, a photoresist is formed on the light-shielding film material, and the light-shielding film material is etched by using the photoresist as an etching mask to form a light-shielding film. And a source / drain electrode material and an intermediate film are formed on the interlayer insulating film,
A photoresist is formed on the intermediate film, the photoresist is used as an etching mask, the intermediate film and the source / drain electrode material are etched to the middle of the film thickness, the photoresist is ashed, and the photoresist is used as an etching mask. A step of etching the intermediate film and the source / drain electrode material to form a source / drain electrode; a step of sequentially forming a semiconductor film material, a gate insulating film material, and a gate electrode material, and forming a photoresist on the gate electrode material. And a step of etching a semiconductor film material, a gate insulating film material, and a gate electrode material using a photoresist as an etching mask to form a semiconductor film, a gate insulating film, and a gate electrode. Production method.
【請求項25】 基板上に遮光膜材料を形成し、遮光膜
材料上にフォトレジストを形成し、フォトレジストをエ
ッチングマスクに用いて遮光膜材料をエッチングして遮
光膜を形成し、層間絶縁膜を形成する工程と、層間絶縁
膜上にソースドレイン電極材料を形成し、ソースドレイ
ン電極材料上にフォトレジストを形成し、フォトレジス
トをエッチングマスクに用いてソースドレイン電極材料
の膜厚の途中までエッチングし、フォトレジストを加熱
処理して軟化させ、さらにフォトレジストをエッチング
マスクに用いてソースドレイン電極材料をエッチングし
てソースドレイン電極を形成する工程と、半導体膜材料
とゲート絶縁膜材料とゲート電極材料とを順次形成し、
ゲート電極材料上にフォトレジストを形成する工程と、
フォトレジストをエッチングマスクに用いて半導体膜材
料とゲート絶縁膜材料とゲート電極材料とをエッチング
して半導体膜とゲート絶縁膜とゲート電極とを形成する
工程とを有することを特徴とする薄膜トランジスタの製
造方法。
25. A light-shielding film material is formed on a substrate, a photoresist is formed on the light-shielding film material, and the light-shielding film material is etched by using the photoresist as an etching mask to form a light-shielding film. And the step of forming a source / drain electrode material on the interlayer insulating film, a photoresist is formed on the source / drain electrode material, and the photoresist is used as an etching mask to etch the source / drain electrode material to the middle of its thickness. Then, the photoresist is heat-treated to be softened, and the source / drain electrode is formed by etching the source / drain electrode material using the photoresist as an etching mask, and the semiconductor film material, the gate insulating film material, and the gate electrode material. And are sequentially formed,
Forming a photoresist on the gate electrode material,
Manufacture of a thin film transistor, which comprises a step of etching a semiconductor film material, a gate insulating film material, and a gate electrode material using a photoresist as an etching mask to form a semiconductor film, a gate insulating film, and a gate electrode. Method.
【請求項26】 基板上に遮光膜材料を形成し、遮光膜
材料上にフォトレジストを形成し、フォトレジストをエ
ッチングマスクに用いて遮光膜材料をエッチングして遮
光膜を形成し、層間絶縁膜を形成する工程と、層間絶縁
膜上にソースドレイン電極材料を形成し、ソースドレイ
ン電極材料上に第1のフォトレジストを形成し、フォト
レジストをエッチングマスクに用いてソースドレイン電
極材料をエッチングし、第1のフォトレジストを除去
し、さらにソースドレイン電極材料上に第1のフォトレ
ジストより小さなパターン寸法の第2のフォトレジスト
を形成し、第2のフォトレジストをエッチングマスクに
用いてソースドレイン電極材料の膜厚の途中までエッチ
ングしてソースドレイン電極を形成する工程と、半導体
膜材料とゲート絶縁膜材料とゲート電極材料とを順次形
成し、ゲート電極材料上にフォトレジストを形成する工
程と、フォトレジストをエッチングマスクに用いて半導
体膜材料とゲート絶縁膜材料とゲート電極材料とをエッ
チングして半導体膜とゲート絶縁膜とゲート電極とを形
成する工程とを有することを特徴とする薄膜トランジス
タの製造方法。
26. A light-shielding film material is formed on a substrate, a photoresist is formed on the light-shielding film material, and the light-shielding film material is etched by using the photoresist as an etching mask to form a light-shielding film. Forming a source / drain electrode material on the interlayer insulating film, forming a first photoresist on the source / drain electrode material, and etching the source / drain electrode material using the photoresist as an etching mask, The first photoresist is removed, a second photoresist having a pattern size smaller than that of the first photoresist is further formed on the source / drain electrode material, and the second photoresist is used as an etching mask to form the source / drain electrode material. Of forming the source / drain electrodes by etching to the middle of the film thickness of the semiconductor film material and the gate insulating film A step of sequentially forming a material and a gate electrode material, and forming a photoresist on the gate electrode material; and a step of etching the semiconductor film material, the gate insulating film material, and the gate electrode material using the photoresist as an etching mask to form a semiconductor A method of manufacturing a thin film transistor, comprising the steps of forming a film, a gate insulating film, and a gate electrode.
【請求項27】 基板上に遮光膜材料を形成し、遮光膜
材料上にフォトレジストを形成し、フォトレジストをエ
ッチングマスクに用いて遮光膜材料をエッチングして遮
光膜を形成し、層間絶縁膜を形成する工程と、層間絶縁
膜上にソースドレイン電極材料を形成し、ソースドレイ
ン電極材料上に第1のフォトレジストを形成し、フォト
レジストをエッチングマスクに用いてソースドレイン電
極材料を膜厚の途中までエッチングし、第1のフォトレ
ジストを除去し、さらにソースドレイン電極材料上に第
1のフォトレジストより小さなパターン寸法の第2のフ
ォトレジストを形成し、第2のフォトレジストをエッチ
ングマスクに用いてソースドレイン電極材料をエッチン
グしてソースドレイン電極を形成する工程と、半導体膜
材料とゲート絶縁膜材料とゲート電極材料とを順次形成
し、ゲート電極材料上にフォトレジストを形成する工程
と、フォトレジストをエッチングマスクに用いて半導体
膜材料とゲート絶縁膜材料とゲート電極材料とをエッチ
ングして半導体膜とゲート絶縁膜とゲート電極とを形成
する工程とを有することを特徴とする薄膜トランジスタ
の製造方法。
27. A light-shielding film material is formed on a substrate, a photoresist is formed on the light-shielding film material, the light-shielding film material is etched using the photoresist as an etching mask to form a light-shielding film, and an interlayer insulating film is formed. Forming a source / drain electrode material on the interlayer insulating film, forming a first photoresist on the source / drain electrode material, and using the photoresist as an etching mask Etching halfway to remove the first photoresist, form a second photoresist having a smaller pattern size than the first photoresist on the source / drain electrode material, and use the second photoresist as an etching mask. Etching the source / drain electrode material to form the source / drain electrode, and the semiconductor film material and the gate insulating film. A step of sequentially forming a material and a gate electrode material, and forming a photoresist on the gate electrode material; and a step of etching the semiconductor film material, the gate insulating film material, and the gate electrode material using the photoresist as an etching mask to form a semiconductor A method of manufacturing a thin film transistor, comprising the steps of forming a film, a gate insulating film, and a gate electrode.
【請求項28】 基板上に遮光膜材料を形成し、遮光膜
材料上にフォトレジストを形成し、フォトレジストをエ
ッチングマスクに用いて遮光膜材料をエッチングして遮
光膜を形成し、層間絶縁膜を形成する工程と、この層間
絶縁膜上にソースドレイン電極材料を形成し、ソースド
レイン電極材料上に第1のフォトレジストを形成し、第
1のフォトレジストをエッチングマスクに用いてソース
ドレイン電極材料の膜厚の途中までエッチングし、第1
のフォトレジストを除去し、さらにソースドレイン電極
材料上に第1のフォトレジストより大きなパターン寸法
の第2のフォトレジストを形成し、第2のフォトレジス
トをエッチングマスクに用いてソースドレイン電極材料
をエッチングしてソースドレイン電極を形成する工程
と、半導体膜材料とゲート絶縁膜材料とゲート電極材料
とを順次形成し、ゲート電極材料上にフォトレジストを
形成する工程と、フォトレジストをエッチングマスクに
用いて半導体膜材料とゲート絶縁膜材料とゲート電極材
料とをエッチングして半導体膜とゲート絶縁膜とゲート
電極とを形成する工程とを有することを特徴とする薄膜
トランジスタの製造方法。
28. A light-shielding film material is formed on a substrate, a photoresist is formed on the light-shielding film material, and the light-shielding film material is etched by using the photoresist as an etching mask to form a light-shielding film. And a source / drain electrode material is formed on the interlayer insulating film, a first photoresist is formed on the source / drain electrode material, and the source / drain electrode material is formed by using the first photoresist as an etching mask. Etching to the middle of the film thickness of
Of the photoresist is removed, a second photoresist having a pattern size larger than that of the first photoresist is formed on the source / drain electrode material, and the source / drain electrode material is etched using the second photoresist as an etching mask. To form a source / drain electrode, a semiconductor film material, a gate insulating film material, and a gate electrode material are sequentially formed, and a photoresist is formed on the gate electrode material, and the photoresist is used as an etching mask. A method of manufacturing a thin film transistor, comprising the steps of etching a semiconductor film material, a gate insulating film material, and a gate electrode material to form a semiconductor film, a gate insulating film, and a gate electrode.
【請求項29】 基板上に遮光膜と容量下部電極となる
材料を形成し、遮光膜と容量下部電極となる材料上にフ
ォトレジストを形成し、フォトレジストをエッチングマ
スクに用いて遮光膜と容量下部電極となる材料をエッチ
ングして遮光膜と容量下部電極を形成し、層間絶縁膜を
形成する工程と、層間絶縁膜上にソースドレイン電極材
料を形成し、ソースドレイン電極材料上にフォトレジス
トを形成し、フォトレジストをエッチングマスクに用い
てソースドレイン電極材料をエッチングし、フォトレジ
ストをアッシング処理し、さらにフォトレジストをエッ
チングマスクに用いてソースドレイン電極材料の膜厚の
途中までエッチングしてソースドレイン電極を形成する
工程と、半導体膜材料とゲート絶縁膜材料とゲート電極
材料とを順次形成し、ゲート電極材料上にフォトレジス
トを形成する工程と、フォトレジストをエッチングマス
クに用いて半導体膜材料とゲート絶縁膜材料とゲート電
極材料とをエッチングして半導体膜とゲート絶縁膜とゲ
ート電極とを形成する工程とを有することを特徴とする
薄膜トランジスタの製造方法。
29. A material forming a light-shielding film and a capacitor lower electrode is formed on a substrate, a photoresist is formed on a material forming a light-shielding film and a capacitor lower electrode, and the light-shielding film and the capacitor are formed by using the photoresist as an etching mask. The step of forming a light-shielding film and a capacitor lower electrode by etching the material to be the lower electrode, forming an interlayer insulating film, forming a source / drain electrode material on the interlayer insulating film, and applying a photoresist on the source / drain electrode material. The source / drain electrode material is etched using the photoresist as an etching mask, the photoresist is ashed, and the photoresist is used as an etching mask to etch the source / drain electrode material up to the middle of the film thickness of the source / drain. The step of forming the electrode, the semiconductor film material, the gate insulating film material, and the gate electrode material are sequentially formed. A step of forming a photoresist on the gate electrode material, and using the photoresist as an etching mask to etch the semiconductor film material, the gate insulating film material, and the gate electrode material to form the semiconductor film, the gate insulating film, and the gate electrode. And a step of forming the thin film transistor.
【請求項30】 基板上に遮光膜と容量下部電極となる
材料を形成し、遮光膜と容量下部電極となる材料上にフ
ォトレジストを形成し、フォトレジストをエッチングマ
スクに用いて遮光膜と容量下部電極となる材料をエッチ
ングして遮光膜と容量下部電極を形成し、層間絶縁膜を
形成する工程と、層間絶縁膜上にソースドレイン電極材
料と中間膜を形成し、中間膜上にフォトレジストを形成
し、フォトレジストをエッチングマスクに用いて中間膜
とソースドレイン電極材料をエッチングし、フォトレジ
ストをアッシング処理し、さらにフォトレジストをエッ
チングマスクに用いて中間膜とソースドレイン電極材料
の膜厚の途中までエッチングしてソースドレイン電極を
形成する工程と、半導体膜材料とゲート絶縁膜材料とゲ
ート電極材料とを順次形成し、ゲート電極材料上にフォ
トレジストを形成する工程と、フォトレジストをエッチ
ングマスクに用いて半導体膜材料とゲート絶縁膜材料と
ゲート電極材料とをエッチングして半導体膜とゲート絶
縁膜とゲート電極とを形成する工程とを有することを特
徴とする薄膜トランジスタの製造方法。
30. A material forming a light-shielding film and a capacitor lower electrode is formed on a substrate, a photoresist is formed on a material forming a light-shielding film and a capacitor lower electrode, and the light-shielding film and the capacitor are formed by using the photoresist as an etching mask. The step of etching the material to be the lower electrode to form the light-shielding film and the capacitor lower electrode, forming the interlayer insulating film, the source / drain electrode material and the intermediate film on the interlayer insulating film, and the photoresist on the intermediate film. Is formed, the photoresist is used as an etching mask to etch the intermediate film and the source / drain electrode material, the photoresist is ashed, and the photoresist is used as an etching mask to adjust the film thickness of the intermediate film and the source / drain electrode material. The process of forming the source / drain electrodes by halfway etching, the semiconductor film material, the gate insulating film material, and the gate electrode material are sequentially performed. Next, a step of forming a photoresist on the gate electrode material, and using the photoresist as an etching mask to etch the semiconductor film material, the gate insulating film material, and the gate electrode material, the semiconductor film, the gate insulating film, and the gate And a step of forming an electrode.
【請求項31】 基板上に遮光膜と容量下部電極となる
材料を形成し、遮光膜と容量下部電極となる材料上にフ
ォトレジストを形成し、フォトレジストをエッチングマ
スクに用いて遮光膜と容量下部電極となる材料をエッチ
ングして遮光膜と容量下部電極を形成し、容量下部電極
上に酸化膜を形成し、層間絶縁膜を形成する工程と、層
間絶縁膜上にソースドレイン電極材料を形成し、ソース
ドレイン電極材料上にフォトレジストを形成し、フォト
レジストをエッチングマスクに用いてソースドレイン電
極材料をエッチングし、フォトレジストをアッシング処
理し、さらにフォトレジストをエッチングマスクに用い
てソースドレイン電極材料の膜厚の途中までエッチング
してソースドレイン電極を形成する工程と、半導体膜材
料とゲート絶縁膜材料とゲート電極材料とを順次形成
し、ゲート電極材料上にフォトレジストを形成する工程
と、フォトレジストをエッチングマスクに用いて半導体
膜材料とゲート絶縁膜材料とゲート電極材料とをエッチ
ングして半導体膜とゲート絶縁膜とゲート電極とを形成
する工程とを有することを特徴とする薄膜トランジスタ
の製造方法。
31. A material forming a light-shielding film and a capacitor lower electrode is formed on a substrate, a photoresist is formed on a material forming a light-shielding film and a capacitor lower electrode, and the light-shielding film and the capacitor are formed by using the photoresist as an etching mask. The step of forming a light-shielding film and a capacitor lower electrode by etching the material for the lower electrode, forming an oxide film on the capacitor lower electrode, and forming an interlayer insulating film, and forming a source / drain electrode material on the interlayer insulating film. Then, a photoresist is formed on the source / drain electrode material, the source / drain electrode material is etched by using the photoresist as an etching mask, the photoresist is ashed, and the source / drain electrode material is further used by using the photoresist as an etching mask. Of forming the source / drain electrodes by etching to the middle of the film thickness of the semiconductor film material and the gate insulating film material And a gate electrode material are sequentially formed, and a photoresist is formed on the gate electrode material, and the semiconductor film material, the gate insulating film material, and the gate electrode material are etched by using the photoresist as an etching mask to form a semiconductor. A method of manufacturing a thin film transistor, comprising the steps of forming a film, a gate insulating film, and a gate electrode.
【請求項32】 基板上に遮光膜と容量下部電極となる
材料を形成し、遮光膜と容量下部電極となる材料上にフ
ォトレジストを形成し、フォトレジストをエッチングマ
スクに用いて遮光膜と容量下部電極となる材料をエッチ
ングして遮光膜と容量下部電極を形成し、容量下部電極
上に酸化膜を形成し、層間絶縁膜を形成する工程と、層
間絶縁膜上にソースドレイン電極材料と中間膜を形成
し、中間膜上にフォトレジストを形成し、フォトレジス
トをエッチングマスクに用いて中間膜とソースドレイン
電極材料をエッチングし、フォトレジストをアッシング
処理し、さらにフォトレジストをエッチングマスクに用
いて中間膜とソースドレイン電極材料の膜厚の途中まで
エッチングしてソースドレイン電極を形成する工程と、
半導体膜材料とゲート絶縁膜材料とゲート電極材料とを
順次形成し、ゲート電極材料上にフォトレジストを形成
する工程と、フォトレジストをエッチングマスクに用い
て半導体膜材料とゲート絶縁膜材料とゲート電極材料と
をエッチングして半導体膜とゲート絶縁膜とゲート電極
とを形成する工程とを有することを特徴とする薄膜トラ
ンジスタの製造方法。
32. A material forming a light-shielding film and a capacitor lower electrode is formed on a substrate, a photoresist is formed on a material forming a light-shielding film and a capacitor lower electrode, and the light-shielding film and the capacitor are formed by using the photoresist as an etching mask. A step of forming a light-shielding film and a capacitor lower electrode by etching a material to be a lower electrode, forming an oxide film on the capacitor lower electrode, and forming an interlayer insulating film, and a step of forming a source drain electrode material and an intermediate layer on the interlayer insulating film. A film is formed, a photoresist is formed on the intermediate film, the intermediate film and the source / drain electrode material are etched using the photoresist as an etching mask, the photoresist is ashed, and the photoresist is used as an etching mask. A step of forming a source / drain electrode by etching up to the middle of the film thickness of the intermediate film and the source / drain electrode material;
A step of sequentially forming a semiconductor film material, a gate insulating film material, and a gate electrode material, and forming a photoresist on the gate electrode material; and a semiconductor film material, a gate insulating film material, and a gate electrode using the photoresist as an etching mask. And a step of etching a material to form a semiconductor film, a gate insulating film, and a gate electrode.
【請求項33】 基板上に遮光膜と容量下部電極となる
材料を形成し、遮光膜と容量下部電極となる材料上にフ
ォトレジストを形成し、フォトレジストをエッチングマ
スクに用いて遮光膜と容量下部電極となる材料をエッチ
ングして遮光膜と容量下部電極を形成し、層間絶縁膜を
形成する工程と、層間絶縁膜上にソースドレイン電極材
料を形成し、ソースドレイン電極材料上にフォトレジス
トを形成し、フォトレジストをエッチングマスクに用い
てソースドレイン電極材料の膜厚の途中までエッチング
し、フォトレジストをアッシング処理し、さらにフォト
レジストをエッチングマスクに用いてソースドレイン電
極材料をエッチングしてソースドレイン電極を形成する
工程と、半導体膜材料とゲート絶縁膜材料とゲート電極
材料とを順次形成し、ゲート電極材料上にフォトレジス
トを形成する工程と、フォトレジストをエッチングマス
クに用いて半導体膜材料とゲート絶縁膜材料とゲート電
極材料とをエッチングして半導体膜とゲート絶縁膜とゲ
ート電極とを形成する工程とを有することを特徴とする
薄膜トランジスタの製造方法。
33. A material forming a light-shielding film and a capacitor lower electrode is formed on a substrate, a photoresist is formed on a material forming a light-shielding film and a capacitor lower electrode, and the light-shielding film and the capacitor are formed by using the photoresist as an etching mask. The step of forming a light-shielding film and a capacitor lower electrode by etching the material to be the lower electrode, forming an interlayer insulating film, forming a source / drain electrode material on the interlayer insulating film, and applying a photoresist on the source / drain electrode material. After forming, the photoresist is used as an etching mask to etch the source / drain electrode material to the middle of the film thickness, the photoresist is ashed, and the photoresist is used as an etching mask to etch the source / drain electrode material to form the source / drain. The step of forming the electrode, the semiconductor film material, the gate insulating film material, and the gate electrode material are sequentially formed. A step of forming a photoresist on the gate electrode material, and using the photoresist as an etching mask to etch the semiconductor film material, the gate insulating film material, and the gate electrode material to form the semiconductor film, the gate insulating film, and the gate electrode. And a step of forming the thin film transistor.
【請求項34】 基板上に遮光膜と容量下部電極となる
材料を形成し、遮光膜と容量下部電極となる材料上にフ
ォトレジストを形成し、フォトレジストをエッチングマ
スクに用いて遮光膜と容量下部電極となる材料をエッチ
ングして遮光膜と容量下部電極を形成し、層間絶縁膜を
形成する工程と、層間絶縁膜上にソースドレイン電極材
料と中間膜を形成し、中間膜上にフォトレジストを形成
し、フォトレジストをエッチングマスクに用いて中間膜
とソースドレイン電極材料の膜厚の途中までエッチング
し、フォトレジストをアッシング処理し、さらにフォト
レジストをエッチングマスクに用いてソースドレイン電
極材料をエッチングしてソースドレイン電極を形成する
工程と、半導体膜材料とゲート絶縁膜材料とゲート電極
材料とを順次形成し、ゲート電極材料上にフォトレジス
トを形成する工程と、フォトレジストをエッチングマス
クに用いて半導体膜材料とゲート絶縁膜材料とゲート電
極材料とをエッチングして半導体膜とゲート絶縁膜とゲ
ート電極とを形成する工程とを有することを特徴とする
薄膜トランジスタの製造方法。
34. A material forming a light-shielding film and a capacitor lower electrode is formed on a substrate, a photoresist is formed on a material forming a light-shielding film and a capacitor lower electrode, and the light-shielding film and the capacitor are formed by using the photoresist as an etching mask. The step of etching the material to be the lower electrode to form the light-shielding film and the capacitor lower electrode, forming the interlayer insulating film, the source / drain electrode material and the intermediate film on the interlayer insulating film, and the photoresist on the intermediate film. Is formed, the photoresist is used as an etching mask to etch the intermediate film and the source / drain electrode material to the middle of the film thickness, the photoresist is ashed, and the source / drain electrode material is etched using the photoresist as an etching mask. To form a source / drain electrode, and a semiconductor film material, a gate insulating film material, and a gate electrode material are sequentially formed. A step of forming a photoresist on the gate electrode material, and using the photoresist as an etching mask to etch the semiconductor film material, the gate insulating film material, and the gate electrode material to form the semiconductor film, the gate insulating film, and the gate electrode. And a step of forming the thin film transistor.
【請求項35】 基板上に遮光膜と容量下部電極となる
材料を形成し、遮光膜と容量下部電極となる材料上にフ
ォトレジストを形成し、フォトレジストをエッチングマ
スクに用いて遮光膜と容量下部電極となる材料をエッチ
ングして遮光膜と容量下部電極を形成し、容量下部電極
上に酸化膜を形成し、層間絶縁膜を形成する工程と、層
間絶縁膜上にソースドレイン電極材料を形成し、ソース
ドレイン電極材料上にフォトレジストを形成し、フォト
レジストをエッチングマスクに用いてソースドレイン電
極材料の膜厚の途中までエッチングし、フォトレジスト
をアッシング処理し、さらにフォトレジストをエッチン
グマスクに用いてソースドレイン電極材料をエッチング
してソースドレイン電極を形成する工程と、半導体膜材
料とゲート絶縁膜材料とゲート電極材料とを順次形成
し、ゲート電極材料上にフォトレジストを形成する工程
と、フォトレジストをエッチングマスクに用いて半導体
膜材料とゲート絶縁膜材料とゲート電極材料とをエッチ
ングして半導体膜とゲート絶縁膜とゲート電極とを形成
する工程とを有することを特徴とする薄膜トランジスタ
の製造方法。
35. A material forming a light-shielding film and a capacitor lower electrode is formed on a substrate, a photoresist is formed on a material forming a light-shielding film and a capacitor lower electrode, and the light-shielding film and the capacitor are formed by using the photoresist as an etching mask. The step of forming a light-shielding film and a capacitor lower electrode by etching the material for the lower electrode, forming an oxide film on the capacitor lower electrode, and forming an interlayer insulating film, and forming a source / drain electrode material on the interlayer insulating film. Then, a photoresist is formed on the source / drain electrode material, the photoresist is used as an etching mask to etch to the middle of the thickness of the source / drain electrode material, the photoresist is ashed, and the photoresist is used as an etching mask. Etching the source / drain electrode material to form the source / drain electrode, and the semiconductor film material and the gate insulating film material. And a gate electrode material are sequentially formed, and a photoresist is formed on the gate electrode material, and the semiconductor film material, the gate insulating film material, and the gate electrode material are etched by using the photoresist as an etching mask to form a semiconductor. A method of manufacturing a thin film transistor, comprising the steps of forming a film, a gate insulating film, and a gate electrode.
【請求項36】 基板上に遮光膜と容量下部電極となる
材料を形成し、遮光膜と容量下部電極となる材料上にフ
ォトレジストを形成し、フォトレジストをエッチングマ
スクに用いて遮光膜と容量下部電極となる材料をエッチ
ングして遮光膜と容量下部電極を形成し、容量下部電極
上に酸化膜を形成し、層間絶縁膜を形成する工程と、層
間絶縁膜上にソースドレイン電極材料と中間膜を形成
し、中間膜上にフォトレジストを形成し、フォトレジス
トをエッチングマスクに用いて中間膜とソースドレイン
電極材料の膜厚の途中までエッチングし、フォトレジス
トをアッシング処理し、さらにフォトレジストをエッチ
ングマスクに用いてソースドレイン電極材料をエッチン
グしてソースドレイン電極を形成する工程と、半導体膜
材料とゲート絶縁膜材料とゲート電極材料とを順次形成
し、ゲート電極材料上にフォトレジストを形成する工程
と、フォトレジストをエッチングマスクに用いて半導体
膜材料とゲート絶縁膜材料とゲート電極材料とをエッチ
ングして半導体膜とゲート絶縁膜とゲート電極とを形成
する工程とを有することを特徴とする薄膜トランジスタ
の製造方法。
36. A material for a light-shielding film and a capacitor lower electrode is formed on a substrate, a photoresist is formed on a material for a light-shielding film and a capacitor lower electrode, and the light-shielding film and the capacitor are formed by using the photoresist as an etching mask. A step of forming a light-shielding film and a capacitor lower electrode by etching a material to be a lower electrode, forming an oxide film on the capacitor lower electrode, and forming an interlayer insulating film, and a step of forming a source drain electrode material and an intermediate layer on the interlayer insulating film. A film is formed, a photoresist is formed on the intermediate film, the photoresist is used as an etching mask, the intermediate film and the source / drain electrode material are etched to the middle of the film thickness, the photoresist is ashed, and the photoresist is further removed. A step of etching the source / drain electrode material using the etching mask to form the source / drain electrode; a semiconductor film material and a gate insulating film material And a gate electrode material are sequentially formed, and a photoresist is formed on the gate electrode material, and the semiconductor film material, the gate insulating film material, and the gate electrode material are etched by using the photoresist as an etching mask to form a semiconductor. A method of manufacturing a thin film transistor, comprising the steps of forming a film, a gate insulating film, and a gate electrode.
【請求項37】 基板上に遮光膜と容量下部電極となる
材料を形成し、遮光膜と容量下部電極となる材料上にフ
ォトレジストを形成し、フォトレジストをエッチングマ
スクに用いて遮光膜と容量下部電極となる材料をエッチ
ングして遮光膜と容量下部電極を形成し、層間絶縁膜を
形成する工程と、層間絶縁膜上にソースドレイン電極材
料を形成し、ソースドレイン電極材料上にフォトレジス
トを形成し、フォトレジストをエッチングマスクに用い
てソースドレイン電極材料の膜厚の途中までエッチング
し、フォトレジストを加熱処理して軟化させ、さらにフ
ォトレジストをエッチングマスクに用いてソースドレイ
ン電極材料をエッチングしてソースドレイン電極を形成
する工程と、半導体膜材料とゲート絶縁膜材料とゲート
電極材料とを順次形成し、ゲート電極材料上にフォトレ
ジストを形成する工程と、フォトレジストをエッチング
マスクに用いて半導体膜材料とゲート絶縁膜材料とゲー
ト電極材料とをエッチングして半導体膜とゲート絶縁膜
とゲート電極とを形成する工程とを有することを特徴と
する薄膜トランジスタの製造方法。
37. A material forming a light-shielding film and a capacitor lower electrode is formed on a substrate, a photoresist is formed on a material forming a light-shielding film and a capacitor lower electrode, and the light-shielding film and the capacitor are formed by using the photoresist as an etching mask. The step of forming a light-shielding film and a capacitor lower electrode by etching the material to be the lower electrode, forming an interlayer insulating film, forming a source / drain electrode material on the interlayer insulating film, and applying a photoresist on the source / drain electrode material. The photoresist is used as an etching mask to etch the source / drain electrode material up to the middle of the film thickness, the photoresist is heat-treated to be softened, and the photoresist is used as an etching mask to etch the source / drain electrode material. Forming a source / drain electrode, a semiconductor film material, a gate insulating film material, and a gate electrode material are sequentially formed. And forming a photoresist on the gate electrode material, and etching the semiconductor film material, the gate insulating film material, and the gate electrode material using the photoresist as an etching mask to form the semiconductor film, the gate insulating film, and the gate electrode. And a step of forming a thin film transistor.
【請求項38】 基板上に遮光膜と容量下部電極となる
材料を形成し、遮光膜と容量下部電極となる材料上にフ
ォトレジストを形成し、フォトレジストをエッチングマ
スクに用いて遮光膜と容量下部電極となる材料をエッチ
ングして遮光膜と容量下部電極を形成し、層間絶縁膜を
形成する工程と、層間絶縁膜上にソースドレイン電極材
料を形成し、ソースドレイン電極材料上に第1のフォト
レジストを形成し、フォトレジストをエッチングマスク
に用いてソースドレイン電極材料をエッチングし、第1
のフォトレジストを除去し、さらにソースドレイン電極
材料上に第1のフォトレジストより小さなパターン寸法
の第2のフォトレジストを形成し、第2のフォトレジス
トをエッチングマスクに用いてソースドレイン電極材料
の膜厚の途中までエッチングしてソースドレイン電極を
形成する工程と、半導体膜材料とゲート絶縁膜材料とゲ
ート電極材料とを順次形成し、ゲート電極材料上にフォ
トレジストを形成する工程と、フォトレジストをエッチ
ングマスクに用いて半導体膜材料とゲート絶縁膜材料と
ゲート電極材料とをエッチングして半導体膜とゲート絶
縁膜とゲート電極とを形成する工程とを有することを特
徴とする薄膜トランジスタの製造方法。
38. A material forming a light-shielding film and a capacitor lower electrode is formed on a substrate, a photoresist is formed on a material forming a light-shielding film and a capacitor lower electrode, and the light-shielding film and the capacitor are formed by using the photoresist as an etching mask. A step of etching a material to be a lower electrode to form a light shielding film and a capacitor lower electrode, and forming an interlayer insulating film, and forming a source / drain electrode material on the interlayer insulating film, and forming a first drain / source electrode material on the interlayer insulating film. Forming a photoresist, etching the source / drain electrode material using the photoresist as an etching mask,
Is removed, and a second photoresist having a smaller pattern size than the first photoresist is formed on the source / drain electrode material, and the second photoresist is used as an etching mask to form a film of the source / drain electrode material. A step of forming a source / drain electrode by etching to the middle of the thickness; a step of sequentially forming a semiconductor film material, a gate insulating film material, and a gate electrode material, and forming a photoresist on the gate electrode material; A method of manufacturing a thin film transistor, comprising: a step of etching a semiconductor film material, a gate insulating film material, and a gate electrode material using an etching mask to form a semiconductor film, a gate insulating film, and a gate electrode.
【請求項39】 基板上に遮光膜と容量下部電極となる
材料を形成し、遮光膜と容量下部電極となる材料上にフ
ォトレジストを形成し、フォトレジストをエッチングマ
スクに用いて遮光膜と容量下部電極となる材料をエッチ
ングして遮光膜と容量下部電極を形成し、層間絶縁膜を
形成する工程と、層間絶縁膜上にソースドレイン電極材
料を形成し、ソースドレイン電極材料上に第1のフォト
レジストを形成し、フォトレジストをエッチングマスク
に用いてソースドレイン電極材料を膜厚の途中までエッ
チングし、第1のフォトレジストを除去し、さらにソー
スドレイン電極材料上に第1のフォトレジストより小さ
なパターン寸法の第2のフォトレジストを形成し、第2
のフォトレジストをエッチングマスクに用いてソースド
レイン電極材料をエッチングしてソースドレイン電極を
形成する工程と、半導体膜材料とゲート絶縁膜材料とゲ
ート電極材料とを順次形成し、ゲート電極材料上にフォ
トレジストを形成する工程と、フォトレジストをエッチ
ングマスクに用いて半導体膜材料とゲート絶縁膜材料と
ゲート電極材料とをエッチングして半導体膜とゲート絶
縁膜とゲート電極とを形成する工程とを有することを特
徴とする薄膜トランジスタの製造方法。
39. A material for a light-shielding film and a capacitor lower electrode is formed on a substrate, a photoresist is formed on a material for a light-shielding film and a capacitor lower electrode, and the light-shielding film and the capacitor are formed by using the photoresist as an etching mask. A step of etching a material to be a lower electrode to form a light shielding film and a capacitor lower electrode, and forming an interlayer insulating film, and forming a source / drain electrode material on the interlayer insulating film, and forming a first drain / source electrode material on the interlayer insulating film. A photoresist is formed, the source / drain electrode material is etched to the middle of the film thickness by using the photoresist as an etching mask, the first photoresist is removed, and the source / drain electrode material is smaller than the first photoresist. Forming a second photoresist having a pattern size,
The step of etching the source / drain electrode material by using the photoresist as an etching mask to form the source / drain electrode, the semiconductor film material, the gate insulating film material, and the gate electrode material are sequentially formed, and the photoresist is formed on the gate electrode material. And a step of forming a semiconductor film, a gate insulating film, and a gate electrode by etching the semiconductor film material, the gate insulating film material, and the gate electrode material using a photoresist as an etching mask. A method of manufacturing a thin film transistor, comprising:
【請求項40】 基板上に遮光膜と容量下部電極となる
材料を形成し、遮光膜と容量下部電極となる材料上にフ
ォトレジストを形成し、フォトレジストをエッチングマ
スクに用いて遮光膜と容量下部電極となる材料をエッチ
ングして遮光膜と容量下部電極を形成し、層間絶縁膜を
形成する工程と、層間絶縁膜上にソースドレイン電極材
料を形成し、ソースドレイン電極材料上に第1のフォト
レジストを形成し、第1のフォトレジストをエッチング
マスクに用いてソースドレイン電極材料の膜厚の途中ま
でエッチングし、第1のフォトレジストを除去し、さら
にソースドレイン電極材料上に第1のフォトレジストよ
り大きなパターン寸法の第2のフォトレジストを形成
し、第2のフォトレジストをエッチングマスクに用いて
ソースドレイン電極材料をエッチングしてソースドレイ
ン電極を形成する工程と、半導体膜材料とゲート絶縁膜
材料とゲート電極材料とを順次形成し、ゲート電極材料
上にフォトレジストを形成する工程と、フォトレジスト
をエッチングマスクに用いて半導体膜材料とゲート絶縁
膜材料とゲート電極材料とをエッチングして半導体膜と
ゲート絶縁膜とゲート電極とを形成する工程とを有する
ことを特徴とする薄膜トランジスタの製造方法。
40. A material forming a light-shielding film and a capacitor lower electrode is formed on a substrate, a photoresist is formed on a material forming a light-shielding film and a capacitor lower electrode, and the light-shielding film and the capacitor are formed by using the photoresist as an etching mask. A step of etching a material to be a lower electrode to form a light shielding film and a capacitor lower electrode, and forming an interlayer insulating film, and forming a source / drain electrode material on the interlayer insulating film, and forming a first drain / source electrode material on the interlayer insulating film. A photoresist is formed, the first photoresist is used as an etching mask to etch the source / drain electrode material up to the middle of the film thickness, the first photoresist is removed, and the first photoresist on the source / drain electrode material is removed. A source / drain electrode material is formed by forming a second photoresist having a pattern size larger than that of the resist and using the second photoresist as an etching mask. Material to form a source / drain electrode, a semiconductor film material, a gate insulating film material, and a gate electrode material are sequentially formed, and a photoresist is formed on the gate electrode material; and a photoresist is used as an etching mask. And a step of etching the semiconductor film material, the gate insulating film material, and the gate electrode material to form the semiconductor film, the gate insulating film, and the gate electrode.
JP16744695A 1995-07-03 1995-07-03 Thin film transistor and manufacture thereof Pending JPH0918006A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16744695A JPH0918006A (en) 1995-07-03 1995-07-03 Thin film transistor and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16744695A JPH0918006A (en) 1995-07-03 1995-07-03 Thin film transistor and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH0918006A true JPH0918006A (en) 1997-01-17

Family

ID=15849862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16744695A Pending JPH0918006A (en) 1995-07-03 1995-07-03 Thin film transistor and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH0918006A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267752A (en) * 2009-05-14 2010-11-25 Sony Corp Thin film transistor, method of manufacturing the thin film transistor, and electronic apparatus
JP2011166120A (en) * 2010-02-12 2011-08-25 Samsung Electronics Co Ltd Thin-film transistor and method for forming the same
JP2012089860A (en) * 2000-08-11 2012-05-10 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
CN102496625A (en) * 2011-08-15 2012-06-13 友达光电股份有限公司 Thin film transistor, pixel structure and manufacturing method thereof
WO2012102314A1 (en) * 2011-01-28 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and semiconductor device
KR20130118792A (en) * 2012-04-20 2013-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
JP2016174176A (en) * 2016-05-31 2016-09-29 株式会社半導体エネルギー研究所 Semiconductor device
JP2017085138A (en) * 2012-04-30 2017-05-18 株式会社半導体エネルギー研究所 Semiconductor device

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012089860A (en) * 2000-08-11 2012-05-10 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2010267752A (en) * 2009-05-14 2010-11-25 Sony Corp Thin film transistor, method of manufacturing the thin film transistor, and electronic apparatus
US8853699B2 (en) 2010-02-12 2014-10-07 Samsung Display Co., Ltd. Thin film transistor and method of forming the same
JP2011166120A (en) * 2010-02-12 2011-08-25 Samsung Electronics Co Ltd Thin-film transistor and method for forming the same
US20150179775A1 (en) * 2011-01-28 2015-06-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and semiconductor device
TWI573196B (en) * 2011-01-28 2017-03-01 半導體能源研究所股份有限公司 Method for manufacturing semiconductor device and semiconductor device
JP2012169610A (en) * 2011-01-28 2012-09-06 Semiconductor Energy Lab Co Ltd Manufacturing method for semiconductor device, and semiconductor device
US9299815B2 (en) * 2011-01-28 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and semiconductor device
WO2012102314A1 (en) * 2011-01-28 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and semiconductor device
US8987727B2 (en) 2011-01-28 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and semiconductor device
CN102496625A (en) * 2011-08-15 2012-06-13 友达光电股份有限公司 Thin film transistor, pixel structure and manufacturing method thereof
US9117915B2 (en) 2011-08-15 2015-08-25 Au Optronics Corporation Thin film transistor, pixel structure and method for fabricating the same
JP2014003280A (en) * 2012-04-20 2014-01-09 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method of the same
KR20130118792A (en) * 2012-04-20 2013-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
JP2017085138A (en) * 2012-04-30 2017-05-18 株式会社半導体エネルギー研究所 Semiconductor device
US20170323974A1 (en) 2012-04-30 2017-11-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10403762B2 (en) 2012-04-30 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11217699B2 (en) 2012-04-30 2022-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11837666B2 (en) 2012-04-30 2023-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2016174176A (en) * 2016-05-31 2016-09-29 株式会社半導体エネルギー研究所 Semiconductor device

Similar Documents

Publication Publication Date Title
KR100660359B1 (en) Thin film transistor and manufacturing method of the same
JP2530990B2 (en) Method of manufacturing thin film transistor matrix
US6329672B1 (en) Thin film transistor having a second gate metal layer preventing formation of hillocks
EP0304657B1 (en) Active matrix cell and method of manufacturing the same
US7833075B2 (en) Method for forming metal line and method for manufacturing display substrate by using the same
CN108231553B (en) Manufacturing method of thin film transistor and manufacturing method of array substrate
JPH0311744A (en) Manufacture of thin film transistor
US20070218576A1 (en) Method for fabricating polysilicon liquid crystal display device
US7388227B2 (en) Method for fabricating liquid crystal display device using two masks
JPH0918006A (en) Thin film transistor and manufacture thereof
CN108022875B (en) Manufacturing method of thin film transistor and manufacturing method of array substrate
CN106952823A (en) The preparation method of metal oxide semiconductor films transistor
JPH0951103A (en) Thin-film transistor and its manufacturing method
JPH02224254A (en) Thin film transistor, manufacture thereof, matrix circuit substrate, and picture display using it
CN114023700B (en) TFT substrate manufacturing method and TFT substrate
WO2019010757A1 (en) Array substrate and manufacturing method therefor, and liquid crystal display panel
US7625823B1 (en) Method of patterning a metal layer in a semiconductor device
JPH0955513A (en) Thin film transistor and its manufacture
JPH0918005A (en) Thin film transistor for liquid crystal display device
JP2630195B2 (en) Thin film field effect transistor and method of manufacturing the same
JPH09139508A (en) Manufacture of thin film transistor
JPH0732255B2 (en) Method of manufacturing thin film transistor
JPH0661198A (en) Manufacture of thin film device
KR100658057B1 (en) Method for fabricating tft
CN113972138A (en) Thin film transistor manufacturing method and thin film transistor