JPH0918006A - Thin film transistor and manufacture thereof - Google Patents

Thin film transistor and manufacture thereof

Info

Publication number
JPH0918006A
JPH0918006A JP16744695A JP16744695A JPH0918006A JP H0918006 A JPH0918006 A JP H0918006A JP 16744695 A JP16744695 A JP 16744695A JP 16744695 A JP16744695 A JP 16744695A JP H0918006 A JPH0918006 A JP H0918006A
Authority
JP
Japan
Prior art keywords
material
photoresist
film
drain electrode
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16744695A
Other languages
Japanese (ja)
Inventor
Kanetaka Sekiguchi
Takashi Toida
孝志 戸井田
関口  金孝
Original Assignee
Citizen Watch Co Ltd
シチズン時計株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd, シチズン時計株式会社 filed Critical Citizen Watch Co Ltd
Priority to JP16744695A priority Critical patent/JPH0918006A/en
Publication of JPH0918006A publication Critical patent/JPH0918006A/en
Application status is Pending legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To lessen the deterioration and irregularity in threshold voltage and the mobility of a thin film transistor by a method wherein the cross-sectional shape of a source-drain electrode is formed in a structure having a step. SOLUTION: A source and drain electrode 13 is provided on an insulative board 11. The pattern size of the photoresist 27 to be formed on the source and drain electrode 13 is made larger by softening it, a stepped source and drain electrode 13 is formed, and its cross-sectional shape is stepwisely formed. When a stepped part is formed as above-mentioned on the source and drain electrode, the step size of the semiconductor film 15 provided on its upper layer can be decreased. As a result, in the side face region of the patterned source and drain electrode 13 and the board 11, the turbulence of crystallizability caused by the difference in growth direction of the film which becomes the semiconductor film 15 can be alleviated. Accordingly, the characteristics of a thin film transistor, especially the deterioration and irregularity of the characteristics of a thin film transistor can be lessened.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、絶縁性を有する基板上や絶縁性被膜上に形成する薄膜トランジスタの構造と、 BACKGROUND OF THE INVENTION The present invention provides a structure of a thin film transistor formed on or insulative coating an insulating substrate,
この構造を形成するための製造方法とに関する。 And to a manufacturing method for forming this structure.

【0002】 [0002]

【従来の技術】絶縁性を有する基板上や絶縁性被膜上に形成する薄膜トランジスタは、アクティブマトリクス型の液晶表示装置のスイッチング素子や、センサや、三次元回路素子に利用されている。 BACKGROUND ART thin film transistors formed on a substrate or an insulating film having an insulating property is utilized and the switching element of an active matrix liquid crystal display device, sensor or a three-dimensional circuit device. この薄膜トランジスタの構造と製造方法とを、図27の断面図を用いて説明する。 A structure and method of manufacturing the thin film transistor will be described with reference to the sectional view of FIG. 27.

【0003】図27に示すように、絶縁性を有する基板11上に、その間に隙間を形成するようにソースドレイン電極13を設ける。 [0003] As shown in FIG. 27, on a substrate 11 having an insulating property, provided the source drain electrode 13 so as to form a gap therebetween. さらにこのソースドレイン電極1 Furthermore this source drain electrode 1
3に重なるように、半導体膜15を設ける。 So as to overlap the 3, providing the semiconductor film 15. この半導体膜15が薄膜トランジスタの活性領域となる。 The semiconductor film 15 becomes an active region of a thin film transistor.

【0004】さらにこの半導体膜15上にゲート絶縁膜17を設け、さらにこのゲート絶縁膜17上にゲート電極19を設ける。 [0004] Further, the gate insulating film 17 provided on the semiconductor film 15, further provided with a gate electrode 19 on the gate insulating film 17. この結果、金属−絶縁膜−半導体構造を有する薄膜トランジスタが得られる。 As a result, the metal - insulator - thin film transistor having a semiconductor structure is obtained.

【0005】 [0005]

【発明が解決しようとする課題】図27に示す薄膜トランジスタにおいては、2枚のフォトマスクによって薄膜トランジスタを形成することができる。 In the thin film transistor shown in FIG. 27 [SUMMARY OF THE INVENTION], a thin film transistor can be formed by two photomasks. すなわちソースドレイン電極13のパターニングのためのフォトマスクと、半導体膜15とゲート絶縁膜17とゲート電極19 That the photomask for patterning the source drain electrode 13, the semiconductor film 15 and the gate insulating film 17 and the gate electrode 19
とのパターニングのためのフォトマスクとの、2枚のフォトマスクで薄膜トランジスタを形成することができる。 Between the photomask for patterning with, a thin film transistor can be formed in two photomasks.

【0006】このため図27に示すような薄膜トランジスタは、その製造工程が簡略されるという利点をもつ。 [0006] thin film transistor as shown in for 27 has the advantage that its manufacturing process is simplified.
しかしながらこの薄膜トランジスタにおいては、以下に記載するようなソースドレイン電極13の断面形状に起因する問題点をもっている。 However, in the thin film transistor has the problem that due to the cross-sectional shape of the source and drain electrodes 13 as described below.

【0007】すなわち従来技術における薄膜トランジスタのソースドレイン電極13の断面形状は矩形状であり、このソースドレイン電極13に重なるように設ける半導体膜15の膜質がオーバーラップ領域で劣化する。 Namely the cross-sectional shape of the source and drain electrodes 13 of the thin film transistor in the prior art has a rectangular shape, the film quality of the semiconductor film 15 is provided so as to overlap the source and drain electrodes 13 is deteriorated in the overlap region.

【0008】これは図27に示すように、パターニングしたソースドレイン電極13の側面領域と基板11とにおいては、半導体膜15となる被膜の成長方向が異なる。 [0008] This is because, as shown in FIG. 27, in the patterned source and drain electrodes 13 side region and the substrate 11 Prefecture of growth direction of the film as a semiconductor film 15 is different. このため、その境界領域では、被膜の異なる成長方向がぶつかり合うことになり、結晶性が乱れた領域となる。 Therefore, at the boundary region will be different growth directions of the film collide, the crystallinity disturbed areas.

【0009】このように薄膜トランジスタの活性領域である半導体膜15の結晶性が乱れた領域が存在すると、 [0009] In this manner regions crystallinity is disordered semiconductor film 15 which is an active region of a thin film transistor is present,
薄膜トランジスタの特性、とくにしきい値電圧や移動度の劣化やそのばらつきが大きくなる。 Characteristics of the thin film transistor, particularly deterioration and the variation in the threshold voltage and mobility increases.

【0010】本発明の目的は、上記課題を解決して、特性が良好な薄膜トランジスタの構造と、その製造方法とを提供することである。 An object of the present invention is to solve the above problems, characteristics and structure of good thin film transistor is to provide a manufacturing method thereof.

【0011】 [0011]

【課題を解決するための手段】上記目的を達成するために本発明の薄膜トランジスタの構造とその製造方法とは、下記記載の手段を採用する。 To achieve the above object, according to solve the structure of the thin film transistor of the present invention and its manufacturing method employs the following solutions described.

【0012】本発明の薄膜トランジスタは、基板上に設けるソースドレイン電極と、ソースドレイン電極上に設ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、 [0012] The thin film transistor of the present invention includes a source drain electrode provided on a substrate, a semiconductor film provided on the source drain electrode, a gate insulating film provided on the semiconductor film,
ゲート絶縁膜上に設けるゲート電極とを備え、ソースドレイン電極の断面形状は段差を有することを特徴とする。 And a gate electrode provided on the gate insulating film, the cross-sectional shape of the source drain electrode is characterized by having a step.

【0013】本発明の薄膜トランジスタは、基板上に設けるソースドレイン電極と、ソースドレイン電極上に設ける中間膜と、中間膜上に設ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極とを備え、ソースドレイン電極の断面形状は段差を有することを特徴とする。 [0013] The thin film transistor of the present invention includes a source drain electrode provided on the substrate, an intermediate layer provided on the source drain electrode, a semiconductor film provided on the intermediate layer, a gate insulating film provided on the semiconductor film, a gate insulating film and a gate electrode provided above, the cross-sectional shape of the source drain electrode is characterized by having a step.

【0014】本発明の薄膜トランジスタは、基板上に設けるソースドレイン電極と、ソースドレイン電極上に設け不純物を含む中間膜と、中間膜上に設ける半導体膜と、この半導体膜上に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極とを備え、ソースドレイン電極の断面形状は段差を有することを特徴とする。 [0014] The thin film transistor of the present invention includes a source drain electrode provided on the substrate, an intermediate film containing an impurity formed on the source drain electrode, a semiconductor film provided on the intermediate layer, a gate insulating film provided on the semiconductor film , and a gate electrode provided on the gate insulating film, the cross-sectional shape of the source drain electrode is characterized by having a step.

【0015】本発明の薄膜トランジスタは、基板上に設ける遮光膜と、遮光膜上に設ける層間絶縁膜と、層間絶縁膜上に設けるソースドレイン電極と、このソースドレイン電極上に設ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極とを備え、ソースドレイン電極の断面形状は段差を有することを特徴とする。 [0015] The thin film transistor of the present invention, a light shielding film provided on the substrate, an interlayer insulating film provided on the light-shielding film, a source drain electrode provided on the interlayer insulating film, a semiconductor film provided on the source and drain electrode on a semiconductor comprising a gate insulating film provided on the film, and a gate electrode provided on the gate insulating film, the cross-sectional shape of the source drain electrode is characterized by having a step.

【0016】本発明の薄膜トランジスタは、基板上に設ける遮光膜と、遮光膜上に設ける層間絶縁膜と、層間絶縁膜上面に設けるソースドレイン電極と、このソースドレイン電極上に設ける中間膜と、中間膜上に設ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極とを備え、ソースドレイン電極の断面形状は段差を有することを特徴とする。 [0016] The thin film transistor of the present invention, a light shielding film provided on the substrate, an interlayer insulating film provided on the light-shielding film, a source drain electrode provided on the interlayer insulating film upper surface, and an intermediate layer provided on the source drain electrode, the intermediate includes a semiconductor film provided on the film, a gate insulating film provided on the semiconductor film, a gate electrode provided on the gate insulating film, the cross-sectional shape of the source drain electrode is characterized by having a step.

【0017】本発明の薄膜トランジスタは、基板上に設ける遮光膜と、遮光膜上に設ける層間絶縁膜と、層間絶縁膜上に設けるソースドレイン電極と、このソースドレイン電極上に設け不純物を含む中間膜と、中間膜上に設ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、 [0017] The thin film transistor of the present invention, an intermediate layer containing a light-shielding film provided on the substrate, an interlayer insulating film provided on the light-shielding film, a source drain electrode provided on the interlayer insulating film, the impurities provided in the source and drain electrodes on the When a semiconductor film provided on the intermediate layer, a gate insulating film provided on the semiconductor film,
ゲート絶縁膜上に設けるゲート電極とを備え、ソースドレイン電極の断面形状は段差を有することを特徴とする。 And a gate electrode provided on the gate insulating film, the cross-sectional shape of the source drain electrode is characterized by having a step.

【0018】本発明の薄膜トランジスタは、基板上に設ける遮光膜と容量下部電極と、遮光膜と容量下部電極上に設ける層間絶縁膜と、層間絶縁膜上に設けるソースドレイン電極と、ソースドレイン電極上に設ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極とを備え、ソースドレイン電極の断面形状は段差を有することを特徴とする。 The thin film transistor of the present invention, a light shielding film and the capacitor lower electrode provided on the substrate, an interlayer insulating film provided on the light-shielding film and the capacitor lower electrode, a source drain electrode provided on the interlayer insulating film, source and drain electrodes on the a semiconductor film provided, comprising a gate insulating film provided on the semiconductor film, a gate electrode provided on the gate insulating film, the cross-sectional shape of the source drain electrode is characterized by having a step.

【0019】本発明の薄膜トランジスタは、基板上に設ける遮光膜と容量下部電極と、遮光膜と容量下部電極上に設ける層間絶縁膜と、層間絶縁膜上に設けるソースドレイン電極と、ソースドレイン電極上に設ける中間膜と、中間膜上に設ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極とを備え、ソースドレイン電極の断面形状は段差を有することを特徴とする。 The thin film transistor of the present invention, a light shielding film and the capacitor lower electrode provided on the substrate, an interlayer insulating film provided on the light-shielding film and the capacitor lower electrode, a source drain electrode provided on the interlayer insulating film, source and drain electrodes on the wherein an intermediate layer, a semiconductor film provided on the intermediate layer, a gate insulating film provided on the semiconductor film, and a gate electrode provided on the gate insulating film, the cross-sectional shape of the source and drain electrodes to have a step of providing a to.

【0020】本発明の薄膜トランジスタは、基板上に設ける遮光膜と容量下部電極と、遮光膜と容量下部電極上面に設ける層間絶縁膜と、層間絶縁膜上に設けるソースドレイン電極と、ソースドレイン電極上に設け不純物を含む中間膜と、中間膜上に設ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極とを備え、ソースドレイン電極の断面形状は段差を有することを特徴とする。 The thin film transistor of the present invention, a light shielding film and the capacitor lower electrode provided on the substrate, an interlayer insulating film provided on the light-shielding film and the capacitor lower electrode top surface, a source drain electrode provided on the interlayer insulating film, source and drain electrodes on the having an intermediate film containing an impurity is provided, a semiconductor film provided on the intermediate layer, a gate insulating film provided on the semiconductor film, and a gate electrode provided on the gate insulating film, the cross-sectional shape stepped source drain electrodes it is characterized in.

【0021】本発明の薄膜トランジスタは、基板上に設ける遮光膜と容量下部電極と、容量下部電極上面に設ける酸化膜と、遮光膜と酸化膜上に設ける層間絶縁膜と、 The thin film transistor of the present invention, a light shielding film and the capacitor lower electrode provided on the substrate, an oxide film provided on the capacitor lower electrode top surface, an interlayer insulating film provided on the light-shielding film and an oxide film,
層間絶縁膜上に設けるソースドレイン電極と、ソースドレイン電極上に設ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極とを備え、ソースドレイン電極の断面形状は段差を有することを特徴とする。 A source drain electrode provided on the interlayer insulating film, a semiconductor film provided on the source drain electrode, a gate insulating film provided on the semiconductor film, and a gate electrode provided on the gate insulating film, the cross-sectional shape of the source and drain electrodes It characterized by having a step difference.

【0022】本発明の薄膜トランジスタは、基板上に設ける遮光膜と容量下部電極と、容量下部電極上に設ける酸化膜と、遮光膜と酸化膜上に設ける層間絶縁膜と、この層間絶縁膜上に設けるソースドレイン電極と、ソースドレイン電極上に設ける中間膜と、中間膜上に設ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極とを備え、ソースドレイン電極の断面形状は段差を有することを特徴とする。 The thin film transistor of the present invention, a light shielding film and the capacitor lower electrode provided on the substrate, an oxide film provided on the capacitor lower electrode, an interlayer insulating film provided on the light-shielding film and an oxide film, on the interlayer insulating film a source drain electrode provided, and an intermediate layer provided on the source drain electrode includes a semiconductor film provided on the intermediate layer, a gate insulating film provided on the semiconductor film, a gate electrode provided on the gate insulating film, source and drain electrodes the cross-sectional shape and having a step.

【0023】本発明の薄膜トランジスタは、基板上に設ける遮光膜と容量下部電極と、容量下部電極上に設ける酸化膜と、遮光膜と酸化膜上に設ける層間絶縁膜と、層間絶縁膜上に設けるソースドレイン電極と、ソースドレイン電極上に設け不純物イオンを含む中間膜と、中間膜上に設ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極とを備え、ソースドレイン電極の断面形状は段差を有することを特徴とする。 The thin film transistor of the present invention, a light shielding film and the capacitor lower electrode provided on the substrate, an oxide film provided on the capacitor lower electrode, an interlayer insulating film provided on the light-shielding film and an oxide film is provided on the interlayer insulating film comprising a source drain electrode, and an intermediate film containing an impurity ion is provided on the source drain electrode, a semiconductor film provided on the intermediate layer, a gate insulating film provided on the semiconductor film, a gate electrode provided on the gate insulating film, the cross-sectional shape of the source drain electrode is characterized by having a step.

【0024】本発明の薄膜トランジスタの製造方法は、 [0024] The method of manufacturing a thin film transistor of the present invention,
基板上にソースドレイン電極材料を形成し、ソースドレイン電極材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングし、フォトレジストをアッシング処理し、さらにフォトレジストをエッチングマスクに用いてソースドレイン電極材料の膜厚の途中までエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、 Forming a source drain electrode material on a substrate, forming a photoresist on the source drain electrode material, a source drain electrode material is etched using the photoresist as an etching mask, and ashing the photoresist, a further photoresist forming a source drain electrode is etched to the middle of the thickness of the source-drain electrode material using the etching mask, sequentially forming the semiconductor film material and the gate insulating film material and the gate electrode material,
ゲート電極材料上にフォトレジストを形成する工程と、 Forming a photoresist on the gate electrode material,
フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする。 Characterized by a step of forming a semiconductor film and the gate insulating film and the gate electrode by etching the semiconductor film material and the gate insulating film material and the gate electrode material using photoresist as an etching mask.

【0025】本発明の薄膜トランジスタの製造方法は、 [0025] The method of manufacturing a thin film transistor of the present invention,
基板上にソースドレイン電極材料と中間膜を形成し、中間膜上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて中間膜とソースドレイン電極材料をエッチングし、フォトレジストをアッシング処理し、さらにフォトレジストをエッチングマスクに用いて中間膜をエッチングしさらにソースドレイン電極材料の膜厚の途中までエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする。 Forming a source drain electrode material and the intermediate film on the substrate, a photoresist is formed on the intermediate film, by etching the intermediate layer and the source-drain electrode material using photoresist as an etching mask, and ashing the photoresist, forming a film source drain electrode is etched partway in the thickness of the further source and drain electrode material intermediate film is etched by further using the photoresist as an etching mask, the semiconductor film material and the gate insulating film material and a gate electrode material It was sequentially formed, and forming a photoresist on the gate electrode material, and the semiconductor film and the gate insulating film by etching the semiconductor film material and the gate insulating film material and the gate electrode material using photoresist as an etching mask characterized by a step of forming a gate electrode.

【0026】本発明の薄膜トランジスタの製造方法は、 [0026] The method of manufacturing a thin film transistor of the present invention,
基板上にソースドレイン電極材料を形成し、ソースドレイン電極材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いてソースドレイン電極材料の膜厚の途中までエッチングし、フォトレジストをアッシング処理し、さらにフォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする。 Forming a source drain electrode material on a substrate, forming a photoresist on the source drain electrode material is etched to the middle of the thickness of the source-drain electrode material using photoresist as an etching mask, and ashing the photoresist a step of forming a source drain electrode by etching the source-drain electrode material further using the photoresist as an etching mask, sequentially forming the semiconductor film material and the gate insulating film material and the gate electrode material, over the gate electrode material and a step of forming a photoresist, and forming a semiconductor film and the gate insulating film and the gate electrode by etching the semiconductor film material and the gate insulating film material and the gate electrode material using photoresist as an etching mask it is characterized in.

【0027】本発明の薄膜トランジスタの製造方法は、 [0027] The method of manufacturing a thin film transistor of the present invention,
基板上にソースドレイン電極材料と中間膜を形成し、中間膜上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて中間膜をエッチングしさらにソースドレイン電極材料の膜厚の途中までエッチングし、 Forming a source drain electrode material and the intermediate film on the substrate, a photoresist is formed on the intermediate layer, the intermediate film is further etched to the middle of the thickness of the source-drain electrode material etched using the photoresist as an etching mask ,
フォトレジストをアッシング処理し、さらにフォトレジストをエッチングマスクに用いて中間膜とソースドレイン電極材料をエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする。 The photoresist ashing process, forming a source drain electrode an intermediate layer and a source drain electrode material is etched by further using the photoresist as an etching mask, and a semiconductor film material and the gate insulating film material and a gate electrode material are sequentially formed, a step of forming a photoresist on the gate electrode material, the semiconductor film by etching the semiconductor film material and the gate insulating film material and the gate electrode material using photoresist as an etching mask and the gate insulating film and the gate characterized by a step of forming an electrode.

【0028】本発明の薄膜トランジスタの製造方法は、 [0028] The method of manufacturing a thin film transistor of the present invention,
基板上にソースドレイン電極材料を形成し、ソースドレイン電極材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いてソースドレイン電極材料の膜厚の途中までエッチングし、フォトレジストを加熱処理して軟化させ、さらにフォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする。 Forming a source drain electrode material on a substrate, forming a photoresist on the source drain electrode material is etched to the middle of the thickness of the source-drain electrode material using photoresist as an etching mask, and heat treatment of the photoresist softened Te, are sequentially formed and forming a source drain electrode, a semiconductor film material and the gate insulating film material and a gate electrode material by etching the source-drain electrode material further using the photoresist as an etching mask, the gate electrode forming a photoresist on the material, the step of forming a semiconductor film and the gate insulating film and the gate electrode by etching the semiconductor film material and the gate insulating film material and the gate electrode material using photoresist as an etching mask characterized in that it has and.

【0029】本発明の薄膜トランジスタの製造方法は、 [0029] The method of manufacturing a thin film transistor of the present invention,
基板上にソースドレイン電極材料を形成し、ソースドレイン電極材料上に第1のフォトレジストを形成し、フォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングし、第1のフォトレジストを除去し、さらにソースドレイン電極材料上に第1のフォトレジストより小さなパターン寸法の第2のフォトレジストを形成し、第2のフォトレジストをエッチングマスクに用いてソースドレイン電極材料の膜厚の途中までエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体 Forming a source drain electrode material on a substrate, forming a first photoresist over the source drain electrode material, etching the source and drain electrode material using photoresist as an etching mask, removing the first photoresist further forming a second photoresist pattern smaller dimensions than the first photoresist on the source drain electrode material is etched to the middle of the thickness of the source-drain electrode material using the second photoresist as an etching mask forming a source drain electrode Te, semiconductor film material and the gate insulating film and a material as the gate electrode material are sequentially formed, a semiconductor forming a photoresist on the gate electrode material, the photoresist as an etching mask semiconductor a film material as the gate insulating film material and a gate electrode material is etched とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする。 Characterized by a step of forming a gate insulating film and a gate electrode and.

【0030】本発明の薄膜トランジスタの製造方法は、 The method of manufacturing a thin film transistor of the present invention,
基板上にソースドレイン電極材料を形成し、ソースドレイン電極材料上に第1のフォトレジストを形成し、フォトレジストをエッチングマスクに用いてソースドレイン電極材料を膜厚の途中までエッチングし、第1のフォトレジストを除去し、さらにソースドレイン電極材料上に第1のフォトレジストより小さなパターン寸法の第2のフォトレジストを形成し、第2のフォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体 Forming a source drain electrode material on a substrate, forming a first photoresist over the source drain electrode material is etched up to the middle of the thickness of the source drain electrode material using photoresist as an etching mask, first removing the photoresist, further forming a second photoresist pattern smaller dimensions than the first photoresist on the source drain electrode material, a source drain electrode material is etched using the second photoresist as an etching mask forming a source drain electrode Te, semiconductor film material and the gate insulating film and a material as the gate electrode material are sequentially formed, a semiconductor forming a photoresist on the gate electrode material, the photoresist as an etching mask semiconductor a film material as the gate insulating film material and a gate electrode material is etched とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする。 Characterized by a step of forming a gate insulating film and a gate electrode and.

【0031】本発明の薄膜トランジスタの製造方法は、 [0031] The method of manufacturing a thin film transistor of the present invention,
基板上にソースドレイン電極材料を形成し、ソースドレイン電極材料上に第1のフォトレジストを形成し、第1 Forming a source drain electrode material on a substrate, forming a first photoresist over the source drain electrode material, the first
のフォトレジストをエッチングマスクに用いてソースドレイン電極材料の膜厚の途中までエッチングし、第1のフォトレジストを除去し、さらにソースドレイン電極材料上に第1のフォトレジストより大きなパターン寸法の第2のフォトレジストを形成し、第2のフォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングしてソースドレイン電極を形成する工程と、 The photoresist is etched partway in the thickness of the source drain electrode material using an etching mask, removing the first photoresist, a second further larger pattern size than the first photoresist on the source drain electrode material forming a source drain electrode by etching the source-drain electrode material a photoresist is formed, the second photoresist as an etching mask,
半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする。 Semiconductor film material and the gate insulating film and a material as the gate electrode material are sequentially formed, a step of forming a photoresist on the gate electrode material, semiconductor film material and the gate insulating film material and the gate electrode by using a photoresist as an etching mask characterized by a step of the material is etched to form the semiconductor film and the gate insulating film and the gate electrode.

【0032】本発明の薄膜トランジスタの製造方法は、 The method of manufacturing a thin film transistor of the present invention,
基板上に遮光膜材料を形成し、遮光膜材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜材料をエッチングして遮光膜を形成し、層間絶縁膜を形成する工程と、この層間絶縁膜上にソースドレイン電極材料を形成し、ソースドレイン電極材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングし、フォトレジストをアッシング処理し、さらにフォトレジストをエッチングマスクに用いてソースドレイン電極材料の膜厚の途中までエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスク A step of the light-shielding film material formed on a substrate, a photoresist is formed on the light-shielding film material, a light-shielding film material to form an etching to the light-shielding film by using a photoresist as an etching mask, to form the interlayer insulating film , a source drain electrode material is formed on the interlayer insulating film, a photoresist is formed on the source drain electrode material, a source drain electrode material is etched using the photoresist as an etching mask, and ashing the photoresist, forming a source drain electrode is etched to the middle of the thickness of the source-drain electrode material further using the photoresist as an etching mask, sequentially forming the semiconductor film material and the gate insulating film material and the gate electrode material, gate forming a photoresist on the electrode material, the etching mask photoresist 用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする。 Characterized by a step of forming a semiconductor film and the gate insulating film and the gate electrode by etching the semiconductor film material and the gate insulating film material and the gate electrode material using.

【0033】本発明の薄膜トランジスタの製造方法は、 The method of manufacturing a thin film transistor of the present invention,
基板上に遮光膜材料を形成し、遮光膜材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜材料をエッチングして遮光膜を形成し、層間絶縁膜を形成する工程と、この層間絶縁膜上にソースドレイン電極材料と中間膜を形成し、中間膜上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて中間膜とソースドレイン電極材料をエッチングし、フォトレジストをアッシング処理し、さらにフォトレジストをエッチングマスクに用いて中間膜とソースドレイン電極材料の膜厚の途中までエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチン A step of the light-shielding film material formed on a substrate, a photoresist is formed on the light-shielding film material, a light-shielding film material to form an etching to the light-shielding film by using a photoresist as an etching mask, to form the interlayer insulating film the interlayer insulation to form a source drain electrode material and the intermediate film on the film, a photoresist is formed on the intermediate film, by etching the intermediate layer and the source-drain electrode material using photoresist as an etching mask, the photoresist ashing process, forming a source drain electrode is etched to the middle of the film thickness of the intermediate layer and the source-drain electrode material further using a photoresist as an etching mask, the semiconductor film material and the gate insulating film material and a gate electrode material Sorted sequentially it formed, forming a photoresist on the gate electrode material, the photoresist etching マスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする。 Characterized by a step of forming a semiconductor film and the gate insulating film and the gate electrode by etching the semiconductor film material and the gate insulating film material and the gate electrode material using the mask.

【0034】本発明の薄膜トランジスタの製造方法は、 The method of manufacturing a thin film transistor of the present invention,
基板上に遮光膜材料を形成し、遮光膜材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜材料をエッチングして遮光膜を形成し、層間絶縁膜を形成する工程と、この層間絶縁膜上にソースドレイン電極材料を形成し、ソースドレイン電極材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いてソースドレイン電極材料の膜厚の途中までエッチングし、フォトレジストをアッシング処理し、さらにフォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスク A step of the light-shielding film material formed on a substrate, a photoresist is formed on the light-shielding film material, a light-shielding film material to form an etching to the light-shielding film by using a photoresist as an etching mask, to form the interlayer insulating film the interlayer to form a source drain electrode material on the insulating film, forming a photoresist on the source drain electrode material is etched to the middle of the thickness of the source-drain electrode material using photoresist as an etching mask, the photoresist the ashing process, sequentially formed and forming a source drain electrode, a semiconductor film material and the gate insulating film material and a gate electrode material by etching the source-drain electrode material further using the photoresist as an etching mask, the gate forming a photoresist on the electrode material, the etching mask photoresist 用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする。 Characterized by a step of forming a semiconductor film and the gate insulating film and the gate electrode by etching the semiconductor film material and the gate insulating film material and the gate electrode material using.

【0035】本発明の薄膜トランジスタの製造方法は、 The method of manufacturing a thin film transistor of the present invention,
基板上に遮光膜材料を形成し、遮光膜材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜材料をエッチングして遮光膜を形成し、層間絶縁膜を形成する工程と、この層間絶縁膜上にソースドレイン電極材料と中間膜を形成し、中間膜上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて中間膜とソースドレイン電極材料の膜厚の途中までエッチングし、フォトレジストをアッシング処理し、さらにフォトレジストをエッチングマスクに用いて中間膜とソースドレイン電極材料をエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチン A step of the light-shielding film material formed on a substrate, a photoresist is formed on the light-shielding film material, a light-shielding film material to form an etching to the light-shielding film by using a photoresist as an etching mask, to form the interlayer insulating film the interlayer insulation to form a source drain electrode material and the intermediate film on the film, a photoresist is formed on the intermediate layer, to the middle of the film thickness of the intermediate layer and the source-drain electrode material using photoresist as an etching mask etching and, a photoresist ashing process, forming a source drain electrode an intermediate layer and a source drain electrode material is etched by further using the photoresist as an etching mask, the semiconductor film material and the gate insulating film material and a gate electrode material Sorted sequentially it formed, forming a photoresist on the gate electrode material, the photoresist etching マスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする。 Characterized by a step of forming a semiconductor film and the gate insulating film and the gate electrode by etching the semiconductor film material and the gate insulating film material and the gate electrode material using the mask.

【0036】本発明の薄膜トランジスタの製造方法は、 The method of manufacturing a thin film transistor of the present invention,
基板上に遮光膜材料を形成し、遮光膜材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜材料をエッチングして遮光膜を形成し、層間絶縁膜を形成する工程と、層間絶縁膜上にソースドレイン電極材料を形成し、ソースドレイン電極材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いてソースドレイン電極材料の膜厚の途中までエッチングし、フォトレジストを加熱処理して軟化させ、さらにフォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスク A step of the light-shielding film material formed on a substrate, a photoresist is formed on the light-shielding film material, a light-shielding film material to form an etching to the light-shielding film by using a photoresist as an etching mask, to form the interlayer insulating film to form a source drain electrode material on an interlayer insulating film, a photoresist is formed on the source drain electrode material is etched to the middle of the thickness of the source-drain electrode material using photoresist as an etching mask, the photoresist heat treated to soften, sequentially formed and forming a source drain electrode, a semiconductor film material and the gate insulating film material and a gate electrode material by etching the source-drain electrode material using further a photoresist etch mask a step of forming a photoresist on the gate electrode material, the etching mask the photoresist 用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする。 Characterized by a step of forming a semiconductor film and the gate insulating film and the gate electrode by etching the semiconductor film material and the gate insulating film material and the gate electrode material using.

【0037】本発明の薄膜トランジスタの製造方法は、 The method of manufacturing a thin film transistor of the present invention,
基板上に遮光膜材料を形成し、遮光膜材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜材料をエッチングして遮光膜を形成し、層間絶縁膜を形成する工程と、層間絶縁膜上にソースドレイン電極材料を形成し、ソースドレイン電極材料上に第1のフォトレジストを形成し、フォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングし、第1のフォトレジストを除去し、さらにソースドレイン電極材料上に第1のフォトレジストより小さなパターン寸法の第2のフォトレジストを形成し、第2のフォトレジストをエッチングマスクに用いてソースドレイン電極材料の膜厚の途中までエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電 A step of the light-shielding film material formed on a substrate, a photoresist is formed on the light-shielding film material, a light-shielding film material to form an etching to the light-shielding film by using a photoresist as an etching mask, to form the interlayer insulating film to form a source drain electrode material on an interlayer insulating film, forming a first photoresist over the source drain electrode material, a source drain electrode material is etched using the photoresist as an etching mask, the first photoresist was removed and further forming a second photoresist pattern smaller dimensions than the first photoresist on the source drain electrode material, the course of the film thickness of the source drain electrode material using the second photoresist as an etching mask forming a source drain electrode is etched until the semiconductor film material and the gate insulating film material and gate electrode 材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする。 Sequentially forming a material, forming a photoresist on the gate electrode material, the semiconductor film and the gate insulating by etching the semiconductor film material and the gate insulating film material and the gate electrode material using photoresist as an etching mask characterized by a step of forming a film and a gate electrode.

【0038】本発明の薄膜トランジスタの製造方法は、 The method of manufacturing a thin film transistor of the present invention,
基板上に遮光膜材料を形成し、遮光膜材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜材料をエッチングして遮光膜を形成し、層間絶縁膜を形成する工程と、層間絶縁膜上にソースドレイン電極材料を形成し、ソースドレイン電極材料上に第1のフォトレジストを形成し、フォトレジストをエッチングマスクに用いてソースドレイン電極材料を膜厚の途中までエッチングし、第1のフォトレジストを除去し、 A step of the light-shielding film material formed on a substrate, a photoresist is formed on the light-shielding film material, a light-shielding film material to form an etching to the light-shielding film by using a photoresist as an etching mask, to form the interlayer insulating film to form a source drain electrode material on an interlayer insulating film, forming a first photoresist over the source drain electrode material is etched up to the middle of the thickness of the source drain electrode material using photoresist as an etching mask, the first photoresist is removed,
さらにソースドレイン電極材料上に第1のフォトレジストより小さなパターン寸法の第2のフォトレジストを形成し、第2のフォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする。 Further forming a second photoresist pattern smaller dimensions than the first photoresist on the source drain electrode material, forming a source drain electrode by etching the source-drain electrode material using the second photoresist as an etching mask process and the semiconductor film material and the gate insulating film and a material as the gate electrode material are sequentially formed, a step of forming a photoresist on the gate electrode material, semiconductor film material and the gate insulating film by using the photoresist as an etching mask to characterized by a step of forming the material and the semiconductor film with a gate electrode material is etched and the gate insulating film and the gate electrode.

【0039】本発明の薄膜トランジスタの製造方法は、 The method of manufacturing a thin film transistor of the present invention,
基板上に遮光膜材料を形成し、遮光膜材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜材料をエッチングして遮光膜を形成し、層間絶縁膜を形成する工程と、この層間絶縁膜上にソースドレイン電極材料を形成し、ソースドレイン電極材料上に第1のフォトレジストを形成し、第1のフォトレジストをエッチングマスクに用いてソースドレイン電極材料の膜厚の途中までエッチングし、第1のフォトレジストを除去し、さらにソースドレイン電極材料上に第1のフォトレジストより大きなパターン寸法の第2のフォトレジストを形成し、第2のフォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料 A step of the light-shielding film material formed on a substrate, a photoresist is formed on the light-shielding film material, a light-shielding film material to form an etching to the light-shielding film by using a photoresist as an etching mask, to form the interlayer insulating film to form a source drain electrode material in the interlayer insulating film, forming a first photoresist over the source drain electrode material, the course of the film thickness of the source drain electrode material using the first photoresist as an etching mask until then etched, first photoresist is removed, further forming a second photoresist large pattern size than the first photoresist on the source drain electrode material, using the second photoresist as an etching mask forming a source drain electrode source drain electrode material is etched, the semiconductor film material and the gate insulating film material ゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする。 Sequentially forming a gate electrode material, and forming a photoresist on the gate electrode material, and the semiconductor film by etching the semiconductor film material and the gate insulating film material and the gate electrode material using photoresist as an etching mask characterized by a step of forming a gate insulating film and a gate electrode.

【0040】本発明の薄膜トランジスタの製造方法は、 The method of manufacturing a thin film transistor of the present invention,
基板上に遮光膜と容量下部電極となる材料を形成し、遮光膜と容量下部電極となる材料の上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜と容量下部電極となる材料をエッチングして遮光膜と容量下部電極を形成し、層間絶縁膜を形成する工程と、層間絶縁膜上にソースドレイン電極材料を形成し、 Forming a material comprising a light-shielding film and the capacitor lower electrode on a substrate, a photoresist is formed on the material for the light shielding film and the capacitor lower electrode, a light-shielding film and the capacitor lower electrode using the photoresist as an etching mask the material was a light-shielding film and the capacitor lower electrode formed by etching to form a step of forming an interlayer insulating film, a source drain electrode material on an interlayer insulating film,
ソースドレイン電極材料上にフォトレジストを形成し、 A photoresist is formed on the source drain electrode material,
フォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングし、フォトレジストをアッシング処理し、さらにフォトレジストをエッチングマスクに用いてソースドレイン電極材料の膜厚の途中までエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする。 The source and drain electrode material is etched using the photoresist as an etching mask, the photoresist ashing process, forming a source drain electrode is etched to the middle of the thickness of the source-drain electrode material further using the photoresist as an etching mask process and the semiconductor film material and the gate insulating film and a material as the gate electrode material are sequentially formed, a step of forming a photoresist on the gate electrode material, semiconductor film material and the gate insulating film by using the photoresist as an etching mask to characterized by a step of forming the material and the semiconductor film with a gate electrode material is etched and the gate insulating film and the gate electrode.

【0041】本発明の薄膜トランジスタの製造方法は、 The method of manufacturing a thin film transistor of the present invention,
基板上に遮光膜と容量下部電極となる材料を形成し、遮光膜と容量下部電極となる材料の上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜と容量下部電極となる材料をエッチングして遮光膜と容量下部電極を形成し、層間絶縁膜を形成する工程と、層間絶縁膜上にソースドレイン電極材料と中間膜を形成し、中間膜上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて中間膜とソースドレイン電極材料をエッチングし、フォトレジストをアッシング処理し、さらにフォトレジストをエッチングマスクに用いて中間膜とソースドレイン電極材料の膜厚の途中までエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲ Forming a material comprising a light-shielding film and the capacitor lower electrode on a substrate, a photoresist is formed on the material for the light shielding film and the capacitor lower electrode, a light-shielding film and the capacitor lower electrode using the photoresist as an etching mask the material was a light-shielding film and the capacitor lower electrode formed by etching, forming an interlayer insulating film, forming a source drain electrode material and the intermediate film on the interlayer insulating film, a photoresist is formed on the intermediate layer, the photoresist etching the intermediate layer and the source-drain electrode material using the etching mask, the photoresist ashing process, further a photoresist film thickness of the etching to the middle of the intermediate film and the source and drain electrode material using the etching mask forming a source drain electrode, a semiconductor film material and the gate insulating film material and a gate electrode material are sequentially formed Te, gate ト電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする。 Forming a step of forming a photoresist on gate electrode material, and a semiconductor film and the gate insulating film and the gate electrode by etching the semiconductor film material and the gate insulating film material and the gate electrode material using photoresist as an etching mask characterized by a step of.

【0042】本発明の薄膜トランジスタの製造方法は、 The method of manufacturing a thin film transistor of the present invention,
基板上に遮光膜と容量下部電極となる材料を形成し、遮光膜と容量下部電極となる材料の上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜と容量下部電極となる材料をエッチングして遮光膜と容量下部電極を形成し、容量下部電極上に酸化膜を形成し、層間絶縁膜を形成する工程と、層間絶縁膜上にソースドレイン電極材料を形成し、ソースドレイン電極材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングし、フォトレジストをアッシング処理し、さらにフォトレジストをエッチングマスクに用いてソースドレイン電極材料の膜厚の途中までエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電 Forming a material comprising a light-shielding film and the capacitor lower electrode on a substrate, a photoresist is formed on the material for the light shielding film and the capacitor lower electrode, a light-shielding film and the capacitor lower electrode using the photoresist as an etching mask the material is etched to form the light shielding film and the capacitor lower electrode, an oxide film is formed on the capacitor lower electrode, and forming a step of forming an interlayer insulating film, a source drain electrode material on an interlayer insulating film, source and drain forming a photoresist on the electrode material, a source drain electrode material is etched using the photoresist as an etching mask, the photoresist ashing process, the film thickness of the source-drain electrode material further using the photoresist as an etching mask forming a source drain electrode is etched halfway semiconductor film material and the gate insulating film material and gate electrode 材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする。 Sequentially forming a material, forming a photoresist on the gate electrode material, the semiconductor film and the gate insulating by etching the semiconductor film material and the gate insulating film material and the gate electrode material using photoresist as an etching mask characterized by a step of forming a film and a gate electrode.

【0043】本発明の薄膜トランジスタの製造方法は、 The method of manufacturing a thin film transistor of the present invention,
基板上に遮光膜と容量下部電極となる材料を形成し、遮光膜と容量下部電極となる材料の上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜と容量下部電極となる材料をエッチングして遮光膜と容量下部電極を形成し、容量下部電極上に酸化膜を形成し、層間絶縁膜を形成する工程と、層間絶縁膜上にソースドレイン電極材料と中間膜を形成し、中間膜上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて中間膜とソースドレイン電極材料をエッチングし、フォトレジストをアッシング処理し、さらにフォトレジストをエッチングマスクに用いて中間膜とソースドレイン電極材料の膜厚の途中までエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料と Forming a material comprising a light-shielding film and the capacitor lower electrode on a substrate, a photoresist is formed on the material for the light shielding film and the capacitor lower electrode, a light-shielding film and the capacitor lower electrode using the photoresist as an etching mask the material is etched to form the light shielding film and the capacitor lower electrode, an oxide film is formed on the capacitor lower electrode, and forming a step of forming an interlayer insulating film, a source drain electrode material and the intermediate film on the interlayer insulating film , a photoresist is formed on the intermediate film, by etching the intermediate layer and the source-drain electrode material using photoresist as an etching mask, and ashing the photoresist, the intermediate film and the source further using the photoresist as an etching mask forming a source drain electrode is etched to the middle of the thickness of the drain electrode material, and the semiconductor film material and the gate insulating film material ート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする。 Over gate electrode and sequentially formed material, the semiconductor film is etched forming a photoresist on the gate electrode material, and a semiconductor film material using the photoresist as an etching mask and the gate insulating film material and a gate electrode material characterized by a step of forming a gate insulating film and a gate electrode and.

【0044】本発明の薄膜トランジスタの製造方法は、 The method of manufacturing a thin film transistor of the present invention,
基板上に遮光膜と容量下部電極となる材料を形成し、遮光膜と容量下部電極となる材料の上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜と容量下部電極となる材料をエッチングして遮光膜と容量下部電極を形成し、層間絶縁膜を形成する工程と、層間絶縁膜上にソースドレイン電極材料を形成し、 Forming a material comprising a light-shielding film and the capacitor lower electrode on a substrate, a photoresist is formed on the material for the light shielding film and the capacitor lower electrode, a light-shielding film and the capacitor lower electrode using the photoresist as an etching mask the material was a light-shielding film and the capacitor lower electrode formed by etching to form a step of forming an interlayer insulating film, a source drain electrode material on an interlayer insulating film,
ソースドレイン電極材料上にフォトレジストを形成し、 A photoresist is formed on the source drain electrode material,
フォトレジストをエッチングマスクに用いてソースドレイン電極材料の膜厚の途中までエッチングし、フォトレジストをアッシング処理し、さらにフォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする。 Etched to the middle of the thickness of the source-drain electrode material using photoresist as an etching mask, the photoresist ashing process, forming a source drain electrode by etching the source-drain electrode material further using the photoresist as an etching mask process and the semiconductor film material and the gate insulating film and a material as the gate electrode material are sequentially formed, a step of forming a photoresist on the gate electrode material, semiconductor film material and the gate insulating film by using the photoresist as an etching mask to characterized by a step of forming the material and the semiconductor film with a gate electrode material is etched and the gate insulating film and the gate electrode.

【0045】本発明の薄膜トランジスタの製造方法は、 The method of manufacturing a thin film transistor of the present invention,
基板上に遮光膜と容量下部電極となる材料を形成し、遮光膜と容量下部電極となる材料の上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜と容量下部電極となる材料をエッチングして遮光膜と容量下部電極を形成し、層間絶縁膜を形成する工程と、層間絶縁膜上にソースドレイン電極材料と中間膜を形成し、中間膜上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて中間膜とソースドレイン電極材料の膜厚の途中までエッチングし、フォトレジストをアッシング処理し、さらにフォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲート電極 Forming a material comprising a light-shielding film and the capacitor lower electrode on a substrate, a photoresist is formed on the material for the light shielding film and the capacitor lower electrode, a light-shielding film and the capacitor lower electrode using the photoresist as an etching mask the material was a light-shielding film and the capacitor lower electrode formed by etching, forming an interlayer insulating film, forming a source drain electrode material and the intermediate film on the interlayer insulating film, a photoresist is formed on the intermediate layer, the photoresist was etched up to the middle of the thickness of the intermediate layer and the source-drain electrode material using the etching mask, the photoresist ashing process, the source drain by etching the source-drain electrode material further using the photoresist as an etching mask forming an electrode, sequentially forming the semiconductor film material and the gate insulating film material and the gate electrode material, gate electrode 料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする。 Forming a photoresist on the postal step of forming a semiconductor film and the gate insulating film and the gate electrode by etching the semiconductor film material and the gate insulating film material and the gate electrode material using photoresist as an etching mask characterized in that it has and.

【0046】本発明の薄膜トランジスタの製造方法は、 The method of manufacturing a thin film transistor of the present invention,
基板上に遮光膜と容量下部電極となる材料を形成し、遮光膜と容量下部電極となる材料の上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜と容量下部電極となる材料をエッチングして遮光膜と容量下部電極を形成し、容量下部電極上に酸化膜を形成し、層間絶縁膜を形成する工程と、層間絶縁膜上にソースドレイン電極材料を形成し、ソースドレイン電極材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いてソースドレイン電極材料の膜厚の途中までエッチングし、フォトレジストをアッシング処理し、さらにフォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電 Forming a material comprising a light-shielding film and the capacitor lower electrode on a substrate, a photoresist is formed on the material for the light shielding film and the capacitor lower electrode, a light-shielding film and the capacitor lower electrode using the photoresist as an etching mask the material is etched to form the light shielding film and the capacitor lower electrode, an oxide film is formed on the capacitor lower electrode, and forming a step of forming an interlayer insulating film, a source drain electrode material on an interlayer insulating film, source and drain a photoresist is formed on the electrode material, and etching halfway through the thickness of the source-drain electrode material using photoresist as an etching mask, the photoresist ashing process, the source drain electrode further using a photoresist as an etching mask forming a source drain electrode material is etched, the semiconductor film material and the gate insulating film material and gate electrode 材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする。 Sequentially forming a material, forming a photoresist on the gate electrode material, the semiconductor film and the gate insulating by etching the semiconductor film material and the gate insulating film material and the gate electrode material using photoresist as an etching mask characterized by a step of forming a film and a gate electrode.

【0047】本発明の薄膜トランジスタの製造方法は、 The method of manufacturing a thin film transistor of the present invention,
基板上に遮光膜と容量下部電極となる材料を形成し、遮光膜と容量下部電極となる材料の上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜と容量下部電極となる材料をエッチングして遮光膜と容量下部電極を形成し、容量下部電極上に酸化膜を形成し、層間絶縁膜を形成する工程と、層間絶縁膜上にソースドレイン電極材料と中間膜を形成し、中間膜上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて中間膜とソースドレイン電極材料の膜厚の途中までエッチングし、フォトレジストをアッシング処理し、さらにフォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電 Forming a material comprising a light-shielding film and the capacitor lower electrode on a substrate, a photoresist is formed on the material for the light shielding film and the capacitor lower electrode, a light-shielding film and the capacitor lower electrode using the photoresist as an etching mask the material is etched to form the light shielding film and the capacitor lower electrode, an oxide film is formed on the capacitor lower electrode, and forming a step of forming an interlayer insulating film, a source drain electrode material and the intermediate film on the interlayer insulating film , a photoresist is formed on the intermediate layer, the photoresist is etched up to the middle of the film thickness of the intermediate layer and the source-drain electrode material using the etching mask, and ashing the photoresist, further using a photoresist as an etching mask forming a source drain electrode by etching the source-drain electrode material Te, semiconductor film material and the gate insulating film material and gate electrode 材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする。 Sequentially forming a material, forming a photoresist on the gate electrode material, the semiconductor film and the gate insulating by etching the semiconductor film material and the gate insulating film material and the gate electrode material using photoresist as an etching mask characterized by a step of forming a film and a gate electrode.

【0048】本発明の薄膜トランジスタの製造方法は、 The method of manufacturing a thin film transistor of the present invention,
基板上に遮光膜と容量下部電極となる材料を形成し、遮光膜と容量下部電極となる材料の上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜と容量下部電極となる材料をエッチングして遮光膜と容量下部電極を形成し、層間絶縁膜を形成する工程と、層間絶縁膜上にソースドレイン電極材料を形成し、 Forming a material comprising a light-shielding film and the capacitor lower electrode on a substrate, a photoresist is formed on the material for the light shielding film and the capacitor lower electrode, a light-shielding film and the capacitor lower electrode using the photoresist as an etching mask the material was a light-shielding film and the capacitor lower electrode formed by etching to form a step of forming an interlayer insulating film, a source drain electrode material on an interlayer insulating film,
ソースドレイン電極材料上にフォトレジストを形成し、 A photoresist is formed on the source drain electrode material,
フォトレジストをエッチングマスクに用いてソースドレイン電極材料の膜厚の途中までエッチングし、フォトレジストを加熱処理して軟化させ、さらにフォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングしてソースドレイン電極を形成する工程と、 Etched to the middle of the thickness of the source-drain electrode material using photoresist as an etching mask, it is softened by heating the photoresist, a source drain by etching the source-drain electrode material further using the photoresist as an etching mask forming an electrode,
半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする。 Semiconductor film material and the gate insulating film and a material as the gate electrode material are sequentially formed, a step of forming a photoresist on the gate electrode material, semiconductor film material and the gate insulating film material and the gate electrode by using a photoresist as an etching mask characterized by a step of the material is etched to form the semiconductor film and the gate insulating film and the gate electrode.

【0049】本発明の薄膜トランジスタの製造方法は、 The method of manufacturing a thin film transistor of the present invention,
基板上に遮光膜と容量下部電極となる材料を形成し、遮光膜と容量下部電極となる材料の上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜と容量下部電極となる材料をエッチングして遮光膜と容量下部電極を形成し、層間絶縁膜を形成する工程と、層間絶縁膜上にソースドレイン電極材料を形成し、 Forming a material comprising a light-shielding film and the capacitor lower electrode on a substrate, a photoresist is formed on the material for the light shielding film and the capacitor lower electrode, a light-shielding film and the capacitor lower electrode using the photoresist as an etching mask the material was a light-shielding film and the capacitor lower electrode formed by etching to form a step of forming an interlayer insulating film, a source drain electrode material on an interlayer insulating film,
ソースドレイン電極材料上に第1のフォトレジストを形成し、フォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングし、第1のフォトレジストを除去し、さらにソースドレイン電極材料上に第1 A first photoresist is formed over the source and drain electrode material, a source drain electrode material is etched using the photoresist as an etching mask, first the first photoresist is removed, further the source drain electrode material on
のフォトレジストより小さなパターン寸法の第2のフォトレジストを形成し、第2のフォトレジストをエッチングマスクに用いてソースドレイン電極材料の膜厚の途中までエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする。 Forming a source drain electrode photoresist from a second photoresist pattern smaller dimensions, is etched to the middle of the thickness of the source-drain electrode material using the second photoresist etch mask, semiconductor film material and the gate insulating film and a material as the gate electrode material are sequentially formed, a step of forming a photoresist on the gate electrode material, semiconductor film material and the gate insulating film material and the gate electrode by using a photoresist as an etching mask characterized by a step of the material is etched to form the semiconductor film and the gate insulating film and the gate electrode.

【0050】本発明の薄膜トランジスタの製造方法は、 The method of manufacturing a thin film transistor of the present invention,
基板上に遮光膜と容量下部電極となる材料を形成し、遮光膜と容量下部電極となる材料の上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜と容量下部電極となる材料をエッチングして遮光膜と容量下部電極を形成し、層間絶縁膜を形成する工程と、層間絶縁膜上にソースドレイン電極材料を形成し、 Forming a material comprising a light-shielding film and the capacitor lower electrode on a substrate, a photoresist is formed on the material for the light shielding film and the capacitor lower electrode, a light-shielding film and the capacitor lower electrode using the photoresist as an etching mask the material was a light-shielding film and the capacitor lower electrode formed by etching to form a step of forming an interlayer insulating film, a source drain electrode material on an interlayer insulating film,
ソースドレイン電極材料上に第1のフォトレジストを形成し、フォトレジストをエッチングマスクに用いてソースドレイン電極材料を膜厚の途中までエッチングし、第1のフォトレジストを除去し、さらにソースドレイン電極材料上に第1のフォトレジストより小さなパターン寸法の第2のフォトレジストを形成し、第2のフォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する A first photoresist is formed on the source drain electrode material is etched up to the middle of the thickness of the source drain electrode material using photoresist as an etching mask, the first photoresist is removed, further the source drain electrode material the second photoresist pattern smaller dimensions than the first photoresist is formed on, and forming a source drain electrode by etching the source-drain electrode material using the second photoresist as an etching mask, the semiconductor sequentially forming a film material as the gate insulating film material and the gate electrode material, and forming a photoresist on the gate electrode material, semiconductor film material using the photoresist as an etching mask and the gate insulating film material and a gate electrode material the door is etched to form the semiconductor film and the gate insulating film and a gate electrode 程とを有することを特徴とする。 And having a degree.

【0051】本発明の薄膜トランジスタの製造方法は、 The method of manufacturing a thin film transistor of the present invention,
基板上に遮光膜と容量下部電極となる材料を形成し、遮光膜と容量下部電極となる材料の上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜と容量下部電極となる材料をエッチングして遮光膜と容量下部電極を形成し、層間絶縁膜を形成する工程と、層間絶縁膜上にソースドレイン電極材料を形成し、 Forming a material comprising a light-shielding film and the capacitor lower electrode on a substrate, a photoresist is formed on the material for the light shielding film and the capacitor lower electrode, a light-shielding film and the capacitor lower electrode using the photoresist as an etching mask the material was a light-shielding film and the capacitor lower electrode formed by etching to form a step of forming an interlayer insulating film, a source drain electrode material on an interlayer insulating film,
ソースドレイン電極材料上に第1のフォトレジストを形成し、第1のフォトレジストをエッチングマスクに用いてソースドレイン電極材料の膜厚の途中までエッチングし、第1のフォトレジストを除去し、さらにソースドレイン電極材料上に第1のフォトレジストより大きなパターン寸法の第2のフォトレジストを形成し、第2のフォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形 A first photoresist is formed over the source and drain electrode material, the first photoresist is etched to the middle of the thickness of the source-drain electrode material using an etching mask, removing the first photoresist, further source the second photoresist large pattern size than the first photoresist is formed over the drain electrode material, the step of the second photoresist to form a source drain electrode by etching the source-drain electrode material using the etching mask When sequentially forming a semiconductor film material and the gate insulating film material and the gate electrode material, and forming a photoresist on the gate electrode material, and the semiconductor film material and the gate insulating film material using the photoresist as an etching mask form a semiconductor film and the gate insulating film and a gate electrode and a gate electrode material is etched する工程とを有することを特徴とする。 Characterized by a step of.

【0052】 [0052]

【作用】本発明の薄膜トランジスタにおいては、ソースドレイン電極に段差を設け、その断面形状を階段状にする構造を採用する。 In the thin film transistor of the present invention, a step is provided on the source drain electrode, to adopt a structure that the cross-sectional shape in a stepwise manner. このようにソースドレイン電極に段差を設けると、その上層に設ける半導体膜の段差寸法を減らすことができる。 Thus providing a step on the source drain electrode, it is possible to reduce the level difference of the semiconductor film provided thereon.

【0053】このため、パターニングしたソースドレイン電極の側面領域と基板とにおいては、半導体膜となる被膜の成長方向が異なることに起因する結晶性の乱れを緩和することができる。 [0053] Therefore, in the the side surface region and the substrate of the patterned source and drain electrodes can be the growth direction of the coating comprising the semiconductor film relaxes the crystalline disorder caused by different. したがって薄膜トランジスタの特性、とくにしきい値電圧や移動度の劣化やそのばらつきを小さくすることができる。 Thus characteristics of the thin film transistor, it is possible in particular to reduce the deterioration or the variation in the threshold voltage and mobility.

【0054】さらにソースドレイン電極に段差を設ける本発明の薄膜トランジスタにおいては、ソースドレイン電極上に形成する被膜の段差被覆性が良好となり、ソースドレイン電極の段差領域における断線の発生を抑制し、薄膜トランジスタの素子欠陥の発生を防止することができる。 [0054] In the thin film transistor of the present invention to further provide a step on the source drain electrode, the step coverage of the film formed on the source drain electrode is improved, suppressing the occurrence of disconnection in the step region of the source-drain electrode, a thin film transistor it is possible to prevent the occurrence of device defects.

【0055】 [0055]

【実施例】以下、図面を用いて本発明の実施例における薄膜トランジスタの構造とその製造方法とを説明する。 EXAMPLES Hereinafter, the structure of a thin film transistor in an embodiment of the present invention and its manufacturing method will be described with reference to the drawings.
まずはじめに本発明の実施例における薄膜トランジスタの構造を、図5の断面図を用いて説明する。 Structure of thin film transistors in the first embodiment of the Introduction to the present invention will be described with reference to the sectional view of FIG. 以下の実施例の説明においては、薄膜トランジスタを、絶縁性を有する基板に設ける例で説明する。 In the description of the following examples, a thin film transistor will be described in the examples provided in an insulating substrate.

【0056】図5に示すように、絶縁性を有しガラスからなる基板11上にソースドレイン電極13を設ける。 [0056] As shown in FIG. 5, provided the source drain electrode 13 on the substrate 11 made of glass has an insulating property.
このソースドレイン電極13は、その間に隙間を設けるように配置し、この隙間が薄膜トランジスタのチャネル領域に相当する。 The source and drain electrodes 13, arranged to provide a gap therebetween, this gap corresponding to the channel region of the thin film transistor.

【0057】そしてこのソースドレイン電極13には段差を設け、その断面形状を階段状になるように構成する。 [0057] Then providing a step for the source and drain electrodes 13, configured to be the cross-sectional shape in a stepwise manner. このソースドレイン電極13に設ける段差の寸法は、好ましくはソースドレイン電極13の膜厚の半分程度とする。 Dimensions of the step provided in the source and drain electrodes 13 are preferably about half the thickness of the source and drain electrodes 13. すなわち表面からソースドレイン電極13膜厚のおよそ半分の深さ寸法の段差とする。 I.e. from the surface and the step of approximately half the depth of the source and drain electrodes 13 thickness.

【0058】この段差を有するソースドレイン電極13 [0058] The source drain electrodes 13 having the step
上に半導体膜15を設け、さらにこの半導体膜15上にゲート絶縁膜17を設ける。 The semiconductor film 15 is provided above, further providing the gate insulating film 17 on the semiconductor film 15. 半導体膜15はシリコン膜からなり、このシリコン膜からなる半導体膜15が薄膜トランジスタの活性領域となる。 The semiconductor film 15 is made of a silicon film, a semiconductor film 15 made of the silicon film becomes the active region of a thin film transistor. さらにまた、このゲート絶縁膜17上にゲート電極19を設ける。 Furthermore, providing the gate electrode 19 on the gate insulating film 17.

【0059】このようにゲート電極19の金属と、ゲート絶縁膜17の絶縁膜と、半導体膜15の半導体との構造を有する薄膜トランジスタを構成する。 [0059] constituting such a metal gate electrode 19, the insulating film of the gate insulating film 17, a thin film transistor having a structure of the semiconductor of the semiconductor layer 15.

【0060】本発明の薄膜トランジスタ構造においては、図5に示すように、ソースドレイン電極13に段差を設け、その断面形状を階段状にする。 [0060] In the thin film transistor structure of the present invention, as shown in FIG. 5, a step is provided on the source drain electrode 13, the sectional shape in a stepwise manner. このようにソースドレイン電極13に段差を設けると、その上層に設ける半導体膜15の段差寸法を実質的に減少させることができる。 Thus providing a step on the source drain electrode 13, it is possible to reduce the level difference of the semiconductor layer 15 provided on the upper substantially.

【0061】このため、パターニングしたソースドレイン電極13の側面領域と基板11とにおいては、半導体膜15となる被膜の成長方向が異なることに起因する結晶性の乱れを緩和することができる。 [0061] Therefore, in the side regions of the source and drain electrodes 13 formed by patterning the substrate 11 Metropolitan can growth direction of the film as a semiconductor film 15 to relax the crystalline disorder caused by different. したがって薄膜トランジスタの特性、とくにしきい値電圧や移動度の劣化やそのばらつきを小さくすることができる。 Thus characteristics of the thin film transistor, it is possible in particular to reduce the deterioration or the variation in the threshold voltage and mobility.

【0062】さらにソースドレイン電極13に段差を設ける本発明の薄膜トランジスタにおいては、ソースドレイン電極13上に設ける被膜の段差被覆性が良好となる。 [0062] In the thin film transistor of the present invention to further provide a step on the source drain electrode 13, the step coverage of the coating provided on the source drain electrode 13 is improved. この結果、ソースドレイン電極13の段差領域における、その上層に設ける被膜の断線の発生を防止して、 As a result, by preventing the stepped region of the source-drain electrodes 13, the occurrence of disconnection of a coating provided thereon,
薄膜トランジスタの素子欠陥の発生を抑制することができる。 It is possible to suppress the occurrence of element defect of a thin film transistor.

【0063】つぎに図5に示す薄膜トランジスタの構造を形成するための製造方法を、図1から図5の断面図を用いて説明する。 [0063] Next, manufacturing method for forming the structure of the thin film transistor shown in FIG. 5 will be described with reference to cross-sectional views of FIGS. 1-5.

【0064】はじめに図1に示すように、絶縁性を有するガラスからなる基板11上の全面に、ソースドレイン電極13材料として、酸化インジウムスズ(ITO)膜からなる透明導電膜を形成する。 [0064] First, as shown in FIG. 1, the entire surface of the substrate 11 made of glass having an insulating property, as a source drain electrode 13 material to form a transparent conductive film made of indium tin oxide (ITO) film. この酸化インジウムスズ膜は、スパッタリング装置を用いて、200nmの膜厚で形成する。 The indium tin oxide film, using a sputtering apparatus to form a film thickness of 200 nm.

【0065】その後、酸化インジウムスズ膜上の全面に回転塗布法を用いて、感光性材料であるフォレジスト2 [0065] Then, using a spin coating method on the whole surface of the indium tin oxide film, a photosensitive material follower resist 2
7を形成する。 7 to the formation. その後、所定のフォトマスクを用いて露光処理と現像処理とを行い、フォレジスト27をソースドレイン電極13のパターン形状にパターニングする。 Thereafter, a development process and an exposure process using a predetermined photo mask, patterning the follower resist 27 to the pattern of the source drain electrode 13.

【0066】その後、このパターニングしたフォトレジスト27をエッチングマスクとして用いて、反応性イオンエッチング法にて酸化インジウムスズ膜をパターニングしてソースドレイン電極13を形成する。 [0066] Then, the photoresist 27 was thus patterned as an etching mask, and patterned indium tin oxide film to form a source drain electrode 13 by reactive ion etching.

【0067】この酸化インジウムスズ膜の反応性イオンエッチング処理は、反応ガスとしてメタン(CH 4 )と四塩化炭素(CCl 4 )と水素(H 2 )との混合ガスを用いて行う。 [0067] Reactive ion etching of the indium tin oxide film is performed using a mixed gas of methane and (CH 4) and carbon tetrachloride (CCl 4) and hydrogen (H 2) as the reaction gas. あるいは塩化第2鉄(FeCl 3 )と塩酸(HCl)の水溶液を利用する湿式エッチング法にて、 Alternatively by a wet etching method using an aqueous solution of ferric chloride (FeCl 3) and hydrochloric acid (HCl),
ソースドレイン電極13材料をエッチングすることもできる。 The source and drain electrodes 13 material can also be etched.

【0068】つぎに図2に示すように、ソースドレイン電極13上のフォトレジスト27のアッシング処理を行い、フォトレジスト27のパターン寸法を小さくする。 [0068] Next, as shown in FIG. 2, ashing process of the photoresist 27 on the source drain electrode 13, to reduce the pattern size of the photoresist 27.
このフォトレジスト27は、アッシング処理により、 The photoresist 27 by ashing,
0.1μmから0.2μmだけはじめの寸法より小さくする。 Smaller than the dimension of the just beginning 0.2μm from 0.1 [mu] m.

【0069】このパターン寸法を小さくするアッシング処理の時間を制御することにより、前述の寸法である0.1μmから0.2μm、フォトレジスト27のパターン寸法を小さくする。 [0069] By controlling the time of ashing treatment to reduce the pattern dimensions, smaller 0.2 [mu] m, the pattern dimension of the photoresist 27 from 0.1μm is the size of the above.

【0070】このアッシング処理は、排気手段により真空排気したドライエッチング装置内に100sccm〜 [0070] The ashing, 100 seem to in the dry etching apparatus was evacuated by an evacuation means
1000sccmの流量で酸素(O 2 )を導入し、装置内圧力を100mTorr〜300mTorrとして、 Introducing oxygen (O 2) at a flow rate of 1000 sccm, an apparatus pressure as 100MTorr~300mTorr,
これに13.56MHzの発振周波数の高周波電力を1 This high-frequency power of 13.56MHz oscillation frequency 1
00W〜500Wで印加して生成するプラズマを用いて行う。 It carried out using a plasma generated by applying at 00W~500W.

【0071】このアッシング処理によって、フォトレジスト27のパターン寸法を小さくする寸法はアッシング時間により制御する。 [0071] By this ashing, the dimensions to reduce the pattern size of the photoresist 27 is controlled by ashing time.

【0072】つぎに図3に示すように、このパターン寸法を小さくしたフォトレジスト27をエッチングマスクに用いて、このフォトレジストから露出しているソースドレイン電極13をエッチングして、ソースドレイン電極13に段差を形成する。 [0072] Then, as shown in FIG. 3, a photoresist 27 having a small pattern size as an etching mask, the source and drain electrodes 13 exposed from the photoresist is etched, the source drain electrode 13 forming a step.

【0073】この段差をソースドレイン電極13に形成するためのエッチング処理は、前述の、反応ガスとしてメタン(CH 4 )と四塩化炭素(CCl 4 )と水素(H [0073] etching process for forming the stepped source drain electrodes 13, the aforementioned methane as a reaction gas (CH 4) and carbon tetrachloride (CCl 4) and hydrogen (H
2 )との混合ガスを用いる反応性イオンエッチング法にて行えばよい。 2) it may be performed by reactive ion etching method using a mixed gas of.

【0074】その後、ソースドレイン電極13をパターニングするためのエッチングマスクとして用いたフォトレジスト27を除去する。 [0074] Then, the photoresist is removed 27 used as an etching mask for patterning the source drain electrode 13. フォトレジスト27の除去は、硫酸(H 2 SO 4 )と過酸化水素(H 22 )との混合溶液を用いる。 Removal of the photoresist 27, a mixed solution of sulfuric acid (H 2 SO 4) and hydrogen peroxide (H 2 O 2).

【0075】つぎに図4に示すように、基板11の全面に非単結晶シリコンからなる半導体膜15材料を150 [0075] Next, as shown in FIG. 4, the semiconductor film 15 material consisting entirely a non-single-crystal silicon substrate 11 150
nmの膜厚で形成する。 nm of the film is formed in thickness. この半導体膜15材料は、反応ガスとしてモノシラン(SiH 4 )を使用し、プラズマ化学的気相成長装置を用いることにより形成する。 The semiconductor film 15 material, using monosilane (SiH 4) as a reaction gas, formed by using a plasma chemical vapor deposition apparatus.

【0076】その後、半導体膜15材料上の全面に酸化シリコン(SiO 2 )膜からなるゲート絶縁膜17を1 [0076] Thereafter, the entire surface silicon oxide of the semiconductor film 15 on the material (SiO 2) gate insulating film 17 made of film 1
00nmの膜厚で形成する。 It is formed with a film thickness of 00nm. このゲート絶縁膜17は、 The gate insulating film 17,
反応ガスとしてモノシラン(SiH 4 )と酸素(O 2 Monosilane as a reaction gas (SiH 4) and oxygen (O 2)
とを使用し、プラズマ化学的気相成長装置を用いることにより形成する。 Using the preparative, formed by using a plasma chemical vapor deposition apparatus.

【0077】その後、ゲート絶縁膜17材料上の全面にモリブデン(Mo)膜からなるゲート電極19材料を2 [0077] Thereafter, the entire surface of the gate insulating film 17 on the material of the gate electrode 19 material made of molybdenum (Mo) film 2
00nmの膜厚で形成する。 It is formed with a film thickness of 00nm. このモリブデン膜は、スパッタリング装置を用いて形成する。 The molybdenum film is formed using a sputtering apparatus.

【0078】その後、ゲート電極19材料上の全面に回転塗布法を用いて、感光性材料であるフォレジスト27 [0078] Thereafter, follower resist 27 by using a spin coating over the entire surface of the gate electrode 19 material is a photosensitive material
を形成する。 To form. その後、所定のフォトマスクを用いて露光処理と現像処理とを行い、フォレジスト27をゲート電極19のパターン形状にパターニングする。 Thereafter, a development process and an exposure process using a predetermined photo mask, patterning the follower resist 27 to the pattern of the gate electrode 19.

【0079】つぎに図5に示すように、このパターニングしたフォトレジスト27をエッチングマスクとして用いて、湿式エッチング法にてモリブデン膜をパターニングしてゲート電極19を形成する。 [0079] Then, as shown in FIG. 5, the photoresist 27 it was thus patterned as an etching mask to form a gate electrode 19 by patterning the molybdenum film by a wet etching method.

【0080】このモリブデン膜からなるゲート電極19 [0080] The gate electrode 19 made of the molybdenum film
の湿式エッチング処理は、エッチング液としてリン酸(H 3 PO 4 )と硝酸(HNO 3 )と酢酸(CH 3 CO Wet etching process, phosphoric acid as an etchant (H 3 PO 4) and nitric acid (HNO 3) and acetic acid (CH 3 CO
OH)との混合溶液を用いて行う。 It performed using a mixed solution of OH).

【0081】その後、フォトレジスト27をエッチングマスクに用いて、ゲート絶縁膜17材料と半導体膜15 [0081] Then, using the photoresist 27 as an etching mask, the gate insulating film 17 material and the semiconductor film 15
材料とを反応性イオンエッチング法によってパターニングして、ゲート絶縁膜17と半導体膜15とを形成する。 The material is patterned by reactive ion etching to form a gate insulating film 17 and the semiconductor film 15.

【0082】このゲート絶縁膜17材料と半導体膜15 [0082] The gate insulating film 17 material and the semiconductor film 15
材料との反応性イオンエッチング処理は、エッチングガスとして六フッ化イオウ(SF 6 )と酸素(O 2 )との混合ガスを用いて行う。 Reactive ion etching process with the material is performed using a mixed gas of sulfur hexafluoride and (SF 6) and oxygen (O 2) as etching gas.

【0083】このように本発明の薄膜トランジスタの製造方法においては、ソースドレイン電極13材料上に形成するフォトレジスト27をアッシング処理してそのパターン寸法を小さくし、段差を有するソースドレイン電極13を形成している。 [0083] In the method for fabricating the thin film transistor of this invention, to reduce the pattern size of the photoresist 27 to form the source and drain electrodes 13 on the material by ashing, to form a source drain electrode 13 having the step ing.

【0084】このため本発明では、半導体膜15となる被膜の成長方向が異なることに起因する結晶性の乱れを緩和することができ、薄膜トランジスタのしきい値電圧や移動度の劣化やそのばらつきを小さくすることができる。 [0084] Therefore, in this invention, can be the growth direction of the film as a semiconductor film 15 to relax the crystalline disorder caused by different, deterioration and the variation in the threshold voltage and mobility of the thin film transistor it can be reduced. さらに、ソースドレイン電極13上に設ける被膜の段差被覆性が良好となり、ソースドレイン電極13の段差領域における断線の発生を防止して、薄膜トランジスタの素子欠陥の発生を抑制することができる。 Furthermore, the step coverage of the coating provided on the source drain electrode 13 is improved, to prevent the occurrence of disconnection in the step region of the source-drain electrode 13, it is possible to suppress the occurrence of element defect of a thin film transistor.

【0085】つぎにソースドレイン電極13に段差を形成するための以上の説明とは異なる実施例における薄膜トランジスタの製造方法を、図6から図8と図4と図5 [0085] The following method for manufacturing the thin film transistor in a different example from the above description in order to form a step on the source drain electrode 13, FIGS. 8 and 4 from 6 5
とを用いて説明する。 It will be described with reference to the door.

【0086】はじめに図6に示すように、絶縁性を有するガラスからなる基板11上の全面に、ソースドレイン電極13材料として、酸化インジウムスズ(ITO)膜からなる透明導電膜を形成する。 [0086] First, as shown in FIG. 6, on the entire surface of the substrate 11 made of glass having an insulating property, as a source drain electrode 13 material to form a transparent conductive film made of indium tin oxide (ITO) film. この酸化インジウムスズ膜からなる透明導電膜は、膜厚200nmの膜厚でスパッタリング装置を用いて形成する。 The transparent conductive film made of indium tin oxide film is formed using a sputtering apparatus in film thickness of the film thickness of 200 nm.

【0087】その後、酸化インジウムスズ膜上の全面に回転塗布法を用いて、感光性材料であるフォレジスト2 [0087] Then, using a spin coating method on the whole surface of the indium tin oxide film, a photosensitive material follower resist 2
7を形成する。 7 to the formation. その後、所定のフォトマスクを用いて露光処理と現像処理とを行って、フォレジスト27をソースドレイン電極13のパターン形状にパターン形成する。 Thereafter, by performing a development process and an exposure process using a predetermined photo mask, to pattern the follower resist 27 to the pattern of the source drain electrode 13.

【0088】その後、このパターン形成したフォトレジスト27をエッチングマスクとして用いて、反応性イオンエッチング法にて酸化インジウムスズ膜を、その膜厚の半分である100nmエッチングする。 [0088] Thereafter, a photoresist 27 which is the pattern formed by using as an etching mask, the indium tin oxide film by reactive ion etching to 100nm etching is half the thickness thereof. ここでソースドレイン電極13材料をエッチングした寸法が段差に相当する。 Here dimensions etching the source and drain electrodes 13 material corresponds to the step.

【0089】この酸化インジウムスズ膜の反応性イオンエッチング処理は、反応ガスとしてメタン(CH 4 )と四塩化炭素(CCl 4 )と水素(H 2 )との混合ガスを用いて行う。 [0089] Reactive ion etching of the indium tin oxide film is performed using a mixed gas of methane and (CH 4) and carbon tetrachloride (CCl 4) and hydrogen (H 2) as the reaction gas.

【0090】つぎに図7に示すように、ソースドレイン電極13材料の上のフォトレジスト27のアッシング処理を行い、このフォトレジスト27のパターン寸法を小さくする。 [0090] Next, as shown in FIG. 7, ashing process of the photoresist 27 on the source and drain electrodes 13 material, to reduce the pattern size of the photoresist 27. このアッシング処理によりフォトレジスト2 Photoresist 2 by the ashing process
7は、はじめのパターン寸法より0.1μmから0.2 7 from 0.1μm than the pattern size of the initially 0.2
μmだけ小さくなる。 μm only smaller. このパターン寸法を小さくするアッシング処理時間を制御して、パターン寸法の小さなフォトレジスト27を形成する。 By controlling the ashing time to reduce the pattern dimensions, form small photo-resist 27 of pattern dimension.

【0091】このアッシング処理は、排気手段により真空排気したドライエッチング装置内に100sccm〜 [0091] The ashing, 100 seem to in the dry etching apparatus was evacuated by an evacuation means
1000sccmの流量で酸素(O 2 )を導入し、装置内圧力を100mTorr〜300mTorrとして、 Introducing oxygen (O 2) at a flow rate of 1000 sccm, an apparatus pressure as 100MTorr~300mTorr,
これに13.56MHzの発振周波数の高周波電力を1 This high-frequency power of 13.56MHz oscillation frequency 1
00W〜500Wで印加して生成するプラズマを用いて行う。 It carried out using a plasma generated by applying at 00W~500W.

【0092】このアッシング処理によって、フォトレジスト27のパターン寸法を小さくする寸法はアッシング時間により制御する。 [0092] By this ashing, the dimensions to reduce the pattern size of the photoresist 27 is controlled by ashing time.

【0093】つぎに図8に示すように、このパターン寸法を小さくしたフォトレジスト27をエッチングマスクに用いて、このフォトレジストから露出しているソースドレイン電極13材料をエッチングして、段差を有するソースドレイン電極13を形成する。 [0093] Next, as shown in FIG. 8, a photoresist 27 having a small pattern size as an etching mask to etch the source and drain electrodes 13 material exposed from the photoresist, a source having a step forming a drain electrode 13.

【0094】この段差をソースドレイン電極13に形成するためのエッチング処理は、前述の、反応ガスとしてメタン(CH 4 )と四塩化炭素(CCl 4 )と水素(H [0094] etching process for forming the stepped source drain electrodes 13, the aforementioned methane as a reaction gas (CH 4) and carbon tetrachloride (CCl 4) and hydrogen (H
2 )との混合ガスを用いる反応性イオンエッチング法にて行えばよい。 2) it may be performed by reactive ion etching method using a mixed gas of.

【0095】このソースドレイン電極13材料をエッチングして、段差を有するソースドレイン電極13を形成する反応性イオンエッチング処理においては、エッチングを行うイオンは基板11表面に対してほぼ垂直にソースドレイン電極13材料に入射する。 [0095] The source and drain electrode 13 material is etched in a reactive ion etching process to form the source and drain electrodes 13 having a step is substantially perpendicular to the source-drain electrode with respect to ions substrate 11 surface to be etched 13 incident on the material.

【0096】この結果、図7に示すソースドレイン電極13材料を、その膜厚の半分をエッチングしたパターン形状を維持したまま、ソースドレイン電極13材料をパターニングすることができ、ソースドレイン電極13にその膜厚の半分の段差を形成することができる。 [0096] As a result, the source drain electrode 13 material shown in FIG. 7, while maintaining the pattern shape obtained by etching the half of its thickness, it is possible to pattern the source and drain electrodes 13 material, its source and drain electrodes 13 it is possible to form the half of the step of film thickness.

【0097】その後、ソースドレイン電極13をパターニングするためのエッチングマスクとして用いたフォトレジスト27を除去する。 [0097] Then, the photoresist is removed 27 used as an etching mask for patterning the source drain electrode 13. フォトレジスト27の除去は、硫酸(H 2 SO 4 )と過酸化水素(H 22 )との混合溶液を用いる。 Removal of the photoresist 27, a mixed solution of sulfuric acid (H 2 SO 4) and hydrogen peroxide (H 2 O 2).

【0098】つぎに図4に示すように、基板11の全面に非単結晶シリコン膜からなる半導体膜15材料を15 [0098] Next, as shown in FIG. 4, the semiconductor film 15 material of non-single-crystal silicon film on the entire surface of the substrate 11 15
0nmの膜厚で形成する。 It is formed with a film thickness of 0nm. この半導体膜15材料は、反応ガスとしてモノシラン(SiH 4 )を使用し、プラズマ化学的気相成長装置を用いることにより形成する。 The semiconductor film 15 material, using monosilane (SiH 4) as a reaction gas, formed by using a plasma chemical vapor deposition apparatus.

【0099】その後、半導体膜15材料上の全面に酸化シリコン(SiO 2 )膜からなるゲート絶縁膜17を1 [0099] Thereafter, the entire surface silicon oxide of the semiconductor film 15 on the material (SiO 2) gate insulating film 17 made of film 1
00nmの膜厚で形成する。 It is formed with a film thickness of 00nm. このゲート絶縁膜17は、 The gate insulating film 17,
反応ガスとしてモノシラン(SiH 4 )と酸素(O 2 Monosilane as a reaction gas (SiH 4) and oxygen (O 2)
とを用いるプラズマ化学的気相成長装置により形成する。 Formed by a plasma chemical vapor deposition apparatus used and.

【0100】その後、ゲート絶縁膜17材料上の全面にモリブデン(Mo)膜からなるゲート電極19材料を、 [0100] Thereafter, the entire surface of the gate insulating film 17 on the material of the gate electrode 19 material made of molybdenum (Mo) film,
スパッタリング装置を用いて200nmの膜厚で形成する。 It is formed in a thickness of 200nm using a sputtering device.

【0101】その後、ゲート電極19材料上の全面に回転塗布法を用いて、感光性材料であるフォレジスト27 [0102] Thereafter, follower resist 27 by using a spin coating over the entire surface of the gate electrode 19 material is a photosensitive material
を形成する。 To form. その後、所定のフォトマスクを用いて露光処理と現像処理とを行い、フォレジスト27をゲート電極19のパターン形状にパターニングする。 Thereafter, a development process and an exposure process using a predetermined photo mask, patterning the follower resist 27 to the pattern of the gate electrode 19.

【0102】つぎに図5に示すように、このパターニングしたフォトレジスト27をエッチングマスクとして用いて、湿式エッチング法にてモリブデン膜をパターニングしてゲート電極19を形成する。 [0102] Next, as shown in FIG. 5, the photoresist 27 was thus patterned as an etching mask to form a gate electrode 19 by patterning the molybdenum film by a wet etching method.

【0103】このモリブデン膜からなるゲート電極19 [0103] The gate electrode 19 made of the molybdenum film
の湿式エッチング処理は、エッチング液としてリン酸(H 3 PO 4 )と硝酸(HNO 3 )と酢酸(CH 3 CO Wet etching process, phosphoric acid as an etchant (H 3 PO 4) and nitric acid (HNO 3) and acetic acid (CH 3 CO
OH)との混合溶液を用いて行う。 It performed using a mixed solution of OH).

【0104】その後、フォトレジスト27をエッチングマスクに用いて、ゲート絶縁膜17材料と半導体膜15 [0104] Then, using the photoresist 27 as an etching mask, the gate insulating film 17 material and the semiconductor film 15
材料とを反応性イオンエッチング法によってパターニングして、ゲート絶縁膜17と半導体膜15とを形成する。 The material is patterned by reactive ion etching to form a gate insulating film 17 and the semiconductor film 15.

【0105】このゲート絶縁膜17材料と半導体膜15 [0105] The gate insulating film 17 material and the semiconductor film 15
材料との反応性イオンエッチング処理は、エッチングガスとして六フッ化イオウ(SF 6 )と酸素(O 2 )との混合ガスを用いて行う。 Reactive ion etching process with the material is performed using a mixed gas of sulfur hexafluoride and (SF 6) and oxygen (O 2) as etching gas.

【0106】このように本発明の薄膜トランジスタの製造方法においては、ソースドレイン電極13材料上に形成するフォトレジスト27をアッシング処理してそのパターン寸法を小さくし、段差を有するソースドレイン電極13を形成している。 [0106] In the method for fabricating the thin film transistor of this invention, to reduce the pattern size of the photoresist 27 to form the source and drain electrodes 13 on the material by ashing, to form a source drain electrode 13 having the step ing.

【0107】このため本発明では、半導体膜15となる被膜の成長方向が異なることに起因する結晶性の乱れを緩和することができ、薄膜トランジスタのしきい値電圧や移動度の劣化やそのばらつきを小さくすることができる。 [0107] Therefore, in this invention, can be the growth direction of the film as a semiconductor film 15 to relax the crystalline disorder caused by different, deterioration and the variation in the threshold voltage and mobility of the thin film transistor it can be reduced. さらに、ソースドレイン電極13上に設ける被膜の段差被覆性が良好となり、ソースドレイン電極13の段差領域における断線の発生を防止して、薄膜トランジスタの素子欠陥の発生を抑制することができる。 Furthermore, the step coverage of the coating provided on the source drain electrode 13 is improved, to prevent the occurrence of disconnection in the step region of the source-drain electrode 13, it is possible to suppress the occurrence of element defect of a thin film transistor.

【0108】つぎにソースドレイン電極13に段差を形成するための以上の説明とは異なる実施例における薄膜トランジスタの製造方法を、図9から図11と図4と図5とを用いて説明する。 [0108] Then the method for manufacturing the thin film transistor in a different example from the above description in order to form a step on the source drain electrode 13 will be described with reference to FIGS. 11 and FIGS. 4 and 5 from FIG.

【0109】はじめに図9に示すように、絶縁性を有するガラスからなる基板11上の全面に、ソースドレイン電極13材料として、酸化インジウムスズ(ITO)膜からなる透明導電膜を形成する。 [0109] First, as shown in FIG. 9, on the entire surface of the substrate 11 made of glass having an insulating property, as a source drain electrode 13 material to form a transparent conductive film made of indium tin oxide (ITO) film. この酸化インジウムスズ膜からなる透明導電膜は、膜厚200nmの膜厚でスパッタリング装置を用いて形成する。 The transparent conductive film made of indium tin oxide film is formed using a sputtering apparatus in film thickness of the film thickness of 200 nm.

【0110】その後、酸化インジウムスズ膜上の全面に回転塗布法を用いて、感光性材料であるフォレジスト2 [0110] Then, using a spin coating method on the whole surface of the indium tin oxide film, a photosensitive material follower resist 2
7を形成する。 7 to the formation. その後、所定のフォトマスクを用いて露光処理と現像処理とを行って、フォレジスト27をソースドレイン電極13のパターン形状にパターン形成する。 Thereafter, by performing a development process and an exposure process using a predetermined photo mask, to pattern the follower resist 27 to the pattern of the source drain electrode 13.

【0111】その後、このパターニングしたフォトレジスト27をエッチングマスクとして用いて、反応性イオンエッチング法にて酸化インジウムスズ膜を、その膜厚の半分である100nmエッチングする。 [0111] Then, the photoresist 27 was thus patterned as an etching mask, the indium tin oxide film by reactive ion etching to 100nm etching is half the thickness thereof. ここでソースドレイン電極13材料をエッチングした寸法が段差に相当する。 Here dimensions etching the source and drain electrodes 13 material corresponds to the step.

【0112】この酸化インジウムスズ膜の反応性イオンエッチング処理は、反応ガスとしてメタン(CH 4 )と四塩化炭素(CCl 4 )と水素(H 2 )との混合ガスを用いて行う。 [0112] Reactive ion etching of the indium tin oxide film is performed using a mixed gas of methane and (CH 4) and carbon tetrachloride (CCl 4) and hydrogen (H 2) as the reaction gas.

【0113】つぎに図10に示すように、ソースドレイン電極13材料の上のフォトレジスト27の加熱処理を行い、このフォトレジスト27を軟化させてエッチングしたソースドレイン電極13材料上に垂らすようにする。 [0113] Next, as shown in FIG. 10, heat treatment is performed for the photoresist 27 above the source drain electrode 13 material, the photoresist 27 is softened so that swag the etched source and drain electrodes 13 on the material . このときの加熱処理はフォトレジスト27が炭化しないで軟化する温度で行う。 Heat treatment at this time is carried out at a temperature which softens in the photoresist 27 is not carbonized.

【0114】このときの加熱処理はフォトレジスト27 [0114] The heat treatment is photoresist in this case 27
が炭化しないで軟化する温度である180℃から200 200 but from 180 ° C. is a temperature which softens without carbonized
℃で行う。 ℃ carried out at. このフォトレジスト27の軟化処理によってフォトレジスト27は、はじめのパターン寸法より0. The photoresist 27 by the softening process of the photoresist 27, 0 than the pattern size of the first.
1μmから0.2μmだけ大きくなる。 It increases from 1μm only 0.2μm.

【0115】つぎに図11に示すように、軟化させパターン寸法を大きくしたフォトレジスト27をエッチングマスクに用いて、このフォトレジストから露出しているソースドレイン電極13材料をエッチングして、ソースドレイン電極13に段差を形成する。 [0115] Next, as shown in FIG. 11, a photoresist 27 having an increased pattern dimensions is softened by using the etching mask, the source and drain electrodes 13 material exposed from the photoresist is etched, the source drain electrode 13 forming a step.

【0116】この段差をソースドレイン電極13に形成するためのエッチング処理は、前述の、反応ガスとしてメタン(CH 4 )と四塩化炭素(CCl 4 )と水素(H [0116] etching process for forming the stepped source drain electrodes 13, the aforementioned methane as a reaction gas (CH 4) and carbon tetrachloride (CCl 4) and hydrogen (H
2 )との混合ガスを用いる反応性イオンエッチング法にて行えばよい。 2) it may be performed by reactive ion etching method using a mixed gas of. あるいは塩化第2鉄(FeCl 3 )と塩酸(HCl)の水溶液を利用する湿式エッチング法にて、ソースドレイン電極13材料をエッチングして、段差を有するソースドレイン電極13を形成することもできる。 Alternatively by a wet etching method using an aqueous solution of ferric chloride (FeCl 3) and hydrochloric acid (HCl), a source drain electrode 13 material by etching, it is possible to form the source and drain electrodes 13 having a stepped portion.

【0117】その後、ソースドレイン電極13をパターニングするためのエッチングマスクとして用いたフォトレジスト27を除去する。 [0117] Then, the photoresist is removed 27 used as an etching mask for patterning the source drain electrode 13. フォトレジスト27の除去は、硫酸(H 2 SO 4 )と過酸化水素(H 22 )との混合溶液を用いる。 Removal of the photoresist 27, a mixed solution of sulfuric acid (H 2 SO 4) and hydrogen peroxide (H 2 O 2). あるいは反応ガスとして酸素(O Or oxygen as a reaction gas (O
2 )を用いたアッシング処理により、フォトレジスト2 By ashing using 2), the photoresist 2
7を除去してもよい。 7 may be removed.

【0118】つぎに図4に示すように、基板11の全面に非単結晶シリコン膜からなる半導体膜15材料を15 [0118] Next, as shown in FIG. 4, the semiconductor film 15 material of non-single-crystal silicon film on the entire surface of the substrate 11 15
0nmの膜厚で形成する。 It is formed with a film thickness of 0nm. この半導体膜15材料は、反応ガスとしてモノシラン(SiH 4 )使用し、プラズマ化学的気相成長装置を用いることにより形成する。 The semiconductor film 15 material, as a reaction gas monosilane (SiH 4) is used, formed by using a plasma chemical vapor deposition apparatus.

【0119】その後、半導体膜15材料上の全面に酸化シリコン(SiO 2 )膜からなるゲート絶縁膜17を1 [0119] Thereafter, the entire surface silicon oxide of the semiconductor film 15 on the material (SiO 2) gate insulating film 17 made of film 1
00nmの膜厚で形成する。 It is formed with a film thickness of 00nm. このゲート絶縁膜17は、 The gate insulating film 17,
反応ガスとしてモノシラン(SiH 4 )と酸素(O 2 Monosilane as a reaction gas (SiH 4) and oxygen (O 2)
とを用いるプラズマ化学的気相成長装置により形成する。 Formed by a plasma chemical vapor deposition apparatus used and.

【0120】その後、ゲート絶縁膜17材料上の全面にモリブデン(Mo)膜からなるゲート電極19材料を、 [0120] Thereafter, the entire surface of the gate insulating film 17 on the material of the gate electrode 19 material made of molybdenum (Mo) film,
スパッタリング装置を用いて200nmの膜厚で形成する。 It is formed in a thickness of 200nm using a sputtering device.

【0121】その後、ゲート電極19材料上の全面に回転塗布法を用いて、感光性材料であるフォレジスト27 [0121] Thereafter, follower resist 27 by using a spin coating over the entire surface of the gate electrode 19 material is a photosensitive material
を形成する。 To form. その後、所定のフォトマスクを用いて露光処理と現像処理とを行い、フォレジスト27をゲート電極19のパターン形状にパターニングする。 Thereafter, a development process and an exposure process using a predetermined photo mask, patterning the follower resist 27 to the pattern of the gate electrode 19.

【0122】つぎに図5に示すように、このパターニングしたフォトレジスト27をエッチングマスクとして用いて、湿式エッチング法にてモリブデン膜をパターニングしてゲート電極19を形成する。 [0122] Next, as shown in FIG. 5, the photoresist 27 was thus patterned as an etching mask to form a gate electrode 19 by patterning the molybdenum film by a wet etching method.

【0123】このモリブデン膜からなるゲート電極19 [0123] The gate electrode 19 made of the molybdenum film
の湿式エッチング処理は、エッチング液としてリン酸(H 3 PO 4 )と硝酸(HNO 3 )と酢酸(CH 3 CO Wet etching process, phosphoric acid as an etchant (H 3 PO 4) and nitric acid (HNO 3) and acetic acid (CH 3 CO
OH)との混合溶液を用いて行う。 It performed using a mixed solution of OH).

【0124】その後、フォトレジスト27をエッチングマスクに用いて、ゲート絶縁膜17材料と半導体膜15 [0124] Then, using the photoresist 27 as an etching mask, the gate insulating film 17 material and the semiconductor film 15
材料とを反応性イオンエッチング法によってパターニングして、ゲート絶縁膜17と半導体膜15とを形成する。 The material is patterned by reactive ion etching to form a gate insulating film 17 and the semiconductor film 15.

【0125】このゲート絶縁膜17材料と半導体膜15 [0125] The gate insulating film 17 material and the semiconductor film 15
材料との反応性イオンエッチング処理は、エッチングガスとして六フッ化イオウ(SF 6 )と酸素(O 2 )との混合ガスを用いて行う。 Reactive ion etching process with the material is performed using a mixed gas of sulfur hexafluoride and (SF 6) and oxygen (O 2) as etching gas.

【0126】このように本発明の薄膜トランジスタの製造方法においては、ソースドレイン電極13材料上に形成するフォトレジスト27を軟化させてそのパターン寸法を大きくし、段差を有するソースドレイン電極13を形成している。 [0126] In the method for fabricating the thin film transistor of this invention, to increase the pattern size to soften the photoresist 27 to form the source and drain electrodes 13 on the material, to form a source drain electrode 13 having the step there.

【0127】このため本発明では、半導体膜15となる被膜の成長方向が異なることに起因する結晶性の乱れを緩和することができ、薄膜トランジスタのしきい値電圧や移動度の劣化やそのばらつきを小さくすることができる。 [0127] Therefore, in this invention, can be the growth direction of the film as a semiconductor film 15 to relax the crystalline disorder caused by different, deterioration and the variation in the threshold voltage and mobility of the thin film transistor it can be reduced. さらに、ソースドレイン電極13上に設ける被膜の段差被覆性が良好となり、ソースドレイン電極13の段差領域における断線の発生を抑制し、薄膜トランジスタの素子欠陥の発生を防止することができる。 Furthermore, the step coverage of the coating provided on the source drain electrode 13 is improved, suppressing the occurrence of disconnection in the step region of the source-drain electrode 13, it is possible to prevent the occurrence of element defect of a thin film transistor.

【0128】つぎにソースドレイン電極13に段差を形成するための以上の説明とは異なる実施例における薄膜トランジスタの製造方法を、図12から図14と図4と図5を用いて説明する。 [0128] Then the method for manufacturing the thin film transistor in a different example from the above description in order to form a step on the source drain electrode 13 will be described with reference to FIGS. 14 and FIGS. 4 and 5. FIG 12.

【0129】はじめに図12に示すように、絶縁性を有するガラスからなる基板11上の全面に、ソースドレイン電極13材料として、酸化インジウムスズ膜からなる透明導電膜を形成する。 [0129] First, as shown in FIG. 12, the entire surface of the substrate 11 made of glass having an insulating property, as a source drain electrode 13 material to form a transparent conductive film made of indium tin oxide film. この酸化インジウムスズ膜は、 The indium tin oxide film,
200nmの膜厚でスパッタリング装置を用いて形成する。 Formed by a sputtering device in a film thickness of 200 nm.

【0130】その後、酸化インジウムスズ膜上の全面に回転塗布法を用いて、感光性材料である第1のフォレジスト29を形成する。 [0130] Then, using a spin coating method on the whole surface of the indium tin oxide film, forming a first follower resist 29 which is a photosensitive material. その後、所定のフォトマスクを用いて露光処理と現像処理とを行って、第1のフォレジスト29をソースドレイン電極13のパターン形状にパターン形成する。 Thereafter, by performing a development process and an exposure process using a predetermined photo mask, patterning the first follower resist 29 to the pattern of the source drain electrode 13.

【0131】その後、このパターニングした第1のフォトレジスト29をエッチングマスクとして用いて、反応性イオンエッチング法にて酸化インジウムスズ膜をパターニングしてソースドレイン電極13を形成する。 [0131] Thereafter, the first photoresist 29 and the patterned as an etching mask to form a source drain electrode 13 by patterning the indium tin oxide film by reactive ion etching.

【0132】この酸化インジウムスズ膜の反応性イオンエッチング処理は、反応ガスとしてメタン(CH 4 )と四塩化炭素(CCl 4 )と水素(H 2 )との混合ガスを用いて行う。 [0132] Reactive ion etching of the indium tin oxide film is performed using a mixed gas of methane and (CH 4) and carbon tetrachloride (CCl 4) and hydrogen (H 2) as the reaction gas. あるいは塩化第2鉄(FeCl 3 )と塩酸(HCl)の水溶液を利用する湿式エッチング法にて、 Alternatively by a wet etching method using an aqueous solution of ferric chloride (FeCl 3) and hydrochloric acid (HCl),
ソースドレイン電極13材料をエッチングして、ソースドレイン電極13を形成することもできる。 The source and drain electrodes 13 material by etching, it is possible to form the source and drain electrodes 13.

【0133】その後、ソースドレイン電極13をパターニングするためのエッチングマスクとして用いた第1のフォトレジスト29を除去する。 [0133] Then, removing the first photoresist 29 used as the etching mask for patterning the source drain electrode 13. この第1のフォトレジスト29の除去は、硫酸(H 2 SO 4 )と過酸化水素(H 22 )との混合溶液を用いて行う。 The removal of the first photoresist 29 is performed using a mixed solution of sulfuric acid (H 2 SO 4) and hydrogen peroxide (H 2 O 2).

【0134】つぎに図13に示すように、基板11の全面に回転塗布法を用いて、感光性材料である第2のフォレジスト31を形成する。 [0134] Next, as shown in FIG. 13, the entire surface of the substrate 11 using a spin coating method to form a second follower resist 31 which is a photosensitive material. その後、所定のフォトマスクを用いて露光処理と現像処理とを行って、第2のフォレジスト31をソースドレイン電極13のパターン形状にパターン形成する。 Thereafter, by performing a development process and an exposure process using a predetermined photo mask, patterning the second follower resist 31 to the pattern of the source drain electrode 13.

【0135】このとき第2のフォレジスト31のパターン寸法は、第1のフォレジスト29より0.1μmから0.2μm小さくパターン形成する。 [0135] pattern dimension of the second follower resist 31 at this time, 0.2 [mu] m smaller patterned from 0.1μm than the first follower resist 29.

【0136】つぎに図14に示すように、パターン寸法を小さく形成した第2のフォトレジスト31をエッチングマスクに用いて、この第2のフォトレジスト31から露出しているソースドレイン電極13をエッチングして、ソースドレイン電極13に段差を形成する。 [0136] Next, as shown in FIG. 14, the second photoresist 31 having a reduced form pattern dimension by using the etching mask, the source and drain electrodes 13 exposed from the second photoresist 31 is etched Te, forming a step on the source drain electrode 13.

【0137】この段差をソースドレイン電極13に形成するためのエッチング処理は、前述の、反応ガスとしてメタン(CH 4 )と四塩化炭素(CCl 4 )と水素(H [0137] etching process for forming the stepped source drain electrodes 13, the aforementioned methane as a reaction gas (CH 4) and carbon tetrachloride (CCl 4) and hydrogen (H
2 )との混合ガスを用いる反応性イオンエッチング法にて行えばよい。 2) it may be performed by reactive ion etching method using a mixed gas of.

【0138】その後、ソースドレイン電極13をパターニングするためのエッチングマスクとして用いたフォトレジスト27を除去する。 [0138] Then, the photoresist is removed 27 used as an etching mask for patterning the source drain electrode 13. フォトレジスト27の除去は、硫酸(H 2 SO 4 )と過酸化水素(H 22 )との混合溶液を用いる。 Removal of the photoresist 27, a mixed solution of sulfuric acid (H 2 SO 4) and hydrogen peroxide (H 2 O 2).

【0139】つぎに図4に示すように、基板11の全面に非単結晶シリコン膜からなる半導体膜15材料を15 [0139] Next, as shown in FIG. 4, the semiconductor film 15 material of non-single-crystal silicon film on the entire surface of the substrate 11 15
0nmの膜厚で形成する。 It is formed with a film thickness of 0nm. この半導体膜15材料は、反応ガスとしてモノシラン(SiH 4 )を用いるプラズマ化学的気相成長装置により形成する。 The semiconductor film 15 material is formed by plasma chemical vapor deposition apparatus using a monosilane (SiH 4) as a reaction gas.

【0140】その後、半導体膜15材料上の全面に酸化シリコン(SiO 2 )膜からなるゲート絶縁膜17を1 [0140] Thereafter, the entire surface silicon oxide of the semiconductor film 15 on the material (SiO 2) gate insulating film 17 made of film 1
00nmの膜厚で形成する。 It is formed with a film thickness of 00nm. このゲート絶縁膜17は、 The gate insulating film 17,
反応ガスとしてモノシラン(SiH 4 )と酸素(O 2 Monosilane as a reaction gas (SiH 4) and oxygen (O 2)
とを使用し、プラズマ化学的気相成長装置を用いることにより形成する。 Using the preparative, formed by using a plasma chemical vapor deposition apparatus.

【0141】その後、ゲート絶縁膜17材料上の全面にモリブデン(Mo)膜からなるゲート電極19材料を、 [0141] Thereafter, the entire surface of the gate insulating film 17 on the material of the gate electrode 19 material made of molybdenum (Mo) film,
スパッタリング装置を用いて200nmの膜厚で形成する。 It is formed in a thickness of 200nm using a sputtering device.

【0142】その後、ゲート電極19材料上の全面に回転塗布法を用いて、感光性材料であるフォレジスト27 [0142] Thereafter, follower resist 27 by using a spin coating over the entire surface of the gate electrode 19 material is a photosensitive material
を形成する。 To form. その後、所定のフォトマスクを用いて露光処理と現像処理とを行い、フォレジスト27をゲート電極19のパターン形状にパターニングする。 Thereafter, a development process and an exposure process using a predetermined photo mask, patterning the follower resist 27 to the pattern of the gate electrode 19.

【0143】つぎに図5に示すように、このパターニングしたフォトレジスト27をエッチングマスクとして用いて、湿式エッチング法にてモリブデン膜をパターニングしてゲート電極19を形成する。 [0143] Next, as shown in FIG. 5, the photoresist 27 was thus patterned as an etching mask to form a gate electrode 19 by patterning the molybdenum film by a wet etching method.

【0144】このモリブデン膜からなるゲート電極19 [0144] The gate electrode 19 made of the molybdenum film
の湿式エッチング処理は、エッチング液としてリン酸(H 3 PO 4 )と硝酸(HNO 3 )と酢酸(CH 3 CO Wet etching process, phosphoric acid as an etchant (H 3 PO 4) and nitric acid (HNO 3) and acetic acid (CH 3 CO
OH)との混合溶液を用いて行う。 It performed using a mixed solution of OH).

【0145】その後、フォトレジスト27をエッチングマスクに用いて、ゲート絶縁膜17材料と半導体膜15 [0145] Then, using the photoresist 27 as an etching mask, the gate insulating film 17 material and the semiconductor film 15
材料とを反応性イオンエッチング法によってパターニングして、ゲート絶縁膜17と半導体膜15とを形成する。 The material is patterned by reactive ion etching to form a gate insulating film 17 and the semiconductor film 15.

【0146】このゲート絶縁膜17材料と半導体膜15 [0146] The gate insulating film 17 material and the semiconductor film 15
材料との反応性イオンエッチング処理は、エッチングガスとして六フッ化イオウ(SF 6 )と酸素(O 2 )との混合ガスを用いて行う。 Reactive ion etching process with the material is performed using a mixed gas of sulfur hexafluoride and (SF 6) and oxygen (O 2) as etching gas.

【0147】このように以上の説明の本発明の薄膜トランジスタの製造方法においては、ソースドレイン電極1 [0147] In the method of manufacturing the thin film transistor of the present invention in this manner the above description, the source drain electrode 1
3材料上に形成する第1のフォトレジスト29と第2のフォトレジスト31とのパターン寸法差によって、段差を有するソースドレイン電極13を形成している。 First photoresist 29 formed on the third material and the pattern size difference between the second photoresist 31 to form a source drain electrode 13 having a stepped portion.

【0148】このため本発明では、半導体膜15となる被膜の成長方向が異なることに起因する結晶性の乱れを緩和することができ、薄膜トランジスタのしきい値電圧や移動度の劣化やそのばらつきを小さくすることができる。 [0148] Therefore, in this invention, can be the growth direction of the film as a semiconductor film 15 to relax the crystalline disorder caused by different, deterioration and the variation in the threshold voltage and mobility of the thin film transistor it can be reduced.

【0149】さらに、ソースドレイン電極13上に設ける被膜の段差被覆性が良好となり、ソースドレイン電極13の段差領域における断線の発生を抑制し、薄膜トランジスタの素子欠陥の発生を防止することができる。 [0149] Furthermore, the step coverage of the coating provided on the source drain electrode 13 is improved, suppressing the occurrence of disconnection in the step region of the source-drain electrode 13, it is possible to prevent the occurrence of element defect of a thin film transistor.

【0150】つぎにソースドレイン電極13に段差を形成するための以上の説明とは異なる実施例における薄膜トランジスタの製造方法を、図15から図17と図4と図5を用いて説明する。 [0150] Then the method for manufacturing the thin film transistor in a different example from the above description in order to form a step on the source drain electrode 13 will be described with reference to FIGS. 17 and FIGS. 4 and 5. FIG 15.

【0151】はじめに図15に示すように、絶縁性を有するガラスからなる基板11上の全面に、ソースドレイン電極13材料として、酸化インジウムスズ膜からなる透明導電膜を形成する。 [0151] First, as shown in FIG. 15, on the entire surface of the substrate 11 made of glass having an insulating property, as a source drain electrode 13 material to form a transparent conductive film made of indium tin oxide film. この酸化インジウムスズ膜は、 The indium tin oxide film,
200nmの膜厚でスパッタリング装置を用いて形成する。 Formed by a sputtering device in a film thickness of 200 nm.

【0152】その後、酸化インジウムスズ膜上の全面に回転塗布法を用いて、感光性材料である第1のフォレジスト29を形成する。 [0152] Then, using a spin coating method on the whole surface of the indium tin oxide film, forming a first follower resist 29 which is a photosensitive material. その後、所定のフォトマスクを用いて露光処理と現像処理とを行って、第1のフォレジスト29をソースドレイン電極13のパターン形状にパターン形成する。 Thereafter, by performing a development process and an exposure process using a predetermined photo mask, patterning the first follower resist 29 to the pattern of the source drain electrode 13.

【0153】その後、このパターニングした第1のフォトレジスト29をエッチングマスクとして用いて、反応性イオンエッチング法にて酸化インジウムスズ膜を、その膜厚の半分である100nmエッチングする。 [0153] Thereafter, the first photoresist 29 and the patterned as an etching mask, the indium tin oxide film by reactive ion etching to 100nm etching is half the thickness thereof. ここでソースドレイン電極13材料をエッチングした寸法が段差に相当する。 Here dimensions etching the source and drain electrodes 13 material corresponds to the step.

【0154】この酸化インジウムスズ膜の反応性イオンエッチング処理は、反応ガスとしてメタン(CH 4 )と四塩化炭素(CCl 4 )と水素(H 2 )との混合ガスを用いて行う。 [0154] Reactive ion etching of the indium tin oxide film is performed using a mixed gas of methane and (CH 4) and carbon tetrachloride (CCl 4) and hydrogen (H 2) as the reaction gas.

【0155】その後、ソースドレイン電極13をパターニングするためのエッチングマスクとして用いた第1のフォトレジスト29を除去する。 [0155] Then, removing the first photoresist 29 used as the etching mask for patterning the source drain electrode 13. この第1のフォトレジスト29の除去は、硫酸(H 2 SO 4 )と過酸化水素(H 22 )との混合溶液を用いて行う。 The removal of the first photoresist 29 is performed using a mixed solution of sulfuric acid (H 2 SO 4) and hydrogen peroxide (H 2 O 2).

【0156】つぎに図16に示すように、基板11の全面に回転塗布法を用いて、感光性材料である第2のフォレジスト31を形成する。 [0156] Next, as shown in FIG. 16, the entire surface of the substrate 11 using a spin coating method to form a second follower resist 31 which is a photosensitive material. その後、所定のフォトマスクを用いて露光処理と現像処理とを行って、第2のフォレジスト31をソースドレイン電極13のパターン形状にパターン形成する。 Thereafter, by performing a development process and an exposure process using a predetermined photo mask, patterning the second follower resist 31 to the pattern of the source drain electrode 13.

【0157】このとき第2のフォレジスト31のパターン寸法は、第1のフォレジスト29より0.1μmから0.2μm小さくパターン形成する。 [0157] pattern dimension of the second follower resist 31 at this time, 0.2 [mu] m smaller patterned from 0.1μm than the first follower resist 29.

【0158】つぎに図17に示すように、パターン寸法を小さく形成した第2のフォトレジスト31をエッチングマスクに用いて、この第2のフォトレジスト31から露出しているソースドレイン電極13をエッチングして、ソースドレイン電極13に段差を形成する。 [0158] Next, as shown in FIG. 17, the second photoresist 31 having a reduced form pattern dimension by using the etching mask, the source and drain electrodes 13 exposed from the second photoresist 31 is etched Te, forming a step on the source drain electrode 13.

【0159】この段差をソースドレイン電極13に形成するためのエッチング処理は、前述の、反応ガスとしてメタン(CH 4 )と四塩化炭素(CCl 4 )と水素(H [0159] etching process for forming the stepped source drain electrodes 13, the aforementioned methane as a reaction gas (CH 4) and carbon tetrachloride (CCl 4) and hydrogen (H
2 )との混合ガスを用いる反応性イオンエッチング法にて行えばよい。 2) it may be performed by reactive ion etching method using a mixed gas of.

【0160】このソースドレイン電極13材料をエッチングして、段差を有するソースドレイン電極13を形成する反応性イオンエッチング処理においては、エッチングを行うイオンは基板11表面に対してほぼ垂直にソースドレイン電極13材料に入射する。 [0160] The source and drain electrode 13 material is etched in a reactive ion etching process to form the source and drain electrodes 13 having a step is substantially perpendicular to the source-drain electrode with respect to ions substrate 11 surface to be etched 13 incident on the material.

【0161】この結果、図16に示すソースドレイン電極13材料を、その膜厚の半分をエッチングしたパターン形状を維持したまま、ソースドレイン電極13材料をパターニングすることができ、ソースドレイン電極13 [0161] As a result, the source drain electrode 13 material shown in FIG. 16, while the half of the thickness was maintained etched pattern shape, it is possible to pattern the source and drain electrodes 13 material, source drain electrodes 13
にその膜厚の半分の段差を形成することができる。 It is possible to form the half of the step of the film thickness.

【0162】その後、ソースドレイン電極13をパターニングするためのエッチングマスクとして用いた第2のフォトレジスト31を除去する。 [0162] Then, removing the second photoresist 31 used as an etching mask for patterning the source drain electrode 13. この第2のフォトレジスト31の除去は、硫酸(H 2 SO 4 )と過酸化水素(H 22 )との混合溶液を用いて行う。 The removal of the second photoresist 31 is performed using a mixed solution of sulfuric acid (H 2 SO 4) and hydrogen peroxide (H 2 O 2).

【0163】つぎに図4に示すように、基板11の全面に非単結晶シリコン膜からなる半導体膜15材料を15 [0163] Next, as shown in FIG. 4, the semiconductor film 15 material of non-single-crystal silicon film on the entire surface of the substrate 11 15
0nmの膜厚で形成する。 It is formed with a film thickness of 0nm. この半導体膜15材料は、反応ガスとしてモノシラン(SiH 4 )を用いるプラズマ化学的気相成長装置により形成する。 The semiconductor film 15 material is formed by plasma chemical vapor deposition apparatus using a monosilane (SiH 4) as a reaction gas.

【0164】その後、半導体膜15材料上の全面に酸化シリコン(SiO 2 )膜からなるゲート絶縁膜17を1 [0164] Thereafter, the entire surface silicon oxide of the semiconductor film 15 on the material (SiO 2) gate insulating film 17 made of film 1
00nmの膜厚で形成する。 It is formed with a film thickness of 00nm. このゲート絶縁膜17は、 The gate insulating film 17,
反応ガスとしてモノシラン(SiH 4 )と酸素(O 2 Monosilane as a reaction gas (SiH 4) and oxygen (O 2)
とを使用し、プラズマ化学的気相成長装置を用いることにより形成する。 Using the preparative, formed by using a plasma chemical vapor deposition apparatus.

【0165】その後、ゲート絶縁膜17材料上の全面にモリブデン(Mo)膜からなるゲート電極19材料を、 [0165] Thereafter, the entire surface of the gate insulating film 17 on the material of the gate electrode 19 material made of molybdenum (Mo) film,
スパッタリング装置を用いて200nmの膜厚で形成する。 It is formed in a thickness of 200nm using a sputtering device.

【0166】その後、ゲート電極19材料上の全面に回転塗布法を用いて、感光性材料であるフォレジスト27 [0166] Thereafter, follower resist 27 by using a spin coating over the entire surface of the gate electrode 19 material is a photosensitive material
を形成する。 To form. その後、所定のフォトマスクを用いて露光処理と現像処理とを行い、フォレジスト27をゲート電極19のパターン形状にパターニングする。 Thereafter, a development process and an exposure process using a predetermined photo mask, patterning the follower resist 27 to the pattern of the gate electrode 19.

【0167】つぎに図5に示すように、このパターニングしたフォトレジスト27をエッチングマスクとして用いて、湿式エッチング法にてモリブデン膜をパターニングしてゲート電極19を形成する。 [0167] Next, as shown in FIG. 5, the photoresist 27 was thus patterned as an etching mask to form a gate electrode 19 by patterning the molybdenum film by a wet etching method.

【0168】このモリブデン膜からなるゲート電極19 [0168] The gate electrode 19 made of the molybdenum film
の湿式エッチング処理は、エッチング液としてリン酸(H 3 PO 4 )と硝酸(HNO 3 )と酢酸(CH 3 CO Wet etching process, phosphoric acid as an etchant (H 3 PO 4) and nitric acid (HNO 3) and acetic acid (CH 3 CO
OH)との混合溶液を用いて行う。 It performed using a mixed solution of OH).

【0169】その後、フォトレジスト27をエッチングマスクに用いて、ゲート絶縁膜17材料と半導体膜15 [0169] Then, using the photoresist 27 as an etching mask, the gate insulating film 17 material and the semiconductor film 15
材料とを反応性イオンエッチング法によってパターニングして、ゲート絶縁膜17と半導体膜15とを形成する。 The material is patterned by reactive ion etching to form a gate insulating film 17 and the semiconductor film 15.

【0170】このゲート絶縁膜17材料と半導体膜15 [0170] The gate insulating film 17 material and the semiconductor film 15
材料との反応性イオンエッチング処理は、エッチングガスとして六フッ化イオウ(SF 6 )と酸素(O 2 )との混合ガスを用いて行う。 Reactive ion etching process with the material is performed using a mixed gas of sulfur hexafluoride and (SF 6) and oxygen (O 2) as etching gas.

【0171】このように以上の説明の本発明の薄膜トランジスタの製造方法においては、ソースドレイン電極1 [0171] In the method of manufacturing the thin film transistor of the present invention in this manner the above description, the source drain electrode 1
3材料上に形成する第1のフォトレジスト29と第2のフォトレジスト31とのパターン寸法差によって、段差を有するソースドレイン電極13を形成している。 First photoresist 29 formed on the third material and the pattern size difference between the second photoresist 31 to form a source drain electrode 13 having a stepped portion.

【0172】このため本発明では、半導体膜15となる被膜の成長方向が異なることに起因する結晶性の乱れを緩和することができ、薄膜トランジスタのしきい値電圧や移動度の劣化やそのばらつきを小さくすることができる。 [0172] Therefore, in this invention, can be the growth direction of the film as a semiconductor film 15 to relax the crystalline disorder caused by different, deterioration and the variation in the threshold voltage and mobility of the thin film transistor it can be reduced. さらに、ソースドレイン電極13上に設ける被膜の段差被覆性が良好となり、ソースドレイン電極13の段差領域における断線の発生を防止して、薄膜トランジスタの素子欠陥の発生を抑制することができる。 Furthermore, the step coverage of the coating provided on the source drain electrode 13 is improved, to prevent the occurrence of disconnection in the step region of the source-drain electrode 13, it is possible to suppress the occurrence of element defect of a thin film transistor.

【0173】つぎにソースドレイン電極13に段差を形成するための以上の説明とは異なる実施例における薄膜トランジスタの製造方法を、図18から図20と図4と図5を用いて説明する。 [0173] Then the method for manufacturing the thin film transistor in a different example from the above description in order to form a step on the source drain electrode 13 will be described with reference to FIGS. 20 and FIGS. 4 and 5. FIG 18.

【0174】はじめに図18に示すように、絶縁性を有するガラスからなる基板11上の全面に、ソースドレイン電極13材料として、酸化インジウムスズ膜からなる透明導電膜を形成する。 [0174] First, as shown in FIG. 18, on the entire surface of the substrate 11 made of glass having an insulating property, as a source drain electrode 13 material to form a transparent conductive film made of indium tin oxide film. この酸化インジウムスズ膜は、 The indium tin oxide film,
200nmの膜厚でスパッタリング装置を用いて形成する。 Formed by a sputtering device in a film thickness of 200 nm.

【0175】その後、酸化インジウムスズ膜上の全面に回転塗布法を用いて、感光性材料である第1のフォレジスト29を形成する。 [0175] Then, using a spin coating method on the whole surface of the indium tin oxide film, forming a first follower resist 29 which is a photosensitive material. その後、所定のフォトマスクを用いて露光処理と現像処理とを行って、第1のフォレジスト29をソースドレイン電極13のパターン形状にパターン形成する。 Thereafter, by performing a development process and an exposure process using a predetermined photo mask, patterning the first follower resist 29 to the pattern of the source drain electrode 13.

【0176】その後、このパターニングした第1のフォトレジスト29をエッチングマスクとして用いて、反応性イオンエッチング法にて酸化インジウムスズ膜を、その膜厚の半分である100nmエッチングする。 [0176] Thereafter, the first photoresist 29 and the patterned as an etching mask, the indium tin oxide film by reactive ion etching to 100nm etching is half the thickness thereof. ここでソースドレイン電極13材料をエッチングした寸法が段差に相当する。 Here dimensions etching the source and drain electrodes 13 material corresponds to the step.

【0177】この酸化インジウムスズ膜の反応性イオンエッチング処理は、反応ガスとしてメタン(CH 4 )と四塩化炭素(CCl 4 )と水素(H 2 )との混合ガスを用いて行う。 [0177] Reactive ion etching of the indium tin oxide film is performed using a mixed gas of methane and (CH 4) and carbon tetrachloride (CCl 4) and hydrogen (H 2) as the reaction gas.

【0178】その後、ソースドレイン電極13をパターニングするためのエッチングマスクとして用いた第1のフォトレジスト29を除去する。 [0178] Then, removing the first photoresist 29 used as the etching mask for patterning the source drain electrode 13. この第1のフォトレジスト29の除去は、硫酸(H 2 SO 4 )と過酸化水素(H 22 )との混合溶液を用いて行う。 The removal of the first photoresist 29 is performed using a mixed solution of sulfuric acid (H 2 SO 4) and hydrogen peroxide (H 2 O 2).

【0179】つぎに図19に示すように、基板11の全面に回転塗布法を用いて、感光性材料である第2のフォレジスト31を形成する。 [0179] Next, as shown in FIG. 19, the entire surface of the substrate 11 using a spin coating method to form a second follower resist 31 which is a photosensitive material. その後、所定のフォトマスクを用いて露光処理と現像処理とを行って、第2のフォレジスト31をソースドレイン電極13のパターン形状にパターン形成する。 Thereafter, by performing a development process and an exposure process using a predetermined photo mask, patterning the second follower resist 31 to the pattern of the source drain electrode 13.

【0180】このとき第2のフォレジスト31のパターン寸法は、第1のフォレジスト29より0.1μmから0.2μm大きくパターン形成する。 [0180] pattern dimension of the second follower resist 31 at this time, 0.2 [mu] m larger patterned from 0.1μm than the first follower resist 29.

【0181】つぎに図20に示すように、パターン寸法を小さく形成した第2のフォトレジスト31をエッチングマスクに用いて、この第2のフォトレジスト31から露出しているソースドレイン電極13をエッチングして、ソースドレイン電極13に段差を形成する。 [0181] Next, as shown in FIG. 20, the second photoresist 31 having a reduced form pattern dimension by using the etching mask, the source and drain electrodes 13 exposed from the second photoresist 31 is etched Te, forming a step on the source drain electrode 13.

【0182】この段差をソースドレイン電極13に形成するためのエッチング処理は、前述の、反応ガスとしてメタン(CH 4 )と四塩化炭素(CCl 4 )と水素(H [0182] etching process for forming the stepped source drain electrodes 13, the aforementioned methane as a reaction gas (CH 4) and carbon tetrachloride (CCl 4) and hydrogen (H
2 )との混合ガスを用いる反応性イオンエッチング法にて行えばよい。 2) it may be performed by reactive ion etching method using a mixed gas of. あるいは塩化第2鉄(FeCl 3 )と塩酸(HCl)の水溶液を利用する湿式エッチング法にて、ソースドレイン電極13材料をエッチングして、ソースドレイン電極13を形成することもできる。 Alternatively by a wet etching method using an aqueous solution of ferric chloride (FeCl 3) and hydrochloric acid (HCl), a source drain electrode 13 material by etching, it is possible to form the source and drain electrodes 13.

【0183】その後、ソースドレイン電極13をパターニングするためのエッチングマスクとして用いた第2のフォトレジスト31を除去する。 [0183] Then, removing the second photoresist 31 used as an etching mask for patterning the source drain electrode 13. この第2のフォトレジスト31の除去は、硫酸(H 2 SO 4 )と過酸化水素(H 22 )との混合溶液を用いて行う。 The removal of the second photoresist 31 is performed using a mixed solution of sulfuric acid (H 2 SO 4) and hydrogen peroxide (H 2 O 2).

【0184】つぎに図4に示すように、基板11の全面に非単結晶シリコン膜からなる半導体膜15材料を15 [0184] Next, as shown in FIG. 4, the semiconductor film 15 material of non-single-crystal silicon film on the entire surface of the substrate 11 15
0nmの膜厚で形成する。 It is formed with a film thickness of 0nm. この半導体膜15材料は、反応ガスとしてモノシラン(SiH 4 )を用いるプラズマ化学的気相成長装置により形成する。 The semiconductor film 15 material is formed by plasma chemical vapor deposition apparatus using a monosilane (SiH 4) as a reaction gas.

【0185】その後、半導体膜15材料上の全面に酸化シリコン(SiO 2 )膜からなるゲート絶縁膜17を1 [0185] Thereafter, the entire surface silicon oxide of the semiconductor film 15 on the material (SiO 2) gate insulating film 17 made of film 1
00nmの膜厚で形成する。 It is formed with a film thickness of 00nm. このゲート絶縁膜17は、 The gate insulating film 17,
反応ガスとしてモノシラン(SiH 4 )と酸素(O 2 Monosilane as a reaction gas (SiH 4) and oxygen (O 2)
とを用いるプラズマ化学的気相成長装置により形成する。 Formed by a plasma chemical vapor deposition apparatus used and.

【0186】その後、ゲート絶縁膜17材料上の全面にモリブデン(Mo)膜からなるゲート電極19材料を、 [0186] Thereafter, the entire surface of the gate insulating film 17 on the material of the gate electrode 19 material made of molybdenum (Mo) film,
スパッタリング装置を用いて200nmの膜厚で形成する。 It is formed in a thickness of 200nm using a sputtering device.

【0187】その後、ゲート電極19材料上の全面に回転塗布法を用いて、感光性材料であるフォトレジスト2 [0187] Then, the photoresist 2 using spin coating over the entire surface of the gate electrode 19 material is a photosensitive material
7を形成する。 7 to the formation. その後、所定のフォトマスクを用いて露光処理と現像処理とを行い、フォレジスト27をゲート電極19のパターン形状にパターニングする。 Thereafter, a development process and an exposure process using a predetermined photo mask, patterning the follower resist 27 to the pattern of the gate electrode 19.

【0188】つぎに図5に示すように、このパターニングしたフォトレジスト27をエッチングマスクとして用いて、湿式エッチング法にてモリブデン膜をパターニングしてゲート電極19を形成する。 [0188] Next, as shown in FIG. 5, the photoresist 27 was thus patterned as an etching mask to form a gate electrode 19 by patterning the molybdenum film by a wet etching method.

【0189】このモリブデン膜からなるゲート電極19 [0189] The gate electrode 19 made of the molybdenum film
の湿式エッチング処理は、エッチング液としてリン酸(H 3 PO 4 )と硝酸(HNO 3 )と酢酸(CH 3 CO Wet etching process, phosphoric acid as an etchant (H 3 PO 4) and nitric acid (HNO 3) and acetic acid (CH 3 CO
OH)との混合溶液を用いて行う。 It performed using a mixed solution of OH).

【0190】その後、フォトレジスト27をエッチングマスクに用いて、ゲート絶縁膜17材料と半導体膜15 [0190] Then, using the photoresist 27 as an etching mask, the gate insulating film 17 material and the semiconductor film 15
材料とを反応性イオンエッチング法によってパターニングして、ゲート絶縁膜17と半導体膜15とを形成する。 The material is patterned by reactive ion etching to form a gate insulating film 17 and the semiconductor film 15.

【0191】このゲート絶縁膜17材料と半導体膜15 [0191] The gate insulating film 17 material and the semiconductor film 15
材料との反応性イオンエッチング処理は、エッチングガスとして六フッ化イオウ(SF 6 )と酸素(O 2 )との混合ガスを用いて行う。 Reactive ion etching process with the material is performed using a mixed gas of sulfur hexafluoride and (SF 6) and oxygen (O 2) as etching gas.

【0192】このように以上の説明の本発明の薄膜トランジスタの製造方法においては、ソースドレイン電極1 [0192] In the method of manufacturing the thin film transistor of the present invention in this manner the above description, the source drain electrode 1
3材料上に形成する第1のフォトレジスト29と第2のフォトレジスト31とのパターン寸法差によって、段差を有するソースドレイン電極13を形成している。 First photoresist 29 formed on the third material and the pattern size difference between the second photoresist 31 to form a source drain electrode 13 having a stepped portion.

【0193】このため本発明では、半導体膜15となる被膜の成長方向が異なることに起因する結晶性の乱れを緩和することができ、薄膜トランジスタのしきい値電圧や移動度の劣化やそのばらつきを小さくすることができる。 [0193] Therefore, in this invention, can be the growth direction of the film as a semiconductor film 15 to relax the crystalline disorder caused by different, deterioration and the variation in the threshold voltage and mobility of the thin film transistor it can be reduced. さらに、ソースドレイン電極13上に設ける被膜の段差被覆性が良好となり、ソースドレイン電極13の段差領域における断線の発生を防止して、薄膜トランジスタの素子欠陥の発生を抑制することができる。 Furthermore, the step coverage of the coating provided on the source drain electrode 13 is improved, to prevent the occurrence of disconnection in the step region of the source-drain electrode 13, it is possible to suppress the occurrence of element defect of a thin film transistor.

【0194】つぎに以上の説明と異なる実施例における薄膜トランジスタの構造とその製造方法とを説明する。 [0194] Next above description the structure of the thin film transistor in a different embodiment to explain the method of manufacturing the same.
まずはじめに本発明の実施例における薄膜トランジスタの構造を、図23の断面図を用いて説明する。 Structure of thin film transistors in the first embodiment of the Introduction to the present invention will be described with reference to the sectional view of FIG. 23.

【0195】図23に示すように、絶縁性を有しガラスからなる基板11上に、その間に隙間を設けるようにソースドレイン電極13を設ける。 [0195] As shown in FIG. 23, on a substrate 11 made of glass has an insulating property, provided the source drain electrode 13 so as to provide a gap therebetween. この隙間が薄膜トランジスタのチャネル領域に相当する。 This gap corresponds to a channel region of the thin film transistor.

【0196】そしてこのソースドレイン電極13には段差を設け、その断面形状を階段状になるように構成する。 [0196] Then providing a step for the source and drain electrodes 13, configured to be the cross-sectional shape in a stepwise manner. このソースドレイン電極13に設ける段差の寸法は、好ましくはソースドレイン電極13の膜厚の半分程度とする。 Dimensions of the step provided in the source and drain electrodes 13 are preferably about half the thickness of the source and drain electrodes 13. すなわち表面からソースドレイン電極13膜厚のおよそ半分の深さ寸法の段差とする。 I.e. from the surface and the step of approximately half the depth of the source and drain electrodes 13 thickness.

【0197】この段差を有するソースドレイン電極13 [0197] The source drain electrodes 13 having the step
上に中間膜37を設ける。 Providing the intermediate layer 37 on top. さらにこの中間膜37上に半導体膜15を設け、さらにこの半導体膜15上にゲート絶縁膜17を設ける。 Further the semiconductor film 15 formed on the intermediate layer 37, further provided with a gate insulating film 17 on the semiconductor film 15. さらにまた、このゲート絶縁膜1 Furthermore, the gate insulating film 1
7上にゲート電極19を設ける。 7 providing the gate electrode 19 on.

【0198】ここで中間膜37の外周部は、半導体膜1 [0198] outer periphery of the intermediate film 37 here, the semiconductor film 1
5の外周部と同一パターン形状とする。 5 and the same pattern shape as the outer peripheral portion of the. そしてシリコン膜からなる半導体膜15が薄膜トランジスタの活性領域となる。 The semiconductor film 15 made of silicon film becomes an active region of a thin film transistor.

【0199】このようにゲート電極19の金属と、ゲート絶縁膜17の絶縁膜と、半導体膜15の半導体との構造を有する薄膜トランジスタを構成する。 [0199] constituting such a metal gate electrode 19, the insulating film of the gate insulating film 17, a thin film transistor having a structure of the semiconductor of the semiconductor layer 15.

【0200】本発明の薄膜トランジスタ構造においては、図23に示すように、ソースドレイン電極13に段差を設け、その断面形状を階段状にする。 [0200] In the thin film transistor structure of the present invention, as shown in FIG. 23, a step is provided on the source drain electrode 13, the sectional shape in a stepwise manner. このようにソースドレイン電極13に段差を設けると、その上層に設ける半導体膜15の段差寸法を実質的に減少させることができる。 Thus providing a step on the source drain electrode 13, it is possible to reduce the level difference of the semiconductor layer 15 provided on the upper substantially.

【0201】このため、パターニングしたソースドレイン電極13の側面領域と基板11とにおいては、半導体膜15となる被膜の成長方向が異なることに起因する結晶性の乱れを緩和することができる。 [0201] Therefore, in the side regions of the source and drain electrodes 13 formed by patterning the substrate 11 Metropolitan can growth direction of the film as a semiconductor film 15 to relax the crystalline disorder caused by different. したがって薄膜トランジスタの特性、とくにしきい値電圧や移動度の劣化やそのばらつきを小さくすることができる。 Thus characteristics of the thin film transistor, it is possible in particular to reduce the deterioration or the variation in the threshold voltage and mobility.

【0202】さらにソースドレイン電極13に段差を設ける本発明の薄膜トランジスタにおいては、ソースドレイン電極13上に設ける被膜の段差被覆性が良好となる。 [0203] In the thin film transistor of the present invention to further provide a step on the source drain electrode 13, the step coverage of the coating provided on the source drain electrode 13 is improved. この結果、ソースドレイン電極13の段差領域における、その上層に設ける被膜の断線の発生を防止して、 As a result, by preventing the stepped region of the source-drain electrodes 13, the occurrence of disconnection of a coating provided thereon,
薄膜トランジスタの素子欠陥の発生を抑制することができる。 It is possible to suppress the occurrence of element defect of a thin film transistor.

【0203】さらに図23に示す薄膜トランジスタでは、中間膜37を設けることにより、透明導電膜からなるソースドレイン電極13と、半導体膜15との相互の反応を防止できるとともに、半導体膜15と中間膜37 [0203] In yet thin film transistor illustrated in FIG. 23, by providing the intermediate layer 37, a source drain electrode 13 made of a transparent conductive film, it is possible to prevent mutual reaction between the semiconductor film 15, the semiconductor film 15 and the intermediate layer 37
との整流性を利用し、薄膜トランジスタのスイッチング特性を改善することができる。 Using rectification with the can improve the switching characteristics of the thin film transistor.

【0204】つぎに図23に示す薄膜トランジスタの構造を形成するための製造方法を、図21から図23の断面図を用いて説明する。 [0204] Next, manufacturing method for forming the structure of the thin film transistor shown in FIG. 23 will be described with reference to cross-sectional views of FIGS. 21 to 23.

【0205】まずはじめに図21に示すように、絶縁性を有するガラスからなる基板11上の全面に、ソースドレイン電極13材料として、酸化インジウムスズ(IT [0205] First in, as shown in FIG. 21, on the entire surface of the substrate 11 made of glass having an insulating property, as a source drain electrode 13 material, indium tin oxide (IT
O)膜からなる透明導電膜と、中間膜37材料としてチタン(Ti)とを順次形成する。 O) and a transparent conductive film made of film are sequentially formed a titanium (Ti) as an intermediate layer 37 materials.

【0206】この酸化インジウムスズ膜は、スパッタリング装置を用いて、膜厚200nmで形成し、さらに中間膜37材料であるチタンはスパッタリング装置を用いて、50nmの膜厚で形成する。 [0206] The indium tin oxide film, using a sputtering apparatus to form a film thickness of 200 nm, further titanium intermediate layer 37 material using a sputtering apparatus to form a film thickness of 50nm.

【0207】その後、中間膜37材料であるチタン膜上の全面に回転塗布法を用いて、感光性材料であるフォレジスト27を形成する。 [0207] Then, using a spin coating method on the whole surface of the titanium film is an intermediate film 37 material, to form a follower resist 27 which is a photosensitive material. その後、所定のフォトマスクを用いて露光処理と現像処理とを行い、フォレジスト27 Thereafter, a development process and an exposure process using a predetermined photomask, follower resist 27
をソースドレイン電極13のパターン形状にパターニングする。 The patterned to the pattern of the source drain electrode 13.

【0208】その後、このパターニングしたフォトレジスト27をエッチングマスクとして用いて、反応性イオンエッチング法にてチタン膜と酸化インジウムスズ膜とをパターニングして、同一パターン形状の中間膜37とソースドレイン電極13とを形成する。 [0208] Then, the photoresist 27 was thus patterned as an etching mask, and patterning the titanium film and an indium tin oxide film by reactive ion etching, the intermediate layer 37 having the same pattern shape as the source and drain electrodes 13 to form the door.

【0209】このチタン膜の反応性イオンエッチング処理は、六フッ化イオウ(SF 6 )と酸素(O 2 )との混合ガスからなる反応ガスを用いて行い、酸化インジウムスズ膜の反応性イオンエッチング処理は、反応ガスとしてメタン(CH 4 )と四塩化炭素(CCl 4 )と水素(H 2 )との混合ガスを用いて行う。 [0209] Reactive ion etching of the titanium film was carried out using a reaction gas comprising a mixed gas of sulfur hexafluoride and (SF 6) and oxygen (O 2), reactive ion etching of the indium tin oxide film processing is performed using a mixed gas of methane and (CH 4) and carbon tetrachloride (CCl 4) and hydrogen (H 2) as the reaction gas.

【0210】つぎに図22に示すように、中間膜37上のフォトレジスト27のアッシング処理を行い、フォトレジスト27のパターン寸法を小さくする。 [0210] Next, as shown in FIG. 22, ashing processing of the photoresist 27 on the intermediate layer 37, to reduce the pattern size of the photoresist 27. このフォトレジスト27は、アッシング処理により、0.1μmから0.2μmだけはじめの寸法より小さくする。 The photoresist 27 by ashing, smaller than the dimension of the just beginning 0.2μm from 0.1 [mu] m.

【0211】このパターン寸法を小さくするアッシング処理の時間を制御することにより、前述の寸法である0.1μmから0.2μm、フォトレジスト27のパターン寸法を小さくする。 [0211] By controlling the time of ashing treatment to reduce the pattern dimensions, smaller 0.2 [mu] m, the pattern dimension of the photoresist 27 from 0.1μm is the size of the above.

【0212】このアッシング処理は、排気手段により真空排気したドライエッチング装置内に100sccm〜 [0212] The ashing, 100 seem to in the dry etching apparatus was evacuated by an evacuation means
1000sccmの流量で酸素(O 2 )を導入し、装置内圧力を100mTorr〜300mTorrとして、 Introducing oxygen (O 2) at a flow rate of 1000 sccm, an apparatus pressure as 100MTorr~300mTorr,
これに13.56MHzの発振周波数の高周波電力を1 This high-frequency power of 13.56MHz oscillation frequency 1
00W〜500Wで印加して生成するプラズマを用いて行う。 It carried out using a plasma generated by applying at 00W~500W.

【0213】なおこのアッシング処理によって、フォトレジスト27のパターン寸法を小さくする寸法はアッシング時間により制御する。 [0213] Note that by this ashing process, dimensioned to reduce the pattern size of the photoresist 27 is controlled by ashing time.

【0214】つぎに図22に示すように、パターン寸法を小さくしたフォトレジスト27をエッチングマスクに用いて、このフォトレジストから露出している中間膜3 [0214] Next, as shown in FIG. 22, a photoresist 27 having a smaller pattern size as an etching mask, the intermediate layer 3 exposed from the photoresist
7とソースドレイン電極13をエッチングして、ソースドレイン電極13に段差を形成する。 7 and the source drain electrode 13 is etched to form a step on the source drain electrode 13.

【0215】フォトレジスト27から露出している中間膜37のエッチングは、前述の六フッ化イオウ(SF [0215] etching the intermediate film 37 exposed from the photoresist 27, the aforementioned sulfur hexafluoride (SF
6 )と酸素(O 2 )との混合ガスからなる反応ガスを用いて行い、段差をソースドレイン電極13に形成するためのエッチング処理は、前述の反応ガスとしてメタン(CH 4 )と四塩化炭素(CCl 4 )と水素(H 2 )との混合ガスを用いる反応性イオンエッチング処理にて行えばよい。 It carried out using a reactive gas comprising a mixed gas of 6) and oxygen (O 2), the etching treatment for forming the source and drain electrodes 13 a step is carbon tetrachloride and methane (CH 4) as a reaction gas previously described it may be performed by (CCl 4) and hydrogen (H 2) using a mixed gas of a reactive ion etching process.

【0216】その後、ソースドレイン電極13をパターニングするためのエッチングマスクとして用いたフォトレジスト27を除去する。 [0216] Then, the photoresist is removed 27 used as an etching mask for patterning the source drain electrode 13. フォトレジスト27の除去は、硫酸(H 2 SO 4 )と過酸化水素(H 22 )との混合溶液を用いる。 Removal of the photoresist 27, a mixed solution of sulfuric acid (H 2 SO 4) and hydrogen peroxide (H 2 O 2).

【0217】つぎに図23に示すように、基板11の全面に非単結晶シリコンからなる半導体膜15材料を15 [0217] Next, as shown in FIG. 23, the semiconductor film 15 material consisting entirely a non-single-crystal silicon substrate 11 15
0nmの膜厚で形成する。 It is formed with a film thickness of 0nm. この半導体膜15材料は、反応ガスとしてモノシラン(SiH 4 )を用いるプラズマ化学的気相成長装置により形成する。 The semiconductor film 15 material is formed by plasma chemical vapor deposition apparatus using a monosilane (SiH 4) as a reaction gas.

【0218】その後、半導体膜15材料上の全面に酸化シリコン(SiO 2 )膜からなるゲート絶縁膜17を1 [0218] Thereafter, the entire surface silicon oxide of the semiconductor film 15 on the material (SiO 2) gate insulating film 17 made of film 1
00nmの膜厚で形成する。 It is formed with a film thickness of 00nm. このゲート絶縁膜17は、 The gate insulating film 17,
反応ガスとしてモノシラン(SiH 4 )と酸素(O 2 Monosilane as a reaction gas (SiH 4) and oxygen (O 2)
とを用いるプラズマ化学的気相成長装置により形成する。 Formed by a plasma chemical vapor deposition apparatus used and.

【0219】その後、ゲート絶縁膜17材料上の全面にモリブデン(Mo)膜からなるゲート電極19材料を2 [0219] Thereafter, the entire surface of the gate insulating film 17 on the material of the gate electrode 19 material made of molybdenum (Mo) film 2
00nmの膜厚で形成する。 It is formed with a film thickness of 00nm. このモリブデン膜は、スパッタリング装置を用いて形成する。 The molybdenum film is formed using a sputtering apparatus.

【0220】その後、ゲート電極19材料上の全面に回転塗布法を用いて、感光性材料であるフォレジスト(図示せず)を形成する。 [0220] Then, using a spin coating over the entire surface of the gate electrode 19 material to form a follower resist which is a photosensitive material (not shown). その後、所定のフォトマスクを用いて露光処理と現像処理とを行い、フォレジストをゲート電極19のパターン形状にパターニングする。 Thereafter, a development process and an exposure process using a predetermined photo mask, patterning the follower resist to the pattern of the gate electrode 19.

【0221】つぎに、このパターニングしたフォトレジストをエッチングマスクとして用いて、湿式エッチング法にてモリブデン膜をパターニングしてゲート電極19 [0221] Next, the patterned photoresist as an etching mask, the gate electrode 19 by patterning the molybdenum film by a wet etching method
を形成する。 To form.

【0222】このモリブデン膜からなるゲート電極19 [0222] The gate electrode 19 made of the molybdenum film
の湿式エッチング処理は、エッチング液としてリン酸(H 3 PO 4 )と硝酸(HNO 3 )と酢酸(CH 3 CO Wet etching process, phosphoric acid as an etchant (H 3 PO 4) and nitric acid (HNO 3) and acetic acid (CH 3 CO
OH)との混合溶液を用いて行う。 It performed using a mixed solution of OH).

【0223】その後、フォトレジストをエッチングマスクに用いて、ゲート絶縁膜17材料と半導体膜15材料とを反応性イオンエッチング処理によりパターニングして、ゲート絶縁膜17と半導体膜15とを形成する。 [0223] Then, using the photoresist as an etching mask, the gate insulating film 17 material and the semiconductor film 15 material is patterned by reactive ion etching to form a gate insulating film 17 and the semiconductor film 15.

【0224】このゲート絶縁膜17材料と半導体膜15 [0224] The gate insulating film 17 material and the semiconductor film 15
材料との反応性イオンエッチング処理は、エッチングガスとして六フッ化イオウ(SF 6 )と酸素(O 2 )との混合ガスを用いて行う。 Reactive ion etching process with the material is performed using a mixed gas of sulfur hexafluoride and (SF 6) and oxygen (O 2) as etching gas.

【0225】このように本発明の薄膜トランジスタの製造方法においては、ソースドレイン電極13材料上に形成するフォトレジスト27をアッシング処理してそのパターン寸法を小さくし、段差を有するソースドレイン電極13を形成している。 [0225] In the method for fabricating the thin film transistor of this invention, to reduce the pattern size of the photoresist 27 to form the source and drain electrodes 13 on the material by ashing, to form a source drain electrode 13 having the step ing.

【0226】このため本発明では、半導体膜15となる被膜の成長方向が異なることに起因する結晶性の乱れを緩和することができ、薄膜トランジスタのしきい値電圧や移動度の劣化やそのばらつきを小さくすることができる。 [0226] Therefore, in this invention, can be the growth direction of the film as a semiconductor film 15 to relax the crystalline disorder caused by different, deterioration and the variation in the threshold voltage and mobility of the thin film transistor it can be reduced. さらに、ソースドレイン電極13上に設ける被膜の段差被覆性が良好となり、ソースドレイン電極13の段差領域における断線の発生を防止して、薄膜トランジスタの素子欠陥の発生を抑制することができる。 Furthermore, the step coverage of the coating provided on the source drain electrode 13 is improved, to prevent the occurrence of disconnection in the step region of the source-drain electrode 13, it is possible to suppress the occurrence of element defect of a thin film transistor.

【0227】さらに図23に示す薄膜トランジスタでは、中間膜37を設けることにより、ソースドレイン電極13と半導体膜15との相互の反応を防止できるとともに、半導体膜15と中間膜37との整流性を利用し、 [0227] In yet thin film transistor illustrated in FIG. 23, by providing the intermediate layer 37, it is possible to prevent mutual reaction between the source and drain electrodes 13 and the semiconductor film 15, utilizing rectifying properties of the semiconductor film 15 and the intermediate layer 37 and,
薄膜トランジスタのスイッチング特性を改善することができる。 It is possible to improve the switching characteristics of the thin film transistor.

【0228】この図21から図23を用いて説明した実施例の薄膜トランジスタにおいて、中間膜37に不純物イオンとしてリン(P)イオンを導入してもよい。 [0228] In the thin film transistor of the embodiment described with reference to FIG. 23 from FIG. 21, it may be introduced phosphorous (P) ions as impurity ions in the intermediate layer 37.

【0229】中間膜37に不純物イオンを導入すると、 [0229] The introduction of impurity ions in the intermediate layer 37,
この中間膜37に接触する半導体膜15にリンイオンを拡散させることができ、半導体膜15の導電型をN型とすることができる。 This semiconductor film 15 in contact with the intermediate layer 37 can be diffused phosphorus ions, the conductivity type of the semiconductor film 15 can be an N-type.

【0230】このように半導体膜15の導電型をN型の半導体にすると、薄膜トランジスタのチャネル領域をN [0230] With this way the conductivity type of the semiconductor film 15 to the N-type semiconductor, the channel region of the thin film transistor N
型とすることができ、リーク電流を低減し、さらに半導体膜15とソースドレイン電極13と中間膜37との相互にの接続抵抗を低くすることができる。 It can be a mold, a leak current is reduced, it is possible to further lower the connection resistance of each other with the semiconductor film 15 and the source drain electrode 13 and the intermediate layer 37.

【0231】この不純物イオンを含む中間膜37の形成は、反応性スパッタリング装置を用いて、反応ガスとしてホスフィン(PH 3 )を導入して、リンイオンを含むチタンを形成する。 [0231] Formation of the intermediate layer 37 containing the impurity ions, using a reactive sputtering apparatus, by introducing phosphine (PH 3) as a reaction gas to form a titanium containing phosphorous ions.

【0232】図21から図23を用いて説明した薄膜トランジスタの製造方法においては、ソースドレイン電極13材料をパターン形成し、アッシング処理によってフォトレジスト27のパターン寸法を小さくし、このパターン寸法を小さくしたフォトレジスト27をエッチングマスクとしてふたたびソースドレイン電極13材料をエッチングして、段差を有するソースドレイン電極13を形成する実施例で説明した。 [0232] In the method of manufacturing the thin film transistor described with reference to FIGS. 21 to 23, photo of the source drain electrode 13 material is patterned, to reduce the pattern size of the photoresist 27 by ashing, and reduce the pattern size the resist 27 again by etching the source and drain electrodes 13 material as an etching mask, it has been described in an embodiment for forming the source drain electrodes 13 having a stepped portion.

【0233】しかしながら、中間膜37を有する薄膜トランジスタにおけるソースドレイン電極13に段差を形成するための製造方法としては、図6から図20を用いて説明した処理工程によっても、ソースドレイン電極1 [0233] However, the manufacturing method for forming the step on the source drain electrode 13 in the thin film transistor having an intermediate layer 37, by the processing steps described with reference to FIG. 20 from FIG. 6, a source drain electrode 1
3に段差を形成することができる。 It is possible to form a step at 3.

【0234】すなわちソースドレイン電極13材料を膜厚の途中までエッチング後、フォトレジスト27のエッチング処理を行う方法や、フォトレジスト27を軟化させる方法や、パターン寸法の異なる第1のフォトレジスト29と第2のフォトレジスト31とを用いる処理方法によっても、段差を有するソースドレイン電極13を有する薄膜トランジスタを形成することができる。 [0234] That after etching up to the middle of the thickness of the source and drain electrodes 13 material, or a method of performing an etching process of the photoresist 27, a method for softening the photoresist 27, a first photoresist 29 having different pattern size No. by treatment method using the second photoresist 31, it is possible to form a thin film transistor having a source drain electrode 13 having a stepped portion.

【0235】以上図1から図23を用いて説明した実施例においてソースドレイン電極13材料として、透明導電膜を適用する例で説明したが、透明導電膜以外に、ソースドレイン電極13材料としては、アルミニウム(A [0235] As a source drain electrode 13 material in the embodiment described with reference to FIG. 23 from above Figure 1 was described using an example of applying the transparent conductive film, in addition to the transparent conductive film, as a source drain electrode 13 material, aluminum (A
l)やチタン(Ti)やタンタル(Ta)やモリブデン(Mo)やタングステン(W)や、あるいはこれらの材料の合金膜も適用することができる。 l) and titanium (Ti) or tantalum (Ta), molybdenum (Mo) or tungsten (W) or, or even an alloy film of these materials can be applied.

【0236】つぎに以上の説明と異なる実施例における薄膜トランジスタの構造とその製造方法とを説明する。 [0236] Next above description the structure of the thin film transistor in a different embodiment to explain the method of manufacturing the same.
以下に説明する実施例においては、薄膜トランジスタを液晶表示装置のスイッチング素子として適用する場合の構造とその製造方法である。 In the embodiments described below, the structure and its manufacturing method in the case of applying the thin film transistor as a switching element of a liquid crystal display device. まずはじめに本発明の実施例における薄膜トランジスタの構造を図24の断面図を用いて説明する。 The structure of a thin film transistor in an embodiment of the present invention will be described with reference to the sectional view of FIG. 24 First of all.

【0237】図24に示すように、絶縁性を有しガラスからなる基板11上には光遮光性を有し金属被膜からなる遮光膜21と容量下部電極23とを設ける。 [0237] As shown in FIG. 24, it provided a light shielding film 21 and the capacitor lower electrode 23 composed of a metal film having a light shielding property is formed on a substrate 11 made of glass has an insulating property. さらに遮光膜21と容量下部電極23との上面に層間絶縁膜33 Interlayer insulating film 33 further on the upper surface of the light-shielding film 21 and the capacitor lower electrode 23
を設ける。 The provision.

【0238】ここで遮光膜21は基板11下面からの光が薄膜トランジスタに照射され、この薄膜トランジスタに光リーク電流が流れることを防止している。 [0238] Here, the light-shielding film 21 is applied to the optical thin film transistor from the lower surface substrate 11 to prevent light leakage current flows in the thin film transistor. このため遮光膜21の平面パターン形状は、薄膜トランジスタとほぼ同じ大きさか、あるいはやや大きなパターン形状になるようにする。 Accordingly plane pattern shape of the light-shielding film 21, thin film transistor or approximately the same size, or to slightly become larger pattern.

【0239】さらに容量下部電極23は、層間絶縁膜3 [0239] Furthermore capacitor lower electrode 23, an interlayer insulating film 3
3を介してその上面に設ける画素電極25とで、金属− 3 through between the pixel electrode 25 provided on its upper surface, the metal -
絶縁膜−金属構造の容量を構成し、薄膜トランジスタのドレインに接続している。 Insulating film - constitute a capacitance of the metal structure, is connected to the drain of the thin film transistor. そしてこの容量によって、データ線を介して書き込んだ印加電圧を、つぎに書き込みまでの時間保持する役割をもつ。 And by this capacitance, the applied voltage written through the data line, has a role of retention time of the next until the writing. すなわち、画素電極2 That is, the pixel electrode 2
5は容量の上部電極としての役割ももつ。 5 has a role as an upper electrode of the capacitor.

【0240】このように層間絶縁膜33はデータ保持容量の絶縁膜としての役割と、遮光膜21と薄膜トランジスタとの絶縁分離としての役割とを備えている。 [0240] interlayer insulating film 33 in this way and a role as an insulating separation of the role of the insulating film of the data storage capacitor, a light-shielding film 21 and the thin film transistor.

【0241】さらにこの層間絶縁膜33の上面に、その間に隙間を設けるようにソースドレイン電極13と、ドレインに接続する画素電極23とを設ける。 [0241] Further on the upper surface of the interlayer insulating film 33, provided with a source drain electrode 13 so as to provide a gap therebetween, and a pixel electrode 23 connected to the drain. このソースドレイン電極13と画素電極23とは、透明導電膜で構成する。 This source drain electrode 13 and the pixel electrode 23 is composed of a transparent conductive film.

【0242】そしてこのソースドレイン電極13には段差を設け、その断面形状を階段状になるように構成する。 [0242] Then providing a step for the source and drain electrodes 13, configured to be the cross-sectional shape in a stepwise manner. このソースドレイン電極13に設ける段差の寸法は、好ましくはソースドレイン電極13の膜厚の半分程度とする。 Dimensions of the step provided in the source and drain electrodes 13 are preferably about half the thickness of the source and drain electrodes 13. すなわちその表面からソースドレイン電極1 That source drain electrode 1 from the surface
3膜厚のおよそ半分の深さ寸法の段差とする。 3 and step of approximately half the depth dimension of the film thickness.

【0243】この段差を有するソースドレイン電極13 [0243] The source drain electrodes 13 having the step
上に非単結晶シリコン膜からなる半導体膜15を設け、 The semiconductor film 15 made of non-single-crystal silicon film on top is provided,
さらにこの半導体膜15上に酸化シリコン膜からなるゲート絶縁膜17を設ける。 Further providing the gate insulating film 17 made of a silicon oxide film on the semiconductor film 15. さらにまた、このゲート絶縁膜17上にモリブデン膜からなるゲート電極19を設ける。 Furthermore, providing the gate electrode 19 made of molybdenum film on the gate insulating film 17. そしてシリコン膜からなる半導体膜15が薄膜トランジスタの活性領域となる。 The semiconductor film 15 made of silicon film becomes an active region of a thin film transistor.

【0244】このようにゲート電極19の金属と、ゲート絶縁膜17の絶縁膜と、半導体膜15の半導体との構造を有する薄膜トランジスタを構成する。 [0244] constituting such a metal gate electrode 19, the insulating film of the gate insulating film 17, a thin film transistor having a structure of the semiconductor of the semiconductor layer 15.

【0245】本発明の薄膜トランジスタ構造においては、図24に示すように、ソースドレイン電極13に段差を設け、その断面形状を階段状にする。 [0245] In the thin film transistor structure of the present invention, as shown in FIG. 24, a step is provided on the source drain electrode 13, the sectional shape in a stepwise manner. このようにソースドレイン電極13に段差を設けると、その上層に設ける半導体膜15の段差寸法を実質的に減少させることができる。 Thus providing a step on the source drain electrode 13, it is possible to reduce the level difference of the semiconductor layer 15 provided on the upper substantially.

【0246】このため、パターニングしたソースドレイン電極13の側面領域と基板11とにおいては、半導体膜15となる被膜の成長方向が異なることに起因する結晶性の乱れを緩和することができる。 [0246] Therefore, in the side regions of the source and drain electrodes 13 formed by patterning the substrate 11 Metropolitan can growth direction of the film as a semiconductor film 15 to relax the crystalline disorder caused by different. したがって薄膜トランジスタの特性、とくにしきい値電圧や移動度の劣化やそのばらつきを小さくすることができる。 Thus characteristics of the thin film transistor, it is possible in particular to reduce the deterioration or the variation in the threshold voltage and mobility.

【0247】さらにソースドレイン電極13に段差を設ける本発明の薄膜トランジスタにおいては、ソースドレイン電極13上に設ける被膜の段差被覆性が良好となる。 [0247] In the thin film transistor of the present invention to further provide a step on the source drain electrode 13, the step coverage of the coating provided on the source drain electrode 13 is improved. この結果、ソースドレイン電極13の段差領域における断線の発生を抑制し、薄膜トランジスタの素子欠陥の発生を防止することができる。 As a result, it is possible to suppress the occurrence of disconnection in the step region of the source-drain electrode 13, to prevent the occurrence of element defect of a thin film transistor.

【0248】さらに薄膜トランジスタの下面に、この薄膜トランジスタへの光照射を防止するための遮光膜21 [0248] Further the lower surface of the thin film transistor, the light-shielding film 21 for preventing light irradiation to the thin film transistor
を設けている。 A is provided. このため薄膜トランジスタに光リーク電流が流れることを抑制している It is suppressed that the light leakage current flows in the order TFT

【0249】つぎに図24に示す薄膜トランジスタ構造を形成するための製造方法を、説明する。 [0249] Next, a manufacturing method for forming a thin film transistor structure shown in FIG. 24 will be described.

【0250】まずはじめに、基板11上に遮光膜21と容量下部電極23材料として、遮光性を有するタンタル(Ta)膜を全面に形成する。 [0250] First, as a capacitor lower electrode 23 material and the light-shielding film 21 on the substrate 11, is formed on the entire surface of the tantalum (Ta) film having a light shielding property. このタンタル膜は100 The tantalum film is 100
nmの膜厚で、スパッタリング法により形成する。 A thickness of nm, is formed by sputtering.

【0251】その後、タンタル膜上の全面にフォトレジスト(図示せず)を回転塗布法により形成し、所定のフォトマスクを用いて露光処理と現像処理とを行い、フォトレジストを遮光膜21と容量下部電極23とのパターンに形成する。 [0251] Thereafter, the photoresist on the entire surface of the tantalum film (not shown) is formed by a spin coating method, performs a developing process and the exposure process using a predetermined photomask, the light-shielding film 21 and the capacitance of the photoresist forming the pattern of the lower electrode 23.

【0252】その後、このパターニングしたフォトレジストをエッチングマスクに用いて、反応性イオンエッチング法により、タンタル膜をパターニングして遮光膜2 [0252] Then, the patterned photoresist as an etching mask, by reactive ion etching, the light shielding film 2 by patterning the tantalum film
1と容量下部電極23とを形成する。 To form the 1 and the capacitor lower electrode 23.

【0253】このタンタル膜の反応性イオンエッチング処理は、エッチングガスとして六フッ化イオウ(SF [0253] Reactive ion etching of the tantalum film is sulfur hexafluoride (SF as an etching gas
6 )と酸素(O 2 )とアルゴン(Ar)との混合ガスを用いて行う。 Performed using 6) and a mixed gas of oxygen and (O 2) and argon (Ar).

【0254】その後、全面に化学的気相成長法を用いて酸化シリコン(SiO 2 )膜からなる層間絶縁膜33 [0254] Thereafter, an interlayer insulating film 33 made of silicon oxide (SiO 2) film using a chemical vapor deposition on the entire surface
を、500nmの膜厚で形成する。 And it is formed in a thickness of 500 nm. この層間絶縁膜33 The interlayer insulating film 33
は、モノシラン(SiH 4 )と酸素(O 2 )とを反応ガスとして用いて形成する。 Forms a monosilane (SiH 4) and oxygen (O 2) used as a reaction gas.

【0255】その後のソースドレイン電極13と半導体膜15とゲート絶縁膜17とゲート電極19との形成方法は、図1から図20を用いて説明した方法と同じ処理工程により形成することができるので、詳細な説明は省略する。 [0255] method for forming the subsequent source and drain electrodes 13 and the semiconductor film 15 and the gate insulating film 17 and the gate electrode 19, can be formed by the same process steps as the method described with reference to FIGS. 1 to 20 , and a detailed description thereof will be omitted.

【0256】つぎに図24を用いて説明した実施例と異なる実施例における薄膜トランジスタの構造とその製造方法とを説明する。 [0256] Next the structure of the thin film transistor will be described a manufacturing method in different embodiments the embodiment described with reference to FIG. 24. 以下に説明する実施例においては、 In the embodiments described below,
薄膜トランジスタを液晶表示装置のスイッチング素子として適用する場合の構造と製造方法である。 The thin film transistor has a structure and a manufacturing method when applied as a switching element of a liquid crystal display device. まずはじめに本発明の実施例における薄膜トランジスタの構造を図25の断面図を用いて説明する。 The structure of a thin film transistor in an embodiment of the present invention will be described with reference to the sectional view of FIG. 25 First of all.

【0257】図25に示すように、絶縁性を有しガラスからなる基板11上には光遮光性を有し金属被膜からなる遮光膜21と容量下部電極23とを設ける。 [0257] As shown in FIG. 25, it provided a light shielding film 21 and the capacitor lower electrode 23 composed of a metal film having a light shielding property is formed on a substrate 11 made of glass has an insulating property. さらに遮光膜21と容量下部電極23との上面に層間絶縁膜33 Interlayer insulating film 33 further on the upper surface of the light-shielding film 21 and the capacitor lower electrode 23
を設ける。 The provision.

【0258】ここで遮光膜21は基板11下面からの光が薄膜トランジスタに照射され、この薄膜トランジスタに光リーク電流が流れることを防止している。 [0258] Here, the light-shielding film 21 is applied to the optical thin film transistor from the lower surface substrate 11 to prevent light leakage current flows in the thin film transistor. このため遮光膜21の平面パターン形状は、薄膜トランジスタとほぼ同じ大きさか、あるいはやや大きなパターン形状になるようにする。 Accordingly plane pattern shape of the light-shielding film 21, thin film transistor or approximately the same size, or to slightly become larger pattern.

【0259】さらに容量下部電極23は、層間絶縁膜3 [0259] Furthermore capacitor lower electrode 23, an interlayer insulating film 3
3を介してその上面に設ける画素電極25とで、金属− 3 through between the pixel electrode 25 provided on its upper surface, the metal -
絶縁膜−金属構造の容量を構成し、薄膜トランジスタのドレインに接続している。 Insulating film - constitute a capacitance of the metal structure, is connected to the drain of the thin film transistor. そしてこの容量によって、データ線を介して書き込んだ印加電圧を、つぎに書き込みまでの時間保持する役割をもつ。 And by this capacitance, the applied voltage written through the data line, has a role of retention time of the next until the writing. すなわち、画素電極2 That is, the pixel electrode 2
5は容量の上部電極としての役割ももつ。 5 has a role as an upper electrode of the capacitor.

【0260】このように層間絶縁膜33はデータ保持容量の絶縁膜としての役割と、遮光膜21と薄膜トランジスタとの絶縁分離としての役割とを備えている。 [0260] interlayer insulating film 33 in this way and a role as an insulating separation of the role of the insulating film of the data storage capacitor, a light-shielding film 21 and the thin film transistor.

【0261】さらにこの層間絶縁膜33の上面に、その間に隙間を設けるようにソースドレイン電極13と、ドレインに接続する画素電極23とを設ける。 [0261] Further on the upper surface of the interlayer insulating film 33, provided with a source drain electrode 13 so as to provide a gap therebetween, and a pixel electrode 23 connected to the drain. このソースドレイン電極13と画素電極23とは、透明導電膜で構成する。 This source drain electrode 13 and the pixel electrode 23 is composed of a transparent conductive film.

【0262】そしてこのソースドレイン電極13には段差を設け、その断面形状を階段状になるように構成する。 [0262] Then providing a step for the source and drain electrodes 13, configured to be the cross-sectional shape in a stepwise manner. このソースドレイン電極13に設ける段差の寸法は、好ましくはソースドレイン電極13の膜厚の半分程度とする。 Dimensions of the step provided in the source and drain electrodes 13 are preferably about half the thickness of the source and drain electrodes 13. すなわち表面からソースドレイン電極13膜厚のおよそ半分の深さ寸法の段差とする。 I.e. from the surface and the step of approximately half the depth of the source and drain electrodes 13 thickness.

【0263】この段差を有するソースドレイン電極13 [0263] The source drain electrodes 13 having the step
上にチタン(Ti)膜からなる中間膜37を設ける。 An intermediate layer 37 made of titanium (Ti) film on top. さらにこの中間膜37上に非単結晶シリコン膜からなる半導体膜15を設け、さらにこの半導体膜15上に酸化シリコン膜からなるゲート絶縁膜17を設ける。 Further, this semiconductor film 15 to the intermediate layer 37 on of non-single-crystal silicon film is provided, providing the gate insulating film 17 made of further silicon oxide film on the semiconductor film 15. さらにまた、このゲート絶縁膜17上にモリブデン膜からなるゲート電極19を設ける。 Furthermore, providing the gate electrode 19 made of molybdenum film on the gate insulating film 17. そしてシリコン膜からなる半導体膜15が薄膜トランジスタの活性領域となる。 The semiconductor film 15 made of silicon film becomes an active region of a thin film transistor.

【0264】ここで中間膜37の外周部は、半導体膜1 [0264] outer periphery of the intermediate film 37 here, the semiconductor film 1
5の外周部と同一パターン形状とする。 5 and the same pattern shape as the outer peripheral portion of the. そしてシリコン膜からなる半導体膜15が薄膜トランジスタの活性領域となる。 The semiconductor film 15 made of silicon film becomes an active region of a thin film transistor.

【0265】このようにゲート電極19の金属と、ゲート絶縁膜17の絶縁膜と、半導体膜15の半導体との構造を有する薄膜トランジスタを構成する。 [0265] constituting such a metal gate electrode 19, the insulating film of the gate insulating film 17, a thin film transistor having a structure of the semiconductor of the semiconductor layer 15.

【0266】本発明の薄膜トランジスタ構造においては、図25に示すように、ソースドレイン電極13に段差を設け、その断面形状を階段状にする。 [0266] In the thin film transistor structure of the present invention, as shown in FIG. 25, a step is provided on the source drain electrode 13, the sectional shape in a stepwise manner. このようにソースドレイン電極13に段差を設けると、上層に設ける半導体膜15の段差寸法を実質的に減少させることができる。 Thus providing a step on the source drain electrode 13, it is possible to reduce the level difference of the semiconductor layer 15 provided on the upper substantially.

【0267】このため、パターニングしたソースドレイン電極13の側面領域と基板11とにおいては、半導体膜15となる被膜の成長方向が異なることに起因する結晶性の乱れを緩和することができる。 [0267] Therefore, in the side regions of the source and drain electrodes 13 formed by patterning the substrate 11 Metropolitan can growth direction of the film as a semiconductor film 15 to relax the crystalline disorder caused by different. したがって薄膜トランジスタの特性、とくにしきい値電圧や移動度の劣化やそのばらつきを小さくすることができる。 Thus characteristics of the thin film transistor, it is possible in particular to reduce the deterioration or the variation in the threshold voltage and mobility.

【0268】さらにソースドレイン電極13に段差を設ける本発明の薄膜トランジスタにおいては、ソースドレイン電極13上に設ける被膜の段差被覆性が良好となる。 [0268] In the thin film transistor of the present invention to further provide a step on the source drain electrode 13, the step coverage of the coating provided on the source drain electrode 13 is improved. この結果、ソースドレイン電極13の段差領域における断線の発生を抑制し、薄膜トランジスタの素子欠陥の発生を防止することができる。 As a result, it is possible to suppress the occurrence of disconnection in the step region of the source-drain electrode 13, to prevent the occurrence of element defect of a thin film transistor.

【0269】さらに薄膜トランジスタの下面に、この薄膜トランジスタへの光照射を防止するための遮光膜21 [0269] Further the lower surface of the thin film transistor, the light-shielding film 21 for preventing light irradiation to the thin film transistor
を設けている。 A is provided. このため薄膜トランジスタに光リーク電流が流れることを抑制している It is suppressed that the light leakage current flows in the order TFT

【0270】さらに図25に示す薄膜トランジスタでは、中間膜37を設けることにより、透明導電膜からなるソースドレイン電極13と、半導体膜15との相互の反応を防止できるとともに、半導体膜15と中間膜37 [0270] In yet thin film transistor illustrated in FIG. 25, by providing the intermediate layer 37, a source drain electrode 13 made of a transparent conductive film, it is possible to prevent mutual reaction between the semiconductor film 15, the semiconductor film 15 and the intermediate layer 37
との整流性を利用し、薄膜トランジスタのスイッチング特性を改善することができる。 Using rectification with the can improve the switching characteristics of the thin film transistor.

【0271】つぎに図25に示す薄膜トランジスタ構造を形成するための製造方法を、説明する。 [0271] Next, a manufacturing method for forming a thin film transistor structure shown in FIG. 25 will be described.

【0272】まずはじめに、基板11上に遮光膜21と容量下部電極23材料として、遮光性を有するタンタル(Ta)膜を全面に形成する。 [0272] First, as a capacitor lower electrode 23 material and the light-shielding film 21 on the substrate 11, is formed on the entire surface of the tantalum (Ta) film having a light shielding property. このタンタル膜は100 The tantalum film is 100
nmの膜厚で、スパッタリング法により形成する。 A thickness of nm, is formed by sputtering.

【0273】その後、タンタル膜上の全面にフォトレジスト(図示せず)を回転塗布法により形成し、所定のフォトマスクを用いて露光処理と現像処理とを行い、フォトレジストを遮光膜21と容量下部電極23とのパターンに形成する。 [0273] Thereafter, the photoresist on the entire surface of the tantalum film (not shown) is formed by a spin coating method, performs a developing process and the exposure process using a predetermined photomask, the light-shielding film 21 and the capacitance of the photoresist forming the pattern of the lower electrode 23.

【0274】その後、このパターニングしたフォトレジストをエッチングマスクに用いて、反応性イオンエッチング法により、タンタル膜をパターニングして遮光膜2 [0274] Then, the patterned photoresist as an etching mask, by reactive ion etching, the light shielding film 2 by patterning the tantalum film
1と容量下部電極23とを形成する。 To form the 1 and the capacitor lower electrode 23.

【0275】このタンタル膜の反応性イオンエッチング処理は、エッチングガスとして六フッ化イオウ(SF [0275] Reactive ion etching of the tantalum film is sulfur hexafluoride (SF as an etching gas
6 )と酸素(O 2 )とアルゴン(Ar)との混合ガスを用いて行う。 Performed using 6) and a mixed gas of oxygen and (O 2) and argon (Ar).

【0276】その後、全面に化学的気相成長法を用いて酸化シリコン(SiO 2 )膜からなる層間絶縁膜33 [0276] Thereafter, an interlayer insulating film 33 made of silicon oxide (SiO 2) film using a chemical vapor deposition on the entire surface
を、500nmの膜厚で形成する。 And it is formed in a thickness of 500 nm. この層間絶縁膜33 The interlayer insulating film 33
は、モノシラン(SiH 4 )と酸素(O 2 )とを反応ガスとして用いて形成する。 Forms a monosilane (SiH 4) and oxygen (O 2) used as a reaction gas.

【0277】その後のソースドレイン電極13と半導体膜15とゲート絶縁膜17とゲート電極19との形成方法は、図1から図20と図21から図23を用いて説明した方法と同じ処理工程により形成することができるので、詳細な説明は省略する。 [0277] method for forming the subsequent source and drain electrodes 13 and the semiconductor film 15 and the gate insulating film 17 and the gate electrode 19, the same processing steps as the method described with reference to FIG. 23 from 20 and 21 from FIG. 1 can be formed, a detailed description thereof will be omitted.

【0278】この図25を用いて説明した実施例において、中間膜37に不純物イオンとしてリン(P)イオンを導入してもよい。 [0278] In the embodiment described with reference to FIG. 25, it may be introduced phosphorous (P) ions as impurity ions in the intermediate layer 37. この中間膜37に不純物イオンを導入すると、この中間膜37に接触する半導体膜15にリンイオンを拡散させることができ、半導体膜15の導電型をN型とすることができる。 The introduction of impurity ions in the intermediate layer 37, it is possible to diffuse the phosphorus ions into the semiconductor film 15 in contact with the intermediate layer 37, the conductive semiconductor layer 15 may be an N-type.

【0279】このように半導体膜15の導電型をN型の半導体にすると、薄膜トランジスタのチャネル領域をN [0279] With this way the conductivity type of the semiconductor film 15 to the N-type semiconductor, the channel region of the thin film transistor N
型とすることができ、リーク電流を低減し、さらに半導体膜15とソースドレイン電極13と中間膜37との相互にの接続抵抗を低くすることができる。 It can be a mold, a leak current is reduced, it is possible to further lower the connection resistance of each other with the semiconductor film 15 and the source drain electrode 13 and the intermediate layer 37.

【0280】この不純物イオンを含む中間膜37の形成は、反応性スパッタリング装置を用いて、反応ガスとしてホスフィン(PH 3 )を導入して、リンイオンを含むチタンを形成すればよい。 [0280] Formation of the intermediate layer 37 containing the impurity ions, using a reactive sputtering apparatus, by introducing phosphine (PH 3) as a reaction gas, may be formed of titanium containing phosphorous ions.

【0281】つぎに図25を用いて説明した実施例と異なる実施例における薄膜トランジスタの構造とその製造方法とを説明する。 [0281] Next the structure of the thin film transistor will be described a manufacturing method in different embodiments the embodiment described with reference to FIG. 25. 以下に説明する実施例においては、 In the embodiments described below,
薄膜トランジスタを液晶表示装置のスイッチング素子として適用する場合の構造と製造方法である。 The thin film transistor has a structure and a manufacturing method when applied as a switching element of a liquid crystal display device. まずはじめに本発明の実施例における薄膜トランジスタの構造を図26の断面図を用いて説明する。 The structure of a thin film transistor in an embodiment of the present invention will be described with reference to the sectional view of FIG. 26 First of all.

【0282】図26に示すように、絶縁性を有しガラスからなる基板11上には光遮光性を有し金属被膜からなる遮光膜21と容量下部電極23とを設ける。 [0282] As shown in FIG. 26, it provided a light shielding film 21 and the capacitor lower electrode 23 composed of a metal film having a light shielding property is formed on a substrate 11 made of glass has an insulating property. さらにこの容量下部電極23の表面に酸化タンタル膜(Ta 2 Further the tantalum oxide film on the surface of the capacitor lower electrode 23 (Ta 2 O
5 )からなる酸化膜35を設ける。 5) The oxide film 35 is provided made of. またさらに遮光膜2 Furthermore shielding film 2
1と容量下部電極23との上面に層間絶縁膜33を設ける。 Providing an interlayer insulation film 33 on the upper surface of one and the capacitor lower electrode 23.

【0283】ここで遮光膜21は基板11下面からの光が薄膜トランジスタに照射され、この薄膜トランジスタに光リーク電流が流れることを防止している。 [0283] Here, the light-shielding film 21 is applied to the optical thin film transistor from the lower surface substrate 11 to prevent light leakage current flows in the thin film transistor. このため遮光膜21の平面パターン形状は、薄膜トランジスタとほぼ同じ大きさか、あるいはやや大きなパターン形状になるようにする。 Accordingly plane pattern shape of the light-shielding film 21, thin film transistor or approximately the same size, or to slightly become larger pattern.

【0284】さらに容量下部電極23は、その表面の酸化膜35と層間絶縁膜33を介してその上面に設ける画素電極25とで、金属−絶縁膜−金属構造の容量を構成し、薄膜トランジスタのドレインに接続している。 [0284] Furthermore capacitor lower electrode 23 is a pixel electrode 25 provided on the upper surface through the oxide film 35 and the interlayer insulating film 33 on the surface thereof, a metal - insulator - constitutes the capacity of the metal structure, the drain of the thin film transistor It is connected to. そしてこの容量によって、データ線を介して書き込んだ印加電圧を、つぎに書き込みまでの時間保持する役割をもつ。 And by this capacitance, the applied voltage written through the data line, has a role of retention time of the next until the writing.

【0285】さらに容量下部電極23表面の酸化膜35 [0285] Furthermore oxide film 35 of the capacitor lower electrode 23 surface
は層間絶縁膜37にピンホールなどの膜欠陥が生じた場合においても、酸化膜35の働きによって画素電極25 Even if the resulting membrane defects such as pinholes in the interlayer insulating film 37, the pixel electrode 25 by the action of the oxide film 35
と容量下部電極23との電気的短絡の発生を防止する役割をもつ。 And it has a role of preventing the occurrence of electrical short-circuit between the capacitor lower electrode 23.

【0286】このように層間絶縁膜33はデータ保持容量の絶縁膜としての役割と、遮光膜21と薄膜トランジスタとの絶縁分離としての役割とを備えている。 [0286] interlayer insulating film 33 in this way and a role as an insulating separation of the role of the insulating film of the data storage capacitor, a light-shielding film 21 and the thin film transistor.

【0287】さらにこの層間絶縁膜33の上面に、その間に隙間を設けるようにソースドレイン電極13と、ドレインに接続する画素電極23とを設ける。 [0287] Further on the upper surface of the interlayer insulating film 33, provided with a source drain electrode 13 so as to provide a gap therebetween, and a pixel electrode 23 connected to the drain. このソースドレイン電極13と画素電極23とは、透明導電膜で構成する。 This source drain electrode 13 and the pixel electrode 23 is composed of a transparent conductive film.

【0288】そしてこのソースドレイン電極13には段差を設け、その断面形状を階段状になるように構成する。 [0288] Then providing a step for the source and drain electrodes 13, configured to be the cross-sectional shape in a stepwise manner. このソースドレイン電極13に設ける段差の寸法は、好ましくはソースドレイン電極13の膜厚の半分程度とする。 Dimensions of the step provided in the source and drain electrodes 13 are preferably about half the thickness of the source and drain electrodes 13. すなわち表面からソースドレイン電極13膜厚のおよそ半分の深さ寸法の段差とする。 I.e. from the surface and the step of approximately half the depth of the source and drain electrodes 13 thickness.

【0289】この段差を有するソースドレイン電極13 [0289] The source drain electrodes 13 having the step
上にに非単結晶シリコン膜からなる半導体膜15を設け、さらにこの半導体膜15上に酸化シリコン膜からなるゲート絶縁膜17を設ける。 The semiconductor film 15 made of non-single-crystal silicon film on the above provided, providing the gate insulating film 17 made of further silicon oxide film on the semiconductor film 15. さらにまた、このゲート絶縁膜17上にモリブデン膜からなるゲート電極19を設ける。 Furthermore, providing the gate electrode 19 made of molybdenum film on the gate insulating film 17. そしてシリコン膜からなる半導体膜15が薄膜トランジスタの活性領域となる。 The semiconductor film 15 made of silicon film becomes an active region of a thin film transistor.

【0290】このようにゲート電極19の金属と、ゲート絶縁膜17の絶縁膜と、半導体膜15の半導体との構造を有する薄膜トランジスタを構成する。 [0290] constituting such a metal gate electrode 19, the insulating film of the gate insulating film 17, a thin film transistor having a structure of the semiconductor of the semiconductor layer 15.

【0291】本発明の薄膜トランジスタ構造においては、図26に示すように、ソースドレイン電極13に段差を設け、その断面形状を階段状にする。 [0291] In the thin film transistor structure of the present invention, as shown in FIG. 26, a step is provided on the source drain electrode 13, the sectional shape in a stepwise manner. このようにソースドレイン電極13に段差を設けると、上層に設ける半導体膜15の段差寸法を実質的に減少させることができる。 Thus providing a step on the source drain electrode 13, it is possible to reduce the level difference of the semiconductor layer 15 provided on the upper substantially.

【0292】このため、パターニングしたソースドレイン電極13の側面領域と基板11とにおいては、半導体膜15となる被膜の成長方向が異なることに起因する結晶性の乱れを緩和することができる。 [0292] Therefore, in the side regions of the source and drain electrodes 13 formed by patterning the substrate 11 Metropolitan can growth direction of the film as a semiconductor film 15 to relax the crystalline disorder caused by different. したがって薄膜トランジスタの特性、とくにしきい値電圧や移動度の劣化やそのばらつきを小さくすることができる。 Thus characteristics of the thin film transistor, it is possible in particular to reduce the deterioration or the variation in the threshold voltage and mobility.

【0293】さらにソースドレイン電極13に段差を設ける本発明の薄膜トランジスタにおいては、ソースドレイン電極13上に設ける被膜の段差被覆性が良好となる。 [0293] In the thin film transistor of the present invention to further provide a step on the source drain electrode 13, the step coverage of the coating provided on the source drain electrode 13 is improved. この結果、ソースドレイン電極13の段差領域における断線の発生を防止して、薄膜トランジスタの素子欠陥の発生を抑制することができる。 As a result, it is possible to prevent the occurrence of disconnection in the step region of the source-drain electrodes 13, to suppress the occurrence of element defect of a thin film transistor.

【0294】さらに薄膜トランジスタの下面に、この薄膜トランジスタへの光照射を防止するための遮光膜21 [0294] Further the lower surface of the thin film transistor, the light-shielding film 21 for preventing light irradiation to the thin film transistor
を設けている。 A is provided. このため薄膜トランジスタに光リーク電流が流れることを抑制している It is suppressed that the light leakage current flows in the order TFT

【0295】さらに図26に示す薄膜トランジスタにおいては、容量下部電極23表面に酸化膜35を設けている。 [0295] In yet thin film transistor shown in FIG. 26 is provided with an oxide film 35 on the capacitor lower electrode 23 surface. この酸化膜35は層間絶縁膜37にピンホールなどの膜欠陥が生じた場合においても、酸化膜35の働きによって画素電極25と容量下部電極23との電気的短絡の発生を防止することができる。 The oxide film 35 can prevent occurrence of an electrical short circuit between the layers even when the film defects such as pinholes is caused in the insulating film 37, the pixel electrode 25 by the action of the oxide film 35 and the capacitor lower electrode 23 .

【0296】つぎに図26に示す薄膜トランジスタ構造を形成するための製造方法を、説明する。 [0296] Next, a manufacturing method for forming a thin film transistor structure shown in FIG. 26 will be described.

【0297】図26に示すようにまずはじめに、基板1 [0297] First, as shown in FIG. 26, the substrate 1
1上の全面に遮光膜21と容量下部電極23材料として、遮光性を有するタンタル(Ta)膜を形成する。 The entire surface to the light-shielding film 21 and the capacitor lower electrode 23 material on 1, to form a tantalum (Ta) film having a light shielding property. このタンタル膜は100nmの膜厚で、スパッタリング法により形成する。 The tantalum film is a film thickness of 100 nm, is formed by sputtering.

【0298】その後、タンタル膜上の全面にフォトレジスト(図示せず)を回転塗布法により形成し、所定のフォトマスクを用いて露光処理と現像処理とを行い、フォトレジストを遮光膜21と容量下部電極23とのパターンに形成する。 [0298] Thereafter, the photoresist on the entire surface of the tantalum film (not shown) is formed by a spin coating method, performs a developing process and the exposure process using a predetermined photomask, the light-shielding film 21 and the capacitance of the photoresist forming the pattern of the lower electrode 23.

【0299】その後、このパターニングしたフォトレジストをエッチングマスクに用いて、反応性イオンエッチング法により、タンタル膜をパターニングして遮光膜2 [0299] Then, the patterned photoresist as an etching mask, by reactive ion etching, the light shielding film 2 by patterning the tantalum film
1と容量下部電極23とを形成する。 To form the 1 and the capacitor lower electrode 23.

【0300】このタンタル膜の反応性イオンエッチング処理は、エッチングガスとして六フッ化イオウ(SF [0300] Reactive ion etching of the tantalum film is sulfur hexafluoride (SF as an etching gas
6 )と酸素(O 2 )とアルゴン(Ar)との混合ガスを用いて行う。 Performed using 6) and a mixed gas of oxygen and (O 2) and argon (Ar).

【0301】その後、容量下部電極23の表面に酸化膜35を50nmの膜厚で形成する。 [0301] Then, the oxide film 35 on the surface of the capacitor lower electrode 23 is formed in a thickness of 50nm. 酸化膜35は、クエン酸を陽極酸化液として用い、白金板とタンタル膜との間に直流電圧を印加する陽極酸化処理によって形成する。 Oxide film 35, using citric acid as the anodizing solution, formed by anodic oxidation process for applying a DC voltage between the platinum plate and a tantalum film.

【0302】その後、全面に化学的気相成長法を用いて酸化シリコン(SiO 2 )膜からなる層間絶縁膜33 [0302] Thereafter, an interlayer insulating film 33 made of silicon oxide (SiO 2) film using a chemical vapor deposition on the entire surface
を、500nmの膜厚で形成する。 And it is formed in a thickness of 500 nm. この層間絶縁膜33 The interlayer insulating film 33
は、モノシラン(SiH 4 )と酸素(O 2 )とを反応ガスとして用いて形成する。 Forms a monosilane (SiH 4) and oxygen (O 2) used as a reaction gas.

【0303】その後のソースドレイン電極13と半導体膜15とゲート絶縁膜17とゲート電極19との形成方法は、図1から図20と図21から図23を用いて説明した方法と同じ処理工程により形成することができるので、詳細な説明は省略する。 [0303] method for forming the subsequent source and drain electrodes 13 and the semiconductor film 15 and the gate insulating film 17 and the gate electrode 19, the same processing steps as the method described with reference to FIG. 23 from 20 and 21 from FIG. 1 can be formed, a detailed description thereof will be omitted.

【0304】この図26を説明した実施例においても、 [0304] Also in the embodiment described with FIG. 26,
ソースドレイン電極13と半導体膜15との間にチタン(Ti)膜からなる中間膜を設けてもよい。 The intermediate film may be provided consisting of titanium (Ti) film between the source and drain electrodes 13 and the semiconductor film 15.

【0305】中間膜を設けることにより、透明導電膜からなるソースドレイン電極13と半導体膜15との相互の反応を防止できるとともに、半導体膜15と中間膜との整流性を利用し、薄膜トランジスタのスイッチング特性を改善することができる。 [0305] By providing the intermediate layer, it is possible to prevent mutual reaction between the source and drain electrodes 13 and the semiconductor film 15 made of a transparent conductive film, using a rectified with the semiconductor film 15 and the intermediate layer, a thin film transistor switching it is possible to improve the properties.

【0306】さらにこの図26を用いて説明した実施例において、中間膜に不純物イオンとしてリン(P)イオンを導入してもよい。 In the embodiment described with reference [0306] In addition to FIG. 26, it may be introduced phosphorous (P) ions as impurity ions in the interlayer. この中間膜に不純物イオンを導入すると、この中間膜に接触する半導体膜15にリンイオンを拡散させることができ、半導体膜15の導電型をN The introduction of impurity ions in the intermediate layer, the semiconductor layer 15 in contact with the intermediate layer can be diffused phosphorus ions, the conductivity type of the semiconductor film 15 N
型とすることができる。 It can be of a type.

【0307】このように半導体膜15の導電型をN型の半導体にすると、薄膜トランジスタのチャネル領域をN [0307] With this way the conductivity type of the semiconductor film 15 to the N-type semiconductor, the channel region of the thin film transistor N
型とすることができ、リーク電流を低減し、さらに半導体膜15とソースドレイン電極13と中間膜との相互にの接続抵抗を低くすることができる。 It can be a mold, a leak current is reduced, it is possible to further lower the connection resistance of each other with the semiconductor film 15 and the source drain electrode 13 and the intermediate layer.

【0308】この不純物イオンを含む中間膜37の形成は、反応性スパッタリング装置を用いて、反応ガスとしてホスフィン(PH 3 )を導入して、リンイオンを含むチタンを形成すればよい。 [0308] Formation of the intermediate layer 37 containing the impurity ions, using a reactive sputtering apparatus, by introducing phosphine (PH 3) as a reaction gas, may be formed of titanium containing phosphorous ions.

【0309】以上の実施例の説明では、ゲート電極19 [0309] In the description of the above embodiments, the gate electrode 19
としてはモリブデン(Mo)を用いる実施例で説明したがモリブデン以外に、タンタル(Ta)やチタン(T Besides it has been described in an embodiment using molybdenum (Mo) Molybdenum as tantalum (Ta), titanium (T
i)やアルミニウム(Al)やタングステン(W)や、 i), aluminum (Al), tungsten (W) and,
あるいはこれらの合金膜も適用することができる。 Alternatively it can be applied these alloy films.

【0310】さらに中間膜37に添加する不純物イオンとしては、リン(P)イオン以外に窒素(N)やホウ素(B)や砒素(As)の不純物イオンを適用することができる。 [0310] As further impurity ions to be added to the intermediate layer 37 can be applied to impurity ions of phosphorus (P) nitrogen in addition to ions (N) or boron (B) or arsenic (As).

【0311】さらに半導体膜15として非晶質シリコン膜や多結晶シリコン膜からなる非単結晶シリコン膜を本発明では適用するが、これらの被膜にアルゴンレーザ光を照射して、その粒径を大きくした非単結晶シリコン膜や単結晶シリコン膜や、あるいは単結晶シリコン膜と非単結晶シリコン膜とが混在する半導体膜も、本発明では適用することができる。 [0311] Although more applicable in the present invention the non-single crystal silicon film of amorphous silicon film or polycrystalline silicon film as the semiconductor film 15 is irradiated with argon laser beam to these coatings, increase its grain size semiconductor film non or single-crystal silicon film or a single crystal silicon film was, or the single crystal silicon film and a non-single crystal silicon film are mixed can also be applied in the present invention.

【0312】さらにゲート絶縁膜17としては酸化シリコン膜を適用する実施例で以上説明したが、酸化シリコン膜以外に窒化シリコン膜や酸化タンタル膜や酸化窒化シリコン膜や酸化アルミニウム膜や、あるいはこれらの被膜の複合膜もゲート絶縁膜として、本発明では適用することができる。 [0312] Further as the gate insulating film 17 as described above in Example of applying a silicon oxide film, but in addition to the silicon oxide film a silicon nitride film or a tantalum oxide film or a silicon oxide nitride film or an aluminum oxide film, or of a composite film is also the gate insulating film of the coating can be applied in the present invention.

【0313】さらに以上説明した本発明の実施例においては、層間絶縁膜33として酸化シリコン膜を用いる例で説明したが、酸化シリコン膜以外にリンやボロンを含む酸化シリコン膜や窒化シリコン膜や酸化タンタル膜や、あるいは有機樹脂絶縁膜であるポリイミド膜やカラーフィルター膜も層間絶縁膜33として適用することができる。 [0313] In the embodiment of the present invention as further explained above, it has been described in example using a silicon oxide film, a silicon oxide film or a silicon nitride film containing phosphorus and boron in addition to silicon oxide film or an interlayer insulating film 33 polyimide film and a color filter film is tantalum film or, or an organic resin insulating film is also applicable as an interlayer insulating film 33.

【0314】あるいは層間絶縁膜33としては、塗布ガラス(SOG)膜を用いてもよい。 [0314] Alternatively as an interlayer insulating film 33 may be a coating glass (SOG) film. この塗布ガラス膜は酸化シリコンと溶媒とを混合したものであり、回転塗布法により基板11に形成後、250℃から300℃の温度で加熱処理して、塗布ガラス膜中の溶媒を蒸発させて形成する。 The coating glass film is obtained by mixing a silicon oxide and a solvent, after forming the substrate 11 by spin coating, and heated at a temperature of 300 ° C. from 250 ° C., to evaporate the solvent in the coating glass film Form.

【0315】さらに以上の実施例の説明では、ソースドレイン電極13に設ける段差として1つの段差を設ける例で説明したが、本発明の薄膜トランジスタにおいては、複数の段差をソースドレイン電極13に設けてもよい。 [0315] In the description of the further above embodiment was described using an example of providing a single step as a step of providing the source and drain electrodes 13, in the thin film transistor of the present invention, it is provided with a plurality of steps on the source drain electrode 13 good.

【0316】このように複数の段差をソースドレイン電極13に設けると、このソースドレイン電極13上層の半導体膜15の実質的な段差寸法をさらに減少させることができ、よりいっそうしきい値電圧や移動度の薄膜トランジスタ特性の向上と、そのばらつきを小さくすることができる。 [0316] When thus provided a plurality of steps on the source and drain electrodes 13, a substantial level difference of the source and drain electrodes 13 upper layer of the semiconductor film 15 can be further reduced, and further the threshold voltage moves the improvement of the TFT characteristics of the time, it is possible to reduce the variation.

【0317】この複数の段差を有するソースドレイン電極の形成方法としては、ソースドレイン電極のエッチングマスクとして用いるフォトレジストを複数回アッシング処理する方法や、複数のフォトマスクを用いてパターニングする方法や、これらの処理方法を組み合わせる製造方法を採用すればよい。 [0317] As a method for forming the source and drain electrodes having the plurality of steps, a method for multiple ashing photoresist used as an etching mask for the source and drain electrodes, and a method of patterning by using a plurality of photomasks, they manufacturing method of combining the processing method may be employed.

【0318】 [0318]

【発明の効果】以上の説明から明らかなように本発明の実施例における薄膜トランジスタ構造においては、ソースドレイン電極に段差を設け、その断面形状を階段状にしている。 In the thin film transistor structure in an embodiment of the obvious to the present invention from the above description, a step is provided on the source drain electrode, and the sectional shape in a stepwise manner. このようにソースドレイン電極に段差を設けると、上層に設ける半導体膜の段差寸法を実質的に減少させることができる。 Thus providing a step on the source drain electrode, thereby reducing the level difference of the semiconductor film provided on the upper substantially.

【0319】このため、パターニングしたソースドレイン電極の側面領域と基板とにおいては、半導体膜となる被膜の成長方向が異なることに起因する結晶性の乱れを緩和することができる。 [0319] Therefore, in the the side surface region and the substrate of the patterned source and drain electrodes can be the growth direction of the coating comprising the semiconductor film relaxes the crystalline disorder caused by different.

【0320】したがって薄膜トランジスタの特性、とくにしきい値電圧や移動度の劣化やそのばらつきを小さくすることができる。 [0320] Characteristics of the thin film transistor thus can be particularly reduced deterioration and the variation in the threshold voltage and mobility.

【0321】さらにソースドレイン電極に段差を設ける本発明の薄膜トランジスタにおいては、ソースドレイン電極上に設ける被膜の段差被覆性が良好となる。 [0321] In the thin film transistor of the present invention to further provide a step on the source drain electrode, the step coverage of the coating provided on the source drain electrode is improved. この結果、ソースドレイン電極の段差領域における断線の発生を抑制し、薄膜トランジスタの素子欠陥の発生を防止することができる。 As a result, it is possible to suppress the occurrence of disconnection in the step region of the source-drain electrodes, to prevent the occurrence of element defect of a thin film transistor.

【0322】さらに本発明の実施例における薄膜トランジスタにおいては、ソースドレイン電極と半導体膜との間に中間膜を設けている。 [0322] In the thin film transistor in yet an embodiment of the present invention is provided with an intermediate layer between the source drain electrode and the semiconductor film. このことにより、ソースドレイン電極と半導体膜との相互の反応を防止できるとともに、半導体膜と中間膜との整流性を利用し、薄膜トランジスタのスイッチング特性を改善することができる。 Thus, it is possible to prevent mutual reaction with the source drain electrode and the semiconductor film, utilizing rectifying properties of a semiconductor film and the intermediate film, it is possible to improve the switching characteristics of the thin film transistor.

【0323】さらに本発明の実施例における薄膜トランジスタにおいては、中間膜に不純物イオンを導入してもよい。 [0323] In the thin film transistor in yet an embodiment of the present invention may be introduced impurity ions into the interlayer. この中間膜に不純物イオンを導入すると、この中間膜に接触する半導体膜に不純物イオンを拡散させることができ、薄膜トランジスタのリーク電流を低減し、さらに半導体膜とソースドレイン電極と中間膜との相互にの接続抵抗を低くすることができる。 The introduction of impurity ions in the intermediate layer, the semiconductor film in contact with the intermediate layer can be diffused impurity ions, to reduce the leakage current of the thin film transistor further mutually between the semiconductor film and the source and drain electrode and the intermediate layer it is possible to reduce the connection resistance.

【0324】さらに本発明の薄膜トランジスタの下面に、この薄膜トランジスタへの光照射を防止するための遮光膜を設けている。 [0324] Further the lower surface of the thin film transistor of the present invention, there is provided a light shielding film for preventing light irradiation to the thin film transistor. このため薄膜トランジスタに光リーク電流が流れることを抑制している It is suppressed that the light leakage current flows in the order TFT

【0325】さらに本発明の薄膜トランジスタにおいては、容量下部電極表面に酸化膜を設けている。 [0325] In yet thin film transistor of the present invention is provided with an oxide film on the capacitor lower electrode surface. この酸化膜は層間絶縁膜にピンホールなどの膜欠陥が生じた場合においても、酸化膜の働きによって画素電極と容量下部電極との電気的短絡の発生を防止することができる。 The oxide film even when the film defects such as pinholes in the interlayer insulating film occurs, it is possible to prevent the occurrence of electrical short circuit between the pixel electrode and the capacitor lower electrode by the action of the oxide film.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の実施例における薄膜トランジスタの構造とその製造方法とを示す断面図である。 1 is a cross-sectional view showing the structure of a thin film transistor and its manufacturing method in the embodiment of the present invention.

【図2】本発明の実施例における薄膜トランジスタの構造とその製造方法とを示す断面図である。 It is a sectional view showing a structure of a thin film transistor and its manufacturing method in the embodiment of the present invention; FIG.

【図3】本発明の実施例における薄膜トランジスタの構造とその製造方法とを示す断面図である。 3 is a cross-sectional view showing the structure of a thin film transistor and its manufacturing method in the embodiment of the present invention.

【図4】本発明の実施例における薄膜トランジスタの構造とその製造方法とを示す断面図である。 4 is a sectional view showing a structure of a thin film transistor and its manufacturing method in the embodiment of the present invention.

【図5】本発明の実施例における薄膜トランジスタの構造とその製造方法とを示す断面図である。 5 is a cross-sectional view showing the structure of a thin film transistor and its manufacturing method in the embodiment of the present invention.

【図6】本発明の実施例における薄膜トランジスタの構造とその製造方法とを示す断面図である。 6 is a sectional view showing a structure of a thin film transistor and its manufacturing method in the embodiment of the present invention.

【図7】本発明の実施例における薄膜トランジスタの構造とその製造方法とを示す断面図である。 7 is a sectional view showing a structure of a thin film transistor and its manufacturing method in the embodiment of the present invention.

【図8】本発明の実施例における薄膜トランジスタの構造とその製造方法とを示す断面図である。 8 is a sectional view showing a structure of a thin film transistor and its manufacturing method in the embodiment of the present invention.

【図9】本発明の実施例における薄膜トランジスタの構造とその製造方法とを示す断面図である。 9 is a sectional view showing a structure of a thin film transistor and its manufacturing method in the embodiment of the present invention.

【図10】本発明の実施例における薄膜トランジスタの構造とその製造方法とを示す断面図である。 It is a sectional view showing a structure of a thin film transistor and its manufacturing method in the embodiment of the present invention; FIG.

【図11】本発明の実施例における薄膜トランジスタの構造とその製造方法とを示す断面図である。 11 is a sectional view showing a structure of a thin film transistor and its manufacturing method in the embodiment of the present invention.

【図12】本発明の実施例における薄膜トランジスタの構造とその製造方法とを示す断面図である。 It is a sectional view showing a structure of a thin film transistor and its manufacturing method in the embodiment of the present invention; FIG.

【図13】本発明の実施例における薄膜トランジスタの構造とその製造方法とを示す断面図である。 13 is a sectional view showing a structure of a thin film transistor and its manufacturing method in the embodiment of the present invention.

【図14】本発明の実施例における薄膜トランジスタの構造とその製造方法とを示す断面図である。 14 is a cross-sectional view showing the structure of a thin film transistor and its manufacturing method in the embodiment of the present invention.

【図15】本発明の実施例における薄膜トランジスタの構造とその製造方法とを示す断面図である。 It is a sectional view showing a structure of a thin film transistor and its manufacturing method in the embodiment of the present invention; FIG.

【図16】本発明の実施例における薄膜トランジスタの構造とその製造方法とを示す断面図である。 16 is a sectional view showing a structure of a thin film transistor and its manufacturing method in the embodiment of the present invention.

【図17】本発明の実施例における薄膜トランジスタの構造とその製造方法とを示す断面図である。 17 is a sectional view showing a structure of a thin film transistor and its manufacturing method in the embodiment of the present invention.

【図18】本発明の実施例における薄膜トランジスタの構造とその製造方法とを示す断面図である。 18 is a sectional view showing a structure of a thin film transistor and its manufacturing method in the embodiment of the present invention.

【図19】本発明の実施例における薄膜トランジスタの構造とその製造方法とを示す断面図である。 19 is a cross-sectional view showing the structure of a thin film transistor and its manufacturing method in the embodiment of the present invention.

【図20】本発明の実施例における薄膜トランジスタの構造とその製造方法とを示す断面図である。 20 is a cross-sectional view showing the structure of a thin film transistor and its manufacturing method in the embodiment of the present invention.

【図21】本発明の実施例における薄膜トランジスタの構造とその製造方法とを示す断面図である。 21 is a cross-sectional view showing the structure of a thin film transistor and its manufacturing method in the embodiment of the present invention.

【図22】本発明の実施例における薄膜トランジスタの構造とその製造方法とを示す断面図である。 22 is a cross-sectional view showing the structure of a thin film transistor and its manufacturing method in the embodiment of the present invention.

【図23】本発明の実施例における薄膜トランジスタの構造とその製造方法とを示す断面図である。 23 is a cross-sectional view showing the structure of a thin film transistor and its manufacturing method in the embodiment of the present invention.

【図24】本発明の実施例における薄膜トランジスタの構造とその製造方法とを示す断面図である。 It is a sectional view showing a structure of a thin film transistor and its manufacturing method in the embodiment of Figure 24 the present invention.

【図25】本発明の実施例における薄膜トランジスタの構造とその製造方法とを示す断面図である。 25 is a cross-sectional view showing the structure of a thin film transistor and its manufacturing method in the embodiment of the present invention.

【図26】本発明の実施例における薄膜トランジスタの構造とその製造方法とを示す断面図である。 26 is a cross-sectional view showing the structure of a thin film transistor and its manufacturing method in the embodiment of the present invention.

【図27】従来技術における薄膜トランジスタの構造とその製造方法とを示す断面図である。 27 is a cross-sectional view showing the structure of a thin film transistor and its manufacturing method in the prior art.

【符号の説明】 11 基板 13 ソースドレイン電極 15 半導体膜 17 ゲート絶縁膜 19 ゲート電極 27 フォトレジスト 35 酸化膜 37 中間膜 [EXPLANATION OF SYMBOLS] 11 substrate 13 source drain electrode 15 semiconductor film 17 a gate insulating film 19 gate electrode 27 photoresist 35 oxide film 37 intermediate film

Claims (40)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 基板上に設けるソースドレイン電極と、 1. A source drain electrode provided on the substrate,
    ソースドレイン電極上に設ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極とを備え、ソースドレイン電極の断面形状は段差を有することを特徴とする薄膜トランジスタ。 Includes a semiconductor film provided on the source drain electrode, a gate insulating film provided on the semiconductor film, a gate electrode provided on the gate insulating film, a thin film transistor sectional shape of the source drain electrode is characterized by having a step.
  2. 【請求項2】 基板上に設けるソースドレイン電極と、 A source drain electrode wherein provided on the substrate,
    ソースドレイン電極上に設ける中間膜と、中間膜上に設ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、 An intermediate layer provided on the source drain electrode, a semiconductor film provided on the intermediate layer, a gate insulating film provided on the semiconductor film,
    ゲート絶縁膜上に設けるゲート電極とを備え、ソースドレイン電極の断面形状は段差を有することを特徴とする薄膜トランジスタ。 And a gate electrode provided on the gate insulating film, the cross-sectional shape of the source drain electrode is characterized by having a step TFT.
  3. 【請求項3】 基板上に設けるソースドレイン電極と、 A source drain electrode 3. A provided on the substrate,
    ソースドレイン電極上に設け不純物を含む中間膜と、中間膜上に設ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極とを備え、ソースドレイン電極の断面形状は段差を有することを特徴とする薄膜トランジスタ。 An intermediate film containing an impurity formed on the source drain electrode, a semiconductor film provided on the intermediate film comprises a gate insulating film provided on the semiconductor film, a gate electrode provided on the gate insulating film, the cross-sectional shape of the source and drain electrodes a thin film transistor and having a difference in level.
  4. 【請求項4】 基板上に設ける遮光膜と、遮光膜上に設ける層間絶縁膜と、層間絶縁膜上に設けるソースドレイン電極と、このソースドレイン電極上に設ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極とを備え、ソースドレイン電極の断面形状は段差を有することを特徴とする薄膜トランジスタ。 A light shielding film wherein provided on the substrate, an interlayer insulating film provided on the light-shielding film, a source drain electrode provided on the interlayer insulating film, a semiconductor film provided on the source drain electrode, provided on the semiconductor film comprising a gate insulating film, and a gate electrode provided on the gate insulating film, the cross-sectional shape of the source drain electrode is characterized by having a step TFT.
  5. 【請求項5】 基板上に設ける遮光膜と、遮光膜上に設ける層間絶縁膜と、層間絶縁膜上面に設けるソースドレイン電極と、このソースドレイン電極上に設ける中間膜と、中間膜上に設ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極とを備え、ソースドレイン電極の断面形状は段差を有することを特徴とする薄膜トランジスタ。 A light-shielding film 5. provided on the substrate, an interlayer insulating film provided on the light-shielding film, a source drain electrode provided on the interlayer insulating film upper surface, and an intermediate layer provided on the source drain electrode, provided on the intermediate layer includes a semiconductor film, a gate insulating film provided on the semiconductor film, a gate electrode provided on the gate insulating film, a thin film transistor sectional shape of the source drain electrode is characterized by having a step.
  6. 【請求項6】 基板上に設ける遮光膜と、遮光膜上に設ける層間絶縁膜と、層間絶縁膜上に設けるソースドレイン電極と、このソースドレイン電極上に設け不純物を含む中間膜と、中間膜上に設ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極とを備え、ソースドレイン電極の断面形状は段差を有することを特徴とする薄膜トランジスタ。 A light shielding film 6. A provided on the substrate, an interlayer insulating film provided on the light-shielding film, a source drain electrode provided on the interlayer insulating film, an intermediate film containing an impurity formed on the source drain electrode, the intermediate layer thin film transistors and semiconductor film provided on a gate insulating film provided on the semiconductor film, and a gate electrode provided on the gate insulating film, the cross-sectional shape of the source drain electrode is characterized by having a step.
  7. 【請求項7】 基板上に設ける遮光膜と容量下部電極と、遮光膜と容量下部電極上に設ける層間絶縁膜と、層間絶縁膜上に設けるソースドレイン電極と、ソースドレイン電極上に設ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極とを備え、ソースドレイン電極の断面形状は段差を有することを特徴とする薄膜トランジスタ。 A light shielding film and the capacitor lower electrode 7. provided on the substrate, an interlayer insulating film provided on the light-shielding film and the capacitor lower electrode, a source drain electrode provided on the interlayer insulating film, a semiconductor film provided over the source drain electrode When, with a gate insulating film provided on the semiconductor film, a gate electrode provided on the gate insulating film, a thin film transistor sectional shape of the source drain electrode is characterized by having a step.
  8. 【請求項8】 基板上に設ける遮光膜と容量下部電極と、遮光膜と容量下部電極上に設ける層間絶縁膜と、層間絶縁膜上に設けるソースドレイン電極と、ソースドレイン電極上に設ける中間膜と、中間膜上に設ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極とを備え、ソースドレイン電極の断面形状は段差を有することを特徴とする薄膜トランジスタ。 A light shielding film and the capacitor lower electrode 8. provided on the substrate, an interlayer insulating film provided on the light-shielding film and the capacitor lower electrode, a source drain electrode provided on the interlayer insulating film, an intermediate layer provided on the source drain electrode When a semiconductor film provided on the intermediate film comprises a gate insulating film provided on the semiconductor film, a gate electrode provided on the gate insulating film, a thin film transistor sectional shape of the source drain electrode is characterized by having a step.
  9. 【請求項9】 基板上に設ける遮光膜と容量下部電極と、遮光膜と容量下部電極上面に設ける層間絶縁膜と、 9. A light-shielding film and the capacitor lower electrode provided on the substrate, an interlayer insulating film provided on the light-shielding film and the capacitor lower electrode top surface,
    層間絶縁膜上に設けるソースドレイン電極と、ソースドレイン電極上に設け不純物を含む中間膜と、中間膜上に設ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極とを備え、ソースドレイン電極の断面形状は段差を有することを特徴とする薄膜トランジスタ。 A source drain electrode provided on the interlayer insulating film, an intermediate film containing an impurity formed on the source drain electrode, a semiconductor film provided on the intermediate layer, a gate insulating film provided on the semiconductor film, a gate provided on the gate insulating film and an electrode, the sectional shape of the source drain electrode is characterized by having a step TFT.
  10. 【請求項10】 基板上に設ける遮光膜と容量下部電極と、容量下部電極上面に設ける酸化膜と、遮光膜と酸化膜上に設ける層間絶縁膜と、この層間絶縁膜上に設けるソースドレイン電極と、ソースドレイン電極上に設ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極とを備え、ソースドレイン電極の断面形状は段差を有することを特徴とする薄膜トランジスタ。 A light shielding film and the capacitor lower electrode 10. provided on the substrate, the capacitor lower electrode upper surface providing an oxide film, an interlayer insulating film provided on the light-shielding film and an oxide film, a source drain electrode provided on the interlayer insulating film When a thin film transistor and a semiconductor film provided on the source drain electrode, comprising a gate insulating film provided on the semiconductor film, a gate electrode provided on the gate insulating film, the cross-sectional shape of the source drain electrode is characterized by having a step .
  11. 【請求項11】 基板上に設ける遮光膜と容量下部電極と、容量下部電極上に設ける酸化膜と、遮光膜と酸化膜上に設ける層間絶縁膜と、層間絶縁膜上に設けるソースドレイン電極と、ソースドレイン電極上に設ける中間膜と、中間膜上に設ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極とを備え、ソースドレイン電極の断面形状は段差を有することを特徴とする薄膜トランジスタ。 A light shielding film and the capacitor lower electrode 11. provided on the substrate, an oxide film provided on the capacitor lower electrode, an interlayer insulating film provided on the light-shielding film and an oxide film, and a source drain electrode provided on the interlayer insulating film , an intermediate layer provided on the source drain electrode, a semiconductor film provided on the intermediate film comprises a gate insulating film provided on the semiconductor film, a gate electrode provided on the gate insulating film, the cross-sectional shape of the source drain electrode level difference a thin film transistor and having a.
  12. 【請求項12】 基板上に設ける遮光膜と容量下部電極と、容量下部電極上に設ける酸化膜と、遮光膜と酸化膜上に設ける層間絶縁膜と、層間絶縁膜上に設けるソースドレイン電極と、ソースドレイン電極上に設け不純物イオンを含む中間膜と、中間膜上に設ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極とを備え、ソースドレイン電極の断面形状は段差を有することを特徴とする薄膜トランジスタ。 A light shielding film and the capacitor lower electrode 12. provided on the substrate, an oxide film provided on the capacitor lower electrode, an interlayer insulating film provided on the light-shielding film and an oxide film, and a source drain electrode provided on the interlayer insulating film , an intermediate film containing an impurity ion is provided on the source drain electrode includes a semiconductor film provided on the intermediate layer, a gate insulating film provided on the semiconductor film, a gate electrode provided on the gate insulating film, the source and drain electrodes sectional shape is a thin film transistor characterized by having a step.
  13. 【請求項13】 基板上にソースドレイン電極材料を形成し、ソースドレイン電極材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングし、フォトレジストをアッシング処理し、さらにフォトレジストをエッチングマスクに用いてソースドレイン電極材料の膜厚の途中までエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする薄膜トランジスタの製造方 13. to form a source drain electrode material on a substrate, forming a photoresist on the source drain electrode material, etching the source and drain electrode material using photoresist as an etching mask, and ashing the photoresist a step of forming a source drain electrode is etched to the middle of the thickness of the source-drain electrode material further using the photoresist as an etching mask, sequentially forming the semiconductor film material and the gate insulating film material and the gate electrode material, forming a step of forming a photoresist, the semiconductor film and the gate insulating film and the gate electrode by etching the semiconductor film material and the gate insulating film material and the gate electrode material using the photoresist as an etch mask on the gate electrode material production side of the thin film transistor, characterized by a step of 法。 Law.
  14. 【請求項14】 基板上にソースドレイン電極材料と中間膜を形成し、中間膜上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて中間膜とソースドレイン電極材料をエッチングし、フォトレジストをアッシング処理し、さらにフォトレジストをエッチングマスクに用いて中間膜をエッチングしさらにソースドレイン電極材料の膜厚の途中までエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とす 14. to form a source drain electrode material and the intermediate film on the substrate, a photoresist is formed on the intermediate film, by etching the intermediate layer and the source-drain electrode material using photoresist as an etching mask, the photoresist a step of ashing treatment, further forming a source drain electrode by etching the intermediate layer to the middle of the thickness of the etched further source drain electrode material using photoresist as an etching mask, and the semiconductor film material and the gate insulating film material sequentially forming a gate electrode material and a step of forming a photoresist on the gate electrode material, the semiconductor film by etching the semiconductor film material and the gate insulating film material and the gate electrode material using photoresist as an etching mask It is characterized by a step of forming a gate insulating film and a gate electrode and る薄膜トランジスタの製造方法。 The method for fabricating the thin film transistor that.
  15. 【請求項15】 基板上にソースドレイン電極材料を形成し、ソースドレイン電極材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いてソースドレイン電極材料の膜厚の途中までエッチングし、フォトレジストをアッシング処理し、さらにフォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする薄膜トランジスタの製造方 15. to form a source drain electrode material on a substrate, forming a photoresist on the source drain electrode material is etched to the middle of the thickness of the source-drain electrode material using photoresist as an etching mask, photo the resist ashing process, sequentially formed and forming a source drain electrode, a semiconductor film material and the gate insulating film material and a gate electrode material by etching the source-drain electrode material further using the photoresist as an etching mask, forming a step of forming a photoresist, the semiconductor film and the gate insulating film and the gate electrode by etching the semiconductor film material and the gate insulating film material and the gate electrode material using the photoresist as an etch mask on the gate electrode material production side of the thin film transistor, characterized by a step of 法。 Law.
  16. 【請求項16】 基板上にソースドレイン電極材料と中間膜を形成し、中間膜上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて中間膜をエッチングしさらにソースドレイン電極材料の膜厚の途中までエッチングし、フォトレジストをアッシング処理し、 16. to form a source drain electrode material and the intermediate film on the substrate, a photoresist is formed on the intermediate layer, the thickness of the further source and drain electrode material intermediate film is etched using the photoresist as an etching mask etched halfway, and ashing a photoresist,
    さらにフォトレジストをエッチングマスクに用いて中間膜とソースドレイン電極材料をエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする薄膜トランジスタの製造方法。 Further sequentially formed and forming a source drain electrode, a semiconductor film material and the gate insulating film material and a gate electrode material by etching the intermediate layer and the source-drain electrode material using photoresist as an etching mask, the gate electrode material forming a photoresist on a step of forming a semiconductor film and the gate insulating film and the gate electrode by etching the semiconductor film material and the gate insulating film material and the gate electrode material using photoresist as an etching mask a method of manufacturing the thin film transistor and having a.
  17. 【請求項17】 基板上にソースドレイン電極材料を形成し、ソースドレイン電極材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いてソースドレイン電極材料の膜厚の途中までエッチングし、フォトレジストを加熱処理して軟化させ、さらにフォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする薄膜トランジスタの製 17. to form a source drain electrode material on a substrate, forming a photoresist on the source drain electrode material is etched to the middle of the thickness of the source-drain electrode material using photoresist as an etching mask, photo resist is heat treated to soften and forming a source drain electrode by etching the source-drain electrode material, and a semiconductor film material and the gate insulating film material and a gate electrode material are sequentially further using the photoresist as an etching mask formed, forming a photoresist on the gate electrode material, the semiconductor film and the gate insulating film and the gate electrode by etching the semiconductor film material and the gate insulating film material and the gate electrode material using photoresist as an etching mask Made in a thin film transistor which is characterized in that a step of forming the door 造方法。 Production method.
  18. 【請求項18】 基板上にソースドレイン電極材料を形成し、ソースドレイン電極材料上に第1のフォトレジストを形成し、フォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングし、第1のフォトレジストを除去し、さらにソースドレイン電極材料上に第1のフォトレジストより小さなパターン寸法の第2 18. to form a source drain electrode material on a substrate, forming a first photoresist over the source drain electrode material, etching the source and drain electrode material using photoresist as an etching mask, first removing the photoresist, further second pattern smaller dimension than the first photoresist on the source drain electrode material
    のフォトレジストを形成し、第2のフォトレジストをエッチングマスクに用いてソースドレイン電極材料の膜厚の途中までエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする薄膜トランジスタの製造方法。 Photoresist is formed, and forming a source drain electrode is etched to the middle of the thickness of the source-drain electrode material using the second photoresist as an etching mask, the semiconductor film material and the gate insulating film material and a gate sequentially forming an electrode material, forming a photoresist on the gate electrode material, the semiconductor film by etching the semiconductor film material and the gate insulating film material and the gate electrode material using photoresist as an etching mask and the gate manufacturing method of a thin film transistor which is characterized in that a step of forming a gate electrode and an insulation film.
  19. 【請求項19】 基板上にソースドレイン電極材料を形成し、ソースドレイン電極材料上に第1のフォトレジストを形成し、フォトレジストをエッチングマスクに用いてソースドレイン電極材料を膜厚の途中までエッチングし、第1のフォトレジストを除去し、さらにソースドレイン電極材料上に第1のフォトレジストより小さなパターン寸法の第2のフォトレジストを形成し、第2のフォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチ 19. to form a source drain electrode material on a substrate, forming a first photoresist over the source drain electrode material, to the middle of the thickness of the source drain electrode material using photoresist as an etching mask etching and, the first photoresist is removed, further to form a second photoresist pattern smaller dimensions than the first photoresist on the source drain electrode material, the source drain with the second photoresist as an etching mask etching and forming a source drain electrode of the electrode material is etched, sequentially forming the semiconductor film material and the gate insulating film material and the gate electrode material, and forming a photoresist on the gate electrode material, a photoresist etching the semiconductor film material and the gate insulating film material and the gate electrode material using the mask ングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする薄膜トランジスタの製造方法。 Manufacturing method of a thin film transistor which is characterized in that a step of forming a semiconductor film and the gate insulating film and the gate electrode and ring.
  20. 【請求項20】 基板上にソースドレイン電極材料を形成し、ソースドレイン電極材料上に第1のフォトレジストを形成し、第1のフォトレジストをエッチングマスクに用いてソースドレイン電極材料の膜厚の途中までエッチングし、第1のフォトレジストを除去し、さらにソースドレイン電極材料上に第1のフォトレジストより大きなパターン寸法の第2のフォトレジストを形成し、第2 20. to form a source drain electrode material on a substrate, forming a first photoresist over the source drain electrode material, the film thickness of the source-drain electrode material using the first photoresist as an etching mask etched halfway, the first photoresist is removed, further forming a second photoresist large pattern size than the first photoresist on the source drain electrode material, the second
    のフォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする薄膜トランジスタの製造方法。 Forming a source drain electrode by etching the source-drain electrode material using the photoresist as an etching mask, the semiconductor film material and the gate insulating film material and sequentially forming a gate electrode material, the photo on the gate electrode material having the steps of forming a resist, and forming a semiconductor film and the gate insulating film and the gate electrode by etching the semiconductor film material and the gate insulating film material and the gate electrode material using photoresist as an etching mask a method of manufacturing the thin film transistor according to claim.
  21. 【請求項21】 基板上に遮光膜材料を形成し、遮光膜材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜材料をエッチングして遮光膜を形成し、層間絶縁膜を形成する工程と、この層間絶縁膜上にソースドレイン電極材料を形成し、ソースドレイン電極材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングし、フォトレジストをアッシング処理し、さらにフォトレジストをエッチングマスクに用いてソースドレイン電極材料の膜厚の途中までエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、 21. to form a light-shielding film material on a substrate, a photoresist is formed on the light-shielding film material, a light-shielding film material to form an etching to the light-shielding film by using a photoresist as an etching mask, the interlayer insulating film and forming a source drain electrode material is formed on the interlayer insulating film, a photoresist is formed on the source drain electrode material, a source drain electrode material is etched using the photoresist as an etching mask, the photoresist the ashing process, forming a source drain electrode is etched to the middle of the thickness of the source-drain electrode material further using the photoresist as an etching mask, and a semiconductor film material and the gate insulating film material and a gate electrode material They are sequentially formed,
    ゲート電極材料上にフォトレジストを形成する工程と、 Forming a photoresist on the gate electrode material,
    フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする薄膜トランジスタの製造方法。 Production of a thin film transistor which is characterized in that a step of forming a semiconductor film and the gate insulating film and the gate electrode by etching the semiconductor film material and the gate insulating film material and the gate electrode material using photoresist as an etching mask Method.
  22. 【請求項22】 基板上に遮光膜材料を形成し、遮光膜材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜材料をエッチングして遮光膜を形成し、層間絶縁膜を形成する工程と、この層間絶縁膜上にソースドレイン電極材料と中間膜を形成し、 22. to form a light-shielding film material on a substrate, a photoresist is formed on the light-shielding film material, a light-shielding film material to form an etching to the light-shielding film by using a photoresist as an etching mask, the interlayer insulating film forming a, to form a source drain electrode material and the intermediate film on the interlayer insulating film,
    中間膜上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて中間膜とソースドレイン電極材料をエッチングし、フォトレジストをアッシング処理し、さらにフォトレジストをエッチングマスクに用いて中間膜とソースドレイン電極材料の膜厚の途中までエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする薄膜トランジスタの製造方法。 A photoresist is formed on the intermediate layer, the intermediate layer and the source and drain electrode material is etched using the photoresist as an etching mask, the photoresist ashing process, the intermediate layer and the source-drain further using the photoresist as an etching mask forming a source drain electrode is etched to the middle of the thickness of the electrode material, the semiconductor film material and the gate insulating film and a material as the gate electrode material are sequentially formed, a step of forming a photoresist on the gate electrode material , thin film transistors, characterized by a step of forming a semiconductor film and the gate insulating film and the gate electrode by etching the semiconductor film material and the gate insulating film material and the gate electrode material using photoresist as an etching mask Production method.
  23. 【請求項23】 基板上に遮光膜材料を形成し、遮光膜材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜材料をエッチングして遮光膜を形成し、層間絶縁膜を形成する工程と、この層間絶縁膜上にソースドレイン電極材料を形成し、ソースドレイン電極材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いてソースドレイン電極材料の膜厚の途中までエッチングし、フォトレジストをアッシング処理し、さらにフォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、 23. to form a light-shielding film material on a substrate, a photoresist is formed on the light-shielding film material, a light-shielding film material to form an etching to the light-shielding film by using a photoresist as an etching mask, the interlayer insulating film and forming a source drain electrode material is formed on the interlayer insulating film, a photoresist is formed on the source drain electrode material, to the middle of the thickness of the source-drain electrode material using photoresist as an etching mask etched, the photoresist ashing process, forming a source drain electrode by etching the source-drain electrode material further using the photoresist as an etching mask, and a semiconductor film material and the gate insulating film material and a gate electrode material They are sequentially formed,
    ゲート電極材料上にフォトレジストを形成する工程と、 Forming a photoresist on the gate electrode material,
    フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする薄膜トランジスタの製造方法。 Production of a thin film transistor which is characterized in that a step of forming a semiconductor film and the gate insulating film and the gate electrode by etching the semiconductor film material and the gate insulating film material and the gate electrode material using photoresist as an etching mask Method.
  24. 【請求項24】 基板上に遮光膜材料を形成し、遮光膜材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜材料をエッチングして遮光膜を形成し、層間絶縁膜を形成する工程と、この層間絶縁膜上にソースドレイン電極材料と中間膜を形成し、 24. to form a light-shielding film material on a substrate, a photoresist is formed on the light-shielding film material, a light-shielding film material to form an etching to the light-shielding film by using a photoresist as an etching mask, the interlayer insulating film forming a, to form a source drain electrode material and the intermediate film on the interlayer insulating film,
    中間膜上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて中間膜とソースドレイン電極材料の膜厚の途中までエッチングし、フォトレジストをアッシング処理し、さらにフォトレジストをエッチングマスクに用いて中間膜とソースドレイン電極材料をエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする薄膜トランジスタの製造方法。 A photoresist is formed on the intermediate layer, a photoresist film thickness of the etching to the middle of the intermediate film and the source and drain electrode material using the etching mask, the photoresist ashing process, further using the photoresist as an etching mask forming a source drain electrode an intermediate layer and a source drain electrode material is etched, the semiconductor film material and the gate insulating film and a material as the gate electrode material are sequentially formed, a step of forming a photoresist on the gate electrode material , thin film transistors, characterized by a step of forming a semiconductor film and the gate insulating film and the gate electrode by etching the semiconductor film material and the gate insulating film material and the gate electrode material using photoresist as an etching mask Production method.
  25. 【請求項25】 基板上に遮光膜材料を形成し、遮光膜材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜材料をエッチングして遮光膜を形成し、層間絶縁膜を形成する工程と、層間絶縁膜上にソースドレイン電極材料を形成し、ソースドレイン電極材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いてソースドレイン電極材料の膜厚の途中までエッチングし、フォトレジストを加熱処理して軟化させ、さらにフォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、 25. to form a light-shielding film material on a substrate, a photoresist is formed on the light-shielding film material, a light-shielding film material to form an etching to the light-shielding film by using a photoresist as an etching mask, the interlayer insulating film forming a, to form a source drain electrode material on an interlayer insulating film, a photoresist is formed on the source drain electrode material, etching the photoresist to the middle of the thickness of the source-drain electrode material using the etching mask and, softened by heating the photoresist, and forming a source drain electrode by etching the source-drain electrode material further using a photoresist as an etching mask, the semiconductor film material and the gate insulating film material and a gate electrode material door to sequentially formed,
    ゲート電極材料上にフォトレジストを形成する工程と、 Forming a photoresist on the gate electrode material,
    フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする薄膜トランジスタの製造方法。 Production of a thin film transistor which is characterized in that a step of forming a semiconductor film and the gate insulating film and the gate electrode by etching the semiconductor film material and the gate insulating film material and the gate electrode material using photoresist as an etching mask Method.
  26. 【請求項26】 基板上に遮光膜材料を形成し、遮光膜材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜材料をエッチングして遮光膜を形成し、層間絶縁膜を形成する工程と、層間絶縁膜上にソースドレイン電極材料を形成し、ソースドレイン電極材料上に第1のフォトレジストを形成し、フォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングし、第1のフォトレジストを除去し、さらにソースドレイン電極材料上に第1のフォトレジストより小さなパターン寸法の第2のフォトレジストを形成し、第2のフォトレジストをエッチングマスクに用いてソースドレイン電極材料の膜厚の途中までエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜 26. to form a light-shielding film material on a substrate, a photoresist is formed on the light-shielding film material, a light-shielding film material to form an etching to the light-shielding film by using a photoresist as an etching mask, the interlayer insulating film forming a, to form a source drain electrode material on an interlayer insulating film, forming a first photoresist over the source drain electrode material, a source drain electrode material is etched using the photoresist as an etching mask, first photoresist is removed, further to form a second photoresist pattern smaller dimensions than the first photoresist on the source drain electrode material, a source drain electrode material using the second photoresist as an etching mask forming a source drain electrode is etched to the middle of the thickness, the semiconductor film material and the gate insulating film 材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする薄膜トランジスタの製造方法。 Sequentially forming a material as the gate electrode material, the semiconductor by etching and forming a photoresist on the gate electrode material, and a semiconductor film material and the gate insulating film material and the gate electrode material using photoresist as an etching mask manufacturing method of a thin film transistor which is characterized in that a step of forming a film and the gate insulating film and the gate electrode.
  27. 【請求項27】 基板上に遮光膜材料を形成し、遮光膜材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜材料をエッチングして遮光膜を形成し、層間絶縁膜を形成する工程と、層間絶縁膜上にソースドレイン電極材料を形成し、ソースドレイン電極材料上に第1のフォトレジストを形成し、フォトレジストをエッチングマスクに用いてソースドレイン電極材料を膜厚の途中までエッチングし、第1のフォトレジストを除去し、さらにソースドレイン電極材料上に第1のフォトレジストより小さなパターン寸法の第2のフォトレジストを形成し、第2のフォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜 27. to form a light-shielding film material on a substrate, a photoresist is formed on the light-shielding film material, a light-shielding film material to form an etching to the light-shielding film by using a photoresist as an etching mask, the interlayer insulating film forming a, to form a source drain electrode material on an interlayer insulating film, forming a first photoresist over the source drain electrode material, the thickness of the source drain electrode material using photoresist as an etching mask etched halfway, the first photoresist is removed, further to form a second photoresist pattern smaller dimensions than the first photoresist on the source drain electrode material, using the second photoresist as an etching mask forming a source drain electrode by etching the source-drain electrode material Te, semiconductor film material and the gate insulating film 材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする薄膜トランジスタの製造方法。 Sequentially forming a material as the gate electrode material, the semiconductor by etching and forming a photoresist on the gate electrode material, and a semiconductor film material and the gate insulating film material and the gate electrode material using photoresist as an etching mask manufacturing method of a thin film transistor which is characterized in that a step of forming a film and the gate insulating film and the gate electrode.
  28. 【請求項28】 基板上に遮光膜材料を形成し、遮光膜材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜材料をエッチングして遮光膜を形成し、層間絶縁膜を形成する工程と、この層間絶縁膜上にソースドレイン電極材料を形成し、ソースドレイン電極材料上に第1のフォトレジストを形成し、第1のフォトレジストをエッチングマスクに用いてソースドレイン電極材料の膜厚の途中までエッチングし、第1 28. to form a light-shielding film material on a substrate, a photoresist is formed on the light-shielding film material, a light-shielding film material to form an etching to the light-shielding film by using a photoresist as an etching mask, the interlayer insulating film forming a, to form a source drain electrode material in the interlayer insulating film, forming a first photoresist over the source drain electrode material, a source drain electrode material using the first photoresist as an etching mask etched to the middle of the thickness, the first
    のフォトレジストを除去し、さらにソースドレイン電極材料上に第1のフォトレジストより大きなパターン寸法の第2のフォトレジストを形成し、第2のフォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする薄膜トランジスタの製造方法。 The photoresist is removed and further forming a second photoresist large pattern size than the first photoresist on the source drain electrode material, etching the source-drain electrode material using the second photoresist as an etching mask of forming a source drain electrode and, sequentially forming the semiconductor film material and the gate insulating film material and the gate electrode material, and forming a photoresist on the gate electrode material, the photoresist as an etching mask manufacturing method of a thin film transistor which is characterized in that a step of forming a semiconductor film material and the gate insulating film material and the gate semiconductor film and the electrode material by etching the gate insulating film and the gate electrode.
  29. 【請求項29】 基板上に遮光膜と容量下部電極となる材料を形成し、遮光膜と容量下部電極となる材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜と容量下部電極となる材料をエッチングして遮光膜と容量下部電極を形成し、層間絶縁膜を形成する工程と、層間絶縁膜上にソースドレイン電極材料を形成し、ソースドレイン電極材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングし、フォトレジストをアッシング処理し、さらにフォトレジストをエッチングマスクに用いてソースドレイン電極材料の膜厚の途中までエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し 29. to form a material comprising a light-shielding film and the capacitor lower electrode on a substrate, a photoresist is formed on the material the light shielding film and the capacitor lower electrode, the light-shielding film and a capacitor using the photoresist as an etching mask the material for the lower electrode and the light shielding film and the capacitor lower electrode formed by etching, forming an interlayer insulating film, forming a source drain electrode material on an interlayer insulating film, a photoresist on the source drain electrode material formed, a source drain electrode material is etched using the photoresist as an etching mask, the photoresist ashing process, the source drain by further etching the photoresist to the middle of the thickness of the source-drain electrode material using the etching mask forming an electrode, sequentially forming the semiconductor film material and the gate insulating film material and a gate electrode material 、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする薄膜トランジスタの製造方法。 A step of forming a photoresist on the gate electrode material, and a semiconductor film and the gate insulating film and the gate electrode by etching the semiconductor film material and the gate insulating film material and the gate electrode material using photoresist as an etching mask a method of manufacturing the thin film transistor and having and forming.
  30. 【請求項30】 基板上に遮光膜と容量下部電極となる材料を形成し、遮光膜と容量下部電極となる材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜と容量下部電極となる材料をエッチングして遮光膜と容量下部電極を形成し、層間絶縁膜を形成する工程と、層間絶縁膜上にソースドレイン電極材料と中間膜を形成し、中間膜上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて中間膜とソースドレイン電極材料をエッチングし、フォトレジストをアッシング処理し、さらにフォトレジストをエッチングマスクに用いて中間膜とソースドレイン電極材料の膜厚の途中までエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順 30. to form a material comprising a light-shielding film and the capacitor lower electrode on a substrate, a photoresist is formed on the material the light shielding film and the capacitor lower electrode, the light-shielding film and a capacitor using the photoresist as an etching mask the material for the lower electrode to form a light shielding film and the capacitor lower electrode etched to form a step of forming an interlayer insulating film, a source drain electrode material and the intermediate film on the interlayer insulating film, the photoresist on the intermediate layer is formed and an intermediate layer and a source drain electrode material is etched using the photoresist as an etching mask, the photoresist ashing process, the intermediate film and the film thickness of the source-drain electrode material further using the photoresist as an etching mask forming a source drain electrode is etched halfway semiconductor film material and the gate insulating film material as the gate electrode material and the forward 次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする薄膜トランジスタの製造方法。 And following formation, the steps of forming a photoresist on the gate electrode material, the semiconductor film by etching the semiconductor film material and the gate insulating film material and the gate electrode material using photoresist as an etching mask and the gate insulating film and the gate manufacturing method of a thin film transistor which is characterized in that a step of forming an electrode.
  31. 【請求項31】 基板上に遮光膜と容量下部電極となる材料を形成し、遮光膜と容量下部電極となる材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜と容量下部電極となる材料をエッチングして遮光膜と容量下部電極を形成し、容量下部電極上に酸化膜を形成し、層間絶縁膜を形成する工程と、層間絶縁膜上にソースドレイン電極材料を形成し、ソースドレイン電極材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングし、フォトレジストをアッシング処理し、さらにフォトレジストをエッチングマスクに用いてソースドレイン電極材料の膜厚の途中までエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材 31. A forming the material for the light shielding film and the capacitor lower electrode on a substrate, a photoresist is formed on the material the light shielding film and the capacitor lower electrode, the light-shielding film and a capacitor using the photoresist as an etching mask the material for the lower electrode is etched to form the light shielding film and the capacitor lower electrode, an oxide film is formed on the capacitor lower electrode, forming an interlayer insulating film, a source drain electrode material on an interlayer insulating film formed and, a photoresist is formed on the source drain electrode material, a source drain electrode material is etched using the photoresist as an etching mask, the photoresist ashing process, the source drain electrode material further using the photoresist as an etching mask forming a source drain electrode is etched to the middle of the thickness, the semiconductor film material and the gate insulating film material 料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする薄膜トランジスタの製造方法。 Charge and sequentially forming a gate electrode material, the semiconductor by etching and forming a photoresist on the gate electrode material, and a semiconductor film material and the gate insulating film material and the gate electrode material using photoresist as an etching mask manufacturing method of a thin film transistor which is characterized in that a step of forming a film and the gate insulating film and the gate electrode.
  32. 【請求項32】 基板上に遮光膜と容量下部電極となる材料を形成し、遮光膜と容量下部電極となる材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜と容量下部電極となる材料をエッチングして遮光膜と容量下部電極を形成し、容量下部電極上に酸化膜を形成し、層間絶縁膜を形成する工程と、層間絶縁膜上にソースドレイン電極材料と中間膜を形成し、中間膜上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて中間膜とソースドレイン電極材料をエッチングし、フォトレジストをアッシング処理し、さらにフォトレジストをエッチングマスクに用いて中間膜とソースドレイン電極材料の膜厚の途中までエッチングしてソースドレイン電極を形成する工程と、 32. A forming the material for the light shielding film and the capacitor lower electrode on a substrate, a photoresist is formed on the material the light shielding film and the capacitor lower electrode, the light-shielding film and a capacitor using the photoresist as an etching mask the material for the lower electrode and the light shielding film and the capacitor lower electrode formed by etching, the capacity on the lower electrode to form an oxide film, a step of forming an interlayer insulating film, a source drain electrode material and the intermediate on the interlayer insulating film film is formed, a photoresist is formed on the intermediate film, by etching the intermediate layer and the source-drain electrode material using photoresist as an etching mask, the photoresist ashing process, further using the photoresist as an etching mask forming a source drain electrode is etched to an intermediate film and a film thickness of the source-drain electrode material way,
    半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする薄膜トランジスタの製造方法。 Semiconductor film material and the gate insulating film and a material as the gate electrode material are sequentially formed, a step of forming a photoresist on the gate electrode material, semiconductor film material and the gate insulating film material and the gate electrode by using a photoresist as an etching mask manufacturing method of a thin film transistor which is characterized in that a step of the material is etched to form the semiconductor film and the gate insulating film and the gate electrode.
  33. 【請求項33】 基板上に遮光膜と容量下部電極となる材料を形成し、遮光膜と容量下部電極となる材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜と容量下部電極となる材料をエッチングして遮光膜と容量下部電極を形成し、層間絶縁膜を形成する工程と、層間絶縁膜上にソースドレイン電極材料を形成し、ソースドレイン電極材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いてソースドレイン電極材料の膜厚の途中までエッチングし、フォトレジストをアッシング処理し、さらにフォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し 33. to form a material comprising a light-shielding film and the capacitor lower electrode on a substrate, a photoresist is formed on the material the light shielding film and the capacitor lower electrode, the light-shielding film and a capacitor using the photoresist as an etching mask the material for the lower electrode and the light shielding film and the capacitor lower electrode formed by etching, forming an interlayer insulating film, forming a source drain electrode material on an interlayer insulating film, a photoresist on the source drain electrode material formed, is etched to the middle of the thickness of the source-drain electrode material using photoresist as an etching mask, the photoresist ashing process, the source drain by etching the source-drain electrode material further using the photoresist as an etching mask forming an electrode, sequentially forming the semiconductor film material and the gate insulating film material and a gate electrode material 、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする薄膜トランジスタの製造方法。 A step of forming a photoresist on the gate electrode material, and a semiconductor film and the gate insulating film and the gate electrode by etching the semiconductor film material and the gate insulating film material and the gate electrode material using photoresist as an etching mask a method of manufacturing the thin film transistor and having and forming.
  34. 【請求項34】 基板上に遮光膜と容量下部電極となる材料を形成し、遮光膜と容量下部電極となる材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜と容量下部電極となる材料をエッチングして遮光膜と容量下部電極を形成し、層間絶縁膜を形成する工程と、層間絶縁膜上にソースドレイン電極材料と中間膜を形成し、中間膜上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて中間膜とソースドレイン電極材料の膜厚の途中までエッチングし、フォトレジストをアッシング処理し、さらにフォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し 34. to form a material comprising a light-shielding film and the capacitor lower electrode on a substrate, a photoresist is formed on the material the light shielding film and the capacitor lower electrode, the light-shielding film and a capacitor using the photoresist as an etching mask the material for the lower electrode to form a light shielding film and the capacitor lower electrode etched to form a step of forming an interlayer insulating film, a source drain electrode material and the intermediate film on the interlayer insulating film, the photoresist on the intermediate layer forming a photoresist is etched up to the middle of the film thickness of the intermediate layer and the source-drain electrode material using the etching mask, the photoresist ashing, etching the source-drain electrode material further using the photoresist as an etching mask sequentially formed and forming a source drain electrode, a semiconductor film material and the gate insulating film material and the gate electrode material and 、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする薄膜トランジスタの製造方法。 A step of forming a photoresist on the gate electrode material, and a semiconductor film and the gate insulating film and the gate electrode by etching the semiconductor film material and the gate insulating film material and the gate electrode material using photoresist as an etching mask a method of manufacturing the thin film transistor and having and forming.
  35. 【請求項35】 基板上に遮光膜と容量下部電極となる材料を形成し、遮光膜と容量下部電極となる材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜と容量下部電極となる材料をエッチングして遮光膜と容量下部電極を形成し、容量下部電極上に酸化膜を形成し、層間絶縁膜を形成する工程と、層間絶縁膜上にソースドレイン電極材料を形成し、ソースドレイン電極材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いてソースドレイン電極材料の膜厚の途中までエッチングし、フォトレジストをアッシング処理し、さらにフォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材 35. to form a material comprising a light-shielding film and the capacitor lower electrode on a substrate, a photoresist is formed on the material the light shielding film and the capacitor lower electrode, the light-shielding film and a capacitor using the photoresist as an etching mask the material for the lower electrode is etched to form the light shielding film and the capacitor lower electrode, an oxide film is formed on the capacitor lower electrode, forming an interlayer insulating film, a source drain electrode material on an interlayer insulating film formed and, a photoresist is formed on the source drain electrode material is etched to the middle of the thickness of the source-drain electrode material using photoresist as an etching mask, and ashing the photoresist, further using a photoresist as an etching mask forming a source drain electrode by etching the source-drain electrode material Te, semiconductor film material and the gate insulating film material 料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする薄膜トランジスタの製造方法。 Charge and sequentially forming a gate electrode material, the semiconductor by etching and forming a photoresist on the gate electrode material, and a semiconductor film material and the gate insulating film material and the gate electrode material using photoresist as an etching mask manufacturing method of a thin film transistor which is characterized in that a step of forming a film and the gate insulating film and the gate electrode.
  36. 【請求項36】 基板上に遮光膜と容量下部電極となる材料を形成し、遮光膜と容量下部電極となる材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜と容量下部電極となる材料をエッチングして遮光膜と容量下部電極を形成し、容量下部電極上に酸化膜を形成し、層間絶縁膜を形成する工程と、層間絶縁膜上にソースドレイン電極材料と中間膜を形成し、中間膜上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて中間膜とソースドレイン電極材料の膜厚の途中までエッチングし、フォトレジストをアッシング処理し、さらにフォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材 36. to form a material comprising a light-shielding film and the capacitor lower electrode on a substrate, a photoresist is formed on the material the light shielding film and the capacitor lower electrode, the light-shielding film and a capacitor using the photoresist as an etching mask the material for the lower electrode and the light shielding film and the capacitor lower electrode formed by etching, the capacity on the lower electrode to form an oxide film, a step of forming an interlayer insulating film, a source drain electrode material and the intermediate on the interlayer insulating film film is formed, a photoresist is formed on the intermediate layer, the photoresist is etched up to the middle of the film thickness of the intermediate layer and the source-drain electrode material using the etching mask, and ashing the photoresist, a further photoresist forming a source drain electrode by etching the source-drain electrode material using the etching mask, the semiconductor film material and the gate insulating film material 料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする薄膜トランジスタの製造方法。 Charge and sequentially forming a gate electrode material, the semiconductor by etching and forming a photoresist on the gate electrode material, and a semiconductor film material and the gate insulating film material and the gate electrode material using photoresist as an etching mask manufacturing method of a thin film transistor which is characterized in that a step of forming a film and the gate insulating film and the gate electrode.
  37. 【請求項37】 基板上に遮光膜と容量下部電極となる材料を形成し、遮光膜と容量下部電極となる材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜と容量下部電極となる材料をエッチングして遮光膜と容量下部電極を形成し、層間絶縁膜を形成する工程と、層間絶縁膜上にソースドレイン電極材料を形成し、ソースドレイン電極材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いてソースドレイン電極材料の膜厚の途中までエッチングし、フォトレジストを加熱処理して軟化させ、さらにフォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形 37. to form a material comprising a light-shielding film and the capacitor lower electrode on a substrate, a photoresist is formed on the material the light shielding film and the capacitor lower electrode, the light-shielding film and a capacitor using the photoresist as an etching mask the material for the lower electrode and the light shielding film and the capacitor lower electrode formed by etching, forming an interlayer insulating film, forming a source drain electrode material on an interlayer insulating film, a photoresist on the source drain electrode material formed, is etched to the middle of the thickness of the source-drain electrode material using photoresist as an etching mask, is softened by heating the photoresist, a source drain electrode material is etched further using the photoresist as an etching mask sequentially form and forming a source drain electrode, a semiconductor film material and the gate insulating film material and the gate electrode material Te 成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする薄膜トランジスタの製造方法。 Forms, forming a photoresist on the gate electrode material, the semiconductor film and the gate insulating film and the gate electrode by etching the semiconductor film material and the gate insulating film material and the gate electrode material using photoresist as an etching mask manufacturing method of a thin film transistor which is characterized in that a step of forming and.
  38. 【請求項38】 基板上に遮光膜と容量下部電極となる材料を形成し、遮光膜と容量下部電極となる材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜と容量下部電極となる材料をエッチングして遮光膜と容量下部電極を形成し、層間絶縁膜を形成する工程と、層間絶縁膜上にソースドレイン電極材料を形成し、ソースドレイン電極材料上に第1のフォトレジストを形成し、フォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングし、第1 38. to form a material comprising a light-shielding film and the capacitor lower electrode on a substrate, a photoresist is formed on the material the light shielding film and the capacitor lower electrode, the light-shielding film and a capacitor using the photoresist as an etching mask the material for the lower electrode and the light shielding film and the capacitor lower electrode formed by etching, forming an interlayer insulating film, forming a source drain electrode material on an interlayer insulating film, the first on the source drain electrode material forming a photoresist, a source drain electrode material is etched using the photoresist as an etching mask, first
    のフォトレジストを除去し、さらにソースドレイン電極材料上に第1のフォトレジストより小さなパターン寸法の第2のフォトレジストを形成し、第2のフォトレジストをエッチングマスクに用いてソースドレイン電極材料の膜厚の途中までエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする薄膜トランジスタの製造方法。 The photoresist is removed and further forming a second photoresist pattern smaller dimensions than the first photoresist on the source drain electrode material, films of the source-drain electrode material using the second photoresist as an etching mask of forming a source drain electrode is etched to the middle of the thickness, are sequentially formed a semiconductor film material and the gate insulating film material and the gate electrode material, and forming a photoresist on the gate electrode material, a photoresist manufacturing method of a thin film transistor which is characterized in that a step of forming a semiconductor film and the gate insulating film and the gate electrode by etching the semiconductor film material and the gate insulating film material and the gate electrode material using the etching mask.
  39. 【請求項39】 基板上に遮光膜と容量下部電極となる材料を形成し、遮光膜と容量下部電極となる材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜と容量下部電極となる材料をエッチングして遮光膜と容量下部電極を形成し、層間絶縁膜を形成する工程と、層間絶縁膜上にソースドレイン電極材料を形成し、ソースドレイン電極材料上に第1のフォトレジストを形成し、フォトレジストをエッチングマスクに用いてソースドレイン電極材料を膜厚の途中までエッチングし、第1のフォトレジストを除去し、さらにソースドレイン電極材料上に第1のフォトレジストより小さなパターン寸法の第2のフォトレジストを形成し、第2 39. to form a material comprising a light-shielding film and the capacitor lower electrode on a substrate, a photoresist is formed on the material the light shielding film and the capacitor lower electrode, the light-shielding film and a capacitor using the photoresist as an etching mask the material for the lower electrode and the light shielding film and the capacitor lower electrode formed by etching, forming an interlayer insulating film, forming a source drain electrode material on an interlayer insulating film, the first on the source drain electrode material forming a photoresist, and etched to the middle of the thickness of the source drain electrode material using photoresist as an etching mask, smaller than the first photoresist on the first photoresist is removed, further the source drain electrode material on forming a second photoresist pattern size, the second
    のフォトレジストをエッチングマスクに用いてソースドレイン電極材料をエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする薄膜トランジスタの製造方法。 Forming a source drain electrode by etching the source-drain electrode material using the photoresist as an etching mask, the semiconductor film material and the gate insulating film material and sequentially forming a gate electrode material, the photo on the gate electrode material having the steps of forming a resist, and forming a semiconductor film and the gate insulating film and the gate electrode by etching the semiconductor film material and the gate insulating film material and the gate electrode material using photoresist as an etching mask a method of manufacturing the thin film transistor according to claim.
  40. 【請求項40】 基板上に遮光膜と容量下部電極となる材料を形成し、遮光膜と容量下部電極となる材料上にフォトレジストを形成し、フォトレジストをエッチングマスクに用いて遮光膜と容量下部電極となる材料をエッチングして遮光膜と容量下部電極を形成し、層間絶縁膜を形成する工程と、層間絶縁膜上にソースドレイン電極材料を形成し、ソースドレイン電極材料上に第1のフォトレジストを形成し、第1のフォトレジストをエッチングマスクに用いてソースドレイン電極材料の膜厚の途中までエッチングし、第1のフォトレジストを除去し、さらにソースドレイン電極材料上に第1のフォトレジストより大きなパターン寸法の第2のフォトレジストを形成し、第2のフォトレジストをエッチングマスクに用いてソースドレイン電極材 40. A forming the material for the light shielding film and the capacitor lower electrode on a substrate, a photoresist is formed on the material the light shielding film and the capacitor lower electrode, the light-shielding film and a capacitor using the photoresist as an etching mask the material for the lower electrode and the light shielding film and the capacitor lower electrode formed by etching, forming an interlayer insulating film, forming a source drain electrode material on an interlayer insulating film, the first on the source drain electrode material forming a photoresist, the first photoresist is etched to the middle of the thickness of the source-drain electrode material using the etching mask, the first photo on the first photo resist is removed, further the source drain electrode material on resist from forming a second photoresist large pattern size, source and drain electrode material using the second photoresist as an etching mask 料をエッチングしてソースドレイン電極を形成する工程と、半導体膜材料とゲート絶縁膜材料とゲート電極材料とを順次形成し、ゲート電極材料上にフォトレジストを形成する工程と、フォトレジストをエッチングマスクに用いて半導体膜材料とゲート絶縁膜材料とゲート電極材料とをエッチングして半導体膜とゲート絶縁膜とゲート電極とを形成する工程とを有することを特徴とする薄膜トランジスタの製造方法。 Step a, are sequentially formed a semiconductor film material and the gate insulating film material and the gate electrode material, and forming a photoresist on the gate electrode material, the etching mask the photoresist to form a source drain electrode by etching the charge TFT manufacturing method, characterized by a step of forming a semiconductor film and the gate insulating film and the gate electrode by etching the semiconductor film material and the gate insulating film material and the gate electrode material using the.
JP16744695A 1995-07-03 1995-07-03 Thin film transistor and manufacture thereof Pending JPH0918006A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16744695A JPH0918006A (en) 1995-07-03 1995-07-03 Thin film transistor and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16744695A JPH0918006A (en) 1995-07-03 1995-07-03 Thin film transistor and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH0918006A true JPH0918006A (en) 1997-01-17

Family

ID=15849862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16744695A Pending JPH0918006A (en) 1995-07-03 1995-07-03 Thin film transistor and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH0918006A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267752A (en) * 2009-05-14 2010-11-25 Sony Corp Thin film transistor, method of manufacturing the thin film transistor, and electronic apparatus
JP2011166120A (en) * 2010-02-12 2011-08-25 Samsung Electronics Co Ltd Thin-film transistor and method for forming the same
JP2012089860A (en) * 2000-08-11 2012-05-10 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
CN102496625A (en) * 2011-08-15 2012-06-13 友达光电股份有限公司 Thin film transistor, pixel structure and manufacturing method
WO2012102314A1 (en) * 2011-01-28 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and semiconductor device
JP2014003280A (en) * 2012-04-20 2014-01-09 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method of the same
JP2016174176A (en) * 2016-05-31 2016-09-29 株式会社半導体エネルギー研究所 Semiconductor device
JP2017085138A (en) * 2012-04-30 2017-05-18 株式会社半導体エネルギー研究所 Semiconductor device

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012089860A (en) * 2000-08-11 2012-05-10 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2010267752A (en) * 2009-05-14 2010-11-25 Sony Corp Thin film transistor, method of manufacturing the thin film transistor, and electronic apparatus
JP2011166120A (en) * 2010-02-12 2011-08-25 Samsung Electronics Co Ltd Thin-film transistor and method for forming the same
US8853699B2 (en) 2010-02-12 2014-10-07 Samsung Display Co., Ltd. Thin film transistor and method of forming the same
US20150179775A1 (en) * 2011-01-28 2015-06-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and semiconductor device
TWI573196B (en) * 2011-01-28 2017-03-01 半導體能源研究所股份有限公司 Method for manufacturing semiconductor device and semiconductor device
WO2012102314A1 (en) * 2011-01-28 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and semiconductor device
JP2012169610A (en) * 2011-01-28 2012-09-06 Semiconductor Energy Lab Co Ltd Manufacturing method for semiconductor device, and semiconductor device
US9299815B2 (en) * 2011-01-28 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and semiconductor device
US8987727B2 (en) 2011-01-28 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and semiconductor device
US9117915B2 (en) 2011-08-15 2015-08-25 Au Optronics Corporation Thin film transistor, pixel structure and method for fabricating the same
CN102496625A (en) * 2011-08-15 2012-06-13 友达光电股份有限公司 Thin film transistor, pixel structure and manufacturing method
JP2014003280A (en) * 2012-04-20 2014-01-09 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method of the same
JP2017085138A (en) * 2012-04-30 2017-05-18 株式会社半導体エネルギー研究所 Semiconductor device
US20170323974A1 (en) 2012-04-30 2017-11-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10403762B2 (en) 2012-04-30 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2016174176A (en) * 2016-05-31 2016-09-29 株式会社半導体エネルギー研究所 Semiconductor device

Similar Documents

Publication Publication Date Title
US6822261B2 (en) Semiconductor device and method for forming the same
TWI467772B (en) Array substrate for fringe field switching mode liquid crystal display and method of manufacturing the same
JP3193803B2 (en) A method for manufacturing a semiconductor element
US4778773A (en) Method of manufacturing a thin film transistor
CN1051882C (en) Insulation-grid film transistor
US6403408B1 (en) Thin-film transistors and method for producing the same
US6605494B1 (en) Method of fabricating thin film transistor
US20010040649A1 (en) Manufacturing method of a liquid crystal display
KR100387122B1 (en) Fabrication Method of Poly-Si Thin Film Transistor Having Back Bias Effects
US5874745A (en) Thin film transistor with carbonaceous gate dielectric
TW519763B (en) Active matrix LCD panel
TW579603B (en) Thin film transistor substrate and method of manufacturing the same
JP2530990B2 (en) The method of manufacturing the thin film transistor matrix
KR101154488B1 (en) Tft-lcd array substrate and manufacturing method thereof
US4918504A (en) Active matrix cell
JP2656495B2 (en) A method of manufacturing a thin film transistor
TW575963B (en) Method of manufacturing an electronic device including a thin film transistor
KR20020070100A (en) Process for forming pattern and method for producing liquid crystal display apparatus
JP4299717B2 (en) Thin film transistor and manufacturing method thereof
JPH1195261A (en) Liquid crystal display device and its manufacture
JP4221314B2 (en) Thin film transistor, liquid crystal display device using the same, and method for producing the thin film transistor
JPH05235034A (en) Manufacture of thin-film transistor
KR100859524B1 (en) A thin film transistor array panel
CN1198596A (en) Film transistor and making method thereof and LCD device using it
US7180562B2 (en) Liquid crystal display and fabricating method comprising a hydrophilic buffer layer having a thickness of 10Å to 50Å