JP3489217B2 - Method for manufacturing thin film transistor - Google Patents
Method for manufacturing thin film transistorInfo
- Publication number
- JP3489217B2 JP3489217B2 JP24873294A JP24873294A JP3489217B2 JP 3489217 B2 JP3489217 B2 JP 3489217B2 JP 24873294 A JP24873294 A JP 24873294A JP 24873294 A JP24873294 A JP 24873294A JP 3489217 B2 JP3489217 B2 JP 3489217B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- semiconductor layer
- layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
Description
【0001】[0001]
【産業上の利用分野】この発明は、薄膜トランジスタの
製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film transistor.
【0002】[0002]
【従来の技術】薄膜トランジスタの製造方法には、ガラ
ス基板等からなる絶縁基板上にゲート電極を始めに形成
するボトムゲート方式、後でゲート電極を形成するトッ
プゲート方式等がある。例えばボトムゲート方式の薄膜
トランジスタの製造方法においては、絶縁基板上に形成
したチャネル領域となるアモルファスシリコン等の真性
半導体層の上にエッチングストッパ用のブロッキング層
を形成し、さらにその上に不純物を導入したn+シリコ
ン等の不純物半導体層を形成する。そしてこの不純物導
入半導体層の上にソース、ドレイン電極を形成してい
た。このようにして製造した薄膜トランジスタは、アク
ティブマトリックス方式の液晶装置の表示駆動手段とし
て広く使用されている。2. Description of the Related Art As a method of manufacturing a thin film transistor, there are a bottom gate method in which a gate electrode is first formed on an insulating substrate such as a glass substrate, and a top gate method in which a gate electrode is later formed. For example, in the method of manufacturing a bottom gate type thin film transistor, a blocking layer for an etching stopper is formed on an intrinsic semiconductor layer such as amorphous silicon which will be a channel region formed on an insulating substrate, and impurities are further introduced on the blocking layer. An impurity semiconductor layer such as n + silicon is formed. Then, the source and drain electrodes are formed on this impurity-introduced semiconductor layer. The thin film transistor manufactured in this manner is widely used as a display driving means of an active matrix type liquid crystal device.
【0003】[0003]
【発明が解決しようとする課題】しかしながら上記従来
の製造方法による薄膜トランジスタは、真性半導体層と
不純物半導体層との境界面、及び不純物半導体層とソー
ス、ドレイン電極との境界面に、わずかではあるが酸化
シリコン(SiOx)やよごれによる不純物層が存在す
る。そのためコンタクト抵抗が大きくなり、特にドレイ
ン電圧が低いところで電流の低下を招き、ドレイン電圧
に対するドレイン電流の特性すなわちチャネル領域のオ
ーミック特性が悪くなるという問題があった。かかるオ
ーミック特性の悪い薄膜トランジスタを液晶表示装置の
表示駆動手段であるスイッチング素子として用いた場合
には、データラインにおける階調不良となって表示の点
欠陥を生じる原因となっていた。この発明はこのような
従来の問題を解決するためのものであり、特定の製造工
程により優れたオーミック特性をもつ薄膜トランジスタ
の製造方法を提供することを目的とする。However, in the thin film transistor manufactured by the conventional manufacturing method described above, the interface between the intrinsic semiconductor layer and the impurity semiconductor layer and the interface between the impurity semiconductor layer and the source / drain electrodes are slightly different. There is an impurity layer due to silicon oxide (SiOx) or dirt. Therefore, there is a problem that the contact resistance becomes large, the current is lowered particularly at a low drain voltage, and the characteristic of the drain current with respect to the drain voltage, that is, the ohmic characteristic of the channel region is deteriorated. When such a thin film transistor having poor ohmic characteristics is used as a switching element which is a display driving means of a liquid crystal display device, it causes gradation defects in a data line and causes point defects in display. The present invention is to solve such a conventional problem, and an object thereof is to provide a method of manufacturing a thin film transistor having excellent ohmic characteristics by a specific manufacturing process.
【0004】[0004]
【課題を解決するための手段】この発明は上記目的を達
成するために、基板上に形成された半導体層のチャネル
領域に対応する上面にエッチングストッパ用のブロッキ
ング層を形成し、該半導体層及びブロッキング層の上面
に不純物半導体層を形成し、該不純物半導体層の上面に
電極を形成し、前記ブロッキング層により遮られる範囲
以外の前記半導体層の領域に水素イオンまたは不活性ガ
スのイオンを導入することを特徴とする。In order to achieve the above-mentioned object, the present invention forms a blocking layer for an etching stopper on the upper surface of a semiconductor layer formed on a substrate corresponding to a channel region, An area in which an impurity semiconductor layer is formed on the upper surface of the blocking layer , an electrode is formed on the upper surface of the impurity semiconductor layer, and which is blocked by the blocking layer.
Hydrogen ion or inert gas in the region of the semiconductor layer other than
It is characterized in that it introduces ions .
【0005】[0005]
【作用】この発明によれば、半導体層と不純物半導体層
との間、及び、不純物半導体層と電極との間にイオンを
導入することにより優れたオーミック特性の薄膜トラン
ジスタを得ることができる。According to the present invention, a thin film transistor having excellent ohmic characteristics can be obtained by introducing ions between the semiconductor layer and the impurity semiconductor layer and between the impurity semiconductor layer and the electrode.
【0006】[0006]
【実施例】図1ないし図5は、この発明の薄膜トランジ
スタのボトムゲート方式の製造工程を示す断面図であ
る。これらの図を順に参照しながら、薄膜トランジスタ
の製造方法について説明する。この実施例の場合の薄膜
トランジスタは、アクティブマトリックス方式の液晶装
置の表示駆動手段であるスイッチング素子に用いるもの
である。1 to 5 are sectional views showing a bottom gate type manufacturing process of a thin film transistor according to the present invention. A method of manufacturing a thin film transistor will be described with reference to these drawings in order. The thin film transistor in the case of this embodiment is used as a switching element which is a display driving means of an active matrix type liquid crystal device.
【0007】まず、絶縁基板1の上面にスパッタでクロ
ム(Cr)層を約100nmの厚さで成膜し、図1に示
すように、フォトリソグラフィを用いてゲート電極2を
形成する。この形成したゲート電極2を含む絶縁基板1
の上全面にプラズマCVDにより、約500nmの厚さ
の窒化シリコン(SiN)等のゲート絶縁膜3、約50
nmの厚さのノンドープアモルファスシリコン(a−S
i)の真性半導体層であるシリコン層(i−Si)4、
及び約200nmの厚さの窒化シリコン(SiN)層を
連続して成膜する。さらにこの窒化シリコン層をフォト
リソグラフィで不必要な部分を剥離してエッチングスト
ッパ用のブロッキング層5を形成する。この様子を図2
に示す。そしてブロッキング層5を含むシリコン層4の
上にプラズマCVDでリンイオンを導入したn+アモル
ファスシリコン層6を約25nmの厚さで成膜し、図3
に示すように、このn+アモルファスシリコン層6をそ
の下面のシリコン層4とともにフォトリソグラフィで不
必要な部分を剥離する。そしてこのn+アモルファスシ
リコン層6の上面に、スパッタで約25nmのクロム層
を成膜し、図4に示すように、フォトリソグラフィで不
必要な部分を剥離して、ソース電極7a及びドレイン電
極7bを形成する。First, a chromium (Cr) layer having a thickness of about 100 nm is formed on the upper surface of the insulating substrate 1 by sputtering, and the gate electrode 2 is formed by photolithography as shown in FIG. Insulating substrate 1 including the formed gate electrode 2
The gate insulating film 3, such as silicon nitride (SiN), having a thickness of about 500 nm, is formed on the entire upper surface by plasma CVD to about 50
nm non-doped amorphous silicon (a-S
i) silicon layer (i-Si) 4, which is an intrinsic semiconductor layer,
And a silicon nitride (SiN) layer having a thickness of about 200 nm is continuously formed. Further, an unnecessary portion of this silicon nitride layer is removed by photolithography to form a blocking layer 5 for an etching stopper. Figure 2
Shown in. Then, on the silicon layer 4 including the blocking layer 5, an n + amorphous silicon layer 6 into which phosphorous ions have been introduced is formed by plasma CVD to a thickness of about 25 nm.
As shown in FIG. 5, the n + amorphous silicon layer 6 and the silicon layer 4 on the lower surface thereof are removed by photolithography at unnecessary portions. Then, a chromium layer having a thickness of about 25 nm is formed on the upper surface of the n + amorphous silicon layer 6 by sputtering, and unnecessary portions are removed by photolithography to remove the source electrode 7a and the drain electrode 7b, as shown in FIG. To form.
【0008】次に、図5に示すように、イオンドーピン
グ装置(図示せず)を用いて、加速電圧約10kv、ド
ーズ量約1016atm/cm2で水素イオン(H+)を真性半
導体層であるシリコン層4にドーピング(導入)する。
このイオンドーピングの結果、ブロッキング層5により
遮られる範囲以外の領域には水素イオンが打ち込まれ
て、アモルファスシリコン層4とn+アモルファスシリ
コン層6、及び、n+アモルファスシリコン層6とソー
ス電極7a又はn+アモルファスシリコン層6とドレイ
ン電極7bの境界面のコンタクト抵抗が減少し、薄膜ト
ランジスタのソース・ドレイン間のオーミック特性が改
善される。図6にこの発明によって改善されたオーミッ
ク特性のデータを示す。図6において、Aは従来の製造
方法による薄膜トランジスタのオーミック特性であり、
Bはこの発明の製造方法による薄膜トランジスタのオー
ミック特性である。この図で明らかなように、この発明
の製造方法による薄膜トランジスタのオーミック特性が
改善された様子がわかる。Next, as shown in FIG. 5, an ion doping apparatus (not shown) is used to add hydrogen ions (H + ) to the intrinsic semiconductor layer at an acceleration voltage of about 10 kv and a dose of about 10 16 atm / cm 2. Is doped (introduced) into the silicon layer 4.
As a result of this ion doping, hydrogen ions are implanted into a region other than the region blocked by the blocking layer 5, and the amorphous silicon layer 4 and the n + amorphous silicon layer 6, or the n + amorphous silicon layer 6 and the source electrode 7a or The contact resistance at the interface between the n + amorphous silicon layer 6 and the drain electrode 7b is reduced, and the ohmic characteristics between the source and drain of the thin film transistor are improved. FIG. 6 shows data of ohmic characteristics improved by the present invention. In FIG. 6, A is an ohmic characteristic of a thin film transistor manufactured by a conventional manufacturing method,
B is the ohmic characteristic of the thin film transistor according to the manufacturing method of the present invention. As is apparent from this figure, it can be seen that the ohmic characteristics of the thin film transistor are improved by the manufacturing method of the present invention.
【0009】なお、上記実施例においては、ドーピング
するイオンとして水素イオンを用いたが、ヘリウム(H
e)、ネオン(Ne)、アルゴン(Ar)、クリプトン
(Kr)、キセノン(Xe)、ラドン(Rn)の不活性
ガスのイオンをドーピングしても同様の効果が得られ
る。また、他の実施例として、イオンドーピングを行な
う代わりにフッ酸系の液で前処理を行なうことでオーミ
ック特性を改善することも可能である。In the above embodiment, hydrogen ions were used as the doping ions, but helium (H
The same effect can be obtained by doping an inert gas ion such as e), neon (Ne), argon (Ar), krypton (Kr), xenon (Xe), or radon (Rn). Further, as another example, it is possible to improve the ohmic characteristics by performing pretreatment with a hydrofluoric acid-based solution instead of performing ion doping.
【0010】また、上記実施例における薄膜トランジス
タは、ボトムゲート方式のものとしたが、トップゲート
方式の薄膜トランジスタにもこの発明を適用することが
できる。また、液晶装置に用いる薄膜トランジスタを例
に採ったが、マイクロプロセッサやメモリ等のICの製
造方法としてもこの発明は有効である。Although the thin film transistor in the above embodiment is of the bottom gate type, the present invention can be applied to a top gate type thin film transistor. Although the thin film transistor used in the liquid crystal device is taken as an example, the present invention is also effective as a method for manufacturing an IC such as a microprocessor or a memory.
【0011】[0011]
【発明の効果】この発明によれば、半導体層と不純物半
導体層との間、及び、不純物半導体層と電極との間にイ
オンを導入するという製造工程を追加することにより優
れたオーミック特性の薄膜トランジスタを得ることがで
き、かかる薄膜トランジスタを液晶表示装置の表示駆動
手段に用いた場合には、データラインの階調不良の改善
に効果をもたらし、高品質の画像表示を実現することが
できる。According to the present invention, a thin film transistor having excellent ohmic characteristics can be obtained by adding a manufacturing process of introducing ions between the semiconductor layer and the impurity semiconductor layer and between the impurity semiconductor layer and the electrode. When such a thin film transistor is used for the display driving means of a liquid crystal display device, it is possible to improve the gradation defect of the data line, and high quality image display can be realized.
【図1】この発明の薄膜トランジスタの製造工程を示す
断面図(その1)。FIG. 1 is a cross-sectional view (1) showing a manufacturing process of a thin film transistor of the invention.
【図2】この発明の薄膜トランジスタの製造工程を示す
断面図(その2)。FIG. 2 is a sectional view (No. 2) showing the manufacturing process of the thin film transistor of the invention.
【図3】この発明の薄膜トランジスタの製造工程を示す
断面図(その3)。FIG. 3 is a cross-sectional view (3) showing the manufacturing process of the thin film transistor of the invention.
【図4】この発明の薄膜トランジスタの製造工程を示す
断面図(その4)。FIG. 4 is a cross-sectional view (4) showing the manufacturing process of the thin film transistor of the invention.
【図5】図4の工程後にシリコン層4に水素イオンをド
ーピングする様子を示す図。FIG. 5 is a diagram showing how the silicon layer 4 is doped with hydrogen ions after the step of FIG. 4;
【図6】従来例及びこの発明の製造方法による薄膜トラ
ンジスタのオーミック特性を示す図。FIG. 6 is a diagram showing ohmic characteristics of a thin film transistor according to a conventional example and a manufacturing method of the present invention.
1 絶縁基板 2 ゲート電極 3 ゲート絶縁膜 4 アモルファスシリコン層 5 ブロッキング層 6 n+アモルファスシリコン層 7a ソース電極 7b ドレイン電極1 Insulating Substrate 2 Gate Electrode 3 Gate Insulating Film 4 Amorphous Silicon Layer 5 Blocking Layer 6 n + Amorphous Silicon Layer 7a Source Electrode 7b Drain Electrode
Claims (3)
領域に対応する上面にエッチングストッパ用のブロッキ
ング層を形成し、該半導体層及びブロッキング層の上面
に不純物半導体層を形成し、該不純物半導体層の上面に
電極を形成し、前記ブロッキング層により遮られる範囲
以外の前記半導体層の領域に水素イオンまたは不活性ガ
スのイオンを導入することを特徴とする薄膜トランジス
タの製造方法。1. A blocking layer for an etching stopper is formed on an upper surface of a semiconductor layer formed on a substrate corresponding to a channel region, and an impurity semiconductor layer is formed on the upper surface of the semiconductor layer and the blocking layer. Area formed by forming electrodes on the upper surface of the layer and blocked by the blocking layer
Hydrogen ion or inert gas in the region of the semiconductor layer other than
A method of manufacturing a thin film transistor, which comprises introducing a positive ion .
であることを特徴とする請求項1に記載の薄膜トランジ
スタの製造方法。2. The method of manufacturing a thin film transistor according to claim 1 , wherein the semiconductor layer is an amorphous silicon layer.
し、該ゲート電極を含む前記絶縁基板の上面にゲート絶
縁膜を形成し、該ゲート絶縁膜の上面に前記半導体層を
形成することを特徴とする請求項1または2に記載の薄
膜トランジスタの製造方法。3. A gate electrode is formed on the upper surface of the insulating substrate, a gate insulating film is formed on the upper surface of the insulating substrate including the gate electrode, and the semiconductor layer is formed on the upper surface of the gate insulating film. method of manufacturing a thin film transistor according to claim 1 or 2, characterized.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24873294A JP3489217B2 (en) | 1994-09-16 | 1994-09-16 | Method for manufacturing thin film transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24873294A JP3489217B2 (en) | 1994-09-16 | 1994-09-16 | Method for manufacturing thin film transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0888371A JPH0888371A (en) | 1996-04-02 |
JP3489217B2 true JP3489217B2 (en) | 2004-01-19 |
Family
ID=17182537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24873294A Expired - Fee Related JP3489217B2 (en) | 1994-09-16 | 1994-09-16 | Method for manufacturing thin film transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3489217B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9093540B2 (en) | 2012-06-04 | 2015-07-28 | Samsung Display Co., Ltd. | Oxide semicondutor thin film transistor |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011152018A1 (en) | 2010-06-04 | 2011-12-08 | パナソニック株式会社 | Method for manufacturing a thin-film transistor substrate |
-
1994
- 1994-09-16 JP JP24873294A patent/JP3489217B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9093540B2 (en) | 2012-06-04 | 2015-07-28 | Samsung Display Co., Ltd. | Oxide semicondutor thin film transistor |
US9455333B2 (en) | 2012-06-04 | 2016-09-27 | Samsung Display Co., Ltd. | Thin film transistor array panel |
US9793377B2 (en) | 2012-06-04 | 2017-10-17 | Samsung Display Co., Ltd. | Thin film transistor, thin film transistor array panel including the same, and manufacturing method thereof |
USRE48290E1 (en) | 2012-06-04 | 2020-10-27 | Samsung Display Co., Ltd. | Thin film transistor array panel |
Also Published As
Publication number | Publication date |
---|---|
JPH0888371A (en) | 1996-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3277548B2 (en) | Display board | |
JPH05129608A (en) | Semiconductor device | |
JPH05142577A (en) | Matrix circuit driving device | |
JPH0815218B2 (en) | Method for manufacturing semiconductor device | |
JPH07321329A (en) | Method for manufacturing thin film transistor and liquid display unit | |
JP3489217B2 (en) | Method for manufacturing thin film transistor | |
JPH098314A (en) | Thin film transistor | |
JPH09148581A (en) | Manufacture of thin film semiconductor device | |
JP3210196B2 (en) | Thin film transistor and manufacturing method thereof | |
JPH0637314A (en) | Thin-film transistor and manufacture thereof | |
JPH08330599A (en) | Thin film transistor, its manufacture and display | |
JPH0590589A (en) | Thin film transistor and manufacture thereof | |
JP4197270B2 (en) | Method for manufacturing semiconductor integrated circuit | |
JP2917925B2 (en) | Method of manufacturing thin film transistor and active matrix array for liquid crystal display device | |
JPH09186337A (en) | Method of manufacturing thin film transistor and electro-optic display unit formed by this method | |
JP2002009298A (en) | Thin film semiconductor device, its manufacturing method and liquid crystal display | |
JPH0918005A (en) | Thin film transistor for liquid crystal display device | |
JP3963663B2 (en) | Semiconductor device | |
KR100323736B1 (en) | Thin film transistor and fabricating method thereof | |
JP3312541B2 (en) | Method for manufacturing thin film semiconductor device | |
JP2002523898A (en) | Thin film transistor and method of manufacturing the same | |
JP2709214B2 (en) | Method for manufacturing thin film transistor | |
JPH04236431A (en) | Manufacture of active matrix substrate | |
JPH04233512A (en) | Production of active matrix substrate | |
JPH06216155A (en) | Manufacture for thin-film transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |