KR100697261B1 - Method of forming bottom gate type TFT - Google Patents
Method of forming bottom gate type TFT Download PDFInfo
- Publication number
- KR100697261B1 KR100697261B1 KR1019990032876A KR19990032876A KR100697261B1 KR 100697261 B1 KR100697261 B1 KR 100697261B1 KR 1019990032876 A KR1019990032876 A KR 1019990032876A KR 19990032876 A KR19990032876 A KR 19990032876A KR 100697261 B1 KR100697261 B1 KR 100697261B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- gas
- molybdenum
- forming
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 80
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 36
- 239000011733 molybdenum Substances 0.000 claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 22
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 239000007789 gas Substances 0.000 claims description 37
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 25
- 239000012535 impurity Substances 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 6
- 239000001307 helium Substances 0.000 claims description 5
- 229910052734 helium Inorganic materials 0.000 claims description 5
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 4
- 239000010408 film Substances 0.000 abstract description 39
- 239000010409 thin film Substances 0.000 abstract description 12
- 239000004065 semiconductor Substances 0.000 abstract description 11
- 239000000463 material Substances 0.000 abstract description 7
- 238000012805 post-processing Methods 0.000 abstract description 4
- 230000008569 process Effects 0.000 description 14
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 11
- 229910001080 W alloy Inorganic materials 0.000 description 8
- 238000002474 experimental method Methods 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Abstract
본 발명은 바텀 게이트형 박막트랜지스터 형성방법에 관한 것으로, 오믹 콘택층 위로 몰리브덴(Mo)이 함유된 금속층을 형성하고 패터닝하여 소오스 및 드레인 전극을 형성하고 상기 소오스 및 드레인 전극을 식각 마스크로 상기 오믹 콘택층을 식각하는 단계에서 식각용 가스로 Cl2, CHF3의 혼합가스를 공급하면서 식각챔버 내에 플라즈마를 형성하여 식각을 실시하는 것을 특징으로 한다.The present invention relates to a method of forming a bottom gate type thin film transistor, which comprises forming a metal layer containing molybdenum (Mo) on an ohmic contact layer and patterning the metal layer to form a source and a drain electrode, The etching is performed by forming a plasma in the etching chamber while supplying a mixed gas of Cl 2 and CHF 3 with the etching gas in the step of etching the layer.
따라서, 몰리브덴과 같이 식각에 약한 금속을 식각마스크로 하여 반도체막을 식각하여 채널을 형성할 때 채널 상부에 식각된 몰리브덴 물질이 부착되어 누설 전류의 통로를 형성하고 트랜지스터의 특성을 나쁘게 하는 현상을 별도의 후처리 없이도 억제할 수 있다. Therefore, when a channel is formed by etching a semiconductor film using a metal which is weak in etching such as molybdenum as an etching mask, a phenomenon that etched molybdenum material adheres to the channel forms a path of a leakage current and deteriorates the characteristics of the transistor, It can be suppressed without post-processing.
채널, 몰리브덴, 플라즈마, 에칭, 누설전류 Channel, Molybdenum, Plasma, Etching, Leakage Current
Description
도 1은 본 발명이 사용되어 형성될 수 있는 액정표시장치의 바텀(bottom) 게이트형 박막트랜지스터이다.1 is a bottom gate type thin film transistor of a liquid crystal display device which can be formed using the present invention.
도 2는 반도체막 식각에 많이 사용되는 가스들의 다양한 혼합을 통해 반도체막 식각시의 몰리브덴 텅스텐 합금층의 식각량을 측정한 실험의 결과를 나타내는 그래프이다.FIG. 2 is a graph showing the results of an experiment for measuring the etching amount of a molybdenum tungsten alloy layer during etching of a semiconductor film through various mixing of gases used for etching the semiconductor film.
도 3은 다른 조건은 같이하고 가스의 Cl2 와 CHF3 성분비와 적용압력, 적용 전력 만을 달리하면서 분당 텅스텐 몰리브덴 합금층 식각량을 측정한 그래프이다. FIG. 3 is a graph showing the etch amount of the tungsten molybdenum alloy layer per minute while changing the Cl 2 and CHF 3 component ratios, the applied pressure, and the applied power of the gas in other conditions.
도 4는 다른 조건을 동일하게 한 상태에서 압력을 바꾸어가면서 식각 가스에 노출되는 3 가지 막질에 대한 식각량을 측정한 그래프이다. FIG. 4 is a graph showing the etch amount of three films exposed to the etching gas while changing the pressure under the same conditions.
도 5는 몰리브덴 함유 금속층을 식각마스크로 적용하여 식각으로 채널을 형성하고 헬륨으로 후처리한 경우와 본 발명을 적용하여 후처리를 하지 않은 경우의 게이트 전압 변화에 따른 소오스 및 드레인 전류 변화를 그래프로 나타낸 것이다.FIG. 5 is a graph showing changes in source and drain currents according to changes in gate voltage in the case where a molybdenum-containing metal layer is applied as an etch mask to form a channel by etching, and the case where post-treatment is performed with helium and the post- .
본 발명은 바텀 게이트형 박막트랜지스터 형성방법에 관한 것으로서, 보다 상세하게는 몰리브덴이 포함된 소오스 및 드레인 전극을 식각 마스크로 하층의 오믹 콘택층을 식각하여 채널을 형성하는 단계가 포함된 바텀 게이트형 박막트랜지스터 형성방법에 관한 것이다. The present invention relates to a method of forming a bottom gate type thin film transistor, and more particularly, to a method of forming a bottom gate type thin film transistor including a step of forming a channel by etching an underlying ohmic contact layer with a source and a drain electrode including molybdenum, To a transistor forming method.
정보사회의 발전 속에서 정보 표시장치의 중요성은 매우 큰 것이며, 이들 정보표시장치 가운데 현재 가장 급속히 발전하는 분야로 LCD를 들 수 있다. 특히 화소의 조절에 박막 트랜지스터를 사용하는 TFT LCD는 경량, 박형 및 저소비전력이라는 LCD 특유의 장점에 더하여 고해상도, 빠른 동작속도, 컬러화라는 수요자의 요구에 부응할 수 있는 고품위의 정보 표시장치로서의 입지를 넓혀가고 있다. In the development of the information society, the importance of information display devices is very big. Among these information display devices, LCD is the most rapidly developing field. In particular, TFT LCDs using thin film transistors for pixel control have a unique advantage of LCDs such as light weight, thinness and low power consumption, as well as being a high-quality information display device capable of meeting the demands of customers with high resolution, It is expanding.
TFT LCD는 액티브 매트릭스 방식의 대표적인 형태로, 각 화소의 조절에 트랜지스터라는 능동성 비선형 소자를 사용하게 된다. 이때의 트랜지스터는 대개 MOS 타입의 트랜지스터가 되며 게이트 전극의 위치에 따라 탑 게이트 방식과 바텀 게이트 방식으로 나눌 수는 있지만 모두 반도체층을 글래스 기판에 형성하여 소오스 및 드레인 영역을 만들고 게이트와 겹치는 부분을 채널로 하여 필요한 각 전극에 전압을 인가하여 사용하게 된다. The TFT LCD is a representative form of the active matrix method, and an active nonlinear element called a transistor is used for adjustment of each pixel. In this case, the transistor is usually a MOS type transistor and can be divided into a top gate type and a bottom gate type depending on the position of the gate electrode. However, a semiconductor layer is formed on a glass substrate to form source and drain regions, And a voltage is applied to each of the necessary electrodes.
바텀 게이트 방식의 TFT를 형성할 경우의 일반적인 공정을 살펴보면 우선, 글래스 기판 위에 크롬층과 알미늄층으로 게이트 전극과 게이트 라인 및 게이트 패드를 형성한다. 이때 포토리소그래피와 식각 공정이 이용된다(제 1 마스크). 그 위에 게이트 절연막과 실리콘막 즉, 아몰퍼스 실리콘막, 불순물로 인이 도핑된 아몰퍼스 실리콘막을 차례로 형성한다. 그리고 두 층의 실리콘막을 패터닝하여 반도체층으로 이루어지는 액티브 패턴을 형성한다(제 2 마스크). 트랜지스터 소자의 각 전극과 채널은 이 액티브 영역에서 형성된다. 다음에는 소오스 및 드레인 전극을 형성할 금속층을 차례로 형성한 다음 소오스 및 드레인 전극 패턴에 따라 전극을 식각으로 형성한다(제 3 마스크). A general process for forming a bottom gate type TFT will be described. First, a gate electrode, a gate line, and a gate pad are formed of a chromium layer and an aluminum layer on a glass substrate. At this time, a photolithography process and an etching process are used (first mask). A gate insulating film and a silicon film, that is, an amorphous silicon film and an amorphous silicon film doped with phosphorus as an impurity are formed in this order. Then, two layers of silicon films are patterned to form an active pattern made of a semiconductor layer (second mask). Each electrode and channel of the transistor element is formed in this active region. Next, metal layers for forming the source and drain electrodes are formed in order, and the electrodes are formed by etching (third mask) according to the source and drain electrode patterns.
소오스 전극의 일부는 액티브 영역을 벗어나 형성되고 소오스와 드레인 전극의 사이에 있는 채널 영역은 금속층으로 소오스 및 드레인 전극을 패턴 형성한 상태에서 소오스 및 드레인 전극을 식각 마스크로 불순물이 도핑된 아몰퍼스 실리콘층을 계속 식각 제거함으로써 이루어진다. 이때 아몰퍼스 실리콘막 상층부분도 함께 식각될 수 있다.A part of the source electrode is formed outside the active region, and a channel region between the source and drain electrodes is formed by patterning the source and drain electrodes using a metal layer. In this state, the source and drain electrodes are patterned by using an etching mask to form an amorphous silicon layer doped with impurities Etching is continued. At this time, the upper portion of the amorphous silicon film can also be etched.
이상의 과정을 통하여 소오스 및 드레인 전극을 형성한 후에는 기판 전면에 보호막을 형성하고 소오스 전극 위에는 보호막층에 콘택부를 식각 형성한다. 게이트 패드도 대개 이때 함께 드러낸다(제 4 마스크). 다음으로 전면에 투명전극층이나 반사막층을 형성하고 패턴닝하여 화소전극을 형성한다(제 5 마스크). After the source and drain electrodes are formed through the above process, a protective film is formed on the entire surface of the substrate, and a contact portion is formed on the protective film layer on the source electrode. Gate pads are also usually exposed at this time (fourth mask). Next, a transparent electrode layer or a reflective film layer is formed on the entire surface and patterned to form a pixel electrode (fifth mask).
이상의 공정은 게이트 절연막 위로 아몰퍼스 실리콘과 오믹 콘택층으로 불순물이 도핑된 아몰퍼스 실리콘층을 형성한 다음 패터닝 없이 바로 소오스 및 드레인 전극층을 형성하고, 이 전극층을 패터닝하여 소오스 및 드레인 전극을 형성한 다음 소오스 및 드레인 전극을 식각마스크로 오믹 콘택층 및 아몰퍼스 실리콘층을 식각하는 형태로 변형될 수도 있다. In the above process, the amorphous silicon layer doped with the impurity into the amorphous silicon and the ohmic contact layer is formed on the gate insulating layer, and the source and drain electrode layers are immediately formed without patterning. The source and drain electrodes are formed by patterning the electrode layer, The drain electrode may be modified by etching the ohmic contact layer and the amorphous silicon layer using an etching mask.
이때 트랜지스터의 소오스 및 드레인 전극은 크롬층 위에 알미늄층을 복층으로 형성한 것, 크롬층, 알미늄층 혹은 알미늄 네오디뮴(AlNd) 합금층을 많이 사용하지만 경우에 따라 몰리브덴이나 몰리브덴을 포함하는 금속층을 사용하게 된다. 그리고 채널 형성을 위한 실리콘막의 에칭에는 Cl2과 SF6, CF4 등을 조합하여 사용한다.At this time, the source and drain electrodes of the transistor use a metal layer including molybdenum or molybdenum in some cases where a chromium layer, an aluminum layer or an aluminum neodymium (AlNd) alloy layer is used in many cases. do. Cl 2 , SF 6 , CF 4, etc. are used in combination to etch the silicon film for channel formation.
그런데 몰리브덴을 포함하는 금속층을 소오스 및 드레인 전극층으로 사용할 경우, 채널을 형성하면서 아몰퍼스 실리콘층 상부 일부를 식각할 때 식각 마스크 역할을 하는 소오스 및 드레인 전극층이 분당 660Å 내지 150Å 정도로 함께 식각되고 이들 반응물질과 몰리브덴 파티클이 채널을 이루는 아몰퍼스 실리콘층 상부에 부착되어 전류의 통로가 됨으로서 트랜지스터의 Ioff 특성을 나쁘게 하는 문제, 다시 말하면 오프 전류치를 크게 하는 문제가 있었다. 또한 상기 식각용 가스들은 액티브 영역외부로 드러나 있는 게이트 절연막도 일부 식각하여 신호전류의 누설 등으로 트랜지스터 운용상의 특성을 나쁘게 할 위험이 있었다. When a metal layer including molybdenum is used as the source and drain electrode layers, the source and drain electrode layers serving as an etching mask are etched at a rate of about 660 to 150 Å per minute when etching a part of the upper portion of the amorphous silicon layer while forming the channel, The molybdenum particles adhere to the upper portion of the amorphous silicon layer forming the channel to become a current path, thereby deteriorating the Ioff characteristic of the transistor, that is, increasing the off current value. Also, the etching gases partially exposed to the outside of the active region are also partially etched, thereby causing a risk of deteriorating characteristics of transistor operation due to leakage of signal current.
따라서 종래에는 이러한 문제를 없애기 위해 일단 채널 형성을 위한 HCl, CF4 가스를 이용한 식각을 실시하면서 최종적으로 채널을 이루는 아몰퍼스 실리콘막 상층에 있는 몰리브덴 반응물이나 파티클을 제거하기 위해 다시 헬륨 플라즈마를 이용한 후처리를 실시하거나 전극층을 식각마스크로 사용하는 대신 별도의 포토레지스트 패턴을 식각마스크로 사용하는 방법을 사용하였다. 그러나 이런 추가공정은 공정비용의 상승과 공정 추가에 따른 불량의 위험성을 높이는 문제가 있었다.Therefore, conventionally, in order to obviate such a problem, etching is performed using HCl and CF 4 gas for forming a channel, and after that, to remove molybdenum reactant or particles on the amorphous silicon film finally forming a channel, Or a method of using a separate photoresist pattern as an etch mask instead of using the electrode layer as an etch mask. However, this additional process has raised the problem of raising the process cost and increasing the risk of failure due to the addition of the process.
본 발명은 종래의 바텀 게이트형 박막트랜지스터의 형성방법과 달리, 채널 형성을 위한 식각시 식각 마스크 역할을 하는 몰리브덴 함유 소오스 및 드레인 전극층에 대한 식각율이 작고, 채널 상부에 부착되기 쉬운 몰리브덴성 물질을 제거하기 위해 추가적인 헬륨 플라즈마 후처리를 하지 않아도 트랜지스터의 오프 전류특성을 좋게 유지할 수 있는 바텀 게이트형 박막트랜지스터 형성방법을 제공하는 것을 목적으로 한다. The present invention differs from the conventional method of forming a bottom gate type thin film transistor in that a molybdenum-containing material having a small etching rate for the molybdenum-containing source and drain electrode layers serving as an etching mask at the time of channel formation, And which can maintain the off current characteristics of the transistor well without performing additional post-helium plasma post-processing for removing the bottom gate type thin film transistor.
상기 목적을 달성하기 위한 본 발명의 바텀 게이트형 박막트랜지스터 형성방법은, 기판상에 게이트 패턴을 형성하는 단계, 상기 게이트 패턴 위로 게이트 절연막, 아몰퍼스 실리콘막, 불순물이 도핑된 아몰퍼스 실리콘막으로 이루어진 오믹 콘택층을 차례로 형성하는 단계, 상기 오믹 콘택층 위로 몰리브덴(Mo)이 함유된 금속층을 형성하고 패터닝하여 몰리브덴이 함유된 금속층 패턴으로 된 소오스 및 드레인 전극을 형성하는 단계 및 상기 오믹 콘택층을 식각하는 단계를 포함하여 이루어진 바텀 게이트형 박막트랜지스터 형성방법에 있어서, 상기 오믹 콘택층을 식각하는 단계에서 상기 몰리브덴이 함유된 금속층 패턴을 식각 마스크로 사용하고 식각용 가스로 Cl2, CHF3의 혼합가스를 공급하면서 식각챔버 내에 플라즈마를 형성하여 식각을 실시하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of forming a bottom gate type thin film transistor including forming a gate pattern on a substrate, forming a gate insulating film, an amorphous silicon film, and an amorphous silicon film doped with impurities, Forming a metal layer containing molybdenum on the ohmic contact layer and patterning the metal layer to form source and drain electrodes of a metal layer pattern containing molybdenum and etching the ohmic contact layer, Wherein the metal layer pattern containing the molybdenum is used as an etching mask and a mixed gas of Cl 2 and CHF 3 is supplied by an etching gas in the step of etching the ohmic contact layer in the method of forming a bottom gate type thin film transistor, A plasma is formed in the etching chamber to perform etching .
본 발명에서의 식각 가스 구성은 몰리브덴 함유층에 대한 식각량을 줄여 식각된 몰리브덴이 채널 상부에 부착되는 것을 줄이기 위한 것이다. The etch gas composition in the present invention is intended to reduce the etching amount of the molybdenum-containing layer to reduce the adhesion of the etched molybdenum to the upper portion of the channel.
본 발명에서 그 밖의 식각 조건은 압력에 있어서는 몰리브덴 반응물을 빨리 배출시킬 수 있도록 배기가 진공펌프에 의해서 원활히 이루어지는 상태가 되어야 하므로 자연 낮은 압력이 될 것이다. 단 전체적으로 일정 이하의 낮은 압력을 유지하는 한도내에서는 압력이 일정치 이상 높게 유지되는 것이 공정의 시간을 줄이고 몰리브덴 금속층이 식각되는 비율을 낮게 유지할 수 있는 것으로 나타난다. 따라서 전체적으로는 진공펌프의 배기용량을 늘리고 압력은 200mTorr 이하로 유지하는 것이 좋고 추세상으로는 바람직하게는 60mTorr 내지 150mTorr 정도를 유지한다. In the present invention, the other etching conditions are such that the exhaust gas can be smoothly discharged by the vacuum pump so that the molybdenum reactant can be discharged quickly. However, maintaining the pressure higher than a fixed value within the limit of keeping the pressure as low as a whole as a whole can reduce the process time and keep the rate of etching the molybdenum metal layer low. Therefore, it is preferable to increase the exhaust capacity of the vacuum pump as a whole and keep the pressure at 200 mTorr or lower, and preferably keep the pressure at about 60 mTorr to 150 mTorr.
반응을 증가시키기 위한 플라즈마의 분위기의 형성은 설비에서 고주파 전력을 인가하여 주로 형성하는데 소요 전력은 수백 내지 1000W 수준이 일반적이다. 단 비등방성을 띄는 RIE 등에서는 전력이 높게 인가되고 수직적으로 작용하는 반응력이 커지면 금속막에 대해 비선택적인 식각의 성격이 늘어나 몰리브덴의 식각량이 늘어나고 자연 몰리브덴성 부착물이 많아 질 것이므로 비등방성을 주는 설비에서는 인가 전력을 낮게 유지해야 한다. Generally, the formation of the plasma atmosphere for increasing the reaction requires a power of several hundreds to 1000 W to form mainly by applying high-frequency power to the apparatus. However, in the case of RIE with high anisotropy, high power is applied, and when the reaction force acting vertically is increased, the nature of non-selective etching is increased to increase the etching amount of molybdenum and the number of natural molybdenum deposits. The applied power must be kept low.
본 발명에서 중요한 부분인 식각 가스의 조성은 Cl2 와 CHF3의 비율을 부피대비 6:1 정도로 가져간 것에서 좋은 결과를 얻을 수 있었다. 그러나 전체적으로 조성의 변화에 대해 안정적인 완만한 변화를 보이고 있다. 아르곤 가스는 선택적으로 투입될 수 있는데 플라즈마의 안정성을 높이는 것으로 알려져 있는데 경험적으로 적당량 공급하며 전체 공급 가스의 20% 내지 30%면 충분히 투입되는 것으로 보인다. 그리고 본 발명에서 Cl2가스는 활로겐화 수소계열의 HBr, BCl3, HI 같은 가스로 대체될 수 있으며, CHF3 가스는 C2F6로 대체될 수 있고, 아르곤 가스는 헬륨 가스로 대체해도 거의 유사한 역할을 할 수 있다. The etching gas composition, which is an important part of the present invention, has a good result in that the ratio of Cl 2 and CHF 3 is about 6: 1 by volume. However, overall, there is a steady gradual change in composition change. The argon gas is known to increase the stability of the plasma, which can be selectively supplied. It is empirically supplied in an appropriate amount and 20% to 30% of the total supply gas seems to be sufficiently supplied. In the present invention, the Cl 2 gas may be replaced by a gas such as HBr, BCl 3 , and HI of the hydroborohydride series, the CHF 3 gas may be replaced by C 2 F 6 , and the argon gas may be replaced with helium gas It can play a similar role.
이하 도면을 참조하면서 본 발명을 좀 더 상세히 살펴보기로 한다. BRIEF DESCRIPTION OF THE DRAWINGS FIG.
도1은 본 발명이 사용되어 형성될 수 있는 액정표시장치의 바텀(bottom) 게이트형 박막트랜지스터이다. 본 발명의 일 실시예로 그 형성 공정을 간단히 살펴보면, 우선, 글래스 기판(10)에 게이트 패턴(11)이 형성된다. 이러한 게이트 패턴 위로 게이트 절연막(13), 아몰퍼스 실리콘막(15), 불순물이 도핑된 아몰퍼스 실리콘막이 차례로 형성된다. 불순물이 형성된 아몰퍼스 실리콘막은 아래층의 아몰퍼스 실리콘막과 소오스 및 드레인 전극의 직접 연결시의 계면에서의 면저항이 지나치게 높아지는 것을 막기 위한 오믹 콘택층(17)으로 일반적으로 사용되는 것이다. 그리고 불순물이 도핑된 아몰퍼스 실리콘층 즉, 오믹 콘택층(17)과 아래의 아몰퍼스 실리콘막(15)을 패터닝하여 액티브 영역을 제외한 영역에서 제거하게 된다. 그리고 그 위로 몰리브덴이 함유된 금속층이 형성되고 패터닝되어 소오스 및 드레인 전극(18,19)을 형성하게 된다. 이 상황에서 액티브 영역의 오믹 콘택층은 소오스와 드레인 전극 사이의 채널 상부 영역에 잔류하여 소오스와 드레인 사이를 전기적으로 단락시키므로 소오스와 드레인 전극(18,19)을 식각마스크로 본 발명의 특징을 이루는 식각방법으로 두 전극 사이 영역의 오믹 콘택층을 식각하여 제거하게 된다. 이 과정에서 아래에 있는 아몰퍼스 실리콘막 상부도 일부 식각 제거될 수 있다. 그리고 남은 아몰퍼스 실리콘막(15)이 몰리브덴 파티클로 인한 단락의 위험이 없이 박막트랜지스터의 반도체 채널로 작용하게 된다. 그리고 후속적으로 소오스 및 드레인 전극(18,19) 위로 절연막(21)이 형성 패터닝되고 패터닝에서 형성된 콘택홀 위로 화소전극층이 형성 패터닝되어 드레인 전극(19)과 콘택된 화소전극(23)을 형성한다. 1 is a bottom gate type thin film transistor of a liquid crystal display device which can be formed using the present invention. In one embodiment of the present invention, a brief description will be made of a forming process. First, a
도 2는 반도체막 식각에 많이 사용되는 가스들의 다양한 혼합을 통해 반도체막 식각시의 몰리브덴 텅스텐 합금층의 식각량을 측정한 실험의 결과를 나타내는 그래프이다. 다른 조건은 압력 30mTorr, 플라즈마 인가를 위한 소모 전력 600W, 아르곤 투입량 50sccm, 시간 60초 이며 주된 식각 가스 2 종류를 성분비를 달리하며 실험하였다.FIG. 2 is a graph showing the results of an experiment for measuring the etching amount of a molybdenum tungsten alloy layer during etching of a semiconductor film through various mixing of gases used for etching the semiconductor film. The other conditions were
그 결과 Cl2 와 CHF3 의 혼합 가스가 비교적 안정된 형태를 보이면서 몰리브덴 텅스텐 합금층에 대한 식각량이 적었다. 반도체층에 대해 높은 식각성을 띄면서도 몰리브덴 텅스텐 합금층에 대한 식각량이 적은 Cl2 120sccm에 대해 CHF3 20sccm을 공급하는 것이 바람직한 것으로 나타난다. As a result, the mixed gas of Cl 2 and CHF 3 was relatively stable and the etching amount of the molybdenum tungsten alloy layer was small. It is preferable to supply 20 sccm of
다음으로 도3은 도2의 실험과 다른 조건은 같이하고 가스의 Cl2 와 CHF3 성분비는 6:1 로 한 상태에서 타 조건은 고정하고 각각 성분비와 적용압력, 적용 전력 만을 달리하면서 분당 텅스텐 몰리브덴 합금층 식각량을 측정한 그래프이다. Next, FIG. 3 shows the results of experiments in which the conditions of FIG. 3 are the same as those of the experiment of FIG. 2, and the other conditions are fixed while the Cl 2 and CHF 3 ratio of the gas are set to 6: 1, and the molar ratio of tungsten molybdenum The etching rate of the alloy layer is measured.
성분비의 변이에 대한 식각량의 차이는 안정된 변화를 나타내면서 6:1 에서 가장 낮은 식각량을 나타냈고, 소모 전력이 600W에서 900W, 1200W로 늘면서 합금층에 대한 식각량은 급격히 늘어나는 양상을 보이고 있다. 이는 본 실험에서 사용한 RIE(Reactive Ion Etching) 설비에서 전력이 늘면 식각물질의 운동방향 즉 작용방향이 비등방성을 강하게 띄고 선택성이 낮아지기 때문이라고 생각된다. 따라서 비등방성이 강한 식각설비에서는 사용전력을 공정별로 조절할 필요가 있는 것으로 나타난다. The difference in the etching rate with respect to the variation of the composition ratio showed a stable change and exhibited the lowest etching rate at 6: 1, and the etching amount of the alloy layer was rapidly increased as the power consumption increased from 600 W to 900 W and 1200 W . It is considered that the increase of electric power in the RIE (Reactive Ion Etching) equipment used in this experiment is because the direction of motion of the etching material, that is, the direction of action, is strongly anisotropic and the selectivity is lowered. Therefore, it is necessary to control the electric power used for each process in an anisotropic etching equipment.
압력에 관해서는 압력이 높을수록 오히려 텅스텐 몰리브덴 합금층에 대한 식각량이 낮은 것으로 나타났다. 대개 공정챔버에 진공도가 높을 수록 공정 압력은 떨어지는 것이며 합금층에서 식각된 몰리브덴 등이 형성되는 채널의 상층에 다시 부착될 확률도 낮다고 생각되지만 어느 정도 이하의 진공도에 이르면 몰리브덴 금속의 재부착의 문제는 크지 않고 식각력에서 물리적인 식각성과 관계가 있는 평균 자유 경로가 짧아지는 것 등의 새로운 요인이 작용하는 것을 보여준다. 그래프 상으로는 60mTorr 내지 90mTorr에서 안정되게 분당 60Å정도의 식각량을 기록하고 있다.As for the pressure, the higher the pressure, the lower the etching rate for the tungsten molybdenum alloy layer. Generally, the higher the degree of vacuum in the process chamber, the lower the process pressure, and the lower the probability of reattaching to the upper layer of the channel in which the etched molybdenum is formed in the alloy layer, the lower the degree of vacuum, And that the mean free path associated with physical etch in the etch strength is not large and that the etch force is shortened. On the graph, the etch amount is stably recorded at about 60 Å per minute at 60 mTorr to 90 mTorr.
도4는 도3의 실험 가운데 하나와 비슷하게 다른 조건을 동일하게 한 상태에서 압력을 바꾸어가면서 식각 가스에 노출되는 3 가지 막질에 대한 식각량 즉, 채널 형성을 위한 주 식각 대상인 n형 불순물이 도핑된 아몰퍼스 실리콘막의 식각량과 소오스 및 드레인 전극을 이루는 몰리브덴 텅스텐 합금층에 대한 식각량, 게이트 절연막인 실리콘 질화막에 대한 식각량을 측정한 그래프이다. 주된 식각 대상인 n형 불순물이 도핑된 아몰퍼스 실리콘막에 대한 식각량을 1로 할 때의 선택비는 압력 60mTorr에서 실리콘 질화막은 0.18, 몰리브덴 텅스텐 합금층은 0.09를 나타내고, 압력 90mTorr에서 실리콘 질화막은 0.12, 몰리브덴 텅스텐 합금층은 0.06을, 압력 120mTorr에서 실리콘 질화막은 0.11, 몰리브덴 텅스텐 합금층은 0.05를 나타냈다. FIG. 4 is a graph showing the relationship between the etching amount for the three film materials exposed to the etching gas, that is, the doping amount of the n-type impurity, which is the main etching target for channel formation, The etching amount of the amorphous silicon film, the etching amount of the molybdenum tungsten alloy layer forming the source and drain electrodes, and the etching amount of the silicon nitride film serving as the gate insulating film. When the etching amount for the amorphous silicon film doped with the n-type impurity which is the main etching target is 1, the selectivity ratio is 0.18 for the silicon nitride film and 0.09 for the molybdenum tungsten alloy layer at the pressure of 60 mTorr, the silicon nitride film is 0.12 at the pressure of 90 mTorr, 0.06 molybdenum tungsten alloy layer, 0.11 silicon nitride film and 0.05 molybdenum tungsten alloy layer at a pressure of 120 mTorr.
이상의 도면을 통한 설명은 몰리브덴 함유 금속층을 식각마스크로 채널 형성을 위한 반도체막 식각을 할 때 몰리브덴 함유 금속층 식각량을 줄이고 식각된 것을 빨리 배출시켜 재부착의 위험을 없게 하므로써 결국 생성될 트랜지스터의 특성을 향상시키기 위한 것이므로 결과적으로 본 발명을 통해 목적인 트랜지스터의 특성 향상이 이루어졌는가를 살펴보기 위해서는 실험의 결과로 형성된 트랜지스터에서의 특성을 직접 살펴보아야 한다. It will be understood by those skilled in the art from the foregoing description that when etching a semiconductor film for channel formation using a molybdenum-containing metal layer as an etch mask, the etch amount of the molybdenum-containing metal layer is reduced and the etched material is quickly discharged to eliminate the risk of re- As a result, it is necessary to directly examine characteristics of a transistor formed as a result of the experiment in order to examine whether the characteristics of the transistor improved for the purpose of the present invention.
아래의 표는 종래의 공정예를 통해 이루어진 트랜지스터와 본 발명에 의한 트랜지스터의 특성을 측정하여 얻은 평균치 결과이다. 가장 중요한 것은 Ioff로서 몰리브덴 함유 금속층이 식각된 다음 몰리브덴 물질이 다시 채널에 부착되어 누설전류의 통로를 형성하면 Ioff가 크다고 생각되는 것이다. 실험은 번호 1에서 4까지의 종래의 예에 대해서는 상대적으로 진공도가 낮은 400mTorr 정도의 일반 플라즈마 인가 식각장비를 사용하였고, 본 발명을 적용한 예는 압력 90mTorr 정도의 RIE 장비를 사용하였다. 번호 5의 경우 다른 본 발명의 조건을 적용하는 외에 종래와 같이 산소를 사용하여 채널 상부의 몰리브덴에 대한 후처리를 한 경우이며 번호 6은 본 발명의 조건을 적용하여 Cl2 120sccm에 대해 CHF3 20sccm을 공급하고 Ar 50sccm을 공급하고 전력은 600W를 적용하는 경우이다. The following table shows the average values obtained by measuring the characteristics of the transistor made by the conventional process example and the transistor of the present invention. Most importantly, Ioff is considered to be large if the molybdenum-containing metal layer is etched as Ioff and then the molybdenum material is attached to the channel again to form a path for leakage current. For the experiment of the prior art No. 1 to No. 4, a general plasma-assisted etching apparatus having a relatively low degree of vacuum of about 400 mTorr was used, and an example of applying the present invention was a RIE apparatus having a pressure of about 90 mTorr. In the case of No. 5, when the post-processing for the channel upper molybdenum with oxygen, as in the prior art in addition to the application of conditions of the other present invention, and numeral 6 CHF 3 20sccm for Cl 2 120sccm by applying the conditions of the present invention And 50 sccm of Ar, and 600 W of electric power.
결과로 보면 본 발명을 적용한 경우 Ioff가 종래의 예에 비해 대략 1/2 이상으로 감소한 것을 알 수 있다. As a result, it can be seen that when the present invention is applied, Ioff is reduced to about 1/2 or more as compared with the conventional example.
다음 도5는 종래의 예 즉, 몰리브덴 함유 금속층을 식각마스크로 적용하여 식각으로 채널을 형성하고 헬륨으로 후처리한 경우와 본 발명을 적용하여 후처리를 하지 않은 경우의 게이트 전압 변화에 따른 소오스 및 드레인 전류 변화라는 트랜지스터 특성을 그래프로 나타낸 것이다. 특성은 거의 비슷하게 나타나며 따라서 본 발명에 따르면 식각 다음에 채널 상부에 몰리브덴이 부착되어 누설전류의 통로가 되는 것을 별도의 후처리 없이도 억제할 수 있음을 알 수 있다. 또한 도시된 바와 같이 본 발명을 적용하되 산소로 후처리를 한 경우에도 후처리를 하지 않은 경우와 큰 차이가 없는 것으로 나타나며 이는 후처리가 불필요함을 보다 명확히 하는 것이다. Next, FIG. 5 is a graph showing the relationship between the gate voltage and the gate voltage according to the gate voltage change in the case where a molybdenum-containing metal layer is applied as an etch mask to form a channel by etching, Drain current change. It can be seen that molybdenum is adhered to the upper part of the channel after the etching to prevent the leakage current path from being formed without additional post-treatment. Also, as shown in the drawing, the present invention is applied to the case where the post-treatment with oxygen is not significantly different from the case without the post-treatment, which clarifies that the post-treatment is unnecessary.
본 발명에 따르면 몰리브덴과 같이 식각에 약한 금속을 식각마스크로 하여 반도체막을 식각하여 채널을 형성할 때 채널 상부에 식각된 몰리브덴 물질이 부착되어 누설 전류의 통로를 형성하고 트랜지스터의 특성을 나쁘게 하는 현상을 별도 의 후처리 없이도 억제할 수 있다.
According to the present invention, when a channel is formed by etching a semiconductor film using a metal which is weak in etching, such as molybdenum, the etched molybdenum material adheres to the top of the channel, thereby forming a path for leakage current and deteriorating the characteristics of the transistor It can be suppressed without additional post-processing.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990032876A KR100697261B1 (en) | 1999-08-11 | 1999-08-11 | Method of forming bottom gate type TFT |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990032876A KR100697261B1 (en) | 1999-08-11 | 1999-08-11 | Method of forming bottom gate type TFT |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010017389A KR20010017389A (en) | 2001-03-05 |
| KR100697261B1 true KR100697261B1 (en) | 2007-03-19 |
Family
ID=19606789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990032876A KR100697261B1 (en) | 1999-08-11 | 1999-08-11 | Method of forming bottom gate type TFT |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100697261B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100975466B1 (en) * | 2004-04-19 | 2010-08-11 | 하이디스 테크놀로지 주식회사 | Method for manufacturing array substrate of liquid crystal display |
| KR100772272B1 (en) * | 2005-12-27 | 2007-11-01 | 동부일렉트로닉스 주식회사 | Method for manufacturing mosfet on semiconductor device |
| KR101154006B1 (en) | 2010-11-08 | 2012-06-07 | 에스케이하이닉스 주식회사 | Vertical transistor having buried junction and manufacturing method for the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08213370A (en) * | 1995-02-01 | 1996-08-20 | Yamaha Corp | Dry etching method and equipment |
| KR19980028338A (en) * | 1996-10-22 | 1998-07-15 | 김광호 | Manufacturing Method of Thin Film Transistor |
-
1999
- 1999-08-11 KR KR1019990032876A patent/KR100697261B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08213370A (en) * | 1995-02-01 | 1996-08-20 | Yamaha Corp | Dry etching method and equipment |
| KR19980028338A (en) * | 1996-10-22 | 1998-07-15 | 김광호 | Manufacturing Method of Thin Film Transistor |
Non-Patent Citations (2)
| Title |
|---|
| 08213370 |
| 1019980028338 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010017389A (en) | 2001-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100612984B1 (en) | Manufacturing method of thin film transistors | |
| US5650358A (en) | Method of making a TFT having a reduced channel length | |
| US5656824A (en) | TFT with reduced channel length and method of making same | |
| US5661050A (en) | Method of making a TFT with reduced channel length for LCDs | |
| USRE39211E1 (en) | Method for manufacturing a liquid crystal display | |
| KR940007451B1 (en) | Fabricating method of thin film transistor | |
| KR950008261B1 (en) | Making method of semiconductor device | |
| US6271540B1 (en) | Thin film transistor with silicon oxynitride film and silicon nitride channel passivation film for preventing a back channel effect and a method for fabricating the same | |
| JPH08236775A (en) | Film transistor, and its manufacture | |
| KR100697261B1 (en) | Method of forming bottom gate type TFT | |
| EP0547884B1 (en) | Method of selectively etching a metal oxide on a material including Tantalum | |
| JP3003998B2 (en) | Dry etching method and method of manufacturing TFT using the method | |
| JP2939783B2 (en) | Method for manufacturing thin film transistor | |
| JPH09512667A (en) | Method of passivating side surface of thin film semiconductor component | |
| TW200417039A (en) | Thin film transistor | |
| JP2966142B2 (en) | Amorphous silicon thin film transistor array | |
| JP2001257361A (en) | Manufacturing method of thin-film transistor | |
| JP2004103680A (en) | Method of forming contact hole and liquid crystal display device | |
| JP2924425B2 (en) | Manufacturing method of liquid crystal display device | |
| JPH09139508A (en) | Manufacture of thin film transistor | |
| JP2005072443A (en) | Method for manufacturing thin film transistor and for display device | |
| KR100495808B1 (en) | Manufacturing Method of Thin Film Transistor | |
| JPH06132533A (en) | Manufacture of tft array substrate | |
| KR100687334B1 (en) | Method for manufacturing thin film transistor | |
| KR100422808B1 (en) | Fabrication Method For TFT With Very Thin Active Layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130228 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140303 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150227 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |