JPH06130125A

JPH06130125A - 回路基板検査装置におけるショートグループ構成方法

Info

Publication number: JPH06130125A
Application number: JP4069483A
Authority: JP
Inventors: Kazuhiro Mori; 和弘森; Hideaki Wakamatsu; 英彰若松
Original assignee: Hioki EE Corp
Current assignee: Hioki EE Corp
Priority date: 1992-02-19
Filing date: 1992-02-19
Publication date: 1994-05-13
Anticipated expiration: 2017-09-30
Also published as: JP3329481B2

Abstract

(57)【要約】【目的】回路基板検査装置にて被検査基板のインピー
ダンスを測定し良否判定をする際、基板に接触する測定
用ピンが入れ替わったりすると低インピーダンスピンな
どの影響を受けて不良検出力に差が生じる。そこで、不
良検出力に差が生じないスキャナ制御テーブルを作成す
るため、所定値以下の低インピーダンスピンを検出して
ショートグループを構成する方法を提供すること。【構成】回路基板検査装置２の測定部４には、マクロ
テストテーブル作成手段１１、ピン間テストテーブル作
成手段１２、ショートグループ構成手段１３を有するス
キャナ制御テーブル作成手段１０と、しきい値データ保
持手段１７等を含むコントローラ８を備え、上記低イン
ピーダンスピンを検出してショートグループを構成する
とともに、該ショートグループを用いてマクロテストテ
ーブルを逐次修正、更新し最適のスキャナ制御テーブル
を作成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は回路基板検査装置にお
けるインピーダンスショートグループピンの構成方法に
係り、更に詳しくいえば、被検査基板の所定測定点にピ
ンを接触させて同基板のインピーダンスを回路基板検査
装置により測定し、その値があらかじめ設定されたしき
い値インピーダンス以下であった場合には、当該測定に
供したピン類にてショートグループピンを構成する方法
に関するものである。

【０００２】［用語の説明］ここで、インピーダンスシ
ョート又はショートとは回路基板のインピーダンス測定
値が必ずしもゼロオームであることを指すのではなく、
所定のしきい値インピーダンス以下であることを指す。
また、測定に供した複数のピンのうち互いにショート関
係になっているピンをまとめて一体と見なし、そのピン
群をショートグループピン又はショートグループと称す
る。

【０００３】

【従来の技術】電子部品等が装着された回路基板の検査
にインサーキットテスタと称される回路基板検査装置が
利用されている。この種の装置は一般に、基板の所定ラ
ンドに測定用ピンを接触させてランド間に装着されてい
る部品の特性を逐一測定し、そのデータを部品規格、カ
タログ仕様等に定められている特性値と比較して基板の
良否を判定するようになっている。この場合、部品によ
って測定条件が異なるので測定を自動化しようとすると
極めて複雑な制御プログラムが必要となる。そのため実
際には装置をマニュアル操作して測定を行っているが、
高密度実装の基板などでは検査終了までに多大の時間と
手間がかかる。

【０００４】そこで本出願人は、ある回路パターンに装
着された複数の部品をそのパターンも含めて１つの回路
網と見なし、あらかじめ良品と確認された実装基板の各
回路網のインピーダンスをまず回路基板検査装置により
測定してそのデータを集め、次に検査ロット基板の各回
路網のインピーダンスをそれぞれ良品基板と同一方法に
より測定して両データを比較しその良否を判定する回路
基板検査方法の発明を先にいくつか提案した。それらの
発明によると、測定項目がインピーダンスだけなので部
品個々の特性を考慮した複雑な検査プログラムは作成す
る必要がなく、測定用ピンと検査装置との接続をピン番
号にしたがって切り換え制御することにより基板検査を
自動化することが可能となった。

【０００５】ところで回路網のインピーダンスを測定す
る場合、例えば測定用ピンの接続の仕方によって大別す
ると、「１ピン対他の全ピン間のインピンーダンス測
定」又は「１ピン対他の全ピン間テスト」と称する方法
と、「指定ピン間インピーダンス測定」又は「ピン間テ
スト」と称する方法の２通りがあり、ここでは前者の方
法を「マクロテスト」と略称することにする。

【０００６】このマクロテストにおいては、回路網に接
触する複数の測定用ピンのうち例えばピン番号が最小の
ピンを測定部に接続するとともに他の全ピンを信号源に
接続し、同信号源から所定の測定用電圧を発する。これ
により回路網にはそのインピーダンスの大小に逆比例し
た電流が流れるから、同電流を測定部に取り込んで測定
し回路網のインピーダンスを求める。以下、測定部には
順に上記より１つ大きいピン番号のピンを接続して同様
の測定を行うと、ピン数と同数のインピーダンスデータ
が得られる。また、上記後者のピン間テストにおいて
は、回路網に接触する複数のピンから例えば２つのピン
を指定し、その一方のピンを測定部に接続するとともに
他方のピンを信号源に接続して同信号源から測定用電圧
を発する。これにより回路網には電流が流れ、その電流
を上記と同様に測定して２ピン間のインピーダンスを求
めるようにしている。

【０００７】この２つの測定方法のうちマクロテストを
基本の測定方法とし、良品基板の回路網からピン番号順
にインピーダンスデータを集収する。集収した各データ
にはそれぞれ所要の許容差＋α％と−β％を設定し、検
査ロット基板に対する良否判定用の比較基準データにし
ている。なお、マクロテストにて得られる測定値は一般
にいくつかの部品の合成インピーダンスとなるから、低
インピーダンス部品を含む回路網などのテストで低い測
定値が得られた場合にはそれが回路網本来の値なのか、
それともパターンのはんだブリッジ等他に不良箇所があ
ってその影響を受けているのか判断しにくくなる。

【０００８】そこで、上記先願発明においては検査対象
回路網のショート、非ショートを区別する比較的低いし
きい値インピーダンスＺｔｈをあらかじめ定めておき、
良品基板からマクロテストにて得たインピーダンス測定
値をこのＺｔｈと比較し、測定値＞Ｚｔｈならば上記したように許容差を設定して良否判定用の基
準データとする。しかし、測定値≦Ｚｔｈの場合には例えば測定部に接続されたピンはそのままと
し、それ以外のピンを１つずつ信号源に接続して順次２
ピン間のインピーダンスを測定するとともに、その測定
値がＺｔｈ以下であるピンの組合わせを探して当該ピン
によりマクロテストに代わるピン間テストステップを構
成する。しかるのち良品基板のインピーダンスを測定
し、所要の許容差を設定して基準データとする。これに
より検査ロット基板における不良箇所の検出力を高める
ようにしている。

【０００９】以下、特願昭６３−１２９７２４号の先願
発明におけるインピーダンスデータ集収方法の概要を説
明すると、図４（Ａ）は良品と確認された回路基板であ
って、同基板１には例えば抵抗素子Ｒ１〜Ｒ６にて回路
網が構成され、測定用ピンＮ１〜Ｎ７が図示のように接
触している。各抵抗素子の値は例えば同図（Ｂ）に示す
ようになっており、しきい値インピーダンスＺｔｈは２
５Ωに設定されているものとする。

【００１０】図５には上記回路基板１を回路基板検査装
置２にセットした状態が示されており、例えばスキャナ
３のリレー群Ｓ（Ｌ１），Ｓ（Ｈ１）〜Ｓ（Ｌ７），Ｓ
（Ｈ７）をオン、オフさせると、ピンＮ１〜Ｎ７が測定
部４もしくは信号源５へ接続されるようになっている。
この図５にはスキャナリレー（以下、「スキャナ」とい
う。）Ｓ（Ｌ１）がオンで他のスキャナＳ（Ｌ２）〜Ｓ
（Ｌ７）はオフにされ、測定部４にはピン１だけが接続
されている。また、スキャナＳ（Ｈ１）はオフで他のス
キャナＳ（Ｈ２）〜Ｓ（Ｈ７）はオンにされ、信号源５
にはピンＮ２〜Ｎ７が接続されている。すなわち、図５
においてはピン番号の一番小さいピンＮ１が測定部４に
接続され、それ以外のピンはすべて信号源５に接続され
ているからマクロテストの最初のテストステップを表し
ている。このピン接続とスキャナのオン、オフとの関係
を図６（Ｃ）スキャナ制御テーブルのステップ１欄に示
す。なお、図６の（Ａ）、（Ｂ）には便宜上図４の
（Ａ）、（Ｂ）を再掲してある。以下、他のピンについ
てのマクロテストを同スキャナ制御テーブルのステップ
２〜７に示す。各ステップにおいて、測定部側スキャナ
と信号源側スキャナのオン、オフ動作は互いに反転関係
になっているから、この制御テーブルは容易に作成でき
る。同テーブルのステップ順に先願発明におけるインピ
ーダンスデータの集収例を説明する。

【００１１】［ステップ１のマクロテスト］図７を参照
すると、同図（Ａ）は上記図６（Ｃ）のステップ１欄を
便宜上抜粋したスキャナ制御テーブル、同図７（Ｂ）は
上記図５をわかりやすく簡単化して表したピン接続図で
ある。上記図７（Ｂ）において、信号源から例えば測定
用電圧Ｖを発するとピンＮ２−Ｎ３間、Ｎ３−Ｎ５間、
Ｎ３−Ｎ６間、およびＮ５−Ｎ７間はそれぞれ同電位と
なり、抵抗Ｒ２，Ｒ３，Ｒ５には電流が流れないが、ピ
ンＮ１−Ｎ３間とＮ１−Ｎ４間には上記測定用電圧によ
り電位差Ｖが生じ、信号源からピンＮ３，Ｎ４を通って
抵抗Ｒ１とＲ４に電流が流れ、ピンＮ１にて合流し測定
部に流れ込む。この電流をＩ１とし、ちなみに図７
（Ｂ）を等価回路で表すと同図７（Ｃ）のようになる。

【００１２】ここで、ピンＮ１と他の全ピンから見た回
路網のインピーダンス（以下、「ピンＮ１から見た回路
網のインピーダンス」という。）をＺ１とすると、測定
部は流れ込む電流Ｉ１を測定し、上記Ｚ１をＺ１＝Ｖ／Ｉ１なる演算にて求めるようにしている。このステップ１の
例では図７（Ｃ）に示すようにＺ１＝７．５Ω が得られ、しきい値インピーダンス以下の値となる。な
お、ピンＮ２，Ｎ５，Ｎ６，Ｎ７には電流が流れず、イ
ンピーダンスＺ１の測定には実質的に関与しないので括
弧内に記載してある。

【００１３】［Ｚｔｈ以下の低インピーダンスとなるピ
ンの探索］マクロテストで得たインピーダンスＺ１がし
きい値インピーダンスＺｔｈ以下となった場合には、上
記したようにピンＮ１に対してＺｔｈ以下の低インピー
ダンスとなるような他のピンを２ピン間測定により探し
出し、それらのピンを用いて以後のマクロテストステッ
プをピン間テストステップに修正する。ここで、上記図
７の（Ｂ），（Ｃ）は説明用の参照図であって実際のテ
ストでは用意されていないから、低インピーダンスピン
の探索はピンＮ１と他の各ピンとの総当りとなる。その
スキャナ制御テーブルを図８に示し、同図のテストステ
ップ順に２ピン間のインピーダンスを測定する。

【００１４】［ステップ１ａ］図９（Ａ）、（Ｂ）、
（Ｃ）を参照すると、同図（Ａ）は便宜上図８のステッ
プ１ａ欄を抜粋したスキャナ制御テーブル、同図（Ｂ）
はピン接続図、同図（Ｃ）はその等価回路図である。信
号源の測定用電圧をＶ、回路網に流れる電流をＩ１・
２、ピンＮ１−Ｎ２間のインピーダンスをＺ１・２とす
ると、Ｚ１・２＝Ｖ／Ｉ１・２＝Ｒ１＋Ｒ２＝３０Ω＞Ｚｔｈを得る。

【００１５】［ステップ１ｂ］図１０（Ａ）、（Ｂ）、
（Ｃ）を参照すると、同図（Ａ）は上記図８のステップ
１ｂ欄を抜粋したスキャナ制御テーブル、同図（Ｂ）は
ピン接続図、同図（Ｃ）はその等価回路図である。回路
網に流れる電流をＩ１・３、ピンＮ１−Ｎ３間のインピ
ーダンスをＺ１・３とすると、Ｚ１・３＝Ｖ／Ｉ１・３＝Ｒ１＝１０Ω＜Ｚｔｈを得る。

【００１６】［ステップ１ｃ］図１１（Ａ）、（Ｂ）、
（Ｃ）を参照すると、同図（Ａ）は上記図８のステップ
１ｃ欄を抜粋したスキャナ制御テーブル、同図（Ｂ）は
ピン接続図、同図（Ｃ）はその等価回路図である。回路
網に流れる電流をＩ１・４、ピンＮ１−Ｎ４間のインピ
ーダンスをＺ１・４とすると、Ｚ１・４＝Ｖ／Ｉ１・４＝Ｒ４＝３０Ω＞Ｚｔｈを得る。

【００１７】［ステップ１ｄ］図１２（Ａ）、（Ｂ）、
（Ｃ）を参照すると、同図（Ａ）は上記図８のステップ
１ｄ欄を抜粋したスキャナ制御テーブル、同図（Ｂ）は
ピン接続図、同図（Ｃ）はその等価回路図である。回路
網に流れる電流をＩ１・５、ピンＮ１−Ｎ５間のインピ
ーダンスをＺ１・５とすると、Ｚ１・５＝Ｖ／Ｉ１・５＝Ｒ１＋Ｒ３＝４０Ω＞Ｚｔｈを得る。

【００１８】［ステップ１ｅ］図１３（Ａ），（Ｂ）、
（Ｃ）を参照すると、同図（Ａ）は上記図８のステップ
１ｅ欄を抜粋したスキャナ制御テーブル、同図（Ｂ）は
ピン接続図、同図（Ｃ）はその等価回路図である。回路
網に流れる電流をＩ１・６、ピンＮ１−Ｎ６間のインピ
ーダンスをＺ１・６とすると、Ｚ１・６＝Ｖ／Ｉ１・６＝Ｒ１＋Ｒ６＝２０Ω＜Ｚｔｈを得る。

【００１９】［ステップ１ｆ］図１４（Ａ）、（Ｂ）、
（Ｃ）を参照すると、同図（Ａ）は上記図８のステップ
１ｆ欄を抜粋したスキャナ制御テーブル、同図（Ｂ）は
ピン接続図、同図（Ｃ）はその等価回路図である。回路
網に流れる電流をＩ１・７、ピンＮ１−Ｎ７間のインピ
ーダンスをＺ１・７とすると、Ｚ１・７＝Ｖ／Ｉ１・７＝Ｒ１＋Ｒ３＋Ｒ５＝５０Ω＞Ｚｔｈを得る。

【００２０】以上の２ピン間測定結果を整理すると、ステップ１ａピンＮ１−Ｎ２間３０Ω＞Ｚｔｈステップ１ｂピンＮ１−Ｎ３間１０Ω＜Ｚｔｈステップ１ｃピンＮ１−Ｎ４間３０Ω＞Ｚｔｈステップ１ｄピンＮ１−Ｎ５間４０Ω＞Ｚｔｈステップ１ｅピンＮ１−Ｎ６間２０Ω＜Ｚｔｈステップ１ｆピンＮ１−Ｎ７間５０Ω＞Ｚｔｈとなり、ピンＮ１に対して低インピーダンスとなるピン
はＮ３とＮ６であることがわかる。よって上記図６
（Ｃ）のマクロテスト用スキャナ制御テーブルを次のよ
うに修正する。

【００２１】［マクロテスト用スキャナ制御テーブルの
修正］ピンＮ３とＮ６が信号源に接続されないようにす
るため、図６（Ｃ）の信号源側スキャナＳ（Ｈ３）とＳ
（Ｈ６）を図４０（Ａ）に示すようにステップ１以降オ
フにセットし、かつピンＮ３及びＮ６をそれぞれ測定部
に接続するマクロテストスップ３と６をテーブルから削
除する。次に、同図４０（Ｂ）に示すように削除して空
きステップとなった欄へそれ以降のステップを繰り上
げ、繰り上げ後の空きステップ６と７にはピンＮ３−Ｎ
１とＮ６−Ｎ１をそれぞれ測定部−信号源へ接続するピ
ン間テストステップを設定する。この修正したテーブル
にて良品基板からステップ順にインピーダンスデータを
集収し直す。以下、その例を次に示す。

【００２２】［ステップ１］図４２を参照すると、同図
（Ａ）は便宜上、上記図４０（Ｂ）のステップ欄１を抜
粋したスキャナ制御テーブル、同図４２（Ｂ）はピン接
続図、同図（Ｃ）はその等価回路図である。信号源の測
定用電圧をＶ、回路網に流れる電流をＩ１、ピンＮ１か
ら見た回路網のインピーダンスをＺ１とすると、Ｚ１＝Ｖ／Ｉ１＝１２．７Ω＜Ｚｔｈを得る。この測定値Ｚ１はしきい値インピーダンスＺｔ
ｈより小さいが、上記図８のステップ１ａ，１ｃ，１
ｄ，１ｆにおける２ピン間テストで低インピーダンスピ
ンはないことがわかっているから、このＺ１の測定値は
回路網本来の値と見なすことにする。

【００２３】［ステップ２］図４３を参照すると、同図
（Ａ）は上記図４０（Ｂ）のステップ２欄を抜粋したス
キャナ制御テーブル、同図４３（Ｂ）はピン接続図、同
図（Ｃ）はその等価回路図である。回路網に流れる電流
をＩ２、ピンＮ２から見た回路網のインピーダンスをＺ
２とすると、Ｚ２＝Ｖ／Ｉ２＝２７．５Ω＞Ｚｔｈを得る。

【００２４】［ステップ３］図４４を参照すると、同図
（Ａ）は上記図４０（Ｂ）のステップ３欄を抜粋したス
キャナ制御テーブル、同図４４（Ｂ）はピン接続図、同
図（Ｃ）はその等価回路図である。回路網に流れる電流
をＩ４、ピンＮ４から見た回路網のインピーダンスをＺ
４とすると、Ｚ４＝Ｖ／Ｉ４＝３０Ω＞Ｚｔｈを得る。

【００２５】［ステップ４］図４５を参照すると、同図
（Ａ）は上記図４０（Ｂ）のステップ４欄を抜粋したス
キャナ制御テーブル、同図４５（Ｂ）はピン接続図、同
図（Ｃ）はその等価回路図である。回路網に流れる電流
をＩ５、ピンＮ５から見た回路網のインピーダンスをＺ
５とすると、Ｚ５＝Ｖ／Ｉ５＝７．９Ω＜Ｚｔｈを得る。測定値Ｚ５がしきい値インピーダンスＺｔｈよ
り小さいので低インピーダンスピンの有無を探索する。
そのスキャナ制御テーブルを図４６に示す。この場合、
同図４６のステップ４ａは前記図８のステップ１ｄと等
価で既知であるから、実際の２ピン間測定は同図４６の
ステップ４ｂから行う。

【００２６】［Ｚｔｈ以下の低インピーダンスとなるピ
ンの探索］［ステップ４ｂ］図４７を参照すると、同図（Ａ）は上
記図４６のステップ４ｂ欄を抜粋したスキャナ制御テー
ブル、同図４７（Ｂ）はピン接続図、同図（Ｃ）はその
等価回路図である。回路網に流れる電流をＩ５・２、ピ
ンＮ５−Ｎ２間のインピーダンスをＺ５・２とすると、Ｚ５・２＝Ｖ／Ｉ５・２＝５０Ω＞Ｚｔｈを得る。

【００２７】［ステップ４ｃ］図４８を参照すると、同
図（Ａ）は上記図４６のステップ４ｃ欄を抜粋したスキ
ャナ制御テーブル、同図４８（Ｂ）はピン接続図、同図
（Ｃ）はその等価回路図である。回路網に流れる電流を
Ｉ５・４、ピンＮ５−Ｎ４間のインピーダンスをＺ５・
４とすると、Ｚ５・４＝Ｖ／Ｉ５・４＝７０Ω＞Ｚｔｈを得る。

【００２８】［ステップ４ｄ］図４９を参照すると、同
図（Ａ）は上記図４６のステップ４ｄ欄を抜粋したスキ
ャナ制御テーブル、同図４９（Ｂ）はピン接続図、同図
（Ｃ）はその等価回路図である。回路網に流れる電流を
Ｉ５・７、ピンＮ５−Ｎ７間のインピーダンスをＺ５・
７とすると、Ｚ５・７＝Ｖ／Ｉ５・７＝１０Ω＜Ｚｔｈを得る。

【００２９】以上の２ピン間測定結果を整理すると、ステップ４ａピンＮ５−Ｎ１間４０Ω＞Ｚｔｈステップ４ｂピンＮ５−Ｎ２間５０Ω＞Ｚｔｈステップ４ｃピンＮ５−Ｎ４間７０Ω＞Ｚｔｈステップ４ｄピンＮ５−Ｎ７間１０Ω＜Ｚｔｈとなり、ピンＮ５に対して低インピーダンスとなるピン
はＮ７であることがわかる。よって先に修正を加えた図
４０（Ｂ）のスキャナ制御テーブルを次のように更新す
る。

【００３０】［スキャナ制御テーブルの更新］ピンＮ７
が信号源へ接続されないようにするため図４０（Ｂ）の
信号源側スキャナＳ（Ｈ７）を図４１（Ｃ）に示すよう
にオフにセットし、かつピンＮ７を測定部に接続するマ
クロテストステップ５をテーブルから削除する。次に削
除して空きステップとなった欄へ同図４１（Ｄ）に示す
ようにそれ以降のテストステップを順次繰り上げ、それ
により空きステップとなるステップ７にはピンＮ７を測
定部へ接続しピンＮ５を信号源に接続するピン間テスト
を設定する。このようにして逐次テーブルを更新し、上
記図４１（Ｄ）が例えば最終のスキャナ制御テーブルに
なったとすると、同テーブルに基づいてステップ順に良
品基板からインピーダンスデータを集収し直し、それぞ
れ許容差を設定して良否判定用の基準データとする。

【００３１】

【発明が解決しようとする課題】既に説明したように、
前記図４（Ａ）に示すピン配置の場合のピンとスキャナ
の接続は図５のようになり、当初作成した図６（Ｃ）に
示すマクロテスト用スキャナ制御テーブルは、良品基板
からインピーダンスデータを集収する過程で逐次更新さ
れ、最終は図４１（Ｄ）のようになる。ところで、例え
ばピンＮ１とＮ３が図５０の（Ａ）に示すように前記と
同一回路網に対して入れ替わって配置されると、ピンと
スキャナの接続は図５１のようになる。この接続にて当
初作成した前記図６（Ｃ）のマクロテスト用スキャナ制
御テーブルにより良品基板からインピーダンスデータを
集収すると、その過程で同テーブルには前記同様に修正
が加えられ、途中の経過を省略すると更新された最終の
テーブルは例えば図５２のようになる。この場合、検査
ロット基板の同一回路網に対して上記図４１（Ｄ）のテ
ーブルによるテストと図５２のテーブルによるテストで
は、不良の検出力に差が生じることがある。

【００３２】一例を挙げると、図４０（Ｄ）ステップ３
のマクロテストにおける測定インピーダンスＺ４は図５
３に示すようにＺ４＝Ｖ／Ｉ４＝Ｒ４（＝３０Ω）である。一方、図５２ステップ２のマクロテストにおけ
る測定インピーダンスＺ４は図５４に示すようにＺ４＝Ｖ／Ｉ４＝Ｒ１＋Ｒ４（＝４０Ω）となる。

【００３３】ここで、例えばある検査ロット基板の抵抗
Ｒ１が断線して無限大インピーダンスになっていたとす
ると、前者の測定ではそれに影響されることなく、Ｚ４＝Ｒ４（＝３０Ω）の値が得られ、抵抗Ｒ１の断線については同図４１
（Ｄ）ステップ５のピン間テストにてピンＮ３−Ｎ１間
のインピーダンスＺ３・１を測定することにより検出す
ることができる。

【００３４】一方、後者の測定ではＺ４＝Ｒ１＋Ｒ４＝∞＋Ｒ４＝∞ となる。この場合、Ｒ１＝∞、又はＲ４＝∞、もしくは
Ｒ１＝Ｒ４＝∞であればＺ４＝∞となるから、上記図５
２ステップ５によりピンＮ３−Ｎ１間のピン間テストに
てＲ１＝∞を測定しただけでは不十分であり、別にピン
Ｎ３−Ｎ４間のピン間テストを行って抵抗Ｒ４が断線し
ていないことを確認する必要がある。

【００３５】このように、ピンの配置の仕方により異な
ったマクロテストのスキャナ制御テーブルが作成され、
テーブル間で不良検出力に差が生じることは好ましくな
い。

【００３６】この発明は上記の事情を考慮し、先願発明
におけるスキャナ制御テーブルの作成方法を改良するた
めになされたもので、その目的は、互いにしきい値イン
ピーダンス以下の関係におるピンをまとめてショートグ
ループを構成し、特にマクロテストにおいて複数のピン
からなるショートグループを１つのピンと見なして測定
部もしくは信号源へ接続することにより、不良検出力に
差が生じないスキャナ制御テーブルを作成可能とする上
記ショートグループの構成方法を提供することにある。

【００３７】

【課題を解決するための手段】この発明を適用した回路
基板検査装置の実施例が示されている図１及び図２を参
照すると、図１は装置の全体構成を示すブロック線図、
図２はコントローラ８の内部機能を示すブロック線図で
ある。上記課題を解決するためこの発明においては、例
えばコントローラ８内にショートグループ構成手段１３
としきい値データ保持手段１７を備えている。

【００３８】

【作用】例えばマクロテストテーブル作成手段１１によ
りピンＮ１〜Ｎ７の各ピンについてマクロテストテーブ
ルを作成し、ピンＮ１から順次インピーダンスＺ１，Ｚ
２，…を測定する。ここで、例えば、ピンＮ１のマイク
ロテストにおける測定インピーダンスＺ１がしきい値デ
ータ保持手段１７に格納されている所定のしきい値イン
ピーダンスＺｔｈ以下であったとすると、コントローラ
８にて低インピーダンスピンの探索が行われる。この場
合、上記ピンＮ１に対する低インピーダンスピンはＮ３
とＮ６であることが検出されたとすると、ショートグル
ープ構成手段１３はピンＮ１のスキャナをオン、オフし
て測定部もしくは信号源に接続する際、上記ピンＮ３と
Ｎ６のスキャナもＮ１のスキャナと同一状態にオン、オ
フ制御し、ピンＮ３とＮ６をピンＮ１と一体的に測定部
又は信号源へ接続するショートグループを構成する。

【００３９】ここで、例えば最小ピン番号のＮ１をショ
ートグループの代表ピン、他のピンＮ３，Ｎ６をショー
トグループの構成ピンとなし、同ショートグループをＮ
１［Ｎ３，Ｎ６］と表記することにすると、上記ピンＮ
１のマクロテステにおいてはショートグループピンＮ１
［Ｎ３，Ｎ６］が測定部に接続され、その他のピンＮ
２，Ｎ４，Ｎ５，Ｎ７は信号源に接続されてその間のイ
ンピーダンスＺ１が測定される。すなわち当初作成した
マクロテストテーブルは、低インピーダンスピンが検出
されるとショートグループが構成され、そのショートグ
ループの導入により当該マクロテストテーブルが修正さ
れることになる。以下のマクロテストにおいて低インピ
ーダンスピンが検出されると上記同様にショートグルー
プが構成され、マクロテストテーブルは順次更新され
る。

【００４０】よって、例えばピン番号の配置の仕方によ
り途中の修正段階では異なったテストテーブルであって
も最終的に更新されたテーブルは同一となり、同じショ
ートグループ内におけるピン番号の配置の違いはマクロ
テスト結果に影響せず、不良検出力に差が生じない。な
お、ショートグループＮ１［Ｎ３，Ｎ６］内の各ピンに
ついては、例えばピン間テストテーブル作成手段１２に
より従前どおりＮ３−Ｎ１，Ｎ６−Ｎ１間のピン間テス
トテーブルが設定され、それぞれインピーダンス測定が
行われる。

【００４１】

【実施例】図１を再び参照すると、回路基板検査装置２
の主要部は前記図５に示す先願発明の回路基板検査装置
とほぼ同様に構成され、例えばスキャナ３、測定部４、
信号源５、及び記録部９からなっている。ここで、測定
部４は例えば図示しないレンジ切換手段を有する増幅器
６、Ａ／Ｄコンバータ７、コントローラ８を備え、スキ
ャナ３に接続され測定用ピンＮ１，Ｎ２，…を介して被
検査回路基板１と接触し、同基板の回路網に対して測定
回路を形成するようになっている。

【００４２】図２を併せて参照すると、コントローラ８
は例えばスキャナ制御テーブル作成手段１０、インピー
ダンス測定手段１４、比較手段１５、基準データ保持手
段１６、及びしきい値インピーダンス保持手段（以下、
「しきい値データ保持手段」という。）１７を備え、上
記信号源５における測定用信号の発生制御、スキャナ３
のオン、オフ制御、その他各部の動作制御を行うほか、
Ａ／Ｄコンバータ７のディジタル変換出力を受けて回路
基板１のインピーダンス測定と良否判定を行い、そのデ
ータを記録部９へ送って記録させるようになっている。
また、上記スキャナ制御テーブル作成手段１０には、例
えば前記先願発明と同様にマクロテストテーブル作成手
段１１とピン間テストテーブル作成手段１２のほか、課
題解決手段の項で述べたようにショートクループ構成手
段１３が備えられている。

【００４３】ここで、ショートグループピンの構成方法
の一例を説明する。例えば前記先願発明と同様に図４に
示す良品回路基板１へ図５に示すピン接続をなしてイン
ピーダンスデータを集収するものとすると、本願発明の
実施例においても以下、前記先願発明と同様のスキャナ
制御テーブルを作成して測定を実行するようになってい
る。すなわち、まず前記図６（Ｃ）に示すマクロテスト
用スキャナ制御テーブルを作成し、前記図７に示すステ
ップ１のマクロテストを実行する。その結果測定インピ
ーダンスＺ１がしきい値インピーダンスＺｔｈより小さ
いので、前記図８に示す低インピーダンスピン探索用の
２ピン間インピーダンス測定用スキャナ制御テーブルを
設定し、同テーブルに基づいて前記図９ないし図１４に
示す測定を行い、低インピーダンスピンがＮ３とＮ６で
あることを検出する。ここまでの経過は先願発明と同様
である。

【００４４】この場合、先願発明では前記したように当
初作成した図６（Ｃ）のスキャナ制御テーブルにおける
ピンＮ３とＮ６の信号源側スキャナを図４０（Ａ）に示
すようにオフにセットし、かつ同ピンを測定部側に接続
するマクロテストステップ３，６を削除する。次に、同
図４０（Ｂ）に示すようにそれ以降のテストステップを
繰り上げ、繰り上げ後の空きステップ６，７にはピンＮ
３−Ｎ１とＮ６−Ｎ１のピン間テストを設定する。この
図４０（Ｂ）のスキャナ制御テーブルに基づいて良品基
板から各マクロテストにおけるインピーダンスデータを
集収し、後ステップで低インピーダンスピンを検出した
ときには上記と同様の方法で逐次テーブルの更新を行
い、図４１（Ｄ）に示す最終的に更新されたスキャナ制
御テーブルを得るようにしている。しかし、本願実施例
においては検出した低インピーダンスピンによりまずシ
ョートグループを構成し、同グループに属するピンをま
とめて１つのピンと見なしてテーブルの修正、更新を行
う。以下、ショートグループの構成方法とそれによるテ
ーブル修正方法について説明する。

【００４５】［ショートグループの構成例］前記図９
ないし図１４による測定結果を整理すると、ピンＮ１と
他の各ピンとの２ピン間インピーダンスは図１５（Ａ）
に示すようになる。前記図２のショートグループ構成手
段１３はこの測定結果に基づき、同図１５（Ａ）に示す
ように例えばＺｔｈ以下の低インピーダンスピンＮ３と
Ｎ６に対してショートフラグＳを立て、ピンＮ１とＮ
３，Ｎ６とは互いにショート関係にあることを表すとと
もに、以下、Ｎ３，Ｎ６のスキャナのオン、オフをピン
Ｎ１のスキャナノオン、オフと同じ状態に制御する。上
記スキャナが同じ状態に制御される一群の低インピーダ
ンスピンを前記用語説明の項で述べたようにショートグ
ループ又はショートグループピンといい、ショートフラ
グが立てられるとショートグループＮ１［Ｎ３，Ｎ６］
が構成される。ここでＮ１は前記作用の項で触れたよう
にショートグループの代表ピン、Ｎ３とＮ６はショート
グループの構成ピンである。

【００４６】［スキャナ制御テーブルの修正例］ショー
トグループピンＮ１［Ｎ３，Ｎ６］が構成されると例え
ば前記図２のスキャナ制御テーブル作成手段１０は、当
初作成した図６（Ｃ）のスキャナ制御テーブルを前記先
願発明におけるテーブル修正とほぼ同様の考え方で修正
する。この場合、マクロテストステップにおいては上記
したようにショートグループピンは一体として扱われ
る。

【００４７】テーブルの修正過程を図１６（Ａ）及び
（Ｂ）に示す。まず同図（Ａ）を参照すると、ステップ
１のマクロテストで測定部にショートグループピンＮ１
［Ｎ３，Ｎ６］が接続され、信号源にはそれ以外のピン
Ｎ２，Ｎ４，Ｎ５，Ｎ７が接続されるように上記各ピン
のスキャナ制御コード１又は０を設定する。この場合、
測定部側と信号源側のスキャナ制御コードは互いに反転
関係にあるから、いずれか一方の側の制御コードを設定
すれば他方の制御コードは容易に設定できる。

【００４８】マクロテストのステップ２では測定部にピ
ンＮ２が接続され、信号源にはショートグループピンＮ
１［Ｎ３，Ｎ６］とそれ以外のピンＮ４，Ｎ５，Ｎ７が
接続されるようにスキャナ制御コードを設定する。マク
ロテストのステップ３とステップ６においてはピンＮ３
とＮ６がショートグループの構成ピンになっていて測定
部に接続されるピンがないから、この２つのステップは
削除する。マクロテストのステップ４では測定部にピン
Ｎ４が接続され、信号源にはそれ以外のピンが接続され
るようにスキャナ制御コードを設定する。以下、同様に
してステップ５及びステップ７では測定部にそれぞれピ
ンＮ５，Ｎ７が接続され、信号源にはそれ以外のピンが
接続されるように各スキャナの制御コードを設定する。

【００４９】次に、同図１６（Ｂ）に示すように例えば
削除した空きステップへその後のステップを順次繰り上
げ、ステップ６とステップ７には上記ショートグループ
の構成ピンとなったＮ３とＮ６をそれぞれ測定部に接続
し、信号源にはショートグループの代表ピンＮ１を接続
してＮ３−Ｎ１間、及びＮ６−Ｎ１間のピン間テストを
行うスキャナ制御コードを設定する。このようにしてテ
ーブルの修正が終わったならば、良品基板に対してステ
ップ１〜７のテストを行い、インピーダンスデータを集
収し直す。

【００５０】［インピーダンスデータの集収例］図１
９にステップ１のテスト例を示す。ここで同図（Ａ）は
上記図１６（Ｂ）のステップ１欄を便宜上抜粋したスキ
ャナ制御テーブル、同図１９（Ｂ）はピン接続図、同図
（Ｃ）はその等価回路図である。インピーダンス測定値
Ｚ１は図示のように、Ｚ１＝８．６Ω＜Ｚｔｈとなり、信号源側に低インピーダンスピンのあることが
予想される。そこで例えば図２０に示すスキャナ制御テ
ーブルを作成し、前記先願発明の場合と同様に測定部に
接続したショートグループピンと信号源の各ピンとの総
当たりテストを行って低インピーダンピンを探索する。

【００５１】［Ｚｔｈ以下となる低インピーダンスピン
の探索例］［ステップ１ａ］図２１にステップ１ａのテスト例を示
す。ここで、同図（Ａ）は上記図２０のステップ１ａ欄
を抜粋したスキャナ制御テーブル、同図２１（Ｂ）はピ
ン接続図、同図（Ｃ）はその等価回路図である。インピ
ーダンス測定値Ｚ１・２は図示のようにＺ１・２＝２０Ω＜Ｚｔｈとなる。

【００５２】［ステップ１ｂ］図２２にステップ１ｂの
テスト例を示す。同図（Ａ）は上記図２０のステップ１
ｂ欄を抜粋したスキャナ制御テーブル、同図２２（Ｂ）
はピン接続図、同図（Ｃ）はその等価回路図である。イ
ンピーダンス測定値１・４は図示のようにＺ１・４＝３０Ω＞Ｚｔｈとなる。

【００５３】［ステップ１ｃ］図２３にステップ１ｃの
テスト例を示す。同図（Ａ）は上記図２０のステップ１
ｃを抜粋したスキャナ制御テーブル、同図２３（Ｂ）は
ピン接続図、同図（Ｃ）はその等価回路図である。イン
ピーダンス測定値Ｚ１・５は図示のようにＺ１・５＝３０Ω＞Ｚｔｈとなる。

【００５４】［ステップ１ｄ］図２４にステップ１ｄの
テスト例を示す。同図（Ａ）は上記図２０のステップ１
ｄ欄を抜粋したスキャナ制御テーブル、同図２４（Ｂ）
はピン接続図、同図（Ｃ）はその等価回路図である。イ
ンピーダンス測定値１・７は図示のようにＺ１・７＝４０Ω＞Ｚｔｈとなる。

【００５５】［ショートグループの修正］上記図２０及
び図２１ないし図２４による測定結果を整理すると、シ
ョートグループピンＮ１［Ｎ３，Ｎ６］と他の各ピン間
とのインピーダンスは図１５（Ｂ）に示すようになる。
前記図２のショートグループ構成手段１３はこの結果に
基づき、同図１５（Ｂ）に示すように例えばＺｔｈ以下
の低インピーダンスピンＮ２に対してショートフラグＳ
を立て、ショートグループピンＮ１［Ｎ３，Ｎ６］とピ
ンＮ２がショート関係にあることを表す。すなわち、こ
のテストにより上記Ｎ１［Ｎ３，Ｎ６］をＮ１［Ｎ２，
Ｎ３，Ｎ６］に修正したショートグループが構成され
る。

【００５６】［スキャナ制御テーブルの更新例］ショ
ートグループのピン構成を修正したことに伴い、スキャ
ナ制御テーブル作成手段１０は上記図１６（Ｂ）のテー
ブルを更新する。その過程を図１７（Ｃ）及び（Ｄ）に
示す。すなわち、まず図１７（Ｃ）に示すように例えば
マクロテストのステップ１では測定部にショートグルー
プピンＮ１［Ｎ２，Ｎ３，Ｎ６］が接続され、信号源に
はそれ以外のピンＮ４，Ｎ５，Ｎ７が接続されるように
各ピンのスキャナ制御コード１，０を設定する。また、
ピンＮ２を測定部に接続するマクロテストステップ２は
削除する。ステップ３〜５の測定部には上記図１６
（Ｂ）と同様にそれぞれピンＮ４，Ｎ５，Ｎ７が接続さ
れるが、信号源にはショートグループピンＮ１［Ｎ２，
Ｎ３，Ｎ６］とそれ以外のピンが接続されるようにスキ
ャナ制御コードを設定する。

【００５７】次に、同図１７（Ｄ）に示すように例えば
削除した空きステップへそれ以降のマクロテストステッ
プを順次繰り上げ、ステップ５には測定部にピンＮ２を
接続し信号源にピンＮ１を接続するピン間テストのスキ
ャナ制御コードを設定する。このようにしてテーブルを
更新したならば良品基板に対してステップ１〜７のテス
トを行い、インピーダンスデータを集収し直す。

【００５８】［インピーダンスデータの集収例］図２
５にステップ１のテスト例を示す。同図（Ａ）は上記図
１７（Ｄ）のステップ１欄を抜粋したスキャナ制御テー
ブル、同図２５（Ｂ）はピン接続図、同図（Ｃ）はその
等価回路図である。インピーダンス測定値Ｚ１は図示の
ようにＺ１＝１５Ω＞Ｚｔｈとなり、信号源側に低インピーダンスピンのあることが
予想される。そこで例えば図２６に示すスキャナ制御テ
ーブルを作成し、低インピーダンスピンの有無を探索す
る。

【００５９】［Ｚｔｈ以下となる低インピーダンスピン
の探索例］［ステップ１ａ］図２７（Ａ）、（Ｂ）、（Ｃ）にステ
ップ１ａのテスト例を示す。同図（Ａ）は上記図２６の
ステップ１ａ欄を抜粋したスキャナ制御テーブル、同図
（Ｂ）はピン接続図、同図（Ｃ）はその等価回路図であ
る。インピーダンス測定値Ｚ１・４は図示のようにＺ１・４＝３０Ω＞Ｚｔｈとなる。

【００６０】［ステップ１ｂ］図２８（Ａ）、（Ｂ）、
（Ｃ）にステップ１ｂのテスト例を示す。同図（Ａ）は
上記図２６のステップ１ｂ欄を抜粋したスキャナ制御テ
ーブル、同図（Ｂ）はピン接続図、同図（Ｃ）はその等
価回路図である。インピーダンス測定値Ｚ１・５は図示
のようにＺ１・５＝３０Ω＞Ｚｔｈとなる。

【００６１】［ステップ１ｃ］図２９（Ａ）、（Ｂ）、
（Ｃ）にステップ１ｃのテスト例を示す。同図（Ａ）は
上記図２６のステップ１ｃ欄を抜粋したスキャナ制御テ
ーブル、同図（Ｂ）はピン接続図、同図（Ｃ）はその等
価回路図である。インピーダンス測定値Ｚ１・７は図示
のようにＺ１・７＝４０Ω＞Ｚｔｈとなる。上記ステップ１ａ〜１ｃの各インピーダンス測
定値はいずれもしきい値インピーダンスＺｔｈより大き
いから、信号源側のピンＮ４，Ｎ５，Ｎ７中に低インピ
ーダンスピンはない。よって図２５のステップ１のマク
ロテストにおけるインピーダンス測定値は回路網本来の
値であると見なし、次のマクロステップに移ってインピ
ーダンスデータを集収する。

【００６２】［ステップ２］図３０にステップ２のテス
ト例を示す。同図（Ａ）は上記図１７（Ｄ）のステップ
２欄を抜粋したスキャナ制御テーブル、同図３０（Ｂ）
はピン接続図、同図（Ｃ）はその等価回路図である。イ
ンピーダンス測定値Ｚ４は図示のようにＺ４＝３０Ω＞Ｚｔｈとなる。

【００６３】［ステップ３］図３１にステップ３のテス
ト例を示す。同図（Ａ）は上記図１７（Ｄ）のステップ
３欄を抜粋したスキャナ制御テーブル、同図３１（Ｂ）
はピン接続図、同図（Ｃ）はその等価回路図である。イ
ンピーダンス測定値Ｚ５は図示のようにＺ５＝７．５Ω＜Ｚｔｈとなる。測定値Ｚ５がしきい値インピーダンスＺｔｈよ
り小さいので低インピーダンスピンの有無を探索する。
この場合、Ｎ５−Ｎ１［Ｎ２，Ｎ３，Ｎ６］間については上記図２８（Ａ）〜（Ｃ）の測定により既
知であるから省略し、例えば図３２に示す低インピーダ
ンスピン探索用のスキャナ制御テーブルを作成してＮ５
−Ｎ４間とピンＮ５−Ｎ７間のインピーダンスを測定す
る。

【００６４】［Ｚｔｈ以下となる低インピーダンスピン
の探索例］［ステップ３ａ］図３３（Ａ）、（Ｂ）、（Ｃ）にステ
ップ３ａのテスト例を示す。同図（Ａ）は上記図３２の
ステップ３ａ欄を抜粋したスキャナ制御テーブル、同図
（Ｂ）はピン接続図、同図（Ｃ）はその等価回路図であ
る。インピーダンス測定値Ｚ５・４は図示のようにＺ５・４＝７０Ω＞Ｚｔｈとなる。

【００６５】［ステップ３ｂ］図３４（Ａ）、（Ｂ）、
（Ｃ）にステップ３ｂのテスト例を示す。同図（Ａ）は
上記図３２のステップ３ｂ欄を抜粋したスキャナ制御テ
ーブル、同図（Ｂ）はピン接続図、同図（Ｃ）はその等
価回路図である。インピーダンス測定値Ｚ５・７は図示
のようにＺ５・７＝１０Ω＞Ｚｔｈとなる。

【００６６】［ショートグループの構成例］上記図３
３と図３４におけるインピーダンス測定結果を整理して
図３５に示す。低インピーダンスピンはＮ７であること
が検出されると同ピンＮ７に対してショートフラグＳが
立てられ、Ｎ５を代表ピン、Ｎ７を構成ピンとする新た
なショートグループＮ５［Ｎ７］が構成される。

【００６７】［スキャナ制御テーブルの更新例］上記
新たなショートグループの構成に伴い、図１７（Ｄ）の
スキャナ制御テーブルを更新する。その更新過程を図１
８（Ｅ）及び（Ｆ）に示す。すなわち、まず図１８
（Ｅ）に示すように例えばマクロテストのステップ１と
ステップ２において測定部に接続するピンは上記図１７
（Ｄ）と同様であるが、信号源に接続するピンはステッ
プ１についてはＮ４，Ｎ５［Ｎ７］、ステップ２につい
てはＮ１［Ｎ２，Ｎ３，Ｎ６］，Ｎ５［Ｎ７］とする。
ただし、各スキャナの制御コードは実質的に上記図１７
（Ｄ）と同様である。ステップ３においては測定部にＮ
５［Ｎ７］、信号源にはＮ１［Ｎ２，Ｎ３，Ｎ６］及び
Ｎ４を接続するスキャナ制御コードを設定し、ステップ
４のマクロテストは削除する。なお、ステップ５以降の
ピン間テストについては上記図１７（Ｄ）と同様であ
る。

【００６８】次に、図１８（Ｆ）に示すように例えば削
除した空きステップへそれ以降のピン間テストステップ
を順次繰り上げ、最終ステップ７には測定部にピンＮ７
を接続し信号源にピンＮ５を接続するピン間テストのス
キャナ制御コードを設定する。これにより前記図４
（Ａ）の回路基板テストについて最終的に更新されたス
キャナ制御テーブルが得られたとすると、このテーブル
によりステップ１からインピーダンスデータを集収し直
して良否判定用の基準データを作成する。

【００６９】ここで、上記ショートグループを構成して
マクロテストテーブルを修正又は更新する手順の一例を
図３に示す。

【００７０】Ｐ１マクロテストテーブルを作成する。
テストステップ数はピン数と同数になる。

【００７１】Ｐ２例えばステップ１からインピーダン
スを測定する。

【００７２】Ｐ３，Ｐ４測定値Ｚｘがしきい値インピ
ーダンスＺｔｈ以下であれば当該測定部に接続したピン
と、それ以外の信号源に接続した各ピンとの間で総当た
りの低インピーダンスピン探索用テーブルを作成する。

【００７３】Ｐ５測定部に接続するピン番号をセット
しそのスキャナをオンにする。

【００７４】Ｐ６信号源には例えばピン番号の小さい
方から順にセットし、そのスキャナをオンにする。

【００７５】Ｐ７，Ｐ８インピーダンスを測定し、そ
の測定値ＺｘｐをＺｔｈと比較する。Ｚｘｐ＞Ｚｔｈな
らばＰ１０へ進む。

【００７６】Ｐ９Ｚｘｐ≦Ｚｔｈとなった信号源側の
ピンに対してショートフラグを立てる。

【００７７】Ｐ１０，Ｐ１１測定部に接続したピンと
信号源側の各ピンとの測定が終了していなければ、信号
源に接続するピン番号を順次大きくしてＰ６へ戻る。

【００７８】Ｐ１２Ｚｘｐ≦Ｚｔｈの測定データがな
ければＰ１５へ進む。

【００７９】Ｐ１３測定値がＺｘｐ≦Ｚｔｈとなった
信号源側ピンとそのときの測定部側ピンとでショートグ
ループを構成する。

【００８０】Ｐ１４マクロテストテーブルを修正又は
更新する。

【００８１】Ｐ１５，Ｐ１６マクロテストが終われば
テーブル修正は終了、終わっていなければステップ番号
を大きくしてＰ２へ戻る。

【００８２】ちなみに、ショートグループを構成してテ
ーブル修正を行う方法を前記ピンＮ１とＮ３の配置が入
れ替わった図５０（Ａ）の回路基板に適用すると、当初
作成した図６（Ｃ）のマクロテストテーブルにおけるス
テップ１の測定にてショートグループＮ１［Ｎ２，Ｎ
３，Ｎ６］が構成され、途中経過は上記とほぼ同様なの
で説明を省略するが前記図６（Ｃ）のテーブルは図３６
（Ａ）に示すように修正される。更に、同図３６（Ａ）
のステップ３における測定にてショートグループＮ５
［Ｎ７］が構成され、上記図３６（Ａ）は最終的に同図
３６（Ｂ）に示すように更新される。この図３６（Ｂ）
におけるショートグループＮ１［Ｎ２，Ｎ３，Ｎ６］と
Ｎ５［Ｎ７］を前記図４及び図５０の回路基板に点線枠
で示すと図３７（Ａ），（Ｂ）のようになり、ピンの配
置が入れ替わっていても回路網上におけるショートグル
ープの範囲は両者が一致する。また、上記図３６（Ｂ）
のテーブルを前記図１８（Ｆ）のそれと対比すると同一
フォームとなり、マクロテストの各ステップにおけるイ
ンピーダンス測定値は両者がそれぞれ同一値となる。

【００８３】

【効果】以上、詳細に説明したように、この発明におい
ては当初作成したマクロテスト用のスキャナ制御テーブ
ルに基づいて例えばテストステップ１から順次回路基板
のインピーダンスを測定し、途中のステップで測定値が
あらかじめ設定されたしきい値インピーダンスＺｔｈ以
下となった場合には、測定部に接続したピンとそれ以外
の信号源側に接続した各ピンとの間のインピーダンスを
それぞれ測定して上記Ｚｔｈ以下の低インピーダンスピ
ンを探索するようになっている。

【００８４】ここで、低インピーダンスピンを検出した
ならばそれらのピンと上記測定部に接続したピンとでシ
ョートグループを構成し、例えばグループ内の最小ピン
番号のピンをそのショートグループの代表ピン、それ以
外のピンをショートグループの構成ピンとなすととも
に、同構成ピンの各スキャナのオン、オフを代表ピンの
スキャナのオン、オフと同一状態に切り換え、ショート
グループを１つのピンと見なして代表ピンと一体的に測
定部もしくは信号源へ接続するようにマクロテストステ
ップのスキャナ制御テーブルを修正する。また、ショー
トグループ内のピンについてはピン間テストステップを
作成する。これを途中のマクロテストステップで低イン
ピーダンスピンが検出されるたび行い、テーブルを順次
更新するようになっている。

【００８５】従前は個々のピンを対象にしてテーブルの
修正もしくは更新が行われていたが、この発明において
は上記のようにショート関係にあるピンはグループ単位
でテーブルの修正、更新を行うので、同一ショートグル
ープ内のピンが測定部と信号源に分かれて接続されるこ
とはない。したがって、ショートグループ内でピン番号
が入れ替わっても最終的に更新されたスキャナ制御テー
ブルはピン番号が入れ替わる前と同一フォームとなり、
マクロテストステップにおけるインピーダンス測定値も
同一となる。すなわち、ショートグループ内でピン番号
が入れ替わってもマクロテストの検出力に差は生ぜず、
かつ、ショートグループ内で発生する不良はマクロテス
トの測定結果になんら影響を与えない。このためピン配
置等の入れ替わりに煩わされることなく基板検査を行う
ことができる。

【図面の簡単な説明】

【図１】この発明を適用した回路基板検査装置の電気的
構成を示すブロック線図。

【図２】コントローラの機能を示すブロック線図。

【図３】ショートグループの構成とそれを導入してマク
ロテストテーブルを修正する手順の一例を示すフローチ
ャート。

【図４】被検査基板の回路網、部品定数、及びピン配置
例の説明図。

【図５】被検査基板のピン接続例説明図。

【図６】被検査基板の回路網、部品定数、及びマクロテ
スト用スキャナ制御テーブル説明図。

【図７】本発明におけるマクロテスト例説明図。

【図８】本発明及び従来方法における低インピーダンス
ピンの探索例説明図。

【図９】本発明及び従来方法における低インピーダンス
ピンの探索例説明図。

【図１０】本発明及び従来方法における低インピーダン
スピンの探索例説明図。

【図１１】本発明及び従来方法における低インピーダン
スピンの探索例説明図。

【図１２】本発明及び従来方法における低インピーダン
スピンの探索例説明図。

【図１３】本発明及び従来方法における低インピーダン
スピンの探索例説明図。

【図１４】本発明及び従来方法における低インピーダン
スピンの探索例説明図。

【図１５】ショートグループの構成例説明図。

【図１６】ショートグループを導入したスキャナ制御テ
ーブルの修正例説明図。

【図１７】ショートグループを導入したスキャナ制御テ
ーブルの修正例説明図。

【図１８】ショートグループを導入したスキャナ制御テ
ーブルの修正例説明図。

【図１９】本発明におけるマクロテスト例説明図。

【図２０】ショートグループを導入した低インピーダン
スピンの探索例説明図。

【図２１】ショートグループを導入した低インピーダン
スピンの探索例説明図。

【図２２】ショートグループを導入した低インピーダン
スピンの探索例説明図。

【図２３】ショートグループを導入した低インピーダン
スピンの探索例説明図。

【図２４】ショートグループを導入した低インピーダン
スピンの探索例説明図。

【図２５】本発明におけるマクロテスト例説明図。

【図２６】ショートグループを導入した低インピーダン
スピンの探索例説明図。

【図２７】ショートグループを導入した低インピーダン
スピンの探索例説明図。

【図２８】ショートグループを導入した低インピーダン
スピンの探索例説明図。

【図２９】ショートグループを導入した低インピーダン
スピンの探索例説明図。

【図３０】本発明におけるマクロテスト例説明図。

【図３１】本発明におけるマクロテスト例説明図。

【図３２】本発明におけるピン間テスト例説明図。

【図３３】本発明におけるピン間テスト例説明図。

【図３４】本発明におけるピン間テスト例説明図。

【図３５】ショートグループの構成例説明図。

【図３６】ショートグループを導入したスキャナ制御テ
ーブルの修正例説明図。

【図３７】ピン配置とショートグループの範囲説明図。

【図４０】従来方法におけるスキャナ制御テーブルの修
正例説明図。

【図４１】従来方法におけるスキャナ制御テーブルの修
正例説明図。

【図４２】従来方法におけるマクロテスト例説明図。

【図４３】従来方法におけるマクロテスト例説明図。

【図４４】従来方法におけるマクロテスト例説明図。

【図４５】従来方法におけるマクロテスト例説明図。

【図４６】従来方法における低インピーダンスピンの探
索例説明図。

【図４７】従来方法における低インピーダンスピンの探
索例説明図。

【図４８】従来方法における低インピーダンスピンの探
索例説明図。

【図４９】従来方法における低インピーダンスピンの探
索例説明図。

【図５０】被検査基板の回路網、部品定数、及びピン配
置例の説明図。

【図５１】被検査基板のピン接続例の説明図。

【図５２】従来方法におけるスキャナ制御テーブルの修
正例説明図。

【図５３】従来方法におけるマクロテスト例説明図。

【図５４】従来方法におけるマクロテスト例説明図。

【符号の説明】

１回路基板２回路基板検査装置３スキャナ４測定部５信号源１０スキャナ制御テーブル作成手段１１マクロテストテーブル作成手段１３ショートグループ構成手段１４インピーダンス測定手段１５比較手段１７しきい値データ保持手段Ｎ１〜Ｎ７測定用ピンＺｔｈしきい値インピーダンス

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成５年１０月１８日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】変更

【補正内容】

【図面の簡単な説明】

【図２】コントローラの機能を示すブロック線図。

【図５】被検査基板のピン接続例説明図。

【図７】本発明におけるマクロテスト例説明図。

【図１５】ショートグループの構成例説明図。

【図１９】本発明におけるマクロテスト例説明図。

【図２５】本発明におけるマクロテスト例説明図。

【図３０】本発明におけるマクロテスト例説明図。

【図３１】本発明におけるマクロテスト例説明図。

【図３２】本発明におけるピン間テスト例説明図。

【図３３】本発明におけるピン間テスト例説明図。

【図３４】本発明におけるピン間テスト例説明図。

【図３５】ショートグループの構成例説明図。

【図３７】ピン配置とショートグループの範囲説明図。

【図３８】従来方法におけるスキャナ制御テーブルの修
正例説明図。

【図３９】従来方法におけるスキャナ制御テーブルの修
正例説明図。

【図４０】従来方法におけるマクロテスト例説明図。

【図４１】従来方法におけるマクロテスト例説明図。

【図４２】従来方法におけるマクロテスト例説明図。

【図４３】従来方法におけるマクロテスト例説明図。

【図４４】従来方法における低インピーダンスピンの探
索例説明図。

【図４５】従来方法における低インピーダンスピンの探
索例説明図。

【図４８】被検査基板の回路網、部品定数、及びピン配
置例の説明図。

【図４９】被検査基板のピン接続例の説明図。

【図５０】従来方法におけるスキャナ制御テーブルの修
正例説明図。

【図５１】従来方法におけるマクロテスト例説明図。

【図５２】従来方法におけるマクロテスト例説明図。

【符号の説明】１回路基板２回路基板検査装置３スキャナ４測定部５信号源１０スキャナ制御テーブル作成手段１１マクロテストテーブル作成手段１３ショートグループ構成手段１４インピーダンス測定手段１５比較手段１７しきい値データ保持手段Ｎ１〜Ｎ７測定用ピンＺｔｈしきい値インピーダンス

【手続補正２】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】変更

【補正内容】

【図１】

【図２】

【図４】

【図４８】

【図３】

【図２０】

【図５】

【図８】

【図２６】

【図６】

【図３２】

【図７】

【図３５】

【図９】

【図４４】

【図１０】

【図５０】

【図１１】

【図１２】

【図１３】

【図１４】

【図１５】

【図４９】

【図１６】

【図１７】

【図１８】

【図１９】

【図２１】

【図２２】

【図２３】

【図２４】

【図２５】

【図２７】

【図２８】

【図２９】

【図３０】

【図３１】

【図３３】

【図３４】

【図３６】

【図３７】

【図３８】

【図３９】

【図４０】

【図４１】

【図４２】

【図４３】

【図４５】

【図４６】

【図４７】

【図５１】

【図５２】

Claims

【特許請求の範囲】

【請求項１】被検査回路基板の所定パターン位置に接
触する複数のピンの１つと他の全部のピンをマクロテス
トテーブルによりオン、オフ制御されるスキャナにてそ
れぞれ測定部と信号源へテストステップごとに順次切り
換え接続するとともに、信号源から上記基板の回路網へ
測定用交流電圧を加えて得られる応答電流を測定部に取
り込んで各ステップにおける回路網のインピーダンスを
測定し、該測定値があらかじめ設定されたしきい値イン
ピーダンス以下の場合には、測定に供したピンの中から
低インピーダンスピンを検出してショートグループを構
成し上記マクロテストテーブルの修正もしくは更新を行
う回路基板検査装置におけるショートグループ構成方法
において、上記マクロテストによるインピーダンス測定値がしきい
値インピーダンス以下となった場合には、まず当該テス
トステップにおける測定部側のピンと信号源側の各ピン
とを組み合わせてその間のインピーダンスをそれぞれ測
定するとともに、上記しきい値インピーダンス以下の測
定値が得られたならば該測定における信号源側のピンを
低インピーダンスピンとして検出し、次に、上記検出した信号源側の低インピーダンスピンと
上記測定部側ピンとの群からピン番号の大きさに関連し
て１つのピンを群の代表ピン、それ以外のピンを群の構
成ピンとなし、同構成ピンの各スキャナを上記代表ピン
のスキャナのオン又はオフと同一状態に駆動して代表ピ
ンと一体的に測定部もしくは信号源へ接続するスキャナ
制御コードを設定することによりショートグループを構
成することを特徴とする回路基板検査装置におけるショ
ートグループ構成方法。
【請求項２】上記請求項１において、同一ショートグ
ループ内のピン中ピン番号が最小のピンを代表ピンとな
す回路基板検査装置におけるショートグループ構成方
法。