KR102356707B1

KR102356707B1 - 커넥터 상의 이물질을 검출하기 위한 전자 장치 및 방법

Info

Publication number: KR102356707B1
Application number: KR1020170115908A
Authority: KR
Inventors: 김제국
Original assignee: 삼성전자주식회사
Priority date: 2017-09-11
Filing date: 2017-09-11
Publication date: 2022-01-27
Also published as: CN109490699A; US10564199B2; US20200174049A1; KR20190028953A; US10761124B2; CN109490699B; US11215653B2; US20190079123A1; US20200393502A1

Abstract

본 개시는 커넥터 상의 이물질을 검출하기 위한 전자 장치 및 방법을 개시한다. 전자 장치는 복수의 핀들을 포함하는 커넥터와, 복수의 핀들 중 제1 핀 및 제2 핀을 선택하고, 선택된 제1 핀과 상기 제2 핀 사이의 임피던스를 측정하며, 측정된 임피던스에 기초하여 커넥터 상의 이물질 존재 여부를 나타내는 검출 신호를 생성하는 검출 회로를 포함하고, 검출 회로는 풀업 회로 및 풀다운 회로 중 적어도 하나, 그리고 제1 핀과 상기 제2 핀 사이에 배치된 연결 회로를 포함하고, 풀업 회로, 풀다운 회로와 연결 회로의 연결을 제어함으로써 임피던스를 측정한다.

Description

커넥터 상의 이물질을 검출하기 위한 전자 장치 및 방법{Electronic device and method for detecting foreign object on connector}

본 개시의 기술적 사상은 전자 장치에 관한 것이며, 더욱 상세하게는, 커넥터 상의 이물질을 검출하기 위한 전자 장치 및 방법에 관한 것이다.

전자 장치는 커넥터를 포함하고, 커넥터 내에 삽입된 케이블을 통해 외부의 전자 장치와 통신할 수 있다. 커넥터에 이물질이 유입되는 경우, 커넥터 상의 일부 핀들이 서로 단락되거나 부식 또는 파손될 수 있다. 또한, 케이블을 통해 전자 장치를 충전하는 경우, 커넥터 상의 일부 핀들 사이에 전류가 흘러서 전자 장치에서 과도한 전력 소모가 발생할 수 있고, 이로 인해 전자 장치의 파손을 유발할 수 있다.

본 개시의 기술적 사상은 커넥터 상의 이물질을 검출하기 위한 전자 장치 및 방법을 제공한다.

본 개시의 기술적 사상에 따른 전자 장치는, 복수의 핀들을 포함하는 커넥터, 및 상기 복수의 핀들 중 제1 핀 및 제2 핀을 선택하고, 선택된 상기 제1 핀과 상기 제2 핀 사이의 임피던스를 측정하며, 측정된 상기 임피던스에 기초하여 상기 커넥터 상의 이물질 존재 여부를 나타내는 검출 신호를 생성하도록 구성된 검출 회로를 포함하고, 상기 검출 회로는, 풀업 회로 및 풀다운 회로 중 적어도 하나, 및 상기 제1 핀과 상기 제2 핀 사이에 배치된 연결 회로를 포함하고, 상기 풀업 회로, 상기 풀다운 회로 및 상기 연결 회로의 연결을 제어함으로써 상기 임피던스를 측정한다.

또한, 본 개시의 기술적 사상에 따른 전자 장치는, 복수의 핀들을 포함하는 커넥터, 및 상기 커넥터 상의 이물질 존재 여부를 나타내는 검출 신호를 생성하도록 구성된 PDIC(Power Delivery Integrated Circuit)를 포함하고, 상기 PDIC는, 상기 복수의 핀들 중 제1 핀 및 제2 핀을 선택하도록 구성된 선택 회로, 상기 제1 핀에 연결된 제1 노드 및 상기 제2 핀에 연결된 제2 노드에 전원 전압을 제공하도록 구성된 풀업 회로, 상기 제1 노드 및 상기 제2 노드에 접지 전압을 제공하도록 구성된 풀다운 회로, 상기 제1 노드와 상기 제2 노드 사이의 저항을 포함하는 연결 회로, 및 상기 제1 노드의 제1 전압 신호와 상기 제2 노드의 제2 전압 신호에 기초하여 상기 검출 신호를 생성하도록 구성된 이물질 검출 블록을 포함한다.

또한, 본 개시의 기술적 사상에 따른 이물질 검출 회로를 포함하는 전자 장치의 이물질 검출 방법은, 커넥터에 포함된 복수의 핀들 중에서 제1 및 제2 핀들을 선택하는 단계, 상기 이물질 검출 회로를 이용하여, 선택된 상기 제1 및 제2 핀들 사이의 임피던스를 측정하는 단계, 측정된 상기 임피던스에 기초하여 상기 커넥터 상의 이물질 존재 여부를 나타내는 검출 신호를 생성하는 단계, 및 생성된 상기 검출 신호에 따라 이물질 경고 메시지를 제공하는 단계를 포함한다.

본 개시의 기술적 사상에 따르면, 커넥터 상의 제1 핀과 제2 핀 사이의 임피던스를 측정함으로써 커넥터 상의 이물질을 검출할 수 있고, 이물질이 검출되면 사용자에게 경고 메시지를 제공하거나 VBUS 핀의 승압을 제한할 수 있다. 이에 따라, 커넥터 상에 이물질이 유입됨에 따른 전자 장치의 파손을 방지할 수 있다.

도 1은 본 개시의 일 실시예에 따른 전자 장치를 개략적으로 나타내는 블록도이다.
도 2는 본 개시의 일 실시예에 따른 커넥터의 일 예를 나타낸다.
도 3은 본 개시의 일 실시예에 따라, 도 1의 검출 회로를 상세하게 나타내는 블록도이다.
도 4는 본 개시의 일 실시예에 따른 검출 회로를 나타내는 회로도이다.
도 5는 본 개시의 일 실시예에 따라, 도 4의 검출 회로의 일 변형 예를 나타내는 회로도이다.
도 6은 본 개시의 일 실시예에 따라, 도 4의 검출 회로의 다른 변형 예를 나타내는 회로도이다.
도 7a는 본 개시의 일 실시예에 따른 검출 회로의 일 예를 나타내고, 도 7b는 도 7a의 등가 회로도이다.
도 8a는 본 개시의 일 실시예에 따른 검출 회로의 일 예를 나타내고, 도 8b는 도 8a의 등가 회로도이다.
도 9a는 본 개시의 일 실시예에 따른 검출 회로의 일 예를 나타내고, 도 9b는 도 9a의 등가 회로도이다.
도 10a는 본 개시의 일 실시예에 따른 검출 회로의 일 예를 나타내고, 도 10b는 도 10a의 등가 회로도이다.
도 11a는 본 개시의 일 실시예에 따른 검출 회로의 일 예를 나타내고, 도 11b는 도 11a의 등가 회로도이다.
도 12a는 본 개시의 일 실시예에 따른 검출 회로의 일 예를 나타내고, 도 12b는 도 12a의 등가 회로도이다.
도 13은 본 개시의 일 실시예에 따른 검출 회로의 일 예를 나타낸다.
도 14는 본 개시의 일부 실시예들에 따라, 도 3의 검출 회로의 일 변형 예를 나타내는 블록도이다.
도 15는 본 개시의 일 실시예에 따른 검출 회로를 나타내는 블록도이다.
도 16는 본 개시의 일 실시예에 따라, 도 15의 검출 회로를 나타내는 회로도이다.
도 17은 본 개시의 일 실시예에 따른 전자 장치를 나타내는 블록도이다.
도 18은 본 개시의 일 실시예에 따른 전자 장치를 나타내는 블록도이다.
도 19는 본 개시의 일 실시예에 따른 전자 장치의 이물질 검출 방법을 나타내는 흐름도이다.
도 20은 본 개시의 일 실시예에 따른 임피던스를 측정하는 방법을 나타내는 흐름도이다.

이하, 첨부한 도면을 참조하여 본 개시의 실시 예에 대해 상세히 설명한다.

도 1은 본 개시의 일 실시예에 따른 전자 장치(10)를 개략적으로 나타내는 블록도이다.

도 1을 참조하면, 전자 장치(10)는 커넥터(100) 및 검출 회로(200)를 포함할 수 있다. 일 실시예에서, 전자 장치(10)는 USB 인터페이스를 통해서 외부의 전자 장치와 통신할 수 있는 USB 장치일 수 있다. 그러나, 전자 장치(10)는 USB 장치에 한정되지 않으며, 다른 통신 표준에 따른 인터페이스를 통해 외부의 전자 장치와 통신할 수 있는 임의의 전자 장치일 수 있다. 나아가, 전자 장치(10)는 이어잭(ear jack) 단자와 같은 오디오 잭 단자를 포함하는 임의의 전자 장치일 수 있다.

커넥터(100)는 리셉터클(receptacle) 또는 플러그(plug)일 수 있다. 일 실시예에서, 커넥터(100)는 외부의 케이블과 연결될 수 있고, 케이블을 통해 외부의 장치와 전자 장치(10) 사이의 통신을 수행할 수 있다. 검출 회로(200)는 커넥터(100)에 전기적으로 연결되어, 커넥터(100) 상의 이물질 존재 여부를 검출할 수 있다. 이에 따라, 검출 회로(200)를 '이물질 검출 회로'라고 지칭할 수 있다. 또한, 전자 장치(10)는 전자 장치(10)의 전반적인 동작을 제어하는 어플리케이션 프로세서(300)를 더 포함할 수 있다.

커넥터(100)는 외부의 케이블과 연결되도록 구성된 복수의 핀들을 포함할 수 있다. 이러한 복수의 핀들을 통해서 신호가 송수신되거나 전력이 전달될 수 있다. 복수의 핀들은 전기 전도성을 갖는 물리 단자들이며, 복수의 핀들은 서로 일정 간격만큼 이격되어 배치되므로, 커넥터(100)에 이물질이 유입되지 않은 노멀(normal) 상태에서 인접한 핀들은 서로 절연될 수 있다. 일 실시예에서, 케이블은 USB 타입-C(Type-C) 케이블이고, 커넥터(100)는 USB 타입-C 리셉터클(receptacle)일 수 있다. USB 타입-C는 USB 기기나 케이블을 위한 단자 또는 소켓의 물리적 규격이며, 기존 USB 인터페이스들과 호환 가능한 새로운 리셉터클, 플러그 및 케이블의 표준을 정의한다. 이하에서는, 도 2를 참조하여 커넥터(100)의 일 예로서, USB 타입-C 리셉터클에 대해 상술하기로 한다. 그러나, 본 발명은 이에 한정되지 않으며, 커넥터(100)는 USC 타입-C 플러그일 수도 있다.

도 2는 본 개시의 일 실시예에 따른 커넥터의 일 예(100a)를 나타낸다.

도 2를 참조하면, 커넥터(100a)는 USB 타입-C 리셉터클일 수 있고, 커넥터(100a)는 제1 열의 핀들(A1 내지 A12) 및 제2 열의 핀들(B1 내지 B12)을 포함할 수 있다. 제1 열의 핀들(A1 내지 A12) 및 제2 열의 핀들(B1 내지 B12)은 대칭 구조를 가질 수 있고, 이러한 대칭 구조에 의해 커넥터(100a)와 USB 타입-C 케이블의 방향에 관계 없이 커넥터(100a)와 USB 타입-C 케이블을 정상적으로 연결할 수 있다. 이하에서 설명되는 각종 용어들은 USB 타입-C 표준 문서를 통해 당업자에게 이해될 수 있으므로 이에 대한 구체적인 설명은 생략된다.

커넥터(100a)는 다양한 속도의 데이터 통신을 지원할 수 있다. 일 예로서, 커넥터(100a)는 제1 표준(예컨대, USB 3.1)에 따른 고속 데이터 통신을 지원하는 핀들(A2, A3, A10, A11, B2, B3, B10, B11)과, 제2 표준(예컨대, USB 2.0)에 따른 저속 데이터 통신을 지원하는 핀들(A6, A7, B6, B7)을 포함할 수 있다. 이외에도, 제1 열의 핀들(A1 내지 A12) 및 제2 열의 핀들(B1 내지 B12) 각각은 고유의 기능을 수행할 수 있으며, 일 예로 VBUS 핀들(A4, A9, B4, B9)은 전원 전압을 공급하는 핀들에 해당하고, GND 핀들(A1, A12, B1, B12)은 접지 전압을 전달하는 핀들에 해당하며, SBU 핀들(A8, B8)은 부대역 사용(sideband use) 핀들에 해당할 수 있다.

한편, 커넥터(100a)를 포함하는 전자 장치(예를 들어, 도 1의 10)는 양방향 통신을 수행할 수 있다. 예를 들어, 전자 장치(10)는 USB 인터페이스를 통해 외부의 장치와 연결될 때 호스트 장치(예컨대, downstream facing port(DFP))로 동작하거나 또는 슬레이브 장치(예컨대, upstream facing port(UFP))로 동작할 수 있다. 또는, 전자 장치(10)는 DRP(dual role port)로 동작할 수 있으며, 이때 전자 장치(10)는 호스트 장치(즉, DFP) 또는 슬레이브 장치(즉, UFP)의 역할을 적응적으로 변경할 수 있다. 이러한 전자 장치의 역할은 CC(Configuration Channel) 핀들(A5, B5)을 통해 지정될 수 있다. 일 예로서, USB 인터페이스의 경우 데이터 연결(data connection) 및 제어(control)가 CC1 핀(A5) 및 CC2 핀(B5)을 통한 디지털 통신에 의해 수행될 수 있다.

전자 장치의 모델에 따라 커넥터(100a) 상의 복수의 핀들(A1 내지 A12, B1 내지 B12) 중 일부만 핀들만이 이용될 수 있다. 일 예로, 일부의 모델은 다수의 GND 핀들(A1, A12, B1, B12) 중 하나 이상의 GND 핀을 이용하지 않을 수 있다. 다른 예로, 일부의 모델은 고속 데이터 통신에 관련된 핀들(A2, A3, A10, A11, B2, B3, B10, B11) 중 적어도 하나의 핀을 이용하지 않을 수 있다. 전자 장치에서 이용되지 않는 핀은 통신과 관련된 전자 장치 내의 집적 회로와 전기적으로 연결되지 않을 수 있고, 오픈될 수 있다.

이와 같이, 커넥터(100a)는 종래에 비해 많은 개수의 핀들(A1 내지 A12, B1 내지 B12)을 포함하므로 내부 구성이 치밀하고, 이물질에 의한 영향, 예를 들어, 인접한 핀들 간의 단락(short) 가능성이 높으며, 이로써 전자 장치가 파손될 수 있다. 따라서, 커넥터(100a) 상에 이물질이 존재하는지 검출하고, 검출 결과에 따라 사용자에게 이물질 경고 메시지를 제공하는 등의 방법이 요구된다. 이하에서는, 커넥터(100a)가 USB 타입-C 커넥터인 실시예를 중심으로 설명하기로 한다. 그러나, 본 개시의 실시예들은 다른 구조의 커넥터에도 동일 또는 유사하게 적용될 수 있을 것이다.

다시 도 1을 참조하면, 검출 회로(200)는 커넥터(100)에 포함된 복수의 핀들 중 제1 핀 및 제2 핀을 선택하고, 선택된 제1 핀과 제2 핀 사이의 임피던스, 즉, 핀-투-핀(pin-to-pin) 임피던스를 측정할 수 있다. 또한, 검출 회로(200)는 측정된 핀-투-핀 임피던스에 기초하여 커넥터(100) 상의 이물질 존재 여부를 나타내는 검출 신호(Detection Signal)(DS)를 생성할 수 있다. 일 실시예에서, 검출 회로(200)는 커넥터(100)에 이물질이 존재하는 경우 이물질 경고 메시지를 생성하거나 복수의 핀들 중 VBUS 핀(A4, A9, B4, B9)에 제공되는 전압 또는 전류를 제한할 수 있다. 검출 회로(200)의 구체적인 구성 및 동작에 대해서는 도 3 및 도 4를 참조하여 더욱 자세하게 설명하기로 한다.

어플리케이션 프로세서(300)는 검출 회로(200)로부터 검출 신호(DS)를 수신하고, 수신한 검출 신호(DS)에 기초하여 이물질 경고 메시지를 생성하거나 복수의 핀들 중 VBUS 핀(A4, A9, B4, B9)에 제공되는 전압 또는 전류를 제한할 수 있다. 일 실시예에서, 어플리케이션 프로세서(300)는 PMIC(Power Management Integrated Circuit)(예를 들어, 도 18의 700) 또는 IF(Interface)-PMIC(예를 들어, 도 18의 600)를 제어함으로써 VBUS 핀(A4, A9, B4, B9)에 제공되는 전압 또는 전류를 제한할 수 있다. 일 실시예에서, 어플리케이션 프로세서(300)는 SoC(System-On-Chip)로 구현될 수 있다.

본 문서의 다양한 실시예들에 따른 전자 장치(100)는, 예를 들면, 스마트폰(smartphone), 태블릿 PC(tablet personal computer), 이동 전화기(mobile phone), 영상 전화기, 전자책 리더기(e-book reader), 데스크탑 PC(desktop personal computer), 랩탑 PC(laptop personal computer), 넷북 컴퓨터(netbook computer), 워크 스테이션(workstation), 서버, PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 모바일 의료기기, 카메라(camera), 또는 웨어러블 장치(wearable device) 중 적어도 하나를 포함할 수 있다. 다양한 실시 예에 따르면, 웨어러블 장치는 액세서리형(예: 시계, 반지, 팔찌, 발찌, 목걸이, 안경, 콘택트 렌즈, 또는 머리 착용형 장치(head-mounted-device(HMD)), 직물 또는 의류 일체형(예: 전자 의복), 신체 부착형(예: 스킨 패드(skin pad) 또는 문신), 또는 생체 이식형(예: implantable circuit) 중 적어도 하나를 포함할 수 있다.

도 3은 본 개시의 일 실시예에 따라, 도 1의 검출 회로(200)를 상세하게 나타내는 블록도이다. 도 3을 참조하면, 검출 회로(200)는 선택 회로(210), 전압 신호 생성 회로(220), 변환 회로(230), 및 이물질 검출 블록(240)을 포함할 수 있다. 일 실시예에서, 검출 회로(200)는 PDIC(Power Delivery IC)의 일부로 구현될 수 있다.

선택 회로(210)는 복수의 핀들(P1 내지 Pn)과 연결될 수 있고, 복수의 핀들(P1 내지 Pn) 중 제1 및 제2 핀들을 선택할 수 있다. 여기서, n은 2 이상의 정수이며, 실시예에 따라 다양하게 변경될 수 있다. 일 실시예에서, n은 24일 수 있고, 선택 회로(210)는 도 2의 복수의 핀들(A1 내지 A12, B1 내지 B12)에 연결될 수 있다. 일 실시예에서, n은 8일 수 있고, 선택 회로(210)는 도 2의 복수의 핀들(A1 내지 A12, B1 내지 B12) 중 일부 핀들에 연결될 수 있다. 예를 들어, 선택 회로(210)에 연결되는 일부 핀들은 도 2의 A1, A4 내지 A8, B5 및 B8일 수 있으나, 본 발명은 이에 한정되지 않는다. 또한, 선택 회로(210)는 선택된 제1 및 제2 핀들로부터 제1 입력(IN1) 및 제2 입력(IN2)을 출력할 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 일부 실시예들에서, 선택 회로(210)는 세 개 이상의 핀들을 선택하도록 구현될 수도 있다.

전압 신호 생성 회로(220)는 선택 회로(210)로부터 제1 및 제2 입력들(IN1, IN2)을 수신하고, 제1 및 제2 입력들(IN1, IN2)에 상응하는 제1 및 제2 전압 신호들(IN1a, IN2a)을 생성할 수 있다. 제1 전압 신호(IN1a)는 제1 핀의 상태에 따른 전압 레벨을 가질 수 있고, 제2 전압 신호(IN2a)는 제2 핀의 상태에 따른 전압 레벨을 가질 수 있다. 예를 들어, 핀의 상태는 핀에 인가되는 전압 레벨, 핀의 오픈 여부, 인접한 핀과의 단락 여부 등일 수 있다. 구체적으로, 전압 신호 생성 회로(220)는 풀업 회로(221), 풀다운 회로(222) 및 연결 회로(223)를 포함할 수 있고, 전압 신호 생성 회로(220)의 구성에 대해서는 도 4를 참조하여 상술하기로 한다.

변환 회로(230)는 제1 및 제2 전압 신호들(IN1a, IN2a)을 수신하고, 제1 및 제2 전압 신호들(IN1a, IN2a)에 대해 아날로그-투-디지털 변환(Analog-to-Digital Converting, 이하 "ADC")을 수행함으로써, 제1 및 제2 디지털 신호들(IN1d, IN2d)을 생성할 수 있다. 이물질 검출 블록(240)은 제1 및 제2 디지털 신호들(IN1d, IN2d)을 수신하고, 제1 및 제2 디지털 신호들(IN1d, IN2d)을 기초로 복수의 핀들(P1 내지 Pn) 상에 이물질이 존재하는지 여부를 나타내는 검출 신호를 생성할 수 있다. 일 실시예에서, 이물질 검출 블록(240)은 MCU(Micro Controller Unit) 또는 기타 하드웨어 수단으로 구현될 수 있다.

도 4는 본 개시의 일 실시예에 따른 검출 회로(200)를 나타내는 회로도이다. 도 4를 참조하면, 검출 회로(200)는 복수의 핀들(PN)에 전기적으로 연결될 수 있고, 예를 들어, 복수의 핀들(PN)은 CC1 핀(A5), CC2 핀(B5), SBU1 핀(A8), SBU2 핀(B8), DP 핀(A6), DM 핀(A7), VBUS 핀(A4) 및 GND 핀(A1)일 수 있다. 그러나, 이는 본 개시의 일 실시예에 불과하고, 실시예들에 따라 검출 회로(200)에 연결되는 핀들(PN)의 종류 및 개수는 다양하게 변경될 수 있다.

선택 회로(210)는 제1 및 제2 선택기들(211, 212)을 포함할 수 있다. 제1 선택기(211)는 제1 입력 선택 신호(INSEL1)에 따라 복수의 핀들(PN) 중 제1 핀을 선택할 수 있고, 선택된 제1 핀으로부터 제1 입력(IN1)을 출력할 수 있으며, 제1 입력(IN1)을 제1 노드(ND1)에 제공할 수 있다. 마찬가지로, 제2 선택기(212)는 제2 입력 선택 신호(INSEL2)에 따라 복수의 핀들(PN) 중 제2 핀을 선택할 수 있고, 선택된 제2 핀으로부터 제2 입력(IN2)을 출력할 수 있으며, 제2 입력(IN2)을 제2 노드(ND2)에 제공할 수 있다. 일 실시예에서, 제1 및 제2 선택기들(211, 212)은 각각 멀티플렉서로 구현될 수 있다. 일 실시예에서, 제1 및 제2 입력 선택 신호들(INSEL1, INSEL2)은 3 비트 디지털 신호일 수 있다. 일 실시예에서, 제1 및 제2 입력 신호들(INSEL1, INSEL2)은 PDIC에 포함된 컨트롤러(예를 들어, 도 17의 260)로부터 생성될 수 있다.

풀업 회로(221)는 전원 전압 단자(VDDA)에 각각 연결된 제1 전류 소스(Current Source)(CS1) 및 제1 저항(R1), 제1 소스(source) 선택기(2211), 및 제1 풀업 선택 스위치(SW1)를 포함할 수 있다. 제1 소스 선택기(2211)는 제1 소스 선택 신호(SRC1)에 따라 풀업 소자를 제1 전류 소스(CS1) 및 제1 저항(R1) 중 하나로 선택할 수 있다. 제1 풀업 선택 스위치(SW1)는 제1 풀업 선택 신호(PU1)에 따라 제1 소스 선택기(2211)의 출력 단자를 제1 노드(ND1)에 연결시킬 수 있다. 또한, 풀업 회로(221)는 전원 전압 단자(VDDA)에 각각 연결된 제2 전류 소스(CS2) 및 제2 저항(R2), 제2 소스 선택기(2212), 및 제2 풀업 선택 스위치(SW2)를 더 포함할 수 있다. 제2 소스 선택기(2212)는 제2 소스 선택 신호(SRC2)에 따라 풀업 소자를 제2 전류 소스(CS2) 및 제2 저항(R2) 중 하나로 선택할 수 있다. 제2 풀업 선택 스위치(SW2)는 제2 풀업 선택 신호(PU2)에 따라 제2 소스 선택기(2212)의 출력 단자를 제2 노드(ND2)에 연결시킬 수 있다.

풀다운 회로(222)는 접지 전압 단자(VSSA)에 각각 연결된 제3 전류 소스(CS3) 및 제3 저항(R3), 제1 싱크(sink) 선택기(2221), 및 제1 풀다운 선택 스위치(SW3)를 포함할 수 있다. 제1 싱크 선택기(2221)는 제1 싱크 선택 신호(SNK1)에 따라 풀다운 소자를 제3 전류 소스(CS3) 및 제3 저항(R3) 중 하나로 선택할 수 있다. 제1 풀다운 선택 스위치(SW3)는 제1 풀다운 선택 신호(PD1)에 따라 제1 싱크 선택기(2221)의 출력 단자를 제1 노드(ND1)에 연결시킬 수 있다. 또한, 풀다운 회로(222)는 접지 전압 단자(VSSA)에 각각 연결된 제4 전류 소스(CS4) 및 제4 저항(R4), 제2 싱크 선택기(2222), 및 제2 풀다운 선택 스위치(SW4)를 더 포함할 수 있다. 제2 싱크 선택기(2222)는 제2 싱크 선택 신호(SNK2)에 따라 풀다운 소자를 제4 전류 소스(CS4) 및 제4 저항(R4) 중 하나로 선택할 수 있다. 제2 풀다운 선택 스위치(SW4)는 제2 풀다운 선택 신호(PD2)에 따라 제2 싱크 선택기(2222)의 출력 단자를 제2 노드(ND2)에 연결시킬 수 있다.

일 실시예에서, 제1 및 제2 소스 선택기들(2211, 2212)과 제1 및 제2 싱크 선택기들(2221, 2222)은 각각 멀티플렉서로 구현될 수 있다. 일 실시예에서, 제1 및 제2 소스 선택 신호들(SRC1, SRC2)과 제1 및 제2 싱크 선택 신호들(SNK1, SNK2)은 각각 1 비트 디지털 신호일 수 있다. 일 실시예에서, 제1 및 제2 소스 선택 신호들(SRC1, SRC2), 제1 및 제2 싱크 선택 신호들(SNK1, SNK2), 제1 및 제2 풀업 선택 신호들(PU1, PU2), 및 제1 및 제2 풀다운 선택 신호들(PD1, PD2)은 PDIC에 포함된 컨트롤러(예를 들어, 도 17의 260)로부터 생성될 수 있다. 일부 실시예들에서, 제1 내지 제4 전류 소스들(CS1 내지 CS4) 각각은 약 1μA 내지 약 1mA의 전류를 제공할 수 있다. 일부 실시예들에서, 제1 내지 제4 저항들(R1 내지 R4) 각각은 약 1KΩ 내지 약 1MΩ일 수 있다.

연결 회로(223)는 제5 저항(R5)과 제1 및 제2 연결 선택 스위치들(SW5, SW6)을 포함할 수 있다. 제5 저항(R5)과 제1 연결 선택 스위치(SW5)는 제1 및 제2 노드들(ND1, ND2)의 사이에 배치되고, 서로 직렬로 연결될 수 있다. 제2 연결 선택 스위치(SW6)는 제1 및 제2 노드들(ND1, ND2)의 사이에 배치되고, 제5 저항(R5) 및 제1 연결 선택 스위치(SW5)와 병렬로 연결될 수 있다. 제1 연결 선택 스위치(SW5)는 제1 연결 선택 신호(SEL1)에 따라 온/오프될 수 있고, 제2 연결 선택 스위치(SW6)는 제2 연결 선택 신호(SEL2)에 따라 온/오프될 수 있다. 제1 및 제2 연결 선택 신호들(SEL1, SEL2)은 PDIC에 포함된 컨트롤러(예를 들어, 도 17의 260)로부터 생성될 수 있다.

변환 회로(230)는 제1 및 제2 ADC들(231, 232)을 포함할 수 있다. 제1 ADC(231)는 제1 노드(ND1)의 제1 전압 신호(IN1a)를 수신하고, 수신한 제1 전압 신호(IN1a)에 대해 ADC를 수행함으로써 제1 디지털 신호(IN1d)를 생성할 수 있다. 제2 ADC(232)는 제2 노드(ND2)의 제2 전압 신호(IN2a)를 수신하고, 수신한 제2 전압 신호(IN1b)에 대해 ADC를 수행함으로써 제2 디지털 신호(IN2d)를 생성할 수 있다.

일 실시예에서, 이물질 검출 블록(240)은 제1 및 제2 디지털 신호들(IN1d, IN2d)을 기초로 제1 핀과 제2 핀 사이의 핀-투-핀 임피던스를 계산할 수 있고, 계산된 핀-투-핀 임피던스에 기초하여 검출 신호(DS)를 생성할 수 있다. 예를 들어, 핀-투-핀 임피던스가 노멀 임피던스에 대응하면 이물질이 존재하지 않음을 나타내는 검출 신호(DS)를 생성할 수 있고, 핀-투-핀 임피던스가 노멀 임피던스에 대응하지 않으면 이물질이 존재함을 나타내는 검출 신호(DS)를 생성할 수 있다.

일 실시예에서, 이물질 검출 블록(240)은 제1 및 제2 디지털 신호들(IN1d, IN2d)을 기초로 제1 핀과 접지 전압 단자(VSSA) 사이의 제1 임피던스, 그리고 제2 핀과 접지 전압 단자(VSSA) 사이의 제2 임피던스를 계산할 수 있고, 계산된 제1 및 제2 임피던스들에 기초하여 검출 신호(DS)를 생성할 수도 있다. 일 실시예에서, 이물질 검출 블록(240)은 제1 및 제2 디지털 신호들(IN1d, IN2d)을 기초로 제1 및 제2 핀들의 오픈 여부를 판단할 수 있고, 판단된 결과에 따라 검출 신호(DS)를 생성할 수도 있다. 이물질 검출 블록(240)에서 이물질을 검출하는 다양한 실시예들에 대해 도 7a 내지 도 13을 참조하여 상술하기로 한다.

도 5는 본 개시의 일 실시예에 따라, 도 4의 검출 회로의 일 변형 예(200A)를 나타내는 회로도이다.

도 5를 참조하면, 검출 회로(200A)는 도 4의 검출 회로(200)의 변형 예에 대응하며, 도 4를 참조하여 상술된 내용은 본 실시예에도 적용될 수 있다. 구체적으로, 검출 회로(200A)는 풀업 회로(221A) 및 풀다운 회로(222A)의 구성에 있어서 도 4의 검출 회로(200)와 다를 수 있다. 이하에서는, 풀업 회로(221A) 및 풀다운 회로(222A)를 중심으로 설명하기로 한다.

풀업 회로(221A)는 전원 전압 단자(VDDA)에 연결된 제1 전류 소스(CS1) 및 제1 풀업 선택 스위치(SW1)를 포함할 수 있다. 제1 풀업 선택 스위치(SW1)는 제1 풀업 선택 신호(PU1)에 따라 제1 전류 소스(CS1)를 제1 노드(ND1)에 연결시킬 수 있고, 제1 노드(ND1)에 전류를 제공할 수 있다. 또한, 풀업 회로(221A)는 전원 전압 단자(VDDA)에 각각 연결된 제2 전류 소스(CS2) 및 제2 풀업 선택 스위치(SW2)를 더 포함할 수 있다. 제2 풀업 선택 스위치(SW2)는 제2 풀업 선택 신호(PU2)에 따라 제2 전류 소스(CS2)를 제2 노드(ND2)에 연결시킬 수 있고, 제2 노드(ND2)에 전류를 제공할 수 있다.

풀다운 회로(222A)는 접지 전압 단자(VSSA)에 연결된 제3 전류 소스(CS3) 및 제1 풀다운 선택 스위치(SW3)를 포함할 수 있다. 제1 풀다운 선택 스위치(SW3)는 제1 풀다운 선택 신호(PD1)에 따라 제3 전류 소스(CS3)를 제1 노드(ND1)에 연결시킬 수 있고, 제1 노드(ND1)에 전류를 제공할 수 있다. 또한, 풀다운 회로(222A)는 접지 전압 단자(VSSA)에 연결된 제4 전류 소스(CS4) 및 제2 풀다운 선택 스위치(SW4)를 더 포함할 수 있다. 제2 풀다운 선택 스위치(SW4)는 제2 풀다운 선택 신호(PD2)에 따라 제4 전류 소스(CS4)를 제2 노드(ND2)에 연결시킬 수 있고, 제2 노드(ND2)에 전류를 제공할 수 있다.

도 6은 본 개시의 일 실시예에 따라, 도 4의 검출 회로의 다른 변형 예(200B)를 나타내는 회로도이다.

도 6을 참조하면, 검출 회로(200B)는 도 4의 검출 회로(200)의 변형 예에 대응하며, 도 4를 참조하여 상술된 내용은 본 실시예에도 적용될 수 있다. 구체적으로, 검출 회로(200B)는 풀업 회로(221B) 및 풀다운 회로(222B)의 구성에 있어서 도 4의 검출 회로(200)와 다를 수 있다. 이하에서는, 풀업 회로(221B) 및 풀다운 회로(222B)를 중심으로 설명하기로 한다.

풀업 회로(221B)는 전원 전압 단자(VDDA)에 연결된 제1 저항(R1) 및 제1 풀업 선택 스위치(SW1)를 포함할 수 있다. 제1 풀업 선택 스위치(SW1)는 제1 풀업 선택 신호(PU1)에 따라 제1 저항(R1)을 제1 노드(ND1)에 연결시킬 수 있다. 또한, 풀업 회로(221B)는 전원 전압 단자(VDDA)에 연결된 제2 저항(R2) 및 제2 풀업 선택 스위치(SW2)를 더 포함할 수 있다. 풀업 선택 스위치(SW2)는 제2 풀업 선택 신호(PU2)에 따라 제2 저항(R2)을 제2 노드(ND2)에 연결시킬 수 있다.

풀다운 회로(222B)는 접지 전압 단자(VSSA)에 연결된 제3 저항(R3) 및 제1 풀다운 선택 스위치(SW3)를 포함할 수 있다. 제1 풀다운 선택 스위치(SW3)는 제1 풀다운 선택 신호(PD1)에 따라 제3 저항(R3)을 제1 노드(ND1)에 연결시킬 수 있다. 또한, 풀다운 회로(222B)는 접지 전압 단자(VSSA)에 연결된 제4 저항(R4) 및 제2 풀다운 선택 스위치(SW4)를 더 포함할 수 있다. 제2 풀다운 선택 스위치(SW4)는 제2 풀다운 선택 신호(PD2)에 따라 제4 저항(R4)을 제2 노드(ND2)에 연결시킬 수 있다.

일부 실시예에서, 검출 회로는 도 5의 풀업 회로(221A) 및 도 6의 풀다운 회로(222B)를 포함하도록 구현될 수도 있다. 일부 실시예에서, 검출 회로는 도 6의 풀업 회로(221B) 및 도 5의 풀다운 회로(222A)를 포함하도록 구현될 수도 있다. 일부 실시예에서, 검출 회로는 도 4의 풀업 회로(221), 및 도 5의 풀다운 회로(222A) 또는 도 6의 풀다운 회로(222B)를 포함하도록 구현될 수도 있다. 일부 실시예에서, 검출 회로는 도 5의 풀업 회로(221A) 또는 도 6의 풀업 회로(221B), 및 도 4의 풀다운 회로(222)를 포함하도록 구현될 수도 있다.

이하에서는 도 7a 내지 도 13을 참조하여 도 4의 검출 회로(200)에 대한 다양한 동작 예들을 설명하기로 한다. 도 4 내지 도 6을 참조하여 상술된 내용은 도 7a 내지 도 13의 실시예들에도 적용될 수 있고, 중복된 설명은 생략하기로 한다. 일부 실시예들에서, 도 7a 내지 도 13의 풀업 회로(221)는 도 5의 풀업 회로(221A) 또는 도 6의 풀업 회로(221B)로 대체될 수 있다. 또한, 일부 실시예들에서, 도 7a 내지 도 13의 풀다운 회로(222)는 도 5의 풀다운 회로(222A) 또는 도 6의 풀다운 회로(222B)로 대체될 수 있다.

도 7a는 본 개시의 일 실시예에 따른 검출 회로의 일 예(200a)를 나타내고, 도 7b는 도 7a의 등가 회로도이다.

도 7a 및 도 7b를 참조하면, 검출 회로(200a)는 선택된 제1 핀과 선택된 제2 핀 사이의 임피던스를 측정할 수 있다. 예를 들어, 선택된 제1 핀은 VBUS 핀(A4)이고, 선택된 제2 핀은 CC1 핀(A5)일 수 있다. 구체적으로, 제1 선택기(211)는 제1 입력 선택 신호(INSEL1)에 따라 VBUS 핀(A4)을 선택하고, 선택된 VBUS 핀(A4)으로부터 제1 입력(IN1)을 출력할 수 있다. 제2 선택기(212)는 제2 입력 선택 신호(INSEL2)에 따라 CC1 핀(A5)을 선택하고, 선택된 CC1 핀(A5)으로부터 제2 입력(IN2)을 출력할 수 있다. 예를 들어, 제1 입력 선택 신호(INSEL1)은 '110'이고, 제2 입력 선택 신호(INSEL2)는 '000'일 수 있다.

제1 및 제2 풀업 선택 신호들(PU1, PU2) 및 제1 풀다운 선택 신호(PD1)는 비활성화되고, 제2 풀다운 선택 신호(PD2)는 활성화될 수 있다. 또한, 제1 연결 선택 신호(SEL1)는 활성화되고, 제2 연결 선택 신호(SEL2)는 비활성화될 수 있다. 이에 따라, 제2 풀다운 선택 스위치(SW4) 및 제1 연결 스위치(SW5)는 턴온될 수 있다. 또한, 제2 싱크 선택기(2222)는 풀다운 소자로 제4 저항(R4)으로 선택할 수 있고, 이에 따라, 제4 저항(R4)과 제2 풀다운 선택 스위치(SW4)가 연결될 수 있다.

VBUS 핀(A4)과 CC1 핀(A5) 상에 이물질이 존재하지 않는 상태(이하 '노멀 상태'라고 지칭함)에서, VBUS 핀(A4)에는 VBUS 전압이 인가되고, CC1 핀(A5)은 전압이 인가되지 않는 오픈 상태일 수 있다. 따라서, 제1 노드(ND1)의 전압 레벨은 VBUS 전압과 동일할 수 있고, 제2 노드(ND2)의 전압 레벨은 제4 저항(R4)과 제5 저항(R5)에 의해 VBUS 전압으로부터 분배된 전압 레벨을 가질 수 있다. 예를 들어, VBUS 전압이 5 V이고, 제4 저항(R4)과 제5 저항(R5)의 저항치가 서로 동일할 경우, 제1 노드(ND1)의 전압 레벨은 5 V에 대응하고, 제2 노드(ND2)의 전압 레벨은 2.5 V에 대응할 수 있다.

노멀 상태에서, 제1 ADC(231)는 제1 노드(ND1)의 전압 레벨에 대응하는 제1 전압 신호(IN1a)를 수신하고, 수신된 제1 전압 신호(IN1a)에 대해 ADC를 수행함으로써 제1 디지털 신호(IN1d)를 생성할 수 있다. 제2 ADC(232)는 제2 노드(ND2)의 전압 레벨에 대응하는 제2 전압 신호(IN2a)를 수신하고, 수신된 제2 전압 신호(IN2a)에 대해 ADC를 수행함으로써 제2 디지털 신호(IN2d)를 생성할 수 있다. 이물질 검출 블록(240)은 제1 및 제2 디지털 신호들(IN1d, IN2d)을 수신하고, 수신한 제1 및 제2 디지털 신호들(IN1d, IN2d)을 이용하여 옴의 법칙에 따라 제1 노드(ND1)와 제2 노드(ND2) 사이의 노멀 임피던스를 계산할 수 있다.

한편, VBUS 핀(A4)과 CC1 핀(A5) 상에 이물질이 존재하는 상태(이하 '이물질 상태'라고 지칭함)에서, VBUS 핀(A4)과 CC1 핀(A5) 사이에 단락이 발생할 수 있다. 이로써, VBUS 핀(A4)에서 CC1 핀(A5) 사이의 저항 값은 감소할 수 있고, 예를 들어, 거의 0 Ω에 가까울 수 있다. 이때, VBUS 핀(A4)에서 CC1 핀(A5) 사이의 저항과 제5 저항(R5)은 병렬 연결된 것으로 볼 수 있고, 병렬 저항 값은 거의 0 Ω에 가까운 이물질 저항으로 변경될 수 있다. 따라서, 제2 노드(ND2)의 전압 레벨은 노멀 상태에서의 전압 레벨, 예를 들어, 2.5 V 보다 높을 수 있다. 이때, 제1 노드(ND1)의 전압 레벨은 노멀 상태에서의 전압 레벨, 예를 들어, 5 V에 대응할 수 있다.

이물질 상태에서, 제2 노드(ND2)의 전압 레벨에 대응하는 제2 전압 신호(IN2a)는 정상 상태의 제2 전압 신호(IN2a)와 다를 수 있고, 이에 따라, 제2 디지털 신호(IN2d)는 정상 상태의 제2 디지털 신호(IN2d)와 다를 수 있다. 이물질 검출 블록(240)은 수신한 제1 및 제2 디지털 신호들(IN1d, IN2d)을 이용하여 옴의 법칙에 따라 제1 노드(ND1)와 제2 노드(ND2) 사이의 임피던스를 계산할 수 있고, 이때, 계산된 임피던스는 노멀 임피던스와 다를 수 있다. 따라서, 이물질 검출 블록(240)은 커넥터 상에서 이물질이 검출된 것으로 판단하고, 검출 신호를 활성화할 수 있다.

도 8a는 본 개시의 일 실시예에 따른 검출 회로의 일 예(200b)를 나타내고, 도 8b는 도 8a의 등가 회로도이다.

도 8a 및 도 8b를 참조하면, 검출 회로(200b)는 선택된 제1 핀과 접지 전압 단자 사이의 임피던스를 측정하고, 선택된 제2 핀과 접지 전압 단자 사이의 임피던스를 측정할 수 있다. 예를 들어, 선택된 제1 핀은 SBU1 핀(A8)이고, 선택된 제2 핀은 SBU2 핀(B8)일 수 있다. 구체적으로, 제1 선택기(211)는 제1 입력 선택 신호(INSEL1)에 따라 SBU1 핀(A8)을 선택하고, 선택된 SBU1 핀(A8)으로부터 제1 입력(IN1)을 출력할 수 있다. 제2 선택기(212)는 제2 입력 선택 신호(INSEL2)에 따라 SBU2 핀(B8)을 선택하고, 선택된 SBU2 핀(B8)으로부터 제2 입력(IN2)을 출력할 수 있다. 예를 들어, 제1 입력 선택 신호(INSEL1)은 '010'이고, 제2 입력 선택 신호(INSEL2)는 '011'일 수 있다.

제1 및 제2 풀업 선택 신호들(PU1, PU2)은 비활성화되고, 제1 및 제2 풀다운 선택 신호들(PD1, PD2)은 활성화될 수 있고, 제1 및 제2 연결 선택 신호들(SEL1, SEL2)은 비활성화될 수 있다. 이에 따라, 제1 및 제2 풀다운 선택 스위치들(SW3, SW4)은 턴온될 수 있다. 또한, 제1 및 제2 싱크 선택기들(2221, 2222)는 풀다운 소자로 제3 및 제4 저항들(R3, R4)을 각각 선택할 수 있고, 이에 따라, 제3 저항(R3)과 제1 풀다운 선택 스위치(SW3)가 연결되고, 제4 저항(R4)과 제2 풀다운 선택 스위치(SW4)가 연결될 수 있다.

SBU1 핀(A8)과 SBU2 핀(B8) 상에 이물질이 존재하지 않는 노멀 상태에서, 제1 노드(ND1)의 전압 레벨은 제3 저항(R3)에 따른 제1 전압 레벨을 가질 수 있고, 제2 노드(ND2)의 전압 레벨은 제4 저항(R4)에 따른 제2 전압 레벨을 가질 수 있다. 제1 ADC(231)는 제1 노드(ND1)의 전압 레벨에 대응하는 제1 전압 신호(IN1a)에 대해 ADC를 수행함으로써 제1 디지털 신호(IN1d)를 생성할 수 있고, 제2 ADC(232)는 제2 노드(ND2)의 전압 레벨에 대응하는 제2 전압 신호(IN2a)에 대해 ADC를 수행함으로써 제2 디지털 신호(IN2d)를 생성할 수 있다. 이물질 검출 블록(240)은 제1 디지털 신호(IN1d)에 따라 SBU1 핀(A8)과 접지 전압 단자(VSSA) 사이의 제1 노멀 임피던스를 계산할 수 있고, 제2 디지털 신호(IN2d)에 따라 SBU2 핀(B8)과 접지 전압 단자(VSSA) 사이의 제2 노멀 임피던스를 계산할 수 있다.

한편, SBU1 핀(A8) 또는 SBU2 핀(B8) 상에 이물질이 존재하는 상태에서, SBU1 핀(A8) 또는 SBU2 핀(B8)과 인접 핀이 비정상적으로 전기적으로 연결될 수 있다. 이때, 제1 노드(ND1)의 전압 레벨은 제1 전압 레벨에 대응하지 않을 수 있거나, 제2 노드(ND2)의 전압 레벨이 제2 전압 레벨에 대응하지 않을 수 있다. 이에 따라, 제1 디지털 신호(IN1d)는 노멀 상태의 제1 디지털 신호(IN1d)와 다르거나, 제2 디지털 신호(IN2d)는 노멀 상태의 제2 디지털 신호(IN2d)와 다를 수 있다. 이물질 검출 블록(240)는 제1 디지털 신호(IN1d)에 따라 SBU1 핀(A8)과 접지 전압 단자(VSSA) 사이의 제1 임피던스를 계산할 수 있고, 이때, 제1 임피던스는 제1 노멀 임피던스와 다를 수 있다. 또한, 이물질 검출 블록(240)은 제2 디지털 신호(IN2d)에 따라 SBU2 (B8)과 접지 전압 단자(VSSA) 사이의 제2 임피던스를 계산할 수 있고, 이때, 제2 임피던스는 제2 노멀 임피던스와 다를 수 있다. 따라서, 이물질 검출 블록(240)은 커넥터 상에서 이물질이 검출된 것으로 판단하고, 검출 신호를 활성화할 수 있다.

도 9a는 본 개시의 일 실시예에 따른 검출 회로의 일 예(200c)를 나타내고, 도 9b는 도 9a의 등가 회로도이다.

도 9a 및 도 9b를 참조하면, 검출 회로(200c)는 선택된 제1 핀과 선택된 제2 핀 사이의 임피던스의 양단 전압을 측정할 수 있다. 예를 들어, 선택된 제1 핀은 DP 핀(A6)이고, 선택된 제2 핀은 DM 핀(A7)일 수 있다. 구체적으로, 제1 선택기(211)는 제1 입력 선택 신호(INSEL1)에 따라 DP 핀(A6)을 선택하고, 선택된 DP 핀(A6)으로부터 제1 입력(IN1)을 출력할 수 있다. 제2 선택기(212)는 제2 입력 선택 신호(INSEL2)에 따라 DM 핀(A7)을 선택하고, 선택된 DM 핀(A7)으로부터 제2 입력(IN2)을 출력할 수 있다. 예를 들어, 제1 입력 선택 신호(INSEL1)은 '100'이고, 제2 입력 선택 신호(INSEL2)는 '101'일 수 있다.

제1 및 제2 풀업 선택 신호들(PU1, PU2)과 제1 및 제2 풀다운 선택 신호들(PD1, PD2)은 비활성화될 수 있다. 이에 따라, 제1 및 제2 노드들(ND1, ND2)은 풀업 회로(221) 및 풀다운 회로(222)와 연결되지 않을 수 있다. 제1 연결 선택 신호(SEL1)는 활성화되고, 제2 연결 선택 신호(SEL2)는 비활성화될 수 있다. 이에 따라, 제1 연결 스위치(SW5)는 턴온되고, 제2 연결 스위치(SW6)는 턴오프될 수 있다.

DP 핀(A6)과 DM 핀(A7) 상에 이물질이 존재하지 않는 노멀 상태에서, 제1 노드(ND1)의 전압 레벨은 제5 저항(R5)에 따라 제1 노멀 전압 레벨을 가질 수 있고, 제2 노드(ND2)의 전압 레벨은 DM 핀(A7)의 전압 레벨에 대응하는 제2 노멀 전압 레벨을 가질 수 있다. 이물질 검출 블록(240)은 제1 및 제2 디지털 신호들(IN1d, IN2d)에 기초하여 DP 핀(A6)과 DM 핀(A7) 사이의 노멀 임피던스를 계산할 수 있다.

한편, DP 핀(A6) 또는 DM 핀(A7) 상에 이물질이 존재하는 상태에서, DP 핀(A6)과 DM 핀(A7)이 비정상적으로 전기적으로 연결되거나, DP 핀(A6) 또는 DM 핀(A7)과 인접 핀이 비정상적으로 전기적으로 연결될 수 있다. 이때, 제1 노드(ND1)의 전압 레벨은 제1 노멀 전압 레벨에 대응하지 않을 수 있거나, 제2 노드(ND2)의 전압 레벨이 제2 노멀 전압 레벨에 대응하지 않을 수 있다. 이에 따라, 이물질 검출 블록(240)에서 계산된 임피던스는 노멀 임피던스와 다를 수 있다. 따라서, 이물질 검출 블록(240)은 커넥터 상에서 이물질이 검출된 것으로 판단하고, 검출 신호를 활성화할 수 있다.

도 10a는 본 개시의 일 실시예에 따른 검출 회로의 일 예(200d)를 나타내고, 도 10b는 도 10a의 등가 회로도이다.

도 10a 및 도 10b를 참조하면, 검출 회로(200d)는 선택된 제1 및 제2 핀들의 오픈 여부를 측정할 수 있다. 예를 들어, 선택된 제1 핀은 SBU1 핀(A8)이고, 선택된 제2 핀은 SBU2 핀(B8)일 수 있다. 제1 및 제2 풀업 선택 신호들(PU1, PU2)은 활성화되고, 제1 및 제2 풀다운 선택 신호들(PD1, PD2)은 비활성화될 수 있다. 이에 따라, 제1 및 제2 노드들(ND1, ND2)은 풀업 회로(221)와 연결되고, 풀다운 회로(222)와는 연결되지 않을 수 있다. 이때, 제1 및 제2 소스 선택기들(2211, 2212)은 풀업 소자로서 제1 및 제2 저항들(R1, R2)을 각각 선택할 수 있다. 제1 및 제2 연결 선택 신호들(SEL1, SEL2)은 비활성화될 수 있고, 제1 및 제2 노드들(ND1, ND2)은 연결 회로(223)와 연결되지 않을 수 있다.

일 실시예에서, SBU1 핀(A8)과 SBU2 핀(B8) 상에 이물질이 존재하지 않는 노멀 상태에서, SBU1 핀(A8) 및 SBU2 핀(B8)은 오픈 상태일 수 있다. 이때, 제1 노드(ND1)의 전압 레벨은 전원 전압 및 제1 저항(R1)에 따른 제1 노멀 전압 레벨을 가질 수 있고, 제2 노드(ND2)의 전압 레벨은 전원 전압 및 제2 저항(R2)에 따른 제2 노멀 전압 레벨을 가질 수 있다.

한편, SBU1 핀(A8)과 SBU2 핀(B8) 상에 이물질이 존재하는 상태에서, SBU1 핀(A8) 또는 SBU2 핀(B8)과 인접 핀이 비정상적으로 전기적으로 연결될 수 있다. 이때, 제1 노드(ND1)의 전압 레벨은 제1 노멀 전압 레벨에 대응하지 않을 수 있거나, 제2 노드(ND2)의 전압 레벨이 제2 노멀 전압 레벨에 대응하지 않을 수 있다. 따라서, 이물질 검출 블록(240)은 커넥터 상에서 이물질이 검출된 것으로 판단하고, 검출 신호를 활성화할 수 있다.

도 11a는 본 개시의 일 실시예에 따른 검출 회로의 일 예(200e)를 나타내고, 도 11b는 도 11a의 등가 회로도이다.

도 11a 및 도 11b를 참조하면, 검출 회로(200e)는 선택된 제1 및 제2 핀들의 오픈 여부를 측정할 수 있다. 예를 들어, 선택된 제1 핀은 SBU1 핀(A8)이고, 선택된 제2 핀은 SBU2 핀(B8)일 수 있다. 제1 및 제2 풀업 선택 신호들(PU1, PU2) 및 제1 및 제2 풀다운 선택 신호들(PD1, PD2)은 모두 활성화될 수 있다. 이에 따라, 제1 및 제2 노드들(ND1, ND2)은 풀업 회로(221) 및 풀다운 회로(222)와 연결될 수 있다. 제1 및 제2 연결 선택 신호들(SEL1, SEL2)은 비활성화될 수 있고, 제1 및 제2 노드들(ND1, ND2)은 연결 회로(223)와 연결되지 않을 수 있다.

일 실시예에서, SBU1 핀(A8)과 SBU2 핀(B8) 상에 이물질이 존재하지 않는 노멀 상태에서, SBU1 핀(A8) 및 SBU2 핀(B8)은 오픈 상태일 수 있다. 이때, 제1 노드(ND1)의 전압 레벨은 제1 및 제3 저항들(R1, R3)에 의해 전원 전압으로부터 분배된 제1 노멀 전압 레벨을 가질 수 있고, 제2 노드(ND2)의 전압 레벨은 제2 및 제4 저항들(R2, R4)에 의해 전원 전압으로부터 분배된 제2 노멀 전압 레벨을 가질 수 있다.

한편, SBU1 핀(A8)과 SBU2 핀(B8) 상에 이물질이 존재하는 상태에서, SBU1 핀(A8) 또는 SBU2 핀(B8)과 인접 핀이 비정상적으로 전기적으로 연결될 수 있다. 이때, 제1 노드(ND1)의 전압 레벨은 제1 노멀 전압 레벨에 대응하지 않을 수 있거나, 제2 노드(ND2)의 전압 레벨이 제2 노멀 전압 레벨에 대응하지 않을 수 있다. 이에 따라, 이물질 검출 블록(240)은 커넥터 상에서 이물질이 검출된 것으로 판단하고, 검출 신호를 활성화할 수 있다.

도 12a는 본 개시의 일 실시예에 따른 검출 회로의 일 예(200f)를 나타내고, 도 12b는 도 12a의 등가 회로도이다.

도 12a 및 도 12b를 참조하면, 검출 회로(200f)는 선택된 제1 및 제2 핀들의 누설 전류를 측정할 수 있다. 예를 들어, 선택된 제1 핀은 SBU1 핀(A8)이고, 선택된 제2 핀은 SBU2 핀(B8)일 수 있다. 제1 및 제2 풀업 선택 신호들(PU1, PU2) 및 제1 및 제2 풀다운 선택 신호들(PD1, PD2)은 모두 활성화될 수 있다. 이에 따라, 제1 및 제2 노드들(ND1, ND2)은 풀업 회로(221) 및 풀다운 회로(222)와 연결될 수 있다. 이때, 제1 및 제2 소스 선택기들(2211, 2212)은 풀업 소자로서 제1 및 제2 전류 소스들(CS1, CS2)을 각각 선택할 수 있고, 제1 및 제2 싱크 선택기들(2221, 2222)은 풀다운 소자로서 제3 및 제4 저항들(R3, R4)을 각각 선택할 수 있다. 제1 및 제2 연결 선택 신호들(SEL1, SEL2)은 비활성화될 수 있고, 제1 및 제2 노드들(ND1, ND2)은 연결 회로(223)와 연결되지 않을 수 있다.

일 실시예에서, SBU1 핀(A8)과 SBU2 핀(B8) 상에 이물질이 존재하지 않는 노멀 상태에서, SBU1 핀(A8) 및 SBU2 핀(B8)은 오픈 상태일 수 있다. 이때, 제1 노드(ND1)의 전압 레벨은 제1 전류 소스(CS1)에서 출력되는 제1 전류와 제3 저항(R3)의 곱에 따른 제1 노멀 전압 레벨을 가질 수 있고, 제2 노드(ND2)의 전압 레벨은 제2 전류 소스(CS2)에서 출력되는 제2 전류와 제4 저항(R4)의 곱에 따른 제2 노멀 전압 레벨을 가질 수 있다.

도 13은 본 개시의 일 실시예에 따른 검출 회로의 일 예(200g)를 나타낸다.

도 13을 참조하면, 검출 회로(200g)는 선택된 제1 핀의 전압과 선택된 제2 핀의 전압을 측정할 수 있다. 예를 들어, 선택된 제1 핀은 DP 핀(A6)이고, 선택된 제2 핀은 DM 핀(A7)일 수 있다. 제1 및 제2 풀업 선택 신호들(PU1, PU2)과 제1 및 제2 풀다운 선택 신호들(PD1, PD2)은 비활성화될 수 있고, 제1 및 제2 노드들(ND1, ND2)은 풀업 회로(221) 및 풀다운 회로(222)와 연결되지 않을 수 있다. 제1 및 제2 연결 선택 신호들(SEL1, SEL2)은 모두 비활성화될 수 있고, 제1 및 제2 노드들(ND1, ND2)은 연결 회로(223)와 연결되지 않을 수 있다.

DP 핀(A6)과 DM 핀(A7) 상에 이물질이 존재하지 않는 노멀 상태에서, 제1 노드(ND1)의 전압 레벨은 DP 핀(A6)의 전압 레벨과 동일한 제1 노멀 전압 레벨을 가질 수 있고, 제2 노드(ND2)의 전압 레벨은 DM 핀(A7)의 전압 레벨과 동일한 제2 노멀 전압 레벨을 가질 수 있다.

한편, DP 핀(A6) 또는 DM 핀(A7) 상에 이물질이 존재하는 상태에서, DP 핀(A6)과 DM 핀(A7)이 비정상적으로 전기적으로 연결되거나, DP 핀(A6) 또는 DM 핀(A7)과 인접 핀이 비정상적으로 전기적으로 연결될 수 있다. 이때, 제1 노드(ND1)의 전압 레벨은 제1 노멀 전압 레벨에 대응하지 않을 수 있거나, 제2 노드(ND2)의 전압 레벨이 제2 노멀 전압 레벨에 대응하지 않을 수 있다. 이에 따라, 이물질 검출 블록(240)은 커넥터 상에서 이물질이 검출된 것으로 판단하고, 검출 신호를 활성화할 수 있다.

도 14는 본 개시의 일 실시예에 따라, 도 3의 검출 회로의 일 변형 예(200C)를 나타내는 블록도이다.

도 14를 참조하면, 검출 회로(200C)는 도 3의 검출 회로(200)에 비해 경고 메시지 생성부(250)를 더 포함할 수 있다. 일 실시예에서, 검출 회로(200C)는 PDIC의 일부로 구현될 수 있다. 도 3 내지 도 13을 참조하여 상술된 실시예들은 본 실시예에 적용될 수 있고, 중복된 설명은 생략하기로 한다.

경고 메시지 생성부(250)는 이물질 검출 블록(240)으로부터 검출 신호(DS)를 수신할 수 있고, 수신한 검출 신호(DS)에 기초하여 사용자에게 커넥터 상에 이물질이 존재함을 알리는 이물질 경고 메시지를 생성할 수 있다. 일 실시예에서, 경고 메시지 생성부(250)는 사용자가 인식할 수 있는 시각적 신호, 청각적 신호 또는 진동으로 구현될 수 있고, 전자 장치의 디스플레이, 스피커 등을 통해 사용자에게 제공될 수 있다. 또한, 경고 메시지 생성부(250)는 복수의 핀들 중 VBUS 핀에 제공되는 전압 또는 전류를 제한할 수 있다.

도 15는 본 개시의 일 실시예에 따른 검출 회로(400)를 나타내는 블록도이다.

도 15를 참조하면, 검출 회로(400)는 선택 블록(410), 전압 신호 생성 회로(420), 변환 회로(430) 및 이물질 검출 블록(440)을 포함할 수 있다. VBUS 핀(A4)은 전압 신호 생성 회로(420)와 연결될 수 있고, 전압 신호 생성 회로(420)는 VBUS 핀(A4)으로부터 제1 입력(IN1)를 수신할 수 있다. 선택 블록(410)은 복수의 핀들(PN') 중 하나의 핀을 선택할 수 있고, 전압 신호 생성 회로(420)는 선택 블록(410)에서 선택된 핀으로부터 제2 입력(IN2)을 수신할 수 있다. 예를 들어, 복수의 핀들(PN')은 CC1 핀(A5), CC2 핀(B5), SBU1 핀(A8), SBU2 핀(B8), DP 핀(A6), DM 핀(A7), 및 GND 핀(A1)일 수 있으나, 본 발명은 이에 한정되지 않는다.

전압 신호 생성 회로(420)는 제1 및 제2 입력들(IN1, IN2)을 수신하고, 수신한 제1 및 제2 입력들(IN1, IN2)에 대응하는 제1 및 제2 전압 신호들(IN1a, IN2a)를 생성할 수 있다. 구체적으로, 전압 신호 생성 회로(420)는 연결 회로(421) 및 풀다운 회로(422)를 포함할 수 있다. 전압 신호 생성 회로(420)의 구성에 대해서는 도 16을 참조하여 상술하기로 한다.

변환 회로(430)는 제1 및 제2 전압 신호들(IN1a, IN2a)을 수신하고, 수신한 제1 및 제2 전압 신호들(IN1a, IN2a)에 대해 ADC를 수행함으로써 제1 및 제2 디지털 신호들(IN1d, IN2d)을 생성할 수 있다. 이물질 검출 블록(440)은 제1 및 제2 디지털 신호들(IN1d, IN2d)에 기초하여 VBUS 핀(A4)과 선택된 핀 사이의 임피던스를 계산할 수 있다. 또한, 이물질 검출 블록(440)은 계산된 임피던스에 기초하여 커넥터 상의 이물질 존재 여부를 나타내는 검출 신호(DS)를 생성할 수 있다. 일부 실시예들에서, 검출 회로(400)는 도 14에 예시된 바와 같이, 경고 메시지 생성부를 더 포함할 수도 있다.

도 16은 본 개시의 일 실시예에 따라, 도 15의 검출 회로(400)를 나타내는 회로도이다.

도 16을 참조하면, 검출 회로(400)는 VBUS 핀(A4) 및 복수의 핀들(PN)에 전기적으로 연결될 수 있다. 일 예에서, 복수의 핀들(PN)은 CC1 핀(A5), CC2 핀(B8), SBU1 핀(A8), SBU2 핀(B5), DP 핀(A6), DM 핀(A7) 및 GND 핀(A1)일 수 있다. 다른 예에서, 복수의 핀들(PN)은 CC1 핀(A5), CC2 핀(B8), SBU1 핀(A8), SBU2 핀(B5), DP 핀(A6), DM 핀(A7), VBUS 핀(A9) 및 GND 핀(A1)일 수 있다. 그러나, 이는 본 개시의 일 실시예에 불과하고, 실시예들에 따라 검출 회로(400)에 연결되는 핀들(PN)의 종류 및 개수는 다양하게 변경될 수 있다. 또한, 일부 실시예들에서, 검출 회로(400)는 VBUS 핀(A4) 이외의 다른 핀에 고정적으로 연결될 수도 있다.

선택 회로(410)는 하나의 선택기(410)로 구현될 수 있다. 선택기(410)는 입력 선택 신호(INSEL)에 따라 복수의 핀들(PN) 중 하나를 선택할 수 있고, 선택된 핀으로부터 제2 입력(IN2)을 출력할 수 있다. 일 실시예에서, 선택기(410)는 멀티플렉서로 구현될 수 있다. 일 실시예에서, 입력 선택 신호(INSEL)는 3비트 디지털 신호일 수 있다. 이와 같이, 검출 회로(400)는 복수의 핀들 제1 및 제2 핀들을 선택하되, 제1 핀은 고정된 핀, 예를 들어, VBUS 핀(A4)이고, 제2 핀은 가변 핀일 수 있다.

연결 회로(421)는 제5 저항(R5)과 제1 연결 선택 스위치(SW5)를 포함할 수 있다. 제5 저항(R5)과 제1 연결 선택 스위치(SW5)는 제1 및 제2 노드들(ND1, ND2)의 사이에 배치되고, 서로 직렬로 연결될 수 있다. 제1 연결 선택 스위치(SW5)는 제1 연결 선택 신호(SEL1)에 따라 온/오프될 수 있다. 풀다운 회로(422)는 접지 전압 단자(VSSA)에 연결된 제4 저항(R4) 및 제2 풀다운 선택 스위치(SW4)를 포함할 수 있다. 제2 풀다운 선택 스위치(SW4)는 제2 풀다운 선택 신호(PD2)에 따라 제4 저항(R4)을 제2 노드(ND2)에 연결시킬 수 있다.

변환 회로(430)는 제1 및 제2 ADC들(431, 432)을 포함할 수 있다. 제1 ADC(431)는 제1 노드(ND1)의 제1 전압 신호(ID1a)를 수신하고, 수신한 제1 전압 신호(ID1a)에 대해 ADC를 수행함으로써 제1 디지털 신호(ID1d)를 생성할 수 있다. 제2 ADC(432)는 제2 노드(ND2)의 제2 전압 신호(ID1b)를 수신하고, 수신한 제2 전압 신호(ID2a)에 대해 ADC를 수행함으로써 제2 디지털 신호(ID2d)를 생성할 수 있다.

도 17은 본 개시의 일 실시예에 따른 전자 장치(10a)를 나타내는 블록도이다.

도 17을 참조하면, 전자 장치(10a)는 커넥터(100) 및 PDIC(500)를 포함할 수 있고, PDIC(500)는 검출 회로(200), 컨트롤러(260) 및 메모리(270)를 포함할 수 있다. 커넥터(100) 및 검출 회로(200)는 도 1의 커넥터(100) 및 검출 회로(200)에 대응할 수 있고, 도 1 내지 도 16을 참조하여 상술된 내용은 본 실시예에도 적용될 수 있다.

일 실시예에서, 컨트롤러(260)는 제1 및 제2 입력 선택 신호들(INSEL1, INSEL2), 제1 및 제2 소스 선택 신호들(SRC1, SRC2), 제1 및 제2 싱크 선택 신호들(SNK1, SNK2), 제1 및 제2 풀업 선택 신호들(PU1, PU2), 제1 및 제2 풀다운 선택 신호들(PD1, PD2), 및 제1 및 제2 연결 선택 신호들(SEL1, SEL2)를 생성할 수 있다. 일 실시예에서, 이물질 검출 블록(240)은 컨트롤러(260)의 일부로 구현될 수 있다. 일 실시예에서, 메모리(270)는 이물질 검출 블록(240)의 동작을 제어하기 위한 펌웨어를 저장할 수 있다. 일 실시예에서, 메모리(270)는 커넥터(100)에 이물질이 존재하는 경우 이물질 경고 메시지를 생성하거나 커넥터(100) 상의 복수의 핀들 중 VBUS 핀에 제공되는 전압 또는 전류를 제한하기 위한 펌웨어를 저장할 수 있다. 일 실시예에서, 컨트롤러(260) 및 메모리(270)는 MCU로 구현될 수도 있다.

도 18은 본 개시의 일 실시예에 따른 전자 장치(10b)를 나타내는 블록도이다.

도 18을 참조하면, 전자 장치(10b)는 커넥터(100), PDIC(500), AP(300), IF-PMIC(600) 및 PMIC(700)를 포함할 수 있다. 커넥터(100) 및 PDIC(500)는 도 17의 커넥터(100) 및 PDIC(500)에 대응할 수 있고, 도 1 내지 도 17을 참조하여 상술된 내용은 본 실시예에도 적용될 수 있다. 일 실시예에서, PDIC(500) 또는 AP(300)는 VBUS 핀의 승압을 제한하는 제어 신호를 IF-PMIC(600)에 제공할 수 있고, IF-PMIC(600)는 제어 신호에 응답하여 VBUS 핀에 제공되는 전압 또는 전류를 제어할 수 있다.

도 19는 본 개시의 일 실시예에 따른 전자 장치의 이물질 검출 방법을 나타내는 흐름도이다.

도 19를 참조하면, 본 실시예에 따른 전자 장치의 이물질 검출 방법은 전자 장치의 커넥터 상에 존재하는 이물질에 의해 커넥터 상의 복수의 핀들 중 일부가 오픈 또는 단락되는 경우를 검출하는 방법이며, 예를 들어, 도 1의 전자 장치(10)또는 도 17의 전자 장치(10a)에서 시계열적으로 수행되는 단계들을 포함할 수 있다. 도 1 내지 도 18을 참조하여 상술된 내용은 본 실시예에도 적용될 수 있고, 중복된 설명은 생략하기로 한다.

단계 S110에서, 이물질 검출 동작을 수행한다. 일 실시예에서, 이물질 검출 동작은 커넥터 상의 복수의 핀들 중 제1 및 제2 핀들을 선택하고, 선택된 제1 및 제2 핀들 사이의 핀-투-핀 임피던스를 측정하는 동작을 지칭할 수 있다. 일 실시예에서, 이물질 검출 동작을 측정된 핀-투-핀 임피던스에 기초하여 이물질 존재 여부를 판단하는 동작을 더 포함할 수 있다. 예를 들어, 검출 회로(200)는 이물질 검출 동작을 수행할 수 있다. 이물질 검출 동작에 대해서는 도 20을 참조하여 더욱 상세하게 설명하기로 한다.

단계 S120에서, 커넥터 상에서 이물질이 검출되었는지 여부를 판단한다. 예를 들어, 이물질 검출 블록(240)에서 출력된 검출 신호(DS)에 기초하여 이물질이 검출되었는지 여부를 판단할 수 있다. 판단 결과, 커넥터 상에서 이물질이 검출된 경우 단계 S130을 수행하고, 그렇지 않으면 단계 S160을 수행한다.

단계 S130에서, 이물질 경고 메시지를 생성한다. 예를 들어, 이물질 경고 메시지는 사용자가 인식할 수 있는 시각적 신호, 청각적 신호 또는 진동으로 구현될 수 있고, 전자 장치(10)의 디스플레이, 스피커 등을 통해 사용자에게 제공될 수 있다. 일 실시예에서, 이물질 검출 블록(240) 또는 AP(300)는 이물질 경고 메시지를 생성할 수 있다.

단계 S140에서, 전자 장치가 케이블을 통해 외부의 전자 장치에 접속(attach)되었는지 판단한다. 예를 들어, 검출 회로(200) 또는 PDIC(500)는 복수의 핀들에 인가되는 전압 레벨을 기초로 접속 여부를 판단할 수 있다. 판단 결과, 접속된 경우 단계 S150을 수행하고, 그렇지 않으면 단계 S160을 수행한다.

단계 S150에서, VBUS 핀에 인가되는 VBUS 전압의 승압을 제한한다. 일 실시예에서, VBUS 핀에 인가되는 전압 레벨 또는 전류 레벨을 감소시킬 수 있다. 일 실시예에서, VBUS 핀에 인가되는 VBUS의 공급을 차단할 수 있다. 예를 들어, 검출 회로(200) 또는 PDIC(500), 또는 AP(300)는 IF-PMIC(600)에 VBUS 전압의 승압을 제한하는 제어 신호를 제공할 수 있고, IF-PMIC(600)는 제어 신호에 응답하여 VBUS 핀에 제공되는 전압 또는 전류를 제어할 수 있다.

단계 S160에서, 전자 장치가 케이블을 통해 외부의 전자 장치에 접속되었는지 판단한다. 판단 결과, 접속된 경우 단계 S170을 수행하고, 그렇지 않으면 단계 S180을 수행한다. 단계 S170에서, 전자 장치(10)는 케이블을 통해 외부의 전자 장치와 정상적으로 통신을 수행하거나 전력을 송수신할 수 있다. 단계 S180에서, 이물질 검출 시간인지 판단한다. 예를 들어, 검출 회로(200) 또는 PDIC(500)는 미리 결정된 이물질 검출 주기에 따라 이물질 검출 동작을 수행할 수 있다. 판단 결과, 이물질 검출 시간인 경우 단계 S110을 수행하고, 그렇지 않은 경우 단계 S170을 수행한다.

도 20은 본 개시의 일 실시예에 따른 임피던스를 측정하는 방법을 나타내는 흐름도이다.

도 20을 참조하면, 본 실시예에 따른 임피던스를 측정하는 방법은 전자 장치의 커넥터 상의 복수의 핀들 사이의 임피던스를 측정하는 방법일 수 있고, 예를 들어, 도 19의 단계 S110의 일 구현 예에 대응할 수 있다. 또한, 본 실시예에 따른 임피던스 측정 방법은 도 1의 검출 회로(200)에서 시계열적으로 수행될 수 있고, 도 1 내지 도 19를 참조하여 상술된 실시예들은 본 실시예에도 적용될 수 있다.

단계 S210에서, 복수의 핀들 중 제1 및 제2 핀들을 선택한다. 일 실시예에서, 선택 회로(210)는 복수의 핀들 중 제1 및 제2 핀들을 선택할 수 있다. 그러나, 본 개시는 이에 한정되지 않으며, 일부 실시예들에서, 제1 핀은 미리 결정되어 고정될 수 있고, 선택 회로(410)는 복수의 핀들 중 하나를 제2 핀으로 선택할 수 있다. 나아가, 일부 실시예들에서, 복수의 핀들 중 세 개 이상의 핀들을 선택할 수도 있다.

단계 S220에서, 제1 및 제2 핀들에 각각 대응하는 제1 및 제2 아날로그 신호들을 생성한다. 예를 들어, 제1 아날로그 신호는 제1 핀에 연결된 제1 노드의 제1 전압 신호에 대응할 수 있고, 제2 아날로그 신호는 제2 핀에 연결된 제2 노드의 제2 전압 신호에 대응할 수 있다. 단계 S230에서, 제1 및 제2 아날로그 신호들을 각각 제1 및 제2 디지털 신호들로 변환한다. 단계 S240에서, 제1 및 제2 디지털 신호들을 기초로 커넥터 상의 이물질 존재 여부를 나타내는 검출 신호를 생성한다.

이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims

복수의 핀들을 포함하는 커넥터; 및
검출 회로를 포함하고,
상기 검출 회로는,
상기 복수의 핀들 중 제1 핀 및 제2 핀을 선택하는 선택 회로;
상기 제1 핀에 연결된 제1 노드 및 상기 제2 핀에 연결된 제2 노드에 전원 전압을 제공하는 풀업 회로;
상기 제1 노드 및 상기 제2 노드에 접지 전압을 제공하는 풀다운 회로; 및
상기 제1 노드와 상기 제2 노드 사이의 저항을 포함하는 연결 회로를 포함하고,
상기 검출 회로는,
상기 풀업 회로 및 상기 풀다운 회로 중 적어도 하나와 상기 연결 회로의 연결을 제어함으로써 상기 제1 핀과 상기 제2 핀 사이의 임피던스를 측정하며, 측정된 상기 임피던스에 기초하여 상기 커넥터 상의 이물질 존재 여부를 나타내는 검출 신호를 생성하는 것을 특징으로 하는 전자 장치.
제1항에 있어서,
상기 커넥터는 USB 타입-C(Type-C) 케이블과 연결 가능하고,
상기 커넥터는 USB 타입-C 리셉터클(receptacle) 및 USB 타입-C 플러그 중 적어도 하나인 것을 특징으로 하는 전자 장치.
제1항에 있어서,
상기 검출 회로로부터 상기 검출 신호를 수신하고, 수신한 상기 검출 신호에 기초하여 이물질 경고 메시지를 생성하거나 상기 복수의 핀들 중 VBUS 핀에 제공되는 전압 또는 전류를 제한하도록 구성된 어플리케이션 프로세서를 더 포함하는 것을 특징으로 하는 전자 장치.
제1항에 있어서,
상기 검출 회로는, 상기 커넥터에 이물질이 존재하는 경우 이물질 경고 메시지를 생성하거나 상기 복수의 핀들 중 VBUS 핀에 제공되는 전압 또는 전류를 제한하도록 더 구성된 것을 특징으로 하는 전자 장치.
제1항에 있어서,
상기 선택 회로는,
상기 복수의 핀들 중 상기 제1 핀을 선택하도록 구성된 제1 선택기; 및
상기 복수의 핀들 중 상기 제2 핀을 선택하도록 구성된 제2 선택기를 포함하는 것을 특징으로 하는 전자 장치.
제1항에 있어서,
상기 검출 회로는, 상기 제1 핀의 상태에 따른 제1 전압 신호 및 상기 제2 핀의 상태에 따른 제2 전압 신호에 대해 아날로그-투-디지털 변환을 수행함으로써 제1 및 제2 디지털 신호들을 생성하는 변환 회로를 더 포함하는 것을 특징으로 하는 전자 장치.
제6항에 있어서,
상기 검출 회로는, 상기 제1 및 제2 디지털 신호들을 기초로 상기 임피던스를 측정하는 이물질 검출 블록을 더 포함하는 것을 특징으로 하는 전자 장치.
제1항에 있어서,
상기 풀업 회로는 제1 및 제2 풀업 선택 신호들에 응답하여 전원 전압 단자와 연결되고,
상기 풀다운 회로는 제1 및 제2 풀다운 선택 신호들에 응답하여 접지 전압 단자와 연결되는 것을 특징으로 하는 전자 장치.
제8항에 있어서,
상기 연결 회로는,
상기 저항과 직렬로 연결된 제1 스위치; 및
상기 제1 노드와 상기 제2 노드 사이에 배치되고, 상기 저항 및 상기 제1 스위치와 병렬로 연결되는 제2 스위치를 더 포함하는 것을 특징으로 하는 전자 장치.
제8항에 있어서,
상기 풀업 회로는,
상기 전원 전압 단자에 각각 연결된 제1 전류 소스 및 제1 저항 중 적어도 하나;
상기 접지 전압 단자에 각각 연결된 제2 전류 소스 및 제2 저항 중 적어도 하나;
상기 제1 전류 소스 및 상기 제1 저항 중 하나와 상기 제1 노드 사이에 배치되고, 상기 제1 풀업 선택 신호에 따라 온/오프되는 제1 풀업 스위치; 및
상기 제2 전류 소스 및 상기 제2 저항 중 하나와 상기 제2 노드 사이에 배치되고, 상기 제2 풀업 선택 신호에 따라 온/오프되는 제2 풀업 스위치를 포함하는 것을 특징으로 하는 전자 장치.
제8항에 있어서,
상기 풀다운 회로는,
상기 전원 전압 단자에 각각 연결된 제1 전류 소스 및 제1 저항 중 적어도 하나;
상기 접지 전압 단자에 각각 연결된 제2 전류 소스 및 제2 저항 중 적어도 하나;
상기 제1 전류 소스 및 상기 제1 저항 중 하나와 상기 제1 노드 사이에 배치되고, 상기 제1 풀다운 선택 신호에 따라 온/오프되는 제1 풀다운 스위치; 및
상기 제2 전류 소스 및 상기 제2 저항 중 하나와 상기 제2 노드 사이에 배치되고, 상기 제2 풀다운 선택 신호에 따라 온/오프되는 제2 풀다운 스위치를 포함하는 것을 특징으로 하는 전자 장치.
제1항에 있어서,
상기 검출 회로는, 상기 연결 회로의 양단 전압을 기초로 상기 임피던스를 측정하도록 구성된 것을 특징으로 하는 전자 장치.
제1항에 있어서,
상기 풀다운 회로는, 상기 제2 노드와 접지 전압 단자 사이의 제2 저항을 포함하고,
상기 검출 회로는,
제1 노드의 제1 전압 신호를 제1 디지털 신호로 변환하는 제1 ADC(Analog-to-Digital Converter);
제2 노드의 제2 전압 신호를 제2 디지털 신호로 변환하는 제2 ADC; 및
상기 제1 및 제2 디지털 신호들에 기초하여 상기 임피던스를 계산함으로써 상기 검출 신호를 생성하는 이물질 검출 블록을 더 포함하는 것을 특징으로 하는 전자 장치.
제1항에 있어서,
상기 검출 회로는, 상기 제1 핀과 접지 전압 단자 사이의 제1 임피던스를 측정하고, 상기 제2 핀과 상기 접지 전압 단자 사이의 제2 임피던스를 측정하고, 측정된 상기 제1 임피던스 및 상기 제2 임피던스를 기초로 상기 이물질이 존재하는지 검출하도록 더 구성된 것을 특징으로 하는 전자 장치.
제1항에 있어서,
상기 풀업 회로는, 상기 제1 노드와 전원 전압 단자 사이의 제1 저항, 및 상기 제2 노드와 상기 전원 전압 단자 사이의 제2 저항을 포함하고,
상기 검출 회로는,
상기 제1 노드의 제1 전압 신호를 제1 디지털 신호로 변환하는 제1 ADC;
상기 제2 노드의 제2 전압 신호를 제2 디지털 신호로 변환하는 제2 ADC;
상기 제1 및 제2 디지털 신호들에 기초하여 상기 제1 핀과 상기 제2 핀의 오픈 여부를 검출함으로써 상기 검출 신호를 생성하는 이물질 검출 블록을 더 포함하는 것을 특징으로 하는 전자 장치.
제1항에 있어서,
상기 풀업 회로는, 상기 제1 노드와 전원 전압 단자 사이의 제1 저항, 및 상기 제2 노드와 상기 전원 전압 단자 사이의 제2 저항을 포함하고,
상기 풀다운 회로는, 상기 제1 노드와 접지 전압 단자 사이의 제3 저항, 및 상기 제2 노드와 상기 접지 전압 단자 사이의 제4 저항을 포함하고,
상기 검출 회로는,
상기 제1 노드의 제1 전압 신호를 제1 디지털 신호로 변환하는 제1 ADC;
상기 제2 노드의 제2 전압 신호를 제2 디지털 신호로 변환하는 제2 ADC; 및
상기 제1 및 제2 디지털 신호들에 기초하여 상기 제1 핀과 상기 제2 핀의 오픈 여부를 검출함으로써 상기 검출 신호를 생성하는 이물질 검출 블록을 더 포함하는 것을 특징으로 하는 전자 장치.
제1항에 있어서,
상기 풀업 회로는, 상기 제1 노드와 전원 전압 단자 사이의 제1 전류 소스, 및 상기 제2 노드와 상기 전원 전압 단자 사이의 제2 전류 소스를 포함하고,
상기 풀다운 회로는, 상기 제1 노드와 접지 전압 단자 사이의 제3 저항, 및 상기 제2 노드와 상기 접지 전압 단자 사이의 제4 저항을 포함하고,
상기 검출 회로는,
상기 제1 노드의 제1 전압 신호를 제1 디지털 신호로 변환하는 제1 ADC;
상기 제2 노드의 제2 전압 신호를 제2 디지털 신호로 변환하는 제2 ADC; 및
상기 제1 및 제2 디지털 신호들을 기초로 상기 제1 핀과 상기 제2 핀의 누설 전류를 측정함으로써 상기 검출 신호를 생성하는 이물질 검출 블록을 더 포함하는 것을 특징으로 하는 전자 장치.
제1항에 있어서,
상기 검출 회로는, 상기 제1 핀의 제1 전압 레벨 및 상기 제2 핀의 제2 전압 레벨을 측정하고, 측정된 상기 제1 전압 레벨 및 상기 제2 전압 레벨을 기초로 상기 검출 신호를 생성하는 것을 특징으로 하는 전자 장치.
복수의 핀들을 포함하는 커넥터; 및
상기 커넥터 상의 이물질 존재 여부를 나타내는 검출 신호를 생성하도록 구성된 PDIC(Power Delivery Integrated Circuit)를 포함하고,
상기 PDIC는,
상기 복수의 핀들 중 제1 핀 및 제2 핀을 선택하도록 구성된 선택 회로;
상기 제1 핀에 연결된 제1 노드 및 상기 제2 핀에 연결된 제2 노드에 전원 전압을 제공하도록 구성된 풀업 회로;
상기 제1 노드 및 상기 제2 노드에 접지 전압을 제공하도록 구성된 풀다운 회로;
상기 제1 노드와 상기 제2 노드 사이의 저항을 포함하는 연결 회로;
상기 제1 노드의 제1 전압 신호와 상기 제2 노드의 제2 전압 신호에 기초하여 상기 검출 신호를 생성하도록 구성된 이물질 검출 블록을 포함하는 전자 장치.
전자 장치의 이물질 검출 방법으로서,
커넥터에 포함된 복수의 핀들 중에서 제1 핀 및 제2 핀을 선택하는 단계;
풀업 회로 및 풀다운 회로 중 적어도 하나와 연결 회로의 연결을 제어함으로써, 선택된 상기 제1 핀 및 상기 제2 핀 사이의 임피던스를 측정하는 단계;
측정된 상기 임피던스에 기초하여 상기 커넥터 상의 이물질 존재 여부를 나타내는 검출 신호를 생성하는 단계; 및
생성된 상기 검출 신호에 따라 이물질 경고 메시지를 제공하는 단계를 포함하고,
상기 풀업 회로는, 상기 제1 핀에 연결된 제1 노드 및 상기 제2 핀에 연결된 제2 노드에 전원 전압을 제공하며,
상기 풀다운 회로는, 상기 제1 노드 및 상기 제2 노드에 접지 전압을 제공하고,
상기 연결 회로는, 상기 제1 노드와 상기 제2 노드 사이의 저항을 포함하는 방법.