JPH06125272A - アナログ入力装置 - Google Patents
アナログ入力装置Info
- Publication number
- JPH06125272A JPH06125272A JP27275192A JP27275192A JPH06125272A JP H06125272 A JPH06125272 A JP H06125272A JP 27275192 A JP27275192 A JP 27275192A JP 27275192 A JP27275192 A JP 27275192A JP H06125272 A JPH06125272 A JP H06125272A
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- reference signal
- analog input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【構成】 アナログ入力の校正を自動的かつ高精度に行
うことができるアナログ入力装置を得る。 【効果】 基準信号発生回路を有するアナログ入力回路
14、アナログ入力信号と基準信号の切換えを行うディジ
タル出力回路４、基準信号を発生し基準信号を調整する
基準信号調整装置15、校正要求時に入力するスイッチ入
力のためのディジタル入力回路12を備える。
うことができるアナログ入力装置を得る。 【効果】 基準信号発生回路を有するアナログ入力回路
14、アナログ入力信号と基準信号の切換えを行うディジ
タル出力回路４、基準信号を発生し基準信号を調整する
基準信号調整装置15、校正要求時に入力するスイッチ入
力のためのディジタル入力回路12を備える。
Description
【０００１】
【産業上の利用分野】この発明は、ディジタル制御装置
におけるアナログ入力装置に関し、特にアナログ入力装
置の自動校正に係わるものである。
におけるアナログ入力装置に関し、特にアナログ入力装
置の自動校正に係わるものである。
【０００２】
【従来の技術】図３は、例えば特開昭６０−５４５２７
号公報に示された従来のＡ／Ｄ変換装置を示すブロック
図である。図において、１はＣＰＵ、２はＲＯＭ、３は
ＲＡＭ、上記ＲＯＭ１とＲＡＭ３はＣＰＵ１と並列に接
続されている。４はＣＰＵ１と接続されたディジタル出
力回路、５は表示回路、６はＡ／Ｄ変換回路、７は増幅
回路、８はアナログ入力回路で、上記増幅回路７ととも
にＡ／Ｄ変換回路６と直列に従属接続されている。９は
Ｄ／Ａ変換回路、10はＤ／Ａ変換回路９と接続された定
電流出力回路、11はスイッチ入力回路、12はディジタル
入力回路である。なお、表示回路５，Ａ／Ｄ変換回路
６，Ｄ／Ａ変換回路９，スイッチ入力回路11，ディジタ
ル入力回路12は、それぞれＣＰＵ１と並列に接続されて
いる。
号公報に示された従来のＡ／Ｄ変換装置を示すブロック
図である。図において、１はＣＰＵ、２はＲＯＭ、３は
ＲＡＭ、上記ＲＯＭ１とＲＡＭ３はＣＰＵ１と並列に接
続されている。４はＣＰＵ１と接続されたディジタル出
力回路、５は表示回路、６はＡ／Ｄ変換回路、７は増幅
回路、８はアナログ入力回路で、上記増幅回路７ととも
にＡ／Ｄ変換回路６と直列に従属接続されている。９は
Ｄ／Ａ変換回路、10はＤ／Ａ変換回路９と接続された定
電流出力回路、11はスイッチ入力回路、12はディジタル
入力回路である。なお、表示回路５，Ａ／Ｄ変換回路
６，Ｄ／Ａ変換回路９，スイッチ入力回路11，ディジタ
ル入力回路12は、それぞれＣＰＵ１と並列に接続されて
いる。
【０００３】次に動作について説明する。スイッチ入力
回路11で校正モードとし、低基準入力をアナログ入力回
路８から入力して増幅器７，Ａ／Ｄ変換器６によりディ
ジタル値を得て表示し、スイッチ入力回路11により値を
設定してＲＡＭ３に記憶させるとともに、高基準入力値
も同様にしてＲＡＭ３に記憶させ、校正データをＣＰＵ
１で演算により得てこれをＲＡＭ３に登録しておき、測
定モードの時は校正データに基づいて校正処理を行うよ
うにしている。
回路11で校正モードとし、低基準入力をアナログ入力回
路８から入力して増幅器７，Ａ／Ｄ変換器６によりディ
ジタル値を得て表示し、スイッチ入力回路11により値を
設定してＲＡＭ３に記憶させるとともに、高基準入力値
も同様にしてＲＡＭ３に記憶させ、校正データをＣＰＵ
１で演算により得てこれをＲＡＭ３に登録しておき、測
定モードの時は校正データに基づいて校正処理を行うよ
うにしている。
【０００４】
【発明が解決しようとする課題】従来のＡ／Ｄ変換装置
は、以上のようにスイッチ入力回路11により値を設定す
るように構成されているので、手動により基準信号を入
力する操作が必要で、校正ミスが発生しやすく、校正に
時間がかかるという問題点があった。
は、以上のようにスイッチ入力回路11により値を設定す
るように構成されているので、手動により基準信号を入
力する操作が必要で、校正ミスが発生しやすく、校正に
時間がかかるという問題点があった。
【０００５】この発明は、上記のような問題点を解消す
るためになされたもので、自動的かつ短時間でアナログ
入力回路の校正が行えるアナログ入力装置を得ることを
目的とする。
るためになされたもので、自動的かつ短時間でアナログ
入力回路の校正が行えるアナログ入力装置を得ることを
目的とする。
【０００６】
【課題を解決するための手段】この発明に係わるアナロ
グ入力装置は、基準信号発生回路を有するアナログ入力
回路と、アナログ入力信号と基準信号の切換えを行うデ
ィジタル出力回路と、基準信号を発生し基準信号を調整
する基準信号調整装置と、校正要求時に入力するスイッ
チ入力のためのディジタル入力回路を備えたものであ
る。
グ入力装置は、基準信号発生回路を有するアナログ入力
回路と、アナログ入力信号と基準信号の切換えを行うデ
ィジタル出力回路と、基準信号を発生し基準信号を調整
する基準信号調整装置と、校正要求時に入力するスイッ
チ入力のためのディジタル入力回路を備えたものであ
る。
【０００７】
【作用】この発明によるアナログ入力装置のディジタル
入力回路は、スイッチ入力により基準信号を切換える。
入力回路は、スイッチ入力により基準信号を切換える。
【０００８】
実施例１．以下、この発明の実施例を図について説明す
る。図１はこの発明の実施例１によるアナログ入力装置
を示すブロック図である。図において、１はＣＰＵ、２
はＲＯＭ、３はＲＡＭで、ＲＯＭ２とともにＣＰＵ１と
それぞれ並列に接続されている。４は基準信号の切換え
を行うディジタル出力回路、６はＡ／Ｄ変換回路、12は
スイッチ入力を行うディジタル入力回路、13はアナログ
入力信号と基準信号を切換えるアナログ入力切換え回路
で、上記Ａ／Ｄ変換回路６とアナログ入力切換え回路７
でアナログ入力回路14が形成される。15は基準信号の発
生及び調整を行う基準信号調整装置である。そして、上
記４，12，14，15が並列に接続されたものがＣＰＵ１と
接続されている。
る。図１はこの発明の実施例１によるアナログ入力装置
を示すブロック図である。図において、１はＣＰＵ、２
はＲＯＭ、３はＲＡＭで、ＲＯＭ２とともにＣＰＵ１と
それぞれ並列に接続されている。４は基準信号の切換え
を行うディジタル出力回路、６はＡ／Ｄ変換回路、12は
スイッチ入力を行うディジタル入力回路、13はアナログ
入力信号と基準信号を切換えるアナログ入力切換え回路
で、上記Ａ／Ｄ変換回路６とアナログ入力切換え回路７
でアナログ入力回路14が形成される。15は基準信号の発
生及び調整を行う基準信号調整装置である。そして、上
記４，12，14，15が並列に接続されたものがＣＰＵ１と
接続されている。
【０００９】次に動作について説明する。図２に示すア
ナログ入力装置の回路図において、基準信号調整装置15
で規定値になるように高基準信号を調整したのち、ディ
ジタル入力回路12へのスイッチ入力を行う、入力を受付
けるとディジタル出力回路４で、アナログ入力回路14の
入力信号を、アナログ入力切換え回路13で零位基準信号
に切換え、Ａ／Ｄ変換回路６を経由して入力し、理論基
準信号との差を校正データとしてＲＡＭ３に保持する。
次に、アナログ入力回路14の入力信号を、アナログ入力
切換え回路13で高基準信号に切換え、ＣＰＵ１でＲＡＭ
３に記憶した入力値と、理論高基準信号と、ＲＡＭ３の
保持したデータとにより校正データを演算し、これもＲ
ＡＭ３に保持する。プロセス値入力時、入力信号は校正
データに基づいて校正され、制御演算に用いられる。な
お、上記処理後は、直ちに通常入力状態に復帰する。
ナログ入力装置の回路図において、基準信号調整装置15
で規定値になるように高基準信号を調整したのち、ディ
ジタル入力回路12へのスイッチ入力を行う、入力を受付
けるとディジタル出力回路４で、アナログ入力回路14の
入力信号を、アナログ入力切換え回路13で零位基準信号
に切換え、Ａ／Ｄ変換回路６を経由して入力し、理論基
準信号との差を校正データとしてＲＡＭ３に保持する。
次に、アナログ入力回路14の入力信号を、アナログ入力
切換え回路13で高基準信号に切換え、ＣＰＵ１でＲＡＭ
３に記憶した入力値と、理論高基準信号と、ＲＡＭ３の
保持したデータとにより校正データを演算し、これもＲ
ＡＭ３に保持する。プロセス値入力時、入力信号は校正
データに基づいて校正され、制御演算に用いられる。な
お、上記処理後は、直ちに通常入力状態に復帰する。
【００１０】
【発明の効果】以上のようにこの発明によれば、基準信
号発生回路を有するアナログ入力回路、アナログ入力信
号と基準信号の切換えを行うディジタル出力回路、基準
信号を発生し基準信号を調整する基準信号調整装置、校
正要求時に入力するスイッチ入力のためのディジタル入
力回路を備えた構成としたので、アナログ入力の校正を
自動で行うことができ、基準信号調整装置を設けて校正
を行うので、精度が高く誤りのない校正を行うことがで
きるという効果が得られる。
号発生回路を有するアナログ入力回路、アナログ入力信
号と基準信号の切換えを行うディジタル出力回路、基準
信号を発生し基準信号を調整する基準信号調整装置、校
正要求時に入力するスイッチ入力のためのディジタル入
力回路を備えた構成としたので、アナログ入力の校正を
自動で行うことができ、基準信号調整装置を設けて校正
を行うので、精度が高く誤りのない校正を行うことがで
きるという効果が得られる。
【図１】この発明の実施例１にアナログ入力装置を示す
ブロック図である。
ブロック図である。
【図２】図１のアナログ入力装置の回路図である。
【図３】従来のアナログ入力装置を示すブロック図であ
る。
る。
４ ディジタル出力回路 12 ディジタル入力回路 14 アナログ入力回路 15 基準信号調整装置
Claims (1)
- 【請求項１】 プロセス信号入力全点に共通した基準信
号を発生する基準信号発生装置と、Ａ／Ｄ変換を行うア
ナログ入力回路を有し、アナログ入力信号と上記基準信
号の切換えを行うアナログ入力装置において、上記アナ
ログ入力信号を上記アナログ入力回路の入口で基準信号
に切換える基準信号を発生し基準信号を調整する基準信
号調整装置と、校正要求時に入力するスイッチ入力のた
めのディジタル入力回路を備えたことを特徴とするアナ
ログ入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27275192A JPH06125272A (ja) | 1992-10-12 | 1992-10-12 | アナログ入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27275192A JPH06125272A (ja) | 1992-10-12 | 1992-10-12 | アナログ入力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06125272A true JPH06125272A (ja) | 1994-05-06 |
Family
ID=17518251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27275192A Pending JPH06125272A (ja) | 1992-10-12 | 1992-10-12 | アナログ入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06125272A (ja) |
-
1992
- 1992-10-12 JP JP27275192A patent/JPH06125272A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07106881A (ja) | 出力レベル制御回路 | |
| JPH06125272A (ja) | アナログ入力装置 | |
| JPH08122166A (ja) | 温度測定方法および装置 | |
| JP2001174489A (ja) | デジタル電圧計 | |
| JPH04323568A (ja) | アナログ計測回路 | |
| JPH01229596A (ja) | ディジタル制御装置 | |
| JPH0868696A (ja) | 温度測定装置 | |
| JP2624920B2 (ja) | 多現象オシロスコープの垂直増幅器校正装置 | |
| JPH07147518A (ja) | 線形増幅装置 | |
| JPH0613899A (ja) | アナログ／ディジタル変換器の入力校正方法 | |
| JPH0712852A (ja) | 波形生成機能付き波形測定装置 | |
| JPH06314169A (ja) | Ａ／ｄ変換処理方式 | |
| JPS62271103A (ja) | 制御装置 | |
| JPH0552875A (ja) | 交流電圧計測装置 | |
| JPH05322941A (ja) | 交流計測装置の調整方法 | |
| JPS6366606A (ja) | 電流出力回路のキヤリブレ−シヨン方式 | |
| JPH01193653A (ja) | 計測機用電源装置 | |
| JPH10253795A (ja) | 核計装装置の出力調整回路 | |
| JPS62250722A (ja) | デイジタル制御装置 | |
| JPS60247331A (ja) | 標準電圧発生回路 | |
| JPH0219901A (ja) | アナログ出力方法とその装置 | |
| JP2000083318A (ja) | ディジタルリレー | |
| JPH0690270B2 (ja) | Ｉｃテスト用直流源の校正装置 | |
| JPH04286229A (ja) | 電圧監視システム | |
| JPS6385418A (ja) | 圧力発生装置 |