JPH0612343A - メモリ保護回路 - Google Patents
メモリ保護回路Info
- Publication number
- JPH0612343A JPH0612343A JP16791892A JP16791892A JPH0612343A JP H0612343 A JPH0612343 A JP H0612343A JP 16791892 A JP16791892 A JP 16791892A JP 16791892 A JP16791892 A JP 16791892A JP H0612343 A JPH0612343 A JP H0612343A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- memory
- power
- voltage monitoring
- monitoring circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【目的】電気的に書き込み及び消去が可能なメモリを備
える回路において、電源投入時や電源遮断時にメモリの
書き替えが生じることを確実に防止する。 【構成】電源投入時と電源遮断時に電源電圧Ｖｃｃが定
格電圧よりも低く接地電圧よりも高い所定の電圧監視範
囲内にあるときに、前記メモリ１を強制的に読み出し状
態に設定するための電圧監視回路３，５，…を複数備
え、各電圧監視回路３，５，…の電圧監視範囲を一部分
が重なるように異ならせた。 【効果】実質的に電圧監視範囲を広げることができ、電
源投入時や電源遮断時においても確実にメモリ１を読み
出し状態に保持することができ、これにより、電源電圧
の過渡期におけるメモリ１の書き替えを確実に防止する
ことができる。
える回路において、電源投入時や電源遮断時にメモリの
書き替えが生じることを確実に防止する。 【構成】電源投入時と電源遮断時に電源電圧Ｖｃｃが定
格電圧よりも低く接地電圧よりも高い所定の電圧監視範
囲内にあるときに、前記メモリ１を強制的に読み出し状
態に設定するための電圧監視回路３，５，…を複数備
え、各電圧監視回路３，５，…の電圧監視範囲を一部分
が重なるように異ならせた。 【効果】実質的に電圧監視範囲を広げることができ、電
源投入時や電源遮断時においても確実にメモリ１を読み
出し状態に保持することができ、これにより、電源電圧
の過渡期におけるメモリ１の書き替えを確実に防止する
ことができる。
Description
【０００１】
【産業上の利用分野】本発明は、電気的書き込み消去可
能なメモリを用いた回路におけるメモリ保護回路に関す
るものである。
能なメモリを用いた回路におけるメモリ保護回路に関す
るものである。
【０００２】
【従来の技術】従来、電気的に書き込み及び消去が可能
なメモリ（ＥＥＰＲＯＭ）が広く使用されている。この
種のメモリでは、電源投入時と電源遮断時に、メモリが
誤動作しないように、図４に示すようなメモリ保護回路
が使用されている。メモリ１の端子２は、メモリ１を読
み出し状態に設定するためのアウトプット・イネーブル
端子であり、この端子２がＬｏｗレベルのときにメモリ
１は読み出し状態に設定される。このアウトプット・イ
ネーブル端子２には、電圧監視回路３の出力端子４が接
続されている。電圧監視回路３は、電源電圧Ｖｃｃが定
格電圧よりも低い或る範囲内の電圧であるときに、メモ
リ１のアウトプット・イネーブル端子２をＬｏｗレベル
に保持することにより、電源投入時と電源遮断時の過渡
期にメモリ１を読み出し状態に保持し、間違ってデータ
が書き込まれることを防止している。
なメモリ（ＥＥＰＲＯＭ）が広く使用されている。この
種のメモリでは、電源投入時と電源遮断時に、メモリが
誤動作しないように、図４に示すようなメモリ保護回路
が使用されている。メモリ１の端子２は、メモリ１を読
み出し状態に設定するためのアウトプット・イネーブル
端子であり、この端子２がＬｏｗレベルのときにメモリ
１は読み出し状態に設定される。このアウトプット・イ
ネーブル端子２には、電圧監視回路３の出力端子４が接
続されている。電圧監視回路３は、電源電圧Ｖｃｃが定
格電圧よりも低い或る範囲内の電圧であるときに、メモ
リ１のアウトプット・イネーブル端子２をＬｏｗレベル
に保持することにより、電源投入時と電源遮断時の過渡
期にメモリ１を読み出し状態に保持し、間違ってデータ
が書き込まれることを防止している。
【０００３】図５は上記回路の電源投入時の動作を示し
ている。電源が投入されると、電源電圧Ｖｃｃは上昇し
て行く。この電源電圧Ｖｃｃの上昇につれて、電圧監視
回路３の出力端子４の電圧も上昇して行く。電源電圧Ｖ
ｃｃが電圧監視回路３の動作電圧Ｖａに達すると、電圧
監視回路３の出力端子４はＬｏｗレベルとなる。これに
より、メモリ１のアウトプット・イネーブル端子２はＬ
ｏｗレベルとなり、メモリ１は読み出し状態に保持され
る。その後、電源電圧Ｖｃｃが電圧監視回路３の電圧検
出レベルＶｂに達すると、電源電圧Ｖｃｃは十分に上昇
したと判断され、電圧監視回路３の出力端子４はＨｉｇ
ｈレベルとなる。これにより、メモリ１のアウトプット
・イネーブル端子２はＨｉｇｈレベルとなり、メモリ１
は読み出し状態ではなくなる。なお、Ｖｍはメモリ１の
入力信号電圧がＨｉｇｈレベルと判断される最小の電圧
であり、この電圧よりも電源電圧Ｖｃｃが高くなった後
に、電圧監視回路３の出力端子４はＬｏｗレベルからＨ
ｉｇｈレベルに変化するものである。
ている。電源が投入されると、電源電圧Ｖｃｃは上昇し
て行く。この電源電圧Ｖｃｃの上昇につれて、電圧監視
回路３の出力端子４の電圧も上昇して行く。電源電圧Ｖ
ｃｃが電圧監視回路３の動作電圧Ｖａに達すると、電圧
監視回路３の出力端子４はＬｏｗレベルとなる。これに
より、メモリ１のアウトプット・イネーブル端子２はＬ
ｏｗレベルとなり、メモリ１は読み出し状態に保持され
る。その後、電源電圧Ｖｃｃが電圧監視回路３の電圧検
出レベルＶｂに達すると、電源電圧Ｖｃｃは十分に上昇
したと判断され、電圧監視回路３の出力端子４はＨｉｇ
ｈレベルとなる。これにより、メモリ１のアウトプット
・イネーブル端子２はＨｉｇｈレベルとなり、メモリ１
は読み出し状態ではなくなる。なお、Ｖｍはメモリ１の
入力信号電圧がＨｉｇｈレベルと判断される最小の電圧
であり、この電圧よりも電源電圧Ｖｃｃが高くなった後
に、電圧監視回路３の出力端子４はＬｏｗレベルからＨ
ｉｇｈレベルに変化するものである。
【０００４】
【発明が解決しようとする課題】上述の従来例では、電
気的な書き込み及び消去が可能なメモリ１の入力信号電
圧がＨｉｇｈレベルと判断される最小の電圧Ｖｍが、電
圧監視回路３の動作電圧Ｖａよりも高いため、電源投入
時や電源遮断時には、メモリ１を読み出し状態に設定す
るためのアウトプット・イネーブル端子２がＬｏｗレベ
ルとなり、メモリ１を強制的に読み出し状態に設定する
ことにより、ノイズの混入を防止していた。しかしなが
ら、この従来例では、メモリ１の入力信号電圧がＨｉｇ
ｈレベルと判断される最小の電圧Ｖｍが、電圧監視回路
３の動作電圧Ｖａよりも低い場合には、電源投入時や電
源遮断時にメモリの書き替えが起きることがあった。
気的な書き込み及び消去が可能なメモリ１の入力信号電
圧がＨｉｇｈレベルと判断される最小の電圧Ｖｍが、電
圧監視回路３の動作電圧Ｖａよりも高いため、電源投入
時や電源遮断時には、メモリ１を読み出し状態に設定す
るためのアウトプット・イネーブル端子２がＬｏｗレベ
ルとなり、メモリ１を強制的に読み出し状態に設定する
ことにより、ノイズの混入を防止していた。しかしなが
ら、この従来例では、メモリ１の入力信号電圧がＨｉｇ
ｈレベルと判断される最小の電圧Ｖｍが、電圧監視回路
３の動作電圧Ｖａよりも低い場合には、電源投入時や電
源遮断時にメモリの書き替えが起きることがあった。
【０００５】本発明は、このような点に鑑みてなされた
ものであり、その目的とするところは、電気的に書き込
み及び消去が可能なメモリを備える回路において、電源
投入時や電源遮断時にメモリの書き替えが生じることを
確実に防止することにある。
ものであり、その目的とするところは、電気的に書き込
み及び消去が可能なメモリを備える回路において、電源
投入時や電源遮断時にメモリの書き替えが生じることを
確実に防止することにある。
【０００６】
【課題を解決するための手段】本発明のメモリ保護回路
にあっては、上記の課題を解決するために、図１に示す
ように、電気的に書き込み及び消去が可能なメモリ１を
有する回路において、電源投入時と電源遮断時に電源電
圧Ｖｃｃが定格電圧よりも低く接地電圧よりも高い所定
の電圧監視範囲内にあるときに、前記メモリ１を強制的
に読み出し状態に設定するための電圧監視回路３，５，
…を複数備え、各電圧監視回路３，５，…の電圧監視範
囲を一部分が重なるように異ならせたことを特徴とする
ものである。
にあっては、上記の課題を解決するために、図１に示す
ように、電気的に書き込み及び消去が可能なメモリ１を
有する回路において、電源投入時と電源遮断時に電源電
圧Ｖｃｃが定格電圧よりも低く接地電圧よりも高い所定
の電圧監視範囲内にあるときに、前記メモリ１を強制的
に読み出し状態に設定するための電圧監視回路３，５，
…を複数備え、各電圧監視回路３，５，…の電圧監視範
囲を一部分が重なるように異ならせたことを特徴とする
ものである。
【０００７】
【作用】本発明によれば、メモリ１を強制的に読み出し
状態に設定するための電圧監視回路３，５，…を複数備
え、各電圧監視回路３，５，…の電圧監視範囲を一部分
が重なるように異ならせたものであるから、実質的に電
圧監視範囲を広げることができ、電源投入時や電源遮断
時においても確実にメモリ１を読み出し状態に保持する
ことができ、これにより、電源電圧の過渡期におけるメ
モリ１の書き替えを確実に防止することができる。
状態に設定するための電圧監視回路３，５，…を複数備
え、各電圧監視回路３，５，…の電圧監視範囲を一部分
が重なるように異ならせたものであるから、実質的に電
圧監視範囲を広げることができ、電源投入時や電源遮断
時においても確実にメモリ１を読み出し状態に保持する
ことができ、これにより、電源電圧の過渡期におけるメ
モリ１の書き替えを確実に防止することができる。
【０００８】
【実施例】図１は本発明の一実施例の回路図である。図
中、１は電気的に書き込み及び消去が可能なメモリ（Ｅ
ＥＰＲＯＭ）である。また、３は第１の電圧監視回路で
あり、図４に示した従来例における電圧監視回路３と同
じ回路である。また、５は第２の電圧監視回路であり、
第１の電圧監視回路３とは電圧監視範囲が部分的に重な
っている。第１の電圧監視回路３の出力端子４と、第２
の電圧監視回路５の出力端子６はオープンコレクタ（あ
るいはオープンドレイン）出力となっており、これらを
ワイヤードＯＲ接続することにより、出力端子４と出力
端子６の論理和信号を作成し、メモリ１のアウトプット
・イネーブル端子２に入力している。
中、１は電気的に書き込み及び消去が可能なメモリ（Ｅ
ＥＰＲＯＭ）である。また、３は第１の電圧監視回路で
あり、図４に示した従来例における電圧監視回路３と同
じ回路である。また、５は第２の電圧監視回路であり、
第１の電圧監視回路３とは電圧監視範囲が部分的に重な
っている。第１の電圧監視回路３の出力端子４と、第２
の電圧監視回路５の出力端子６はオープンコレクタ（あ
るいはオープンドレイン）出力となっており、これらを
ワイヤードＯＲ接続することにより、出力端子４と出力
端子６の論理和信号を作成し、メモリ１のアウトプット
・イネーブル端子２に入力している。
【０００９】図２は本実施例の電源投入時の動作を示し
ている。図中、Ｖｃは第１の電圧監視回路３が単独で動
作したときの出力端子４の電圧を示している。また、Ｖ
ｆは第２の電圧監視回路５が単独で動作したときの出力
端子６の電圧を示している。出力端子４と出力端子６は
ワイヤードＯＲ接続されているので、メモリ１のアウト
プット・イネーブル端子２に入力される信号は、図２の
電圧Ｖｇのような波形となる。ここで、Ｖａは第１の電
圧監視回路３の動作電圧、Ｖｂは第１の電圧監視回路３
の電圧検出レベルである。また、Ｖｄは第２の電圧監視
回路５の動作電圧、Ｖｅは第２の電圧監視回路５の電圧
検出レベルである。さらに、Ｖｎはメモリ１の入力信号
電圧がＨｉｇｈレベルと判定される最小レベルであり、
Ｖｏはメモリ１の動作電圧である。
ている。図中、Ｖｃは第１の電圧監視回路３が単独で動
作したときの出力端子４の電圧を示している。また、Ｖ
ｆは第２の電圧監視回路５が単独で動作したときの出力
端子６の電圧を示している。出力端子４と出力端子６は
ワイヤードＯＲ接続されているので、メモリ１のアウト
プット・イネーブル端子２に入力される信号は、図２の
電圧Ｖｇのような波形となる。ここで、Ｖａは第１の電
圧監視回路３の動作電圧、Ｖｂは第１の電圧監視回路３
の電圧検出レベルである。また、Ｖｄは第２の電圧監視
回路５の動作電圧、Ｖｅは第２の電圧監視回路５の電圧
検出レベルである。さらに、Ｖｎはメモリ１の入力信号
電圧がＨｉｇｈレベルと判定される最小レベルであり、
Ｖｏはメモリ１の動作電圧である。
【００１０】以下、図２を参照しながら、本実施例の動
作について説明する。電源が投入されると、電源電圧Ｖ
ｃｃは上昇して行く。この電源電圧Ｖｃｃの上昇につれ
て、電圧監視回路５の出力端子６の電圧Ｖｆも上昇して
行く。電源電圧Ｖｃｃが電圧監視回路５の動作電圧Ｖｄ
に達すると、電圧監視回路５の出力端子６はＬｏｗレベ
ルとなる。これにより、メモリ１のアウトプット・イネ
ーブル端子２はＬｏｗレベルとなる。また、電源電圧Ｖ
ｃｃが電圧監視回路３の動作電圧Ｖａに達すると、電圧
監視回路３の出力端子４はＬｏｗレベルとなる。その
後、電源電圧Ｖｃｃが電圧監視回路５の電圧検出レベル
Ｖｅに達すると、電圧監視回路５の出力端子６は高イン
ピーダンス状態となるが、この時点では、電圧監視回路
３の出力端子４がＬｏｗレベルであるので、メモリ１の
アウトプット・イネーブル端子２は依然としてＬｏｗレ
ベルのままである。その後、電源電圧Ｖｃｃが電圧監視
回路３の電圧検出レベルＶｂに達すると、電圧監視回路
３の出力端子４も高インピーダンス状態となるので、メ
モリ１のアウトプット・イネーブル端子２はＨｉｇｈレ
ベルとなり、メモリ１は読み出し状態ではなくなる。
作について説明する。電源が投入されると、電源電圧Ｖ
ｃｃは上昇して行く。この電源電圧Ｖｃｃの上昇につれ
て、電圧監視回路５の出力端子６の電圧Ｖｆも上昇して
行く。電源電圧Ｖｃｃが電圧監視回路５の動作電圧Ｖｄ
に達すると、電圧監視回路５の出力端子６はＬｏｗレベ
ルとなる。これにより、メモリ１のアウトプット・イネ
ーブル端子２はＬｏｗレベルとなる。また、電源電圧Ｖ
ｃｃが電圧監視回路３の動作電圧Ｖａに達すると、電圧
監視回路３の出力端子４はＬｏｗレベルとなる。その
後、電源電圧Ｖｃｃが電圧監視回路５の電圧検出レベル
Ｖｅに達すると、電圧監視回路５の出力端子６は高イン
ピーダンス状態となるが、この時点では、電圧監視回路
３の出力端子４がＬｏｗレベルであるので、メモリ１の
アウトプット・イネーブル端子２は依然としてＬｏｗレ
ベルのままである。その後、電源電圧Ｖｃｃが電圧監視
回路３の電圧検出レベルＶｂに達すると、電圧監視回路
３の出力端子４も高インピーダンス状態となるので、メ
モリ１のアウトプット・イネーブル端子２はＨｉｇｈレ
ベルとなり、メモリ１は読み出し状態ではなくなる。
【００１１】以上のような動作により、電源投入時にお
いて、電源電圧Ｖｃｃが電圧監視回路５の動作電圧Ｖｄ
から電圧監視回路３の電圧検出レベルＶｂに達するまで
の電圧範囲にわたり、メモリ１のアウトプット・イネー
ブル端子２はＬｏｗレベルに保持されるものであり、電
源投入時の過渡期において、メモリ１は読み出し状態に
保持される。電源遮断時の動作も同様であり、電源電圧
Ｖｃｃが電圧監視回路３の電圧検出レベルＶｂから電圧
監視回路５の動作電圧Ｖｄに降下するまでの電圧範囲に
わたり、メモリ１のアウトプット・イネーブル端子２は
Ｌｏｗレベルに保持されるものであり、電源遮断時の過
渡期においても、メモリ１は読み出し状態に保持され
る。したがって、電源投入時や電源遮断時の過渡期にお
いても、メモリ１は書き替わらない。
いて、電源電圧Ｖｃｃが電圧監視回路５の動作電圧Ｖｄ
から電圧監視回路３の電圧検出レベルＶｂに達するまで
の電圧範囲にわたり、メモリ１のアウトプット・イネー
ブル端子２はＬｏｗレベルに保持されるものであり、電
源投入時の過渡期において、メモリ１は読み出し状態に
保持される。電源遮断時の動作も同様であり、電源電圧
Ｖｃｃが電圧監視回路３の電圧検出レベルＶｂから電圧
監視回路５の動作電圧Ｖｄに降下するまでの電圧範囲に
わたり、メモリ１のアウトプット・イネーブル端子２は
Ｌｏｗレベルに保持されるものであり、電源遮断時の過
渡期においても、メモリ１は読み出し状態に保持され
る。したがって、電源投入時や電源遮断時の過渡期にお
いても、メモリ１は書き替わらない。
【００１２】なお、図１の実施例では、２つの電圧監視
回路３及び５を用いているが、図３の実施例に示すよう
に、３つ或いはそれ以上の電圧監視回路３，５，７…を
用いて、それぞれの電圧監視範囲を部分的に重なるよう
に異ならせれば、さらに広い電圧範囲にわたり、メモリ
１を読み出し状態に保持することも可能となる。
回路３及び５を用いているが、図３の実施例に示すよう
に、３つ或いはそれ以上の電圧監視回路３，５，７…を
用いて、それぞれの電圧監視範囲を部分的に重なるよう
に異ならせれば、さらに広い電圧範囲にわたり、メモリ
１を読み出し状態に保持することも可能となる。
【００１３】
【発明の効果】本発明のメモリ保護回路にあっては、電
気的に書き込み及び消去が可能なメモリを有する回路に
おいて、電源投入時と電源遮断時に電源電圧が定格電圧
よりも低く接地電圧よりも高い所定の電圧監視範囲内に
あるときに、前記メモリを強制的に読み出し状態に設定
するための電圧監視回路を複数備え、各電圧監視回路の
電圧監視範囲を一部分が重なるように異ならせたもので
あるから、電源投入時と電源遮断時の過渡状態におい
て、メモリを強制的に読み出し状態に設定しておく電圧
範囲が実質的に拡大されることになり、入力信号電圧の
判別レベルが低いメモリを使用することが可能になると
いう効果がある。
気的に書き込み及び消去が可能なメモリを有する回路に
おいて、電源投入時と電源遮断時に電源電圧が定格電圧
よりも低く接地電圧よりも高い所定の電圧監視範囲内に
あるときに、前記メモリを強制的に読み出し状態に設定
するための電圧監視回路を複数備え、各電圧監視回路の
電圧監視範囲を一部分が重なるように異ならせたもので
あるから、電源投入時と電源遮断時の過渡状態におい
て、メモリを強制的に読み出し状態に設定しておく電圧
範囲が実質的に拡大されることになり、入力信号電圧の
判別レベルが低いメモリを使用することが可能になると
いう効果がある。
【図１】本発明の一実施例の回路図である。
【図２】本発明の一実施例の動作波形図である。
【図３】本発明の他の実施例の回路図である。
【図４】従来例の回路図である。
【図５】従来例の動作波形図である。
１ メモリ ２ アウトプット・イネーブル端子 ３ 第１の電圧監視回路 ４ 出力端子 ５ 第２の電圧監視回路 ６ 出力端子
Claims (1)
- 【請求項１】 電気的に書き込み及び消去が可能なメ
モリを有する回路において、電源投入時と電源遮断時に
電源電圧が定格電圧よりも低く接地電圧よりも高い所定
の電圧監視範囲内にあるときに、前記メモリを強制的に
読み出し状態に設定するための電圧監視回路を複数備
え、各電圧監視回路の電圧監視範囲を一部分が重なるよ
うに異ならせたことを特徴とするメモリ保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16791892A JPH0612343A (ja) | 1992-06-25 | 1992-06-25 | メモリ保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16791892A JPH0612343A (ja) | 1992-06-25 | 1992-06-25 | メモリ保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0612343A true JPH0612343A (ja) | 1994-01-21 |
Family
ID=15858471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16791892A Pending JPH0612343A (ja) | 1992-06-25 | 1992-06-25 | メモリ保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0612343A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3730635A1 (de) * | 1986-09-13 | 1988-04-14 | Isuzu Motors Ltd | Automatik-kupplungs-steuereinrichtung |
-
1992
- 1992-06-25 JP JP16791892A patent/JPH0612343A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3730635A1 (de) * | 1986-09-13 | 1988-04-14 | Isuzu Motors Ltd | Automatik-kupplungs-steuereinrichtung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3292864B2 (ja) | データ処理装置 | |
| US5594686A (en) | Method and apparatus for protecting data stored in flash memory | |
| EP0704852A3 (en) | Nonvolatile semiconductor memory cell capable of saving overwritten cell and its saving method | |
| US5396115A (en) | Current-sensing power-on reset circuit for integrated circuits | |
| JPH08249244A (ja) | データ保持回路 | |
| US5642480A (en) | Method and apparatus for enhanced security of a data processor | |
| JPS6118840B2 (ja) | ||
| JPS63293800A (ja) | 不揮発性半導体メモリ | |
| US5586077A (en) | Circuit device and corresponding method for resetting non-volatile and electrically programmable memory devices | |
| JPH0612343A (ja) | メモリ保護回路 | |
| JP2923985B2 (ja) | Ｅｅｐｒｏｍ装置 | |
| JPH02214156A (ja) | 不揮発性半導体装置 | |
| KR930007184B1 (ko) | 반도체 집적회로 | |
| JPH0131313B2 (ja) | ||
| JPH05314789A (ja) | 冗長アドレス記憶回路 | |
| JP2630119B2 (ja) | 電圧設定装置 | |
| JPS6014362A (ja) | 半導体メモリ | |
| JPH0249300A (ja) | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| JPH0430720Y2 (ja) | ||
| JPH04267448A (ja) | マイクロコンピュータ | |
| JP3128435B2 (ja) | レジューム機能付コンピュータシステム | |
| JPH0618323B2 (ja) | 半 導 体 集 積 回 路 | |
| JPH0547874B2 (ja) | ||
| JPS6160514B2 (ja) | ||
| JPH0758501B2 (ja) | メモリカ−ド |