JPH06120972A - 同期制御方式 - Google Patents

同期制御方式

Info

Publication number
JPH06120972A
JPH06120972A JP4266146A JP26614692A JPH06120972A JP H06120972 A JPH06120972 A JP H06120972A JP 4266146 A JP4266146 A JP 4266146A JP 26614692 A JP26614692 A JP 26614692A JP H06120972 A JPH06120972 A JP H06120972A
Authority
JP
Japan
Prior art keywords
cell
synchronization
buffer
valid
cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4266146A
Other languages
English (en)
Other versions
JP3076456B2 (ja
Inventor
Toshinori Koyanagi
敏則 小柳
Shinji Ota
眞治 太田
Nobuyuki Gounai
信行 郷内
Hiroshi Ota
宏 太田
Hiromi Ueda
裕巳 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Nippon Telegraph and Telephone Corp
Original Assignee
Fujitsu Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Nippon Telegraph and Telephone Corp filed Critical Fujitsu Ltd
Priority to JP04266146A priority Critical patent/JP3076456B2/ja
Publication of JPH06120972A publication Critical patent/JPH06120972A/ja
Application granted granted Critical
Publication of JP3076456B2 publication Critical patent/JP3076456B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【目的】 二重化された系のセルを無瞬断で切り替える
ことができる同期制御方式に関し、位相差吸収揺らぎを
発生させることなく短時間で同期を確立させ且つその後
にセル廃棄や余分なセルの挿入等があってもその同期を
維持できるように制御することを目的とする。 【構成】 各系に同期セル検出部を設け、送信側で両系
に挿入された同期確立用の同期セルをいずれかの系で検
出したときには、検出した系のバッファの読出を停止さ
せると共に後続の系の同期セルを検出した時点で同期確
立したものと判定し、該同期確立判定後に、第1の系の
バッファが空きとなった場合に、第2の系のバッファの
読出を停止させ、第1の系に有効セルが到着するまで、
第2の系の有効セルを待たせることにより、同期を維持
するように構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は同期制御方式に関し、特
に二重化された系のセルを無瞬断で切り替えることがで
きるように同期化する同期制御方式に関する。
【0002】各種の通信において、伝送路や伝送装置を
二重化構成として、通信網の信頼性の向上を図ってい
る。また、ATM(Asynchronous Transfer Mode)方式に
おいては、ディジタル音声信号、ディジタル画像信号,
各種のデータ等を固定長パケット化し、それをセルとし
て伝送するものであり、現用系と予備系との二重化構成
とした場合、切替えを行う場合に、有効セルの欠落や重
複が生じないように切り替える無瞬断二重化切替えを可
能とずることが要望されている。
【0003】
【従来の技術】二重化システムは、例えば、図10に示
すように、送信側31においては、分配部33により送
信部34,35に送信データを分配し、送信部34,3
5からそれぞれ伝送路38,39にデータを送出する。
受信側32においては、受信部36,37によりそれぞ
れ受信し、セレクタ41によりいずれか一方の受信デー
タを選択して出力する。即ち、二点鎖線で示すように、
送信部34と伝送路38と受信部36とにより現用伝送
系としての0系(第1の系)を構成し、また送信部35
と伝送路39と受信部37とにより予備伝送系としての
1系(第2の系)を構成している。
【0004】このような二重化システムにおいて、AT
M方式によるセルを送信側31から受信側32に伝送
し、0系の障害発生時に1系のセレクタ41によって切
り替えることになる。
【0005】この場合、無瞬断で切り替える方式とし
て、送信側31の分配部33からネットワークのセンタ
ー(図示せず)側から切替用トリガセルを挿入して1系
及び0系の双方に送信し、受信側32の受信部36,3
7のバッファ(図示せず)からこの切替用トリガセルを
同時に読み出した時に0系と1系とのセルが同期化した
と判断して、セレクタ41を切替制御する方式が考えら
れる。即ち、セレクタ41を制御して0系と1系との切
り替えを行う時に、0系と1系とのセル同期を取る方式
である。
【0006】また0系と1系のセルについて、受信部3
6,37のバッファ(図示せず)により伝送路38,3
9等による伝送遅延差を吸収し、常時同期状態としてお
き、0系の障害発生等により1系に切り替える時に、直
ちにセレクタ41を制御して無瞬断で切り替える方式も
考えられる。
【0007】
【発明が解決しようとする課題】上記のような従来の切
替用トリガセルを用いる同期制御方式では、受信側32
の受信部36,37のバッファからこの切替用トリガセ
ルを同時に読み出した時にセレクタ41での切替を行う
ので、切替用トリガセルが同時に検出できるまでに時間
が掛かってしまう。また、この切替用トリガセルの同時
検出時毎に切替動作を実行するため、先に切替用トリガ
セルが到着した系のバッファからは空きセルが出力され
るのに対して後に切替用トリガセルが到着した系のバッ
ファからは連続して有効セルが出力されており、これら
両系の間で切替を行う度毎に位相差吸収揺らぎが生じ、
有効セルの濃密差が発生してしまうという問題がある。
【0008】更に、受信部36,37のバッファにより
常時同期状態として、セレクタ41により無瞬断切替を
行わせる方式は、一旦同期が確立してもその後にセル廃
棄や余分なセルの挿入等により同期外れが生じる欠点が
あり、このような同期外れが生ずると、0系から1系に
切り替える時に、直ちにセレクタ41を制御した場合、
セルの欠落や重複が生じる欠点がある。
【0009】従って本発明は、位相差吸収揺らぎを発生
させることなく短時間で同期を確立させ且つその後にセ
ル廃棄や余分なセルの挿入等があってもその同期を維持
できるように制御する方式を提供することを目的とす
る。
【0010】
【課題を解決するための手段】上記の目的を達成するた
め、本発明に係る同期制御方式は、図1(1) に示すよう
に、二重化構成の第1の系と第2の系の有効セルをそれ
ぞれ入力して位相差吸収を行うファーストイン・ファー
ストアウト(FIFO)・メモリバッファ1,2と、該
バッファ1,2を制御する同期制御部3とを備え、該同
期制御部3が該バッファ1,2から同期して該有効セル
を読み出してセレクタ4に与え、該セレクタ4で該第1
の系と該第2の系とを無瞬断で切り換える同期制御方式
を前提とするものである。
【0011】そして、各系に同期セル検出部5,6を設
け、いずれかの系の同期セル検出部5,6が送信側で両
系に挿入された同期確立用の同期セルを検出したときに
は、該同期制御部3は検出した系のバッファ1,2の読
出を停止させると共に後続の系の同期セルを検出した時
点で同期確立したものと判定し、該同期制御部3は更
に、該同期確立判定後に、該第1又は第2の系のバッフ
ァから有効セルの読出が可能な状態の時に、該第2又は
第1の系のバッファに有効セルが無い場合、該第1又は
第2の系のバッファの読出を停止して、該第1の系と第
2の系から空きセルを送り出し、該第2又は第1の系の
バッファに有効セルが入力された時に、該第1と第2と
の系のバッファから同期して該有効セルを読み出して、
同期を維持することを特徴としている。
【0012】また本発明では、該同期制御部3が、第1
の系で該同期セルを検出した後に第2の系で同期セルが
該バッファの閾値を越えても検出されなかったとき、該
同期セルが消失したものとして該第1の系の読出を再開
させることができる。
【0013】更に本発明では、該同期セルが、送信側に
おいて周期的に挿入してもよい。
【0014】更に本発明では、図1(1) に点線で示すよ
うに、セレクタ4の前段にセル一致比較回路7を設け、
該同期確立後の両系の全ての有効セルを比較し不一致を
検出することにより同期外れを検出して再び該同期確立
判定を行うようにしてもよい。
【0015】更に本発明では、該セル一致比較回路7
が、所定段数の前方保護を設定してセル一致比較を行う
ことができる。
【0016】更に本発明では、該同期制御部3が、該第
1又は第2の系の有効セル廃棄時に、廃棄した有効セル
の位置にダミーセルを挿入して、該ダミーセルを有効セ
ルとして該バッファに入力することができ、この場合、
廃棄した有効セルを該同期セルと判定したときには、該
同期確立判定動作には入らせないようにしてもよい。
【0017】
【作用】本発明においては、まず同期確立を行うため、
送信側で送信するセル系列に同期セルを挿入して第1の
系及び第2の系に分配送信する。
【0018】そして、これら第1及び第2の系における
図1に示したそれぞれの受信側では、同図(2) のタイム
チャートに示すように、何らかの理由で第1の系の方の
同期セルの方が早く到着するものと仮定した場合、同期
制御部3はこの同期セルが到着するまではバッファ1か
らはセルの自由読出を行っており(ステップS1)、同
期セルが到着して同期セル検出部5で同期セルが検出さ
れたか否かを常に監視し(ステップS2)、同期セルが
検出されたときにはこの第1の系のバッファ1からのセ
ル読出を停止させ(ステップS3)、第2の系の同期セ
ルの到着を待つ。
【0019】この後、到着した第2の系の同期セルが同
期セル検出部6で検出されたことを知った(ステップS
4)同期制御部3は同期確立が得られたものとし(ステ
ップS5)、図1(2) に示すようにこの時よりセレクタ
4の選択が可能となる。
【0020】このようにして同期確立が得られた場合、
その後にセル廃棄や挿入が無い理想状態が続けば、図3
(1) に示すように同期確立状態が継続することとなる
が、同期確立後に何もしなければ従来と同様に次の同期
セルまでにセル廃棄や挿入による同期外れが生じてしま
う(同図(2) 参照)と共に同期セル検出毎に位相差吸収
揺らぎが生じてしまう。
【0021】そこで、この同期確立後には同期制御部3
は各バッファ1,2からの同期読出を行う(ステップS
5)。
【0022】この同期読出を図4のフローチャートを参
照して説明すると、同期制御部3は、第1及び第2の系
のバッファ(FIFO)1,2が空きか否かを、バッフ
ァ1,2からの容量情報(蓄積された有効セル数)によ
り判定する(ステップS11,S12)。そして、両バ
ッファ1,2が空きでない場合、即ち、有効セルが蓄積
されている場合は、両系の有効セルを同期して読み出す
(ステップS13)。
【0023】また第1の系のバッファ1が伝送遅延等に
より空きの場合は、第2の系のバッファ2の読出を停止
させ(ステップS14)、第2の系のバッファ2より空
きセルを送出させる(ステップS15)。また、バッフ
ァ1は空きでないがバッファ2が空きの場合は、バッフ
ァ1の読出を停止させ(ステップS16)、バッファ1
より空きセルを送出させる(ステップS17)。
【0024】このように、伝送遅延等により一方のバッ
ファに有効セルがなくなった場合、他方のバッファから
有効セルの読出を行うと、両系の有効セルのずれが生じ
るので、同期制御部3は、バッファ1の有効セルとバッ
ファ2の有効セルとを同期して読み出すようにしたの
で、一旦同期が確立した後は、伝送遅延等のばらつきが
あっても、図3(2) に示すようにその同期状態を維持
し、系選択制御信号によりセレクタ4を制御して、第1
の系と第2の系との切替を行う場合に、無瞬断切替を可
能とすることが出来る。
【0025】また本発明では、同期制御部3が、第1の
系で該同期セルを検出した後にいつまでたっても第2の
系で同期セルが検出されないときにはバッファ1は満杯
となってセル廃棄が生じてしまう(図3(3) 参照)の
で、同期制御部3は各バッファ1,2に対して閾値を設
定し、第2の系で同期セルが該バッファ2の閾値を越え
ても検出されなかったとき(図2のステップS6)に
は、該同期セルが消失したものとして(ステップS7)
該第1の系のバッファ1の読出を再開させる(ステップ
S8,S9:図3(3) )。
【0026】以上において用いられている同期セルは最
小限度1個は必要であるが、その後、同期セルを送信側
で挿入しないとすると、受信側で初期状態や同期外れ等
の同期確立の再要求が生じた場合、受信側より同期セル
要求信号を送信側に送り、これを受けて同期セルを挿入
する制御が考えられるが、この場合には送受信間に別の
通信が必要となる。
【0027】そこで、本発明では送信側において該同期
セルを周期的に挿入することにより、受信側での同期確
立や系切替が送信側とは無関係となり、送受双方の制御
を容易に行うことができる。
【0028】また、同期セルによる同期確立後、何らか
の原因で両系のセルの数に違いが生じた場合には、位相
同期が外れてしまう。ところが、上記のよう同期セルの
みを監視している方式では次の同期セルの到着までこの
同期外れを検出することができず、この時に切替を行う
と、セルの重複や欠落が生じ、無瞬断切替を保証するこ
とができない。
【0029】そこで本発明では、図1(1) に点線で示す
ように、セレクタ4の前段にセル一致比較回路7を設
け、該同期確立後の両系の全ての有効セルの数を比較し
不一致を、好ましくは所定段数の前方保護により、検出
することにより同期外れを検出し、このときには再び同
期確立動作を実行し直すことも可能である。
【0030】また上記において、セルのヘッダのビット
誤り等によりセルが廃棄される場合があり、廃棄セルは
空きセルとするものであるから、バッファには蓄積され
ないことになる。従って、セル廃棄が生じると、バッフ
ァ1,2から同期して有効セルの読出しを行ったとして
も、内容が異なるセルが同時に読み出されるだけで、実
際の同期状態とは異なる状態となる。
【0031】そこで、本発明では更に、廃棄されたセル
の代わりにダミーセルを挿入し、このダミーセルを有効
セルとしてバッファに入力する。それにより、ダミーセ
ル以後の有効セルは内容が同一となって、実際の同期状
態を維持することができる。
【0032】但し、この場合、廃棄した有効セルがたま
たま同期セルであると同期制御部3は位相同期が確立し
ているにも関わらず上記のように該同期確立判定動作に
入ってしまい、位相差吸収揺らぎ(連続空きセルと連続
有効セルの発生)が生じてしまうので、この場合にも廃
棄されたセルの代わりにダミーセルを挿入し、同期確立
後は同期セルも通常セルと見做して同期確立判定動作に
は入らせないようにしてもよい。
【0033】
【実施例】図5乃至図7は図1乃至図4に示した本発明
に係る同期制御方式の特に図2及び図4の動作実施例を
示したタイムチャートであり、図中、1,2は図1に示
した第1の系及び第2の系にそれぞれ対応する0系及び
1系のバッファ(FIFO)、Y,Z,A,B,C,・
・・は有効セル、点線は空きセルを示している。これら
の内、図5は同期セル(位相セル)Bを用いて同期を確
立する実施例の動作を示しており、図6及び図7は同期
確立後の同期維持を行う実施例の動作を示している。
【0034】まず図5において、(A1)は、0系と1
系とのバッファ1,2が空き状態で、次に有効セルYが
バッファ1に入力され、バッファ2には3セル分遅れて
有効セルYが入力される状態を示す。また、(A2)
は、0系のバッファ1から有効セルYが読み出され、こ
の有効セルYに対して1系に空きセルが送出され、且つ
バッファ1に有効セルZが蓄積されて次の読出を待って
いる状態を示す。
【0035】また、(A3)はバッファ1に同期確立用
の同期セルBが蓄積され、バッファ2に有効セルYが蓄
積された状態を示し、同期確立用の同期セルBが0系の
バッファ1に入力されると、同期制御部(図示せず)が
同期確立用の同期セルBを検出して、1系のバッファ2
に同期セルBが蓄積されるまで、0系のバッファ1の読
出を停止し、0系に空きセルを送出する。この場合、1
系のバッファ2は空き状態に在るから、1系には空きセ
ルを送出することになる。
【0036】従って、図5の(A4)の状態から(A
5)の状態に移行し、(A5)に示すように、同期確立
用の同期セルBがバッファ1,2に蓄積されると、0系
のバッファ1に対する読出停止が解除され、バッファ
1,2から同期して同期セルBが読み出されて図6の
(A6)に示す状態となり、同期が確立される。
【0037】このようにして同期が確立した後に、図6
の(A7)に示すように、何らかの理由により例えば1
系の有効セルD,E,F,Gが0系より遅れて1系のバ
ッファ2が空きになったとすると、0系のバッファ1の
読出を停止し、両系に空きセルを送出する。従って、0
系のバッファ1には、有効セルD,E,Fが蓄積された
状態となる。
【0038】次に、(A8)で示すように、1系の有効
セルDがバッファ2に蓄積されると、読出停止が解除さ
れて、有効セルDは(A9)に示すように同期して読み
出される。従って、(A10)の状態においても同期が
維持されている。
【0039】前述と同様にして、図7の(A11),
(A14)においては、1系のバッファ2が空きとなる
から、0系のバッファ1の読み出しを停止し、1系のバ
ッファ2に有効セルが入力されると、両系のバッファ
1,2の読出を行い、同期を維持することができる。
【0040】図8は上記の本発明の動作実施例において
セル廃棄の問題が生じた場合の説明図であり、(B1)
に示すように、例えば1系の有効セルGが廃棄された場
合を示す。従って、(B2)に示すように、0系と1系
とのバッファ1,2の先頭に有効セルFが蓄積され、そ
の有効セルFが(B3)に示すように同期して読み出さ
れた後、0系のバッファ1の先頭に有効セルGが蓄積さ
れた状態となるが、1系のバッファ2には有効セルGは
入力されないから、バッファ2が空きとなったとき、0
系のバッファ1の読出を停止するので、同期制御部3は
(B4)に示すように、両系に空きセルを送出すること
になる。
【0041】次に、(B5)に示すように、1系のバッ
ファ2に有効セルHが蓄積されると、(B6)に示すよ
うに、0系のバッファ1から有効セルG、1系のバッフ
ァ2から有効セルHを同時に読み出して送出することに
なり、位相同期外れの状態となり、この状態は(B7)
以降も継続することになる。即ち、セル廃棄が生じない
場合は、前述の実施例により同期を維持することができ
るが、セル廃棄が生じる場合は、位相同期外れの状態と
なる。
【0042】そこで、本発明では、図9に示すように、
廃棄されたセルGの代わりにセルXをダミーセルとし、
これを有効セルとしてバッファに入力するものである。
即ち、図8の(B1),(B2)に示すように、有効セ
ルGを廃棄した場合、この実施例においては、図9の
(C1)に示すように、廃棄した有効セルGをダミーセ
ルXとする。例えば、セルのヘッダのビット誤りにより
廃棄された場合、そのヘッダを有効セルとして取り扱う
ことができるように修正する。
【0043】このダミーセルXが有効セルFの後に、
(C2)に示すように1系のバッファ2に入力され、
(C3)に示すように、バッファ1の先頭に有効セル
G、バッファ2の先頭にダミーセルXが蓄積された状態
となり、(C4)に示すように、この有効セルGとダミ
ーセルXとが同時に読出され、次に(C5)に示すよう
に、バッファ1,2の先頭に有効セルHが蓄積されるか
ら、それ以降は(C6),(C7)に示すように、位相
同期が維持されることになる。
【0044】尚、本発明は前述の各実施例にのみ限定さ
れるものではなく、種々付加変更することができるもの
であり、データをパケット化して伝送する二重化システ
ムに適用し、無瞬断切り替えを可能とすることができ
る。
【0045】
【発明の効果】以上説明したように本発明に係る同期制
御方式は、各系に同期セル検出部を設け、送信側で両系
に挿入された同期確立用の同期セルをいずれかの系で検
出したときには、検出した系のバッファの読出を停止さ
せると共に後続の系の同期セルを検出した時点で同期確
立したものと判定し、該同期確立判定後に、第1の系の
バッファが空きとなった場合に、第2の系のバッファの
読出を停止させ、第1の系に有効セルが到着するまで、
第2の系の有効セルを待たせることにより、同期を維持
するように構成したので、最初の1回を除き、第1の系
と第2の系との切替を行う場合の位相差吸収揺らぎを無
くすことができ且つ同期確立後はいつでも無瞬断切替が
可能となるので切替までの時間を短縮することができ
る。
【0046】またヘッダ誤り等により一方の系のセルに
不足が生じても、その代わりにダミーセルを挿入し、こ
のダミーセルを有効セルとしてバッファに入力すること
により同期を維持することができる。
【図面の簡単な説明】
【図1】本発明に係る同期制御方式の受信側を原理的に
示したブロック図である。
【図2】本発明に係る同期制御方式における同期確立過
程を示したフローチャート図である。
【図3】本発明に係る同期制御方式の動作タイムチャー
ト図である。
【図4】本発明に係る同期制御方式における同期維持過
程を示したフローチャート図である。
【図5】本発明に係る同期制御方式の動作実施例(同期
確立)のタイムチャート図である。
【図6】本発明に係る同期制御方式の動作実施例(同期
維持)のタイムチャート図である。
【図7】本発明に係る同期制御方式の動作実施例(同期
維持)のタイムチャート図である。
【図8】本発明に係る同期制御方式の動作実施例におけ
るセル廃棄の問題点を説明するためのタイムチャート図
である。
【図9】本発明に係る同期制御方式によりセル廃棄の問
題点を解消した実施例のタイムチャート図である。
【図10】従来より一般的な二重化システムを示したブ
ロック図である。
【符号の説明】
1 第1の系のバッファ(FIFO) 2 第2の系のバッファ(FIFO) 3 同期制御部 4 セレクタ 5,6 同期セル検出部 7 セル一致比較部 図中、同一符号は同一又は相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 郷内 信行 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 太田 宏 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内 (72)発明者 上田 裕巳 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 二重化構成の第1の系と第2の系の有効
    セルをそれぞれ入力して位相差吸収を行うファーストイ
    ン・ファーストアウト・メモリバッファ(1),(2) と、該
    バッファ(1),(2) を制御する同期制御部(3) とを備え、
    該同期制御部(3) が該バッファ(1),(2) から同期して該
    有効セルを読み出してセレクタ(4) に与え、該セレクタ
    (4) で該第1の系と該第2の系とを無瞬断で切り換える
    同期制御方式に於いて、 各系に同期セル検出部(5),(6) を設け、いずれかの系の
    同期セル検出部(5),(6) が送信側で両系に挿入された同
    期確立用の同期セルを検出したときには、該同期制御部
    (3) は検出した系のバッファ(1),(2) の読出を停止させ
    ると共に後続の系の同期セルを検出した時点で同期確立
    したものと判定し、 該同期制御部(3) は更に、該同期確立判定後に、該第1
    又は第2の系のバッファから有効セルの読出が可能な状
    態の時に、該第2又は第1の系のバッファに有効セルが
    無い場合、該第1又は第2の系のバッファの読出を停止
    して、該第1の系と第2の系から空きセルを送り出し、
    該第2又は第1の系のバッファに有効セルが入力された
    時に、該第1と第2との系のバッファから同期して該有
    効セルを読み出して、同期を維持することを特徴とする
    同期制御方式。
  2. 【請求項2】 該同期制御部(3) が、第1の系で該同期
    セルを検出した後に第2の系で同期セルが該バッファの
    閾値を越えても検出されなかったとき、該同期セルが消
    失したものとして該第1の系の読出を再開させることを
    特徴とする請求項1に記載の同期制御方式。
  3. 【請求項3】 該同期セルが、送信側において周期的に
    挿入されることを特徴とした請求項1又は2に記載の同
    期制御方式。
  4. 【請求項4】 該セレクタ(4) の前段にセル一致比較回
    路(7) を設け、該同期確立後の両系の全ての有効セルを
    比較し不一致を検出することにより同期外れを検出して
    再び該同期確立判定を行うことを特徴とした請求項1乃
    至3のいずれかに記載の同期制御方式。
  5. 【請求項5】 該セル一致比較回路(7) が、所定段数の
    前方保護を設定してセル一致比較を行うことを特徴とし
    た請求項4に記載の同期制御方式。
  6. 【請求項6】 該同期制御部(3) が、該第1又は第2の
    系の有効セル廃棄時に、廃棄した有効セルの位置にダミ
    ーセルを挿入して、該ダミーセルを有効セルとして該バ
    ッファに入力することを特徴とする請求項1乃至4のい
    ずれかに記載の同期制御方式。
  7. 【請求項7】 該同期制御部(3) が、該廃棄した有効セ
    ルを該同期セルと判定したとき、該同期確立判定動作に
    は入らせないことを特徴とする請求項1乃至4のいずれ
    かに記載の同期制御方式。
JP04266146A 1992-10-05 1992-10-05 同期制御方式 Expired - Fee Related JP3076456B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04266146A JP3076456B2 (ja) 1992-10-05 1992-10-05 同期制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04266146A JP3076456B2 (ja) 1992-10-05 1992-10-05 同期制御方式

Publications (2)

Publication Number Publication Date
JPH06120972A true JPH06120972A (ja) 1994-04-28
JP3076456B2 JP3076456B2 (ja) 2000-08-14

Family

ID=17426946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04266146A Expired - Fee Related JP3076456B2 (ja) 1992-10-05 1992-10-05 同期制御方式

Country Status (1)

Country Link
JP (1) JP3076456B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139726A (ja) * 1994-11-04 1996-05-31 Nec Corp Atmスイッチシステム
US5631896A (en) * 1994-07-18 1997-05-20 Nippon Telegraph And Telephone Corporation Hitless path switching apparatus and method
JP2007259231A (ja) * 2006-03-24 2007-10-04 Fujitsu Ltd セル伝送装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631896A (en) * 1994-07-18 1997-05-20 Nippon Telegraph And Telephone Corporation Hitless path switching apparatus and method
JPH08139726A (ja) * 1994-11-04 1996-05-31 Nec Corp Atmスイッチシステム
JP2007259231A (ja) * 2006-03-24 2007-10-04 Fujitsu Ltd セル伝送装置
JP4587981B2 (ja) * 2006-03-24 2010-11-24 富士通株式会社 セル伝送装置

Also Published As

Publication number Publication date
JP3076456B2 (ja) 2000-08-14

Similar Documents

Publication Publication Date Title
US5285441A (en) Errorless line protection switching in asynchronous transer mode (ATM) communications systems
US5283782A (en) System switching method and apparatus without loss of signal in cell switching system of asynchronous transfer mode
JP2931195B2 (ja) 非同期転送モード(atm)スイッチ装置
US7304941B2 (en) Switchover system and method in a data packet switching network
JPH0498917A (ja) Atm伝送路の無瞬断切替方法及び回路
US6600745B1 (en) Cell aligners
JP2002354027A (ja) リアセンブリ手段、サーキットエミュレーションサービス装置及びatm同期制御方法
EP0601853B1 (en) line accommodation circuit and method for switch changeover when a fault is detected
JP3076456B2 (ja) 同期制御方式
US6438143B1 (en) Image packet communications system
JP2812261B2 (ja) Atmセルフロー制御装置
JPH02246646A (ja) 自己ルーチング交換システム
JP3087147B2 (ja) 同期維持制御方式
JP3484083B2 (ja) 無中断伝送装置
JP3372075B2 (ja) 同期制御方式
JP4633025B2 (ja) データ信号転送方法および受信装置
US7167477B2 (en) Apparatus and method for recovering abnormal control cells in asynchronous transfer mode exchange subscriber unit
US7408959B2 (en) Method and apparatus for ensuring cell ordering in large capacity switching systems and for synchronizing the arrival time of cells to a switch fabric
JP2828140B2 (ja) Atmスイッチ切替方式
EP0557910B1 (en) Cell exchanging apparatus
JP3110061B2 (ja) 回線切り替え方式
JP2003018203A (ja) 伝送装置
EP1298833B1 (en) Method of synchronizing parallel optical links between communications components.
JPH08181697A (ja) 無中断伝送装置
JP2795598B2 (ja) 多重化構成のatm交換システムにおける系切替方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000530

LAPS Cancellation because of no payment of annual fees