JPH06120292A - 電界効果トランジスタ - Google Patents

電界効果トランジスタ

Info

Publication number
JPH06120292A
JPH06120292A JP26336492A JP26336492A JPH06120292A JP H06120292 A JPH06120292 A JP H06120292A JP 26336492 A JP26336492 A JP 26336492A JP 26336492 A JP26336492 A JP 26336492A JP H06120292 A JPH06120292 A JP H06120292A
Authority
JP
Japan
Prior art keywords
bonding pad
gold
titanium
platinum
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26336492A
Other languages
English (en)
Inventor
Tatsuo Tokue
達夫 徳江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP26336492A priority Critical patent/JPH06120292A/ja
Publication of JPH06120292A publication Critical patent/JPH06120292A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【目的】ボンディング強度を下げることなく、Ｔ型また
はマッシュルーム型ゲート電極を有する電界効果トラン
ジスタのボンディングパッドを縮小し、寄生容量を低減
して高周波特性の向上を図る。 【構成】半導体基板１上にＴ型またはマッシュルーム型
のゲート電極を形成すると同時にゲートボンディングパ
ッド予定領域に下層電極２を形成したのち絶縁膜３を堆
積する。つぎに複数の開口を有する絶縁膜３を形成す
る。つぎにチタン４および白金５を堆積する。つぎにフ
ォトレジスト６をマスクとして金めっきして金７を形成
する。つぎにフオトレジスト６を剥離したのち、金７を
マスクとしてイオンミリングにより白金５およびチタン
４をエッチングして、金７、白金４、チタン４からなる
ボンディングパッドを形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は電界効果トランジスタに
関し、特にＧａＡｓ（ガリウム砒素）をはじめとする化
合物半導体を用いた電界効果トランジスタに関するもの
である。
【０００２】
【従来の技術】ＧａＡｓＭＥＳＦＥＴやＨＪ−ＦＥＴの
高周波特性を向上させるには、Ｌg （ゲート長）の短
縮、Ｒg （ゲート抵抗）およびＲs （ソース抵抗）の低
減、ｇm（相互コンダクタンス）の向上などが必要であ
る。例えばＬg 短縮およびＲg 低減のために、０．２μ
ｍのＬg のＴ型またはマッシュルーム型ゲート電極が実
用化されている。さらにワイヤボンディングの自動化も
進められている。その場合、ボンディングパッドの表面
積を拡大する必要がある。
【０００３】一方、ＦＥＴの性能向上に伴なって寄生容
量などによる問題が生じている。問題の１つにゲート電
極のボンディングパッドがある。
【０００４】はじめに断面が矩形になったゲート電極に
用いられるボンディングパッドについて、図２を参照し
て説明する。
【０００５】半絶縁性半導体基板１に絶縁膜３を介して
チタン４、白金５および金７からなるボンディングパッ
ドが形成され、さらに表面保護（パッシベーション）用
の窒化シリコン膜からなる絶縁膜８が形成されている。
【０００６】つぎに断面がＴ型またはマッシュルーム型
のゲート電極に用いられるボンディングパッドについ
て、図３を参照して説明する。
【０００７】半絶縁性半導体基板１に直接Ｔｉ−Ａｌ
（チタン−アルミニウム）などからなる下層電極２が形
成されているので寄生容量が大きい。下層電極２の上に
表面保護用の窒化シリコン膜からなる絶縁膜３が形成さ
れている。さらに絶縁膜３に形成された開口を通してチ
タン４、白金５および金７からなるボンディングパッド
が形成されている。
【０００８】
【発明が解決しようとする課題】通常、ボンディングパ
ッドの最上層の金（Ａｕ）は５００ｎｍ以上の厚さに形
成される。
【０００９】そのため矩形ゲート電極のボンディングパ
ッドにおいては、図２において一般に絶縁膜８に用いら
れる窒化シリコン膜と金電極７との密着が悪いので、ワ
イヤボンディングのストレス（歪応力）によって剥離し
易い。
【００１０】一方、ワイヤボンディングにおいて、イン
ダクタンスの影響を避けるためφ（直径）２０μｍ以上
の金線が用いられる。自動ボンディングの場合、ワイヤ
の直径の約３倍の６０μｍ×６０μｍ以上のボンディン
グパッドが必要になる。寄生容量が増大して高周波特性
低下の原因になっている。
【００１１】
【課題を解決するための手段】本発明のＴ型またはマッ
シュルーム型ゲート電極を備えた電界効果トランジスタ
は、ゲート電極金属の延長部上に複数の開口を有する絶
縁膜を介してチタン、白金および金めっき層が順次積層
されたボンディングパッドを有するものである。
【００１２】
【実施例】つぎに本発明の一実施例について、図１
（ａ）〜（ｅ）を参照して製造工程順に説明する。
【００１３】はじめに図１（ａ）に示すように、半導体
基板１上にＴ型またはマッシュルーム型のゲート電極を
形成すると同時にゲートボンディングパッド予定領域に
下層電極２を形成したのち絶縁膜３を堆積する。通常、
ゲート電極および下層電極２にはＴｉ−Ａｌ（チタン−
アルミニウム）が用いられる。
【００１４】つぎに図１（ｂ）に示すように、下層電極
２上に窒化シリコン膜からなる絶縁膜３を堆積したのち
複数の開口を形成する。
【００１５】つぎに図１（ｃ）に示すように、チタン４
および白金５を堆積する。
【００１６】つぎに図１（ｄ）に示すように、フォトレ
ジスト６をパターニングする。
【００１７】つぎに図１（ｅ）に示すように、金めっき
法により厚さ２μｍの金７を形成したのちフオトレジス
ト６を剥離する。つぎに金７をマスクとしてイオンミリ
ングにより白金５およびチタン４をエッチングして、ボ
ンディングパッドが完成する。
【００１８】こうして下地電極２の上に複数の開口をも
つ絶縁膜３をはさんでチタン４、白金５および金７から
なるボンディングパッドが形成される。
【００１９】本実施例では絶縁膜３の開口により金７の
表面に凹凸が形成されて表面積が拡大される。この凹凸
により金線を用いてワイヤボンディングしたとき、ボン
ディング強度が向上する。特に自動ボンディングや面積
が小さいボンディングパッドにおいて改善効果が大き
い。
【００２０】例えはボール径を４０μｍφとしてボンデ
ィングパッドを４０μｍ×４０μｍまで縮小しても、５
ｇ以上のボンディング（接着）強度を得ることができ
た。
【００２１】ゲート長Ｌg ＝０．２μｍ、ゲート幅Ｗ＝
２００μｍのＨＪ−ＦＥＴで１２ＭＨｚにおける利得
が、従来の１１．５ｄＢから本実施例の１２ｄＢと、
０．５ｄＢ改善することができた。
【００２２】
【発明の効果】Ｔ型またはマッシュルーム型ゲート電極
を有する電界効果トランジスタにおいて、ゲート電極金
属上に堆積した絶縁膜に複数の開口を形成し、その上に
チタン−白金−金からなる多層構造のボンディングパッ
ドを形成した。複数の開口によりボンディングパッド最
上層の金の表面に凹凸を形成した。
【００２３】その結果、ボンディングパッドの面積を縮
小しても十分なボンディング強度を得ることができ、寄
生容量を低減して高周波特性の向上を図ることができ
た。
【図面の簡単な説明】
【図１】本発明の一実施例を工程順に示す断面図であ
る。
【図２】従来の矩形ゲート電極を有する電界効果トラン
ジスタのボンディングパッドを示す断面図である。
【図３】従来のＴ型またはマッシュルーム型ゲート電極
を有する電界効果トランジスタのボンディングパッドを
示す断面図である。
【符号の説明】
１ 半導体基板 ２ 下層電極 ３ 絶縁膜 ４ チタン ５ 白金 ６ フォトレジスト ７ 金 ８ 絶縁膜
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/812

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 Ｔ型またはマッシュルーム型ゲート電極
    を備えた電界効果トランジスタにおいて、ゲート電極金
    属の延長部上に複数の開口を有する絶縁膜を介してチタ
    ン、白金および金めっき層が順次積層されたボンディン
    グパッドを有することを特徴とする電界効果トランジス
    タ。
JP26336492A 1992-10-01 1992-10-01 電界効果トランジスタ Pending JPH06120292A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26336492A JPH06120292A (ja) 1992-10-01 1992-10-01 電界効果トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26336492A JPH06120292A (ja) 1992-10-01 1992-10-01 電界効果トランジスタ

Publications (1)

Publication Number Publication Date
JPH06120292A true JPH06120292A (ja) 1994-04-28

Family

ID=17388465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26336492A Pending JPH06120292A (ja) 1992-10-01 1992-10-01 電界効果トランジスタ

Country Status (1)

Country Link
JP (1) JPH06120292A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0720234A2 (en) * 1994-12-30 1996-07-03 SILICONIX Incorporated Vertical power MOSFET having thick metal layer to reduce distributed resistance and method of fabricating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0720234A2 (en) * 1994-12-30 1996-07-03 SILICONIX Incorporated Vertical power MOSFET having thick metal layer to reduce distributed resistance and method of fabricating the same
EP0720234A3 (en) * 1994-12-30 1997-09-10 Siliconix Inc Vertical power MOSFET having a thick metal layer to reduce the distributed resistance and manufacturing method
US6043125A (en) * 1994-12-30 2000-03-28 Siliconix Incorporated Method of fabricating vertical power MOSFET having low distributed resistance
US6066877A (en) * 1994-12-30 2000-05-23 Siliconix Incorporated Vertical power MOSFET having thick metal layer to reduce distributed resistance

Similar Documents

Publication Publication Date Title
US4213840A (en) Low-resistance, fine-line semiconductor device and the method for its manufacture
US5338967A (en) Semiconductor device structure with plated heat sink and supporting substrate
JP3013786B2 (ja) 半導体装置の製造方法
US5260603A (en) Electrode structure of semiconductor device for use in GaAs compound substrate
JPS622466B2 (ja)
JPH06120292A (ja) 電界効果トランジスタ
JPH05275373A (ja) 化合物半導体装置の製造方法
JPS6271256A (ja) 化合物半導体集積回路
JPH05335487A (ja) 伝送回路素子
JP2792421B2 (ja) 半導体装置の製造方法
JPS59112654A (ja) 砒化ガリウム半導体装置
JPS62211962A (ja) 高周波半導体装置の製造方法
JPH065880A (ja) 半導体装置の製造方法
JPS63318145A (ja) 半導体装置の製造方法
JPH07321127A (ja) 化合物半導体装置及びその製造方法
JPS61112361A (ja) 半導体装置
JPS641050B2 (ja)
JPS63224344A (ja) 半導体装置の製造方法
JPH0513584A (ja) 半導体装置およびその製造方法
JPH02189936A (ja) 半導体装置の製造方法
JPH01124222A (ja) ＧａＡｓ半導体装置の製造方法
JP2774597B2 (ja) 電界効果型トランジスタの製造方法
JPH01289136A (ja) 半導体装置の製造方法
JPH0831480B2 (ja) ＧａＡｓ半導体装置およびその製造方法
JP3381108B2 (ja) デュアルゲート型電界効果トランジスタ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980916