JPH06119186A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】 【構成】 マイクロコンピュータの割込み制御回路に複
数（ｎ個）の割込み制御用レジスタからなる第１の専用
レジスタ群を設けるとともに、例えば各タスクの先頭ア
ドレスを設定可能な第２の専用レジスタ群とこの第２の
専用レジスタ群に設定されたアドレスとプログラムカウ
ンタの値とを比較してタスクの切換えを検出する手段を
設け、タスクが切り換わったなら参照する割込み制御用
レジスタも切り換えるようにした。 【効果】 タスクの切り換えの際にハードウェアにより
自動的に受付け可能な割込みが変更され、ソフトウェア
によって割込み制御用レジスタを書き換えることなく割
込みの変更が可能となり、これによってシステムのスル
ープットが向上される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、データ処理システム
における割込み制御方式に適用して特に有効な技術に関
し、例えばマルチタスク処理を行なうように構成された
マイクロコンピュータシステムにおける割込みの受付け
方式に利用して有効な技術に関する。

【０００２】

【従来の技術】従来のマイクロコンピュータにおける各
周辺装置からの割込み要求の受付け方式としては、マイ
クロコンピュータ内に割込みマスク用のレジスタを設
け、マスクのかかっている割込みに関しては割込み要求
を受け付けないように構成されていた。さらに、マスク
のかけられていない割込みに関しては、専用のレジスタ
に設定された割込み優先順位に従って、優先度の高い割
込みを受け付けるように構成されている（日本電気株式
会社１９９１年発行、「μＰＤ７８０１Ｘシリーズユー
ザーズ・マニュアル，ＩＥＵ−７８０」第３６頁，第２
６１〜２８３頁、あるいは株式会社日立製作所１９８８
年発行、「Ｈ８／５３２ハードウェアマニュアル」第３
版，第２７，２８頁，第９１〜１０６頁参照）。

【０００３】

【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。すなわち、マルチタスク処理
を行なうように構成されたマイクロコンピュータシステ
ムにおいて、各タスクごとに受付け可能な割込みを切り
換えることができるようにするには、タスクの切換えご
とにソフトウェアによって割込み制御用のレジスタの内
容を書き換える必要がある。そのため、タスクの切換え
際のプログラムのステップ数が多くなり、システムのス
ループットが低下するというものである。

【０００４】この発明の目的は、マルチタスク処理を行
なうように構成されたマイクロコンピュータシステムに
おいて、タスクの切り換えの際にソフトウェアによらず
自動的に受付け可能な割込みが変更されるようにして、
システムのスループットの向上を図ることにある。この
発明の前記ならびにそのほかの目的と新規な特徴につい
ては、本明細書の記述および添附図面から明らかになる
であろう。

【０００５】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、マイクロコンピュータの割込み
制御回路に複数（ｎ個）の割込み制御用レジスタからな
る第１の専用レジスタ群を設けるとともに、例えば各タ
スクの先頭アドレスを設定可能な第２の専用レジスタ群
とこの第２の専用レジスタ群に設定されたアドレスとプ
ログラムカウンタの値とを比較してタスクの切換えを検
出する手段を設け、タスクが切り換わったなら参照する
割込み制御用レジスタも切り換えるようにしたものであ
る。

【０００６】

【作用】上記した手段によれば、予め第１の専用レジス
タ群を構成する割込み制御用レジスタに各タスクに応じ
た割込み制御情報を設定しておくとともに、第２の専用
レジスタ群には各タスクの先頭アドレスをそれぞれ設定
しておけば、タスクの切り換えの際にハードウェアによ
り自動的に受付け可能な割込みが変更されるため、ソフ
トウェアによって割込み制御用レジスタを書き換えるこ
となく実行するタスクに応じて割込みの変更が可能とな
り、これによってシステムのスループットを向上させる
ことができる。

【０００７】

【実施例】以下、本発明の好適な実施例を図面に基づい
て説明する。図１には、本発明に係る割込み制御方式を
適用したマイクロコンピュータ内部の割込みコントロー
ラの一実施例が示されている。

【０００８】この実施例の割込みコントローラ１０は、
複数（ｎ個）の割込み制御用レジスタＲ０，Ｒ１，Ｒ２
……Ｒｎからなる第１の専用レジスタ群１１と、図２に
示されているような各タスクプログラムの先頭アドレス
ＡＤ０，ＡＤ１，ＡＤ２〜ＡＤｎを設定可能なアドレス
レジスタＪ０，Ｊ１，Ｊ２……Ｊｎからなる第２の専用
レジスタ群１２と、上記アドレスレジスタＪ０，Ｊ１，
Ｊ２……Ｊｎに設定されたアドレスとプログラムカウン
タの値とを比較してタスクの切換えを検出する比較回路
１３と、検出されたタスクに対応された割込み制御用レ
ジスタＲｉの内容を保持するイネーブルレジスタ１４
と、このイネーブルレジスタ１４に転送された制御情報
に基づいてマイクロプロセッサＣＰＵに対する割込み要
求およびベクタ番号を発生する割込み発生回路１５とを
備えている。

【０００９】上記イネーブルレジスタ１４には、各割込
み制御用レジスタＲ０，Ｒ１，Ｒ２……Ｒｎに対応して
設けられた選択選択スイッチＳＷ１０，ＳＷ１１，ＳＷ
１２〜ＳＷ１ｎを介していずれかの制御用レジスタＲｉ
の内容（割込み制御情報）が転送されるように構成され
ている。特に制限されないが、上記第２の専用レジスタ
群１２を構成するアドレスレジスタＪ０，Ｊ１，Ｊ２…
…Ｊｎの内容は、互いにタイミングの異なるクロックφ
０，φ１，φ２〜φｎによってオンされる選択スイッチ
ＳＷ０，ＳＷ１，ＳＷ２〜ＳＷｎを介して順番に上記比
較回路１３に供給され、プログラムカウンタの値と比較
され、一致したときに比較回路１３からハイレベルの検
出信号が出力される。

【００１０】上記比較回路１３の出力信号は、各割込み
制御用レジスタＲ０，Ｒ１，Ｒ２……Ｒｎに対応して設
けられ互いにタイミングの異なるクロックφ０，φ１，
φ２〜φｎが一方の入力端子に入力されているアンドゲ
ートＧ０，Ｇ１，Ｇ２〜Ｇｎに供給され、このアンドゲ
ートＧｉの出力が上記選択選択スイッチＳＷ１０，ＳＷ
１１，ＳＷ１２〜ＳＷ１ｎのゲート制御端子に供給され
ている。また、上記割込み制御用レジスタＲ０，Ｒ１，
Ｒ２……Ｒｎには、内部バス２０を介してマイクロプロ
セッサＣＰＵが任意の割込み制御情報を書き込むことが
でき、アドレスレジスタＪ０，Ｊ１，Ｊ２……Ｊｎに
は、内部バス２０を介してタスクの先頭アドレスを書き
込むことができるようにされている。

【００１１】この実施例の割込みコントローラは、クロ
ックφ０，φ１，φ２〜φｎによって選択スイッチＳＷ
０，ＳＷ１，ＳＷ２〜ＳＷｎが順番にオンされるとその
内容（各タスクの先頭アドレス）が比較回路１３に供給
される。そして、プログラムカウンタの値と比較され、
一致したときすなわち実行プログラムが各タスクの先頭
アドレスを通過したときに比較回路１３の出力がハイレ
ベルに変化し、さらにクロックφｉとの論理積をとるア
ンドゲートＧｉの出力がハイレベルに変化してスイッチ
ＳＷ１ｉがオンされる。その結果、アドレスレジスタＪ
ｉに対応された割込み制御用レジスタＲｉの内容がイネ
ーブルレジスタ１４に転送される。

【００１２】そして、割込み発生回路１５に対して割込
み信号ＩＲＱが入力されたときに、上記イネーブルレジ
スタ１４の内容を参照してマイクロプロセッサＣＰＵに
対する割込み要求を発生する。割込み制御用レジスタＲ
０，Ｒ１，Ｒ２……Ｒｎは、それぞれ割込み信号ＩＲＱ
の種類に対応した数のビット群からなり、各ビットに
“１”を設定しておくと対応する割込みが受付け可能に
され、ゼロを設定しておくとマスクがかけられて割込み
が受付けられないようにされる。割込み発生回路１４内
には、割込みの優先順位を設定するレジスタが設けられ
ており、その優先順位に従って割込みを受け付けるよう
になっている。ただし、上記割込み制御用レジスタＲ
０，Ｒ１，Ｒ２……Ｒｎに割込みマスク情報と共に優先
順位を示す情報を併せて設定できるように構成しておい
て、割込み発生回路１４がイネーブルレジスタの内容を
参照して、割込みの受付けの可否および優先順位を判定
してマイクロプロセッサＣＰＵに対する割込み要求を発
生するように構成しても良い。

【００１３】以上説明したように上記実施例は、マイク
ロコンピュータの割込み制御回路に複数（ｎ個）の割込
み制御用レジスタからなる第１の専用レジスタ群を設け
るとともに、例えば各タスクの先頭アドレスを設定可能
な第２の専用レジスタ群とこの第２の専用レジスタ群に
設定されたアドレスとプログラムカウンタの値とを比較
してタスクの切換えを検出する手段を設け、タスクが切
り換わったなら参照する割込み制御用レジスタも切り換
えるようにしたので、予め第１の専用レジスタ群を構成
する割込み制御用レジスタに各タスクに応じた割込み制
御情報を設定しておくとともに、第２の専用レジスタ群
には各タスクの先頭アドレスをそれぞれ設定しておけ
ば、タスクの切り換えの際にハードウェアにより自動的
に受付け可能な割込みが変更されるという作用により、
ソフトウェアによって割込み制御用レジスタを書き換え
ることなく割込みの変更が可能となり、これによってシ
ステムのスループットが向上されるという効果がある。

【００１４】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば上記
実施例では、各タスクの先頭アドレスとプログラムカウ
ンタの値とを比較する比較器を一つだけ設け、スイッチ
で比較する先頭アドレスを順番に比較器に供給するよう
にしたが、専用レジスタの数だけ比較器を設け、同時に
比較できるように構成しても良い。

【００１５】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるマイク
ロコンピュータに適用した場合について説明したが、こ
の発明はそれに限定されるものでなく、通信制御装置そ
の他割込み制御機能を制御装置一般に利用することがで
きる。

【００１６】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、マルチタスク処理を行なう
ように構成されたマイクロコンピュータシステムにおい
て、タスクの切換えの際にソフトウェアによらず自動的
に受付け可能な割込みを変更できるようにして、システ
ムのスループットの向上を図ることができる。

【図面の簡単な説明】

【図１】本発明に係る割込み制御方式を適用したマイク
ロコンピュータ内部の割込みコントローラの一実施例を
示すブロック図である。

【図２】メモリ上のプログラム格納エリアの構成例を示
すメモリマップである。

【符号の説明】

１０ 割込み制御回路（割込みコントローラ） １１ 第１の専用レジスタ群（割込み制御用レジスタ
群） １２ 第２の専用レジスタ群（タスク先頭アドレス用レ
ジスタ群） １３ 比較回路 １４ 共通レジスタ（イネーブルレジスタ） １５ 割込み発生回路 ２０ 内部バス

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数の割込み制御用レジスタからなる第
   １の専用レジスタ群と、複数のアドレスを設定可能な第
   ２の専用レジスタ群と、この第２の専用レジスタ群に設
   定されたアドレスとプログラムカウンタの値とを比較し
   てタスクの切換えを検出するタスク切換え検出手段とを
   備え、タスクが切り換わったときに上記割込み制御用レ
   ジスタを切り換えるように構成されてなる割込み制御回
   路を内蔵したことを特徴とするマイクロコンピュータ。
2. 【請求項２】 上記第１専用レジスタ群の後段には選択
   スイッチ群を介して共通のレジスタが接続され、上記タ
   スク切換え検出手段からの出力信号によって上記選択ス
   イッチ群が制御されて、検出されたタスクに対応した割
   込み制御用レジスタの内容が上記共通レジスタに転送さ
   れ、この共通レジスタの内容を参照してマイクロプロセ
   ッサに対する割込み要求を発生するように割込み制御回
   路が構成されていることを特徴とする請求項１記載のマ
   イクロコンピュータ。
3. 【請求項３】 上記割込み制御用レジスタには、割込み
   マスク情報と共に優先順位を示す情報が設定されるよう
   に構成されていることを特徴とする請求項１または請求
   項２記載のマイクロコンピュータ。