JPH06112322A - プログラマブルｒｏｍ用トランジスタ・アンチヒューズ - Google Patents

プログラマブルｒｏｍ用トランジスタ・アンチヒューズ

Info

Publication number
JPH06112322A
JPH06112322A JP5162587A JP16258793A JPH06112322A JP H06112322 A JPH06112322 A JP H06112322A JP 5162587 A JP5162587 A JP 5162587A JP 16258793 A JP16258793 A JP 16258793A JP H06112322 A JPH06112322 A JP H06112322A
Authority
JP
Japan
Prior art keywords
drain
gate
source
forming
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5162587A
Other languages
English (en)
Other versions
JP2717051B2 (ja
Inventor
Roger R Lee
ロジャー・ルオジア・リー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JPH06112322A publication Critical patent/JPH06112322A/ja
Application granted granted Critical
Publication of JP2717051B2 publication Critical patent/JP2717051B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 ソースの逆方向バイアスを回避し、高ドレー
ン電流を保証する。 【構成】 電界効果トランジスタのドレーン・ノード５
６、５８にアンチヒューズ６２、６４を具備するプログ
ラマブル読取り専用メモリ装置。プログラミングは、高
圧をトランジスタのドレーンとゲートとの間に印加し、
アンチヒューズ６２、６４を閉路とすることにより達成
される。それ以外の場合、トランジスタは開路となる。
アンチヒューズをソース・ノードに反対のドレーン・ノ
ードに位置させることにより、ソース逆方向バイアスの
問題点が回避される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般的にプログラマブ
ル読み取り専用メモリ（ＰＲＯＭ）半導体装置用のアン
チヒューズ、特に電界効果トランジスタのドレーンと直
列のアンチヒューズを具備するＰＲＯＭ、及び、トラン
ジスタ内でこれらのアンチヒューズを組み立てる方法に
関する。
【０００２】
【従来の技術】プログラマブル読取り専用メモリ（ＰＲ
ＯＭ）をプログラムするために利用できる方法の内の２
つの方法は、金属可融リンク又はその反対のアンチヒュ
ーズの使用を含む。プログラムされていないアンチヒュ
ーズは不導通なので、ビット線及びアレイ・デバイスの
間の回路を閉じるように導電状態又は低抵抗状態に変更
することにより、アンチヒューズはプログラムされる。
他方、ヒューズ・リンクはプログラムされていない場合
には導電性なので、ビット線及びアレイ・デバイスの間
の回路の開路又は遮断を行うように不導通状態に変更す
ることにより、ヒューズ・リンクはプログラムされる。
どちらの場合も、高圧をアレイ・デバイスに印加し、電
流をリンクに流し、リンクで熱を発生させることによ
り、プログラミングを実行する。ヒューズ・リンクで
は、熱により回路が開かれる。一方、アンチヒューズで
は熱が導体を作り出す。
【０００３】
【発明が解決しようとする課題】記憶装置が金属酸化シ
リコン電界効果トランジスタ（ＭＯＳＦＥＴ）である場
合、ソース・ノードに直列にアンチヒューズを挿入する
ことが一般的に知られている。これにより、ソース基板
上に逆方向バイアスＶSBが存在する場合に発生する「人
体効果」と呼ばれる望ましくない結果が起こる。このバ
イアスは、アンチヒューズ内での高抵抗、つまり１，０
００〜４，０００オームの可能性に起因する高圧によっ
て、プログラミング中に発生する。
【０００４】その結果起こる、この抵抗によるプログラ
ミング中の電圧の低下は、ゲート−ソース間の電圧Ｖgs
を低下させ、ドレーン電流ＩDを減少させる。この減少
したドレーン電流は、アンチヒューズを適切に加熱して
高抵抗の接点を形成するには不十分な可能性がある。
【０００５】したがって、ソースの逆方向バイアスを回
避し、プログラミング操作中に高ドレーン電流を提供す
るには、ＰＲＯＭ ＭＯＳＦＥＴ内で多数の小型アウト
ライン・アンチヒューズ（ｏｕｔｌｉｎｅ ａｎｔｉｆ
ｕｓｅ）を組み立てるのが望ましい。
【０００６】
【課題を解決するための手段】このＰＲＯＭ内では、短
絡済みのアンチヒューズを具備するＭＯＳＦＥＴトラン
ジスタが作動する。つまり、このトランジスタは、導通
して１をシミュレートするか、ドレーン内の不導通アン
チヒューズのために開路となってゼロをシミュレートす
る。
【０００７】簡略に述べると、本発明は電界効果トラン
ジスタのドレーン・ノード又は導体に形成されるアンチ
ヒューズを具備する新規のＰＲＯＭチップである。ＦＥ
Ｔのドレーン・ノードへのアンチヒューズの新規な配置
により、ＰＲＯＭのソースとドレーンとの間の特性（名
目）電圧差を減らすことなく、ＦＥＴのゲートとソース
との間の電圧差を大きくするという利点が生じる。した
がって、本発明の新規なＰＲＯＭチップのターンオン時
間を短くし、アンチヒューズの完全な焼き切れを保証し
て、信頼性の高い開状態から閉状態への、即ちゼロから
１へのＰＲＯＭチップが提供される。
【０００８】ドレーン・ノードにおいて一対のＭＯＳＦ
ＥＴ装置に一対のアンチヒューズを形成する方法は次の
通りである。
【０００９】（ａ）シリコン基板上にゲート酸化物層を
生長させ、（ｂ）ポリシリコン・ゲート層をゲート酸化
物層上に形成し、（ｃ）珪化タングステン層をポリシリ
コン層上に形成し、（ｄ）ゲート酸化物層に選択的にマ
スク処理及びエッチングを行って複数のゲート領域を形
成し、ソース領域及びドレーン領域で囲まれたゲート酸
化物層上にアンチヒューズ領域を形成し、（ｅ）イオン
注入によりソース領域及びドレーン領域内にソース拡散
及びドレーン拡散を形成し、（ｆ）酸化物形成、パター
ン化及びエッチングにより、ゲート領域の壁上に酸化物
スペーサを形成し、（ｇ）ソース領域上に第２のポリシ
リコン層をパターン化し、（ｈ）オゾンＴＥＯＳ層をド
レーン領域上に形成して、選択的にエッチングし、
（ｉ）ドレーン領域の基板にトレンチをパターン化して
第１及び第２のドレーン拡散を作り、（ｊ）トレンチ内
に酸化物を熱的に生長させ、（ｋ）ドレーン拡散からオ
ゾンＴＥＯＳをエッチングし、（ｌ）第１及び第２のド
レーン拡散上及びトレンチ内にアンチヒューズ物質を形
成し、（ｍ）アンチヒューズ物質上でビット線コンタク
トを形成して、該ビット線を一対の薄い不導通アンチヒ
ューズによってドレーン拡散から分離する。
【００１０】ＰＲＯＭ ＭＯＳＦＥＴ装置は、（ａ）ソ
ース、ドレーン及びゲートを含み、前記ソース、ドレー
ン及びゲートのそれぞれがソース・ノード、ドレーン・
ノード及びゲート・ノードに接続なされた複数のＭＯＳ
ＦＥＴトランジスタと、（ｂ）一対の電界効果トランジ
スタのドレーン・ノードに形成されるアンチヒューズ物
質であって、前記ＦＥＴのゲートとソースとの間に最大
電圧差を有し、ソースとドレーンとの間に名目電圧差を
有するプログラマブル読取り専用メモリ・トランジスタ
を提供するアンチヒューズ物質と、を具備し、迅速なタ
ーンオン時間及びアンチヒューズ物質の完全な焼き切れ
を提供する。
【００１１】
【実施例】図１において、ＭＯＳＦＥＴ装置１０はＭＯ
ＳＦＥＴのソース側にアンチヒューズを具備する。前述
のように、これにより、電圧逆方向バイアスＶSBが作り
出され、ゲート電圧Ｖgsが減少し、その結果電流ＩDS
１４が減少するという望ましくない影響がある。
【００１２】図２は、発明の新規部分を図示している。
ここでは、アンチヒューズ１６がドレーン１８に隣接す
るので、ゲート電圧Ｖgsは低下せず、アンチヒューズを
通るドレーン電流ＩDS ２０が最大化するので、アンチ
ヒューズは正しく加熱され、高圧ＶDS（通常は１２ボル
ト）でプログラミングした後に良導体となる。
【００１３】共通のドレーン・ノードを具備する一対の
ＭＯＳＦＥＴ装置を組み立てる新しい方法を図３〜図８
を参照することにより説明する。図３では、３つの層が
Ｐウェル・シリコン基板２２上に蒸着されている。ゲー
ト酸化物２４は基板上に熱的に生長される。この上にゲ
ート物質のドーピングされたポリシリコン２６があり、
ＬＰＣＶＤプロセスによって蒸着される。第２のゲート
物質である珪化タングステン２８は、ＣＶＤプロセスに
よって蒸着される。これらの２層が２９に示すようにワ
ード線を形成する。その後、酸化物層３０がゲート層２
６、２８上にＣＶＤによって蒸着される。
【００１４】複数のゲート領域３２、３４、３６が、ゲ
ート酸化物２４を選択的にマスク処理し、エッチングす
ることにより形成される（図４）。ゲート領域に隣接し
てＮ＋拡散がイオン注入によって形成され、ソース拡散
３８、４０及びドレーン拡散４２が作り出される。ゲー
ト領域、ソース領域及びドレーン領域上に酸化物層が付
着され、選択的にパターン化されて、酸化物スペーサ４
４が形成される。
【００１５】ソース線は、ポリシリコン４６の層を蒸着
してからドープすることにより形成される。ソース線４
８、５０（図６）は、ソース拡散３８、４０上を除い
て、すべてのポリシリコン４６をエッチングすることに
より完了される。次いで、オゾンＴＥＯＳ層５２が面上
に付着され、ソース線４８、５０のみを覆うように選択
的にエッチングされる（図７）。
【００１６】この段階で、基板２２にパターン化し、ド
レーン拡散を第１のドレーン拡散５６及び第２のドレー
ン拡散５８に分離することにより、トレンチ５４が形成
される。パターン化ホトレジストが除去され、酸化物層
６０がトレンチ５４内に生長される。その後、オゾンＴ
ＥＯＳがドレーン拡散領域５６、５８からＨＦ酸によっ
てエッチングされ取り除かれる。
【００１７】この時点で、アンチヒューズ物質６１であ
る酸化ケイ素又は窒化ケイ素のどちらかがチップ全体の
上に整合的に付着されるが、有効なアンチヒューズ要素
は第１の拡散５５及び第２の拡散５８の真上の領域６
２、６４だけに設けられる。次のステップでは、拡散５
６、５８上の領域６２、６４で接触し、ビット線６６と
ドレーン拡散５６、５８との間に２つのアンチヒューズ
６２、６４を作成するビット線６６（図８）がチップ上
に形成される。
【００１８】装置のプログラミングは、１２ボルトをビ
ット線６６及びワード線２９、３１（図９）に印加する
か、印加しないかによって達成される。電圧の印加によ
りアンチヒューズは「短絡」され、つまり閉回路（１）
となり、逆に高圧が印加されないと開回路を維持する
（ゼロ）。最初の場合、プログラミングは消去不能であ
る。
【００１９】本発明の実施例が開示されたが、本書に開
示される原理を実行する様々なモードは前記請求項の範
囲内にある。したがって、本発明の範囲は請求項に明記
される場合を除き限定されるものではない。
【図面の簡単な説明】
【図１】従来の技術のアンチヒューズ及びＭＯＳＦＥＴ
の概略図である。
【図２】本発明の一実施例の概略図である。
【図３】本発明の基板上の第１の４つの層の断面図であ
る。
【図４】図３の基板上に３つの層をパターン化した後の
断面図である。
【図５】更に２つの層を加えた後の断面図である。
【図６】さらに追加された２つの層をパターン化した後
の断面図である。
【図７】拡散領域間に形成されたトレンチの断面図であ
る。
【図８】一対のトランジスタにおける一対の完了したア
ンチヒューズの断面図である。
【図９】トランジスタ及びアンチヒューズの電気的な構
成を示す図である。
【符号の説明】
１６：アンチヒューズ、 １８：ドレイン、 ２２：基
板、 ２４：ゲート酸化物、 ２６：ポリシリコン（ゲ
ート層）、 ２８：珪化タングステン（ゲート層）、
２９：ワード線、 ３０：酸化物層、 ３２、３４、３
６：ゲート領域、 ３８、４０：ソース拡散、 ４２：
ドレイン拡散、 ４４：酸化物スペーサ、 ４８、５
０：ソース線、 ５４：トレンチ、 ５６、５８：ドレ
イン拡散、６２、６４：アンティヒューズ、 ６６：ビ
ット線

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 ＭＯＳ電界効果トランジスタに隣接して
    ＰＲＯＭチップ内に一対のアンチヒューズを形成する方
    法であって、 （ａ）シリコン基板上にゲート酸化物層を生成させるス
    テップと、 （ｂ）前記ゲート酸化物層上にポリシリコン・ゲート層
    を形成するステップと、 （ｃ）前記ポリシリコン層上に珪化タングステン層を形
    成するステップと、 （ｄ）前記ポリシリコン層上に酸化物層を形成するステ
    ップと、 （ｅ）前記ゲート酸化物層を選択的にマスク処理及びエ
    ッチングを行って複数のゲート領域を形成し、ソース領
    域及びドレーン領域に囲まれたゲート酸化物層上にアン
    チヒューズ領域を形成するステップと、 （ｆ）イオン注入により前記ソース領域及びドレーン領
    域内にソース拡散及びドレーン拡散を形成するステップ
    と、 （ｇ）ホトリソグラフィ及びエッチングにより、前記ゲ
    ート領域の壁上に酸化物スペーサを形成するステップ
    と、 （ｈ）前記ソース領域上に第２のポリシリコン層をパタ
    ーン化してソース線を形成するステップと、 （ｉ）前記ドレーン領域上にオゾンＴＥＯＳ層を形成
    し、選択的にエッチングするステップと、 （ｊ）前記ドレーン領域の基板にトレンチをパターン化
    して第１及び第２のドレーン拡散を作成するステップ
    と、 （ｋ）前記ドレーン拡散から前記オゾンＴＥＯＳをエッ
    チングするステップと、 （ｌ）前記トレンチ内で酸化物を熱的に生長させるステ
    ップと、 （ｍ）前記第１及び第２のドレーン拡散上にアンチヒュ
    ーズ物質を形成するステップと、 （ｎ）前記アンチヒューズ物質上にビット線コンタクト
    を形成して、該ビット線を一対の薄い不導通アンチヒュ
    ーズにより前記ドレーン拡散から分離するステップと、 を具備することを特徴とする方法。
  2. 【請求項２】 請求項１記載の方法であって、前記アン
    チヒューズ物質を窒化ケイ素及び酸化ケイ素から成る群
    から選択することを特徴とする方法。
  3. 【請求項３】 請求項１記載の方法であって、１２ボル
    トの信号をＶDS及びＶgsに印加することにより、前記ア
    ンチヒューズを短絡することを特徴とする方法。
  4. 【請求項４】 ＰＲＯＭ ＭＯＳＦＥＴ装置であって、 （ａ）ソース、ドレーン及びゲートを含み、前記ソー
    ス、ドレーン及びゲートのそれぞれがソース・ノード、
    ドレーン・ノード及びゲート・ノードに接続された複数
    のＭＯＳＦＥＴトランジスタと、 （ｂ）一対の電界効果トランジスタのドレーン・ノード
    に形成されるアンチヒューズ物質であって、前記ＦＥＴ
    のゲートとソースとの間に最大電圧差を有し、ソースと
    ドレーンとの間に名目電圧差を有するプログラマブル読
    取り専用メモリ・トランジスタを提供するアンチヒュー
    ズ物質と、 を具備し、迅速なターンオン時間及びアンチヒューズ物
    質の完全な焼き切れを提供するＰＲＯＭ ＭＯＳＦＥＴ
    を提供することを特徴とする装置。
  5. 【請求項５】複数対のＭＯＳＦＥＴ装置を有するプログ
    ラマブル読取り専用メモリ・チップであって、 （ａ）基板上に形成されたゲート酸化物と、 （ｂ）前記ゲート酸化物上に形成された一対のゲート
    と、 （ｃ）前記ゲート間に形成されたドレーン拡散と、 （ｄ）前記ゲートの外側の領域に形成された一対のソー
    ス拡散と、 （ｅ）前記一対のソース拡散上に形成されたソース線
    と、 （ｆ）前記一対のゲート間に形成され、前記ドレーン拡
    散を第１及び第２のドレーン拡散に分離するトレンチ
    と、 （ｇ）前記トレンチ内に生長された絶縁酸化物と、 （ｈ）前記一対のＭＯＳＦＥＴ装置上に形成され、前記
    第１及び第２のドレーン拡散と電気的に接触するアンチ
    ヒューズ物質と、 （ｉ）前記トレンチ及び前記ドレーン拡散上に形成され
    たビット線と、 を具備し、前記ビット線及び前記ソース線に電圧を印加
    して前記アンチヒューズ物質を短絡することによって機
    能的なＭＯＳＦＥＴを作成し、前記ビット線及び前記ソ
    ース線に電圧を印加しないことにより開回路を提供する
    ことを特徴とするＰＲＯＭチップ。
  6. 【請求項６】 請求項５記載のＰＲＯＭチップであっ
    て、前記ゲートが更に（ａ）前記ゲート酸化物上のドー
    プされたポリシリコン層と、 （ｂ）前記ドープされたポリシリコン層上の珪化タング
    ステン層と （ｃ）前記珪化タングステン層上の酸化物層と、 を具備することを特徴とするＰＲＯＭチップ。
  7. 【請求項７】 請求項６記載のＰＲＯＭチップであっ
    て、前記アンチヒューズ物質を窒化ケイ素及び酸化ケイ
    素から成る群から選択することを特徴とするＰＲＯＭチ
    ップ。
JP5162587A 1992-08-21 1993-06-30 プログラマブルｒｏｍ用トランジスタ・アンチヒューズ Expired - Lifetime JP2717051B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/934,024 US5282158A (en) 1992-08-21 1992-08-21 Transistor antifuse for a programmable ROM
US934024 1992-08-21

Publications (2)

Publication Number Publication Date
JPH06112322A true JPH06112322A (ja) 1994-04-22
JP2717051B2 JP2717051B2 (ja) 1998-02-18

Family

ID=25464831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5162587A Expired - Lifetime JP2717051B2 (ja) 1992-08-21 1993-06-30 プログラマブルｒｏｍ用トランジスタ・アンチヒューズ

Country Status (3)

Country Link
US (1) US5282158A (ja)
JP (1) JP2717051B2 (ja)
DE (1) DE4326489C2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100461247B1 (ko) * 2000-05-31 2004-12-14 인터내셔널 비지네스 머신즈 코포레이션 에스오아이의 안티 퓨즈를 형성하는 방법 및 그 구조체
JP2005515624A (ja) * 2001-10-17 2005-05-26 キロパス テクノロジーズ インコーポレイテッド 超薄膜誘電体のブレークダウン現象を利用したリプログラマブル不揮発性メモリ
JP2008042195A (ja) * 2006-08-02 2008-02-21 Qimonda Ag 書換え可能な不揮発性メモリセル
JP2009539263A (ja) * 2006-05-31 2009-11-12 サンディスク スリーディー，エルエルシー 溝エッチングの間、パターン形成されたフィーチャを保護するための導電性ハードマスク

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5619063A (en) * 1993-07-07 1997-04-08 Actel Corporation Edgeless, self-aligned, differential oxidation enhanced and difusion-controlled minimum-geometry antifuse and method of fabrication
DE4440539C2 (de) * 1994-11-12 1996-09-19 Itt Ind Gmbh Deutsche Programmierbarer Halbleiterspeicher
TW278229B (en) * 1994-12-29 1996-06-11 Siemens Ag Fuse structure for an integrated circuit device and method for manufacturing a fuse structure
US5838620A (en) 1995-04-05 1998-11-17 Micron Technology, Inc. Circuit for cancelling and replacing redundant elements
US6329139B1 (en) 1995-04-25 2001-12-11 Discovery Partners International Automated sorting system for matrices with memory
US6331273B1 (en) 1995-04-25 2001-12-18 Discovery Partners International Remotely programmable matrices with memories
US5751629A (en) 1995-04-25 1998-05-12 Irori Remotely programmable matrices with memories
US5874214A (en) 1995-04-25 1999-02-23 Irori Remotely programmable matrices with memories
US5741462A (en) * 1995-04-25 1998-04-21 Irori Remotely programmable matrices with memories
US6416714B1 (en) 1995-04-25 2002-07-09 Discovery Partners International, Inc. Remotely programmable matrices with memories
US6017496A (en) 1995-06-07 2000-01-25 Irori Matrices with memories and uses thereof
US5608391A (en) * 1995-05-11 1997-03-04 Minnesota Mining And Manufacturing Company Electronic license plate architecture
WO1996036030A1 (en) * 1995-05-11 1996-11-14 Minnesota Mining And Manufacturing Company Electronic license plate having a secure identification device
US5657293A (en) * 1995-08-23 1997-08-12 Micron Technology, Inc. Integrated circuit memory with back end mode disable
US5812468A (en) * 1995-11-28 1998-09-22 Micron Technology, Inc. Programmable device for redundant element cancel in a memory
US5811869A (en) * 1996-01-04 1998-09-22 Micron Technology, Inc. Laser antifuse using gate capacitor
US5661071A (en) * 1996-04-01 1997-08-26 Chartered Semiconductor Manufacturing Pte Ltd Method of making an antifuse cell with tungsten silicide electrode
US5834813A (en) * 1996-05-23 1998-11-10 Micron Technology, Inc. Field-effect transistor for one-time programmable nonvolatile memory element
US5668751A (en) * 1996-08-01 1997-09-16 Micron Technology, Inc. Antifuse programming method and apparatus
US5831923A (en) * 1996-08-01 1998-11-03 Micron Technology, Inc. Antifuse detect circuit
US5742555A (en) 1996-08-20 1998-04-21 Micron Technology, Inc. Method of anti-fuse repair
US5838625A (en) * 1996-10-29 1998-11-17 Micron Technology, Inc. Anti-fuse programming path
US5912579A (en) * 1997-02-06 1999-06-15 Zagar; Paul S. Circuit for cancelling and replacing redundant elements
US5909049A (en) 1997-02-11 1999-06-01 Actel Corporation Antifuse programmed PROM cell
US6055611A (en) * 1997-07-09 2000-04-25 Micron Technology, Inc. Method and apparatus for enabling redundant memory
US5926034A (en) * 1997-08-14 1999-07-20 Micron Technology, Inc. Fuse option for multiple logic families on the same die
TW399301B (en) * 1998-04-18 2000-07-21 United Microelectronics Corp Manufacturing method of bit line
US6021079A (en) * 1998-05-13 2000-02-01 Richard Mann Fast, low cost method of developing code for contact programmable ROMs
US6222244B1 (en) 1998-06-08 2001-04-24 International Business Machines Corporation Electrically blowable fuse with reduced cross-sectional area
US6524941B2 (en) * 1998-06-08 2003-02-25 International Business Machines Corporation Sub-minimum wiring structure
US6281709B1 (en) 1999-08-31 2001-08-28 Micron Technology, Inc. Fuse option for multiple logic families on the same die
US6388305B1 (en) * 1999-12-17 2002-05-14 International Business Machines Corporation Electrically programmable antifuses and methods for forming the same
US6774439B2 (en) * 2000-02-17 2004-08-10 Kabushiki Kaisha Toshiba Semiconductor device using fuse/anti-fuse system
US6836000B1 (en) * 2000-03-01 2004-12-28 Micron Technology, Inc. Antifuse structure and method of use
US6630724B1 (en) * 2000-08-31 2003-10-07 Micron Technology, Inc. Gate dielectric antifuse circuits and methods for operating same
WO2003025944A1 (en) * 2001-09-18 2003-03-27 Kilopass Technologies, Inc. Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric
US6751150B2 (en) * 2002-08-29 2004-06-15 Micron Technology, Inc. Circuits and method to protect a gate dielectric antifuse
US6936909B2 (en) * 2002-08-29 2005-08-30 Micron Technology, Inc. Gate dielectric antifuse circuit to protect a high-voltage transistor
US6870751B2 (en) * 2002-11-07 2005-03-22 Hewlett-Packard Development Company, L.P. Low-energy writing in cross-point array memory devices
DE10255427B4 (de) * 2002-11-28 2008-01-17 Infineon Technologies Ag Verfahren zur Herstellung einer Antifuse in einem Substrat und Antifuse-Struktur zur Integration in einem Substrat
US7071533B1 (en) 2005-02-04 2006-07-04 Polar Semiconductor, Inc. Bipolar junction transistor antifuse
JP4249774B2 (ja) * 2006-10-13 2009-04-08 エルピーダメモリ株式会社 半導体装置の製造方法
US9490261B2 (en) * 2010-10-21 2016-11-08 Cypress Semiconductor Ltd. Minimizing disturbs in dense non volatile memory arrays
US9431339B2 (en) * 2014-02-19 2016-08-30 International Business Machines Corporation Wiring structure for trench fuse component with methods of fabrication
US10109740B2 (en) * 2016-07-18 2018-10-23 International Business Machines Corporation Programmable bulk FinFET antifuses

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0461155A (ja) * 1990-06-22 1992-02-27 Sharp Corp 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4569120A (en) * 1983-03-07 1986-02-11 Signetics Corporation Method of fabricating a programmable read-only memory cell incorporating an antifuse utilizing ion implantation
US4569121A (en) * 1983-03-07 1986-02-11 Signetics Corporation Method of fabricating a programmable read-only memory cell incorporating an antifuse utilizing deposition of amorphous semiconductor layer
US4943538A (en) * 1986-05-09 1990-07-24 Actel Corporation Programmable low impedance anti-fuse element
US5134457A (en) * 1986-05-09 1992-07-28 Actel Corporation Programmable low-impedance anti-fuse element
US4855247A (en) * 1988-01-19 1989-08-08 Standard Microsystems Corporation Process for fabricating self-aligned silicide lightly doped drain MOS devices
US5143861A (en) * 1989-03-06 1992-09-01 Sgs-Thomson Microelectronics, Inc. Method making a dynamic random access memory cell with a tungsten plug
US5100827A (en) * 1991-02-27 1992-03-31 At&T Bell Laboratories Buried antifuse

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0461155A (ja) * 1990-06-22 1992-02-27 Sharp Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100461247B1 (ko) * 2000-05-31 2004-12-14 인터내셔널 비지네스 머신즈 코포레이션 에스오아이의 안티 퓨즈를 형성하는 방법 및 그 구조체
JP2005515624A (ja) * 2001-10-17 2005-05-26 キロパス テクノロジーズ インコーポレイテッド 超薄膜誘電体のブレークダウン現象を利用したリプログラマブル不揮発性メモリ
JP2009539263A (ja) * 2006-05-31 2009-11-12 サンディスク スリーディー，エルエルシー 溝エッチングの間、パターン形成されたフィーチャを保護するための導電性ハードマスク
JP2008042195A (ja) * 2006-08-02 2008-02-21 Qimonda Ag 書換え可能な不揮発性メモリセル

Also Published As

Publication number Publication date
DE4326489A1 (de) 1994-02-24
US5282158A (en) 1994-01-25
DE4326489C2 (de) 1998-09-24
JP2717051B2 (ja) 1998-02-18

Similar Documents

Publication Publication Date Title
JP2717051B2 (ja) プログラマブルｒｏｍ用トランジスタ・アンチヒューズ
US6753590B2 (en) High impedance antifuse
US7834417B2 (en) Antifuse elements
EP0250078B1 (en) Programmable low impedance interconnect circuit element
US4943538A (en) Programmable low impedance anti-fuse element
EP0262193B1 (en) Process for forming a fuse programmable read-only memory device
US4080718A (en) Method of modifying electrical characteristics of MOS devices using ion implantation
JP3204454B2 (ja) 電界効果トランジスタの選択的プログラミング方法
US5508220A (en) Method of forming antifuses having minimum areas
TWI399847B (zh) 可調諧反熔絲元件及其製造方法
EP1211693A2 (en) Improvements in or relating to fuse and antifuse link structures for integrated circuits
US20060220174A1 (en) E-Fuse and anti-E-Fuse device structures and methods
JPS6034274B2 (ja) 積重ね式倍密度読取専用メモリ
JP2000101093A (ja) 電界効果トランジスタおよびその作成方法
US6300180B1 (en) Method for forming an integrated circuit having improved polysilicon resistor structures
JP3775803B2 (ja) 半導体集積回路装置およびその製造方法
US7026217B1 (en) Method of forming an antifuse on a semiconductor substrate using wet oxidation of a nitrided substrate
US6495881B1 (en) Programmable read only memory in CMOS process flow
EP0068845B1 (en) Semiconductor device for memory cell
JPH10256390A (ja) 半導体装置の製造方法
JPH08306875A (ja) 半導体デバイス
JPH049388B2 (ja)
US6277724B1 (en) Method for forming an array of sidewall-contacted antifuses having diffused bit lines
US7157336B2 (en) Method of manufacturing semiconductor device
KR0147877B1 (ko) 마스크롬 및 그 제조 방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971007

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071107

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091107

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091107

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101107

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131107

Year of fee payment: 16

EXPY Cancellation because of completion of term