JPH06112148A - 導電性拡散障壁およびその製法 - Google Patents
導電性拡散障壁およびその製法Info
- Publication number
- JPH06112148A JPH06112148A JP5217944A JP21794493A JPH06112148A JP H06112148 A JPH06112148 A JP H06112148A JP 5217944 A JP5217944 A JP 5217944A JP 21794493 A JP21794493 A JP 21794493A JP H06112148 A JPH06112148 A JP H06112148A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wafer
- titanium nitride
- regions
- diffusion barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009792 diffusion process Methods 0.000 title claims abstract description 26
- 230000004888 barrier function Effects 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 239000002019 doping agent Substances 0.000 claims abstract description 25
- 239000010410 layer Substances 0.000 claims description 88
- 239000004020 conductor Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 8
- 239000011241 protective layer Substances 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract 1
- 229910052757 nitrogen Inorganic materials 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 56
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical group [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 229910021342 tungsten silicide Inorganic materials 0.000 description 4
- 230000005012 migration Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241000233805 Phoenix Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/012—Bonding, e.g. electrostatic for strain gauges
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 窒化チタンをド−ルパント拡散障壁として
利用する半導体を提供する。 【構成】 ウェハの表面に多数のドーピング領域１
２，１３，１４を形成する。これらの多数のドーピング
領域１２，１３，１４を覆い、かつドーピング領域１
２，１３，１４間を電気的に接続するために、窒化チタ
ン層１７を使用する。窒化チタン層１７は、その後の高
温処理作業中にドーパントが窒化チタン１７に拡散し、
その結果ドーピング領域１２，１３，１４が逆ドーピン
グされるのを、実質的に防止する。
利用する半導体を提供する。 【構成】 ウェハの表面に多数のドーピング領域１
２，１３，１４を形成する。これらの多数のドーピング
領域１２，１３，１４を覆い、かつドーピング領域１
２，１３，１４間を電気的に接続するために、窒化チタ
ン層１７を使用する。窒化チタン層１７は、その後の高
温処理作業中にドーパントが窒化チタン１７に拡散し、
その結果ドーピング領域１２，１３，１４が逆ドーピン
グされるのを、実質的に防止する。
Description
【０００１】
【産業上の利用分野】本発明は、一般に半導体の構造に
関し、さらに詳しくは、窒化チタンをドーパント拡散障
壁として利用する半導体の構造に関する。
関し、さらに詳しくは、窒化チタンをドーパント拡散障
壁として利用する半導体の構造に関する。
【０００２】
【従来の技術】従来、半導体業界では、能動半導体ウェ
ハをハンドル・ウェハに取り付けるためにウェハボンデ
ィング技術を使用してきた。ハンドル・ウェハは一般
に、その後の処理および組立作業中に能動ウェハを支持
するために用いられる。能動ウェハに、金属領域によっ
て電気的に接続されたドーピング半導体領域がある場合
には、問題が生じる。ウェハボンディングを実施するた
めに用いられる高温で、ケイ化タングステンなど従前の
半導体材料では、ドーパントを１つのドーピング半導体
領域から別の領域へ拡散させる移動路が形成される。
ハをハンドル・ウェハに取り付けるためにウェハボンデ
ィング技術を使用してきた。ハンドル・ウェハは一般
に、その後の処理および組立作業中に能動ウェハを支持
するために用いられる。能動ウェハに、金属領域によっ
て電気的に接続されたドーピング半導体領域がある場合
には、問題が生じる。ウェハボンディングを実施するた
めに用いられる高温で、ケイ化タングステンなど従前の
半導体材料では、ドーパントを１つのドーピング半導体
領域から別の領域へ拡散させる移動路が形成される。
【０００３】
【発明が解決しようとする課題】この拡散路はＰ形ドー
パントをＮ形領域に、またＮ形ドーパントをＰ形領域に
逆ドーピングさせ、それによって半導体デバイスの動作
を劣化または破壊する。この拡散は、導体を介して横方
向および縦方向の両方に発生する。横方向拡散は、導体
とドーピング領域との間の境界を形成する表面付近で発
生する。導体による金属−半導体境界面付近の横方向拡
散は、導体とドーピング領域との間のオーム接触を、ド
ーピング領域の導体接触部における逆ドーピングによっ
て破壊する。縦方向拡散は、導体の表面に対して垂直で
あり、ドーパントを所望の位置から移動させることによ
って、半導体デバイスの性能を劣化させる。
パントをＮ形領域に、またＮ形ドーパントをＰ形領域に
逆ドーピングさせ、それによって半導体デバイスの動作
を劣化または破壊する。この拡散は、導体を介して横方
向および縦方向の両方に発生する。横方向拡散は、導体
とドーピング領域との間の境界を形成する表面付近で発
生する。導体による金属−半導体境界面付近の横方向拡
散は、導体とドーピング領域との間のオーム接触を、ド
ーピング領域の導体接触部における逆ドーピングによっ
て破壊する。縦方向拡散は、導体の表面に対して垂直で
あり、ドーパントを所望の位置から移動させることによ
って、半導体デバイスの性能を劣化させる。
【０００４】したがって、高温でド−パントの拡散障壁
として機能し、高温作業中にオーム接触を維持し、しか
もハンドルウェハを能動半導体ウェハにボンディングし
やすい導体を設けることが望ましい。
として機能し、高温作業中にオーム接触を維持し、しか
もハンドルウェハを能動半導体ウェハにボンディングし
やすい導体を設けることが望ましい。
【０００５】
【課題を解決するための手段】簡単に述べると、本発明
は、半導体ウェハの表面に多数のドーピング領域を形成
することを含む。この多数のドーピング領域を覆い、か
つドーピング領域間の電気的接続を行うために、窒化チ
タン層を使用する。この窒素化チタン層は、ドーパント
が窒化チタンを介して横方向に拡散し、それに続いて多
数のドーピング領域の逆ドーピングが発生するのを実質
的に防止する。
は、半導体ウェハの表面に多数のドーピング領域を形成
することを含む。この多数のドーピング領域を覆い、か
つドーピング領域間の電気的接続を行うために、窒化チ
タン層を使用する。この窒素化チタン層は、ドーパント
が窒化チタンを介して横方向に拡散し、それに続いて多
数のドーピング領域の逆ドーピングが発生するのを実質
的に防止する。
【０００６】この方法によって形成される構造も本発明
に含まれる。
に含まれる。
【０００７】
【実施例】図１は、能動半導体ウェハ１１と、ハンドル
・ウェハ２１として機能する別の半導体ウェハとを含む
半導体ウェハ１０の拡大断面部を示す。ウェハ２１は一
般に、その後の処理作業中にウェハ１１を支持するのを
補助する。ボンディング作業前に、ウェハ１１の第１表
面に多数のドーピング領域１２，１３，１４を形成す
る。領域１２，１３，１４は、異なる導電形でもよく、
また異なるドーピング濃度の同一導電形でもよく、両方
を組み合わせてもよい。例えば、領域１２はＮ形、領域
１３はドーピング濃度の高いＰ形、そして領域１４はド
ーピング濃度の高いＮ形とすることができる。あるいは
また、隣接領域を交互にＮ形とＰ形とすることもでき
る。また、領域１２，１３，１４は相互に間隔を置いて
配置することもできる。領域１２，１３，１４は、これ
らの領域１２，１３，１４を覆う窒化チタン層１７を形
成することによって、電気的に接続することができる。
層１７は、反応性イオン・スパッタリング，プラズマ・
エンハンス化学蒸着，または半導体処理業界で周知のそ
の他の同様の方法で形成することができる。層１７の厚
さは一般に、層１７に必要な等価直列抵抗によって決定
される。好適実施例では、層１７の厚さは、約５０ない
し５００ナノメートルの範囲である。
・ウェハ２１として機能する別の半導体ウェハとを含む
半導体ウェハ１０の拡大断面部を示す。ウェハ２１は一
般に、その後の処理作業中にウェハ１１を支持するのを
補助する。ボンディング作業前に、ウェハ１１の第１表
面に多数のドーピング領域１２，１３，１４を形成す
る。領域１２，１３，１４は、異なる導電形でもよく、
また異なるドーピング濃度の同一導電形でもよく、両方
を組み合わせてもよい。例えば、領域１２はＮ形、領域
１３はドーピング濃度の高いＰ形、そして領域１４はド
ーピング濃度の高いＮ形とすることができる。あるいは
また、隣接領域を交互にＮ形とＰ形とすることもでき
る。また、領域１２，１３，１４は相互に間隔を置いて
配置することもできる。領域１２，１３，１４は、これ
らの領域１２，１３，１４を覆う窒化チタン層１７を形
成することによって、電気的に接続することができる。
層１７は、反応性イオン・スパッタリング，プラズマ・
エンハンス化学蒸着，または半導体処理業界で周知のそ
の他の同様の方法で形成することができる。層１７の厚
さは一般に、層１７に必要な等価直列抵抗によって決定
される。好適実施例では、層１７の厚さは、約５０ない
し５００ナノメートルの範囲である。
【０００８】その後のウェハ・ボンディング作業が実施
される雰囲気および温度によって、窒化チタン層１７の
部分が酸化チタン（Ｔｉ０2 ）に変換されることがあ
る。酸化チタンは絶縁体であるので、酸化チタンは領域
１２，１３，１４の間の電気的接続を破壊する。窒化チ
タン層１７の酸化を防止するために、層１７を任意選択
的に保護層１８で覆う。層１８に使用する材料は、ウェ
ハ・ボンデイング温度に耐え、かつ酸素が層１７に到達
するのを防止するものでなければならない。適切な材料
として、ポリシリコン，二酸化ケイ素，ケイ化タングス
テン，および窒化ケイ素などが上げられるが、これらだ
けに限定されない。好適実施例では、層１８とウェハ２
１の間を接着するために、層１８をポリシリコンとす
る。ウェハボンディング作業を非酸化雰囲気で実施する
場合には、層１８を設ける必要は無い。場合によって
は、層１８をケイ化タングステンなど、ウェハ２１の接
着を増強する耐熱性ケイ化金属層１９で覆う。層１９
は、ウェハ２１または層１８のいずれかに形成すること
ができる。
される雰囲気および温度によって、窒化チタン層１７の
部分が酸化チタン（Ｔｉ０2 ）に変換されることがあ
る。酸化チタンは絶縁体であるので、酸化チタンは領域
１２，１３，１４の間の電気的接続を破壊する。窒化チ
タン層１７の酸化を防止するために、層１７を任意選択
的に保護層１８で覆う。層１８に使用する材料は、ウェ
ハ・ボンデイング温度に耐え、かつ酸素が層１７に到達
するのを防止するものでなければならない。適切な材料
として、ポリシリコン，二酸化ケイ素，ケイ化タングス
テン，および窒化ケイ素などが上げられるが、これらだ
けに限定されない。好適実施例では、層１８とウェハ２
１の間を接着するために、層１８をポリシリコンとす
る。ウェハボンディング作業を非酸化雰囲気で実施する
場合には、層１８を設ける必要は無い。場合によって
は、層１８をケイ化タングステンなど、ウェハ２１の接
着を増強する耐熱性ケイ化金属層１９で覆う。層１９
は、ウェハ２１または層１８のいずれかに形成すること
ができる。
【０００９】ウェハ１１のウェハ２１へのボンディング
は、層１７の表面をウェハ２１に接触した状態に配置す
るか、または任意選択的に層１８を層１９またはウェハ
２１のいずれかに接触した状態で配置し、ウェハ１１と
ウェハ２１を約１，０５０℃ないし１，２５０℃の間の
温度まで加熱することによって達成される。蒸気雰囲気
でボンディングを実施すると、ウェハ１１と２１の周辺
部の接着を増強することができることが明らかになって
いる。ウェハのボンディングに用いられる高温は層１７
の焼なまし（アニーリング）も行い、それによって面積
抵抗は約５０マイクロオーム・ｃｍ未満の値に低下す
る。好適な実施例では、層１７は約３５マイクロオーム
・ｃｍ以下の面積抵抗を持つ。さらに、アニーリングは
層１７と領域１２，１３，１４との間の接触抵抗を低下
し、それによって層１７と領域１２，１３，１４の間に
オーム接触を形成する。
は、層１７の表面をウェハ２１に接触した状態に配置す
るか、または任意選択的に層１８を層１９またはウェハ
２１のいずれかに接触した状態で配置し、ウェハ１１と
ウェハ２１を約１，０５０℃ないし１，２５０℃の間の
温度まで加熱することによって達成される。蒸気雰囲気
でボンディングを実施すると、ウェハ１１と２１の周辺
部の接着を増強することができることが明らかになって
いる。ウェハのボンディングに用いられる高温は層１７
の焼なまし（アニーリング）も行い、それによって面積
抵抗は約５０マイクロオーム・ｃｍ未満の値に低下す
る。好適な実施例では、層１７は約３５マイクロオーム
・ｃｍ以下の面積抵抗を持つ。さらに、アニーリングは
層１７と領域１２，１３，１４との間の接触抵抗を低下
し、それによって層１７と領域１２，１３，１４の間に
オーム接触を形成する。
【００１０】ウェハボンディング作業中に層１７は、領
域１２，１３，１４のうちのどの領域内のドーパントで
も層１７を介して拡散し、領域１２，１３，１４のうち
の他の領域に逆ドーピングするのを防止する、拡散障壁
として機能する。つまり、ドーパントは層１７に拡散す
ることができないので、ドーパントが層１７を介して１
つのドーピング領域から他のドーピング領域に横方向に
拡散することが防止される。例えば、層１７の拡散障壁
特性は、領域１２のＰ形ドーパントが層１７を介して横
方向に領域１３，１４へ拡散するのを防止する。したが
って、層１７は、層１７と領域１２，１３，１４との間
に形成されるオーム接触がドーパントの拡散によって破
壊されるのを防止する。
域１２，１３，１４のうちのどの領域内のドーパントで
も層１７を介して拡散し、領域１２，１３，１４のうち
の他の領域に逆ドーピングするのを防止する、拡散障壁
として機能する。つまり、ドーパントは層１７に拡散す
ることができないので、ドーパントが層１７を介して１
つのドーピング領域から他のドーピング領域に横方向に
拡散することが防止される。例えば、層１７の拡散障壁
特性は、領域１２のＰ形ドーパントが層１７を介して横
方向に領域１３，１４へ拡散するのを防止する。したが
って、層１７は、層１７と領域１２，１３，１４との間
に形成されるオーム接触がドーパントの拡散によって破
壊されるのを防止する。
【００１１】ウェハ１１と１２とをボンディング接続し
た後、ウェハ１１に能動デバイスが形成される。例え
ば、能動ウェハ１１の第２表面に多数のドーピング領域
１６を形成することができる。このようなドーピング領
域により、強化絶縁ゲートバイポーラトランジスタ（Ｅ
ＩＧＢＴ），トライアック，双方向短絡エミッタスイッ
チ，または埋込導体層を利用したその他の構造などの半
導体デバイスや構造が得られる。
た後、ウェハ１１に能動デバイスが形成される。例え
ば、能動ウェハ１１の第２表面に多数のドーピング領域
１６を形成することができる。このようなドーピング領
域により、強化絶縁ゲートバイポーラトランジスタ（Ｅ
ＩＧＢＴ），トライアック，双方向短絡エミッタスイッ
チ，または埋込導体層を利用したその他の構造などの半
導体デバイスや構造が得られる。
【００１２】次に、図２について説明する。図１の窒化
チタン層１７によって形成された導電性拡散障壁を利用
して、絶縁層分離ウェハ２０をはじめとする様々な半導
体構造を提供することができる。ウェハ２０を形成する
ためには、半導体ウェハ１１を、図１で説明したように
領域１２，１３，１４を窒化チタン層１７で覆うように
形成する。次に、その後のウェハボンディング作業中に
層１７の酸化を防止するための保護層として、また絶縁
層分離回路の形成を容易にする絶縁層として、二酸化ケ
イ素層２２を層１７上に形成する。その後、図１で説明
した方法により、ハンドル・ウェハ２１を層２２にボン
ディング接着する。
チタン層１７によって形成された導電性拡散障壁を利用
して、絶縁層分離ウェハ２０をはじめとする様々な半導
体構造を提供することができる。ウェハ２０を形成する
ためには、半導体ウェハ１１を、図１で説明したように
領域１２，１３，１４を窒化チタン層１７で覆うように
形成する。次に、その後のウェハボンディング作業中に
層１７の酸化を防止するための保護層として、また絶縁
層分離回路の形成を容易にする絶縁層として、二酸化ケ
イ素層２２を層１７上に形成する。その後、図１で説明
した方法により、ハンドル・ウェハ２１を層２２にボン
ディング接着する。
【００１３】ボンディングが完了した後、研削や化学機
械的研磨など周知の方法により、ウェハ１１の厚さを薄
くする。次に、層１７とウェハ２０の他の構造物との間
を電気的に接続するために、能動ウェハ１１に導電性シ
ンカ（conductive sinker ）２３を形成する。シンカ２
３は一般に、ウェハ１１内でドーピング濃度の高い領域
であり、低抵抗導電路となる。横方向の分離のために、
ウェハ２０の表面から少なくとも絶縁層２２まで伸長す
る絶縁トレンチ２４を形成する。一般に、トレンチ２４
の側壁に沿って絶縁ライナ２６を形成し、次にトレンチ
２４に固体プラグ２７を詰める。好適実施例では、ライ
ナ２６は二酸化ケイ素であり、プラグ２７はポリシリコ
ンである。この好適実施例ではまた、トレンチ２４が、
シンカ２３および領域１２，１３，１４の周囲を取り囲
むリングを形成する。次に、ドーピング領域などの能動
デバイス要素をウェハ１１に形成する。ドーピング領域
１６として図示したこのような能動デバイスは、ウェハ
２０上の他のデバイスまたは構造物から絶縁分離されて
いる。
械的研磨など周知の方法により、ウェハ１１の厚さを薄
くする。次に、層１７とウェハ２０の他の構造物との間
を電気的に接続するために、能動ウェハ１１に導電性シ
ンカ（conductive sinker ）２３を形成する。シンカ２
３は一般に、ウェハ１１内でドーピング濃度の高い領域
であり、低抵抗導電路となる。横方向の分離のために、
ウェハ２０の表面から少なくとも絶縁層２２まで伸長す
る絶縁トレンチ２４を形成する。一般に、トレンチ２４
の側壁に沿って絶縁ライナ２６を形成し、次にトレンチ
２４に固体プラグ２７を詰める。好適実施例では、ライ
ナ２６は二酸化ケイ素であり、プラグ２７はポリシリコ
ンである。この好適実施例ではまた、トレンチ２４が、
シンカ２３および領域１２，１３，１４の周囲を取り囲
むリングを形成する。次に、ドーピング領域などの能動
デバイス要素をウェハ１１に形成する。ドーピング領域
１６として図示したこのような能動デバイスは、ウェハ
２０上の他のデバイスまたは構造物から絶縁分離されて
いる。
【００１４】図示した絶縁構成は、層１７のような導電
性拡散障壁によって製造が容易になる絶縁分離構造の代
表例である。このような層１７を利用した他の構造もま
た、図２の例で提示した範囲内に含まれる。このよう
に、ウェハ２０は、ＥＩＧＢＴ，トライアック，および
短絡エミッタを用いた双方向スイッチなどをはじめとす
る様々な絶縁分離デバイスや構造物を提供するのに役立
つ。
性拡散障壁によって製造が容易になる絶縁分離構造の代
表例である。このような層１７を利用した他の構造もま
た、図２の例で提示した範囲内に含まれる。このよう
に、ウェハ２０は、ＥＩＧＢＴ，トライアック，および
短絡エミッタを用いた双方向スイッチなどをはじめとす
る様々な絶縁分離デバイスや構造物を提供するのに役立
つ。
【００１５】図３は、図１の窒化チタン層１７を導電性
拡散障壁として利用する相補性金蔵酸化膜半導体（ＣＭ
ＯＳ）ウェハ３０の一部分を示す。ウェハ３０は、基板
３１と、しばしばフィールドと呼ばれウェハ３１の一部
分を覆う絶縁層３４とを有する。高性能ＣＭＯＳ回路を
形成するために、一般にＮチャネル・トランジスタのゲ
ート電極を、Ｎ形をドーピングしたポリシリコン層３２
として形成する。同様に、Ｐチャネル・トランジスタの
ゲート電極を、Ｐ形ポリシリコン層３３として形成す
る。しばしば、Ｐチャネルゲート電極とＮチャネルゲー
ト電極を電気的に接続することが必要になる。これは層
３４によって行われ、一般に、層３２と層３３の部分を
接合し、ゲート電極間に低抵抗導電路を設けるために、
接合した領域の上に導体を形成することによって達成さ
れる。あるいは別の方法として、層３２と層３３とを近
接させ、導体を用いて層３２と層３３との間の空隙を架
橋することもできる。導体を形成するために使用された
ケイ化タングステン（ＷＳｉ2 ）など従前の材料では、
その後の高温処理作業中に、ドーパントがケイ化タング
ステンを介して層３２から層３３へ、また層３３から層
３２へ拡散し、それにより、ポリシリコンが逆ドーピン
グされ、層３２と層３３との間の抵抗が増加し、トラン
ジスタの性能が変化した。窒化チタン導体を使用するこ
とにより、横方向のドーパント拡散が防止され、ＣＭＯ
Ｓ回路の性能が向上することが明らかになった。したが
って、ポリシリコン層３２，層３３の一部分を、層３
２，層３３とのオーム接触を形成し、かつその後の９０
０℃を越える高温作業中もオーム接触を維持する窒化チ
タン層３６で覆う。その後の高温処理作業中に、層３６
は拡散障壁を形成し、ポリシリコン層３２中のドーパン
トがポリシリコン層３３のドーピング濃度およびドーピ
ング形に影響を及ぼすこと、およびその逆にポリシリコ
ン層３３中のドーパントがポリシリコン層３２のドーピ
ング濃度およびドーピング形に影響を及ぼすことを防止
する。こうして、層３６は、高性能ＣＭＯＳ回路を提供
するのに役立つ。
拡散障壁として利用する相補性金蔵酸化膜半導体（ＣＭ
ＯＳ）ウェハ３０の一部分を示す。ウェハ３０は、基板
３１と、しばしばフィールドと呼ばれウェハ３１の一部
分を覆う絶縁層３４とを有する。高性能ＣＭＯＳ回路を
形成するために、一般にＮチャネル・トランジスタのゲ
ート電極を、Ｎ形をドーピングしたポリシリコン層３２
として形成する。同様に、Ｐチャネル・トランジスタの
ゲート電極を、Ｐ形ポリシリコン層３３として形成す
る。しばしば、Ｐチャネルゲート電極とＮチャネルゲー
ト電極を電気的に接続することが必要になる。これは層
３４によって行われ、一般に、層３２と層３３の部分を
接合し、ゲート電極間に低抵抗導電路を設けるために、
接合した領域の上に導体を形成することによって達成さ
れる。あるいは別の方法として、層３２と層３３とを近
接させ、導体を用いて層３２と層３３との間の空隙を架
橋することもできる。導体を形成するために使用された
ケイ化タングステン（ＷＳｉ2 ）など従前の材料では、
その後の高温処理作業中に、ドーパントがケイ化タング
ステンを介して層３２から層３３へ、また層３３から層
３２へ拡散し、それにより、ポリシリコンが逆ドーピン
グされ、層３２と層３３との間の抵抗が増加し、トラン
ジスタの性能が変化した。窒化チタン導体を使用するこ
とにより、横方向のドーパント拡散が防止され、ＣＭＯ
Ｓ回路の性能が向上することが明らかになった。したが
って、ポリシリコン層３２，層３３の一部分を、層３
２，層３３とのオーム接触を形成し、かつその後の９０
０℃を越える高温作業中もオーム接触を維持する窒化チ
タン層３６で覆う。その後の高温処理作業中に、層３６
は拡散障壁を形成し、ポリシリコン層３２中のドーパン
トがポリシリコン層３３のドーピング濃度およびドーピ
ング形に影響を及ぼすこと、およびその逆にポリシリコ
ン層３３中のドーパントがポリシリコン層３２のドーピ
ング濃度およびドーピング形に影響を及ぼすことを防止
する。こうして、層３６は、高性能ＣＭＯＳ回路を提供
するのに役立つ。
【００１６】層３６によって形成されるドーパント拡散
障壁は、ドーピングしたポリシリコンとシリコンとの接
点を含むその他の様々なＣＭＯＳデバイス構造にも有益
である。このような接点では、層３３は形成せず、層３
６の下部に当たる位置で層３４に開口部を形成し、この
開口部に層３６の一部を充填し、基板３１に接触させ
る。これにより、層３６の一部がポリシリコンとシリコ
ンの接点を形成し、ドーパントが層３６を介して拡散し
て、層３２または基板３１のいずれかに逆ドーピングす
るのを防止する。
障壁は、ドーピングしたポリシリコンとシリコンとの接
点を含むその他の様々なＣＭＯＳデバイス構造にも有益
である。このような接点では、層３３は形成せず、層３
６の下部に当たる位置で層３４に開口部を形成し、この
開口部に層３６の一部を充填し、基板３１に接触させ
る。これにより、層３６の一部がポリシリコンとシリコ
ンの接点を形成し、ドーパントが層３６を介して拡散し
て、層３２または基板３１のいずれかに逆ドーピングす
るのを防止する。
【００１７】以上の説明から、高温処理作業中のドーパ
ントの移動を防止する新規の方法が提供されたことが理
解されるはずである。ドーピング領域を相互接続する導
体として窒化チタンを使用することにより、ドーパント
が導体を介して横方向にドーピング領域へと移動するこ
とが防止される。さらに、窒化チタンは、ドーパントが
導体を介して縦方向に移動するのをも防止する。窒化チ
タンを導電性拡散障壁として使用することにより、高性
能ＣＭＯＳ回路，絶縁分離回路，強化絶縁ゲート・バイ
ポーラ・トランジスタ（ＥＩＧＢＴ），およびその他の
様々な半導体構造物の形成が促進される。
ントの移動を防止する新規の方法が提供されたことが理
解されるはずである。ドーピング領域を相互接続する導
体として窒化チタンを使用することにより、ドーパント
が導体を介して横方向にドーピング領域へと移動するこ
とが防止される。さらに、窒化チタンは、ドーパントが
導体を介して縦方向に移動するのをも防止する。窒化チ
タンを導電性拡散障壁として使用することにより、高性
能ＣＭＯＳ回路，絶縁分離回路，強化絶縁ゲート・バイ
ポーラ・トランジスタ（ＥＩＧＢＴ），およびその他の
様々な半導体構造物の形成が促進される。
【図１】本発明に係る、ボンディングされた半導体ウェ
ハの拡大断面部を示す。
ハの拡大断面部を示す。
【図２】本発明に係る、図１のボンディングされたウェ
ハの代替実施例を示す。
ハの代替実施例を示す。
【図３】本発明に係るトランジスタの拡大断面部を示
す。
す。
１１ 能動半導体ウェハ １２，１３，１４ ドーピング領域 １７ 窒化チタン拡散障壁層 ２０ 能動ウェハ ２１ ハンドル・ウェハ ２２ 二酸化ケイ素層 ２３ シンカ ２４ 絶縁トレンチ ２６ 絶縁ライナ ３０ 能動ウェハ ３１ 基板 ３２ Ｎ形ポリシリコン層 ３３ Ｐ形ポリシリコン層 ３６ ドーパント拡散障壁層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ルイス・イー・テリー アメリカ合衆国アリゾナ州フェニックス、 イースト・ミッチェル・ドライブ4812 (72)発明者 フランク・セッコ・ダラゴナ アメリカ合衆国アリゾナ州スコッツデー ル、イースト・サン・ジャシント・ドライ ブ8642
Claims (3)
- 【請求項１】 ウェハ（１１）の表面に多数のドーピン
グ領域（１２，１３，１４）を有する半導体ウェハ（１
１）；多数のドーピング領域（１２，１３，１４）を覆
い、多数のドーピング領域（１２，１３，１４）とオー
ム接触した窒化チタン（１７）の層であって、多数のド
ーピング領域のうちの第１ドーピング領域内のドーパン
トが窒化チタン（１７）を介して横方向に拡散して多数
のドーピング領域のうちの第２ドーピング領域へ拡散す
るのを実質的に防止する窒化チタン（１７）の層；窒化
チタン（１７）を覆う保護層（１８）；およびウェハ・
ボンディングによって保護層にボンディング接続された
ハンドル・ウェハ（２１）；によって構成されることを
特徴とする導電性拡散障壁を有する半導体ウェハ。 - 【請求項２】 多数のドーピング領域（１２，１３，１
４，３２，３３）を有する半導体ウェハ（１１，３
１）；および多数のドーピング領域（１２，１３，１
４，３２，３３）とオーム接触した窒化チタン導体（１
７，３６）であって、ドーパントが窒化チタン導体（３
６）を介して多数のドーピング領域（１２，１３，１
４，３２，３３）へ拡散するのを実質的に防止する窒化
チタン導体（１７，３６）；によって構成されることを
特徴とする導電性拡散障壁。 - 【請求項３】 導電性拡散障壁を形成する方法におい
て、該方法が：ウェハ（１１）の表面に多数のドーピン
グ領域（１２，１３，１４）を有する能動半導体ウェハ
（１１）を設ける段階；多数のドーピング領域（１２，
１３，１４）を窒化チタン導体層（１７）で覆う段階；
および半導体ハンドルウェハ（２１）を能動半導体ウェ
ハ（１１）にボンディング接続する段階であって、前記
ボンディングによって、窒化チタン導体層（１７）と多
数のドーピング領域（１２，１３，１４）との間にオー
ム接触をも形成するようにしたボンディング接続の段
階；によって構成されることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US929232 | 1992-08-14 | ||
| US07/929,232 US5369304A (en) | 1992-08-14 | 1992-08-14 | Conductive diffusion barrier of titanium nitride in ohmic contact with a plurality of doped layers therefor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06112148A true JPH06112148A (ja) | 1994-04-22 |
Family
ID=25457524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5217944A Pending JPH06112148A (ja) | 1992-08-14 | 1993-08-11 | 導電性拡散障壁およびその製法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5369304A (ja) |
| EP (1) | EP0587996B1 (ja) |
| JP (1) | JPH06112148A (ja) |
| DE (1) | DE69315929T2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5413952A (en) * | 1994-02-02 | 1995-05-09 | Motorola, Inc. | Direct wafer bonded structure method of making |
| US5643821A (en) * | 1994-11-09 | 1997-07-01 | Harris Corporation | Method for making ohmic contact to lightly doped islands from a silicide buried layer and applications |
| US5550079A (en) * | 1995-06-15 | 1996-08-27 | Top Team/Microelectronics Corp. | Method for fabricating silicide shunt of dual-gate CMOS device |
| FR2798224B1 (fr) | 1999-09-08 | 2003-08-29 | Commissariat Energie Atomique | Realisation d'un collage electriquement conducteur entre deux elements semi-conducteurs. |
| US8314002B2 (en) * | 2000-05-05 | 2012-11-20 | International Rectifier Corporation | Semiconductor device having increased switching speed |
| FR2845522A1 (fr) * | 2002-10-03 | 2004-04-09 | St Microelectronics Sa | Circuit integre a couche enterree fortement conductrice |
| KR100755410B1 (ko) * | 2006-09-22 | 2007-09-04 | 삼성전자주식회사 | 게이트 구조물 및 이를 형성하는 방법, 비휘발성 메모리장치 및 이의 제조 방법 |
| US9406690B2 (en) | 2014-12-16 | 2016-08-02 | Sandisk Technologies Llc | Contact for vertical memory with dopant diffusion stopper and associated fabrication method |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59175763A (ja) * | 1983-03-25 | 1984-10-04 | Fujitsu Ltd | 半導体装置 |
| US4640004A (en) * | 1984-04-13 | 1987-02-03 | Fairchild Camera & Instrument Corp. | Method and structure for inhibiting dopant out-diffusion |
| US4829363A (en) * | 1984-04-13 | 1989-05-09 | Fairchild Camera And Instrument Corp. | Structure for inhibiting dopant out-diffusion |
| US4599792A (en) * | 1984-06-15 | 1986-07-15 | International Business Machines Corporation | Buried field shield for an integrated circuit |
| US4920071A (en) * | 1985-03-15 | 1990-04-24 | Fairchild Camera And Instrument Corporation | High temperature interconnect system for an integrated circuit |
| JPH07122981B2 (ja) * | 1985-09-03 | 1995-12-25 | ソニー株式会社 | カセツトテ−プレコ−ダ |
| US4727045A (en) * | 1986-07-30 | 1988-02-23 | Advanced Micro Devices, Inc. | Plugged poly silicon resistor load for static random access memory cells |
| US4884123A (en) * | 1987-02-19 | 1989-11-28 | Advanced Micro Devices, Inc. | Contact plug and interconnect employing a barrier lining and a backfilled conductor material |
| US4902640A (en) * | 1987-04-17 | 1990-02-20 | Tektronix, Inc. | High speed double polycide bipolar/CMOS integrated circuit process |
| US4771016A (en) * | 1987-04-24 | 1988-09-13 | Harris Corporation | Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor |
| JP2685819B2 (ja) * | 1988-03-31 | 1997-12-03 | 株式会社東芝 | 誘電体分離半導体基板とその製造方法 |
| US5004705A (en) * | 1989-01-06 | 1991-04-02 | Unitrode Corporation | Inverted epitaxial process |
| JPH02186626A (ja) * | 1989-01-13 | 1990-07-20 | Nec Corp | 半導体集積回路の製造方法 |
| US5102821A (en) * | 1990-12-20 | 1992-04-07 | Texas Instruments Incorporated | SOI/semiconductor heterostructure fabrication by wafer bonding of polysilicon to titanium |
| US5098861A (en) * | 1991-01-08 | 1992-03-24 | Unitrode Corporation | Method of processing a semiconductor substrate including silicide bonding |
| US5231052A (en) * | 1991-02-14 | 1993-07-27 | Industrial Technology Research Institute | Process for forming a multilayer polysilicon semiconductor electrode |
| US5183769A (en) * | 1991-05-06 | 1993-02-02 | Motorola, Inc. | Vertical current flow semiconductor device utilizing wafer bonding |
| US5260233A (en) * | 1992-11-06 | 1993-11-09 | International Business Machines Corporation | Semiconductor device and wafer structure having a planar buried interconnect by wafer bonding |
| US5413952A (en) * | 1994-02-02 | 1995-05-09 | Motorola, Inc. | Direct wafer bonded structure method of making |
-
1992
- 1992-08-14 US US07/929,232 patent/US5369304A/en not_active Expired - Fee Related
-
1993
- 1993-06-01 DE DE69315929T patent/DE69315929T2/de not_active Expired - Fee Related
- 1993-06-01 EP EP93108746A patent/EP0587996B1/en not_active Expired - Lifetime
- 1993-08-11 JP JP5217944A patent/JPH06112148A/ja active Pending
-
1995
- 1995-08-24 US US08/519,159 patent/US5567649A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5567649A (en) | 1996-10-22 |
| DE69315929D1 (de) | 1998-02-05 |
| EP0587996A2 (en) | 1994-03-23 |
| US5369304A (en) | 1994-11-29 |
| EP0587996B1 (en) | 1997-12-29 |
| DE69315929T2 (de) | 1998-06-18 |
| EP0587996A3 (en) | 1994-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2788269B2 (ja) | 半導体装置およびその製造方法 | |
| US5569621A (en) | Integrated circuit chip supported by a handle wafer and provided with means to maintain the handle wafer potential at a desired level | |
| JP3447927B2 (ja) | 半導体装置およびその製造方法 | |
| US6696333B1 (en) | Method of making integrated circuit with MOSFETs having bi-layer metal gate electrodes | |
| US6037627A (en) | MOS semiconductor device | |
| US6380010B2 (en) | Shielded channel transistor structure with embedded source/drain junctions | |
| KR100656973B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US8304314B2 (en) | Method of forming an MOS transistor | |
| JPH0334347A (ja) | 高電圧パワーｉｃプロセス | |
| JPH10294430A (ja) | Ｓｏｉ集積回路のｅｓｄ保護用の双安定擬似ｓｃｒスイッチ | |
| JPS5811107B2 (ja) | 半導体ダイオ−ドを有するプログラム可能メモリセル | |
| JPH11330467A (ja) | 半導体装置 | |
| JPH06112148A (ja) | 導電性拡散障壁およびその製法 | |
| KR100246487B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH04216674A (ja) | 横形ｍｏｓ制御形サイリスタ | |
| US6218712B1 (en) | Semiconductor device and method of manufacturing same | |
| KR20030084997A (ko) | Ｓｏｉ 집적 회로 | |
| JPH0562456B2 (ja) | ||
| JP2961692B2 (ja) | 高圧素子およびその製造方法 | |
| JP2000068372A (ja) | 半導体デバイス及びその製造方法 | |
| US6979879B1 (en) | Trim zener using double poly process | |
| JPH01223769A (ja) | 半導体装置の製造方法 | |
| JP4202031B2 (ja) | Ｍｏｓ型半導体装置とその製造方法 | |
| US6808999B2 (en) | Method of making a bipolar transistor having a reduced base transit time | |
| JPH02218153A (ja) | 抵抗とｍｉｓ型トランジスタ |