JPH0611077B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0611077B2 JPH0611077B2 JP62034795A JP3479587A JPH0611077B2 JP H0611077 B2 JPH0611077 B2 JP H0611077B2 JP 62034795 A JP62034795 A JP 62034795A JP 3479587 A JP3479587 A JP 3479587A JP H0611077 B2 JPH0611077 B2 JP H0611077B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- silicon oxide
- semiconductor device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特にコンタクト孔が形成さ
れた層間絶縁膜の製造方法に関する。
れた層間絶縁膜の製造方法に関する。
従来、半導体装置に用いられる層間絶縁膜には、気相成
長法（以下ＣＶＤ法と記す）による酸化シリコン膜、リ
ン酸化シリコン膜（以下ＰＳＧ膜と記す）及びボロン入
りリン酸化シリコン膜（以下ＢＰＳＧ膜と記す）が使用
されていた。
長法（以下ＣＶＤ法と記す）による酸化シリコン膜、リ
ン酸化シリコン膜（以下ＰＳＧ膜と記す）及びボロン入
りリン酸化シリコン膜（以下ＢＰＳＧ膜と記す）が使用
されていた。
層間絶縁膜に要求される特性には主に次のものがある。
(1)良好な絶縁性を持つこと。
(2)半導体基板への寄生トランジスタ効果が無い様に充
分に低い誘電率を持つか、あるいは充分な厚さを確保出
来ること。
分に低い誘電率を持つか、あるいは充分な厚さを確保出
来ること。
(3)下層配線による段差及びコンタクト孔を平滑化でき
ること。
ること。
以上の特性のうち(1)項は酸化シリコン膜、ＰＳＧ膜及
びＢＰＳＧ膜の絶縁性が良好な事、又(2)項はＣＶＤ成
長法を用いることにより充分な厚さの絶縁膜が形成でき
るため満たされていた。しかし、(3)項の段差の平滑化
については充分とは言えず、金属配線の断線を発生する
という問題点があった。
びＢＰＳＧ膜の絶縁性が良好な事、又(2)項はＣＶＤ成
長法を用いることにより充分な厚さの絶縁膜が形成でき
るため満たされていた。しかし、(3)項の段差の平滑化
については充分とは言えず、金属配線の断線を発生する
という問題点があった。
従来は層間絶縁膜の平滑化に対し、絶縁膜成長後その軟
化点以上に高温熱処理する事で下層の配線による段差や
コンタクト孔部の段差を平滑化する方法が使われてい
た。この方法では下層配線による段差を充分に平滑化す
るためには、厚い絶縁膜とその軟化性とを必要とするた
めコンタクト孔部の絶縁膜も厚くなりその段差が大きく
なる。近年の微細加工化の要求に対応するため絶縁膜を
厚くし、例えばリンの濃度を多くして軟化性を求めると
第３図に示す如く、コンタクト孔９形成後の熱処理でコ
ンタクト孔９の形がくずれコンタクト孔壁２Ｂが逆傾斜
する為、更に上層の配線が断線し易くなり半導体装置の
信頼性が低下するという欠点がある。
化点以上に高温熱処理する事で下層の配線による段差や
コンタクト孔部の段差を平滑化する方法が使われてい
た。この方法では下層配線による段差を充分に平滑化す
るためには、厚い絶縁膜とその軟化性とを必要とするた
めコンタクト孔部の絶縁膜も厚くなりその段差が大きく
なる。近年の微細加工化の要求に対応するため絶縁膜を
厚くし、例えばリンの濃度を多くして軟化性を求めると
第３図に示す如く、コンタクト孔９形成後の熱処理でコ
ンタクト孔９の形がくずれコンタクト孔壁２Ｂが逆傾斜
する為、更に上層の配線が断線し易くなり半導体装置の
信頼性が低下するという欠点がある。
本発明の目的は、上記欠点を除去し、配線の断線をなく
し信頼性の向上した半導体装置の製造方法を提供するこ
とにある。
し信頼性の向上した半導体装置の製造方法を提供するこ
とにある。
本発明による製造方法は、素子領域を有する半導体基板
上に、それぞれがＣＶＤ法で形成された１層目の酸化シ
リコン膜、その上の窒化シリコン膜およびその上の２層
目の酸化シリコン膜を有する層間絶縁膜を形成する工程
と、前記層間絶縁膜にコンタクト孔を形成して前記素子
領域の一部を露出する工程と、熱処理を施すことによ
り、前記窒化シリコン膜の存在により前記１層目の酸化
シリコン膜の軟化による形状のくずれを防止しながら、
前記２層目の酸化シリコン膜を軟化させて前記コンタク
ト孔の上部を平滑化させる工程とを含んでいる。
上に、それぞれがＣＶＤ法で形成された１層目の酸化シ
リコン膜、その上の窒化シリコン膜およびその上の２層
目の酸化シリコン膜を有する層間絶縁膜を形成する工程
と、前記層間絶縁膜にコンタクト孔を形成して前記素子
領域の一部を露出する工程と、熱処理を施すことによ
り、前記窒化シリコン膜の存在により前記１層目の酸化
シリコン膜の軟化による形状のくずれを防止しながら、
前記２層目の酸化シリコン膜を軟化させて前記コンタク
ト孔の上部を平滑化させる工程とを含んでいる。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例による製法により形成された
半導体装置の断面図であり、本発明をＭＯＳトランジス
タに適用した場合である。
半導体装置の断面図であり、本発明をＭＯＳトランジス
タに適用した場合である。
第１図において、半導体基板６上には、ソース・ドレイ
ン領域５と他結晶シリコンからなるゲート電極７と、ア
ルミニウム配線１が形成されている。そして、ゲート電
極７とアルミニウム配線１間の層間絶縁膜をＢＰＳＧ膜
２Ａと窒化シリコン膜３とＢＰＳＧ膜２から形成してい
る。
ン領域５と他結晶シリコンからなるゲート電極７と、ア
ルミニウム配線１が形成されている。そして、ゲート電
極７とアルミニウム配線１間の層間絶縁膜をＢＰＳＧ膜
２Ａと窒化シリコン膜３とＢＰＳＧ膜２から形成してい
る。
具体的には、厚さ0.5μｍのＢＰＳＧ膜２ＡをＣＶＤ法
により成長させた後９５０℃の窒素雰囲気中で軟化させ
ゲート電極間の段を平滑化させる。次で、低圧ＣＶＤ成
長法で窒化シリコン膜３を５００Åの厚さに成長させ、
その上部に更に厚さ0.5μｍのＢＰＳＧ膜２をＣＶＤ法
により成長させ、窒素雰囲気中９５０℃の熱処理を実施
した。その後、異方性ドライエッチング法で３層からな
る層間絶縁膜にコンタクト孔９を形成した。この後、窒
素雰囲気中９５０℃の熱処理でコンタクト孔９部の形状
を平滑化してアルミニウムをスパッタ法で付着させてパ
ターニングしアルミニウム配線１を形成した。
により成長させた後９５０℃の窒素雰囲気中で軟化させ
ゲート電極間の段を平滑化させる。次で、低圧ＣＶＤ成
長法で窒化シリコン膜３を５００Åの厚さに成長させ、
その上部に更に厚さ0.5μｍのＢＰＳＧ膜２をＣＶＤ法
により成長させ、窒素雰囲気中９５０℃の熱処理を実施
した。その後、異方性ドライエッチング法で３層からな
る層間絶縁膜にコンタクト孔９を形成した。この後、窒
素雰囲気中９５０℃の熱処理でコンタクト孔９部の形状
を平滑化してアルミニウムをスパッタ法で付着させてパ
ターニングしアルミニウム配線１を形成した。
このように層間絶縁膜をＢＰＳＧ膜２Ａ，窒化シリコン
膜３及びＢＰＳＧ膜２の３層構造にすることにより、コ
ンタクト孔９を形成後９５０℃で熱処理した場合、上層
のＢＰＳＧ膜２は軟化しコンタクト孔９が平滑化される
が、下層のＢＰＳＧ膜２Ａは高温で軟化しない窒化シリ
コン膜３の存在により、軟化して形状がくずれることは
なくなる。従って、コンタクト孔の上部のみが平滑化さ
れるため、アルミニウム配線１の断線はなくなる。
膜３及びＢＰＳＧ膜２の３層構造にすることにより、コ
ンタクト孔９を形成後９５０℃で熱処理した場合、上層
のＢＰＳＧ膜２は軟化しコンタクト孔９が平滑化される
が、下層のＢＰＳＧ膜２Ａは高温で軟化しない窒化シリ
コン膜３の存在により、軟化して形状がくずれることは
なくなる。従って、コンタクト孔の上部のみが平滑化さ
れるため、アルミニウム配線１の断線はなくなる。
第２図は本発明実施例による製法を電気的に書込可能な
読出し装置（以下Ｐ−ＲＯＭと記す）適用した例であ
る。
読出し装置（以下Ｐ−ＲＯＭと記す）適用した例であ
る。
Ｐ−ＲＯＭでは、ゲート電極部分に記憶電荷蓄積用浮遊
ゲート８を有する為に、更にコンタクト孔９の深さ及び
ゲート電極７の高さが大きくなり、層間絶縁膜の厚さお
よび平滑性はより多く求められ、３層構造の層間絶縁膜
が有効になる。
ゲート８を有する為に、更にコンタクト孔９の深さ及び
ゲート電極７の高さが大きくなり、層間絶縁膜の厚さお
よび平滑性はより多く求められ、３層構造の層間絶縁膜
が有効になる。
本発明を特に紫外線消去型Ｐ−ＲＯＭに適用する場合、
窒化シリコン膜３が紫外線を吸収して消去特性を悪化し
ない様、２層目の窒化シリコン膜３の厚さは２７００Å
以下にする必要がある。
窒化シリコン膜３が紫外線を吸収して消去特性を悪化し
ない様、２層目の窒化シリコン膜３の厚さは２７００Å
以下にする必要がある。
尚、上記実施例では酸化シリコン膜としてＢＰＳＧ膜を
用いた場合について説明したが、ＣＶＤ法による酸化シ
リコン膜やＰＳＧ膜等を用いてもよい。
用いた場合について説明したが、ＣＶＤ法による酸化シ
リコン膜やＰＳＧ膜等を用いてもよい。
以上説明したように本発明は、層間絶縁膜を順次形成さ
れた酸化シリコン膜とＣＶＤ法により形成された窒化シ
リコン膜及び酸化シリコン膜の３層構造とすることによ
り、コンタクト孔の形状を良好にし、配線の断線をなく
すことができる効果がある。従って、半導体装置の信頼
性は向上する。
れた酸化シリコン膜とＣＶＤ法により形成された窒化シ
リコン膜及び酸化シリコン膜の３層構造とすることによ
り、コンタクト孔の形状を良好にし、配線の断線をなく
すことができる効果がある。従って、半導体装置の信頼
性は向上する。
第１図は本発明の一実施例による方法により製造された
半導体装置を示す断面図、第２図は本発明の一実施例に
よる方法を適用した他の半導体装置を示す断面図、第３
図は従来の半導体装置のコンタクト孔部の断面図であ
る。 １……アルミニウム配線、２，２Ａ……ＢＰＳＧ膜、３
……窒化シリコン膜、５……ソース・ドレイン領域、６
……半導体基板、７……ゲート電極、８……浮遊ゲー
ト、９……コンタクト孔。
半導体装置を示す断面図、第２図は本発明の一実施例に
よる方法を適用した他の半導体装置を示す断面図、第３
図は従来の半導体装置のコンタクト孔部の断面図であ
る。 １……アルミニウム配線、２，２Ａ……ＢＰＳＧ膜、３
……窒化シリコン膜、５……ソース・ドレイン領域、６
……半導体基板、７……ゲート電極、８……浮遊ゲー
ト、９……コンタクト孔。
Claims (1)
- 【請求項１】素子領域を有する半導体基板上に、それぞ
れがＣＶＤ法で形成された、１層目の酸化シリコン膜、
その上の窒化シリコン膜およびその上の２層目の酸化シ
リコン膜を有する層間絶縁膜を形成する工程と、前記層
間絶縁膜にコンタクト孔を形成して前記素子領域の一部
を露出する工程と、熱処理を施すことにより、前記窒化
シリコン膜の存在により前記１層目の酸化シリコン膜の
軟化による形状のくずれを防止しながら、前記２層目の
酸化シリコン膜を軟化させて前記コンタクト孔の上部を
平滑化させる工程とを含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62034795A JPH0611077B2 (ja) | 1987-02-17 | 1987-02-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62034795A JPH0611077B2 (ja) | 1987-02-17 | 1987-02-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63202046A JPS63202046A (ja) | 1988-08-22 |
| JPH0611077B2 true JPH0611077B2 (ja) | 1994-02-09 |
Family
ID=12424193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62034795A Expired - Lifetime JPH0611077B2 (ja) | 1987-02-17 | 1987-02-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0611077B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0497541A1 (en) * | 1991-01-28 | 1992-08-05 | Kawasaki Steel Corporation | Semiconductor device with a borophosphosilicate glass and method of manufacturing the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5445583A (en) * | 1977-09-19 | 1979-04-10 | Matsushita Electric Ind Co Ltd | Manufacture for semiconductor device |
| JPS5852816A (ja) * | 1981-09-24 | 1983-03-29 | Toshiba Corp | 半導体装置の製造方法 |
-
1987
- 1987-02-17 JP JP62034795A patent/JPH0611077B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63202046A (ja) | 1988-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6107687A (en) | Semiconductor device having interconnection and adhesion layers | |
| US6204140B1 (en) | Dynamic random access memory | |
| US5500544A (en) | Dynamic random access memory cell and method for fabricating the same | |
| US5897352A (en) | Method of manufacturing hemispherical grained polysilicon with improved adhesion and reduced capacitance depletion | |
| JPH01255264A (ja) | 半導体装置の製造方法 | |
| JP3449754B2 (ja) | Ｄｒａｍ製造方法 | |
| JP3397809B2 (ja) | 半導体メモリセルの製造方法 | |
| JP2741672B2 (ja) | スタック形ｄｒａｍセルのキャパシタ製造方法 | |
| JP2850833B2 (ja) | 半導体装置の製造方法 | |
| JPH0611077B2 (ja) | 半導体装置の製造方法 | |
| JPS598065B2 (ja) | Ｍｏｓ集積回路の製造方法 | |
| JPS6230351A (ja) | 半導体装置の製造方法 | |
| US5420077A (en) | Method for forming a wiring layer | |
| JPH06310654A (ja) | 半導体装置及びその製造方法 | |
| JP3149930B2 (ja) | 半導体装置およびその製造方法 | |
| JP2503621B2 (ja) | 半導体装置の製造方法 | |
| US5910667A (en) | Structure for a stacked dram capacitor | |
| JPH05251637A (ja) | 半導体装置およびその製造方法 | |
| JP2679143B2 (ja) | 半導体装置の製造方法 | |
| US6004846A (en) | Method for manufacturing DRAM capacitor using hemispherical grained silicon | |
| JP3432644B2 (ja) | メモリキャパシタおよびメモリキャパシタの形成方法 | |
| JPH05243519A (ja) | 半導体メモリ装置 | |
| JPH0541457A (ja) | 半導体装置の製造方法 | |
| JPS60186063A (ja) | 薄膜トランジスタ | |
| JP2722641B2 (ja) | Ｍｉｓ型半導体記憶装置の製造方法 |