JPH0611029B2 - スパツタタ−ゲツトおよびスパツタリング方法 - Google Patents

スパツタタ−ゲツトおよびスパツタリング方法

Info

Publication number
JPH0611029B2
JPH0611029B2 JP59058276A JP5827684A JPH0611029B2 JP H0611029 B2 JPH0611029 B2 JP H0611029B2 JP 59058276 A JP59058276 A JP 59058276A JP 5827684 A JP5827684 A JP 5827684A JP H0611029 B2 JPH0611029 B2 JP H0611029B2
Authority
JP
Japan
Prior art keywords
target material
target
sputtering
sample
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59058276A
Other languages
English (en)
Other versions
JPS60202925A (ja
Inventor
清司 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59058276A priority Critical patent/JPH0611029B2/ja
Publication of JPS60202925A publication Critical patent/JPS60202925A/ja
Publication of JPH0611029B2 publication Critical patent/JPH0611029B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)

Description

【発明の詳細な説明】 [技術分野] 本発明は、試料表面に薄膜を形成するための技術に関す
るもので、特にアノードとカソード間に発生したイオン
を、スパッタターゲットに衝突せしめ、その衝突のエネ
ルギーにより放出したスパッタターゲットの構成原子や
分子を飛散させて、試料表面に膜を形成するのに利用し
て有効な技術に関するものである。
[背景技術] 従来、半導体装置を形成するのに用いられるウエハ表面
に電極配線材料の膜を形成するために、アノード、カソ
ード間のプラズマ放電により励起され発生するたとえば
アルゴンイオンを、スパッタターゲット表面に衝突さ
せ、ターゲットを構成する原子を飛散させて成膜するい
わゆるスパッタ法が用いられている(工業調査会198
2年版・電子材料別冊参照)。この方法を用いて、A1
合金やMo(モリブデン)、W(タングステン)等の高
融点金属に薄膜の形成を行っていた。
しかしながら、A1合金は低融点であるため、高温プロ
セスでは使用できず、またMo、W等は酸化しやすく、
さらに加工性が悪いため近年、高融点金属とシリコンの
合金(シリサイド)をゲート電極として用いようとする
傾向にある。そこで、前述したスパッタ法を用いてウエ
ハ上面にシリサイド膜を形成するためには、次の2つの
方法が考えられる。
(1).シリサイド膜を形成するのに必要な金属ごとに、
スパッタターゲットを構成して、その各々をスパッタ電
極に載置して同時にスパッタする方法。
(2).複数の金属の粉末を一定の比率で混ぜ合わせ、触
媒にて焼結し、それをターゲットとしてスパッタする方
法。
しかしながら、前者の方法にあっては、各々の金属のス
パッタ飛散速度が異なるため、一定の合金比率を得るた
めには、スパッタ電極への印加電圧や成膜時間を精密に
コントロールする必要があり、技術的かつ作業性はきわ
めて困難である。後者の方法では、複数の金属粉を焼結
するために触媒を用いる必要性があるため、触媒自身が
合金に含まれてしまい、スパッタしたときに触媒をもス
パッタして、触媒を構成する原子がウエハ表面に飛着
し、薄膜の純度を低下させてしまう。
また、特開昭57−145982号公報には、ターゲッ
ト基材の一部に、該ターゲット基材とは別個のターゲッ
ト材を埋め込んだスパッタターゲットが開示されてい
る。
ところが、このスパッタターゲットにおいては、ターゲ
ット材がターゲット基材の一部に埋め込まれているの
で、各スパッタ材料の組成比は必然的に各ターゲット毎
に決まってしまい、所望の合金組成比よりなる薄膜を試
料表面上に形成するためには何種類もの組成比のスパッ
タターゲットを用意しなければならないという問題があ
る。また、このスパッタターゲットを製造するために
は、高価な複数の単一スパッタ材料を精密に切削加工し
なければならず、製造が面倒で、材料の無駄も多い等の
問題があることを本発明者は見い出した。
[発明の目的] 本発明の目的は、試料表面上に形成される膜の合金組成
比を容易に制御し、所望の特性の膜を形成できるスパッ
タ技術を提供することにある。
本発明の他の目的は、スパッタ材料の無駄をなくすこと
のできるスパッタ技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろ
う。
[発明の概要] 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、ターゲット材は平板状の大面積の第1ターゲ
ット材と、この第1ターゲット材の表面に沿って移動自
在に配置されたメッシュ状の小面積の第2ターゲット材
と、この第2ターゲット材の表面に沿って移動自在に配
置されたメッシュ状の小面積の第3ターゲット材とによ
り形成されており、第3ターゲット材を移動させること
により、第1および第2ターゲット材の露出面積比を容
易に変えることができ、試料表面上に形成される膜の合
金組成比、ひいては膜の特性を所望通りに容易に制御で
きるものである。
さらに、第2および第3ターゲット材を移動させること
により、第1ターゲット材と第2ターゲット材の露出位
置を変化させることができ、スパッタ材料の無駄をなく
すことができる。
次に、本発明を実施例に基づいて説明する前に、本発明
の前提技術について、第1図〜第6図を参照して説明す
る。
第1図はスパッタ装置の概略断面図、第2図はターゲッ
ト材の前提技術を示す正面図、第3図(a)〜(d)はターゲ
ット材の配列の様々の例を示す平面図である。
この場合において、スパッタ装置は内部を気密に保った
チャンバ1内に、アノードとしての上部電極2とカソー
ドとしての下部電極3を対向配置し、下部電極3には高
周波電源4が接続されている。
下部電極3の下側には絶縁材5が設けられる一方、その
上面にはスパッタターゲット6が載置される。また、こ
のスパッタターゲット6と対向する上部電極2の下面に
は、たとえばウエハの如き膜形成用の試料7が図示しな
い治具等で保持される。
さらに、両電極2,3の間には、シールド8が設けら
れ、該シールド8の中央部はスパッタリングのために開
口している。そして、チャンバ1内には、アルゴンガス
等のガス供給口9、およびチャンバ1内を所望の圧力
(真空度)とする排気口10が接続されている。
前記スパッタターゲット6は第2図および第3図にも示
すように、下部電極3の上に載置された大面積の一方の
ターゲット材11の上に部分的に分散された小面積の他
方のターゲット材12とからなる。本実施例では、ター
ゲット材11はシリコン(Si)の単一材料で構成され
た円板状の構造よりなり、ターゲット材12はモリブデ
ン(Mo)の単一材料を四角形に切断した小板片状の構
造よりなる。ターゲット材11はターゲット材12の上
に単に載せられているだけであり、ターゲット材12上
におけるターゲット材11の部分的分散配置は第3図
(a)〜(d)にも例示するように、成膜される合金組成比に
応じて両ターゲット材11と12の面積比を変えるよう
自由に選ぶことができる。なお、第3図の破線の円は実
際にスパッタされる領域を表す。
ここで、ターゲット材11と12の面積比を決定する場
合について説明すると、次の通りである。すなわち、タ
ーゲット材11と12を前記の如くそれぞれSiとMo
で構成するとした場合、これらのターゲット材11,1
2により試料7の上に形成される膜の質は、スパッタ源
としてAr+(アルゴンイオン)を用い、かつ高周波電
源4で電極2,3間に電圧を印加したとすれば、Ar+
の衝突エネルギーとイールドの関係は第4図に示すよう
になる。(Handbook of Thin Film Technology,1970参
照)。第4図のグラフによれば、Ar+の衝突エネルギ
ーが増すにつれて、MoもSiもイールドは増加し、そ
の値はMoの方が大きく、たとえば高周波電源4から印
加される高周波電圧が2kVの場合には、MoとSiの
イールドはそれぞれ1.3と0.9になる。
そしてターゲット材11と12の面積比および原子数比
とMoシリサイド膜の特性との関係は第5図に示す通り
であり、面積比および原子数比が大きくなるにつれてM
oシリサイド膜の比抵抗が減少し、その傾向は熱処理前
(破線)も熱処理後(実線)も同じであるが、熱処理後
の方が熱処理前よりも比抵抗の低下が少ないことが第5
図からわかる。
したがって、このようなスパッタ装置においては、大面
積のターゲット材11上に部分的に分散載置される小面
積のターゲット材12の個数を所望に応じて変えるだけ
で所要の特性のMoシリサイド膜等の薄膜をスパッタ形
成することができ、ターゲット材12がターゲット材1
1上に単に載置されているだけであるので、ターゲット
材12の配置換えや追加等は極めて容易である。
上述したスパッタターゲットを用いて第1図のスパッタ
装置でスパッタリングを行う場合、まず、大面積のター
ゲット材11の上に小面積のターゲット材12を部分的
に分散させて載置したスパッタターゲット6をチャンバ
1内の下部電極3の上にセットし、スパッタターゲット
6の外周部および側方を遮蔽するシールド8を設置し、
電極2と3の間の距離を所定の距離に調整する。
次に、チャンバ1内をスパッタ雰囲気に変換し、試料7
を加熱する。また、排気口10を経てチャンバ1内を所
定の圧力で排気し、ガス供給口9から高純度のアルゴン
ガスをチャンバ1内に導入する。
そして、高周波電源4により電極2,3間に高周波電力
を印加すると、チャンバ1内に生じたアルゴンイオンが
スパッタターゲット6に衝突し、ターゲット材11から
Si原子、ターゲット材12からはMo原子が飛散し、
試料7の対向面にMoシリサイド膜を形成する。
その場合、スパッタターゲット6におけるターゲット材
11上のターゲット材11の個数を所望に応じて変える
ことにより、ターゲット材11と12との面積比を所望
の値に調整すると、試料7に形成される薄膜の合金比を
所望の値に調整し、所望の特性を得ることができる。
また、大面積のターゲット材11の表面のうち、小面積
のターゲット材12を載置されていない部分はスパッタ
リングの進行につれてスパッタされるが、ターゲット材
12で覆われたターゲット材11の部分はスパッタされ
ていないので、ターゲット材12を並べ換えれば、以前
にターゲット材12で覆われていなかったターゲット材
11の部分を新たなスパッタ面として利用でき、スパッ
タ材料の無駄をなくすこともできる。
第6図は、さらに他の前提技術であるスパッタターゲッ
トを示す図である。
この場合には、スパッタターゲット6は前述した場合と
は逆に試料7の上方に配置されるものであり、試料7と
スパッタターゲットの上下関係は何れでも良い。
また、第6図に示す場合には、小面積のターゲット材1
2はたとえばMoをメッシュ状に構成した構造よりな
り、その外周部にはガードリング13が設けられてい
る。そして、この場合における大面積のターゲット材1
1は前記メッシュ状構造のターゲット材12の上に載置
されている。
この場合においても、スパッタターゲット6は小面積の
ターゲット材12上に大面積のターゲット材11を載置
するだけで容易に構成できる。また、たとえばターゲッ
ト材12を水平方向に移動可能とすれば、ターゲット材
11のスパッタ面を全面的に有効利用できる。
次に、本発明の一実施例を図面に基づいて説明する。
第7図は本発明の一実施例であるスパッタターゲットを
示す図である。
第7図に示すように、スパッタターゲットは3種類の異
なるスパッタ材料が使用されており、この場合には第6
図に示した場合と同様に、試料7の上方に配置した場合
を示す。
図示するように、スパッタターゲット6は最上方の平板
状の大面積の第1ターゲット材11と、この表面に沿っ
て矢印で示すように移動自在に配置された小面積のメッ
シュ状の第2ターゲット材12Aと、さらにこの表面に
沿って矢印で示すように移動自在に配置された小面積の
メッシュ状の第3ターゲット材12Bとを有している。
小面積の2つのターゲット材12A,12Bは、上述し
たようにメッシュ状構造となっているとともに、相互に
食い違い状に重ね合わせられるようになっている。
この場合のスパッタ材料としては、たとえば第1ターゲ
ット材11をSi、第2ターゲット材12AをMo、第
3ターゲット材12Bをタングステン(W)で構成する
ことができる。
第7図に示すように、メッシュ状のターゲット材12A
と12Bとの一方または両方を互いに水平方向つまり第
1ターゲット材11の表面に沿って相対移動させること
により、大面積の第1ターゲット材11および小面積の
第2ターゲット材12Aのスパッタ面の面積、言い換え
れば各ターゲット材11,12Aの面積比を所望の値に
調整することができる。
また、第2ターゲット材12Aを第1ターゲット材11
の表面に沿って相対移動することにより、第1ターゲッ
ト材11の露出位置が変化し、さらに、第3ターゲット
材12Bを第2ターゲット材12Aの表面に沿って相対
移動することにより、第2ターゲット材12Aの露出位
置が変化する。このようにして、第1と第2のターゲッ
ト材11,12Aの露出位置を変化させることにより、
それぞれのターゲット材11,12Aの全てをターゲッ
ト材として使用することができ、スパッタ材料の無駄を
なくすことができる。
第7図に示すスパッタターゲットを使用した場合でも、
第1図に示したスパッタ装置により試料7に対して上述
した前提技術と同様の手順によりスパッタリングがなさ
れる。
図示する場合には、前述した場合と同様に、Mo、W、
Si等のターゲット材を不活性雰囲気中でスパッタリン
グがなされるが、本発明においてはさらに酸化性雰囲気
等の活性雰囲気を用いた反応性スパッタにも応用するこ
とができる。
その例としては、大面積の基板として300℃に加熱さ
れたSnを用い、小面積の基板としてSbを用い、Ar
中に20%のO2を付加した1×10-2Torrの雰囲気中
で2.5〜7KVの電圧でスパッタを行い、2700〜4
400Åの導電性酸化膜を得ることもできる。
〔効果〕
(1).第3ターゲット材を第1ターゲット材と第2ター
ゲット材に沿って相対移動させることにより、第1ター
ゲット材と第2ターゲット材の露出面積比を変化させ
て、所望の合金組成比よりなる所望の特性の膜を試料に
形成することができる。
(2).第2ターゲット材を移動することにより、第1タ
ーゲット材の露出位置が変化し、第3ターゲット材を移
動することにより第2ターゲット材の露出位置が変化
し、それぞれのターゲット材の全面をスパッタ材料とし
て利用し得ることから、スパッタ材料の無駄をなくすこ
とができる。
(3).スパッタ材料の無駄をなくすべくターゲット材の
露出位置を変化させる際には、露出面積比を変化させる
ことなく、ターゲット材の露出位置を変化させることが
できる。
(4).ターゲット材が互いに一体的に固着されるものに
比べてターゲット材の加工が少なくて済み、スパッタ材
料の無駄をなくすことができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、各ターゲット材の形状や材料、配置、あるい
はそれらの面積比等は他のものとすることもできる。
また、メッシュ状のターゲット材の他に、多孔板の如き
貫通空隙付きの構造よりなるものを小面積のターゲット
材として利用することもできる。
さらに、本発明を適用するスパッタ装置としては、高周
波二極スパッタ装置の他、マグネトロンスパッタ装置、
さらにはコンベンショナルダイオードスパッタ装置等を
用いることもできる。
[利用分野] 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置を形成す
るためのスパッタ技術に適用した場合について説明した
が、それに限定されるものではなく、たとえば、磁気テ
ープやその他の物品に薄膜を形成する場合に用いること
ができる。
【図面の簡単な説明】
第1図は本発明の前提となる技術のスパッタ装置を示す
概略断面図、 第2図は第1図に示したスパッタターゲットを示す正面
図、 第3図(a)〜(d)はターゲット材の配列の様々の例を示す
平面図、 第4図はAr+の衝突エネルギーとイールドの関係を示
す図、 第5図はターゲット材の面積比および原子数比と膜の比
抵抗の関係を示す図、 第6図は前提技術のスパッタターゲットを示す概略側面
図、 第7図は本発明の一実施例であるスパッタターゲットを
示す概略側面図である。 1……チャンバ、2……上部電極、3……下部電極、4
……高周波電源、5……絶縁材、6……スパッタターゲ
ット、7……試料、8……シールド、9……ガス供給
口、10……排気口、11……第1ターゲット材、12
A……第2ターゲット材、12B……第3ターゲット
材、13……ガードリング。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】試料を保持する第1電極に対向してターゲ
    ット材を保持する第2電極を配置し、ターゲット材をス
    パッタリングして前記試料表面に薄膜を形成させるスパ
    ッタターゲットであって、 平板状大面積の第1ターゲット材と、 当該第1ターゲット材の前記試料に対向する表面に当該
    表面に沿って相対移動自在に配置され、前記第1ターゲ
    ット材の露出位置を変化させるメッシュ状の小面積の第
    2ターゲット材と、 前記第2ターゲット材の表面に当該表面に沿って相対移
    動自在に配置され、前記第1ターゲット材と前記第2タ
    ーゲット材の露出位置および露出面積比を変化させるメ
    ッシュ状の小面積の第3ターゲット材とにより前記ター
    ゲット材を形成したことを特徴とするスパッタターゲッ
    ト。
  2. 【請求項2】前記第1ターゲット材はシリコンであり、
    前記第2ターゲット材はモリブデンであり、前記第3タ
    ーゲットはタングステンである特許請求の範囲第1項記
    載のスパッタターゲット。
  3. 【請求項3】相互に対向する第1電極と第2電極のうち
    の一方に試料を保持し、平板状大面積の第1ターゲット
    材と、当該第1ターゲット材の前記試料に対向する表面
    に当該表面に沿って相対移動自在に配置されたメッシュ
    状の小面積の第2ターゲット材と、前記第2ターゲット
    材の表面に当該表面に沿って相対移動自在に配置された
    メッシュ状の小面積の第3ターゲット材とからなるター
    ゲット材を他方の電極に保持して前記両電極間に電力を
    印加し、 前記ターゲット材をスパッタリングして前記試料の表面
    上に薄膜を形成し、 前記第2ターゲット材を前記第1ターゲット材の前記試
    料に対向する表面に沿って移動して前記第1ターゲット
    材の露出位置を変化させ、 前記第2ターゲット材の表面に沿って前記第3ターゲッ
    ト材を移動して前記第1ターゲット材と前記第2ターゲ
    ット材の露出位置および露出面積比を変化させるように
    したことを特徴とするスパッタリング方法。
  4. 【請求項4】前記第1ターゲット材はシリコンであり、
    前記第2ターゲット材はモリブデンであり、前記第3タ
    ーゲットはタングステンである特許請求の範囲第3項記
    載のスパッタリング方法。
JP59058276A 1984-03-28 1984-03-28 スパツタタ−ゲツトおよびスパツタリング方法 Expired - Lifetime JPH0611029B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59058276A JPH0611029B2 (ja) 1984-03-28 1984-03-28 スパツタタ−ゲツトおよびスパツタリング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59058276A JPH0611029B2 (ja) 1984-03-28 1984-03-28 スパツタタ−ゲツトおよびスパツタリング方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP6772195A Division JPH07307289A (ja) 1995-03-27 1995-03-27 スパッタリング方法

Publications (2)

Publication Number Publication Date
JPS60202925A JPS60202925A (ja) 1985-10-14
JPH0611029B2 true JPH0611029B2 (ja) 1994-02-09

Family

ID=13079660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59058276A Expired - Lifetime JPH0611029B2 (ja) 1984-03-28 1984-03-28 スパツタタ−ゲツトおよびスパツタリング方法

Country Status (1)

Country Link
JP (1) JPH0611029B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63216966A (ja) * 1987-03-06 1988-09-09 Toshiba Corp スパツタタ−ゲツト
JPH07307289A (ja) * 1995-03-27 1995-11-21 Hitachi Ltd スパッタリング方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS599169A (ja) * 1982-07-06 1984-01-18 Ricoh Co Ltd 薄膜の製造方法
JPS599170A (ja) * 1982-07-07 1984-01-18 Ricoh Co Ltd 薄膜の製造方法

Also Published As

Publication number Publication date
JPS60202925A (ja) 1985-10-14

Similar Documents

Publication Publication Date Title
EP0148470B1 (en) Planar magnetron sputtering with modified field configuration
EP0230652B1 (en) Apparatus for creating a vacuum deposited alloy or composition and application of such an apparatus
US4591417A (en) Tandem deposition of cermets
US6217722B1 (en) Process for producing Ti-Cr-Al-O thin film resistors
JPH0611029B2 (ja) スパツタタ−ゲツトおよびスパツタリング方法
JPH03162573A (ja) 集積回路装置製造用スパッタリングターゲット
JPH07307289A (ja) スパッタリング方法
JPH0310709B2 (ja)
US5536381A (en) Sputtering device
JP3602861B2 (ja) 金属ケイ化物膜の形成方法
JPH0572470B2 (ja)
JPS60194069A (ja) スパツタタ−ゲツト及びスパツタリング方法
JPH0867981A (ja) スパッタ装置
US6420826B1 (en) Flat panel display using Ti-Cr-Al-O thin film
JP2000096226A (ja) マグネトロンスパッタ装置およびその装置を用いた製膜方法
US20230100972A1 (en) Method for producing a coating of a base body and functional element having a base body with a coating
JPH0768617B2 (ja) マグネトロンスパッタリング装置
JPH06450Y2 (ja) コイル可動式イオンプレ−テイング装置
JPS61207574A (ja) スパツタ装置
JPS61110762A (ja) スパツタ膜の形成方法
JP2001262338A (ja) スパッタ製膜装置
JPS59153882A (ja) スパツタ−蒸着法
JPH0660390B2 (ja) プレーナマグネトロン方式の微小孔を有する成膜対象基板への成膜方法およびその装置
JPH02306522A (ja) マグネトロンスパッタリングカソード
JPS63157867A (ja) プラズマ制御マグネトロンスパッタリング法及び装置