JPH06105712B2

JPH06105712B2 - 高耐圧バイポ−ラ型半導体集積装置およびその製造方法

Info

Publication number: JPH06105712B2
Application number: JP60127245A
Authority: JP
Inventors: 秀二伊藤
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1985-06-13
Filing date: 1985-06-13
Publication date: 1994-12-21
Anticipated expiration: 2009-12-21
Also published as: JPS61287169A

Description

【発明の詳細な説明】（産業上の利用分野）この発明は、誘電体絶縁分離基板を用いたバイポーラ半
導体集積装置およびその製造方法に関する。

（従来の技術）誘電体分離技術に関しては、従来、たとえば、沖電気開
発第122号（Vol51、No.1）59年３月P.71〜75に示されて
いる。

第２図（ａ）〜第２図（ｄ）に従来技術による誘電体絶
縁分離された半導体集積装置の製造方法を示す。まず第
２図（ａ）に示す単結晶ウエハ１の一方の主表面に、ア
ルカリ異方性エツチング法によつて第２図（ｂ）のよう
に分離溝２を形成した後、全面にn⁺高濃度層３を拡散形
成する。

これは、後にいわゆるn⁺埋込層となり、素子として、た
とえばnpnトランジスタにおいては、コレクタ抵抗を低
減する働きをし、サイリスタでは、オン抵抗を低減する
働きをするとともにチヤネルストツパとなる。

次に、第２図（ｃ）に示すように、絶縁分離用の二酸化
シリコン４を形成した後、その上に同図に示すように、
支持体となる多結晶シリコン５を形成する。

続いて、第２図（ｄ）に示すように、単結晶ウエハ１の
反対の主表面６側を研削する。そして、最終的にはミラ
ー研磨により、一つの単結晶シリコン領域が二酸化シリ
コン膜４および多結晶シリコン５によつて他の単結晶シ
リコン領域から分離された単結晶島７を有する誘電体分
離基板が得られる。

第３図は、第２図で示したような従来技術で作つた誘電
体分離基板の単結晶シリコン領域内に半導体素子（サイ
リスタ）を形成した例を示す断面図である。

この第３図において、サイリスタは、多結晶シリコン
５、誘電体分離用の二酸化シリコン膜４、ｎ形単結晶シ
リコン領域1Aからなる誘電体分離基板に、酸化膜をマス
クとし、たとえばリンおよびホウ素を拡散することによ
つて形成されるＰ形半導体領域８、ｎ形半導体領域9A,9
Bからなる。

また、誘電体分離用の二酸化シリコン４の単結晶シリコ
ン領域1Aの側には、ｎ形不純物拡散によるn⁺埋込層３が
形成されている。

さらに、単結晶シリコン領域1Aが露出している基板表面
には、前記n⁺埋込層３と接続するように、n⁺形半導体領
域9Bが形成されている。

このn⁺形半導体領域9Bは、サイリスタの場合にはｎゲー
トのコンタクト部での電極配線との接触抵抗を下げるも
のである。

この第３図に示した構造のサイリスタにおいて、Ｐ型半
導体領域８を負に、ｎ型の単結晶シリコン領域1Aを正に
して電圧を印加すると、第３図に示すように、空乏層10
が電極配線11に沿つて伸びる。

この空乏層10がn⁺埋込層３に達すると、その部分で電界
集中により降伏が起こり、耐圧が決定される。

たとえば、単結晶シリコン領域1Aの不純物濃度を3.2×1
0¹⁴cm^-3とした場合、400Vの耐圧を得るためには、Ｐ型
半導体領域８とn⁺埋込層３との距離l₁をl₁35μｍ程度
とすることが必要となる。

以上述べたことにより、所望のサイリスタ耐圧を得るた
めには、n⁺埋込層３が表面に露出している巾をl₂とする
と、誘電体分離用の二酸化シリコン膜４をＰ型半導体領
域８よりl₁＋l₂だけ距離をおいて作る必要がある。ま
た、単結晶シリコン領域1Aの深さ方向についても同様の
ことが言える。

（発明が解決しようとする問題点）しかし、以上述べた構造では、n⁺埋込層３を一般的に使
用されている、アンチモン、ヒ素などの不純物で形成し
ても、それに続く多結晶シリコン生成、素子形成のため
の拡散などの熱処理が加わることにより、n⁺埋込層３が
表面に露出している巾l₂は７〜10μｍ程度となつてしま
い、その分だけ、単結晶シリコン領域1Aの面積および深
さを増大させてしまうという欠点があつた。

この発明は、前記従来技術がもつている問題点のうち、
n⁺埋込層による単結晶シリコン領域の面積、深さが増大
する点について解決した高耐圧バイポーラ型半導体集積
装置およびその製造方法を提供するものである。

（問題点を解決するための手段）この発明は高耐圧バイポーラ型半導体集積装置におい
て、誘電体絶縁分離された半導体集積装置の単結晶シリ
コン領域と多結晶シリコン領域との間に、第１の絶縁膜
と導電膜、第２の絶縁膜からなる３層膜を挿入したもの
である。

また、この発明の別の発明は、高耐圧バイポーラ型半導
体集積装置の製造方法において、単結晶シリコン領域と
多結晶シリコン領域との間に第１の絶縁膜、導電膜およ
び第２の絶縁膜の３層膜を形成する工程を導入したもの
である。

（作用）この発明によれば、以上のように高耐圧バイポーラ型半
導体集積装置を構成し、かつ高耐圧バイポーラ型半導体
集積装置の製造方法に上記工程を導入したので、第１の
絶縁膜によりn⁺埋込層から熱処理中の外方拡散を防止
し、n⁺埋込層が単結晶シリコン領域の表面に露出してい
る巾を一定とするように作用し、したがつて、前記問題
点を除去できる。

（実施例）以下、この発明の高耐圧バイポーラ型半導体集積装置お
よびその製造方法の実施例について図面に基づき説明す
る。第１図（ａ）〜第１図（ｈ）はその一実施例の工程
説明図である。

まず、第１図（ａ）に示すように、ｎ型単結晶13を酸化
し、酸化膜14を形成後、ホトエツチングにより酸化膜14
を部分的に開口する。

次に、第１図（ｂ）に示すように酸化膜14を保護マスク
として、アルカリ系エツチヤントにより、Ｖ字溝15を形
成後、前記酸化膜14を除去し、新たに酸化により、酸化
膜16を形成する。この酸化膜は、後に形成される多結晶
シリコン中の不純物の単結晶シリコン領域への拡散を防
ぐためのマスクとするもので、3000Å程度の膜厚があれ
ば十分である。

次に、第１図（ｃ）に示すように、ホトエツチングによ
り、酸化膜16を部分的に開口し、多結晶シリコン膜17を
全面に4000Å程度形成する。この開口部は、後に誘電体
絶縁分離された単結晶シリコン領域に形成される素子の
電流パスを確保するためのものであり、この開口部上に
は単結晶シリコンが形成される。

続いて、第１図（ｄ）に示すように多結晶シリコン層17
上に酸化膜18を形成後、ホトエツチングにより酸化膜18
を部分的に開口し、残りの酸化膜18をマスクとして、多
結晶シリコン層17にＮ型不純物を拡散する。この際、酸
化膜18のパターニングは、前にエツチングされた酸化膜
16の開口部をおおうようにされる。

その後、前記酸化膜18を除去し、第１図（ｅ）に示すよ
うに、誘電体絶縁分離用の二酸化シリコン19を１μ以上
の厚さに形成し、さらに、その上に支持体となる多結晶
シリコン20をCVD法により形成する。

次に、第１図（ｆ）に示すように、従来技術にしたが
い、単結晶シリコン13を反対の主表面21側から研削、ミ
ラー研磨することにより（破線で示す部分）、単結晶シ
リコン領域13Aが、一部開口された酸化膜16（第１の絶
縁膜）と不純物が部分的に拡散された多結晶シリコン層
17（導電膜）と誘電体絶縁分離用の二酸化シリコン19
（第２の絶縁膜）とによる３層膜で囲まれた誘電体分離
基板が完成する。

続いて、第１図（ｇ）に示すように、誘電体分離基板の
表面に露出している多結晶シリコン20の表面部分を陽極
化成処理により絶縁物化22した後、単結晶シリコン領域
13A内に、Ｐ型不純物23、ｎ型不純物24を選択的に拡散
することにより、半導体素子を形成する。

次に、第１図（ｈ）に示すように、電極形成のためのコ
ンタクト孔をホトエツチングにより形成する。この実施
例に示すサイリスタ素子の場合、ｎゲート電極25の取り
出しは、酸化膜16と誘電体分離用の二酸化シリコン19に
挾まれた、多結晶シリコン層17より行われる。

その後Al配線、素子保護用絶縁膜形成などの工程を経
て、半導体集積装置は完成する。

以上に述べた構造の半導体集積装置において、酸化膜16
の開口部をサイリスタのアノード、カソードそれぞれの
面積と同等の面積とし、酸化膜16と誘電体絶縁分離用の
二酸化シリコン19に挾まれた、不純物を拡散された多結
晶シリコン層17の膜厚を4000Å程度とすることにより、
サイリスタのオン抵抗について、従来のn⁺埋込層と同等
の働きをする。

また、多結晶シリコン層17はｎゲートと接続されること
により、分離壁でチヤネルストツパの働きもする。

さらに、多結晶シリコン層17に部分的に不純物を拡散す
る際に、酸化膜16の開口部より、ある程度離れた距離だ
け外側の部分に不純物を拡散させることにより、酸化膜
16の開口部から単結晶シリコン領域13Aへの多結晶シリ
コン層に拡散された不純物の拡散を押さえることができ
る。

この距離は、後の多結晶シリコン生成、素子形成のため
の拡散などの熱処理により、多結晶シリコン層に拡散さ
れた不純物が、多結晶シリコン層内を拡散して行く距離
とするのが最適である。

この実施例では、形成素子としてＮ型基板を使用したサ
イリスタを例にあげたが、通常のトランジスタ、ダイオ
ードについてはもちろんのこと、また、Ｐ型基板を使用
した半導体装置にも適用できる。この際は上記説明のＰ
型をＮ型に置き換えるだけでよい。

（発明の効果）以上詳細に説明したようにこの発明によれば、単結晶シ
リコン領域と多結晶シリコン領域との間に第１の絶縁膜
と導電膜および第２の絶縁膜とによる３層膜を挿入する
ようにしたので、第１の絶縁膜によりn⁺埋込層から熱処
理中外方拡散されなくなり、n⁺埋込層が単結晶シリコン
領域の表面に露出する巾を一定にすることができ、従来
構造では７〜10μｍ程度必要であつたn⁺埋込層をこの発
明では導電膜としての多結晶シリコン4000Åと第１の絶
縁膜としての酸化膜3000Åで同じ働きを持たすことがで
きる。

したがつて、その分だけ、単結晶シリコン領域の面積、
深さを縮少することが可能となり、高耐圧素子の集積度
を向上させることができる。

【図面の簡単な説明】

第１図（ａ）ないし第１図（ｈ）はこの発明の高耐圧バ
イポーラ型半導体集積装置の製造方法の実施例の工程説
明図、第２図（ａ）ないし第２図（ｄ）は従来のn⁺埋込
層を有する誘電体分離基板の製造方法の工程説明図、第
３図は従来の製造方法により形成されたサイリスタのPn
接合に逆バイアスが印加されたときの空乏層の形状を示
す図である。 13…ｎ型単結晶、13A…単結晶シリコン領域、14,18…酸
化膜、15…Ｖ字溝、16…酸化膜、17…多結晶シリコン
層、19…二酸化シリコン、20…多結晶シリコン、22…絶
縁物化、23…Ｐ型不純物、24…ｎ型不純物、25…ｎゲー
ト電極。

Claims

【特許請求の範囲】

【請求項１】（ａ）誘電体分離された半導体装置の単結
晶領域と多結晶領域との境界部に形成され部分的に開口
された第１の絶縁膜と、（ｂ）この第１の絶縁膜の上記開口部を介して上記単結
晶領域と電気的接続され、上記開口部は不純物の導入さ
れない単結晶半導体と上記開口部以外は不純物の導入さ
れた多結晶半導体で形成された導電膜と、（ｃ）この導電膜上に形成され上記第１の絶縁膜および
導電膜とともに３層膜を形成する第２の絶縁膜と、（ｄ）上記３層膜が上記半導体装置における第１の主表
面に露見した領域において上記導電膜に接続するように
形成された電極と、よりなることを特徴とする高耐圧バイポーラ型半導体集
積装置。
【請求項２】（ａ）半導体基体の第１の主表面側にＶ字
溝を形成する工程と、（ｂ）このＶ字溝を含む第１の主表面側に第１の絶縁膜
を形成した後この第１の絶縁膜の一部を開口する工程
と、（ｃ）上記Ｖ字溝を含む第１の主表面側に、上記開口部
には単結晶半導体層を、上記開口部以外の部分は多結晶
半導体層を同時に形成する工程と、（ｄ）上記Ｖ字溝を含む第１の主表面側に第２の絶縁膜
を形成した後前記第１の絶縁膜の開口部上以外の第２の
絶縁膜をエッチング除去する工程と、（ｅ）上記第１の主表面側に不純物を拡散し、前記多結
晶半導体層にのみ不純物を導入する工程と、（ｆ）上記第１の主表面側に第３の絶縁膜を形成する工
程と、（ｇ）上記半導体基体の第２の主表面側を研磨またはエ
ッチングして上記Ｖ字溝が露見するまで除去する工程
と、（ｈ）上記半導体基体の第２の主表面の上記Ｖ字溝が露
見した部分を陽極化成処理により絶縁物化する工程と、よりなることを特徴とする高耐圧バイポーラ型半導体集
積装置の製造方法。